JP2003223138A - Light emitting device and its driving method - Google Patents

Light emitting device and its driving method

Info

Publication number
JP2003223138A
JP2003223138A JP2002310562A JP2002310562A JP2003223138A JP 2003223138 A JP2003223138 A JP 2003223138A JP 2002310562 A JP2002310562 A JP 2002310562A JP 2002310562 A JP2002310562 A JP 2002310562A JP 2003223138 A JP2003223138 A JP 2003223138A
Authority
JP
Japan
Prior art keywords
electrode
transistor
electrically connected
gate
signal line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002310562A
Other languages
Japanese (ja)
Other versions
JP3732477B2 (en
JP2003223138A5 (en
Inventor
Hajime Kimura
肇 木村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2002310562A priority Critical patent/JP3732477B2/en
Publication of JP2003223138A publication Critical patent/JP2003223138A/en
Publication of JP2003223138A5 publication Critical patent/JP2003223138A5/ja
Application granted granted Critical
Publication of JP3732477B2 publication Critical patent/JP3732477B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Control Of El Displays (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)
  • Shift Register Type Memory (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a light emitting device having pixels that have a constitution in which variation in the threshold values of TFTs is corrected by eliminating the adverse effect caused by the deviation in capacitive values. <P>SOLUTION: A voltage which is equal to a threshold value of a TFT 110 is held in a capacitive means 111. When video signals are received from a source signal line, the voltage held in the means are added to the signals and applied to a gate electrode of the TFT 110. Even though the threshold value is varied for every pixel, adverse effect caused by the variation in the threshold value is eliminated because the means 111 holds a respective threshold value for every pixel. The preservation of the threshold value is only conducted by the means 111 and adverse effect of the variation in the capacitive values does not occur when the video signals are written because the voltage between both electrodes does not change. <P>COPYRIGHT: (C)2003,JPO

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、トランジスタを有
する発光装置の構成に関する。本発明は特に、ガラス、
プラスチック等の絶縁体上に作製される薄膜トランジス
タ(以後、TFTと表記する)を有するアクティブマトリ
クス型発光装置の構成に関する。また、このような発光
装置を表示部に用いた電子機器に関する。
TECHNICAL FIELD The present invention relates to a structure of a light emitting device having a transistor. The invention is particularly applicable to glass,
The present invention relates to a structure of an active matrix type light emitting device having a thin film transistor (hereinafter referred to as a TFT) formed on an insulator such as plastic. In addition, the present invention relates to an electronic device using such a light emitting device in a display portion.

【0002】[0002]

【従来の技術】近年、エレクトロルミネッセンス(Elect
ro Luminescence:EL)素子等を始めとした発光素子
を用いた表示装置の開発が活発化している。発光素子
は、自らが発光するために視認性が高く、液晶表示装置
(LCD)等において必要なバックライトを必要としない
ために薄型化に適しているとともに、視野角にほとんど
制限が無い。
2. Description of the Related Art In recent years, electroluminescence
The development of display devices using light emitting elements such as ro Luminescence (EL) elements has been activated. Since the light emitting element emits light by itself, the visibility is high, and the liquid crystal display device
Since it does not require a necessary backlight in (LCD) and the like, it is suitable for thinning, and there is almost no limitation on the viewing angle.

【0003】ここで、EL素子とは、電場を加えること
で発生するルミネッセンスが得られる発光層を有する素
子を指す。この発光層においては、一重項励起状態から
基底状態に戻る際の発光(蛍光)と、三重項励起状態から
基底状態に戻る際の発光(燐光)とがあるが、本発明の発
光装置は、上述したいずれの発光形態であっても良い。
Here, the EL element refers to an element having a light emitting layer capable of obtaining luminescence generated by applying an electric field. In this light emitting layer, there are light emission when returning from the singlet excited state to the ground state (fluorescence) and light emission when returning to the ground state from the triplet excited state (phosphorescence), the light emitting device of the present invention, Any of the above-described light emission forms may be used.

【0004】EL素子は、一対の電極(陽極と陰極)間に
発光層が挟まれる形で構成され、通常、積層構造をとっ
ている。代表的には、イーストマン・コダック・カンパ
ニーのTangらが提案した「陽極/正孔輸送層/発光
層/電子輸送層/陰極」という積層構造が挙げられる。
この構造は非常に発光効率が高く、現在研究が進められ
ているEL素子の多くはこの構造が採用されている。
The EL element is constructed such that a light emitting layer is sandwiched between a pair of electrodes (anode and cathode), and usually has a laminated structure. Typically, a laminated structure of “anode / hole transport layer / light emitting layer / electron transport layer / cathode” proposed by Tang et al. Of Eastman Kodak Company can be mentioned.
This structure has a very high luminous efficiency, and many EL devices currently under study employ this structure.

【0005】また、これ以外にも、陽極と陰極との間
に、「正孔注入層/正孔輸送層/発光層/電子輸送層」
または「正孔注入層/正孔輸送層/発光層/電子輸送層
/電子注入層」の順に積層する構造がある。本発明の発
光装置に用いるEL素子の構造としては、上述の構造の
いずれを採用していても良い。また、発光層に対して蛍
光性色素等をドーピングしても良い。
In addition to this, "hole injection layer / hole transport layer / light emitting layer / electron transport layer" is provided between the anode and the cathode.
Alternatively, there is a structure in which "hole injection layer / hole transport layer / light emitting layer / electron transport layer / electron injection layer" are stacked in this order. As the structure of the EL element used in the light emitting device of the present invention, any of the structures described above may be adopted. Further, the light emitting layer may be doped with a fluorescent dye or the like.

【0006】本発明においては、EL素子において、陽
極と陰極との間に設けられる全ての層を総称してEL層
と呼ぶ。よって、上述の正孔注入層、正孔輸送層、発光
層、電子輸送層、電子注入層は、全てEL素子に含ま
れ、陽極、EL層、および陰極で構成される発光素子を
EL素子と呼ぶ。
In the present invention, in an EL element, all layers provided between an anode and a cathode are collectively called an EL layer. Therefore, the above hole injection layer, hole transport layer, light emitting layer, electron transport layer, and electron injection layer are all included in an EL device, and a light emitting device composed of an anode, an EL layer, and a cathode is referred to as an EL device. Call.

【0007】図3に、一般的な発光装置における画素の
構成を示す。なお、代表的な発光装置として、EL表示
装置を例とする。図3に示した画素は、ソース信号線3
01、ゲート信号線302、スイッチング用TFT30
3、駆動用TFT304、容量手段305、EL素子3
06、電流供給線307、電源308を有している。
FIG. 3 shows the structure of a pixel in a general light emitting device. An EL display device is taken as an example of a typical light emitting device. The pixel shown in FIG. 3 has the source signal line 3
01, gate signal line 302, switching TFT 30
3, driving TFT 304, capacitance means 305, EL element 3
06, a current supply line 307, and a power supply 308.

【0008】各部の接続関係について説明する。ここ
で、TFTはゲート、ソース、ドレインの3端子を有す
るが、ソース、ドレインに関しては、TFTの構造上、
明確に区別が出来ない。よって、素子間の接続について
説明する際は、ソース、ドレインのうち一方を第1の電
極、他方を第2の電極と表記する。TFTのON、OF
Fについて、各端子の電位等(あるTFTのゲート・ソ
ース間電圧等)について説明が必要な際には、ソース、
ドレイン等と表記する。
The connection relation of each part will be described. Here, the TFT has three terminals of a gate, a source, and a drain. Regarding the source and the drain, due to the structure of the TFT,
I can't distinguish it clearly. Therefore, when the connection between the elements is described, one of the source and the drain is referred to as a first electrode and the other is referred to as a second electrode. TFT ON, OF
Regarding F, when it is necessary to explain the potential of each terminal (gate-source voltage of a certain TFT, etc.),
Indicated as drain, etc.

【0009】また、本発明において、TFTがONして
いるとは、TFTのゲート・ソース間電圧がそのしきい
値を超え、ソース、ドレイン間に電流が流れる状態をい
い、TFTがOFFしているとは、TFTのゲート・ソ
ース間電圧がそのしきい値を下回り、ソース、ドレイン
間に電流が流れていない状態をいう。
In the present invention, the fact that the TFT is turned on means that the gate-source voltage of the TFT exceeds its threshold value and a current flows between the source and drain, and the TFT is turned off. The state that the gate-source voltage of the TFT is lower than the threshold value and the current does not flow between the source and the drain.

【0010】スイッチング用TFT303のゲート電極
は、ゲート信号線302に接続され、第1の電極はソー
ス信号線301に接続され、第2の電極は駆動用TFT
304のゲート電極に接続されている。駆動用TFT3
04の第1の電極は、電流供給線307に接続され、第
2の電極はEL素子306の第1の電極に接続されてい
る。EL素子306の第2の電極は、電源308に接続
されている。容量手段305は、駆動用TFT304の
ゲート電極と第1の電極との間に接続され、駆動用TF
T304のゲート・ソース間電圧を保持する。
The gate electrode of the switching TFT 303 is connected to the gate signal line 302, the first electrode is connected to the source signal line 301, and the second electrode is the driving TFT.
It is connected to the gate electrode of 304. Driving TFT3
The first electrode of 04 is connected to the current supply line 307, and the second electrode of 04 is connected to the first electrode of the EL element 306. The second electrode of the EL element 306 is connected to the power source 308. The capacitance means 305 is connected between the gate electrode of the driving TFT 304 and the first electrode, and is connected to the driving TF.
Holds the gate-source voltage of T304.

【0011】ゲート信号線302の電位が変化してスイ
ッチング用TFT303がONすると、ソース信号線3
01に入力されている映像信号は、駆動用TFT304
のゲート電極へと入力される。入力された映像信号の電
位に従って、駆動用TFT304のゲート・ソース間電
圧が決定し、駆動用TFT304のソース・ドレイン間
を流れる電流(以下、ドレイン電流と表記)が決定する。
この電流はEL素子306に供給されて発光する。
When the potential of the gate signal line 302 changes and the switching TFT 303 is turned on, the source signal line 3
The video signal input to 01 is the driving TFT 304.
Is input to the gate electrode of. The gate-source voltage of the driving TFT 304 is determined according to the potential of the input video signal, and the current flowing between the source and drain of the driving TFT 304 (hereinafter referred to as drain current) is determined.
This current is supplied to the EL element 306 to emit light.

【0012】ところで、多結晶シリコン(ポリシリコン
以下P−Si)で形成されたTFTは、非晶質シリコ
ン(アモルファスシリコン 以下A−Si)で形成された
TFTよりも電界効果移動度が高く、ON電流が大きい
ため、発光装置に用いるトランジスタとしてより適して
いる。
By the way, a TFT formed of polycrystalline silicon (hereinafter referred to as P-Si) has a higher field effect mobility than a TFT formed of amorphous silicon (hereinafter referred to as amorphous silicon (A-Si)), and is turned on. Since the current is large, it is more suitable as a transistor used for a light emitting device.

【0013】反面、ポリシリコンで形成されたTFT
は、結晶粒界における欠陥に起因して、その電気的特性
にばらつきが生じやすいといった問題点を有している。
On the other hand, a TFT made of polysilicon
Has a problem that variations in its electrical characteristics are likely to occur due to defects in crystal grain boundaries.

【0014】図3に示した画素において、画素を構成す
るTFTのしきい値やON電流等の特性が画素ごとにば
らつくと、同じ映像信号を入力した場合にも、それに応
じてTFTのドレイン電流の大きさが異なってくるた
め、EL素子306の輝度がばらつく。よってアナログ
階調の場合、問題となっていた。
In the pixel shown in FIG. 3, when the characteristics such as the threshold value and ON current of the TFTs forming the pixel vary from pixel to pixel, the drain current of the TFT correspondingly changes even when the same video signal is input. The brightness of the EL element 306 varies because the size of the EL element 306 varies. Therefore, in the case of analog gradation, it has been a problem.

【0015】そこで、TFTのしきい値等がON電流に
影響しにくい領域を用いて、EL素子を輝度100%、
0%の2つの状態のみで駆動するデジタル階調方式が提
案されている。この方式では、白、黒の2階調しか表現
出来ないため、時間階調方式等と組み合わせて多階調化
を実現している。
Therefore, by using a region where the threshold value of the TFT is unlikely to affect the ON current, the EL element is set to 100% luminance,
A digital gradation method has been proposed in which the driving is performed only in two states of 0%. With this method, only two gradations, white and black, can be expressed, so that multi-gradation is realized by combining with a time gradation method or the like.

【0016】デジタル階調方式と時間階調方式とを組み
合わせた方法を用いる場合の発光装置の画素の構成は、
図4(A)(B)に示したようなものがある。スイッチング
用TFT404、駆動用TFT405に加え、消去用T
FT406を用いることによって、発光時間の長さを細
かく制御することが可能となっている。
The configuration of the pixel of the light emitting device in the case of using the method combining the digital gradation method and the time gradation method is as follows.
There is one as shown in FIGS. 4 (A) and 4 (B). In addition to the switching TFT 404 and the driving TFT 405, an erasing T
By using the FT406, the length of the light emission time can be finely controlled.

【0017】一方、アナログ階調方式を用いて、TFT
のしきい値ばらつきを補正することの出来るものが提案
されている(例えば、特許文献1参照)。
On the other hand, by using the analog gradation method, the TFT
There has been proposed a device capable of correcting the threshold variation (see, for example, Patent Document 1).

【0018】[0018]

【特許文献1】米国特許第6229506号明細書[Patent Document 1] US Pat. No. 6,229,506

【0019】図5に示すように、ソース信号線501、
第1〜第3のゲート信号線502〜504、TFT50
5〜508、容量手段509(C2)、510(C1)、電流
供給線512、EL素子511を有する。
As shown in FIG. 5, source signal lines 501,
First to third gate signal lines 502 to 504, TFT 50
5 to 508, capacitor means 509 (C 2 ), 510 (C 1 ), a current supply line 512, and an EL element 511.

【0020】TFT505のゲート電極は、第1のゲー
ト信号線502に接続され、第1の電極は、ソース信号
線501に接続され、第2の電極は、容量手段509の
第1の電極に接続されている。容量手段509の第2の
電極は、容量手段510の第1の電極に接続され、容量
手段510の第2の電極は、電流供給線512に接続さ
れている。TFT506のゲート電極は、容量手段50
9の第2の電極および容量手段510の第1の電極に接
続され、第1の電極は、電流供給線512に接続され、
第2の電極は、TFT507の第1の電極およびTFT
508の第1の電極に接続されている。TFT507の
ゲート電極は、第2のゲート信号線503に接続され、
第2の電極は、容量手段509の第2の電極および容量
手段510の第1の電極に接続されている。TFT50
8のゲート電極は、第3のゲート信号線504に接続さ
れ、第2の電極は、EL素子511の第1の電極に接続
されている。EL素子511の第2の電極には、電源5
13によって一定電位が与えられ、電流供給線512と
は互いに電位差を有する。
The gate electrode of the TFT 505 is connected to the first gate signal line 502, the first electrode is connected to the source signal line 501, and the second electrode is connected to the first electrode of the capacitance means 509. Has been done. The second electrode of the capacitance means 509 is connected to the first electrode of the capacitance means 510, and the second electrode of the capacitance means 510 is connected to the current supply line 512. The gate electrode of the TFT 506 is the capacitance means 50.
9 is connected to the second electrode and the first electrode of the capacitance means 510, the first electrode is connected to the current supply line 512,
The second electrode is the first electrode of the TFT 507 and the TFT.
508 is connected to the first electrode. The gate electrode of the TFT 507 is connected to the second gate signal line 503,
The second electrode is connected to the second electrode of the capacitance means 509 and the first electrode of the capacitance means 510. TFT50
The gate electrode of No. 8 is connected to the third gate signal line 504, and the second electrode is connected to the first electrode of the EL element 511. The power supply 5 is connected to the second electrode of the EL element 511.
A constant potential is applied by 13 and has a potential difference from the current supply line 512.

【0021】図5(B)および図6(A)〜(F)を用いて、
動作について説明する。図5(B)は、ソース信号線50
1、第1〜第3のゲート信号線502〜504に入力さ
れる映像信号およびパルスのタイミングを示しており、
図6に示す各動作にあわせて、I〜VIIIの区間に分割し
ている。また、図5に示した画素の一例では、4つのT
FTを用いて構成され、その極性は全てPチャネル型で
ある。よって、ゲート電極にLレベルが入力されてON
し、Hレベルが入力されてOFFするものとする。
Using FIG. 5B and FIGS. 6A to 6F,
The operation will be described. FIG. 5B shows the source signal line 50.
1 shows timings of video signals and pulses input to the first to third gate signal lines 502 to 504,
It is divided into sections I to VIII according to each operation shown in FIG. Moreover, in the example of the pixel shown in FIG.
It is constructed using FT, and its polarity is all P-channel type. Therefore, when the L level is input to the gate electrode, it turns on
However, the H level is input and turned off.

【0022】まず、第1のゲート信号線502がLレベ
ルとなり、TFT505がONする(区間I)。続いて第
2、第3のゲート信号線がLレベルとなり、TFT50
7、508がONする。ここで、図6(A)に示すよう
に、容量手段509、510が充電され、容量手段51
0が保持する電圧が、TFT506のしきい値(Vth)を
上回ったところで、TFT506がONする(区間II)。
First, the first gate signal line 502 becomes L level, and the TFT 505 is turned on (section I). Then, the second and third gate signal lines become L level, and the TFT 50
7,508 turn on. Here, as shown in FIG. 6A, the capacitance means 509, 510 are charged and the capacitance means 51
When the voltage held by 0 exceeds the threshold value (V th ) of the TFT 506, the TFT 506 is turned on (section II).

【0023】続いて、第3のゲート信号線がHレベルと
なって、TFT508がOFFする。すると、容量手段
509、510に貯まっていた電荷が再び移動し、容量
手段510に保持される電圧は、やがてVthに等しくな
る。このとき、図6(B)にも示すように、電流供給線5
12、ソース信号線501の電位はいずれもVDDである
ので、容量手段509においても、保持されている電圧
はVthに等しくなる。よって、やがてTFT506はO
FFする。
Then, the third gate signal line becomes H level, and the TFT 508 is turned off. Then, the charges accumulated in the capacitor means 509 and 510 move again, and the voltage held in the capacitor means 510 eventually becomes equal to V th . At this time, as shown in FIG. 6B, the current supply line 5
12. Since the potentials of the source signal line 501 and the source signal line 501 are all V DD , the voltage held in the capacitance means 509 is equal to V th . Therefore, the TFT 506 eventually becomes O.
FF.

【0024】前述のように、容量手段509、510に
保持されている電圧がVthに等しくなったところで、第
2のゲート信号線503がHレベルとなり、TFT50
7がOFFする(区間IV)。この動作により、図6(C)
に示すように、容量手段においてVthが保持される。
As described above, when the voltage held in the capacitance means 509, 510 becomes equal to V th , the second gate signal line 503 becomes H level and the TFT 50.
7 is turned off (section IV). By this operation, FIG. 6 (C)
As shown in, Vth is held in the capacitance means.

【0025】このとき、容量手段510(C1)に保持さ
れている電荷Q1については、式(1)のような関係が成
立する。同時に、容量手段509(C2)に保持されてい
る電荷Q2においては、式(2)のような関係が成立す
る。
At this time, regarding the charge Q 1 held in the capacitance means 510 (C 1 ), the relation as in the equation (1) is established. At the same time, in the electric charge Q 2 held in the capacitance means 509 (C 2 ), the relation as in the equation (2) is established.

【0026】[0026]

【数1】 [Equation 1]

【0027】[0027]

【数2】 [Equation 2]

【0028】続いて、図6(D)に示すように、映像信号
の入力が行われる(区間V)。ソース信号線501に映像
信号が出力されて、その電位はVDDから映像信号の電位
Da ta(ここでは、TFT506がPチャネル型である
ので、VDD>VDataとする。)となる。このときの、T
FT506のゲート電極の電位をVPとし、このノード
における電荷をQとすると、容量手段509、510と
を含めた電荷保存則により、式(3)、(4)のような関係
が成立する。
Subsequently, as shown in FIG. 6D, a video signal is input (section V). Video signal to the source signal line 501 is output, the potential voltage V Da ta of the video signal from V DD (here, since TFT506 is a P-channel type, and V DD> V Data.) Become. T at this time
Assuming that the potential of the gate electrode of the FT 506 is V P and the charge at this node is Q, the relations of formulas (3) and (4) are established by the charge conservation law including the capacitance means 509 and 510.

【0029】[0029]

【数3】 [Equation 3]

【0030】[0030]

【数4】 [Equation 4]

【0031】式(1)〜(4)より、TFT506のゲート
電極の電位VPは、式(5)で表される。
From the expressions (1) to (4), the potential V P of the gate electrode of the TFT 506 is expressed by the expression (5).

【0032】[0032]

【数5】 [Equation 5]

【0033】よって、TFT506のゲート・ソース間
電圧VGSは、式(6)で表される。
Therefore, the gate-source voltage V GS of the TFT 506 is expressed by the equation (6).

【0034】[0034]

【数6】 [Equation 6]

【0035】式(6)右辺には、Vthの項が含まれる。す
なわち、ソース信号線より入力される映像信号には、そ
の画素におけるTFT506のしきい値が上乗せされて
容量手段510に保持される。
The right side of the equation (6) includes a term of V th . That is, the threshold value of the TFT 506 in the pixel is added to the video signal input from the source signal line and is stored in the capacitor 510.

【0036】映像信号の入力が完了すると、第1のゲー
ト信号線502がHレベルとなって、TFT505がO
FFする(区間VI)。その後、ソース信号線は所定の電
位に戻る(区間VII)。以上の動作によって、映像信号の
画素への書き込み動作が完了する(図6(E))。
When the input of the video signal is completed, the first gate signal line 502 becomes H level and the TFT 505 becomes O.
FF is performed (section VI). After that, the source signal line returns to a predetermined potential (section VII). By the above operation, the writing operation of the video signal to the pixel is completed (FIG. 6E).

【0037】続いて、第3のゲート信号線がLレベルと
なり、TFT508がONし、EL素子に図6(F)に示
すように電流が流れることによってEL素子が発光す
る。このときEL素子に流れる電流の値は、TFT50
6のゲート・ソース間電圧に従ったものであり、TFT
506を流れるドレイン電流IDSは、式(7)で表され
る。
Then, the third gate signal line becomes L level, the TFT 508 is turned on, and a current flows through the EL element as shown in FIG. 6F, whereby the EL element emits light. At this time, the value of the current flowing through the EL element is
According to the gate-source voltage of 6, the TFT
Drain current I DS flowing through 506 is represented by the formula (7).

【0038】[0038]

【数7】 [Equation 7]

【0039】式(7)より、TFT506のドレイン電流
DSには、しきい値Vthの値に依存しないことがわか
る。よって、TFT506のしきい値がばらついた場合
にも、画素ごとにその値を補正して映像信号に上乗せす
ることにより、映像信号の電位VDataに従った電流がE
L素子に流れることがわかる。
From equation (7), it can be seen that the drain current I DS of the TFT 506 does not depend on the threshold value V th . Therefore, even if the threshold value of the TFT 506 varies, by correcting the value for each pixel and adding it to the video signal, the current according to the potential V Data of the video signal becomes E.
It can be seen that the current flows to the L element.

【0040】[0040]

【発明が解決しようとする課題】しかし、前述の構成の
場合、容量手段509、510の容量値がばらついた場
合には、TFT506のドレイン電流IDSがばらついて
しまうことになる。そこで、本発明においては、容量値
のばらつきの影響を受けることのない構成によって、T
FTのしきい値ばらつきを補正することの出来る構成の
画素を用いた発光装置を提供することを目的とする。
However, in the case of the above configuration, if the capacitance values of the capacitance means 509, 510 vary, the drain current I DS of the TFT 506 also varies. Therefore, in the present invention, by the structure that is not affected by the variation of the capacitance value, T
It is an object of the present invention to provide a light emitting device using a pixel having a configuration capable of correcting threshold variation of FT.

【0041】[0041]

【課題を解決するための手段】前述の方法によると、T
FT506のドレイン電流IDSは、2つの容量手段50
9、510の容量値に依存していた。つまり、しきい値
を保持している状態(図6(C))から、映像信号の書き込
み(図6(D))に移るとき、容量手段C1、C2間において
は電荷の移動がある。つまり、C1の両電極間の電圧
と、C2の両電極間の電圧とは、図6(C)→図6(D)に
おいて変化する。そのとき、C1、C2の容量値にばらつ
きがあると、C1の両電極間の電圧と、C2の両電極間の
電圧もまたばらつくことになる。本発明においては、容
量手段を用いてしきい値を保存した後に、映像信号を入
力する過程においては、容量手段において電荷の移動が
ない。よって、容量手段の両電極間の電圧が変化しな
い。そのため、映像信号にしきい値をそのまま上乗せす
ることによって補正を行うことが出来るため、ドレイン
電流が容量値のばらつきによる影響を受けないようにす
ることが出来る。
According to the method described above, T
The drain current I DS of the FT 506 is equal to the two capacitive means 50.
It depended on the capacity value of 9,510. That is, when the state where the threshold value is held (FIG. 6C) is shifted to the writing of the video signal (FIG. 6D), there is a movement of electric charge between the capacitance means C 1 and C 2. . That is, the voltage between both electrodes of C 1 and the voltage between both electrodes of C 2 change in FIG. 6 (C) → FIG. 6 (D). At that time, if the capacitance values of C 1 and C 2 vary, the voltage between both electrodes of C 1 and the voltage between both electrodes of C 2 also vary. In the present invention, in the process of inputting the video signal after the threshold value is stored by using the capacitance means, there is no movement of electric charge in the capacitance means. Therefore, the voltage between both electrodes of the capacitance means does not change. Therefore, since the correction can be performed by directly adding the threshold value to the video signal, it is possible to prevent the drain current from being affected by the variation in the capacitance value.

【0042】また、本発明におけるトランジスタとして
は、主としてTFTを用いて構成したものを例として挙
げているが、単結晶トランジスタ又は有機物を利用した
トランジスタでもよい。例えば、単結晶トランジスタと
しては、SOI技術を用いて形成されたトランジスタと
することができる。また、薄膜トランジスタとしては、
活性層として多結晶半導体を用いたものでも、非晶質半
導体を用いたものでもよい。例えば、ポリシリコンを用
いたTFTや、アモルファスシリコンを用いたTFTと
することができる。その他、バイポーラトランジスタ
や、カーボンナノチューブ等により形成されたトランジ
スタを用いても良い。
Further, as the transistor in the present invention, the one mainly constituted by using the TFT is mentioned as an example, but a single crystal transistor or a transistor using an organic substance may be used. For example, the single crystal transistor can be a transistor formed using an SOI technique. Further, as the thin film transistor,
A polycrystalline semiconductor or an amorphous semiconductor may be used for the active layer. For example, a TFT using polysilicon or a TFT using amorphous silicon can be used. Alternatively, a bipolar transistor or a transistor formed of carbon nanotube or the like may be used.

【0043】本発明の構成を以下に記す。The constitution of the present invention will be described below.

【0044】本発明の発光装置は、発光素子が備えられ
た画素を有する発光装置であって、前記画素は、電流供
給線と、第1乃至第4のトランジスタと、容量手段とを
少なくとも有し、前記第1のトランジスタのゲート電極
は、前記第2のトランジスタの第1の電極および、前記
容量手段の第1の電極と電気的に接続され、第1の電極
は、前記電流供給線と電気的に接続され、第2の電極
は、前記第2のトランジスタの第2の電極および、前記
第3のトランジスタの第1の電極と電気的に接続され、
前記第2のトランジスタのゲート電極には、第1の信号
が入力され、前記第3のトランジスタのゲート電極に
は、第2の信号が入力され、前記容量手段の第2の電極
は、前記第4のトランジスタの第1の電極と電気的に接
続され、前記第4のトランジスタのゲート電極には、第
3の信号が入力され、第2の電極は、前記電流供給線と
電気的に接続された構成を有することを特徴としてい
る。
The light emitting device of the present invention is a light emitting device having a pixel provided with a light emitting element, and the pixel has at least a current supply line, first to fourth transistors, and a capacitance means. A gate electrode of the first transistor is electrically connected to a first electrode of the second transistor and a first electrode of the capacitance means, and the first electrode is electrically connected to the current supply line. The second electrode is electrically connected to the second electrode of the second transistor and the first electrode of the third transistor,
A first signal is input to the gate electrode of the second transistor, a second signal is input to the gate electrode of the third transistor, and a second electrode of the capacitance means is connected to the first electrode. Electrically connected to the first electrode of the fourth transistor, the third signal is input to the gate electrode of the fourth transistor, and the second electrode is electrically connected to the current supply line. It is characterized by having a different configuration.

【0045】本発明の発光装置は、発光素子が備えられ
た画素を有する発光装置であって、前記画素は、ソース
信号線と、第1乃至第4のゲート信号線と、電流供給線
と、第1乃至第5のトランジスタと、容量手段と、発光
素子とを有し、前記第1のトランジスタのゲート電極
は、前記第1のゲート信号線と電気的に接続され、第1
の電極は、前記ソース信号線と電気的に接続され、第2
の電極は、前記容量手段の第1の電極および、前記第2
のトランジスタの第1の電極と電気的に接続され、前記
第2のトランジスタのゲート電極は、前記第2のゲート
信号線と電気的に接続され、第2の電極は、前記電流供
給線と電気的に接続され、前記容量手段の第2の電極
は、前記第3のトランジスタの第1の電極および、前記
第5のトランジスタのゲート電極と電気的に接続され、
前記第3のトランジスタのゲート電極は、前記第3のゲ
ート信号線と電気的に接続され、第2の電極は、前記第
4のトランジスタの第1の電極および、前記第5のトラ
ンジスタの第1の電極と電気的に接続され、前記第4の
トランジスタのゲート電極は、前記第4のゲート信号線
と電気的に接続され、第2の電極は、前記発光素子の第
1の電極と電気的に接続され、前記第5のトランジスタ
の第2の電極は、前記電流供給線と電気的に接続されて
いることを特徴としている。
The light emitting device of the present invention is a light emitting device having a pixel provided with a light emitting element, wherein the pixel includes a source signal line, first to fourth gate signal lines, and a current supply line. A first to a fifth transistor, a capacitor, and a light emitting element, and the gate electrode of the first transistor is electrically connected to the first gate signal line;
The electrode of is electrically connected to the source signal line,
The electrodes of the first and the second electrodes of the capacitance means.
Is electrically connected to the first electrode of the second transistor, the gate electrode of the second transistor is electrically connected to the second gate signal line, and the second electrode is electrically connected to the current supply line. And the second electrode of the capacitance means is electrically connected to the first electrode of the third transistor and the gate electrode of the fifth transistor,
The gate electrode of the third transistor is electrically connected to the third gate signal line, and the second electrode is the first electrode of the fourth transistor and the first electrode of the fifth transistor. Of the fourth transistor, the gate electrode of the fourth transistor is electrically connected to the fourth gate signal line, and the second electrode is electrically connected to the first electrode of the light emitting element. And a second electrode of the fifth transistor is electrically connected to the current supply line.

【0046】本発明の発光装置は、発光素子が備えられ
た画素を有する発光装置であって、前記画素は、ソース
信号線と、第1乃至第3のゲート信号線と、電流供給線
と、第1乃至第5のトランジスタと、容量手段と、発光
素子とを有し、前記第1のトランジスタのゲート電極
は、前記第1のゲート信号線と電気的に接続され、第1
の電極は、前記ソース信号線と電気的に接続され、第2
の電極は、前記容量手段の第1の電極および、前記第2
のトランジスタの第1の電極と電気的に接続され、前記
第2のトランジスタのゲート電極は、前記第2のゲート
信号線と電気的に接続され、第2の電極は、前記電流供
給線と電気的に接続され、前記容量手段の第2の電極
は、前記第3のトランジスタの第1の電極および、前記
第5のトランジスタのゲート電極と電気的に接続され、
前記第3のトランジスタのゲート電極は、前記第2のゲ
ート信号線と電気的に接続され、第2の電極は、前記第
4のトランジスタの第1の電極および、前記第5のトラ
ンジスタの第1の電極と電気的に接続され、前記第4の
トランジスタのゲート電極は、前記第3のゲート信号線
と電気的に接続され、第2の電極は、前記発光素子の第
1の電極と電気的に接続され、前記第5のトランジスタ
の第2の電極は、前記電流供給線と電気的に接続されて
いることを特徴としている。
The light emitting device of the present invention is a light emitting device having a pixel provided with a light emitting element, wherein the pixel includes a source signal line, first to third gate signal lines, and a current supply line. A first to a fifth transistor, a capacitor, and a light emitting element, and the gate electrode of the first transistor is electrically connected to the first gate signal line;
The electrode of is electrically connected to the source signal line,
The electrodes of the first and the second electrodes of the capacitance means.
Is electrically connected to the first electrode of the second transistor, the gate electrode of the second transistor is electrically connected to the second gate signal line, and the second electrode is electrically connected to the current supply line. And the second electrode of the capacitance means is electrically connected to the first electrode of the third transistor and the gate electrode of the fifth transistor,
A gate electrode of the third transistor is electrically connected to the second gate signal line, and a second electrode of the third transistor is the first electrode of the fourth transistor and the first electrode of the fifth transistor. Is electrically connected to the third electrode, the gate electrode of the fourth transistor is electrically connected to the third gate signal line, and the second electrode is electrically connected to the first electrode of the light emitting element. And a second electrode of the fifth transistor is electrically connected to the current supply line.

【0047】本発明の発光装置は、発光素子が備えられ
た画素を有する発光装置であって、前記画素は、ソース
信号線と、第1乃至第4のゲート信号線と、電流供給線
と、第1乃至第5のトランジスタと、容量手段と、発光
素子とを有し、前記第1のトランジスタのゲート電極
は、前記第1のゲート信号線と電気的に接続され、第1
の電極は、前記ソース信号線と電気的に接続され、第2
の電極は、前記第2のトランジスタの第1の電極およ
び、前記容量手段の第1の電極と電気的に接続され、前
記第2のトランジスタのゲート電極は、前記第2のゲー
ト信号線と電気的に接続され、第2の電極は、前記第4
のトランジスタの第1の電極および、前記第5のトラン
ジスタの第1の電極と電気的に接続され、前記容量手段
の第2の電極は、前記第3のトランジスタの第1の電極
および、前記第5のトランジスタのゲート電極と電気的
に接続され、前記第3のトランジスタのゲート電極は、
前記第3のゲート信号線と電気的に接続され、第2の電
極は、前記第5のトランジスタの第2の電極および、前
記発光素子の第1の電極と電気的に接続され、前記第4
のトランジスタのゲート電極は、前記第4のゲート信号
線と電気的に接続され、第2の電極は、前記電流供給線
と電気的に接続されていることを特徴としている。
The light emitting device of the present invention is a light emitting device having a pixel provided with a light emitting element, wherein the pixel includes a source signal line, first to fourth gate signal lines, and a current supply line. A first to a fifth transistor, a capacitor, and a light emitting element, and the gate electrode of the first transistor is electrically connected to the first gate signal line;
The electrode of is electrically connected to the source signal line,
Is electrically connected to the first electrode of the second transistor and the first electrode of the capacitance means, and the gate electrode of the second transistor is electrically connected to the second gate signal line. And the second electrode is connected to the fourth electrode.
Electrically connected to the first electrode of the fifth transistor and the first electrode of the fifth transistor, and the second electrode of the capacitance means includes the first electrode of the third transistor and the first electrode of the third transistor. 5 is electrically connected to the gate electrode of the transistor, and the gate electrode of the third transistor is
The second electrode is electrically connected to the third gate signal line, the second electrode is electrically connected to the second electrode of the fifth transistor and the first electrode of the light emitting element, and the fourth electrode is electrically connected to the second electrode of the fifth transistor.
The gate electrode of the transistor is electrically connected to the fourth gate signal line, and the second electrode is electrically connected to the current supply line.

【0048】本発明の発光装置は、発光素子が備えられ
た画素を有する発光装置であって、前記画素は、ソース
信号線と、第1乃至第3のゲート信号線と、電流供給線
と、第1乃至第5のトランジスタと、容量手段と、発光
素子とを有し、前記第1のトランジスタのゲート電極
は、前記第1のゲート信号線と電気的に接続され、第1
の電極は、前記ソース信号線と電気的に接続され、第2
の電極は、前記第2のトランジスタの第1の電極およ
び、前記容量手段の第1の電極と電気的に接続され、前
記第2のトランジスタのゲート電極は、前記第2のゲー
ト信号線と電気的に接続され、第2の電極は、前記第4
のトランジスタの第1の電極および、前記第5のトラン
ジスタの第1の電極と電気的に接続され、前記容量手段
の第2の電極は、前記第3のトランジスタの第1の電極
および、前記第5のトランジスタのゲート電極と電気的
に接続され、前記第3のトランジスタのゲート電極は、
前記第2のゲート信号線と電気的に接続され、第2の電
極は、前記第5のトランジスタの第2の電極および、前
記発光素子の第1の電極と電気的に接続され、前記第4
のトランジスタのゲート電極は、前記第3のゲート信号
線と電気的に接続され、第2の電極は、前記電流供給線
と電気的に接続されていることを特徴としている。
The light emitting device of the present invention is a light emitting device having a pixel provided with a light emitting element, wherein the pixel includes a source signal line, first to third gate signal lines, and a current supply line. A first to a fifth transistor, a capacitor, and a light emitting element, and the gate electrode of the first transistor is electrically connected to the first gate signal line;
The electrode of is electrically connected to the source signal line,
Is electrically connected to the first electrode of the second transistor and the first electrode of the capacitance means, and the gate electrode of the second transistor is electrically connected to the second gate signal line. And the second electrode is connected to the fourth electrode.
Electrically connected to the first electrode of the fifth transistor and the first electrode of the fifth transistor, and the second electrode of the capacitance means includes the first electrode of the third transistor and the first electrode of the third transistor. 5 is electrically connected to the gate electrode of the transistor, and the gate electrode of the third transistor is
The second electrode is electrically connected to the second gate signal line, the second electrode is electrically connected to the second electrode of the fifth transistor and the first electrode of the light emitting element, and the fourth electrode is electrically connected to the second electrode of the fifth transistor.
The gate electrode of the transistor is electrically connected to the third gate signal line, and the second electrode is electrically connected to the current supply line.

【0049】本発明の発光装置は、発光素子が備えられ
た画素を有する発光装置であって、前記画素は、ソース
信号線と、第1乃至第5のゲート信号線と、電流供給線
と、第1乃至第6のトランジスタと、容量手段と、発光
素子とを有し、前記第1のトランジスタのゲート電極
は、前記第1のゲート信号線と電気的に接続され、第1
の電極は、前記ソース信号線と電気的に接続され、第2
の電極は、前記容量手段の第1の電極および、前記第2
のトランジスタの第1の電極と電気的に接続され、前記
第2のトランジスタのゲート電極は、前記第2のゲート
信号線と電気的に接続され、第2の電極は、前記電流供
給線と電気的に接続され、前記容量手段の第2の電極
は、前記第3のトランジスタの第1の電極および、前記
第5のトランジスタのゲート電極と電気的に接続され、
前記第3のトランジスタのゲート電極は、前記第3のゲ
ート信号線と電気的に接続され、第2の電極は、前記第
4のトランジスタの第1の電極および、前記第5のトラ
ンジスタの第1の電極と電気的に接続され、前記第4の
トランジスタのゲート電極は、前記第4のゲート信号線
と電気的に接続され、第2の電極は、前記発光素子の第
1の電極と電気的に接続され、前記第5のトランジスタ
の第2の電極は、前記電流供給線と電気的に接続され、
前記第6のトランジスタのゲート電極は、前記第5のゲ
ート信号線と電気的に接続され、第1の電極は、前記第
3のトランジスタの第1の電極もしくは、前記第3のト
ランジスタの第2の電極と電気的に接続されていること
を特徴としている。
A light emitting device of the present invention is a light emitting device having a pixel provided with a light emitting element, wherein the pixel includes a source signal line, first to fifth gate signal lines, and a current supply line. A first to a sixth transistor, a capacitor, and a light emitting element, and a gate electrode of the first transistor is electrically connected to the first gate signal line;
The electrode of is electrically connected to the source signal line,
The electrodes of the first and the second electrodes of the capacitance means.
Is electrically connected to the first electrode of the second transistor, the gate electrode of the second transistor is electrically connected to the second gate signal line, and the second electrode is electrically connected to the current supply line. And the second electrode of the capacitance means is electrically connected to the first electrode of the third transistor and the gate electrode of the fifth transistor,
The gate electrode of the third transistor is electrically connected to the third gate signal line, and the second electrode is the first electrode of the fourth transistor and the first electrode of the fifth transistor. Of the fourth transistor, the gate electrode of the fourth transistor is electrically connected to the fourth gate signal line, and the second electrode is electrically connected to the first electrode of the light emitting element. And a second electrode of the fifth transistor electrically connected to the current supply line,
The gate electrode of the sixth transistor is electrically connected to the fifth gate signal line, and the first electrode is the first electrode of the third transistor or the second electrode of the third transistor. It is characterized in that it is electrically connected to the electrode of.

【0050】本発明の発光装置は、発光素子が備えられ
た画素を有する発光装置であって、前記画素は、ソース
信号線と、第1乃至第4のゲート信号線と、電流供給線
と、第1乃至第6のトランジスタと、容量手段と、発光
素子とを有し、前記第1のトランジスタのゲート電極
は、前記第1のゲート信号線と電気的に接続され、第1
の電極は、前記ソース信号線と電気的に接続され、第2
の電極は、前記容量手段の第1の電極および、前記第2
のトランジスタの第1の電極と電気的に接続され、前記
第2のトランジスタのゲート電極は、前記第2のゲート
信号線と電気的に接続され、第2の電極は、前記電流供
給線と電気的に接続され、前記容量手段の第2の電極
は、前記第3のトランジスタの第1の電極および、前記
第5のトランジスタのゲート電極と電気的に接続され、
前記第3のトランジスタのゲート電極は、前記第2のゲ
ート信号線と電気的に接続され、第2の電極は、前記第
4のトランジスタの第1の電極および、前記第5のトラ
ンジスタの第1の電極と電気的に接続され、前記第4の
トランジスタのゲート電極は、前記第3のゲート信号線
と電気的に接続され、第2の電極は、前記発光素子の第
1の電極と電気的に接続され、前記第5のトランジスタ
の第2の電極は、前記電流供給線と電気的に接続され、
前記第6のトランジスタのゲート電極は、前記第4のゲ
ート信号線と電気的に接続され、第1の電極は、前記第
3のトランジスタの第1の電極もしくは、前記第3のト
ランジスタの第2の電極と電気的に接続されていること
を特徴としている。
The light emitting device of the present invention is a light emitting device having a pixel provided with a light emitting element, wherein the pixel includes a source signal line, first to fourth gate signal lines, and a current supply line. A first to a sixth transistor, a capacitor, and a light emitting element, and a gate electrode of the first transistor is electrically connected to the first gate signal line;
The electrode of is electrically connected to the source signal line,
The electrodes of the first and the second electrodes of the capacitance means.
Is electrically connected to the first electrode of the second transistor, the gate electrode of the second transistor is electrically connected to the second gate signal line, and the second electrode is electrically connected to the current supply line. And the second electrode of the capacitance means is electrically connected to the first electrode of the third transistor and the gate electrode of the fifth transistor,
A gate electrode of the third transistor is electrically connected to the second gate signal line, and a second electrode of the third transistor is the first electrode of the fourth transistor and the first electrode of the fifth transistor. Is electrically connected to the third electrode, the gate electrode of the fourth transistor is electrically connected to the third gate signal line, and the second electrode is electrically connected to the first electrode of the light emitting element. And a second electrode of the fifth transistor electrically connected to the current supply line,
The gate electrode of the sixth transistor is electrically connected to the fourth gate signal line, and the first electrode is the first electrode of the third transistor or the second electrode of the third transistor. It is characterized in that it is electrically connected to the electrode of.

【0051】本発明の発光装置は、発光素子が備えられ
た画素を有する発光装置であって、前記画素は、ソース
信号線と、第1乃至第4のゲート信号線と、電流供給線
と、第1乃至第6のトランジスタと、容量手段と、発光
素子とを有し、前記第1のトランジスタのゲート電極
は、前記第1のゲート信号線と電気的に接続され、第1
の電極は、前記ソース信号線と電気的に接続され、第2
の電極は、前記容量手段の第1の電極および、前記第2
のトランジスタの第1の電極と電気的に接続され、前記
第2のトランジスタのゲート電極は、前記第2のゲート
信号線と電気的に接続され、第2の電極は、前記第5の
トランジスタの第1の電極および、前記第6のトランジ
スタの第1の電極と電気的に接続され、前記容量手段の
第2の電極は、前記第3のトランジスタの第1の電極
と、前記第5のトランジスタのゲート電極と、前記第6
のトランジスタのゲート電極と電気的に接続され、前記
第3のトランジスタのゲート電極は、前記第3のゲート
信号線と電気的に接続され、第2の電極は、前記第4の
トランジスタの第1の電極および、前記第5のトランジ
スタの第2の電極と電気的に接続され、前記第4のトラ
ンジスタのゲート電極は、前記第4のゲート信号線と電
気的に接続され、第2の電極は、前記発光素子の第1の
電極と電気的に接続され、前記第6のトランジスタの第
2の電極は、前記電流供給線と電気的に接続されている
ことを特徴としている。
The light emitting device of the present invention is a light emitting device having a pixel provided with a light emitting element, wherein the pixel includes a source signal line, first to fourth gate signal lines, and a current supply line. A first to a sixth transistor, a capacitor, and a light emitting element, and a gate electrode of the first transistor is electrically connected to the first gate signal line;
The electrode of is electrically connected to the source signal line,
The electrodes of the first and the second electrodes of the capacitance means.
Electrically connected to the first electrode of the second transistor, the gate electrode of the second transistor electrically connected to the second gate signal line, and the second electrode of the fifth transistor. The first electrode is electrically connected to the first electrode of the sixth transistor, and the second electrode of the capacitance means is the first electrode of the third transistor and the fifth electrode. The gate electrode of the
Is electrically connected to the gate electrode of the third transistor, the gate electrode of the third transistor is electrically connected to the third gate signal line, and the second electrode is the first electrode of the fourth transistor. Is electrically connected to the second electrode of the fifth transistor, the gate electrode of the fourth transistor is electrically connected to the fourth gate signal line, and the second electrode is The second electrode of the sixth transistor is electrically connected to the first electrode of the light emitting element, and the second electrode of the sixth transistor is electrically connected to the current supply line.

【0052】本発明の発光装置は、発光素子が備えられ
た画素を有する発光装置であって、前記画素は、ソース
信号線と、第1乃至第3のゲート信号線と、電流供給線
と、第1乃至第6のトランジスタと、容量手段と、発光
素子とを有し、前記第1のトランジスタのゲート電極
は、前記第1のゲート信号線と電気的に接続され、第1
の電極は、前記ソース信号線と電気的に接続され、第2
の電極は、前記容量手段の第1の電極および、前記第2
のトランジスタの第1の電極と電気的に接続され、前記
第2のトランジスタのゲート電極は、前記第2のゲート
信号線と電気的に接続され、第2の電極は、前記第5の
トランジスタの第1の電極および、前記第6のトランジ
スタの第1の電極と電気的に接続され、前記容量手段の
第2の電極は、前記第3のトランジスタの第1の電極
と、前記第5のトランジスタのゲート電極と、前記第6
のトランジスタのゲート電極と電気的に接続され、前記
第3のトランジスタのゲート電極は、前記第2のゲート
信号線と電気的に接続され、第2の電極は、前記第4の
トランジスタの第1の電極および、前記第5のトランジ
スタの第2の電極と電気的に接続され、前記第4のトラ
ンジスタのゲート電極は、前記第3のゲート信号線と電
気的に接続され、第2の電極は、前記発光素子の第1の
電極と電気的に接続され、前記第6のトランジスタの第
2の電極は、前記電流供給線と電気的に接続されている
ことを特徴としている。
The light emitting device of the present invention is a light emitting device having a pixel provided with a light emitting element, wherein the pixel includes a source signal line, first to third gate signal lines, and a current supply line. A first to a sixth transistor, a capacitor, and a light emitting element, and a gate electrode of the first transistor is electrically connected to the first gate signal line;
The electrode of is electrically connected to the source signal line,
The electrodes of the first and the second electrodes of the capacitance means.
Electrically connected to the first electrode of the second transistor, the gate electrode of the second transistor electrically connected to the second gate signal line, and the second electrode of the fifth transistor. The first electrode is electrically connected to the first electrode of the sixth transistor, and the second electrode of the capacitance means is the first electrode of the third transistor and the fifth electrode. The gate electrode of the
Is electrically connected to the gate electrode of the second transistor, the gate electrode of the third transistor is electrically connected to the second gate signal line, and the second electrode is the first electrode of the fourth transistor. Is electrically connected to the second electrode of the fifth transistor, the gate electrode of the fourth transistor is electrically connected to the third gate signal line, and the second electrode is The second electrode of the sixth transistor is electrically connected to the first electrode of the light emitting element, and the second electrode of the sixth transistor is electrically connected to the current supply line.

【0053】本発明の発光装置は、発光素子が備えられ
た画素を有する発光装置であって、前記画素は、ソース
信号線と、第1乃至第4のゲート信号線と、電流供給線
と、第1乃至第6のトランジスタと、容量手段と、発光
素子とを有し、前記第1のトランジスタのゲート電極
は、前記第1のゲート信号線と電気的に接続され、第1
の電極は、前記ソース信号線と電気的に接続され、第2
の電極は、前記容量手段の第1の電極および、前記第2
のトランジスタの第1の電極と電気的に接続され、前記
第2のトランジスタのゲート電極は、前記第2のゲート
信号線と電気的に接続され、第2の電極は、前記第5の
トランジスタの第1の電極および、前記第6のトランジ
スタの第1の電極と電気的に接続され、前記容量手段の
第2の電極は、前記第3のトランジスタの第1の電極
と、前記第5のトランジスタのゲート電極と、前記第6
のトランジスタのゲート電極と電気的に接続され、前記
第3のトランジスタのゲート電極は、前記第3のゲート
信号線と電気的に接続され、第2の電極は、前記第4の
トランジスタの第1の電極および、前記第5のトランジ
スタの第2の電極と電気的に接続され、前記第4のトラ
ンジスタのゲート電極は、前記第4のゲート信号線と電
気的に接続され、第2の電極は、前記発光素子の第1の
電極と電気的に接続され、前記第6のトランジスタの第
2の電極は、前記電流供給線と電気的に接続されている
ことを特徴としている。
The light emitting device of the present invention is a light emitting device having a pixel provided with a light emitting element, wherein the pixel includes a source signal line, first to fourth gate signal lines, and a current supply line. A first to a sixth transistor, a capacitor, and a light emitting element, and a gate electrode of the first transistor is electrically connected to the first gate signal line;
The electrode of is electrically connected to the source signal line,
The electrodes of the first and the second electrodes of the capacitance means.
Electrically connected to the first electrode of the second transistor, the gate electrode of the second transistor electrically connected to the second gate signal line, and the second electrode of the fifth transistor. The first electrode is electrically connected to the first electrode of the sixth transistor, and the second electrode of the capacitance means is the first electrode of the third transistor and the fifth electrode. The gate electrode of the
Is electrically connected to the gate electrode of the third transistor, the gate electrode of the third transistor is electrically connected to the third gate signal line, and the second electrode is the first electrode of the fourth transistor. Is electrically connected to the second electrode of the fifth transistor, the gate electrode of the fourth transistor is electrically connected to the fourth gate signal line, and the second electrode is The second electrode of the sixth transistor is electrically connected to the first electrode of the light emitting element, and the second electrode of the sixth transistor is electrically connected to the current supply line.

【0054】本発明の発光装置は、発光素子が備えられ
た画素を有する発光装置であって、前記画素は、ソース
信号線と、第1乃至第3のゲート信号線と、電流供給線
と、第1乃至第6のトランジスタと、容量手段と、発光
素子とを有し、前記第1のトランジスタのゲート電極
は、前記第1のゲート信号線と電気的に接続され、第1
の電極は、前記ソース信号線と電気的に接続され、第2
の電極は、前記容量手段の第1の電極および、前記第2
のトランジスタの第1の電極と電気的に接続され、前記
第2のトランジスタのゲート電極は、前記第2のゲート
信号線と電気的に接続され、第2の電極は、前記第5の
トランジスタの第1の電極および、前記第6のトランジ
スタの第1の電極と電気的に接続され、前記容量手段の
第2の電極は、前記第3のトランジスタの第1の電極
と、前記第5のトランジスタのゲート電極と、前記第6
のトランジスタのゲート電極と電気的に接続され、前記
第3のトランジスタのゲート電極は、前記第2のゲート
信号線と電気的に接続され、第2の電極は、前記第4の
トランジスタの第1の電極および、前記第5のトランジ
スタの第2の電極と電気的に接続され、前記第4のトラ
ンジスタのゲート電極は、前記第3のゲート信号線と電
気的に接続され、第2の電極は、前記発光素子の第1の
電極と電気的に接続され、前記第6のトランジスタの第
2の電極は、前記電流供給線と電気的に接続されている
ことを特徴としている。
The light emitting device of the present invention is a light emitting device having a pixel provided with a light emitting element, wherein the pixel includes a source signal line, first to third gate signal lines, and a current supply line. A first to a sixth transistor, a capacitor, and a light emitting element, and a gate electrode of the first transistor is electrically connected to the first gate signal line;
The electrode of is electrically connected to the source signal line,
The electrodes of the first and the second electrodes of the capacitance means.
Electrically connected to the first electrode of the second transistor, the gate electrode of the second transistor electrically connected to the second gate signal line, and the second electrode of the fifth transistor. The first electrode is electrically connected to the first electrode of the sixth transistor, and the second electrode of the capacitance means is the first electrode of the third transistor and the fifth electrode. The gate electrode of the
Is electrically connected to the gate electrode of the second transistor, the gate electrode of the third transistor is electrically connected to the second gate signal line, and the second electrode is the first electrode of the fourth transistor. Is electrically connected to the second electrode of the fifth transistor, the gate electrode of the fourth transistor is electrically connected to the third gate signal line, and the second electrode is The second electrode of the sixth transistor is electrically connected to the first electrode of the light emitting element, and the second electrode of the sixth transistor is electrically connected to the current supply line.

【0055】本発明の発光装置は、発光素子が備えられ
た画素を有する発光装置であって、前記画素は、ソース
信号線と、第1乃至第4のゲート信号線と、電流供給線
と、第1乃至第6のトランジスタと、容量手段と、発光
素子とを有し、前記第1のトランジスタのゲート電極
は、前記第1のゲート信号線と電気的に接続され、第1
の電極は、前記ソース信号線と電気的に接続され、第2
の電極は、前記容量手段の第1の電極および、前記第2
のトランジスタの第1の電極と電気的に接続され、前記
第2のトランジスタのゲート電極は、前記第2のゲート
信号線と電気的に接続され、第2の電極は、前記第5の
トランジスタの第1の電極および、前記第6のトランジ
スタの第1の電極と電気的に接続され、前記容量手段の
第2の電極は、前記第3のトランジスタの第1の電極
と、前記第5のトランジスタのゲート電極と、前記第6
のトランジスタのゲート電極と電気的に接続され、前記
第3のトランジスタのゲート電極は、前記第3のゲート
信号線と電気的に接続され、第2の電極は、前記第5の
トランジスタの第2の電極および、前記発光素子の第1
の電極と電気的に接続され、前記第4のトランジスタの
ゲート電極は、前記第4のゲート信号線と電気的に接続
され、第1の電極は、前記第6のトランジスタの第2の
電極と電気的に接続され、第2の電極は、前記電流供給
線と電気的に接続されていることを特徴としている。
The light emitting device of the present invention is a light emitting device having a pixel provided with a light emitting element, wherein the pixel includes a source signal line, first to fourth gate signal lines, and a current supply line. A first to a sixth transistor, a capacitor, and a light emitting element, and a gate electrode of the first transistor is electrically connected to the first gate signal line;
The electrode of is electrically connected to the source signal line,
The electrodes of the first and the second electrodes of the capacitance means.
Electrically connected to the first electrode of the second transistor, the gate electrode of the second transistor electrically connected to the second gate signal line, and the second electrode of the fifth transistor. The first electrode is electrically connected to the first electrode of the sixth transistor, and the second electrode of the capacitance means is the first electrode of the third transistor and the fifth electrode. The gate electrode of the
Is electrically connected to the gate electrode of the third transistor, the gate electrode of the third transistor is electrically connected to the third gate signal line, and the second electrode is the second electrode of the fifth transistor. And an electrode of the light emitting device
Of the fourth transistor, the gate electrode of the fourth transistor is electrically connected to the fourth gate signal line, and the first electrode of the fourth transistor is electrically connected to the second electrode of the sixth transistor. The second electrode is electrically connected and is electrically connected to the current supply line.

【0056】本発明の発光装置は、発光素子が備えられ
た画素を有する発光装置であって、前記画素は、ソース
信号線と、第1乃至第3のゲート信号線と、電流供給線
と、第1乃至第6のトランジスタと、容量手段と、発光
素子とを有し、前記第1のトランジスタのゲート電極
は、前記第1のゲート信号線と電気的に接続され、第1
の電極は、前記ソース信号線と電気的に接続され、第2
の電極は、前記容量手段の第1の電極および、前記第2
のトランジスタの第1の電極と電気的に接続され、前記
第2のトランジスタのゲート電極は、前記第2のゲート
信号線と電気的に接続され、第2の電極は、前記第5の
トランジスタの第1の電極および、前記第6のトランジ
スタの第1の電極と電気的に接続され、前記容量手段の
第2の電極は、前記第3のトランジスタの第1の電極
と、前記第5のトランジスタのゲート電極と、前記第6
のトランジスタのゲート電極と電気的に接続され、前記
第3のトランジスタのゲート電極は、前記第2のゲート
信号線と電気的に接続され、第2の電極は、前記第5の
トランジスタの第2の電極および、前記発光素子の第1
の電極と電気的に接続され、前記第4のトランジスタの
ゲート電極は、前記第3のゲート信号線と電気的に接続
され、第1の電極は、前記第6のトランジスタの第2の
電極と電気的に接続され、第2の電極は、前記電流供給
線と電気的に接続されていることを特徴としている。
The light emitting device of the present invention is a light emitting device having a pixel provided with a light emitting element, wherein the pixel includes a source signal line, first to third gate signal lines, and a current supply line. A first to a sixth transistor, a capacitor, and a light emitting element, and a gate electrode of the first transistor is electrically connected to the first gate signal line;
The electrode of is electrically connected to the source signal line,
The electrodes of the first and the second electrodes of the capacitance means.
Electrically connected to the first electrode of the second transistor, the gate electrode of the second transistor electrically connected to the second gate signal line, and the second electrode of the fifth transistor. The first electrode is electrically connected to the first electrode of the sixth transistor, and the second electrode of the capacitance means is the first electrode of the third transistor and the fifth electrode. The gate electrode of the
Is electrically connected to the gate electrode of the third transistor, the gate electrode of the third transistor is electrically connected to the second gate signal line, and the second electrode is the second electrode of the fifth transistor. And an electrode of the light emitting device
Of the fourth transistor, the gate electrode of the fourth transistor is electrically connected to the third gate signal line, and the first electrode of the fourth transistor is electrically connected to the second electrode of the sixth transistor. The second electrode is electrically connected and is electrically connected to the current supply line.

【0057】本発明の発光装置は、発光素子が備えられ
た画素を有する発光装置であって、前記画素は、ソース
信号線と、第1乃至第4のゲート信号線と、電流供給線
と、第1乃至第6のトランジスタと、容量手段と、発光
素子とを有し、前記第1のトランジスタのゲート電極
は、前記第1のゲート信号線と電気的に接続され、第1
の電極は、前記ソース信号線と電気的に接続され、第2
の電極は、前記容量手段の第1の電極および、前記第2
のトランジスタの第1の電極と電気的に接続され、前記
第2のトランジスタのゲート電極は、前記第2のゲート
信号線と電気的に接続され、第2の電極は、前記第4の
トランジスタの第1の電極および、前記第5のトランジ
スタの第1の電極と電気的に接続され、前記容量手段の
第2の電極は、前記第3のトランジスタの第1の電極
と、前記第5のトランジスタのゲート電極と、前記第6
のトランジスタのゲート電極と電気的に接続され、前記
第3のトランジスタのゲート電極は、前記第3のゲート
信号線と電気的に接続され、第2の電極は、前記第5の
トランジスタの第2の電極および、前記発光素子の第1
の電極と電気的に接続され、前記第4のトランジスタの
ゲート電極は、前記第4のゲート信号線と電気的に接続
され、第2の電極は、前記第6のトランジスタの第1の
電極と電気的に接続され、前記第6のトランジスタの第
2の電極は、前記電流供給線と電気的に接続されている
ことを特徴としている。
The light emitting device of the present invention is a light emitting device having a pixel provided with a light emitting element, wherein the pixel includes a source signal line, first to fourth gate signal lines, and a current supply line. A first to a sixth transistor, a capacitor, and a light emitting element, and a gate electrode of the first transistor is electrically connected to the first gate signal line;
The electrode of is electrically connected to the source signal line,
The electrodes of the first and the second electrodes of the capacitance means.
Electrically connected to a first electrode of the second transistor, a gate electrode of the second transistor electrically connected to the second gate signal line, and a second electrode of the fourth transistor. The first electrode is electrically connected to the first electrode of the fifth transistor, and the second electrode of the capacitance means is the first electrode of the third transistor and the fifth electrode. The gate electrode of the
Is electrically connected to the gate electrode of the third transistor, the gate electrode of the third transistor is electrically connected to the third gate signal line, and the second electrode is the second electrode of the fifth transistor. And an electrode of the light emitting device
Of the fourth transistor, a gate electrode of the fourth transistor is electrically connected to the fourth gate signal line, and a second electrode of the fourth transistor is electrically connected to the first electrode of the sixth transistor. It is electrically connected, and the second electrode of the sixth transistor is electrically connected to the current supply line.

【0058】本発明の発光装置は、発光素子が備えられ
た画素を有する発光装置であって、前記画素は、ソース
信号線と、第1乃至第3のゲート信号線と、電流供給線
と、第1乃至第6のトランジスタと、容量手段と、発光
素子とを有し、前記第1のトランジスタのゲート電極
は、前記第1のゲート信号線と電気的に接続され、第1
の電極は、前記ソース信号線と電気的に接続され、第2
の電極は、前記容量手段の第1の電極および、前記第2
のトランジスタの第1の電極と電気的に接続され、前記
第2のトランジスタのゲート電極は、前記第2のゲート
信号線と電気的に接続され、第2の電極は、前記第4の
トランジスタの第1の電極および、前記第5のトランジ
スタの第1の電極と電気的に接続され、前記容量手段の
第2の電極は、前記第3のトランジスタの第1の電極
と、前記第5のトランジスタのゲート電極と、前記第6
のトランジスタのゲート電極と電気的に接続され、前記
第3のトランジスタのゲート電極は、前記第2のゲート
信号線と電気的に接続され、第2の電極は、前記第5の
トランジスタの第2の電極および、前記発光素子の第1
の電極と電気的に接続され、前記第4のトランジスタの
ゲート電極は、前記第3のゲート信号線と電気的に接続
され、第2の電極は、前記第6のトランジスタの第1の
電極と電気的に接続され、前記第6のトランジスタの第
2の電極は、前記電流供給線と電気的に接続されている
ことを特徴としている。
The light emitting device of the present invention is a light emitting device having a pixel provided with a light emitting element, wherein the pixel includes a source signal line, first to third gate signal lines, and a current supply line. A first to a sixth transistor, a capacitor, and a light emitting element, and a gate electrode of the first transistor is electrically connected to the first gate signal line;
The electrode of is electrically connected to the source signal line,
The electrodes of the first and the second electrodes of the capacitance means.
Electrically connected to a first electrode of the second transistor, a gate electrode of the second transistor electrically connected to the second gate signal line, and a second electrode of the fourth transistor. The first electrode is electrically connected to the first electrode of the fifth transistor, and the second electrode of the capacitance means is the first electrode of the third transistor and the fifth electrode. The gate electrode of the
Is electrically connected to the gate electrode of the third transistor, the gate electrode of the third transistor is electrically connected to the second gate signal line, and the second electrode is the second electrode of the fifth transistor. And an electrode of the light emitting device
Of the fourth transistor, the gate electrode of the fourth transistor is electrically connected to the third gate signal line, and the second electrode of the fourth transistor is electrically connected to the first electrode of the sixth transistor. It is electrically connected, and the second electrode of the sixth transistor is electrically connected to the current supply line.

【0059】本発明の発光装置は、発光素子が備えられ
た画素を有する発光装置であって、前記画素は、ソース
信号線と、第1乃至第5のゲート信号線と、電流供給線
と、第1乃至第7のトランジスタと、容量手段と、発光
素子とを有し、前記第1のトランジスタのゲート電極
は、前記第1のゲート信号線と電気的に接続され、第1
の電極は、前記ソース信号線と電気的に接続され、第2
の電極は、前記容量手段の第1の電極および、前記第2
のトランジスタの第1の電極と電気的に接続され、前記
第2のトランジスタのゲート電極は、前記第2のゲート
信号線と電気的に接続され、第2の電極は、前記第5の
トランジスタの第1の電極および、前記第6のトランジ
スタの第1の電極と電気的に接続され、前記容量手段の
第2の電極は、前記第3のトランジスタの第1の電極
と、前記第5のトランジスタのゲート電極と、前記第6
のトランジスタのゲート電極と電気的に接続され、前記
第3のトランジスタのゲート電極は、前記第3のゲート
信号線と電気的に接続され、第2の電極は、前記第5の
トランジスタの第2の電極および、前記発光素子の第1
の電極と電気的に接続され、前記第4のトランジスタの
ゲート電極は、前記第4のゲート信号線と電気的に接続
され、第1の電極は、前記第6のトランジスタの第2の
電極と電気的に接続され、第2の電極は、前記電流供給
線と電気的に接続され、前記第7のトランジスタのゲー
ト電極は、前記第5のゲート信号線と電気的に接続さ
れ、第1の電極は、前記第3のトランジスタの第1の電
極もしくは、前記第3のトランジスタの第2の電極と電
気的に接続されていることを特徴としている。
The light emitting device of the present invention is a light emitting device having a pixel provided with a light emitting element, wherein the pixel includes a source signal line, first to fifth gate signal lines, and a current supply line. A first to a seventh transistor, a capacitor, and a light emitting element, and a gate electrode of the first transistor is electrically connected to the first gate signal line;
The electrode of is electrically connected to the source signal line,
The electrodes of the first and the second electrodes of the capacitance means.
Electrically connected to the first electrode of the second transistor, the gate electrode of the second transistor electrically connected to the second gate signal line, and the second electrode of the fifth transistor. The first electrode is electrically connected to the first electrode of the sixth transistor, and the second electrode of the capacitance means is the first electrode of the third transistor and the fifth electrode. The gate electrode of the
Is electrically connected to the gate electrode of the third transistor, the gate electrode of the third transistor is electrically connected to the third gate signal line, and the second electrode is the second electrode of the fifth transistor. And an electrode of the light emitting device
Of the fourth transistor, the gate electrode of the fourth transistor is electrically connected to the fourth gate signal line, and the first electrode of the fourth transistor is electrically connected to the second electrode of the sixth transistor. Electrically, the second electrode is electrically connected to the current supply line, and the gate electrode of the seventh transistor is electrically connected to the fifth gate signal line. The electrode is electrically connected to the first electrode of the third transistor or the second electrode of the third transistor.

【0060】本発明の発光装置は、発光素子が備えられ
た画素を有する発光装置であって、前記画素は、ソース
信号線と、第1乃至第4のゲート信号線と、電流供給線
と、第1乃至第7のトランジスタと、容量手段と、発光
素子とを有し、前記第1のトランジスタのゲート電極
は、前記第1のゲート信号線と電気的に接続され、第1
の電極は、前記ソース信号線と電気的に接続され、第2
の電極は、前記容量手段の第1の電極および、前記第2
のトランジスタの第1の電極と電気的に接続され、前記
第2のトランジスタのゲート電極は、前記第2のゲート
信号線と電気的に接続され、第2の電極は、前記第5の
トランジスタの第1の電極および、前記第6のトランジ
スタの第1の電極と電気的に接続され、前記容量手段の
第2の電極は、前記第3のトランジスタの第1の電極
と、前記第5のトランジスタのゲート電極と、前記第6
のトランジスタのゲート電極と電気的に接続され、前記
第3のトランジスタのゲート電極は、前記第2のゲート
信号線と電気的に接続され、第2の電極は、前記第5の
トランジスタの第2の電極および、前記発光素子の第1
の電極と電気的に接続され、前記第4のトランジスタの
ゲート電極は、前記第3のゲート信号線と電気的に接続
され、第1の電極は、前記第6のトランジスタの第2の
電極と電気的に接続され、第2の電極は、前記電流供給
線と電気的に接続され、前記第7のトランジスタのゲー
ト電極は、前記第4のゲート信号線と電気的に接続さ
れ、第1の電極は、前記第3のトランジスタの第1の電
極もしくは、前記第3のトランジスタの第2の電極と電
気的に接続されていることを特徴としている。
The light emitting device of the present invention is a light emitting device having a pixel provided with a light emitting element, wherein the pixel includes a source signal line, first to fourth gate signal lines, and a current supply line. A first to a seventh transistor, a capacitor, and a light emitting element, and a gate electrode of the first transistor is electrically connected to the first gate signal line;
The electrode of is electrically connected to the source signal line,
The electrodes of the first and the second electrodes of the capacitance means.
Electrically connected to the first electrode of the second transistor, the gate electrode of the second transistor electrically connected to the second gate signal line, and the second electrode of the fifth transistor. The first electrode is electrically connected to the first electrode of the sixth transistor, and the second electrode of the capacitance means is the first electrode of the third transistor and the fifth electrode. The gate electrode of the
Is electrically connected to the gate electrode of the third transistor, the gate electrode of the third transistor is electrically connected to the second gate signal line, and the second electrode is the second electrode of the fifth transistor. And an electrode of the light emitting device
Of the fourth transistor, the gate electrode of the fourth transistor is electrically connected to the third gate signal line, and the first electrode of the fourth transistor is electrically connected to the second electrode of the sixth transistor. Electrically, the second electrode is electrically connected to the current supply line, and the gate electrode of the seventh transistor is electrically connected to the fourth gate signal line. The electrode is electrically connected to the first electrode of the third transistor or the second electrode of the third transistor.

【0061】本発明の発光装置は、発光素子が備えられ
た画素を有する発光装置であって、前記画素は、ソース
信号線と、第1乃至第5のゲート信号線と、電流供給線
と、第1乃至第7のトランジスタと、容量手段と、発光
素子とを有し、前記第1のトランジスタのゲート電極
は、前記第1のゲート信号線と電気的に接続され、第1
の電極は、前記ソース信号線と電気的に接続され、第2
の電極は、前記容量手段の第1の電極および、前記第2
のトランジスタの第1の電極と電気的に接続され、前記
第2のトランジスタのゲート電極は、前記第2のゲート
信号線と電気的に接続され、第2の電極は、前記第4の
トランジスタの第1の電極および、前記第5のトランジ
スタの第1の電極と電気的に接続され、前記容量手段の
第2の電極は、前記第3のトランジスタの第1の電極
と、前記第5のトランジスタのゲート電極と、前記第6
のトランジスタのゲート電極と電気的に接続され、前記
第3のトランジスタのゲート電極は、前記第3のゲート
信号線と電気的に接続され、第2の電極は、前記第5の
トランジスタの第2の電極および、前記発光素子の第1
の電極と電気的に接続され、前記第4のトランジスタの
ゲート電極は、前記第4のゲート信号線と電気的に接続
され、第2の電極は、前記第6のトランジスタの第1の
電極と電気的に接続され、前記第6のトランジスタの第
2の電極は、前記電流供給線と電気的に接続され、前記
第7のトランジスタのゲート電極は、前記第5のゲート
信号線と電気的に接続され、第1の電極は、前記第3の
トランジスタの第1の電極もしくは、前記第3のトラン
ジスタの第2の電極と電気的に接続されていることを特
徴としている。
The light emitting device of the present invention is a light emitting device having a pixel provided with a light emitting element, wherein the pixel includes a source signal line, first to fifth gate signal lines, and a current supply line. A first to a seventh transistor, a capacitor, and a light emitting element, and a gate electrode of the first transistor is electrically connected to the first gate signal line;
The electrode of is electrically connected to the source signal line,
The electrodes of the first and the second electrodes of the capacitance means.
Electrically connected to a first electrode of the second transistor, a gate electrode of the second transistor electrically connected to the second gate signal line, and a second electrode of the fourth transistor. The first electrode is electrically connected to the first electrode of the fifth transistor, and the second electrode of the capacitance means is the first electrode of the third transistor and the fifth electrode. The gate electrode of the
Is electrically connected to the gate electrode of the third transistor, the gate electrode of the third transistor is electrically connected to the third gate signal line, and the second electrode is the second electrode of the fifth transistor. And an electrode of the light emitting device
Of the fourth transistor, a gate electrode of the fourth transistor is electrically connected to the fourth gate signal line, and a second electrode of the fourth transistor is electrically connected to the first electrode of the sixth transistor. Electrically connected, the second electrode of the sixth transistor is electrically connected to the current supply line, and the gate electrode of the seventh transistor is electrically connected to the fifth gate signal line. It is characterized in that the first electrode is electrically connected to the first electrode of the third transistor or the second electrode of the third transistor.

【0062】本発明の発光装置は、発光素子が備えられ
た画素を有する発光装置であって、前記画素は、ソース
信号線と、第1乃至第4のゲート信号線と、電流供給線
と、第1乃至第7のトランジスタと、容量手段と、発光
素子とを有し、前記第1のトランジスタのゲート電極
は、前記第1のゲート信号線と電気的に接続され、第1
の電極は、前記ソース信号線と電気的に接続され、第2
の電極は、前記容量手段の第1の電極および、前記第2
のトランジスタの第1の電極と電気的に接続され、前記
第2のトランジスタのゲート電極は、前記第2のゲート
信号線と電気的に接続され、第2の電極は、前記第4の
トランジスタの第1の電極および、前記第5のトランジ
スタの第1の電極と電気的に接続され、前記容量手段の
第2の電極は、前記第3のトランジスタの第1の電極
と、前記第5のトランジスタのゲート電極と、前記第6
のトランジスタのゲート電極と電気的に接続され、前記
第3のトランジスタのゲート電極は、前記第2のゲート
信号線と電気的に接続され、第2の電極は、前記第5の
トランジスタの第2の電極および、前記発光素子の第1
の電極と電気的に接続され、前記第4のトランジスタの
ゲート電極は、前記第3のゲート信号線と電気的に接続
され、第2の電極は、前記第6のトランジスタの第1の
電極と電気的に接続され、前記第6のトランジスタの第
2の電極は、前記電流供給線と電気的に接続され、前記
第7のトランジスタのゲート電極は、前記第4のゲート
信号線と電気的に接続され、第1の電極は、前記第3の
トランジスタの第1の電極もしくは、前記第3のトラン
ジスタの第2の電極と電気的に接続されていることを特
徴としている。
The light emitting device of the present invention is a light emitting device having a pixel provided with a light emitting element, wherein the pixel includes a source signal line, first to fourth gate signal lines, and a current supply line. A first to a seventh transistor, a capacitor, and a light emitting element, and a gate electrode of the first transistor is electrically connected to the first gate signal line;
The electrode of is electrically connected to the source signal line,
The electrodes of the first and the second electrodes of the capacitance means.
Electrically connected to a first electrode of the second transistor, a gate electrode of the second transistor electrically connected to the second gate signal line, and a second electrode of the fourth transistor. The first electrode is electrically connected to the first electrode of the fifth transistor, and the second electrode of the capacitance means is the first electrode of the third transistor and the fifth electrode. The gate electrode of the
Is electrically connected to the gate electrode of the third transistor, the gate electrode of the third transistor is electrically connected to the second gate signal line, and the second electrode is the second electrode of the fifth transistor. And an electrode of the light emitting device
Of the fourth transistor, the gate electrode of the fourth transistor is electrically connected to the third gate signal line, and the second electrode of the fourth transistor is electrically connected to the first electrode of the sixth transistor. Electrically, the second electrode of the sixth transistor is electrically connected to the current supply line, and the gate electrode of the seventh transistor is electrically connected to the fourth gate signal line. It is characterized in that the first electrode is electrically connected to the first electrode of the third transistor or the second electrode of the third transistor.

【0063】本発明の発光装置は、発光素子が備えられ
た画素を有する発光装置であって、前記画素は、ソース
信号線と、第1乃至第5のゲート信号線と、電流供給線
と、第1乃至第7のトランジスタと、容量手段と、発光
素子とを有し、前記第1のトランジスタのゲート電極
は、前記第1のゲート信号線と電気的に接続され、第1
の電極は、前記ソース信号線と電気的に接続され、第2
の電極は、前記第2のトランジスタの第1の電極と、前
記第6のトランジスタの第1の電極と、前記容量手段の
第1の電極と電気的に接続され、前記第2のトランジス
タのゲート電極は、前記第2のゲート信号線と電気的に
接続され、第2の電極は、前記電流供給線と電気的に接
続され、前記容量手段の第2の電極は、前記第3のトラ
ンジスタの第1の電極と、前記第5のトランジスタのゲ
ート電極と、前記第6のトランジスタのゲート電極およ
び第2の電極と電気的に接続され、前記第3のトランジ
スタのゲート電極は、前記第3のゲート信号線と電気的
に接続され、第2の電極は、前記第4のトランジスタの
第1の電極および、前記第5のトランジスタの第1の電
極と電気的に接続され、前記第4のトランジスタのゲー
ト電極は、前記第4のゲート信号線と電気的に接続さ
れ、第2の電極は、前記発光素子の第1の電極と電気的
に接続され、前記第5のトランジスタの第2の電極は、
前記電流供給線と電気的に接続され、前記第7のトラン
ジスタは、前記第1のトランジスタの第2の電極と前記
第6のトランジスタの第1の電極との間、前記第3のト
ランジスタの第1の電極と第6のトランジスタの第2の
電極との間、もしくは、前記第3のトランジスタの第1
の電極と前記第6のトランジスタのゲート電極との間の
いずれかに設けられ、そのゲート電極は、前記第5のゲ
ート信号線と電気的に接続されていることを特徴として
いる。
The light emitting device of the present invention is a light emitting device having a pixel provided with a light emitting element, wherein the pixel includes a source signal line, first to fifth gate signal lines, and a current supply line. A first to a seventh transistor, a capacitor, and a light emitting element, and a gate electrode of the first transistor is electrically connected to the first gate signal line;
The electrode of is electrically connected to the source signal line,
Is electrically connected to the first electrode of the second transistor, the first electrode of the sixth transistor, and the first electrode of the capacitance means, and the gate of the second transistor The electrode is electrically connected to the second gate signal line, the second electrode is electrically connected to the current supply line, and the second electrode of the capacitance means is of the third transistor. The first electrode is electrically connected to the gate electrode of the fifth transistor, the gate electrode of the sixth transistor and the second electrode, and the gate electrode of the third transistor is connected to the third electrode. The second electrode is electrically connected to the gate signal line, and the second electrode is electrically connected to the first electrode of the fourth transistor and the first electrode of the fifth transistor. The gate electrode of the Of the gate signal line electrically connected to, the second electrode is a first electrode electrically connected to the light emitting element, a second electrode of said fifth transistor,
The seventh transistor is electrically connected to the current supply line, and the seventh transistor is provided between the second electrode of the first transistor and the first electrode of the sixth transistor and between the second electrode of the third transistor and the third electrode of the third transistor. Between the first electrode and the second electrode of the sixth transistor, or the first electrode of the third transistor.
Is provided between the second electrode and the gate electrode of the sixth transistor, and the gate electrode is electrically connected to the fifth gate signal line.

【0064】本発明の発光装置は、発光素子が備えられ
た画素を有する発光装置であって、前記画素は、ソース
信号線と、第1乃至第4のゲート信号線と、電流供給線
と、第1乃至第7のトランジスタと、容量手段と、発光
素子とを有し、前記第1のトランジスタのゲート電極
は、前記第1のゲート信号線と電気的に接続され、第1
の電極は、前記ソース信号線と電気的に接続され、第2
の電極は、前記第2のトランジスタの第1の電極と、前
記第6のトランジスタの第1の電極と、前記容量手段の
第1の電極と電気的に接続され、前記第2のトランジス
タのゲート電極は、前記第2のゲート信号線と電気的に
接続され、第2の電極は、前記電流供給線と電気的に接
続され、前記容量手段の第2の電極は、前記第3のトラ
ンジスタの第1の電極と、前記第5のトランジスタのゲ
ート電極と、前記第6のトランジスタのゲート電極およ
び第2の電極と電気的に接続され、前記第3のトランジ
スタのゲート電極は、前記第2のゲート信号線と電気的
に接続され、第2の電極は、前記第4のトランジスタの
第1の電極および、前記第5のトランジスタの第1の電
極と電気的に接続され、前記第4のトランジスタのゲー
ト電極は、前記第3のゲート信号線と電気的に接続さ
れ、第2の電極は、前記発光素子の第1の電極と電気的
に接続され、前記第5のトランジスタの第2の電極は、
前記電流供給線と電気的に接続され、前記第7のトラン
ジスタは、前記第1のトランジスタの第2の電極と前記
第6のトランジスタの第1の電極との間、前記第3のト
ランジスタの第1の電極と第6のトランジスタの第2の
電極との間、もしくは、前記第3のトランジスタの第1
の電極と前記第6のトランジスタのゲート電極との間の
いずれかに設けられ、そのゲート電極は、前記第4のゲ
ート信号線と電気的に接続されていることを特徴として
いる。
The light emitting device of the present invention is a light emitting device having a pixel provided with a light emitting element, wherein the pixel includes a source signal line, first to fourth gate signal lines, and a current supply line. A first to a seventh transistor, a capacitor, and a light emitting element, and a gate electrode of the first transistor is electrically connected to the first gate signal line;
The electrode of is electrically connected to the source signal line,
Is electrically connected to the first electrode of the second transistor, the first electrode of the sixth transistor, and the first electrode of the capacitance means, and the gate of the second transistor The electrode is electrically connected to the second gate signal line, the second electrode is electrically connected to the current supply line, and the second electrode of the capacitance means is of the third transistor. The first electrode is electrically connected to the gate electrode of the fifth transistor, the gate electrode of the sixth transistor and the second electrode, and the gate electrode of the third transistor is electrically connected to the second electrode. The second electrode is electrically connected to the gate signal line, and the second electrode is electrically connected to the first electrode of the fourth transistor and the first electrode of the fifth transistor. The gate electrode of the Of the gate signal line electrically connected to, the second electrode is a first electrode electrically connected to the light emitting element, a second electrode of said fifth transistor,
The seventh transistor is electrically connected to the current supply line, and the seventh transistor is provided between the second electrode of the first transistor and the first electrode of the sixth transistor and between the second electrode of the third transistor and the third electrode of the third transistor. Between the first electrode and the second electrode of the sixth transistor, or the first electrode of the third transistor.
Is provided between the second electrode and the gate electrode of the sixth transistor, and the gate electrode is electrically connected to the fourth gate signal line.

【0065】本発明の発光装置においては、前記第2の
トランジスタと、前記第3のトランジスタとは同一極性
であっても良い。
In the light emitting device of the present invention, the second transistor and the third transistor may have the same polarity.

【0066】本発明の発光装置においては、前記第5の
トランジスタのゲート長をL1、チャネル幅をW1とし、
前記第6のトランジスタのゲート長をL2、チャネル幅
をW2としたとき、 (W1/L1)>(W2/L2) が成立するものを含んでいる。
In the light emitting device of the present invention, the gate length of the fifth transistor is L 1 , the channel width is W 1 ,
When the gate length of the sixth transistor is L 2 and the channel width is W 2 , (W 1 / L 1 )> (W 2 / L 2 ) is included.

【0067】本発明の発光装置においては、前記第5の
トランジスタのゲート長をL1、チャネル幅をW1とし、
前記第6のトランジスタのゲート長をL2、チャネル幅
をW2としたとき、 (W1/L1)<(W2/L2) が成立するものを含んでいる。
In the light emitting device of the present invention, the gate length of the fifth transistor is L 1 , the channel width is W 1 ,
When the gate length of the sixth transistor is L 2 and the channel width is W 2 , (W 1 / L 1 ) <(W 2 / L 2 ) is included.

【0068】本発明の発光装置は、前記第6のトランジ
スタの第2の電極は、前記電流供給線と互いに電位差を
有する電源線もしくは、当該画素を制御する前記ゲート
信号線を除くいずれか1本のゲート信号線と電気的に接
続されていても良い。
In the light emitting device of the present invention, the second electrode of the sixth transistor is any one of the power supply line having a potential difference from the current supply line or the gate signal line for controlling the pixel. May be electrically connected to the gate signal line.

【0069】本発明の発光装置は、前記第7のトランジ
スタの第2の電極は、前記電流供給線と互いに電位差を
有する電源線もしくは、当該画素を制御する前記ゲート
信号線を除くいずれか1本のゲート信号線と電気的に接
続されていても良い。
In the light emitting device of the present invention, the second electrode of the seventh transistor is any one of the power supply line having a potential difference from the current supply line or the gate signal line for controlling the pixel. May be electrically connected to the gate signal line.

【0070】本発明の発光装置は、前記発光素子の第2
の電極は、前記電流供給線と互いに電位差を有する電源
線と電気的に接続されていても良い。
The light emitting device of the present invention is the second light emitting device of the above
The electrode may be electrically connected to a power supply line having a potential difference with the current supply line.

【0071】本発明の発光装置においては、前記画素
は、保持容量手段を有し、前記保持容量手段の第1の電
極は、前記第1のトランジスタの第2の電極と電気的に
接続され、第2の電極には一定電位が与えられ、前期ソ
ース信号線より入力される映像信号を保持することを特
徴としている。
In the light emitting device of the present invention, the pixel has a storage capacitor means, and the first electrode of the storage capacitor means is electrically connected to the second electrode of the first transistor, It is characterized in that a constant potential is applied to the second electrode and holds the video signal input from the source signal line in the previous period.

【0072】本発明の発光装置の駆動方法は、発光素子
が備えられた画素を有する発光装置の駆動方法であっ
て、前記画素は、ソース信号線と、電流供給線と、発光
素子に所望の電流を供給するトランジスタと、発光素子
と、容量手段とを少なくとも有し、前記容量手段に電荷
を蓄積する第1のステップと、前記容量手段の両電極間
の電圧を、前記トランジスタのしきい値電圧に等しい電
圧に収束する第2のステップと、前記ソース信号線より
映像信号を入力する第3のステップと、前記映像信号の
電位に、前記しきい値電圧を加えて、前記トランジスタ
のゲート電極に印加し、前記トランジスタを介して、電
流を前記発光素子に供給し、発光する第4のステップと
を有し、少なくとも前記第3のステップにおいて、前記
容量手段の両電極間の電圧が一定であり、少なくとも前
記第1および第2のステップにおいて、前記第1のトラ
ンジスタは非導通状態となることを特徴としている。
A driving method of a light emitting device of the present invention is a driving method of a light emitting device having a pixel provided with a light emitting element, wherein the pixel has a source signal line, a current supply line, and a desired light emitting element. A first step, which includes at least a transistor for supplying a current, a light emitting element, and a capacitance means, stores a charge in the capacitance means; A second step of converging to a voltage equal to the voltage; a third step of inputting a video signal from the source signal line; A fourth step of applying a current to the light emitting element through the transistor to emit light, and at least in the third step, between both electrodes of the capacitance means. The voltage is constant, at least the first and second step, the first transistor is characterized in that a non-conductive state.

【0073】本発明の発光装置の駆動方法は、発光素子
が備えられた画素を有する発光装置の駆動方法であっ
て、前記画素は、電流供給線と、第1乃至第3のトラン
ジスタと、容量手段とを少なくとも有し、前記第1のト
ランジスタのゲート電極は、前記第2のトランジスタの
第1の電極および、前記容量手段の第1の電極と電気的
に接続され、第1の電極は、前記電流供給線と電気的に
接続され、第2の電極は、前記第2のトランジスタの第
2の電極および、前記第3のトランジスタの第1の電極
と電気的に接続され、前記第2のトランジスタのゲート
電極より、第1の信号が入力され、前記第3のトランジ
スタのゲート電極より、第2の信号が入力され、前記容
量手段の第2の電極は、前記第4のトランジスタの第1
の電極と電気的に接続され、かつ前記容量手段の第2の
電極より、映像信号が入力され、前記第4のトランジス
タのゲート電極より、第3の信号が入力され、第2の電
極は、前記電流供給線と電気的に接続され、前記第1乃
至第3の信号を入力して前記第2乃至第4のトランジス
タを導通することによって、前記容量手段に電荷を蓄積
する第1のステップと、前記第3のトランジスタを非導
通とし、かつ前記第1、第3の信号を入力して前記第
2、第4のトランジスタを導通することによって、前記
容量手段に保持される電圧を、前記第1のトランジスタ
のしきい値電圧と等しい値に収束する第2のステップ
と、前記第2乃至第4のトランジスタを非導通とし、前
記容量手段の第2の電極より、前記映像信号が入力され
る第3のステップと、前記第2、第4のトランジスタを
非導通とし、かつ前記第2の信号を入力して前記第3の
トランジスタを導通することによって、前記第1、第3
のトランジスタのソース・ドレイン間を電流が流れる第
4のステップとを有し、少なくとも第3のステップにお
いて、前記容量手段の両電極間の電圧が一定であること
を特徴としている。
A method of driving a light emitting device according to the present invention is a method of driving a light emitting device having a pixel provided with a light emitting element, wherein the pixel includes a current supply line, first to third transistors, and a capacitor. Means, the gate electrode of the first transistor is electrically connected to the first electrode of the second transistor and the first electrode of the capacitance means, and the first electrode is The second electrode is electrically connected to the current supply line, the second electrode is electrically connected to the second electrode of the second transistor and the first electrode of the third transistor, and the second electrode is electrically connected to the second electrode of the second transistor. A first signal is input from the gate electrode of the transistor, a second signal is input from the gate electrode of the third transistor, and a second electrode of the capacitance means is the first electrode of the fourth transistor.
A video signal is input from the second electrode of the capacitance means, a third signal is input from the gate electrode of the fourth transistor, and the second electrode is A first step of being electrically connected to the current supply line, inputting the first to third signals to turn on the second to fourth transistors, and accumulating electric charges in the capacitance means; , The third transistor is made non-conductive, and the first and third signals are input to make the second and fourth transistors conductive, thereby making the voltage held in the capacitance means The second step of converging to a value equal to the threshold voltage of the first transistor, turning off the second to fourth transistors, and inputting the video signal from the second electrode of the capacitance means. The third step, Serial second, by the fourth transistor is non-conductive, and to conduct the Enter the second signal a third transistor, the first, third
And a fourth step in which a current flows between the source and drain of the transistor, and the voltage between both electrodes of the capacitance means is constant in at least the third step.

【0074】[0074]

【発明の実施の形態】図1(A)に、本発明の一実施形態
を示す。ソース信号線101、第1〜第4のゲート信号
線102〜105、第1〜第5のTFT106〜11
0、第1および第2の容量手段111、115、EL素
子112、電流供給線113、電源114を有する。
DETAILED DESCRIPTION OF THE INVENTION FIG. 1A shows an embodiment of the present invention. Source signal line 101, first to fourth gate signal lines 102 to 105, first to fifth TFTs 106 to 11
0, first and second capacitance means 111 and 115, an EL element 112, a current supply line 113, and a power supply 114.

【0075】第1のTFT106のゲート電極は、第1
のゲート信号線102に接続され、第1の電極は、ソー
ス信号線101に接続され、第2の電極は、第2のTF
T107の第1の電極に接続されている。第2のTFT
107のゲート電極は、第2のゲート信号線103に接
続され、第2の電極は、電流供給線113に接続されて
いる。第1の容量手段111の第1の電極は、第2のT
FT107の第1の電極に接続され、第2の電極は、第
3のTFT108の第1の電極に接続されている。第3
のTFT108のゲート電極は、第3のゲート電極10
4に接続され、第2の電極は、第4のTFT109の第
1の電極に接続されている。第4のTFT109のゲー
ト電極は、第4のゲート信号線105に接続され、第2
の電極は、EL素子112の第1の電極に接続されてい
る。第5のTFT110のゲート電極は、第3のTFT
108の第1の電極、および第1の容量手段111の第
2の電極に接続され、第1の電極は、第3のTFT10
8の第2の電極、および第4のTFT109の第1の電
極に接続され、第2の電極は、電流供給線113に接続
されている。第2の容量手段115は、第1のTFT1
06の第2の電極と、電流供給線113との間に配置さ
れ、ソース信号線101より入力される映像信号の電位
を保持する。第2の容量手段115に関しては、特に設
けなくとも動作は可能である。EL素子112の第2の
電極には、電源114によって一定電位が与えられ、電
流供給線113とは互いに電位差を有する。
The gate electrode of the first TFT 106 is the first
Connected to the gate signal line 102, the first electrode is connected to the source signal line 101, and the second electrode is connected to the second TF.
It is connected to the first electrode of T107. Second TFT
The gate electrode of 107 is connected to the second gate signal line 103, and the second electrode is connected to the current supply line 113. The first electrode of the first capacitance means 111 has a second T
The second electrode is connected to the first electrode of the FT 107, and the second electrode is connected to the first electrode of the third TFT 108. Third
The gate electrode of the TFT 108 is the third gate electrode 10
4 and the second electrode is connected to the first electrode of the fourth TFT 109. The gate electrode of the fourth TFT 109 is connected to the fourth gate signal line 105,
The electrode of is connected to the first electrode of the EL element 112. The gate electrode of the fifth TFT 110 is the third TFT
Connected to the first electrode of the first capacitor means 108 and the second electrode of the first capacitance means 111, and the first electrode is connected to the third TFT 10;
8 is connected to the second electrode and the first electrode of the fourth TFT 109, and the second electrode is connected to the current supply line 113. The second capacitance means 115 is the first TFT1.
It is arranged between the second electrode 06 and the current supply line 113, and holds the potential of the video signal input from the source signal line 101. The second capacitance means 115 can be operated without any particular provision. A constant potential is applied to the second electrode of the EL element 112 by the power supply 114, and there is a potential difference from the current supply line 113.

【0076】図1(B)および図2(A)〜(F)を用いて、
動作について説明する。図1(B)は、ソース信号線10
1、第1〜第4のゲート信号線102〜105に入力さ
れる映像信号およびパルスのタイミングを示しており、
図2に示す各動作にあわせて、I〜VIの区間に分割して
いる。また、図1(A)に示した構成においては、第1〜
第3のTFT106〜108はNチャネル型、第4のT
FT109および第5のTFT110はPチャネル型と
している。図5(A)に示したように、全てPチャネル型
のTFTを用いて構成することも可能であるが、第1の
TFT106〜第3のTFT108は、ここではNチャ
ネル型としている。Nチャネル型TFTにおいては、ゲ
ート電極にHレベルが入力されてONし、Lレベルが入
力されてOFFするものとする。Pチャネル型TFTに
おいては、ゲート電極にLレベルが入力されてONし、
Hレベルが入力されてOFFするものとする。
Using FIG. 1B and FIGS. 2A to 2F,
The operation will be described. FIG. 1B shows the source signal line 10
1 shows timings of video signals and pulses input to the first to fourth gate signal lines 102 to 105,
In accordance with each operation shown in FIG. 2, it is divided into sections I to VI. In addition, in the configuration shown in FIG.
The third TFTs 106 to 108 are N-channel type and the fourth T-type.
The FT 109 and the fifth TFT 110 are P-channel type. As shown in FIG. 5A, although it is possible to use all P-channel type TFTs, the first TFT 106 to the third TFT 108 are N-channel type here. In the N-channel TFT, the H level is input to the gate electrode to turn it on, and the L level is input to turn it off. In the P-channel TFT, the L level is input to the gate electrode to turn it on,
The H level is input and turned off.

【0077】なお、簡単のため、第2の容量手段115
は、図2(A)〜(F)においては省略する。
For the sake of simplicity, the second capacitance means 115
Are omitted in FIGS. 2 (A) to 2 (F).

【0078】まず、第2、第3のゲート信号線103、
104がHレベル、第4のゲート信号線105がLレベ
ルとなり、TFT107〜109がONする(区間I)。
これにより、図2(A)で示すような電流が生じ、容量手
段111が充電される。容量手段111が保持する電圧
が、TFT110のしきい値(Vth)を上回ったところ
で、TFT110がONする。
First, the second and third gate signal lines 103,
104 is at H level, the fourth gate signal line 105 is at L level, and the TFTs 107 to 109 are turned on (section I).
As a result, a current as shown in FIG. 2A is generated and the capacitance means 111 is charged. When the voltage held by the capacitor means 111 exceeds the threshold value (V th ) of the TFT 110, the TFT 110 turns on.

【0079】その後、第4のゲート信号線105がHレ
ベルとなり、TFT109がOFFする(区間II)。これ
により、電流供給線113−EL素子112間の電流パ
スが閉じるため、電流が停止する。一方、図2に示すよ
うに、容量手段111に貯まっていた電荷が再び移動を
始める。容量手段111の両電極間の電圧はすなわち、
TFT110のゲート・ソース間電圧であるから、この
電圧がVthに等しくなったところでTFT110はOF
Fし、電荷の移動も終了する(図2(B))。
After that, the fourth gate signal line 105 becomes H level, and the TFT 109 is turned off (section II). As a result, the current path between the current supply line 113 and the EL element 112 is closed, and the current is stopped. On the other hand, as shown in FIG. 2, the charges accumulated in the capacitance means 111 start moving again. The voltage between both electrodes of the capacitance means 111 is
Since this is the gate-source voltage of the TFT 110, the TFT 110 becomes OF when the voltage becomes equal to V th.
Then, the transfer of electric charges is completed (FIG. 2 (B)).

【0080】その後、第2、第3のゲート信号線10
3、104がいずれもLレベルとなり、TFT107、
108がOFFする。よって、容量手段111には、図
2(C)に示すように、TFT110のしきい値電圧が保
持される。
After that, the second and third gate signal lines 10
3 and 104 are all at the L level, and the TFT 107,
108 turns off. Therefore, the capacitor 111 holds the threshold voltage of the TFT 110, as shown in FIG.

【0081】続いて、第1のゲート信号線102がHレ
ベルとなり、TFT106がONする(区間IV)。ソー
ス信号線101には、映像信号が出力されて、その電位
はVD Dから映像信号の電位VData(ここでは、TFT1
10がPチャネル型であるので、VDD>VDataとす
る。)となる。ここで、容量手段111においては、先
程のVthがそのまま保持されているので、TFT110
のゲート電極の電位は、ソース信号線101から入力さ
れる映像信号電位VDataに、さらにしきい値Vthを加え
た電位となる。よってTFT110がONする(図2
(D))。
Then, the first gate signal line 102 becomes H level, and the TFT 106 is turned on (section IV). The source signal line 101, and the image is output signal, in that potential V D D from the video signal potential V Data (here, TFT 1
Since 10 is a P-channel type, V DD > V Data . ). Here, since the previous V th is held as it is in the capacitor means 111, the TFT 110
The potential of the gate electrode is a potential obtained by adding a threshold value V th to the video signal potential V Data input from the source signal line 101. Therefore, the TFT 110 is turned on (Fig. 2
(D)).

【0082】やがて映像信号の書き込みが完了すると、
第1のゲート信号線102がLレベルとなり、TFT1
06がOFFする(区間V)。その後、ソース信号線への
映像信号の出力も終了し、その電位はVDDに戻る(図2
(E))。
When the writing of the video signal is completed,
The first gate signal line 102 becomes L level, and the TFT1
06 is turned off (section V). After that, the output of the video signal to the source signal line is also completed, and the potential returns to V DD (see FIG. 2).
(E)).

【0083】続いて、第4のゲート信号線105がLレ
ベルとなり、TFT109がONする(区間VI)。TF
T110は既にONしているので、電流供給線113か
らEL素子112に電流が流れることによってEL素子
112が発光する(図2(F))。このとき、EL素子11
2に流れる電流値は、TFT110のゲート・ソース間
電圧に従ったものであり、このときのTFT110のゲ
ート・ソース間電圧は、(VDD−(VData+Vth))であ
る。ここで仮に、TFT110のしきい値Vthが各画素
間でばらついたとしても、そのばらつきに応じた電圧
が、各画素の容量手段111に保持される。よって、E
L素子112の輝度は、しきい値のばらつきに影響され
ることがない。
Subsequently, the fourth gate signal line 105 becomes L level, and the TFT 109 is turned on (section VI). TF
Since T110 is already turned on, the EL element 112 emits light when a current flows from the current supply line 113 to the EL element 112 (FIG. 2 (F)). At this time, the EL element 11
The value of the current flowing in 2 is according to the gate-source voltage of the TFT 110, and the gate-source voltage of the TFT 110 at this time is (V DD − (V Data + V th )). Here, even if the threshold value V th of the TFT 110 varies from pixel to pixel, a voltage corresponding to the variation is held in the capacitance means 111 of each pixel. Therefore, E
The brightness of the L element 112 is not affected by the variation in threshold value.

【0084】以上のような動作によって、映像信号の書
き込みから発光を行う。本発明においては、容量手段1
11の容量結合によって、映像信号の電位を、TFT1
10のしきい値分だけオフセットすることが出来る。よ
って、前述のように他の素子の特性ばらつき等に影響さ
れることなく、正確にしきい値補正を行うことが可能で
ある。
By the above-described operation, the light emission is performed from the writing of the video signal. In the present invention, the capacitance means 1
By capacitive coupling of 11, the potential of the video signal is
It can be offset by a threshold value of 10. Therefore, as described above, the threshold value can be accurately corrected without being affected by the characteristic variations of other elements.

【0085】図26(A)(B)に、従来例と本発明におけ
るしきい値補正の動作を簡単に説明する図を示す。図2
6(A)においては、映像信号入力の際、2つの容量手段
1、C2間において電荷が保存され、かつ電荷の移動が
生ずるため、EL素子に電流を供給するTFTのゲート
・ソース間電圧VGSは、図26(A)の(iii)に示すよう
に、容量値C1、C2を項に含む式で表される。よって、
容量値C1、C2にばらつきが生じた場合、TFTのゲ
ート・ソース間電圧がばらつくことになる。
FIGS. 26 (A) and 26 (B) are views for briefly explaining the threshold correction operation in the conventional example and the present invention. Figure 2
In 6 (A), when a video signal is input, electric charge is stored between the two capacitance means C 1 and C 2 and movement of electric charge occurs. Therefore, between the gate and source of the TFT that supplies a current to the EL element. The voltage V GS is represented by an equation including the capacitance values C 1 and C 2 in the term, as shown in (iii) of FIG. Therefore,
When the capacitance values C1 and C2 vary, the gate-source voltage of the TFT also varies.

【0086】これに対して本発明の場合、容量手段にお
いて電荷が保存されるが、映像信号入力の際は、図26
(B)の(iii)に示すように、電荷の移動が生じない。つ
まり、映像信号の電位にしきい値電圧を上乗せした電位
がそのままTFTのゲート電極に印加されるため、より
TFTのゲート・ソース間電圧をばらつきにくくするこ
とが出来る。
On the other hand, in the case of the present invention, the electric charge is stored in the capacitance means.
As shown in (iii) of (B), charge transfer does not occur. That is, since the potential obtained by adding the threshold voltage to the potential of the video signal is applied to the gate electrode of the TFT as it is, the voltage between the gate and the source of the TFT can be made less likely to vary.

【0087】また、画素の選択タイミング、すなわちあ
る画素に映像信号が書き込まれるタイミングは、ソース
信号線101への信号入力タイミングおよび第1のゲー
ト信号線102の選択タイミングによる。すなわち、あ
る画素における初期化や、容量手段への電荷の充電とい
った動作を、映像信号の書き込みタイミングとは独立し
て行うことが出来る。これらの動作は複数行が並行して
行われていても良いので、異なる行において、第2〜第
4のゲート信号線の選択タイミング等は重複しても良
い。そのため、図1(B)において※で示した期間、つま
りしきい値電圧を保存する動作を行う期間を長くとるこ
とが出来る。
The pixel selection timing, that is, the timing at which a video signal is written to a certain pixel depends on the signal input timing to the source signal line 101 and the selection timing of the first gate signal line 102. That is, operations such as initialization of a certain pixel and charging of the capacitor can be performed independently of the timing of writing the video signal. Since these operations may be performed in a plurality of rows in parallel, the selection timings of the second to fourth gate signal lines in different rows may overlap. Therefore, the period indicated by * in FIG. 1B, that is, the period for performing the operation of storing the threshold voltage can be long.

【0088】また、図1(A)において、TFT109の
配置を変更したものとして、図20(A)のような構成と
しても良い。図に付した番号は図1(A)と同様であり、
TFT109を、TFT110の第1の電極とEL素子
112の間から、TFT110の第2の電極およびTF
T107の第2の電極と、電流供給線113の間に移動
したものである。
Further, in FIG. 1A, the arrangement of the TFT 109 may be changed to have a structure as shown in FIG. The numbers attached to the figure are the same as those in FIG.
The TFT 109 is connected between the first electrode of the TFT 110 and the EL element 112, the second electrode of the TFT 110 and the TF.
It is moved between the second electrode of T107 and the current supply line 113.

【0089】なお、本実施形態において示した構成にお
けるTFTの極性はあくまでも一例であり、その極性を
限定するものではないことを付記する。
Note that the polarity of the TFT in the structure shown in this embodiment is merely an example, and the polarity is not limited.

【0090】図1に示した本発明の実施形態において
は、1画素あたり4本のゲート信号線を用いて制御して
いるが、第2、第3のゲート信号線103、104によ
って制御されるTFT107、108の動作タイミング
は、図1(B)に示すように同時であるので、TFT10
7、108の極性が同じであるならば、これらを同一の
ゲート信号線によって制御するなどして、ゲート信号線
の本数を減らすことも出来る。この場合、開口率を高く
することが出来る。
In the embodiment of the present invention shown in FIG. 1, the control is performed by using four gate signal lines per pixel, but it is controlled by the second and third gate signal lines 103 and 104. Since the operation timings of the TFTs 107 and 108 are the same as shown in FIG.
If the polarities of 7 and 108 are the same, the number of gate signal lines can be reduced by controlling them by the same gate signal line. In this case, the aperture ratio can be increased.

【0091】[0091]

【実施例】以下に、本発明の実施例について記載する。EXAMPLES Examples of the present invention will be described below.

【0092】[実施例1]本実施例においては、映像信号
にアナログ映像信号を用いて表示を行う発光装置の構成
について説明する。図7(A)に、発光装置の構成例を示
す。基板701上に、複数の画素がマトリクス状に配置
された画素部702を有し、画素部周辺には、ソース信
号線駆動回路703および、第1〜第4のゲート信号線
駆動回路704〜707を有している。図7(A)におい
ては、4組のゲート信号線駆動回路を用い、図1に示し
た画素における第1〜第4のゲート信号線をそれぞれ制
御するものである。
[Embodiment 1] In this embodiment, a configuration of a light emitting device that performs display by using an analog video signal as a video signal will be described. FIG. 7A shows a structural example of a light emitting device. A pixel portion 702 in which a plurality of pixels are arranged in matrix is provided on a substrate 701, and a source signal line driver circuit 703 and first to fourth gate signal line driver circuits 704 to 707 are provided around the pixel portion. have. In FIG. 7A, four sets of gate signal line driver circuits are used to control the first to fourth gate signal lines in the pixel shown in FIG. 1, respectively.

【0093】ソース信号線駆動回路703、第1〜第3
のゲート信号線駆動回路704〜706に入力される信
号は、フレキシブルプリント基板(Flexible Print Circ
uit:FPC)708を介して外部より供給される。
Source signal line drive circuit 703, first to third
The signals input to the gate signal line drive circuits 704 to 706 of the
It is supplied from the outside via uit: FPC) 708.

【0094】図7(B)に、ソース信号線駆動回路の構成
例を示す。これは、映像信号にアナログ映像信号を用い
て表示を行うためのソース信号線駆動回路であり、シフ
トレジスタ711、バッファ712、サンプリング回路
713を有している。特に図示していないが、必要に応
じてレベルシフタ等を追加しても良い。
FIG. 7B shows a configuration example of the source signal line driver circuit. This is a source signal line driver circuit for performing display by using an analog video signal as a video signal, and includes a shift register 711, a buffer 712, and a sampling circuit 713. Although not particularly shown, a level shifter or the like may be added if necessary.

【0095】ソース信号線駆動回路の動作について説明
する。図8(A)に、より詳細な構成を示したので、そち
らを参照する。
The operation of the source signal line drive circuit will be described. Since a more detailed structure is shown in FIG. 8A, reference will be made there.

【0096】シフトレジスタ801は、フリップフロッ
プ回路(FF)802等を複数段用いてなり、クロック信
号(S−CLK)、クロック反転信号(S−CLKb)、ス
タートパルス(S−SP)が入力される。これらの信号の
タイミングに従って、順次サンプリングパルスが出力さ
れる。
The shift register 801 includes a plurality of flip-flop circuits (FF) 802 and the like, and receives a clock signal (S-CLK), a clock inversion signal (S-CLKb), and a start pulse (S-SP). It Sampling pulses are sequentially output in accordance with the timing of these signals.

【0097】シフトレジスタ801より出力されたサン
プリングパルスは、バッファ803等を通って増幅され
た後、サンプリング回路へと入力される。サンプリング
回路804は、サンプリングスイッチ(SW)805を複
数段用いてなり、サンプリングパルスが入力されるタイ
ミングに従って、ある列で映像信号のサンプリングを行
う。具体的には、サンプリングスイッチにサンプリング
パルスが入力されると、サンプリングスイッチ805が
ONし、そのときに映像信号が有する電位が、サンプリ
ングスイッチを介して各々のソース信号線へと出力され
る。
The sampling pulse output from the shift register 801 is amplified through the buffer 803 and the like, and then input to the sampling circuit. The sampling circuit 804 includes a plurality of stages of sampling switches (SW) 805, and samples a video signal in a certain column in accordance with the timing of inputting a sampling pulse. Specifically, when a sampling pulse is input to the sampling switch, the sampling switch 805 is turned on, and the potential of the video signal at that time is output to each source signal line through the sampling switch.

【0098】続いて、ゲート信号線駆動回路の動作につ
いて説明する。図7(C)に示した、第1、第2のゲート
信号線駆動回路704、705、および第3、第4のゲ
ート信号線駆動回路706、707についての詳細な構
成を図8(B)に示した。第1のゲート信号線駆動回路
は、シフトレジスタ回路811、バッファ812を有
し、クロック信号(G−CLK1)、クロック反転信号
(G−CLKb1)、スタートパルス(G−SP1)に従っ
て駆動される。第2のゲート信号線駆動回路は、シフト
レジスタ回路813、バッファ814を有し、クロック
信号(G−CLK2)、クロック反転信号(G−CLKb
2)、スタートパルス(G−SP2)に従って駆動され
る。
Next, the operation of the gate signal line drive circuit will be described. A detailed configuration of the first and second gate signal line driver circuits 704 and 705 and the third and fourth gate signal line driver circuits 706 and 707 illustrated in FIG. 7C is illustrated in FIG. It was shown to. The first gate signal line driver circuit includes a shift register circuit 811, a buffer 812, a clock signal (G-CLK1), and a clock inversion signal.
(G-CLKb1) and start pulse (G-SP1). The second gate signal line driver circuit includes a shift register circuit 813 and a buffer 814, and includes a clock signal (G-CLK2) and a clock inversion signal (G-CLKb).
2), driven according to the start pulse (G-SP2).

【0099】シフトレジスタ〜バッファの動作について
は、ソース信号線駆動回路の場合と同様である。バッフ
ァによって増幅された選択パルスは、それぞれのゲート
信号線を選択する。第1のゲート信号線駆動回路によっ
て、第1のゲート信号線G11、G21、・・・、Gm1が順
次選択され、第2のゲート信号線駆動回路によって、第
2のゲート信号線G12、G22、・・・、Gm2が順次選択
される。図示していないが、第3のゲート信号線駆動回
路についても第1、第2のゲート信号線駆動回路と同様
であり、第3のゲート信号線G13、G23、・・・、Gm3
が順次選択される。選択された行において、実施形態に
て説明した手順により、画素に映像信号が書き込まれて
発光する。
The operation of the shift register to the buffer is the same as that of the source signal line drive circuit. The selection pulse amplified by the buffer selects each gate signal line. The first gate signal line driving circuit sequentially selects the first gate signal lines G 11 , G 21 , ..., G m1 , and the second gate signal line driving circuit selects the second gate signal line G 1. 12 , G 22 , ..., G m2 are sequentially selected. Although not shown, the third gate signal line drive circuit is similar to the first and second gate signal line drive circuits, and the third gate signal line G 13 , G 23 , ..., G m3.
Are sequentially selected. In the selected row, the video signal is written in the pixel to emit light by the procedure described in the embodiment.

【0100】なお、ここではシフトレジスタの一例とし
て、フリップフロップを複数段用いてなるものを図示し
たが、デコーダ等によって、信号線を選択出来るような
構成としていても良い。
Here, as an example of the shift register, the one using a plurality of stages of flip-flops is shown, but a signal line may be selected by a decoder or the like.

【0101】[実施例2]本実施例においては、映像信号
にデジタル映像信号を用いて表示を行う発光装置の構成
について説明する。図9(A)に、発光装置の構成例を示
す。基板901上に、複数の画素がマトリクス状に配置
された画素部902を有し、画素部周辺には、ソース信
号線駆動回路903および、第1〜第4のゲート信号線
駆動回路904〜907を有している。図9(A)におい
ては、4組のゲート信号線駆動回路を用い、図1に示し
た画素における第1〜第4のゲート信号線をそれぞれ制
御するものである。
[Embodiment 2] In this embodiment, a configuration of a light emitting device that performs display by using a digital video signal as a video signal will be described. FIG. 9A shows a structural example of a light emitting device. A pixel portion 902 in which a plurality of pixels are arranged in matrix is provided over a substrate 901, and a source signal line driver circuit 903 and first to fourth gate signal line driver circuits 904 to 907 are provided around the pixel portion. have. In FIG. 9A, four sets of gate signal line driver circuits are used to control the first to fourth gate signal lines in the pixel shown in FIG. 1, respectively.

【0102】ソース信号線駆動回路903、第1〜第4
のゲート信号線駆動回路904〜907に入力される信
号は、フレキシブルプリント基板(Flexible Print Circ
uit:FPC)908を介して外部より供給される。
Source signal line drive circuit 903, first to fourth
The signals input to the gate signal line drive circuits 904 to 907 of the
It is supplied from outside via uit: FPC) 908.

【0103】図9(B)に、ソース信号線駆動回路の構成
例を示す。これは、映像信号にデジタル映像信号を用い
て表示を行うためのソース信号線駆動回路であり、シフ
トレジスタ911、第1のラッチ回路912、第2のラ
ッチ回路913、D/A変換回路914を有している。
特に図示していないが、必要に応じてレベルシフタ等を
追加しても良い。
FIG. 9B shows a configuration example of the source signal line driver circuit. This is a source signal line driver circuit for performing display using a digital video signal as a video signal, and includes a shift register 911, a first latch circuit 912, a second latch circuit 913, and a D / A conversion circuit 914. Have
Although not particularly shown, a level shifter or the like may be added if necessary.

【0104】第1〜第4のゲート信号線駆動回路904
〜907については、実施例1にて示したものと同様で
良いので、ここでは図示および説明を省略する。
First to fourth gate signal line drive circuits 904
Since the items from to 907 may be the same as those shown in the first embodiment, their illustration and description are omitted here.

【0105】ソース信号線駆動回路の動作について説明
する。図10(A)に、より詳細な構成を示したので、そ
ちらを参照する。
The operation of the source signal line driver circuit will be described. A more detailed structure is shown in FIG. 10A, which will be referred to.

【0106】シフトレジスタ1001は、フリップフロ
ップ回路(FF)1010等を複数段用いてなり、クロッ
ク信号(S−CLK)、クロック反転信号(S−CLK
b)、スタートパルス(S−SP)が入力される。これら
の信号のタイミングに従って、順次サンプリングパルス
が出力される。
The shift register 1001 includes a plurality of stages of flip-flop circuits (FF) 1010 and the like, and has a clock signal (S-CLK) and an inverted clock signal (S-CLK).
b), the start pulse (S-SP) is input. Sampling pulses are sequentially output in accordance with the timing of these signals.

【0107】シフトレジスタ1001より出力されたサ
ンプリングパルスは、第1のラッチ回路1002に入力
される。第1のラッチ回路1002には、デジタル映像
信号が入力されており、サンプリングパルスが入力され
るタイミングに従って、各段でデジタル映像信号を保持
していく。ここでは、デジタル映像信号は3ビット入力
されており、各ビットの映像信号を、それぞれの第1の
ラッチ回路において保持する。1つのサンプリングパル
スによって、ここでは3つの第1のラッチ回路が並行し
て動作する。
The sampling pulse output from the shift register 1001 is input to the first latch circuit 1002. A digital video signal is input to the first latch circuit 1002, and each stage holds the digital video signal in accordance with the timing of input of a sampling pulse. Here, the digital video signal is inputted in 3 bits, and the video signal of each bit is held in each of the first latch circuits. With one sampling pulse, the three first latch circuits operate in parallel here.

【0108】第1のラッチ回路1002において、最終
段までデジタル映像信号の保持が完了すると、水平帰線
期間中に、第2のラッチ回路1003にラッチパルス
(Latch Pulse)が入力され、第1のラッチ回
路1002に保持されていたデジタル映像信号は、一斉
に第2のラッチ回路1003に転送される。その後、第
2のラッチ回路1003に保持されたデジタル映像信号
は、1行分が同時に、D/A変換回路1004へと入力
される。
When the holding of the digital video signal is completed up to the final stage in the first latch circuit 1002, the second latch circuit 1003 receives the latch pulse during the horizontal blanking period.
(Latch Pulse) is input, and the digital video signals held in the first latch circuit 1002 are simultaneously transferred to the second latch circuit 1003. After that, the digital video signals held in the second latch circuit 1003 are input to the D / A conversion circuit 1004 for one row at the same time.

【0109】第2のラッチ回路1003に保持されたデ
ジタル映像信号がD/A変換回路1004に入力されて
いる間、シフトレジスタ901においては再びサンプリ
ングパルスが出力される。以後、この動作を繰り返し、
1フレーム分の映像信号の処理を行う。
While the digital video signal held in the second latch circuit 1003 is input to the D / A conversion circuit 1004, the shift register 901 outputs the sampling pulse again. After that, repeat this operation,
The video signal for one frame is processed.

【0110】D/A変換回路1004においては、入力
されるデジタル映像信号をデジタル−アナログ変換し、
アナログ電圧を有する映像信号としてソース信号線に出
力する。
In the D / A conversion circuit 1004, the input digital video signal is digital-analog converted,
A video signal having an analog voltage is output to the source signal line.

【0111】前記の動作が、1水平期間内に、全段にわ
たって同時に行われる。よって、全てのソース信号線に
映像信号が出力される。
The above operation is simultaneously performed in all stages within one horizontal period. Therefore, the video signal is output to all the source signal lines.

【0112】なお、実施例1においても述べたとおり、
シフトレジスタの代わりにデコーダ等を用いて、信号線
を選択出来るような構成としていても良い。
As described in the first embodiment,
A decoder or the like may be used instead of the shift register so that the signal line can be selected.

【0113】[実施例3]実施例2においては、デジタル
映像信号はD/A変換回路によってデジタル−アナログ
変換を受け、画素に書き込まれるが、本発明の発光装置
は、時間階調方式によって階調表現を行うことも出来
る。この場合には、図10(B)に示すように、D/A変
換回路を必要とせず、階調表現は、EL素子の発光時間
の長短によって制御されるので、各ビットの映像信号を
並列処理する必要がないため、第1および第2のラッチ
回路も1ビット分で良い。このとき、デジタル映像信号
は、各ビットが直列に入力され、順次ラッチ回路に保持
され、画素に書き込まれる。
[Third Embodiment] In the second embodiment, a digital video signal is subjected to digital-analog conversion by a D / A conversion circuit and written into a pixel. You can also perform key expression. In this case, as shown in FIG. 10B, the D / A conversion circuit is not required and the gradation expression is controlled by the length of the light emission time of the EL element. Since it is not necessary to process the data, the first and second latch circuits may be one bit. At this time, in the digital video signal, each bit is serially input, sequentially held in the latch circuit, and written in the pixel.

【0114】また、時間階調方式によって階調表現を行
う場合、図1において、第4のTFT109を消去用T
FTとして用いることが出来る。この場合、第4のTF
T109は、消去期間中を通じてOFFしている必要が
あり、そのためには、第4のゲート信号線105は、消
去用ゲート信号線駆動回路を用いて制御する。通常、ゲ
ート信号線を選択するゲート信号線駆動回路の場合、1
水平期間内に1つもしくは複数のパルスを出力するが、
消去用ゲート信号線駆動回路の場合、消去期間中は継続
して第4のTFT109をOFFさせつづけなければな
らないため、独立した駆動回路を用いる。
Further, in the case of performing gradation expression by the time gradation method, the fourth TFT 109 in FIG.
It can be used as an FT. In this case, the fourth TF
T109 needs to be turned off throughout the erase period, and for that purpose, the fourth gate signal line 105 is controlled using the erase gate signal line drive circuit. Normally, in the case of a gate signal line drive circuit that selects a gate signal line, 1
Outputs one or more pulses in the horizontal period,
In the case of the erase gate signal line drive circuit, an independent drive circuit is used because the fourth TFT 109 must be continuously turned off during the erase period.

【0115】図24に、時間階調方式による一例を示
す。図24(A)は、4ビットの階調を得るためのタイミ
ングチャートであり、各ビットのアドレス(書き込み)期
間Ta1〜Ta4と、サステイン(発光)期間Ts1〜T
s4と、消去期間Te1〜Te4とを有する。
FIG. 24 shows an example of the time gray scale method. FIG. 24A is a timing chart for obtaining a 4-bit gradation, which includes address (writing) periods Ta1 to Ta4 of each bit and sustain (light emitting) periods Ts1 to T4.
s4 and erase periods Te1 to Te4.

【0116】アドレス(書き込み)期間は、1画面分の画
素に映像信号を入力する動作に要する期間であるから、
各ビットで等しい長さである。これに対し、サステイン
(発光)期間は、その長さを1:2:4:・・・:2
(n-1)と、2のべき乗の比とし、発光する期間の合計に
よって、階調を表現する。図24(A)の例では、4ビッ
トであるので、サステイン(発光)期間の長さは、1:
2:4:8となっている。
Since the address (writing) period is a period required for the operation of inputting the video signal to the pixels for one screen,
Each bit is of equal length. In contrast, sustain
The length of the (light emission) period is 1: 2: 4: ...: 2.
The gradation is expressed by the ratio of (n-1) to a power of 2, and the total of the light emitting periods. In the example of FIG. 24A, since it is 4 bits, the length of the sustain (light emission) period is 1:
It is 2: 4: 8.

【0117】消去期間については、本来は、サステイン
(発光)期間が短い場合に、アドレス(書き込み)期間が重
複し、異なるゲート信号線が同時に選択されることのな
いように設けるものとしている。
Regarding the erase period, originally, the sustain
When the (light emission) period is short, the address (write) period is overlapped and different gate signal lines are not selected at the same time.

【0118】図24(B)は、図1における第1のゲート
信号線に入力されるパルスのタイミングを示したもので
ある。このゲート信号線が1行目〜最終行まで選択され
る期間が、アドレス(書き込み)期間にあたる。
FIG. 24 (B) shows the timing of the pulse input to the first gate signal line in FIG. The period in which the gate signal lines are selected from the first row to the last row corresponds to the address (write) period.

【0119】図24(C)は、図1における第2、第3の
ゲート信号線に入力されるパルスのタイミングを示した
ものである。ここでは、第2、第3のゲート信号線を共
通として駆動している。ここでHレベルとなっている期
間が、しきい値保存を行う期間であり、各サブフレーム
期間において、アドレス期間の前に行う。
FIG. 24C shows the timing of the pulses input to the second and third gate signal lines in FIG. Here, the second and third gate signal lines are commonly driven. Here, the period of H level is the period for storing the threshold value, and is performed before the address period in each subframe period.

【0120】図24(D)は、図1における第4のゲート
信号線に入力されるパルスのタイミングを示したもので
ある。2401で示される期間が発光期間である。つま
り、消去期間は、第4のゲート信号線にHレベルを入力
することによって設けている。2402で示される期間
は、しきい値保存動作を行う際、図2(A)に記載のよう
に、この期間にTFT109がONする必要があるため
にLレベルが入力される。
FIG. 24D shows the timing of the pulse input to the fourth gate signal line in FIG. The period indicated by 2401 is the light emission period. That is, the erase period is provided by inputting the H level to the fourth gate signal line. In the period indicated by 2402, when the threshold value storage operation is performed, the L level is input because the TFT 109 needs to be turned on in this period as described in FIG.

【0121】図24においては、しきい値保存は、消去
期間中に行うように記載しているが、この期間は発光し
ていても構わない。つまり、上位ビットにおいては必ず
しも消去期間を設けず、サステイン(発光)期間中にしき
い値保存を行っても良い。
In FIG. 24, the threshold value is stored during the erasing period, but light may be emitted during this period. In other words, the upper bits may not necessarily be provided with the erasing period and the threshold value may be stored during the sustain (light emitting) period.

【0122】図24(B)、(C)のようなパルスは、従来
のゲート信号線駆動回路の構成によって容易に作ること
が出来るが、図24(D)のようなパルスはやや工夫が必
要となる。本実施例では、図25(A)に示すように、ゲ
ート信号線駆動回路を2相構成とし、図25(B)に示す
ように、α、βのノードにそれぞれ現れるパルスをOR
回路を用いて組み合わせ、所望のパルスを得ている。
The pulses shown in FIGS. 24B and 24C can be easily produced by the configuration of the conventional gate signal line drive circuit, but the pulse shown in FIG. 24D requires some improvement. Becomes In this embodiment, as shown in FIG. 25A, the gate signal line driver circuit has a two-phase structure, and as shown in FIG.
A circuit is used to combine and obtain the desired pulse.

【0123】[実施例4]ここまで紹介した発光装置にお
いては、第1〜第4のゲート信号線を制御するために、
第1〜第4のゲート信号線駆動回路をそれぞれ動作させ
ることによって行っていた。このような構成とするメリ
ットとしては、各ゲート信号線の選択タイミングを独立
して変更させることが出来るため、様々な駆動方法に対
してある程度の対応が可能な点がある。反面、基板内で
駆動回路の占有面積が増大するため、表示領域の周辺が
大きくなる、すなわち狭額縁化が困難となるデメリット
がある。
Example 4 In the light emitting device introduced so far, in order to control the first to fourth gate signal lines,
This is done by operating each of the first to fourth gate signal line drive circuits. The merit of such a configuration is that the selection timing of each gate signal line can be changed independently, so that various driving methods can be supported to some extent. On the other hand, since the area occupied by the drive circuit in the substrate increases, there is a demerit that the periphery of the display area becomes large, that is, it is difficult to narrow the frame.

【0124】図11(A)は、そのような問題を解決する
ための一構成例を示している。図11(A)において、シ
フトレジスタ1111、バッファ1112を有する点は
他の実施例にて用いたゲート信号線駆動回路と同様であ
るが、本実施例においては、バッファの後にパルス分割
回路1113を追加した。詳細な構成を図11(B)に示
す。
FIG. 11A shows a structural example for solving such a problem. In FIG. 11A, a shift register 1111 and a buffer 1112 are included, which is similar to the gate signal line driver circuit used in another embodiment. However, in this embodiment, a pulse division circuit 1113 is provided after the buffer. Added. The detailed structure is shown in FIG.

【0125】パルス分割回路1113は、NAND11
16、インバータ1117を複数用いてなる。バッファ
出力と、外部入力される分割信号(MPX)とのNAND
をとることにより、1つのゲート信号線駆動回路によっ
て、異なるパルスで制御される2つのゲート信号線を制
御することが出来る。図11の場合、第1のゲート信号
線と、第2のゲート信号線とを、1つのゲート信号線駆
動回路によって制御する。
The pulse division circuit 1113 is the NAND 11
16 and a plurality of inverters 1117 are used. NAND of buffer output and externally input division signal (MPX)
Thus, one gate signal line drive circuit can control two gate signal lines controlled by different pulses. In the case of FIG. 11, the first gate signal line and the second gate signal line are controlled by one gate signal line drive circuit.

【0126】分割信号(MPX)と、それぞれのゲート信
号線の選択タイミングを図12に示した。11、G21、・
・・、Gm1は、バッファ出力がそのまま選択パルスとし
て用いられる。一方、バッファ出力がHレベル、さらに
分割信号がHレベルのとき、NAND出力はLレベルと
なり、さらにインバータを介してHレベルが出力され、
こちらのパルスによって、12、G22、・・・、Gm2が選
択される。
FIG. 12 shows the division signal (MPX) and the selection timing of each gate signal line. 11 , G 21 ,
.., G m1 uses the buffer output as it is as a selection pulse. On the other hand, when the buffer output is at the H level and the divided signal is at the H level, the NAND output is at the L level, and the H level is output via the inverter.
12 , G 22 , ..., G m2 are selected by this pulse.

【0127】[実施例5]本発明において、発光時にEL
素子に電流を供給するためのTFT(図1(A)における
TFT106)は、EL素子の劣化によって輝度がばら
つくのを抑えるため、飽和領域で動作させるのが望まし
い。このとき、飽和領域における電流が、TFT106
のソース・ドレイン間電圧が変化してもほぼ一定となる
ようにするため、ゲート長Lを大きくしている。
[Embodiment 5] In the present invention, EL is emitted during light emission.
The TFT for supplying a current to the element (TFT 106 in FIG. 1A) is preferably operated in a saturation region in order to suppress variation in luminance due to deterioration of the EL element. At this time, the current in the saturation region is the TFT 106.
The gate length L is increased so that the source-drain voltage becomes almost constant even if the voltage changes.

【0128】このとき、容量手段においてしきい値を保
持する際の動作は、一度容量手段にはTFTのしきい値
を上回る電圧を与え、その状態からしきい値電圧に収束
させているが、TFTのゲート長Lが大きい場合、ゲー
ト容量等によってこの動作に時間を要する。そこで本実
施例においては、このような場合における高速動作を実
現する構成について説明する。
At this time, in the operation of holding the threshold value in the capacitor means, the voltage once exceeding the threshold value of the TFT is applied to the capacitor means, and the threshold voltage is converged from that state. If the gate length L of the TFT is large, this operation requires time due to the gate capacitance and the like. Therefore, in the present embodiment, a configuration for realizing high speed operation in such a case will be described.

【0129】図18(A)に、画素の構成を示す。図1
(A)にて示した画素に、TFT1817、1818、お
よびTFT1818を制御するための第5のゲート信号
線1816が追加されている。また、図18(A)に点線
で示すように、容量手段1815を、TFT1806の
第2の電極と、電流供給線1813との間に設け、映像
信号を保持するための容量として用いても良い。
FIG. 18A shows a pixel structure. Figure 1
TFTs 1817, 1818, and a fifth gate signal line 1816 for controlling the TFT 1818 are added to the pixel shown in FIG. Further, as shown by a dotted line in FIG. 18A, the capacitor means 1815 may be provided between the second electrode of the TFT 1806 and the current supply line 1813 and used as a capacitor for holding a video signal. .

【0130】図18(B)および図19(A)〜(F)を用い
て、動作について説明する。図18(B)は、ソース信号
線1801、第1〜第5のゲート信号線1802〜18
05、1816に入力される映像信号およびパルスのタ
イミングを示しており、図19に示す各動作にあわせ
て、I〜VIの区間に分割している。本実施例は、容量手
段にしきい値電圧を保持するまでの動作を高速にするた
めのものであるので、映像信号のかきこみ、および発光
動作については実施形態にて説明したものと同様であ
る。従ってここでは、容量手段における電荷の充電およ
び保持動作についてのみ説明する。
The operation will be described with reference to FIGS. 18B and 19A to 19F. FIG. 18B shows a source signal line 1801, first to fifth gate signal lines 1802 to 18
The timings of the video signals and pulses input to the channels 05 and 1816 are shown, and they are divided into sections I to VI in accordance with each operation shown in FIG. Since this embodiment is intended to speed up the operation until the threshold voltage is held in the capacitor means, the scraping of the video signal and the light emitting operation are the same as those described in the embodiment. Therefore, here, only the charge and hold operation of the electric charge in the capacitor means will be described.

【0131】まず、第2、第3、および第5のゲート信
号線1803、1804、1816がHレベル、第4の
ゲート信号線1805がLレベルとなり、TFT180
7、1808、1809、1818がONする(区間
I)。これにより、図19(A)で示すような電流が生じ、
容量手段1811が充電される。容量手段1811が保
持する電圧が、TFT1810、1817のしきい値
(Vth)を上回ったところで、TFT1810、1817
がONする(図19(A))。
First, the second, third, and fifth gate signal lines 1803, 1804, and 1816 are at the H level, the fourth gate signal line 1805 is at the L level, and the TFT 180
7, 1808, 1809, 1818 are turned on (section
I). As a result, a current as shown in FIG.
The capacity means 1811 is charged. The voltage held by the capacitance means 1811 is the threshold value of the TFTs 1810 and 1817.
When it exceeds (V th ), the TFTs 1810 and 1817
Is turned on (FIG. 19 (A)).

【0132】続いて、第4のゲート信号線1805がH
レベルとなり、TFT1809がOFFする(区間II)。
これにより、電流供給線1813−EL素子1812間
の電流パスが閉じるため、電流が停止する。一方、図1
9(B)に示すように、容量手段1811に貯まっていた
電荷が再び移動を始める。容量手段1811の両電極間
の電圧はすなわち、TFT1810、1817のゲート
・ソース間電圧であるから、この電圧がVthに等しくな
ったところでTFT1810、1817はOFFし、電
荷の移動も終了する。
Then, the fourth gate signal line 1805 goes high.
The level is turned on, and the TFT 1809 is turned off (section II).
As a result, the current path between the current supply line 1813 and the EL element 1812 is closed, and the current is stopped. On the other hand, FIG.
As shown in FIG. 9 (B), the electric charge stored in the capacitance means 1811 starts moving again. Since the voltage between both electrodes of the capacitance means 1811 is the gate-source voltage of the TFTs 1810 and 1817, the TFTs 1810 and 1817 are turned off when the voltage becomes equal to Vth, and the transfer of electric charges is completed.

【0133】容量手段1811において、しきい値の保
存が完了すると、第2、第5のゲート信号線がLレベ
ル、第3のゲート信号線がHレベルとなり、TFT18
07、1808、1818がOFFする(区間III)。
When the storage of the threshold value is completed in the capacitor 1811, the second and fifth gate signal lines become L level and the third gate signal line becomes H level, and the TFT 18
07, 1808, and 1818 are turned off (section III).

【0134】続いて、第1のゲート信号線1802がH
レベルとなり、TFT1806がONする(区間IV)。
ソース信号線1801には、映像信号が出力されて、そ
の電位はVDDから映像信号の電位VData(ここでは、T
FT110がPチャネル型であるので、VDD>VData
する。)となる。ここで、容量手段1811において
は、先程のVthがそのまま保持されているので、TFT
1810、1817のゲート電極の電位は、ソース信号
線1801から入力される映像信号電位VDataに、さら
にしきい値Vthを加えた電位となる。よってTFT18
10、1817がONする(図19(D))。
Then, the first gate signal line 1802 goes high.
The level is turned on, and the TFT 1806 is turned on (section IV).
A video signal is output to the source signal line 1801, and the potential thereof is from V DD to the potential V Data of the video signal (here, T Data ).
Since the FT 110 is a P-channel type, V DD > V Data . ). Here, in the capacitance means 1811, since the previous V th is held as it is, the TFT
The potentials of the gate electrodes 1810 and 1817 are the potentials obtained by adding the threshold value V th to the video signal potential V Data input from the source signal line 1801. Therefore, TFT18
10, 1817 are turned on (FIG. 19 (D)).

【0135】やがて映像信号の書き込みが完了すると、
第1のゲート信号線1802がLレベルとなり、TFT
1806がOFFする(区間V)。その後、ソース信号線
1801への映像信号の出力も終了し、その電位はVDD
に戻る(図19(E))。
When writing of the video signal is completed,
The first gate signal line 1802 goes low and the TFT
1806 is turned off (section V). After that, the output of the video signal to the source signal line 1801 is completed and the potential is V DD
Return to FIG. 19 (E).

【0136】続いて、第4のゲート信号線1805がL
レベルとなり、TFT1809がONする(区間VI)。
TFT1810は既にONしているので、電流供給線1
813からEL素子1812に電流が流れることによっ
てEL素子1812が発光する(図19(F))。このと
き、EL素子1812に流れる電流値は、TFT181
0のゲート・ソース間電圧に従ったものであり、このと
きのTFT1810のゲート・ソース間電圧は、(VDD
−(VData+Vth))である。ここで仮に、TFT181
0のしきい値Vthが各画素間でばらついたとしても、そ
のばらつきに応じた電圧が、各画素の容量手段1811
に保持される。よって、EL素子1812の輝度は、し
きい値のばらつきに影響されることがない。
Then, the fourth gate signal line 1805 goes low.
The level is turned on and the TFT 1809 is turned on (section VI).
Since the TFT 1810 has already been turned on, the current supply line 1
A current flows from 813 to the EL element 1812, so that the EL element 1812 emits light (FIG. 19F). At this time, the value of the current flowing through the EL element 1812 is
The gate-source voltage of the TFT 1810 at this time is (V DD
− (V Data + V th )). Here, if the TFT 181
Even if the threshold value V th of 0 varies among the pixels, the voltage corresponding to the variation causes the capacitance means 1811 of each pixel.
Held in. Therefore, the brightness of the EL element 1812 is not affected by the variation in the threshold value.

【0137】ここで、新たに追加したTFT1817
は、発光時にEL素子1813に電流を供給するための
TFT1810と、互いのゲート電極が接続されてい
る。図19(A)、(B)に示すように、電荷の移動するパ
スが実施形態よりも多く、またTFT1817は、EL
素子1812に電流を供給する役目を持たないため、ゲ
ート長Lを小さく、チャネル幅Wを大きくとって良い。
従って、ゲート容量が小さいために電荷の移動がスムー
ズに行われ、容量手段に保持されている電圧がVthに収
束するまでの時間をより短くすることが出来る。
Here, the newly added TFT 1817
Are connected to the TFT 1810 for supplying a current to the EL element 1813 at the time of light emission, and to each other's gate electrodes. As shown in FIGS. 19A and 19B, the number of paths through which charges move is greater than that in the embodiment, and the TFT 1817 is
Since it does not have a role of supplying a current to the element 1812, the gate length L may be small and the channel width W may be large.
Therefore, since the gate capacitance is small, the charge can be smoothly moved, and the time required for the voltage held in the capacitance means to converge to V th can be further shortened.

【0138】[実施例6]本実施例においては、実施例5
とは異なる構成によって、高速なしきい値保存動作を実
現する例を示す。
[Embodiment 6] In this embodiment, Embodiment 5
An example in which a high-speed threshold value saving operation is realized by a configuration different from

【0139】図22(A)に構成を示す。ここで、容量手
段2211においてしきい値を保存するTFTは、TF
T2210にあたる。EL素子2212が発光する際に
は、TFT2216、TFT2210、TFT2209
を経由して電流が供給される。ここで、TFT2209
は、単なるスイッチング素子として機能すればよい。E
L素子2212の劣化に対応するため、TFT2216
は、飽和領域で動作させ、かつ飽和領域において、ソー
ス・ドレイン間電圧が変化しても、ドレイン電流がほぼ
一定となるように、ゲート長Lを大きくする。
The structure is shown in FIG. Here, the TFT that stores the threshold value in the capacitor 2211 is TF.
It corresponds to T2210. When the EL element 2212 emits light, the TFT 2216, the TFT 2210, the TFT 2209
Current is supplied via. Here, the TFT 2209
Need only function as a switching element. E
To cope with the deterioration of the L element 2212, the TFT 2216
Operates in the saturation region, and increases the gate length L so that the drain current becomes substantially constant even if the source-drain voltage changes in the saturation region.

【0140】電荷の充電は、図22(B)〜(C)に示すよ
うな電流経路で行われ、容量手段2211に電荷が充電
される。その後、TFT2209がOFFすると、図2
2(C)に示すように、再び電荷の移動が生じ、容量手段
2211に保持されている電圧が、TFT2210およ
びTFT2216のしきい値に等しくなったところで、
TFT2210、2216がOFFする。この動作によ
って、容量手段2211には、しきい値が保存される。
このとき、TFT2210のゲート長Lは小さくしてあ
るため、図22(C)の動作はより迅速に進行することが
出来る。
Charging is performed by the current path shown in FIGS. 22B to 22C, and the capacitance means 2211 is charged. After that, when the TFT 2209 is turned off, FIG.
As shown in FIG. 2 (C), the movement of charges occurs again, and when the voltage held in the capacitor 2211 becomes equal to the threshold values of the TFT 2210 and the TFT 2216,
The TFTs 2210 and 2216 are turned off. By this operation, the threshold value is stored in the capacity means 2211.
At this time, since the gate length L of the TFT 2210 is made small, the operation of FIG. 22C can proceed more quickly.

【0141】その後、実施形態や他の実施例と同様に、
映像信号の書き込みを行った後、図22(D)に示すよう
に、TFT2209がONすると、電流供給線−TFT
2216−TFT2210−TFT2209を経由し
て、EL素子2212に電流が供給され、発光する。
After that, as in the embodiment and other examples,
After writing the video signal, as shown in FIG. 22D, when the TFT 2209 is turned on, the current supply line-TFT
A current is supplied to the EL element 2212 via the 2216-TFT 2210-TFT 2209 to emit light.

【0142】このとき、TFT2210、2216は互
いのゲート電極が接続されているため、マルチゲート型
TFTとして動作することになる。このとき、TFT2
210のゲート長をL1,チャネル幅をW1とし、TFT
2216のゲート長をL2、チャネル幅をW2とすると、
(W1/L1)>(W2/L2)となる。つまり、しきい値の保
存動作において、図22(C)に示すようなしきい値電圧
の保存は、Lが小さくWが大きいTFT2210を用い
ているため、より大きな電流によって動作を完了出来
る。すなわち迅速な動作が出来る。かつ、発光時にはT
FT2210、2216をマルチゲート型TFTとして
用いており、TFT2216はゲート長Lを大きくして
あるため、TFT2210、2216のソース・ドレイ
ン間電圧が少々変動しても、一定のドレイン電流を流す
ことが出来る。
At this time, since the gate electrodes of the TFTs 2210 and 2216 are connected to each other, the TFTs 2210 and 2216 operate as a multi-gate type TFT. At this time, TFT2
The gate length of 210 is L 1 , the channel width is W 1 , and the TFT
If the gate length of 2216 is L 2 and the channel width is W 2 ,
(W 1 / L 1 )> (W 2 / L 2 ). That is, in the threshold storage operation, the storage of the threshold voltage as shown in FIG. 22C uses the TFT 2210 having a small L and a large W, so that the operation can be completed with a larger current. That is, quick operation can be performed. And when emitting light, T
Since the FT 2210 and 2216 are used as a multi-gate type TFT and the gate length L of the TFT 2216 is large, a constant drain current can flow even if the source-drain voltage of the TFT 2210 and 2216 slightly changes. .

【0143】TFT2209の配置箇所に関しては、図
22(A)に示したものの他、図23(A)、(B)に示すよ
うな例が挙げられる。また、このTFT2209は、デ
ジタル映像信号を用いて時間階調方式による表示を行う
際、消去用TFTとして用いることも出来る。
Regarding the location of the TFT 2209, in addition to that shown in FIG. 22A, examples shown in FIGS. 23A and 23B can be given. Further, the TFT 2209 can also be used as an erasing TFT when performing display by a time gray scale method using a digital video signal.

【0144】[実施例7]図1、図18、図20等に示し
た画素の場合、いずれも容量手段の充電中に、EL素子
に電流が流れる。これによって、本来発光すべき期間以
外でEL素子が発光してしまう。発光する期間はごく短
いため、画質に大きく影響するものではないが、容量手
段への電荷の充電中、EL素子自体が負荷となってしま
い、これによって充電に時間を要することになる。本実
施例においては、容量手段への電荷の充電時にEL素子
に電流が流れないようにする構成について説明する。
[Embodiment 7] In the case of the pixels shown in FIG. 1, FIG. 18, FIG. As a result, the EL element emits light in a period other than the period in which it should emit light. Although the period for emitting light is very short, it does not significantly affect the image quality. However, during charging of the capacitor means, the EL element itself becomes a load, which requires time for charging. In the present embodiment, a configuration will be described in which a current does not flow in the EL element when the electric charge is charged in the capacitance means.

【0145】図21(A)に、画素の構成例を示す。図1
(A)にて示した画素に、TFT2118が追加されてい
る。TFT2118のゲート電極は、第5のゲート信号
線2106に接続され、第1の電極は、TFT2109
の第1の電極もしくは、TFT2109の第2の電極に
接続され、第2の電極は、電源線に接続され、電流供給
線2114と互いに電位差を有する。また、図21(A)
に点線で示すように、容量手段2117を、第1のTF
T2107の第2の電極と、電流供給線2114との間
に設け、映像信号を保持するための容量として用いても
良い。また、TFT2118の第2の電極は、当該画素
を除くいずれかの画素における第1のゲート信号線等に
接続しても良い。つまりこの場合、選択されていないゲ
ート信号線がある一定電位にあることを利用し、電源線
として代用するわけである。
FIG. 21A shows a pixel configuration example. Figure 1
A TFT 2118 is added to the pixel shown in (A). The gate electrode of the TFT 2118 is connected to the fifth gate signal line 2106, and the first electrode is the TFT 2109.
Connected to the first electrode of the TFT 2109 or the second electrode of the TFT 2109, the second electrode is connected to the power supply line, and has a potential difference with the current supply line 2114. In addition, FIG.
As indicated by the dotted line in FIG.
It may be provided between the second electrode of T2107 and the current supply line 2114 and used as a capacitor for holding a video signal. In addition, the second electrode of the TFT 2118 may be connected to the first gate signal line or the like in any pixel other than the pixel concerned. In other words, in this case, the fact that a gate signal line not selected is at a certain potential is used as a power supply line instead.

【0146】容量手段2112への電荷の充電において
は、第2、第3、第5のゲート信号線2103、210
4、2106へのパルスの入力によってTFT210
8、2109、2118がONし、図21(B)に示すよ
うに振舞う。TFT2110がOFFであるため、EL
素子2113には電流が流れず、発光しない。この場合
にも、新たに追加したTFT2118による電流パスが
存在するため、容量手段2112が充電される。その
後、第5のゲート信号線2106がLレベルとなってT
FT2118がOFFすると、図21(C)に示すよう
に、容量手段2112に貯まっていた電荷の移動が生
じ、TFT2111のしきい値を下回る瞬間にTFT2
111がOFFし、電荷の移動も終了する。よって容量
手段2112には、TFT2111のしきい値が保持さ
れる。
In charging the electric charge to the capacitance means 2112, the second, third and fifth gate signal lines 2103 and 210 are used.
By inputting the pulse to 4, 2106, the TFT 210
8, 2109 and 2118 are turned on and behave as shown in FIG. Since the TFT 2110 is OFF, EL
No current flows through the element 2113 and no light is emitted. Also in this case, since the current path due to the newly added TFT 2118 exists, the capacitance means 2112 is charged. After that, the fifth gate signal line 2106 becomes L level and T
When the FT 2118 is turned off, as shown in FIG. 21C, the charge accumulated in the capacitor 2112 is moved, and the TFT 2 is turned off at the moment when it falls below the threshold value of the TFT 2111.
111 is turned off, and the transfer of electric charges is also completed. Therefore, the threshold value of the TFT 2111 is held in the capacitor 2112.

【0147】本実施例においては、第1〜第5のゲート
信号線によって、各TFTを独立して制御しているが、
構成はこの限りではない。画素の開口率等を考えた場
合、信号線の本数は可能な限り少ないことが望ましく、
同期して動作するTFT、例えば図21(A)においては
TFT2108、2109に関しては、その極性を同極
性として、1本のゲート信号線を用いて制御しても良
い。
In this embodiment, each TFT is independently controlled by the first to fifth gate signal lines.
The configuration is not limited to this. Considering the aperture ratio of pixels, it is desirable that the number of signal lines is as small as possible.
The TFTs that operate in synchronization, for example, the TFTs 2108 and 2109 in FIG. 21A, may be controlled to have the same polarity by using one gate signal line.

【0148】なお、本実施例と、他の実施例に記載の他
の実施例を組み合わせて用いても良い。
The present embodiment may be used in combination with other embodiments described in other embodiments.

【0149】[実施例8]本実施例ではCMOS回路で構
成される駆動回路と、スイッチング用TFT及び駆動用
TFTを有する画素部とが同一基板上に形成された基板
を便宜上アクティブマトリクス基板と呼ぶ。そして本実
施例では前記アクティブマトリクス基板の作製工程につ
いて図13、図14を用いて説明する。
[Embodiment 8] In this embodiment, a substrate in which a driving circuit formed of a CMOS circuit and a pixel portion having a switching TFT and a driving TFT are formed on the same substrate is called an active matrix substrate for convenience. . Then, in this embodiment, a manufacturing process of the active matrix substrate will be described with reference to FIGS.

【0150】基板5000は、石英基板、シリコン基
板、金属基板又はステンレス基板の表面に絶縁膜を形成
したものを用いる。また本作製工程の処理温度に耐えう
る耐熱性を有するプラスチック基板を用いても良い。本
実施例ではバリウムホウケイ酸ガラス、アルミノホウケ
イ酸ガラス等のガラスからなる基板5000を用いた。
As the substrate 5000, a quartz substrate, a silicon substrate, a metal substrate or a stainless steel substrate having an insulating film formed on its surface is used. Alternatively, a plastic substrate having heat resistance that can withstand the processing temperature of this manufacturing process may be used. In this example, a substrate 5000 made of glass such as barium borosilicate glass or aluminoborosilicate glass was used.

【0151】次いで、基板5000上に酸化珪素膜、窒
化珪素膜又は酸化窒化珪素膜などの絶縁膜から成る下地
膜5001を形成する。本実施例の下地膜5001は2
層構造で形成したが、前記絶縁膜の単層構造又は前記絶
縁膜を2層以上積層させた構造であっても良い。
Next, a base film 5001 made of an insulating film such as a silicon oxide film, a silicon nitride film or a silicon oxynitride film is formed on the substrate 5000. The base film 5001 of this embodiment is 2
Although the insulating film has a layered structure, it may have a single layer structure of the insulating film or a structure in which two or more insulating films are laminated.

【0152】本実施例では、下地膜5001の1層目と
して、プラズマCVD法を用いて、SiH4、NH3、及
びN2Oを反応ガスとして成膜される窒化酸化珪素膜5
001aを10〜200nm(好ましくは50〜100nm)
の厚さに形成する。本実施例では、窒化酸化珪素膜50
01aを50nmの厚さに形成した。次いで下地膜500
1の2層目として、プラズマCVD法を用いて、SiH
4及びN2Oを反応ガスとして成膜される酸化窒化珪素膜
5001bを50〜200nm(好ましくは100〜15
0nm)の厚さに形成する。本実施例では、酸化窒化珪素
膜5001bを100nmの厚さに形成した。
In this embodiment, as the first layer of the base film 5001, a silicon nitride oxide film 5 is formed by plasma CVD using SiH 4 , NH 3 and N 2 O as reaction gases.
001a is 10 to 200 nm (preferably 50 to 100 nm)
To the thickness of. In this embodiment, the silicon oxynitride film 50 is used.
01a was formed to a thickness of 50 nm. Next, the base film 500
As the second layer of No. 1, SiH is formed by using the plasma CVD method.
Silicon oxynitride film 5001b formed by using 4 and N 2 O as reaction gases is 50 to 200 nm (preferably 100 to 15 nm).
It is formed to a thickness of 0 nm). In this embodiment, the silicon oxynitride film 5001b is formed to a thickness of 100 nm.

【0153】続いて、下地膜5001上に半導体層50
02〜5005を形成する。半導体層5002〜500
5は公知の手段(スパッタ法、LPCVD法、プラズマ
CVD法等)により25〜80nm(好ましくは30〜60
nm)の厚さで半導体膜を成膜する。次いで前記半導体膜
を公知の結晶化法(レーザ結晶化法、RTA又はファー
ネスアニール炉を用いる熱結晶化法、結晶化を助長する
金属元素を用いる熱結晶化法等)を用いて結晶化させ
る。そして、得られた結晶質半導体膜を所望の形状にパ
ターニングして半導体層5002〜5005を形成す
る。なお前記半導体膜としては、非晶質半導体膜、微結
晶半導体膜、結晶質半導体膜、又は非晶質珪素ゲルマニ
ウム膜などの非晶質構造を有する化合物半導体膜などを
用いても良い。
Subsequently, the semiconductor layer 50 is formed on the base film 5001.
02 to 5005 is formed. Semiconductor layers 5002-500
5 is 25 to 80 nm (preferably 30 to 60 nm) by a known means (sputtering method, LPCVD method, plasma CVD method, etc.)
A semiconductor film is formed to a thickness of (nm). Next, the semiconductor film is crystallized by a known crystallization method (laser crystallization method, thermal crystallization method using RTA or furnace annealing, thermal crystallization method using a metal element that promotes crystallization, etc.). Then, the obtained crystalline semiconductor film is patterned into a desired shape to form semiconductor layers 5002 to 5005. As the semiconductor film, a compound semiconductor film having an amorphous structure such as an amorphous semiconductor film, a microcrystalline semiconductor film, a crystalline semiconductor film, or an amorphous silicon germanium film may be used.

【0154】本実施例では、プラズマCVD法を用い
て、膜厚55nmの非晶質珪素膜を成膜した。そして、ニ
ッケルを含む溶液を非晶質珪素膜上に保持させ、この非
晶質珪素膜に脱水素化(500℃、1時間)を行った後、
熱結晶化(550℃、4時間)を行って結晶質珪素膜を形
成した。その後、フォトリソグラフィ法を用いたパター
ニング処理によって半導体層5002〜5005を形成
した。
In this example, an amorphous silicon film having a film thickness of 55 nm was formed by using the plasma CVD method. Then, a solution containing nickel is held on the amorphous silicon film, and the amorphous silicon film is dehydrogenated (at 500 ° C. for 1 hour).
Thermal crystallization (550 ° C., 4 hours) was performed to form a crystalline silicon film. After that, semiconductor layers 5002 to 5005 were formed by patterning treatment using a photolithography method.

【0155】なおレーザ結晶化法で結晶質半導体膜を作
製する場合のレーザは、連続発振またはパルス発振の気
体レーザ又は固体レーザを用いれば良い。前者の気体レ
ーザとしては、エキシマレーザ、YAGレーザ、YVO
4レーザ、YLFレーザ、YAlO3レーザ、ガラスレー
ザ、ルビーレーザ、Ti:サファイアレーザ等を用いる
ことができる。また後者の固体レーザとしては、Cr、
Nd、Er、Ho、Ce、Co、Ti又はTmがドーピ
ングされたYAG、YVO4、YLF、YAlO3などの
結晶を使ったレーザを用いることができる。当該レーザ
の基本波はドーピングする材料によって異なり、1μm
前後の基本波を有するレーザ光が得られる。基本波に対
する高調波は、非線形光学素子を用いることで得ること
ができる。なお非晶質半導体膜の結晶化に際し、大粒径
に結晶を得るためには、連続発振が可能な固体レーザを
用い、基本波の第2高調波〜第4高調波を適用するのが
好ましい。代表的には、Nd:YVO4レーザー(基本波
1064nm)の第2高調波(532nm)や第3高調波(35
5nm)を適用する。
As a laser for forming a crystalline semiconductor film by a laser crystallization method, a continuous wave or pulsed gas laser or solid laser may be used. Examples of the former gas laser include excimer laser, YAG laser, and YVO.
4 laser, YLF laser, YAlO 3 laser, glass laser, ruby laser, Ti: sapphire laser, etc. can be used. As the latter solid-state laser, Cr,
A laser using a crystal of YAG, YVO 4 , YLF, YAlO 3 or the like doped with Nd, Er, Ho, Ce, Co, Ti or Tm can be used. The fundamental wave of the laser depends on the doping material, 1 μm
Laser light having front and rear fundamental waves can be obtained. The harmonic wave with respect to the fundamental wave can be obtained by using a non-linear optical element. In order to obtain crystals with a large grain size when crystallizing the amorphous semiconductor film, it is preferable to use a solid-state laser capable of continuous oscillation and to apply the second to fourth harmonics of the fundamental wave. . Typically, the second harmonic (532 nm) or the third harmonic (35 nm) of the Nd: YVO 4 laser (fundamental wave 1064 nm) is used.
5 nm) is applied.

【0156】また出力10Wの連続発振のYVO4レー
ザから射出されたレーザ光は、非線形光学素子により高
調波に変換する。さらに、共振器の中にYVO4結晶と
非線形光学素子を入れて、高調波を射出する方法もあ
る。そして、好ましくは光学系により照射面にて矩形状
または楕円形状のレーザ光に成形して、被処理体に照射
する。このときのエネルギー密度は0.01〜100MW
/cm2程度(好ましくは0.1〜10MW/cm2)が必要であ
る。そして、10〜2000cm/s程度の速度でレーザ
光に対して相対的に半導体膜を移動させて照射する。
The laser light emitted from the continuous oscillation YVO 4 laser having an output of 10 W is converted into a harmonic by a non-linear optical element. Further, there is also a method of emitting a harmonic by inserting a YVO 4 crystal and a non-linear optical element in the resonator. Then, preferably, a rectangular or elliptical laser beam is formed on the irradiation surface by an optical system, and the object to be processed is irradiated. Energy density at this time is 0.01-100 MW
/ Cm 2 (preferably 0.1 to 10 MW / cm 2 ) is required. Then, the semiconductor film is moved relative to the laser beam at a speed of about 10 to 2000 cm / s for irradiation.

【0157】また上記のレーザを用いる場合には、レー
ザ発振器から放射されたレーザビームを光学系で線状に
集光して、半導体膜に照射すると良い。結晶化の条件は
適宜設定されるが、エキシマレーザを用いる場合はパル
ス発振周波数300Hzとし、レーザーエネルギー密度を
100〜700mJ/cm2(代表的には200〜300mJ/cm
2)とすると良い。またYAGレーザを用いる場合には、
その第2高調波を用いてパルス発振周波数1〜300Hz
とし、レーザーエネルギー密度を300〜1000mJ/c
m2(代表的には350〜500mJ/cm2)とすると良い。そ
して幅100〜1000μm(好ましくは幅400μm)で
線状に集光したレーザ光を基板全面に渡って照射し、こ
のときの線状ビームの重ね合わせ率(オーバーラップ率)
を50〜98%として行っても良い。
When the above laser is used, it is advisable that the laser beam emitted from the laser oscillator is linearly condensed by the optical system and irradiated onto the semiconductor film. The crystallization conditions are appropriately set. When an excimer laser is used, the pulse oscillation frequency is 300 Hz and the laser energy density is 100 to 700 mJ / cm 2 (typically 200 to 300 mJ / cm
2 ) is good. When using a YAG laser,
Pulse oscillation frequency 1 to 300Hz using the second harmonic
And the laser energy density is 300 to 1000 mJ / c
m 2 (typically 350 to 500 mJ / cm 2 ) is recommended. Then, a laser beam focused linearly with a width of 100 to 1000 μm (preferably a width of 400 μm) is radiated over the entire surface of the substrate, and the overlapping ratio of the linear beams at this time (overlap ratio)
May be 50 to 98%.

【0158】しかしながら本実施例では、結晶化を助長
する金属元素を用いて非晶質珪素膜の結晶化を行ったた
め、前記金属元素が結晶質珪素膜中に残留している。そ
のため、前記結晶質珪素膜上に50〜100nmの非晶質
珪素膜を形成し、加熱処理(RTA法やファーネスアニ
ール炉を用いた熱アニール等)を行って、該非晶質珪素
膜中に前記金属元素を拡散させ、前記非晶質珪素膜は加
熱処理後にエッチングを行って除去する。その結果、前
記結晶質珪素膜中の金属元素の含有量を低減または除去
することができる。
However, in this embodiment, since the amorphous silicon film is crystallized using the metal element that promotes crystallization, the metal element remains in the crystalline silicon film. Therefore, an amorphous silicon film having a thickness of 50 to 100 nm is formed on the crystalline silicon film, and heat treatment (RTA method, thermal annealing using a furnace annealing furnace, or the like) is performed to form the amorphous silicon film in the amorphous silicon film. The metal element is diffused, and the amorphous silicon film is removed by etching after heat treatment. As a result, the content of the metal element in the crystalline silicon film can be reduced or removed.

【0159】なお半導体層5002〜5005を形成し
た後、TFTのしきい値を制御するために微量な不純物
元素(ボロンまたはリン)のドーピングを行ってもよい。
After forming the semiconductor layers 5002 to 5005, a slight amount of impurity element (boron or phosphorus) may be doped in order to control the threshold value of the TFT.

【0160】次いで、半導体層5002〜5005を覆
うゲート絶縁膜5006を形成する。ゲート絶縁膜50
06はプラズマCVD法やスパッタ法を用いて、膜厚を
40〜150nmとして珪素を含む絶縁膜で形成する。本
実施例では、ゲート絶縁膜5006としてプラズマCV
D法により酸化窒化珪素膜を115nmの厚さに形成し
た。勿論、ゲート絶縁膜5006は酸化窒化珪素膜に限
定されるものでなく、他の珪素を含む絶縁膜を単層また
は積層構造として用いても良い。
Next, a gate insulating film 5006 covering the semiconductor layers 5002 to 5005 is formed. Gate insulating film 50
Reference numeral 06 is formed of an insulating film containing silicon with a film thickness of 40 to 150 nm by using a plasma CVD method or a sputtering method. In this embodiment, plasma CV is used as the gate insulating film 5006.
A silicon oxynitride film was formed to a thickness of 115 nm by the D method. Of course, the gate insulating film 5006 is not limited to the silicon oxynitride film, and another insulating film containing silicon may be used as a single layer or a laminated structure.

【0161】なおゲート絶縁膜5006として酸化珪素
膜を用いる場合には、プラズマCVD法でTEOS(Tet
raethyl Orthosilicate)とO2とを混合し、反応圧力4
0Pa、基板温度300〜400℃とし、高周波(13.
56MHz)電力密度0.5〜0.8W/cm2で放電させて形
成しても良い。上記の工程により作製される酸化珪素膜
は、その後400〜500℃の熱アニールによって、ゲ
ート絶縁膜5006として良好な特性を得ることができ
る。
When a silicon oxide film is used as the gate insulating film 5006, TEOS (Tet
Raethyl Orthosilicate) and O 2 are mixed, and reaction pressure is 4
0 Pa, substrate temperature 300 to 400 ° C., high frequency (13.
It may be formed by discharging at a power density of 0.5 to 0.8 W / cm 2 . The silicon oxide film manufactured through the above steps can be provided with favorable characteristics as the gate insulating film 5006 by subsequent thermal annealing at 400 to 500 ° C.

【0162】次いで、ゲート絶縁膜5006上に膜厚2
0〜100nmの第1の導電膜5007と、膜厚100〜
400nmの第2の導電膜5008とを積層形成する。本
実施例では、膜厚30nmのTaN膜からなる第1の導電
膜5007と、膜厚370nmのW膜からなる第2の導電
膜5008を積層形成した。
Then, a film having a thickness of 2 is formed on the gate insulating film 5006.
A first conductive film 5007 having a thickness of 0 to 100 nm and a film thickness of 100 to
A second conductive film 5008 having a thickness of 400 nm is formed by stacking. In this embodiment, a first conductive film 5007 made of a TaN film having a film thickness of 30 nm and a second conductive film 5008 made of a W film having a film thickness of 370 nm are stacked.

【0163】本実施例では、第1の導電膜5007であ
るTaN膜はスパッタ法で形成し、Taのターゲットを
用いて、窒素を含む雰囲気内でスパッタ法で形成した。
また第2の導電膜5008であるW膜は、Wのターゲッ
トを用いたスパッタ法で形成した。その他に6フッ化タ
ングステン(WF6)を用いる熱CVD法で形成すること
もできる。いずれにしてもゲート電極として使用するた
めには低抵抗化を図る必要があり、W膜の抵抗率は20
μΩcm以下にすることが望ましい。W膜は結晶粒を大き
くすることで低抵抗率化を図ることができるが、W膜中
に酸素などの不純物元素が多い場合には結晶化が阻害さ
れ高抵抗化する。従って、本実施例では、高純度のW
(純度99.9999%)のターゲットを用いたスパッタ
法で、さらに成膜時に気相中からの不純物の混入がない
ように十分配慮してW膜を形成することにより、抵抗率
9〜20μΩcmを実現することができた。
In this embodiment, the TaN film which is the first conductive film 5007 is formed by the sputtering method, and is formed by the sputtering method in the atmosphere containing nitrogen using the Ta target.
The W film which is the second conductive film 5008 was formed by a sputtering method using a W target. Alternatively, it can be formed by a thermal CVD method using tungsten hexafluoride (WF 6 ). In any case, it is necessary to reduce the resistance in order to use it as the gate electrode, and the resistivity of the W film is 20.
It is desirable to keep it below μΩcm. Although the resistivity of the W film can be lowered by enlarging the crystal grains, when the W film contains many impurity elements such as oxygen, crystallization is hindered and the resistance is increased. Therefore, in this embodiment, high-purity W
By the sputtering method using a target of (purity 99.9999%), and by further forming a W film so as not to mix impurities from the gas phase during film formation, the resistivity of 9 to 20 μΩcm can be obtained. Could be realized.

【0164】なお本実施例では、第1の導電膜5007
をTaN膜、第2の導電膜5008をW膜としたが、第
1の導電膜5007及び第2の導電膜5008を構成す
る材料は特に限定されない。第1の導電膜5007及び
第2の導電膜5008は、Ta、W、Ti、Mo、A
l、Cu、Cr、Ndから選択された元素、または前記
元素を主成分とする合金材料若しくは化合物材料で形成
してもよい。また、リン等の不純物元素をドーピングし
た多結晶珪素膜に代表される半導体膜やAgPdCu合
金で形成してもよい。
Note that in this embodiment, the first conductive film 5007 is used.
Was used as the TaN film and the second conductive film 5008 was used as the W film, but the materials forming the first conductive film 5007 and the second conductive film 5008 are not particularly limited. The first conductive film 5007 and the second conductive film 5008 are formed of Ta, W, Ti, Mo, A.
It may be formed of an element selected from 1, Cu, Cr, and Nd, or an alloy material or a compound material containing the above element as a main component. Alternatively, a semiconductor film typified by a polycrystalline silicon film doped with an impurity element such as phosphorus or an AgPdCu alloy may be used.

【0165】次いで、フォトリソグラフィ法を用いてレ
ジストからなるマスク5009を形成し、電極及び配線
を形成するための第1のエッチング処理を行う。第1の
エッチング処理では第1及び第2のエッチング条件で行
う。(図13(B))
Next, a mask 5009 made of resist is formed by photolithography, and a first etching treatment for forming electrodes and wirings is performed. The first etching process is performed under the first and second etching conditions. (Fig. 13 (B))

【0166】本実施例では第1のエッチング条件とし
て、ICP(Inductively Coupled Plasma:誘導結合型
プラズマ)エッチング法を用い、エッチング用ガスにC
4とCl2とO2とを用い、それぞれのガス流量比を2
5:25:10(sccm)とし、1.0Paの圧力でコイル
型の電極に500WのRF(13.56MHz)電力を投入
してプラズマを生成してエッチングを行った。基板側
(試料ステージ)にも150WのRF(13.56MHz)電
力を投入し、実質的に負の自己バイアス電圧を印加し
た。そしてこの第1のエッチング条件によりW膜をエッ
チングして第1の導電層5007の端部をテーパー形状
とした。
In this embodiment, ICP (Inductively Coupled Plasma) etching method is used as the first etching condition, and C is used as an etching gas.
Using F 4 , Cl 2 and O 2 , each gas flow rate ratio is set to 2
At 5:25:10 (sccm), 500 W RF (13.56 MHz) power was applied to the coil-shaped electrode at a pressure of 1.0 Pa to generate plasma for etching. Board side
150 W of RF (13.56 MHz) power was also applied to the (sample stage), and a substantially negative self-bias voltage was applied. Then, the W film was etched under the first etching condition to make the end portion of the first conductive layer 5007 tapered.

【0167】続いて、レジストからなるマスク5009
を除去せずに第2のエッチング条件に変更し、エッチン
グ用ガスにCF4とCl2とを用い、それぞれのガス流量
比を30:30(sccm)とし、1.0Paの圧力でコイル
型の電極に500WのRF(13.56MHz)電力を投入
してプラズマを生成して15秒程度のエッチングを行っ
た。基板側(試料ステージ)にも20WのRF(13.5
6MHz)電力を投入し、実質的に負の自己バイアス電圧を
印加した。第2のエッチング条件では第1の導電層50
07及び第2の導電層5008とも同程度にエッチング
を行った。なお、ゲート絶縁膜5006上に残渣を残す
ことなくエッチングするためには、10〜20%程度の
割合でエッチング時間を増加させると良い。
Next, a mask 5009 made of resist.
Was changed to the second etching condition without removing the gas, CF 4 and Cl 2 were used as the etching gas, the flow rate ratio of each gas was 30:30 (sccm), and the pressure was 1.0 Pa. RF (13.56 MHz) power of 500 W was applied to the electrodes to generate plasma and etching was performed for about 15 seconds. 20 W RF (13.5 mm) on the substrate side (sample stage)
(6 MHz) power was applied and a substantially negative self-bias voltage was applied. Under the second etching condition, the first conductive layer 50
07 and the second conductive layer 5008 were etched to the same degree. Note that in order to perform etching without leaving a residue on the gate insulating film 5006, the etching time may be increased at a rate of approximately 10 to 20%.

【0168】上記の第1のエッチング処理では、レジス
トからなるマスクの形状を適したものとすることによ
り、基板側に印加するバイアス電圧の効果により第1の
導電層5007及び第2の導電層5008の端部がテー
パー形状となる。こうして、第1のエッチング処理によ
り第1の導電層5007と第2の導電層5008から成
る第1の形状の導電層5010〜5014を形成した。
ゲート絶縁膜5006においては、第1の形状の導電層
5010〜5014で覆われない領域が20〜50nm程
度エッチングされたため、膜厚が薄くなった領域が形成
された。
In the above-mentioned first etching process, the shape of the mask made of resist is made suitable, and the first conductive layer 5007 and the second conductive layer 5008 are formed by the effect of the bias voltage applied to the substrate side. End has a tapered shape. Thus, the first shape conductive layers 5010 to 5014 including the first conductive layer 5007 and the second conductive layer 5008 were formed by the first etching treatment.
In the gate insulating film 5006, a region which is not covered with the first shape conductive layers 5010 to 5014 is etched by about 20 to 50 nm, so that a region with a reduced thickness is formed.

【0169】次いで、レジストからなるマスク5009
を除去せずに第2のエッチング処理を行う。(図13
(C))第2のエッチング処理では、エッチングガスにS
6とCl2とO2を用い、それぞれのガス流量比を2
4:12:24(sccm)とし、1.3Paの圧力でコ
イル側の電力に700WのRF(13.56MHz)電力を投入し
てプラズマを生成して25秒程度のエッチングを行っ
た。基板側(試料ステージ)にも10WのRF(13.56MHz)
電力を投入し、実質的に負の自己バイアス電圧を印加し
た。こうして、W膜を選択的にエッチングして、第2の
形状の導電層5015〜5019を形成した。このと
き、第1の導電層5015a〜5018aは、ほとんど
エッチングされない。
Next, a mask 5009 made of resist
The second etching process is performed without removing the. (Fig. 13
(C)) In the second etching process, S is used as an etching gas.
Using F 6 , Cl 2 and O 2 , each gas flow rate ratio is 2
It was set to 4:12:24 (sccm), 700 W of RF (13.56 MHz) power was applied to the coil side power at a pressure of 1.3 Pa, plasma was generated, and etching was performed for about 25 seconds. 10W RF (13.56MHz) on the substrate side (sample stage)
Power was applied and a substantially negative self-bias voltage was applied. In this way, the W film was selectively etched to form the second shape conductive layers 5015 to 5019. At this time, the first conductive layers 5015a to 5018a are hardly etched.

【0170】そして、レジストからなるマスク5009
を除去せずに第1のドーピング処理を行い、半導体層5
002〜5005にN型を付与する不純物元素を低濃度
に添加する。第1のドーピング処理はイオンドープ法又
はイオン注入法で行えば良い。イオンドープ法の条件は
ドーズ量を1×1013〜5×1014atoms/cm2とし、加
速電圧を40〜80keVとして行う。本実施例ではドー
ズ量を5.0×1013atoms/cm2とし、加速電圧を50k
eVとして行った。N型を付与する不純物元素としては、
15族に属する元素を用いれば良く、代表的にはリン
(P)又は砒素(As)を用いられるが、本実施例ではリン
(P)を用いた。この場合、第2の形状の導電層5015
〜5019がN型を付与する不純物元素に対するマスク
となって、自己整合的に第1の不純物領域(N--領域)5
020〜5023を形成した。そして第1の不純物領域
5020〜5023には1×1018〜1×1020atoms/
cm 3の濃度範囲でN型を付与する不純物元素が添加され
た。
Then, a mask 5009 made of resist.
The first doping process is performed without removing the
Impurity element imparting N-type to 002 to 5005 at a low concentration
Added to. The first doping process is an ion doping method or
Can be performed by an ion implantation method. Ion doping conditions
1 × 10 dose13~ 5 x 1014atoms / cm2And then
The fast voltage is 40 to 80 keV. In this example,
The amount is 5.0 × 1013atoms / cm2And the acceleration voltage is 50k
I went as eV. As the impurity element imparting N-type,
An element belonging to Group 15 may be used, typically phosphorus.
(P) or arsenic (As) is used, but phosphorus is used in this embodiment.
(P) was used. In this case, the second shape conductive layer 5015
To 5019 are masks for impurity elements that impart N-type
Therefore, the first impurity region (N--region) 5 is self-aligned.
020-5023 was formed. And the first impurity region
1 x 10 for 5020 to 502318~ 1 x 1020atoms /
cm 3An impurity element imparting N-type is added in the concentration range of
It was

【0171】続いてレジストからなるマスク5009を
除去した後、新たにレジストからなるマスク5024を
形成して、第1のドーピング処理よりも高い加速電圧で
第2のドーピング処理を行う。イオンドープ法の条件は
ドーズ量を1×1013〜3×1015atoms/cm2とし、加
速電圧を60〜120keVとして行う。本実施例では、
ドーズ量を3.0×1015atoms/cm2とし、加速電圧を
65keVとして行った。第2のドーピング処理は第2の
導電層5015b〜5018bを不純物元素に対するマ
スクとして用い、第1の導電層5015a〜5018a
のテーパー部の下方の半導体層に不純物元素が添加され
るようにドーピングを行う。
Then, after removing the resist mask 5009, a new resist mask 5024 is formed, and the second doping process is performed at an acceleration voltage higher than that of the first doping process. The conditions of the ion doping method are that the dose amount is 1 × 10 13 to 3 × 10 15 atoms / cm 2 and the acceleration voltage is 60 to 120 keV. In this embodiment,
The dose was 3.0 × 10 15 atoms / cm 2 and the acceleration voltage was 65 keV. In the second doping treatment, the second conductive layers 5015b to 5018b are used as masks for the impurity elements, and the first conductive layers 5015a to 5018a are used.
Doping is performed so that the impurity element is added to the semiconductor layer below the taper portion.

【0172】上記の第2のドーピング処理を行った結
果、第1の導電層と重なる第2の不純物領域(N−領
域、Lov領域)5026には1×1018〜5×1019atom
s/cm3の濃度範囲でN型を付与する不純物元素を添加され
た。また第3の不純物領域(N+領域)5025、502
8には1×1019〜5×1021atoms/cm3の濃度範囲でN
型を付与する不純物元素を添加された。また、第1、第
2のドーピング処理を行った後、半導体層5002〜5
005において、不純物元素が全く添加されない領域又
は微量の不純物元素が添加された領域が形成された。本
実施例では、不純物元素が全く添加されない領域又は微
量の不純物元素が添加された領域をチャネル領域502
7、5030とよぶ。また前記第1のドーピング処理に
より形成された第1の不純物領域(N--領域)5020〜
5023のうち、第2のドーピング処理においてレジス
ト5024で覆われていた領域が存在するが、本実施例
では、引き続き第1の不純物領域(N--領域、LDD領域)
5029とよぶ。
As a result of performing the above second doping process, 1 × 10 18 to 5 × 10 19 atom is formed in the second impurity region (N − region, Lov region) 5026 which overlaps with the first conductive layer.
An impurity element imparting N-type was added in the concentration range of s / cm 3 . In addition, third impurity regions (N + regions) 5025, 502
8 contains N in the concentration range of 1 × 10 19 to 5 × 10 21 atoms / cm 3.
An impurity element that imparts mold is added. After performing the first and second doping treatments, the semiconductor layers 5002 to 5
In 005, a region to which no impurity element was added or a region to which a trace amount of impurity element was added was formed. In this embodiment, a channel region 502 is defined as a region to which no impurity element is added or a region to which a trace amount of impurity element is added.
Called 7,5030. The first impurity regions (N--regions) 5020 to 5020 formed by the first doping process
Although there is a region of 5023 which is covered with the resist 5024 in the second doping treatment, in the present embodiment, the first impurity region (N--region, LDD region) continues.
Call it 5029.

【0173】なお本実施例では、第2のドーピング処理
のみにより、第2の不純物領域(N−領域)5026及び
第3の不純物領域(N+領域)5025、5028を形成
したが、これに限定されない。ドーピング処理を行う条
件を適宜変えて、複数回のドーピング処理で形成しても
良い。
Although the second impurity region (N− region) 5026 and the third impurity regions (N + regions) 5025 and 5028 are formed only by the second doping process in this embodiment, the present invention is not limited to this. . It may be formed by performing the doping process a plurality of times by appropriately changing the conditions for performing the doping process.

【0174】次いで図14(A)に示すように、レジスト
からなるマスク5024を除去した後、新たにレジスト
からなるマスク5031を形成する。その後、第3のド
ーピング処理を行う。第3のドーピング処理により、P
チャネル型TFTの活性層となる半導体層に、前記第1
の導電型とは逆の導電型を付与する不純物元素が添加さ
れた第4の不純物領域(P+領域)5032、5034及
び第5の不純物領域(P−領域)5033、5035を形
成する。
Next, as shown in FIG. 14A, after removing the mask 5024 made of resist, a new mask 5031 made of resist is formed. After that, a third doping process is performed. By the third doping process, P
The first layer is formed on the semiconductor layer to be the active layer of the channel TFT.
Fourth impurity regions (P + regions) 5032 and 5034 and fifth impurity regions (P− regions) 5033 and 5035 to which an impurity element imparting a conductivity type opposite to that of No. 1 is added.

【0175】第3のドーピング処理では、第2の導電層
5016b、5018bを不純物元素に対するマスクと
して用いる。こうして、P型を付与する不純物元素を添
加し、自己整合的に第4の不純物領域(P+領域)503
2、5034及び第5の不純物領域(P−領域)503
3、5035を形成する。
In the third doping process, the second conductive layers 5016b and 5018b are used as masks against the impurity element. Thus, the impurity element imparting P-type conductivity is added, and the fourth impurity region (P + region) 503 is self-aligned.
2, 5034 and fifth impurity region (P− region) 503
3, 5035 are formed.

【0176】本実施例では、第4の不純物領域503
2、5034及び第5の不純物領域5033、5035
はジボラン(B26)を用いたイオンドープ法で形成す
る。イオンドープ法の条件としては、ドーズ量を1×1
16atoms/cm2とし、加速電圧を80keVとした。
In this embodiment, the fourth impurity region 503 is used.
2, 5034 and fifth impurity regions 5033, 5035
Is formed by an ion doping method using diborane (B 2 H 6 ). The condition for the ion doping method is that the dose amount is 1 × 1.
And 0 16 atoms / cm 2, the accelerating voltage is 80 keV.

【0177】なお、第3のドーピング処理の際には、N
チャネル型TFTを形成する半導体層はレジストからな
るマスク5031によって覆われている。
In the third doping process, N
The semiconductor layer forming the channel type TFT is covered with a mask 5031 made of resist.

【0178】ここで、第1及び2のドーピング処理によ
って、第4の不純物領域(P+領域)5032、5034
及び第5の不純物領域(P−領域)5033、5035に
はそれぞれ異なる濃度でリンが添加されている。しか
し、第4の不純物領域(P+領域)5032、5034及
び第5の不純物領域(P−領域)5033、5035のい
ずれの領域においても、第3のドーピング処理によっ
て、P型を付与する不純物元素の濃度が1×1019〜5
×1021atoms/cm3となるようにドーピング処理され
る。こうして、第4の不純物領域(P+領域)5032、
5034及び第5の不純物領域(P−領域)5033、5
035は、Pチャネル型TFTのソース領域およびドレ
イン領域として問題なく機能する。
Here, the fourth impurity regions (P + regions) 5032 and 5034 are formed by the first and second doping processes.
Further, phosphorus is added to the fifth impurity regions (P − regions) 5033 and 5035 at different concentrations. However, in any of the fourth impurity regions (P + regions) 5032 and 5034 and the fifth impurity regions (P− regions) 5033 and 5035, the impurity element imparting P-type conductivity is added by the third doping treatment. Concentration is 1 × 10 19 to 5
Doping processing is performed so that the concentration becomes × 10 21 atoms / cm 3 . Thus, the fourth impurity region (P + region) 5032,
5034 and fifth impurity region (P− region) 5033, 5
035 functions as a source region and a drain region of a P-channel TFT without any problem.

【0179】なお本実施例では、第3のドーピング処理
のみにより、第4の不純物領域(P+領域)5032、5
034及び第5の不純物領域(P−領域)5033、50
35を形成したが、これに限定されない。ドーピング処
理を行う条件を適宜変えて、複数回のドーピング処理で
形成しても良い。
In this embodiment, the fourth impurity regions (P + regions) 5032, 532 and 532 are formed only by the third doping process.
034 and the fifth impurity region (P− region) 5033, 50
35 was formed, but is not limited to this. It may be formed by performing the doping process a plurality of times by appropriately changing the conditions for performing the doping process.

【0180】次いで図14(B)に示すように、レジスト
からなるマスク5031を除去して第1の層間絶縁膜5
036を形成する。この第1の層間絶縁膜5036とし
ては、プラズマCVD法またはスパッタ法を用い、厚さ
を100〜200nmとして珪素を含む絶縁膜で形成す
る。本実施例では、プラズマCVD法により膜厚100
nmの酸化窒化珪素膜を形成した。勿論、第1の層間絶縁
膜5036は酸化窒化珪素膜に限定されるものでなく、
他の珪素を含む絶縁膜を単層または積層構造として用い
ても良い。
Next, as shown in FIG. 14B, the mask 5031 made of resist is removed to remove the first interlayer insulating film 5.
036 is formed. The first interlayer insulating film 5036 is formed of an insulating film containing silicon with a thickness of 100 to 200 nm by a plasma CVD method or a sputtering method. In this embodiment, a film thickness of 100 is formed by the plasma CVD method.
A silicon oxynitride film having a thickness of nm was formed. Of course, the first interlayer insulating film 5036 is not limited to the silicon oxynitride film,
Another insulating film containing silicon may be used as a single layer or a laminated structure.

【0181】次いで、図14(C)に示すように、加熱処
理(熱処理)を行って、半導体層の結晶性の回復、半導体
層に添加された不純物元素の活性化を行う。この加熱処
理はファーネスアニール炉を用いる熱アニール法で行
う。熱アニール法としては、酸素濃度が1ppm以下、好
ましくは0.1ppm以下の窒素雰囲気中で400〜70
0℃で行えばよく、本実施例では410℃、1時間の熱
処理で活性化処理を行った。なお、熱アニール法の他
に、レーザアニール法、またはラピッドサーマルアニー
ル法(RTA法)を適用することができる。
Next, as shown in FIG. 14C, heat treatment (heat treatment) is performed to recover the crystallinity of the semiconductor layer and activate the impurity element added to the semiconductor layer. This heat treatment is performed by a thermal annealing method using a furnace annealing furnace. As the thermal annealing method, the oxygen concentration is 400 to 70 in a nitrogen atmosphere having an oxygen concentration of 1 ppm or less, preferably 0.1 ppm or less.
The activation treatment may be performed at 0 ° C., and in this embodiment, the heat treatment is performed at 410 ° C. for 1 hour. In addition to the thermal annealing method, a laser annealing method or a rapid thermal annealing method (RTA method) can be applied.

【0182】また、第1の層間絶縁膜5036を形成す
る前に加熱処理を行っても良い。ただし、第1の導電層
5015a〜5019a及び、第2の導電層5015b
〜5019bを構成する材料が熱に弱い場合には、本実
施例のように配線等を保護するため第1の層間絶縁膜5
036(珪素を主成分とする絶縁膜、例えば窒化珪素膜)
を形成した後で熱処理を行うことが好ましい。
Further, heat treatment may be performed before forming the first interlayer insulating film 5036. However, the first conductive layers 5015a to 5019a and the second conductive layer 5015b.
If the material forming the layers 5019b to 5019b is weak against heat, the first interlayer insulating film 5 is formed to protect the wiring and the like as in the present embodiment.
036 (insulating film containing silicon as a main component, eg, silicon nitride film)
It is preferable to perform heat treatment after forming the.

【0183】上記の様に、第1の層間絶縁膜5036
(珪素を主成分とする絶縁膜、例えば窒化珪素膜)を形成
した後に熱処理することにより、活性化処理と同時に、
半導体層の水素化も行うことができる。水素化の工程で
は、第1の層間絶縁膜5036に含まれる水素により半
導体層のダングリングボンドが終端される。
As described above, the first interlayer insulating film 5036
By performing heat treatment after forming (an insulating film containing silicon as a main component, for example, a silicon nitride film), at the same time as the activation treatment,
Hydrogenation of the semiconductor layer can also be performed. In the hydrogenation step, dangling bonds in the semiconductor layer are terminated by hydrogen contained in the first interlayer insulating film 5036.

【0184】なお、活性化処理のための加熱処理とは別
に、水素化のための加熱処理を行っても良い。
Note that heat treatment for hydrogenation may be performed separately from heat treatment for activation treatment.

【0185】ここで、第1の層間絶縁膜5036の存在
に関係なく、半導体層を水素化することもできる。水素
化の他の手段として、プラズマにより励起された水素を
用いる手段(プラズマ水素化)や、3〜100%の水素を
含む雰囲気中において、300〜450℃で1〜12時
間の加熱処理を行う手段でも良い。
Here, the semiconductor layer can be hydrogenated regardless of the presence of the first interlayer insulating film 5036. As another means of hydrogenation, a means using hydrogen excited by plasma (plasma hydrogenation) or heat treatment at 300 to 450 ° C. for 1 to 12 hours in an atmosphere containing 3 to 100% hydrogen is performed. Means may be used.

【0186】次いで、第1の層間絶縁膜5036上に、
第2の層間絶縁膜5037を形成する。第2の層間絶縁
膜5037としては、無機絶縁膜を用いることができ
る。例えば、CVD法によって形成された窒化珪素膜あ
るいは窒化酸化珪素膜や、SOG(Spin On Glass)法に
よって塗布された窒化珪素膜あるいは窒化酸化珪素膜等
を用いることができる。また、第2の層間絶縁膜503
7として、有機絶縁膜を用いることができる。例えば、
ポリイミド、ポリアミド、BCB(ベンゾシクロブテ
ン)、アクリル等の膜を用いることができる。また、ア
クリル膜と窒化珪素膜あるいは窒化酸化珪素膜の積層構
造を用いても良い。
Next, on the first interlayer insulating film 5036,
A second interlayer insulating film 5037 is formed. An inorganic insulating film can be used as the second interlayer insulating film 5037. For example, a silicon nitride film or a silicon nitride oxide film formed by the CVD method, a silicon nitride film or a silicon nitride oxide film applied by the SOG (Spin On Glass) method, or the like can be used. In addition, the second interlayer insulating film 503
An organic insulating film can be used as 7. For example,
A film made of polyimide, polyamide, BCB (benzocyclobutene), acrylic, or the like can be used. Alternatively, a stacked structure of an acrylic film and a silicon nitride film or a silicon nitride oxide film may be used.

【0187】本実施例では、膜厚1.6μmのアクリル膜
を形成した。第2の層間絶縁膜5037によって、基板
上5000に形成されたTFTによる凹凸を緩和し、平
坦化することができる。特に、第2の層間絶縁膜503
7は平坦化の意味合いが強いので、平坦性に優れた膜が
好ましい。
In this example, an acrylic film having a thickness of 1.6 μm was formed. The second interlayer insulating film 5037 can reduce unevenness due to the TFT formed over the substrate 5000 and flatten it. In particular, the second interlayer insulating film 503
Since 7 has a strong implication of flattening, a film having excellent flatness is preferable.

【0188】次いで、ドライエッチングまたはウエット
エッチングを用い、第2の層間絶縁膜5037、第1の
層間絶縁膜5036、およびゲート絶縁膜5006をエ
ッチングし、第3の不純物領域5025、5028、第
4の不純物領域5032、5034に達するコンタクト
ホールを形成する。
Next, dry etching or wet etching is used to etch the second interlayer insulating film 5037, the first interlayer insulating film 5036, and the gate insulating film 5006, and the third impurity regions 5025, 5028 and the fourth impurity regions 5025, 5028. Contact holes reaching the impurity regions 5032 and 5034 are formed.

【0189】次いで、透明導電膜からなる画素電極50
38を形成する。透明導電膜としては、酸化インジウム
と酸化スズの化合物(Indium Tin Oxide:ITO)、酸化
インジウムと酸化亜鉛の化合物、酸化亜鉛、酸化スズ、
酸化インジウム等を用いることができる。また、前記透
明導電膜にガリウムを添加したものを用いてもよい。画
素電極がEL素子の陽極に相当する。
Next, the pixel electrode 50 made of a transparent conductive film.
38 is formed. As the transparent conductive film, a compound of indium oxide and tin oxide (Indium Tin Oxide: ITO), a compound of indium oxide and zinc oxide, zinc oxide, tin oxide,
Indium oxide or the like can be used. Moreover, you may use what added the gallium to the said transparent conductive film. The pixel electrode corresponds to the anode of the EL element.

【0190】本実施例では、ITOを110nm厚さで成
膜、その後パターニングし、画素電極5038形成し
た。
In this embodiment, ITO is formed into a film having a thickness of 110 nm and then patterned to form a pixel electrode 5038.

【0191】次いで、各不純物領域とそれぞれ電気的に
接続される配線5039〜5045を形成する。なお本
実施例では、配線5039〜5045は、膜厚100nm
のTi膜と、膜厚350nmのAl膜と、膜厚100nmの
Ti膜との積層膜をスパッタ法で連続形成し、所望の形
状にパターニングして形成する。
Then, wirings 5039 to 5045 electrically connected to the respective impurity regions are formed. Note that in this embodiment, the wirings 5039 to 5045 have a film thickness of 100 nm.
The Ti film, the Al film having a film thickness of 350 nm, and the Ti film having a film thickness of 100 nm are continuously formed by a sputtering method and patterned into a desired shape.

【0192】もちろん、三層構造に限らず、単層構造で
もよいし、二層構造でもよいし、四層以上の積層構造に
してもよい。また配線の材料としては、AlとTiに限
らず、他の導電膜を用いても良い。例えば、TaN膜上
にAlやCuを形成し、さらにTi膜を形成した積層膜
をパターニングして配線を形成してもよい。
Of course, the structure is not limited to the three-layer structure, and may be a single-layer structure, a two-layer structure, or a laminated structure of four or more layers. The material of the wiring is not limited to Al and Ti, but other conductive films may be used. For example, wiring may be formed by forming Al or Cu on the TaN film and then patterning the laminated film on which the Ti film is formed.

【0193】こうして、画素部のNチャネル型TFTの
ソース領域またはドレイン領域の一方は、配線5042
によってソース信号線(5019aと5019bの積層)
と電気的に接続され、もう一方は、配線5043によっ
て画素部のPチャネル型TFTのゲート電極と電気的に
接続される。また、画素部のPチャネル型TFTのソー
ス領域またはドレイン領域の一方は、配線5044によ
って画素電極5047と電気的に接続されている。ここ
で、画素電極5047上の一部と、配線5044の一部
を重ねて形成することによって、配線5044と画素電
極5047の電気的接続をとっている。
Thus, one of the source region and the drain region of the N-channel TFT in the pixel portion is provided with the wiring 5042.
Source signal line (stack of 5019a and 5019b)
The other side is electrically connected to the gate electrode of the P-channel TFT in the pixel portion by the wiring 5043. Further, one of a source region and a drain region of the P-channel TFT in the pixel portion is electrically connected to the pixel electrode 5047 by a wiring 5044. Here, the wiring 5044 and the pixel electrode 5047 are electrically connected to each other by forming a part of the wiring 5044 over the pixel electrode 5047.

【0194】以上の工程により図14(D)に示すよう
に、Nチャネル型TFTとPチャネル型TFTからなる
CMOS回路を有する駆動回路部と、スイッチング用T
FT、駆動用TFTとを有する画素部を同一基板上に形
成することができる。
Through the above steps, as shown in FIG. 14D, a driving circuit portion having a CMOS circuit composed of N-channel TFTs and P-channel TFTs, and a switching T
A pixel portion having an FT and a driving TFT can be formed over the same substrate.

【0195】駆動回路部のNチャネル型TFTは、ゲー
ト電極の一部を構成する第1の導電層5015aと重な
る低濃度不純物領域5026(Lov領域)、ソース領域ま
たはドレイン領域として機能する高濃度不純物領域50
25とを有している。このNチャネル型TFT501と
配線5040で接続されCMOS回路を形成するPチャ
ネル型TFTは、ゲート電極の一部を構成する第1の導
電層5016aと重なる低濃度不純物領域5033(Lo
v領域)、ソース領域またはドレイン領域として機能する
高濃度不純物領域5032とを有している。
The N-channel TFT in the driver circuit portion has a low-concentration impurity region 5026 (Lov region) overlapping with the first conductive layer 5015a forming part of the gate electrode and a high-concentration impurity region functioning as a source or drain region. Area 50
25 and. A P-channel TFT which is connected to the N-channel TFT 501 by a wiring 5040 to form a CMOS circuit has a low-concentration impurity region 5033 (Lo) which overlaps with a first conductive layer 5016a which forms part of a gate electrode.
v region), and a high-concentration impurity region 5032 which functions as a source region or a drain region.

【0196】画素部において、Nチャネル型のスイッチ
ング用TFTは、ゲート電極の外側に形成される低濃度
不純物領域5029(Loff領域)、ソース領域またはド
レイン領域として機能する高濃度不純物領域5028と
を有している。また画素部において、Pチャネル型の駆
動用TFTは、ゲート電極の一部を構成する第1の導電
層5018aと重なる低濃度不純物領域5035(Lov
領域)、ソース領域またはドレイン領域として機能する
高濃度不純物領域5034とを有している。
In the pixel portion, the N-channel switching TFT has a low-concentration impurity region 5029 (Loff region) formed outside the gate electrode and a high-concentration impurity region 5028 functioning as a source region or a drain region. is doing. In the pixel portion, the P-channel driving TFT has a low-concentration impurity region 5035 (Lov that overlaps with the first conductive layer 5018a which forms part of the gate electrode).
Region), and a high concentration impurity region 5034 which functions as a source region or a drain region.

【0197】次いで、第3の層間絶縁膜5046を形成
する。第3の層間絶縁膜としては、無機絶縁膜や有機絶
縁膜を用いることができる。無機絶縁膜としては、CV
D法によって形成された窒化珪素膜あるいは窒化酸化珪
素膜や、SOG(Spin On Glass)法によって塗布された
窒化珪素膜あるいは窒化酸化珪素膜等を用いることがで
きる。また、有機絶縁膜としては、アクリル樹脂膜等を
用いることができる。
Next, a third interlayer insulating film 5046 is formed. An inorganic insulating film or an organic insulating film can be used as the third interlayer insulating film. As an inorganic insulating film, CV
A silicon nitride film or a silicon nitride oxide film formed by the D method, a silicon nitride film or a silicon nitride oxide film applied by the SOG (Spin On Glass) method, or the like can be used. An acrylic resin film or the like can be used as the organic insulating film.

【0198】第2の層間絶縁膜5037と第3の層間絶
縁膜5046の組み合わせの例を以下に挙げる。
An example of a combination of the second interlayer insulating film 5037 and the third interlayer insulating film 5046 is given below.

【0199】第2の層間絶縁膜5037として、プラズ
マCVD法によって形成した窒化珪素膜あるいは窒化酸
化珪素膜を用い、第3の層間絶縁膜5046としてもプ
ラズマCVD法によって形成した窒化珪素膜あるいは窒
化酸化珪素膜を用いる組み合わせがある。また、第2の
層間絶縁膜5037として、SOG法によって形成した
窒化珪素膜あるいは窒化酸化珪素膜を用い、第3の層間
絶縁膜5046としてもSOG法によって形成した窒化
珪素膜あるいは窒化酸化珪素膜を用いる組み合わせがあ
る。また、第2の層間絶縁膜5037として、SOG法
によって形成した窒化珪素膜あるいは窒化酸化珪素膜と
プラズマCVD法によって形成した窒化珪素膜あるいは
窒化酸化珪素膜の積層膜を用い、第3の層間絶縁膜50
46としてプラズマCVD法によって形成した窒化珪素
膜あるいは窒化酸化珪素膜を用いる組み合わせがある。
また、第2の層間絶縁膜5037として、アクリルを用
い、第3の層間絶縁膜5046としてもアクリルを用い
る組み合わせがある。また、第2の層間絶縁膜5037
として、アクリルとプラズマCVD法によって形成した
窒化珪素膜あるいは窒化酸化珪素膜の積層膜を用い、第
3の層間絶縁膜5046としてプラズマCVD法によっ
て形成した窒化珪素膜あるいは窒化酸化珪素膜を用いる
組み合わせがある。また、第2の層間絶縁膜5037と
して、プラズマCVD法によって形成した窒化珪素膜あ
るいは窒化酸化珪素膜を用い、第3の層間絶縁膜504
6としてアクリルを用いる組み合わせがある。
A silicon nitride film or a silicon nitride oxide film formed by a plasma CVD method is used as the second interlayer insulating film 5037, and a silicon nitride film or a nitride oxide film formed by a plasma CVD method is also used as the third interlayer insulating film 5046. There is a combination using a silicon film. A silicon nitride film or a silicon nitride oxide film formed by an SOG method is used as the second interlayer insulating film 5037, and a silicon nitride film or a silicon nitride oxide film formed by the SOG method is also used as the third interlayer insulating film 5046. There are combinations to use. As the second interlayer insulating film 5037, a stacked film of a silicon nitride film or a silicon nitride oxide film formed by an SOG method and a silicon nitride film or a silicon nitride oxide film formed by a plasma CVD method is used. Membrane 50
As 46, there is a combination of using a silicon nitride film or a silicon nitride oxide film formed by a plasma CVD method.
There is a combination in which acrylic is used as the second interlayer insulating film 5037 and acrylic is also used as the third interlayer insulating film 5046. In addition, the second interlayer insulating film 5037
A combination of using a stacked film of acrylic and a silicon nitride film or a silicon nitride oxide film formed by a plasma CVD method and using a silicon nitride film or a silicon nitride oxide film formed by a plasma CVD method as the third interlayer insulating film 5046 is there. As the second interlayer insulating film 5037, a silicon nitride film or a silicon nitride oxide film formed by a plasma CVD method is used, and the third interlayer insulating film 504 is used.
There is a combination in which acrylic is used as 6.

【0200】第3の層間絶縁膜5046の画素電極50
47に対応する位置に開口部を形成する。第3の層間絶
縁膜は、バンクとして機能する。開口部を形成する際、
ウエットエッチング法を用いることで容易にテーパー形
状の側壁とすることが出来る。開口部の側壁が十分にな
だらかでないと段差に起因するEL層の劣化が顕著な問
題となってしまうため、注意が必要である。
Pixel electrode 50 of third interlayer insulating film 5046
An opening is formed at a position corresponding to 47. The third interlayer insulating film functions as a bank. When forming the opening,
By using a wet etching method, it is possible to easily form a tapered side wall. If the side wall of the opening is not sufficiently gentle, the deterioration of the EL layer due to the step difference becomes a significant problem, so caution is required.

【0201】第3の層間絶縁膜中に、カーボン粒子や金
属粒子を添加し、抵抗率を下げ、静電気の発生を抑制し
てもよい。この際、抵抗率は、1×106〜1×1012
Ωm(好ましくは、1×108〜1×1010Ωm)となるよ
うに、カーボン粒子や金属粒子の添加量を調節すればよ
い。
Carbon particles or metal particles may be added to the third interlayer insulating film to lower the resistivity and suppress the generation of static electricity. At this time, the resistivity is 1 × 10 6 to 1 × 10 12
The addition amount of carbon particles or metal particles may be adjusted so that it becomes Ωm (preferably 1 × 10 8 to 1 × 10 10 Ωm).

【0202】次いで、第3の層間絶縁膜5046の開口
部において露出している画素電極5038上に、EL層
5047を形成する。
Next, an EL layer 5047 is formed on the pixel electrode 5038 exposed in the opening of the third interlayer insulating film 5046.

【0203】EL層5047としては、公知の有機発光
材料や無機発光材料を用いることができる。
As the EL layer 5047, a known organic light emitting material or inorganic light emitting material can be used.

【0204】有機発光材料としては、低分子系有機発光
材料、高分子系有機発光材料、中分子系有機材料を自由
に用いることができる。なお、ここでは、中分子系有機
発光材料とは、昇華性を有さず、かつ、分子数が20以
下または連鎖する分子の長さが10μm以下の有機発光
材料を示すものとする。
As the organic light emitting material, a low molecular weight organic light emitting material, a high molecular weight organic light emitting material and a medium molecular weight organic light emitting material can be freely used. Here, the medium-molecular organic light-emitting material means an organic light-emitting material which has no sublimability and has a number of molecules of 20 or less or a length of chained molecules of 10 μm or less.

【0205】EL層5047は通常、積層構造である。
代表的には、コダック・イーストマン・カンパニーのTa
ngらが提案した「正孔輸送層/発光層/電子輸送層」と
いう積層構造が挙げられる。また他にも、陽極上に正孔
注入層/正孔輸送層/発光層/電子輸送層、または正孔
注入層/正孔輸送層/発光層/電子輸送層/電子注入層
の順に積層する構造でも良い。発光層に対して蛍光性色
素等をドーピングしても良い。
The EL layer 5047 usually has a laminated structure.
Typically, Kodak Eastman Company Ta
The laminated structure of “hole transport layer / light emitting layer / electron transport layer” proposed by ng et al. In addition, a hole injection layer / hole transport layer / light emitting layer / electron transport layer or a hole injection layer / hole transport layer / light emitting layer / electron transport layer / electron injection layer are laminated in this order on the anode. The structure is fine. You may dope a fluorescent dye etc. with respect to a light emitting layer.

【0206】本実施例では蒸着法により低分子系有機発
光材料を用いてEL層5047を形成している。具体的
には、正孔注入層として20nm厚の銅フタロシアニン
(CuPc)膜を設け、その上に発光層として70nm厚の
トリス−8−キノリノラトアルミニウム錯体(Alq3)
膜を設けた積層構造としている。Alq3にキナクリド
ン、ペリレンもしくはDCM1といった蛍光色素を添加
することで発光色を制御することができる。
In this embodiment, the EL layer 5047 is formed using a low molecular weight organic light emitting material by an evaporation method. Specifically, a 20 nm thick copper phthalocyanine is used as the hole injection layer.
A (CuPc) film is provided, and a 70 nm-thick tris-8-quinolinolato aluminum complex (Alq 3 ) is formed thereon as a light emitting layer.
It has a laminated structure provided with a film. The emission color can be controlled by adding a fluorescent dye such as quinacridone, perylene or DCM1 to Alq 3 .

【0207】なお、図14(D)では一画素しか図示して
いないが、複数の色、例えば、R(赤)、G(緑)、B(青)
の各色に対応したEL層5047を作り分ける構成とす
ることができる。
Although only one pixel is shown in FIG. 14D, a plurality of colors such as R (red), G (green), and B (blue) are used.
The EL layer 5047 corresponding to each color can be separately formed.

【0208】また、高分子系有機発光材料を用いる例と
して、正孔注入層として20nmのポリチオフェン(PE
DOT)膜をスピン塗布法により設け、その上に発光層
として100nm程度のパラフェニレンビニレン(PPV)
膜を設けた積層構造によってEL層5047を構成して
も良い。なお、PPVのπ共役系高分子を用いると、赤
色から青色まで発光波長を選択できる。また、電子輸送
層や電子注入層として炭化珪素等の無機材料を用いるこ
とも可能である。
As an example of using a high molecular organic light emitting material, a 20 nm polythiophene (PE
DOT) film is formed by spin coating method, and para-phenylene vinylene (PPV) having a thickness of about 100 nm is formed as a light emitting layer on the film.
The EL layer 5047 may be formed using a stacked structure including a film. By using a PPV π-conjugated polymer, the emission wavelength can be selected from red to blue. It is also possible to use an inorganic material such as silicon carbide for the electron transport layer and the electron injection layer.

【0209】なお、EL層5047は、正孔注入層、正
孔輸送層、発光層、電子輸送層、電子注入層等が、明確
に区別された積層構造を有するものに限定されない。つ
まり、EL層5047は、正孔注入層、正孔輸送層、発
光層、電子輸送層、電子注入層等を構成する材料が、混
合した層を有する構造であってもよい。
[0209] Note that the EL layer 5047 is not limited to a layer in which a hole injecting layer, a hole transporting layer, a light-emitting layer, an electron transporting layer, an electron injecting layer, or the like has a clearly distinguished layered structure. That is, the EL layer 5047 may have a structure including a layer in which materials forming the hole injecting layer, the hole transporting layer, the light emitting layer, the electron transporting layer, the electron injecting layer, and the like are mixed.

【0210】例えば、電子輸送層を構成する材料(以
下、電子輸送材料と表記する)と、発光層を構成する材
料(以下、発光材料と表記する)とによって構成される混
合層を、電子輸送層と発光層との間に有する構造のEL
層5047であってもよい。
For example, a mixed layer composed of a material forming an electron transport layer (hereinafter referred to as an electron transport material) and a material forming a light emitting layer (hereinafter referred to as a light emitting material) is used as an electron transport layer. EL having a structure between a light emitting layer and a light emitting layer
It may be layer 5047.

【0211】次に、EL層5047の上には導電膜から
なる画素電極5048が設けられる。本実施例の場合、
導電膜としてアルミニウムとリチウムとの合金膜を用い
る。勿論、公知のMgAg膜(マグネシウムと銀との合
金膜)を用いても良い。画素電極5048がEL素子の
陰極に相当する。陰極材料としては、周期表の1族もし
くは2族に属する元素からなる導電膜もしくはそれらの
元素を添加した導電膜を自由に用いることができる。
Next, a pixel electrode 5048 made of a conductive film is provided on the EL layer 5047. In the case of this embodiment,
An alloy film of aluminum and lithium is used as the conductive film. Of course, a known MgAg film (alloy film of magnesium and silver) may be used. The pixel electrode 5048 corresponds to the cathode of the EL element. As the cathode material, a conductive film made of an element belonging to Group 1 or 2 of the periodic table or a conductive film to which those elements are added can be freely used.

【0212】画素電極5048まで形成された時点でE
L素子が完成する。なお、EL素子とは、画素電極(陽
極)5038、EL層5047及び画素電極(陰極)50
48で形成された素子を指す。
When the pixel electrode 5048 is formed, E
The L element is completed. Note that an EL element means a pixel electrode (anode) 5038, an EL layer 5047, and a pixel electrode (cathode) 50.
The element formed by 48.

【0213】EL素子を完全に覆うようにしてパッシベ
ーション膜5049を設けることは有効である。パッシ
ベーション膜5049としては、炭素膜、窒化珪素膜も
しくは窒化酸化珪素膜を含む絶縁膜からなり、該絶縁膜
を単層もしくは組み合わせた積層で用いることができ
る。
It is effective to provide the passivation film 5049 so as to completely cover the EL element. The passivation film 5049 is formed of an insulating film including a carbon film, a silicon nitride film, or a silicon nitride oxide film, and the insulating film can be used as a single layer or a stacked layer in which they are combined.

【0214】カバレッジの良い膜をパッシベーション膜
5049として用いることが好ましく、炭素膜、特にD
LC(ダイヤモンドライクカーボン)膜を用いることは有
効である。DLC膜は室温から100℃以下の温度範囲
で成膜可能であるため、耐熱性の低いEL層5047の
上方にも容易に成膜することができる。また、DLC膜
は酸素に対するブロッキング効果が高く、EL層504
7の酸化を抑制することが可能である。そのため、EL
層5047が酸化するといった問題を防止できる。
It is preferable to use a film having good coverage as the passivation film 5049, and a carbon film, especially D
It is effective to use an LC (diamond-like carbon) film. Since the DLC film can be formed in a temperature range of room temperature to 100 ° C. or lower, it can be easily formed over the EL layer 5047 having low heat resistance. In addition, the DLC film has a high oxygen blocking effect, and thus the EL layer 504 has
It is possible to suppress the oxidation of 7. Therefore, EL
The problem that the layer 5047 is oxidized can be prevented.

【0215】なお、第3の層間絶縁膜5046を形成し
た後、パッシベーション膜5049を形成するまでの工
程をマルチチャンバー方式(またはインライン方式)の成
膜装置を用いて、大気解放せずに連続的に処理すること
は有効である。
Note that the steps from the formation of the third interlayer insulating film 5046 to the formation of the passivation film 5049 are continuously performed using a multi-chamber system (or in-line system) film formation apparatus without exposing to the atmosphere. It is effective to process it.

【0216】なお、実際には図14(D)の状態まで完成
したら、さらに外気に曝されないように、気密性が高
く、脱ガスの少ない保護フィルム(ラミネートフィル
ム、紫外線硬化樹脂フィルム等)や透光性のシーリング
材でパッケージング(封入)することが好ましい。その
際、シーリング材の内部を不活性雰囲気にしたり、内部
に吸湿性材料(例えば酸化バリウム)を配置したりすると
EL素子の信頼性が向上する。
[0216] Actually, when the state shown in Fig. 14 (D) is completed, a protective film (laminate film, ultraviolet curing resin film, etc.) having high airtightness and little degassing and a transparent film are provided so as not to be further exposed to the outside air. It is preferable to perform packaging (encapsulation) with an optical sealing material. At that time, the reliability of the EL element is improved by making the inside of the sealing material an inert atmosphere or disposing a hygroscopic material (for example, barium oxide) inside.

【0217】また、パッケージング等の処理により気密
性を高めたら、基板5000上に形成された素子又は回
路から引き回された端子と外部信号端子とを接続するた
めのコネクタ(フレキシブルプリントサーキット:FP
C)を取り付けて製品として完成する。
When the airtightness is improved by a process such as packaging, a connector (flexible printed circuit: FP) for connecting a terminal routed from an element or a circuit formed on the substrate 5000 and an external signal terminal.
C) is attached to complete the product.

【0218】また、本実施例で示す工程に従えば、発光
装置の作製に必要なフォトマスクの数を抑えることが出
来る。その結果、工程を短縮し、製造コストの低減及び
歩留まりの向上に寄与することが出来る。
According to the steps shown in this embodiment, the number of photomasks required for manufacturing a light emitting device can be suppressed. As a result, the process can be shortened, the manufacturing cost can be reduced, and the yield can be improved.

【0219】[実施例9]本実施例では、実施例8に示し
た構成とは異なる構成のアクティブマトリクス基板の作
製工程について図15を用いて説明する。
[Embodiment 9] In this embodiment, a manufacturing process of an active matrix substrate having a structure different from that shown in Embodiment 8 will be described with reference to FIGS.

【0220】なお、図15(A)までの工程は、実施例1
1において、図13(A)〜(D)、図14(A)に示した工
程と同様である。ただし、画素部を構成する駆動用TF
Tは、ゲート電極の外側に形成される低濃度不純物領域
(Loff領域)を有する、Nチャネル型のTFTである点
が異なる。この駆動用TFTにおいては、実施例9に示
したように、レジストによるマスクを用いて、ゲート電
極の外側に低濃度不純物領域(Loff領域)を形成すれば
良い。
Note that the steps up to FIG.
1 is the same as the process shown in FIGS. 13 (A) to 13 (D) and FIG. 14 (A). However, the driving TF that constitutes the pixel portion
T is a low-concentration impurity region formed outside the gate electrode
The difference is that it is an N-channel type TFT having (Loff region). In this driving TFT, as shown in the ninth embodiment, a low-concentration impurity region (Loff region) may be formed outside the gate electrode by using a resist mask.

【0221】図13及び図14と同じ部分は同じ符号を
用いて示し、説明は省略する。
The same parts as those in FIGS. 13 and 14 are designated by the same reference numerals and the description thereof will be omitted.

【0222】図15(A)に示すように、第1の層間絶縁
膜5101を形成する。この第1の層間絶縁膜5101
としては、プラズマCVD法またはスパッタ法を用い、
厚さを100〜200nmとして珪素を含む絶縁膜で形成
する。本実施例では、プラズマCVD法により膜厚10
0nmの酸化窒化珪素膜を形成した。勿論、第1の層間絶
縁膜5101は酸化窒化珪素膜に限定されるものでな
く、他の珪素を含む絶縁膜を単層または積層構造として
用いても良い。
As shown in FIG. 15A, a first interlayer insulating film 5101 is formed. This first interlayer insulating film 5101
As a plasma CVD method or a sputtering method,
It is formed of an insulating film containing silicon with a thickness of 100 to 200 nm. In this embodiment, the film thickness is 10 by the plasma CVD method.
A 0 nm silicon oxynitride film was formed. Of course, the first interlayer insulating film 5101 is not limited to the silicon oxynitride film, and another insulating film containing silicon may be used as a single layer or a laminated structure.

【0223】次いで、図15(B)に示すように、加熱処
理(熱処理)を行って、半導体層の結晶性の回復、半導体
層に添加された不純物元素の活性化を行う。この加熱処
理はファーネスアニール炉を用いる熱アニール法で行
う。熱アニール法としては、酸素濃度が1ppm以下、好
ましくは0.1ppm以下の窒素雰囲気中で400〜70
0℃で行えばよく、本実施例では410℃、1時間の熱
処理で活性化処理を行った。なお、熱アニール法の他
に、レーザアニール法、またはラピッドサーマルアニー
ル法(RTA法)を適用することができる。
Next, as shown in FIG. 15B, heat treatment (heat treatment) is performed to recover the crystallinity of the semiconductor layer and activate the impurity element added to the semiconductor layer. This heat treatment is performed by a thermal annealing method using a furnace annealing furnace. As the thermal annealing method, the oxygen concentration is 400 to 70 in a nitrogen atmosphere having an oxygen concentration of 1 ppm or less, preferably 0.1 ppm or less.
The activation treatment may be performed at 0 ° C., and in this embodiment, the heat treatment is performed at 410 ° C. for 1 hour. In addition to the thermal annealing method, a laser annealing method or a rapid thermal annealing method (RTA method) can be applied.

【0224】また、第1の層間絶縁膜5101を形成す
る前に加熱処理を行っても良い。ただし、第1の導電層
5015a〜5019a及び、第2の導電層5015b
〜5019bが熱に弱い場合には、本実施例のように配
線等を保護するため第1の層間絶縁膜5101(珪素を
主成分とする絶縁膜、例えば窒化珪素膜)を形成した後
で熱処理を行うことが好ましい。
Heat treatment may be performed before forming the first interlayer insulating film 5101. However, the first conductive layers 5015a to 5019a and the second conductive layer 5015b.
If 5050b is weak to heat, heat treatment is performed after forming the first interlayer insulating film 5101 (insulating film containing silicon as a main component, for example, a silicon nitride film) for protecting wirings and the like as in this embodiment. Is preferably performed.

【0225】上記の様に、第1の層間絶縁膜5101
(珪素を主成分とする絶縁膜、例えば窒化珪素膜)を形成
した後に熱処理することにより、活性化処理と同時に、
半導体層の水素化も行うことができる。水素化の工程で
は、第1の層間絶縁膜5101に含まれる水素により半
導体層のダングリングボンドが終端される。
As described above, the first interlayer insulating film 5101
By performing heat treatment after forming (an insulating film containing silicon as a main component, for example, a silicon nitride film), at the same time as the activation treatment,
Hydrogenation of the semiconductor layer can also be performed. In the hydrogenation step, dangling bonds in the semiconductor layer are terminated by hydrogen contained in the first interlayer insulating film 5101.

【0226】なお、活性化処理のための加熱処理とは別
に、水素化のための加熱処理を行っても良い。
[0226] Note that heat treatment for hydrogenation may be performed separately from heat treatment for activation treatment.

【0227】ここで、第1の層間絶縁膜5101の存在
に関係なく、半導体層を水素化することもできる。水素
化の他の手段として、プラズマにより励起された水素を
用いる手段(プラズマ水素化)や、3〜100%の水素を
含む雰囲気中において、300〜450℃で1〜12時
間の加熱処理を行う手段でも良い。
Here, the semiconductor layer can be hydrogenated regardless of the presence of the first interlayer insulating film 5101. As another means of hydrogenation, a means using hydrogen excited by plasma (plasma hydrogenation) or heat treatment at 300 to 450 ° C. for 1 to 12 hours in an atmosphere containing 3 to 100% hydrogen is performed. Means may be used.

【0228】以上の工程により、Nチャネル型TFTと
Pチャネル型TFTからなるCMOS回路を有する駆動
回路部と、スイッチング用TFT、駆動用TFTとを有
する画素部を同一基板上に形成することができる。
Through the above steps, a pixel portion including a driver circuit portion including a CMOS circuit including an N-channel TFT and a P-channel TFT, a switching TFT, and a driver TFT can be formed over the same substrate. .

【0229】次いで、第1の層間絶縁膜5101上に、
第2の層間絶縁膜5102を形成する。第2の層間絶縁
膜5102としては、無機絶縁膜を用いることができ
る。例えば、CVD法によって形成された窒化珪素膜あ
るいは窒化酸化珪素膜や、SOG(Spin On Glass)法に
よって塗布された窒化珪素膜あるいは窒化酸化珪素膜等
を用いることができる。また、第2の層間絶縁膜510
2として、有機絶縁膜を用いることができる。例えば、
ポリイミド、ポリアミド、BCB(ベンゾシクロブテ
ン)、アクリル等の膜を用いることができる。また、ア
クリル膜と窒化珪素膜あるいは窒化酸化珪素膜の積層構
造を用いても良い。
Next, on the first interlayer insulating film 5101,
A second interlayer insulating film 5102 is formed. An inorganic insulating film can be used as the second interlayer insulating film 5102. For example, a silicon nitride film or a silicon nitride oxide film formed by the CVD method, a silicon nitride film or a silicon nitride oxide film applied by the SOG (Spin On Glass) method, or the like can be used. In addition, the second interlayer insulating film 510
For 2, an organic insulating film can be used. For example,
A film made of polyimide, polyamide, BCB (benzocyclobutene), acrylic, or the like can be used. Alternatively, a stacked structure of an acrylic film and a silicon nitride film or a silicon nitride oxide film may be used.

【0230】次いで、ドライエッチングまたはウエット
エッチングを用い、第1の層間絶縁膜5101、第2の
層間絶縁膜5102及びゲート絶縁膜5006をエッチ
ングし、駆動回路部及び画素部を構成する各TFTの不
純物領域(第3の不純物領域(N+領域)及び第4の不純
物領域(P+領域))に達するコンタクトホールを形成す
る。
Next, the first interlayer insulating film 5101, the second interlayer insulating film 5102, and the gate insulating film 5006 are etched by dry etching or wet etching, and the impurities of each TFT forming the driver circuit portion and the pixel portion are etched. Contact holes reaching the regions (third impurity region (N + region) and fourth impurity region (P + region)) are formed.

【0231】次いで、各不純物領域とそれぞれ電気的に
接続される配線5103〜5109を形成する。なお本
実施例では、配線5103〜5109は、膜厚100nm
のTi膜と、膜厚350nmのAl膜と、膜厚100nmの
Ti膜との積層膜をスパッタ法で連続形成し、所望の形
状にパターニングして形成する。
Then, wirings 5103 to 5109 electrically connected to the respective impurity regions are formed. Note that in this embodiment, the wirings 5103 to 5109 have a film thickness of 100 nm.
The Ti film, the Al film having a film thickness of 350 nm, and the Ti film having a film thickness of 100 nm are continuously formed by a sputtering method and patterned into a desired shape.

【0232】もちろん、三層構造に限らず、単層構造で
もよいし、二層構造でもよいし、四層以上の積層構造に
してもよい。また配線の材料としては、AlとTiに限
らず、他の導電膜を用いても良い。例えば、TaN膜上
にAlやCuを形成し、さらにTi膜を形成した積層膜
をパターニングして配線を形成してもよい。
Of course, the structure is not limited to the three-layer structure, and may be a single-layer structure, a two-layer structure, or a laminated structure of four or more layers. The material of the wiring is not limited to Al and Ti, but other conductive films may be used. For example, wiring may be formed by forming Al or Cu on the TaN film and then patterning the laminated film on which the Ti film is formed.

【0233】画素部のスイッチング用TFTのソース領
域またはドレイン領域の一方は、配線5106によって
ソース配線(5019aと5019bの積層)と電気的に
接続され、もう一方は、配線5107によって画素部の
駆動用TFTのゲート電極と電気的に接続される。
[0233] One of a source region and a drain region of the switching TFT in the pixel portion is electrically connected to a source wiring (a stack of 5019a and 5019b) by a wiring 5106, and the other is connected by a wiring 5107 for driving the pixel portion. It is electrically connected to the gate electrode of the TFT.

【0234】次いで図15(C)に示すように、第3の層
間絶縁膜5110を形成する。第3の層間絶縁膜511
0としては、無機絶縁膜や有機絶縁膜を用いることがで
きる。無機絶縁膜としては、CVD法によって形成され
た窒化珪素膜あるいは窒化酸化珪素膜や、SOG(Spin
On Glass)法によって塗布された窒化珪素膜あるいは窒
化酸化珪素膜等を用いることができる。また、有機絶縁
膜としては、アクリル樹脂膜等を用いることができる。
Next, as shown in FIG. 15C, a third interlayer insulating film 5110 is formed. Third interlayer insulating film 511
As 0, an inorganic insulating film or an organic insulating film can be used. As the inorganic insulating film, a silicon nitride film or a silicon nitride oxide film formed by a CVD method, an SOG (Spin
A silicon nitride film or a silicon oxynitride film applied by the On Glass method can be used. An acrylic resin film or the like can be used as the organic insulating film.

【0235】第3の層間絶縁膜5110によって、基板
上5000に形成されたTFTによる凹凸を緩和し、平
坦化することができる。特に、第3の層間絶縁膜511
0は平坦化の意味合いが強いので、平坦性に優れた膜が
好ましい。
The third interlayer insulating film 5110 can alleviate the unevenness due to the TFT formed on the substrate 5000 and flatten it. In particular, the third interlayer insulating film 511
Since 0 has a strong meaning of flattening, a film having excellent flatness is preferable.

【0236】次いで、ドライエッチングまたはウエット
エッチングを用い、第3の層間絶縁膜5110に、配線
5108に達するコンタクトホールを形成する。
Then, dry etching or wet etching is used to form a contact hole reaching the wiring 5108 in the third interlayer insulating film 5110.

【0237】次いで、導電膜をパターニングして画素電
極5111を形成する。本実施例の場合、導電膜として
アルミニウムとリチウムとの合金膜を用いる。勿論、公
知のMgAg膜(マグネシウムと銀との合金膜)を用いて
も良い。画素電極5111がEL素子の陰極に相当す
る。陰極材料としては、周期表の1族もしくは2族に属
する元素からなる導電膜もしくはそれらの元素を添加し
た導電膜を自由に用いることができる。
Next, the conductive film is patterned to form a pixel electrode 5111. In this embodiment, an alloy film of aluminum and lithium is used as the conductive film. Of course, a known MgAg film (alloy film of magnesium and silver) may be used. The pixel electrode 5111 corresponds to the cathode of the EL element. As the cathode material, a conductive film made of an element belonging to Group 1 or 2 of the periodic table or a conductive film to which those elements are added can be freely used.

【0238】画素電極5111は、第3の層間絶縁膜5
110に形成されたコンタクトホールによって、配線5
108と電気的な接続がとられる。こうして、画素電極
5111は、駆動用TFTのソース領域またはドレイン
領域の一方と、電気的に接続される。
The pixel electrode 5111 is the third interlayer insulating film 5
The wiring 5 is formed by the contact hole formed in 110.
An electrical connection is made with 108. In this way, the pixel electrode 5111 is electrically connected to one of the source region and the drain region of the driving TFT.

【0239】次いで図15(D)に示すように、各画素間
のEL層を塗り分けるために、土手5112を形成す
る。土手5112としては、無機絶縁膜や有機絶縁膜を
用いて形成する。無機絶縁膜としては、CVD法によっ
て形成された窒化珪素膜あるいは窒化酸化珪素膜や、S
OG法によって塗布された窒化珪素膜あるいは窒化酸化
珪素膜等を用いることができる。また、有機絶縁膜とし
ては、アクリル樹脂膜等を用いることができる。
Next, as shown in FIG. 15D, a bank 5112 is formed in order to separately paint the EL layer between each pixel. The bank 5112 is formed using an inorganic insulating film or an organic insulating film. As the inorganic insulating film, a silicon nitride film or a silicon oxynitride film formed by a CVD method, S
A silicon nitride film or a silicon nitride oxide film applied by the OG method can be used. An acrylic resin film or the like can be used as the organic insulating film.

【0240】ここで、土手5112を形成する際、ウエ
ットエッチング法を用いることで容易にテーパー形状の
側壁とすることが出来る。土手5112の側壁が十分に
なだらかでないと段差に起因するEL層の劣化が顕著な
問題となってしまうため、注意が必要である。
Here, when the bank 5112 is formed, it is possible to easily form a tapered side wall by using a wet etching method. If the side wall of the bank 5112 is not sufficiently gentle, the deterioration of the EL layer due to the step difference becomes a significant problem, so caution is required.

【0241】なお、画素電極5111と配線5108を
電気的に接続する際に、第3の層間絶縁膜5110に形
成したコンタクトホールの部分にも、土手5112を形
成する。こうして、コンタクトホール部分の凹凸によ
る、画素電極の凹凸を土手5112によって埋めること
により、段差に起因するEL層の劣化を防いでいる。
Note that when electrically connecting the pixel electrode 5111 and the wiring 5108, a bank 5112 is also formed in the contact hole portion formed in the third interlayer insulating film 5110. Thus, the unevenness of the pixel electrode due to the unevenness of the contact hole portion is filled with the bank 5112, so that the deterioration of the EL layer due to the step is prevented.

【0242】第3の層間絶縁膜5110と土手5112
の組み合わせの例を以下に挙げる。
Third interlayer insulating film 5110 and bank 5112
An example of the combination of is given below.

【0243】第3の層間絶縁膜5110として、プラズ
マCVD法によって形成した窒化珪素膜あるいは窒化酸
化珪素膜を用い、土手5112としてもプラズマCVD
法によって形成した窒化珪素膜あるいは窒化酸化珪素膜
を用いる組み合わせがある。また、第3の層間絶縁膜5
110として、SOG法によって形成した窒化珪素膜あ
るいは窒化酸化珪素膜を用い、土手5112としてもS
OG法によって形成した窒化珪素膜あるいは窒化酸化珪
素膜を用いる組み合わせがある。また第3の層間絶縁膜
5110として、SOG法によって形成した窒化珪素膜
あるいは窒化酸化珪素膜とプラズマCVD法によって形
成した窒化珪素膜あるいは窒化酸化珪素膜の積層膜を用
い、土手5112としてプラズマCVD法によって形成
した窒化珪素膜あるいは窒化酸化珪素膜を用いる組み合
わせがある。また、第3の層間絶縁膜5110として、
アクリルを用い、土手5112としてもアクリルを用い
る組み合わせがある。また、第3の層間絶縁膜5110
として、アクリルとプラズマCVD法によって形成した
窒化珪素膜あるいは窒化酸化珪素膜の積層膜を用い、土
手5112としてプラズマCVD法によって形成した窒
化珪素膜あるいは窒化酸化珪素膜を用いる組み合わせが
ある。また、第3の層間絶縁膜5110として、プラズ
マCVD法によって形成した窒化珪素膜あるいは窒化酸
化珪素膜を用い、土手5112としてアクリルを用いる
組み合わせがある。
A silicon nitride film or a silicon oxynitride film formed by a plasma CVD method is used as the third interlayer insulating film 5110, and the bank 5112 is also plasma CVD.
There is a combination of using a silicon nitride film or a silicon nitride oxide film formed by the method. In addition, the third interlayer insulating film 5
A silicon nitride film or a silicon nitride oxide film formed by the SOG method is used as 110, and the bank 5112 is made of S.
There is a combination of using a silicon nitride film or a silicon nitride oxide film formed by the OG method. A stacked film of a silicon nitride film or a silicon nitride oxide film formed by an SOG method and a silicon nitride film or a silicon nitride oxide film formed by a plasma CVD method is used as the third interlayer insulating film 5110, and a plasma CVD method is used as a bank 5112. There is a combination using a silicon nitride film or a silicon nitride oxide film formed by. Further, as the third interlayer insulating film 5110,
There is a combination of using acrylic and also using acrylic as the bank 5112. In addition, the third interlayer insulating film 5110
As a combination, there is a combination of using a stacked film of acrylic and a silicon nitride film or a silicon nitride oxide film formed by a plasma CVD method, and using a silicon nitride film or a silicon nitride oxide film formed by a plasma CVD method as the bank 5112. Further, there is a combination in which a silicon nitride film or a silicon nitride oxide film formed by a plasma CVD method is used as the third interlayer insulating film 5110 and acrylic is used as the bank 5112.

【0244】土手5112中に、カーボン粒子や金属粒
子を添加し、抵抗率を下げ、静電気の発生を抑制しても
よい。この際、抵抗率は、1×106〜1×1012Ωm
(好ましくは、1×108〜1×1010Ωm)となるよう
に、カーボン粒子や金属粒子の添加量を調節すればよ
い。
Carbon particles or metal particles may be added to the bank 5112 to lower the resistivity and suppress the generation of static electricity. At this time, the resistivity is 1 × 10 6 to 1 × 10 12 Ωm
The addition amount of carbon particles or metal particles may be adjusted so that it is (preferably 1 × 10 8 to 1 × 10 10 Ωm).

【0245】次いで、土手5112に囲まれた、露出し
ている画素電極5111上に、EL層5113を形成す
る。
Next, an EL layer 5113 is formed on the exposed pixel electrode 5111 surrounded by the bank 5112.

【0246】EL層5113としては、公知の有機発光
材料や無機発光材料を用いることができる。
As the EL layer 5113, a known organic light emitting material or inorganic light emitting material can be used.

【0247】有機発光材料としては、低分子系有機発光
材料、高分子系有機発光材料、中分子系有機材料を自由
に用いることができる。なお、ここでは、中分子系有機
発光材料とは、昇華性を有さず、かつ、分子数が20以
下または連鎖する分子の長さが10μm以下の有機発光
材料を示すものとする。
As the organic light emitting material, a low molecular weight organic light emitting material, a high molecular weight organic light emitting material, or a medium molecular weight organic light emitting material can be freely used. Here, the medium-molecular organic light-emitting material means an organic light-emitting material which has no sublimability and has a number of molecules of 20 or less or a length of chained molecules of 10 μm or less.

【0248】EL層5113は通常、積層構造である。
代表的には、コダック・イーストマン・カンパニーのTa
ngらが提案した「正孔輸送層/発光層/電子輸送層」と
いう積層構造が挙げられる。また他にも、陰極上に電子
輸送層/発光層/正孔輸送層/正孔注入層、または電子
注入層/電子輸送層/発光層/正孔輸送層/正孔注入層
の順に積層する構造でも良い。発光層に対して蛍光性色
素等をドーピングしても良い。
The EL layer 5113 usually has a laminated structure.
Typically, Kodak Eastman Company Ta
The laminated structure of “hole transport layer / light emitting layer / electron transport layer” proposed by ng et al. In addition, an electron transport layer / a light emitting layer / a hole transport layer / a hole injection layer, or an electron injection layer / an electron transport layer / a light emitting layer / a hole transport layer / a hole injection layer are laminated in this order on the cathode. The structure is fine. You may dope a fluorescent dye etc. with respect to a light emitting layer.

【0249】本実施例では蒸着法により低分子系有機発
光材料を用いてEL層5113を形成している。具体的
には、発光層として70nm厚のトリス−8−キノリノラ
トアルミニウム錯体(Alq3)膜を設け、その上に、正
孔注入層として20nm厚の銅フタロシアニン(CuPc)
膜を設けた積層構造としている。Alq3にキナクリド
ン、ペリレンもしくはDCM1といった蛍光色素を添加
することで発光色を制御することができる。
In this embodiment, the EL layer 5113 is formed by a vapor deposition method using a low molecular weight organic light emitting material. Specifically, a 70 nm thick tris-8-quinolinolato aluminum complex (Alq 3 ) film is provided as a light emitting layer, and a 20 nm thick copper phthalocyanine (CuPc) film is provided thereon as a hole injection layer.
It has a laminated structure provided with a film. The emission color can be controlled by adding a fluorescent dye such as quinacridone, perylene or DCM1 to Alq 3 .

【0250】なお、図15(D)では一画素しか図示して
いないが、複数の色、例えば、R(赤)、G(緑)、B(青)
の各色に対応したEL層5113を作り分ける構成とす
ることができる。
Although only one pixel is shown in FIG. 15D, a plurality of colors such as R (red), G (green) and B (blue) are used.
The EL layer 5113 corresponding to each color can be separately formed.

【0251】また、高分子系有機発光材料を用いる例と
して、正孔注入層として20nmのポリチオフェン(PE
DOT)膜をスピン塗布法により設け、その上に、発光
層として100nm程度のパラフェニレンビニレン(PP
V)膜を設けた積層構造によってEL層5113を構成
しても良い。なお、PPVのπ共役系高分子を用いる
と、赤色から青色まで発光波長を選択できる。また、電
子輸送層や電子注入層として炭化珪素等の無機材料を用
いることも可能である。
As an example of using a high molecular weight organic light emitting material, a 20 nm polythiophene (PE
A DOT film is formed by a spin coating method, and para-phenylene vinylene (PP) having a thickness of about 100 nm is formed thereon as a light emitting layer.
V) The EL layer 5113 may have a stacked structure including a film. By using a PPV π-conjugated polymer, the emission wavelength can be selected from red to blue. It is also possible to use an inorganic material such as silicon carbide for the electron transport layer and the electron injection layer.

【0252】なお、EL層5113は、正孔注入層、正
孔輸送層、発光層、電子輸送層、電子注入層等が、明確
に区別された積層構造を有するものに限定されない。つ
まり、EL層5113は、正孔注入層、正孔輸送層、発
光層、電子輸送層、電子注入層等を構成する材料が、混
合した層を有する構造であってもよい。
[0252] Note that the EL layer 5113 is not limited to a layer in which a hole-injection layer, a hole-transport layer, a light-emitting layer, an electron-transport layer, an electron-injection layer, and the like have a clearly distinguished layered structure. That is, the EL layer 5113 may have a structure including a layer in which materials forming the hole injecting layer, the hole transporting layer, the light emitting layer, the electron transporting layer, the electron injecting layer, and the like are mixed.

【0253】例えば、電子輸送層を構成する材料(以
下、電子輸送材料と表記する)と、発光層を構成する材
料(以下、発光材料と表記する)とによって構成される混
合層を、電子輸送層と発光層との間に有する構造のEL
層5113であってもよい。
For example, a mixed layer composed of a material forming the electron transport layer (hereinafter referred to as an electron transport material) and a material forming the light emitting layer (hereinafter referred to as a light emitting material) is used as an electron transport layer. EL having a structure between a light emitting layer and a light emitting layer
It may be layer 5113.

【0254】次に、EL層5113の上には、透明導電
膜からなる画素電極5114を形成する。透明導電膜と
しては、酸化インジウムと酸化スズの化合物(ITO)、
酸化インジウムと酸化亜鉛の化合物、酸化亜鉛、酸化ス
ズ、酸化インジウム等を用いることができる。また、前
記透明導電膜にガリウムを添加したものを用いてもよ
い。画素電極5114がEL素子の陽極に相当する。
Next, a pixel electrode 5114 made of a transparent conductive film is formed on the EL layer 5113. As the transparent conductive film, a compound of indium oxide and tin oxide (ITO),
A compound of indium oxide and zinc oxide, zinc oxide, tin oxide, indium oxide, or the like can be used. Moreover, you may use what added the gallium to the said transparent conductive film. The pixel electrode 5114 corresponds to the anode of the EL element.

【0255】画素電極5114まで形成された時点でE
L素子が完成する。なお、EL素子とは、画素電極(陰
極)5111、EL層5113及び画素電極(陽極)51
14で形成されたダイオードを指す。
[0255] E when the pixel electrode 5114 is formed
The L element is completed. Note that an EL element means a pixel electrode (cathode) 5111, an EL layer 5113, and a pixel electrode (anode) 51.
14 indicates a diode formed.

【0256】本実施例では、画素電極5114が透明導
電膜によって形成されているため、EL素子が発した光
は、基板5000とは逆側に向かって放射される。ま
た、第3の層間絶縁膜5110によって、配線5106
〜5109が形成された層とは別の層に、画素電極51
11を形成している。そのため、実施例9に示した構成
と比較して、開口率を上げることができる。
In this embodiment, since the pixel electrode 5114 is formed of the transparent conductive film, the light emitted by the EL element is emitted toward the side opposite to the substrate 5000. In addition, the wiring 5106 is formed by the third interlayer insulating film 5110.
5109 is formed on a layer different from the layer on which the pixel electrode 51 is formed.
11 is formed. Therefore, the aperture ratio can be increased as compared with the configuration shown in the ninth embodiment.

【0257】EL素子を完全に覆うようにして保護膜
(パッシベーション膜)5115を設けることは有効であ
る。保護膜5115としては、炭素膜、窒化珪素膜もし
くは窒化酸化珪素膜を含む絶縁膜からなり、該絶縁膜を
単層もしくは組み合わせた積層で用いることができる。
Protective film covering EL element completely
It is effective to provide (passivation film) 5115. The protective film 5115 is formed of an insulating film including a carbon film, a silicon nitride film, or a silicon nitride oxide film, and the insulating film can be used as a single layer or a stacked layer in which they are combined.

【0258】なお本実施例のように、EL素子が発した
光が画素電極5114側から放射される場合、保護膜5
115としては、光を透過する膜を用いる必要がある。
When the light emitted from the EL element is emitted from the pixel electrode 5114 side as in this embodiment, the protective film 5 is used.
It is necessary to use a film that transmits light as 115.

【0259】なお、土手5112を形成した後、保護膜
5115を形成するまでの工程をマルチチャンバー方式
(またはインライン方式)の成膜装置を用いて、大気解放
せずに連続的に処理することは有効である。
The steps from the formation of the bank 5112 to the formation of the protective film 5115 are the multi-chamber method.
It is effective to use a (or in-line) film forming apparatus to perform continuous processing without exposing to the atmosphere.

【0260】なお、実際には図15(D)の状態まで完成
したら、さらに外気に曝されないように、気密性が高
く、脱ガスの少ない保護フィルム(ラミネートフィル
ム、紫外線硬化樹脂フィルム等)等のシーリング材でパ
ッケージング(封入)することが好ましい。その際、シー
リング材の内部を不活性雰囲気にしたり、内部に吸湿性
材料(例えば酸化バリウム)を配置したりするとEL素子
の信頼性が向上する。
[0260] Actually, when the state shown in Fig. 15 (D) is completed, a protective film (laminate film, ultraviolet curable resin film, etc.) having high airtightness and little degassing is provided so as not to be further exposed to the outside air. It is preferable to package (enclose) with a sealing material. At that time, the reliability of the EL element is improved by making the inside of the sealing material an inert atmosphere or disposing a hygroscopic material (for example, barium oxide) inside.

【0261】また、パッケージング等の処理により気密
性を高めたら、基板5000上に形成された素子又は回
路から引き回された端子と外部信号端子とを接続するた
めのコネクタ(フレキシブルプリントサーキット:FP
C)を取り付けて製品として完成する。
When the airtightness is improved by a process such as packaging, a connector (flexible printed circuit: FP) for connecting a terminal routed from an element or a circuit formed on the substrate 5000 and an external signal terminal.
C) is attached to complete the product.

【0262】[実施例10]本実施例では、本発明を用い
て発光装置を作製した例について、図16を用いて説明
する。
[Embodiment 10] In this embodiment, an example in which a light emitting device is manufactured by using the present invention will be described with reference to FIGS.

【0263】図16は、TFTが形成された素子基板を
シーリング材によって封止することによって形成された
発光装置の上面図であり、図16(B)は、図16(A)の
A−A’における断面図、図16(C)は図16(A)のB
−B’における断面図である。
FIG. 16 is a top view of a light emitting device formed by sealing an element substrate on which a TFT is formed with a sealing material, and FIG. 16B is an AA line of FIG. 16A. 16A is a cross-sectional view of FIG. 16C, and FIG.
It is sectional drawing in -B '.

【0264】基板4001上に設けられた画素部400
2と、ソース信号線駆動回路4003と、第1及び第2
のゲート信号線駆動回路4004a、4004bとを囲
むようにして、シール材4009が設けられている。ま
た画素部4002と、ソース信号線駆動回路4003
と、第1及び第2のゲート信号線駆動回路4004a、
4004bとの上にシーリング材4008が設けられて
いる。よって画素部4002と、ソース信号線駆動回路
4003と、第1及び第2のゲート信号線駆動回路40
04a、4004bとは、基板4001とシール材40
09とシーリング材4008とによって、充填材421
0で密封されている。
[0264] The pixel portion 400 provided over the substrate 4001
2, source signal line driver circuit 4003, first and second
A sealant 4009 is provided so as to surround the gate signal line driver circuits 4004a and 4004b. In addition, the pixel portion 4002 and the source signal line driver circuit 4003
And the first and second gate signal line driver circuits 4004a,
A sealing material 4008 is provided on the surface 4004b. Therefore, the pixel portion 4002, the source signal line driver circuit 4003, and the first and second gate signal line driver circuits 40
04a and 4004b are the substrate 4001 and the sealing material 40.
09 and the sealing material 4008, the filler 421
It is sealed at 0.

【0265】また基板4001上に設けられた画素部4
002と、ソース信号線駆動回路4003と、第1及び
第2のゲート信号線駆動回路4004a、4004bと
は、複数のTFTを有している。図16(B)では代表的
に、下地膜4010上に形成された、ソース信号線駆動
回路4003に含まれるTFT(但し、ここではNチャ
ネル型TFTとPチャネル型TFTを図示する)420
1及び画素部4002に含まれるTFT4202を図示
した。
Further, the pixel portion 4 provided on the substrate 4001
002, the source signal line driver circuit 4003, and the first and second gate signal line driver circuits 4004a and 4004b each include a plurality of TFTs. In FIG. 16B, the TFTs included in the source signal line driver circuit 4003 which are typically formed over the base film 4010 (here, an N-channel TFT and a P-channel TFT are shown) 420
1 and the TFT 4202 included in the pixel portion 4002 is illustrated.

【0266】TFT4201及び4202上には層間絶
縁膜(平坦化膜)4301が形成され、その上にTFT4
202のドレインと電気的に接続する画素電極(陽極)4
203が形成される。画素電極4203としては仕事関
数の大きい透明導電膜が用いられる。透明導電膜として
は、酸化インジウムと酸化スズとの化合物、酸化インジ
ウムと酸化亜鉛との化合物、酸化亜鉛、酸化スズまたは
酸化インジウムを用いることができる。また、前記透明
導電膜にガリウムを添加したものを用いても良い。
An interlayer insulating film (planarizing film) 4301 is formed on the TFTs 4201 and 4202, and the TFT 4 is formed thereon.
Pixel electrode (anode) 4 electrically connected to the drain of 202
203 is formed. A transparent conductive film having a high work function is used as the pixel electrode 4203. As the transparent conductive film, a compound of indium oxide and tin oxide, a compound of indium oxide and zinc oxide, zinc oxide, tin oxide or indium oxide can be used. Moreover, you may use what added gallium to the said transparent conductive film.

【0267】そして、画素電極4203の上には絶縁膜
4302が形成され、絶縁膜4302は画素電極420
3の上に開口部が形成されている。この開口部におい
て、画素電極4203の上には有機発光層4204が形
成される。有機発光層4204は公知の有機発光材料ま
たは無機発光材料を用いることができる。また、有機発
光材料には低分子系(モノマー系)材料と高分子系(ポリ
マー系)材料があるがどちらを用いても良い。
An insulating film 4302 is formed on the pixel electrode 4203, and the insulating film 4302 forms the pixel electrode 420.
3, an opening is formed on the upper part. In this opening, the organic light emitting layer 4204 is formed on the pixel electrode 4203. As the organic light emitting layer 4204, a known organic light emitting material or inorganic light emitting material can be used. Further, the organic light emitting material includes a low molecular weight (monomer type) material and a high molecular weight (polymer type) material, and either one may be used.

【0268】有機発光層4204の形成方法は公知の蒸
着技術もしくは塗布法技術を用いれば良い。また、有機
発光層の構造は正孔注入層、正孔輸送層、発光層、電子
輸送層または電子注入層を自由に組み合わせて積層構造
または単層構造とすれば良い。
As a method of forming the organic light emitting layer 4204, a known vapor deposition technique or coating technique may be used. Further, the structure of the organic light emitting layer may be a laminated structure or a single layer structure by freely combining the hole injection layer, the hole transport layer, the light emitting layer, the electron transport layer or the electron injection layer.

【0269】有機発光層4204の上には遮光性を有す
る導電膜(代表的にはアルミニウム、銅もしくは銀を主
成分とする導電膜またはそれらと他の導電膜との積層
膜)からなる陰極4205が形成される。また、陰極4
205と有機発光層4204の界面に存在する水分や酸
素は極力排除しておくことが望ましい。従って、有機発
光層4204を窒素または希ガス雰囲気で形成し、酸素
や水分に触れさせないまま陰極4205を形成するとい
った工夫が必要である。本実施例ではマルチチャンバー
方式(クラスターツール方式)の成膜装置を用いることで
上述のような成膜を可能とする。そして陰極4205は
所定の電圧が与えられている。
A cathode 4205 made of a conductive film having a light-shielding property (typically, a conductive film containing aluminum, copper or silver as a main component or a laminated film of these and another conductive film) is formed on the organic light emitting layer 4204. Is formed. Also, the cathode 4
It is desirable to exclude water and oxygen existing at the interface between 205 and the organic light emitting layer 4204 as much as possible. Therefore, it is necessary to devise the organic light emitting layer 4204 in a nitrogen or rare gas atmosphere and to form the cathode 4205 without exposing it to oxygen or moisture. In this embodiment, the above-described film formation is possible by using a multi-chamber type (cluster tool type) film forming apparatus. A predetermined voltage is applied to the cathode 4205.

【0270】以上のようにして、画素電極(陽極)420
3、有機発光層4204及び陰極4205からなる発光
素子4303が形成される。そして発光素子4303を
覆うように、絶縁膜4302上に保護膜4303が形成
されている。保護膜4303は、発光素子4303に酸
素や水分等が入り込むのを防ぐのに効果的である。
As described above, the pixel electrode (anode) 420
3, the light emitting element 4303 including the organic light emitting layer 4204 and the cathode 4205 is formed. Then, a protective film 4303 is formed over the insulating film 4302 so as to cover the light emitting element 4303. The protective film 4303 is effective in preventing oxygen, moisture, and the like from entering the light-emitting element 4303.

【0271】4005aは電源線に接続された引き回し
配線であり、TFT4202の第1の電極に接続されて
いる。引き回し配線4005aはシール材4009と基
板4001との間を通り、異方導電性フィルム4300
を介してFPC4006が有するFPC用配線4301
に電気的に接続される。
Reference numeral 4005a is a lead wiring connected to the power supply line, and is connected to the first electrode of the TFT 4202. The lead wiring 4005a passes between the sealing material 4009 and the substrate 4001 and is connected to the anisotropic conductive film 4300.
FPC wiring 4301 included in the FPC 4006 via the
Electrically connected to.

【0272】シーリング材4008としては、ガラス
材、金属材(代表的にはステンレス材)、セラミックス
材、プラスチック材(プラスチックフィルムも含む)を用
いることができる。プラスチック材としては、FRP(F
iberglass‐Reinforced‐Plastics)板、PVF(ポリビ
ニルフルオライド)フィルム、マイラーフィルム、ポリ
エステルフィルムまたはアクリル樹脂フィルムを用いる
ことができる。また、アルミニウムホイルをPVFフィ
ルムやマイラーフィルムで挟んだ構造のシートを用いる
こともできる。
As the sealing material 4008, a glass material, a metal material (typically a stainless material), a ceramic material, and a plastic material (including a plastic film) can be used. As a plastic material, FRP (F
An iberglass-Reinforced-Plastics) plate, a PVF (polyvinyl fluoride) film, a mylar film, a polyester film or an acrylic resin film can be used. Alternatively, a sheet having a structure in which an aluminum foil is sandwiched between PVF films or mylar films can be used.

【0273】但し、発光素子からの光の放射方向がカバ
ー材側に向かう場合にはカバー材は透明でなければなら
ない。その場合には、ガラス板、プラスチック板、ポリ
エステルフィルムまたはアクリルフィルムのような透明
物質を用いる。
However, when the light emission direction from the light emitting element is toward the cover material side, the cover material must be transparent. In that case, a transparent material such as a glass plate, a plastic plate, a polyester film or an acrylic film is used.

【0274】また、充填材4103としては窒素やアル
ゴンなどの不活性な気体の他に、紫外線硬化樹脂または
熱硬化樹脂を用いることができ、PVC(ポリビニルク
ロライド)、アクリル、ポリイミド、エポキシ樹脂、シ
リコン樹脂、PVB(ポリビニルブチラル)またはEVA
(エチレンビニルアセテート)を用いることができる。本
実施例では充填材として窒素を用いた。
As the filler 4103, an ultraviolet curable resin or a thermosetting resin can be used in addition to an inert gas such as nitrogen or argon, and PVC (polyvinyl chloride), acrylic, polyimide, epoxy resin, silicone can be used. Resin, PVB (polyvinyl butyral) or EVA
(Ethylene vinyl acetate) can be used. In this example, nitrogen was used as the filler.

【0275】また充填材4103を吸湿性物質(好まし
くは酸化バリウム)もしくは酸素を吸着しうる物質にさ
らしておくために、シーリング材4008の基板400
1側の面に凹部4007を設けて吸湿性物質または酸素
を吸着しうる物質4207を配置する。そして、吸湿性
物質または酸素を吸着しうる物質4207が飛び散らな
いように、凹部カバー材4208によって吸湿性物質ま
たは酸素を吸着しうる物質4207は凹部4007に保
持されている。なお凹部カバー材4208は目の細かい
メッシュ状になっており、空気や水分は通し、吸湿性物
質または酸素を吸着しうる物質4207は通さない構成
になっている。吸湿性物質または酸素を吸着しうる物質
4207を設けることで、発光素子4303の劣化を抑
制できる。
In order to expose the filler 4103 to a hygroscopic substance (preferably barium oxide) or a substance capable of adsorbing oxygen, the substrate 400 of the sealing material 4008 is used.
A concave portion 4007 is provided on the surface on the first side, and a hygroscopic substance or a substance 4207 capable of adsorbing oxygen is arranged. The hygroscopic substance or the substance 4207 capable of adsorbing oxygen is held by the recessed cover material 4208 in the recess 4007 so that the hygroscopic substance or the substance 4207 capable of adsorbing oxygen does not scatter. Note that the recess cover material 4208 has a fine mesh shape and has a structure in which air and moisture can pass through and a hygroscopic substance or a substance that can adsorb oxygen 4207 cannot pass through. By providing the hygroscopic substance or the substance 4207 capable of adsorbing oxygen, deterioration of the light-emitting element 4303 can be suppressed.

【0276】図16(C)に示すように、画素電極420
3が形成されると同時に、引き回し配線4005a上に
接するように導電性膜4203aが形成される。
As shown in FIG. 16C, the pixel electrode 420
Simultaneously with the formation of No. 3, a conductive film 4203a is formed so as to be in contact with the lead wiring 4005a.

【0277】また、異方導電性フィルム4300は導電
性フィラー4300aを有している。基板4001とF
PC4006とを熱圧着することで、基板4001上の
導電性膜4203aとFPC4006上のFPC用配線
4301とが、導電性フィラー4300aによって電気
的に接続される。
The anisotropic conductive film 4300 has a conductive filler 4300a. Substrate 4001 and F
By thermocompression bonding with PC 4006, the conductive film 4203a on the substrate 4001 and the FPC wiring 4301 on the FPC 4006 are electrically connected by the conductive filler 4300a.

【0278】[実施例11]本発明において、三重項励起
子からの燐光を発光に利用できる有機発光材料を用いる
ことで、外部発光量子効率を飛躍的に向上させることが
できる。これにより、発光素子の低消費電力化、長寿命
化、および軽量化が可能になる。
[Embodiment 11] In the present invention, by using an organic light-emitting material capable of utilizing phosphorescence from triplet excitons for light emission, external emission quantum efficiency can be dramatically improved. As a result, it is possible to reduce the power consumption of the light emitting element, extend the life of the light emitting element, and reduce the weight thereof.

【0279】ここで、三重項励起子を利用し、外部発光
量子効率を向上させた報告を示す。 (T.Tsutsui, C.Adachi, S.Saito, Photochemical Proce
sses in Organized Molecular Systems, ed.K.Honda,
(Elsevier Sci.Pub., Tokyo,1991) p.437.)
Here, a report will be presented in which triplet excitons are used to improve the external emission quantum efficiency. (T.Tsutsui, C.Adachi, S.Saito, Photochemical Proce
sses in Organized Molecular Systems, ed.K.Honda,
(Elsevier Sci.Pub., Tokyo, 1991) p.437.)

【0280】上記の論文により報告された有機発光材料
(クマリン色素)の分子式を以下に示す。
Organic light-emitting materials reported by the above papers
The molecular formula of (coumarin dye) is shown below.

【0281】[0281]

【化1】 [Chemical 1]

【0282】(M.A.Baldo, D.F.O’Brien, Y.You, A.Sho
ustikov, S.Sibley, M.E.Thompson,S.R.Forrest, Natur
e 395 (1998) p.151.)
(MA Baldo, DFO'Brien, Y.You, A.Sho
ustikov, S. Sibley, METhompson, SRForrest, Natur
e 395 (1998) p.151.)

【0283】上記の論文により報告された有機発光材料
(Pt錯体)の分子式を以下に示す。
Organic light-emitting materials reported by the above papers
The molecular formula of (Pt complex) is shown below.

【0284】[0284]

【化2】 [Chemical 2]

【0285】(M.A.Baldo, S.Lamansky, P.E.Burrrows,
M.E.Thompson, S.R.Forrest, Appl.Phys.Lett.,75 (199
9) p.4.) (T.Tsutsui, M.-J.Yang, M.Yahiro, K.Nakamu
ra,T.Watanabe, T.tsuji, Y.Fukuda, T.Wakimoto, S.Ma
yaguchi, Jpn.Appl.Phys.,38 (12B) (1999) L1502.)
(MA Baldo, S. Lamansky, PEBurrrows,
METhompson, SRForrest, Appl.Phys.Lett., 75 (199
9) p.4.) (T.Tsutsui, M.-J.Yang, M.Yahiro, K.Nakamu
ra, T.Watanabe, T.tsuji, Y.Fukuda, T.Wakimoto, S.Ma
yaguchi, Jpn.Appl.Phys., 38 (12B) (1999) L1502.)

【0286】上記の論文により報告された有機発光材料
(Ir錯体)の分子式を以下に示す。
Organic light-emitting materials reported by the above papers
The molecular formula of (Ir complex) is shown below.

【0287】[0287]

【化3】 [Chemical 3]

【0288】以上のように三重項励起子からの燐光発光
を利用できれば原理的には一重項励起子からの蛍光発光
を用いる場合より3〜4倍の高い外部発光量子効率の実
現が可能となる。
As described above, if phosphorescence emission from triplet excitons can be utilized, it is possible in principle to realize external emission quantum efficiency that is 3 to 4 times higher than that when fluorescence emission from singlet excitons is used. .

【0289】[実施例12]本発明におけるトランジスタ
のしきい値補正の方法として、補正に用いるトランジス
タのゲート・ドレイン間を短絡してダイオード化した状
態でソース・ドレイン間に電流を流し、ソース・ドレイ
ン間の電圧がトランジスタのしきい値に等しくなる現象
を利用しているが、これは本発明で紹介したような画素
部への適用のみならず、駆動回路への応用も可能であ
る。
[Embodiment 12] As a method of correcting the threshold value of a transistor according to the present invention, a current is passed between the source and the drain in a state where the gate and the drain of the transistor used for the correction are short-circuited to form a diode The phenomenon in which the voltage between the drains becomes equal to the threshold value of the transistor is used, but this can be applied not only to the pixel portion introduced in the present invention but also to a driving circuit.

【0290】例として、電流を画素などへ出力する駆動
回路における、電流源回路を挙げる。電流源回路は、入
力された電圧信号から、所望の電流を出力する回路であ
る。電流源回路内の電流源トランジスタのゲート電極に
電圧信号が入力され、そのゲート・ソース間電圧に応じ
た電流が、電流源トランジスタを介して出力される。つ
まり、電流源トランジスタのしきい値補正に、本発明の
しきい値補正方法を用いる。
As an example, a current source circuit in a drive circuit that outputs a current to a pixel is given. The current source circuit is a circuit that outputs a desired current from the input voltage signal. A voltage signal is input to the gate electrode of the current source transistor in the current source circuit, and a current corresponding to the gate-source voltage is output via the current source transistor. That is, the threshold correction method of the present invention is used for the threshold correction of the current source transistor.

【0291】図27(A)に、電流源回路の利用例を示
す。シフトレジスタより順次サンプリングパルスが出力
され、該サンプリングパルスはそれぞれの電流源回路9
001へと入力され、該サンプリングパルスが電流源回
路9001に入力されたタイミングに従って、映像信号
のサンプリングを行う。この場合、サンプリング動作は
点順次で行われる。
FIG. 27A shows an example of using the current source circuit. Sampling pulses are sequentially output from the shift register, and the sampling pulses are supplied to the respective current source circuits 9
The sampling signal is input to 001 and the sampling pulse is sampled according to the timing when the sampling pulse is input to the current source circuit 9001. In this case, the sampling operation is performed dot-sequentially.

【0292】簡単な動作タイミングを図27(B)に示
す。i行目のゲート信号線が選択されている期間は、シ
フトレジスタからサンプリングパルスが出力され、映像
信号のサンプリングを行う期間と、帰線期間とに分けら
れる。この帰線期間において、本発明のしきい値補正動
作、つまり、各部の電位を初期化したり、トランジスタ
のしきい値電圧を取得したりする一連の動作を行う。つ
まり、しきい値取得動作は1水平期間ごとに行うことが
出来る。
A simple operation timing is shown in FIG. The period in which the gate signal line of the i-th row is selected is divided into a period in which sampling pulses are output from the shift register and sampling of the video signal and a blanking period. In this blanking period, the threshold value correcting operation of the present invention, that is, the series of operations of initializing the potential of each part and acquiring the threshold voltage of the transistor is performed. That is, the threshold acquisition operation can be performed every horizontal period.

【0293】図28(A)に、図27とは異なる構成の
電流を画素などへ出力する駆動回路の構成を示す。図2
7の場合と異なる点としては、1段のサンプリングパル
スによって制御される電流源回路9001は、9001
A、9001Bの2つとなっており、電流源制御信号に
よって、双方の動作が選択される。
FIG. 28A shows a structure of a driver circuit which outputs a current having a structure different from that of FIG. 27 to a pixel or the like. Figure 2
The difference from the case of No. 7 is that the current source circuit 9001 controlled by one-stage sampling pulse is
There are two, A and 9001B, and both operations are selected by the current source control signal.

【0294】図28(B)に示すように、電流源制御信
号は、例えば1水平期間ごとに切り替わるようにする。
すると電流源回路9001A、9001Bの動作は、一
方が画素などへの電流出力を行い、他方が映像信号の入
力などを行う。これが行ごとに入れ替わり行われる。こ
の場合、サンプリング動作は線順次で行われる。
As shown in FIG. 28B, the current source control signal is switched, for example, every horizontal period.
Then, in the operation of the current source circuits 9001A and 9001B, one outputs a current to a pixel or the like and the other inputs a video signal. This is done line by line. In this case, the sampling operation is performed line-sequentially.

【0295】図29(A)に、さらに異なる構成の駆動
回路の構成を示す。ここでは、1段のサンプリングパル
スによって制御される電流源回路9001は、9001
A、9001B、9001Cの3つとなっており、ビデ
オ入力制御信号、出力制御信号によって、それぞれの動
作が選択される。
FIG. 29A shows the structure of a drive circuit having a further different structure. Here, the current source circuit 9001 controlled by one-stage sampling pulse is
A, 9001B, and 9001C, and each operation is selected by a video input control signal and an output control signal.

【0296】図29(B)に示すように、ビデオ入力制
御信号、出力制御信号によって、1水平期間ごとに、電
流源回路9001A〜9001Cの動作が、しきい値補
正→映像信号入力→画素への電流出力といった順に切り
替わるようにする。サンプリング動作は、図28に示し
た構成と同様、線順次で行われる。
As shown in FIG. 29B, the operation of the current source circuits 9001A to 9001C is changed from the threshold value correction to the video signal input to the pixel every horizontal period by the video input control signal and the output control signal. The current output is changed in order. The sampling operation is performed line-sequentially as in the configuration shown in FIG.

【0297】図30(A)に、さらに異なる構成の駆動
回路の構成を示す。図27の構成においては、映像信号
の形式はデジタル・アナログを問わないが、図30
(A)の構成では、デジタル映像信号を入力する。入力
されたデジタル映像信号は、サンプリングパルスの出力
に従って第1のラッチ回路に取りこまれ、一行分の映像
信号の取り込みが終了した後、第2のラッチ回路に転送
され、その後、各電流源回路9001A〜9001Cへ
と入力される。ここで、電流源回路9001A〜900
1Cは、それぞれから出力される電流値が異なってい
る。例えば、電流値の比が1:2:4となっている。つ
まり、並列にn個の電流源回路を配置し、その電流値の
比を1:2:4:・・・2(n-1)とし、各電流源回路か
ら出力される電流を足し合わせることにより、出力され
る電流値を線形的に変化させることが出来る。
FIG. 30A shows the structure of a drive circuit having a different structure. In the configuration of FIG. 27, the format of the video signal may be digital or analog, but FIG.
In the configuration of (A), a digital video signal is input. The input digital video signal is taken into the first latch circuit according to the output of the sampling pulse, and after the video signal for one row is taken in, it is transferred to the second latch circuit, and then each current source circuit. It is input to 9001A to 9001C. Here, the current source circuits 9001A to 9001
1C has different current values output from them. For example, the current value ratio is 1: 2: 4. That is, n current source circuits are arranged in parallel, the ratio of the current values is set to 1: 2: 4: ... 2 (n-1) , and the currents output from the current source circuits are added together. Thus, the output current value can be changed linearly.

【0298】動作タイミングは、図27に示したものと
ほぼ同様であり、サンプリング動作を行わない帰線期間
内に、電流源回路9001において、しきい値補正動作
が行われ、続いてラッチ回路に保持されているデータが
転送され、電流源回路9001においてV−I変換を行
い、画素へ電流を出力する。サンプリング動作は、図2
8に示した構成と同様、線順次で行われる。
The operation timing is almost the same as that shown in FIG. 27, and the threshold correction operation is performed in the current source circuit 9001 within the blanking period in which the sampling operation is not performed, and then the latch circuit is operated. The held data is transferred, V-I conversion is performed in the current source circuit 9001, and a current is output to the pixel. The sampling operation is shown in Figure 2.
Similar to the configuration shown in FIG. 8, the line sequential operation is performed.

【0299】図31(A)に、さらに異なる構成の電流
を画素などへ出力する駆動回路の構成を示す。この構成
では、ラッチ回路に取り込まれたデジタル映像信号は、
ラッチ信号の入力によってD/A変換回路へと転送さ
れ、アナログ映像信号へと変換され、該アナログ映像信
号が各電流源回路9001へと入力されて、電流が出力
される。
FIG. 31A shows a structure of a driver circuit which outputs a current having a different structure to a pixel or the like. With this configuration, the digital video signal captured by the latch circuit is
When the latch signal is input, it is transferred to the D / A conversion circuit and converted into an analog video signal. The analog video signal is input to each current source circuit 9001 and a current is output.

【0300】また、このようなD/A変換回路に、例え
ばガンマ補正用の機能を持たせても良い。
Further, such a D / A conversion circuit may be provided with a function for gamma correction, for example.

【0301】図31(B)に示すように、帰線期間内に
しきい値補正、ラッチデータ転送が行われ、ある行のサ
ンプリング動作が行われている期間に、前行の映像信号
のV−I変換、画素などへの電流の出力が行われる。サ
ンプリング動作は、図28に示した構成と同様、線順次
で行われる。
As shown in FIG. 31B, during the blanking period, the threshold value correction and the latch data transfer are performed, and the sampling operation of a certain row is performed. I conversion and current output to pixels are performed. The sampling operation is performed line-sequentially as in the configuration shown in FIG.

【0302】以上に示した構成に限らず、電流源回路に
よってV−I変換を行うような場合には、本発明のしき
い値補正手段の適用が可能である。また、図28、図2
9に示したように、複数の電流源回路を並列に配置し、
切り替えて使用するといった構成を、図30、図31等
の構成と組み合わせて使用しても良い。
The threshold value correcting means of the present invention can be applied to the case where the V-I conversion is performed by the current source circuit, not limited to the above-mentioned configuration. Also, FIG. 28 and FIG.
As shown in FIG. 9, a plurality of current source circuits are arranged in parallel,
The configuration of switching and using may be used in combination with the configuration of FIG. 30, FIG.

【0303】[実施例13]本明細書でこれまでに示して
きた構成では、駆動用TFTにはPチャネル型TFTを
用いていたが、本発明は駆動用TFTにNチャネル型T
FTを用いた場合の構成にも適用が可能である。図32
(A)に構成を示す。
[Embodiment 13] In the structure shown so far in the present specification, a P-channel type TFT is used as the driving TFT, but in the present invention, the N-channel type TFT is used as the driving TFT.
It is also applicable to the configuration using the FT. Figure 32
The structure is shown in (A).

【0304】駆動用TFT3210はNチャネル型であ
り、この場合、ソース領域はEL素子3215の陽極と
接続されている側であり、ドレイン領域は、TFT32
11を介して電流供給線3214と接続されている側と
なる。そこで、容量手段3212、3213は、駆動用
TFT3210のゲート・ソース間の電圧を保持出来る
ようなノードに設ける。
The driving TFT 3210 is an N-channel type, in which case the source region is the side connected to the anode of the EL element 3215, and the drain region is the TFT 32.
11 is the side connected to the current supply line 3214 through 11. Therefore, the capacitor means 3212 and 3213 are provided at a node that can hold the gate-source voltage of the driving TFT 3210.

【0305】動作について説明する。図32(B)に示
すように、まず、駆動用TFT3208がONするよう
に他のTFTを導通する。続いて、図32(C)に示す
ように、TFT3209、3211をOFFすると、駆
動用TFT3208のゲート・ソース間電圧がそのしき
い値電圧に等しくなるまで、図のように電荷が移動し、
やがて駆動用TFT3208がOFFする。このとき、
容量手段3212には、駆動用TFT32080のしき
い値電圧が保持されている。
The operation will be described. As shown in FIG. 32B, first, the other TFTs are turned on so that the driving TFT 3208 is turned on. Subsequently, as shown in FIG. 32C, when the TFTs 3209 and 3211 are turned off, charges move as shown in the figure until the gate-source voltage of the driving TFT 3208 becomes equal to its threshold voltage.
Eventually, the driving TFT 3208 turns off. At this time,
The capacitor 3212 holds the threshold voltage of the driving TFT 32080.

【0306】続いて、図32(D)に示すように、映像
信号が入力される。先に容量手段3212に保持されて
いるしきい値電圧が、この映像信号に上乗せされて、駆
動用TFT3208のゲートに入力され、このときの駆
動用TFT3208のゲート・ソース間電圧にしたがっ
て、電流供給線3214からEL素子3215に電流が
供給されることになる。よって、隣接画素において、駆
動用TFT3208のしきい値電圧がばらついたとして
も、そのばらつきに関係なく、容量手段3212によっ
てしきい値電圧が映像信号に上乗せされるため、駆動用
TFTのゲート・ソース間電圧は隣接画素ごとにばらつ
くことがない。
Then, as shown in FIG. 32D, a video signal is input. The threshold voltage previously held in the capacitance means 3212 is added to this video signal and input to the gate of the driving TFT 3208, and current is supplied according to the gate-source voltage of the driving TFT 3208 at this time. A current is supplied from the line 3214 to the EL element 3215. Therefore, even if the threshold voltage of the driving TFT 3208 varies in the adjacent pixels, the threshold voltage is added to the video signal by the capacitor means 3212 regardless of the variation, so that the gate / source of the driving TFT The inter-electrode voltage does not vary between adjacent pixels.

【0307】さらに、図32に示した構成でEL素子3
215が発光によって劣化した場合、陽極−陰極間の電
圧が上昇する。これにより、通常であれば駆動用TFT
3208のソース領域の電位が上昇し、結果として発光
時のゲート・ソース間電圧が小さくなってしまうという
問題が考えられるが、本実施例で示した構成によると、
図32(B)〜(C)における、しきい値電圧の取得に
おいて、TFT3209がONすることによって、駆動
用TFT3208のソース領域の電位は、電源線321
6の電位に固定される。よって前述のように、駆動用T
FT3208のゲート・ソース間電圧が小さくなること
がないため、経時的な輝度低下を抑えることが出来る。
Further, the EL element 3 having the structure shown in FIG.
When 215 is deteriorated by light emission, the voltage between the anode and the cathode rises. As a result, normally the driving TFT
There is a problem that the potential of the source region of 3208 rises, and as a result, the gate-source voltage at the time of light emission decreases, but according to the configuration shown in this embodiment,
When the threshold voltage is acquired in FIGS. 32B to 32C, the potential of the source region of the driving TFT 3208 is turned on by turning on the TFT 3209.
It is fixed at a potential of 6. Therefore, as described above, the driving T
Since the gate-source voltage of the FT3208 does not decrease, it is possible to suppress a decrease in luminance over time.

【0308】なお、本実施例において、駆動用TFT3
210はNチャネル型としている。他のTFTは、ON
・OFFの制御のみを行うスイッチ素子として用いてい
るので、その極性は問わない。また、TFT3207、
3208については、ON、OFFのタイミングが同一
であるので、ゲート信号線を共有しているが、スイッチ
素子の制御についてはこの限りでない。
In this embodiment, the driving TFT 3 is used.
210 is an N-channel type. Other TFT is ON
Since it is used as a switch element that only controls OFF, its polarity does not matter. In addition, the TFT 3207,
Since the 3208 has the same ON and OFF timings, the gate signal line is shared, but the control of the switch element is not limited to this.

【0309】また、TFT2711は、EL素子321
5への電流供給を任意のタイミングで遮断するための消
去用TFTとしても用いることが出来る。
Further, the TFT 2711 is the EL element 321.
It can also be used as an erasing TFT for shutting off the current supply to 5 at an arbitrary timing.

【0310】[実施例14]発光素子を用いた発光装置は
自発光型であるため、液晶ディスプレイに比べ、明るい
場所での視認性に優れ、視野角が広い。従って、様々な
電子機器の表示部に用いることができる。
Example 14 Since the light emitting device using the light emitting element is a self-luminous type, it has better visibility in a bright place and a wider viewing angle than a liquid crystal display. Therefore, it can be used for a display unit of various electronic devices.

【0311】本発明の発光装置を用いた電子機器とし
て、ビデオカメラ、デジタルカメラ、ゴーグル型ディス
プレイ(ヘッドマウントディスプレイ)、ナビゲーション
システム、音響再生装置(カーオーディオ、オーディオ
コンポ等)、ノート型パーソナルコンピュータ、ゲーム
機器、携帯情報端末(モバイルコンピュータ、携帯電
話、携帯型ゲーム機または電子書籍等)、記録媒体を備
えた画像再生装置(具体的にはDigital Versatile Disc
(DVD)等の記録媒体を再生し、その画像を表示しうる
ディスプレイを備えた装置)などが挙げられる。特に、
斜め方向から画面を見る機会が多い携帯情報端末は、視
野角の広さが重要視されるため、発光装置を用いること
が望ましい。それら電子機器の具体例を図17に示す。
As electronic equipment using the light emitting device of the present invention, a video camera, a digital camera, a goggle type display (head mount display), a navigation system, a sound reproducing device (car audio, audio component system, etc.), a notebook type personal computer, A game device, a mobile information terminal (a mobile computer, a mobile phone, a portable game machine, an electronic book, or the like), an image reproducing device provided with a recording medium (specifically, a Digital Versatile Disc).
(DVD) and other recording media, and a device equipped with a display capable of displaying the image). In particular,
It is desirable to use a light emitting device for a portable information terminal that often sees a screen from an oblique direction, since a wide viewing angle is important. Specific examples of these electronic devices are shown in FIGS.

【0312】図17(A)は発光素子表示装置であり、筐
体3001、支持台3002、表示部3003、スピー
カー部3004、ビデオ入力端子3005等を含む。本
発明の発光装置は表示部3003に用いることができ
る。発光装置は自発光型であるためバックライトが必要
なく、液晶ディスプレイよりも薄い表示部とすることが
できる。なお、発光素子表示装置は、パソコン用、TV
放送受信用、広告表示用などの全ての情報表示用表示装
置が含まれる。
FIG. 17A shows a light emitting element display device, which includes a housing 3001, a support 3002, a display portion 3003, a speaker portion 3004, a video input terminal 3005, and the like. The light emitting device of the present invention can be used for the display portion 3003. Since the light-emitting device is a self-luminous type, it does not require a backlight and can have a thinner display portion than a liquid crystal display. In addition, the light emitting element display device is for a personal computer, a TV
It includes all display devices for displaying information such as broadcast reception and advertisement display.

【0313】図17(B)はデジタルスチルカメラであ
り、本体3101、表示部3102、受像部3103、
操作キー3104、外部接続ポート3105、シャッタ
ー3106等を含む。本発明の発光装置は表示部310
2に用いることができる。
FIG. 17B shows a digital still camera including a main body 3101, a display section 3102, an image receiving section 3103,
An operation key 3104, an external connection port 3105, a shutter 3106 and the like are included. The light emitting device of the present invention includes a display unit 310.
2 can be used.

【0314】図17(C)はノート型パーソナルコンピュ
ータであり、本体3201、筐体3202、表示部32
03、キーボード3204、外部接続ポート3205、
ポインティングマウス3206等を含む。本発明の発光
装置は表示部3203に用いることができる。
FIG. 17C shows a laptop personal computer, which has a main body 3201, a housing 3202, and a display portion 32.
03, keyboard 3204, external connection port 3205,
A pointing mouse 3206 and the like are included. The light emitting device of the present invention can be used for the display portion 3203.

【0315】図17(D)はモバイルコンピュータであ
り、本体3301、表示部3302、スイッチ330
3、操作キー3304、赤外線ポート3305等を含
む。本発明の発光装置は表示部2302に用いることが
できる。
FIG. 17D shows a mobile computer, which has a main body 3301, a display portion 3302, and a switch 330.
3, operation keys 3304, infrared port 3305 and the like. The light emitting device of the present invention can be used for the display portion 2302.

【0316】図17(E)は記録媒体を備えた携帯型の画
像再生装置(具体的にはDVD再生装置)であり、本体3
401、筐体3402、表示部A3403、表示部B3
404、記録媒体(DVD等)読込部3405、操作キー
3406、スピーカー部3407等を含む。表示部A3
403は主として画像情報を表示し、表示部B3404
は主として文字情報を表示するが、本発明の発光装置は
これら表示部A、B3403、3404に用いることが
できる。なお、記録媒体を備えた画像再生装置には家庭
用ゲーム機器なども含まれる。
FIG. 17 (E) shows a portable image reproducing device (specifically, a DVD reproducing device) provided with a recording medium.
401, housing 3402, display unit A3403, display unit B3
404, a recording medium (DVD or the like) reading unit 3405, operation keys 3406, a speaker unit 3407, and the like. Display A3
403 mainly displays image information, and a display unit B3404
Mainly displays character information, but the light emitting device of the present invention can be used for these display portions A, B3403, 3404. Note that the image reproducing device provided with the recording medium includes a home game machine and the like.

【0317】図17(F)はゴーグル型ディスプレイ(ヘ
ッドマウントディスプレイ)であり、本体3501、表
示部3502、アーム部3503を含む。本発明の発光
装置は表示部3502に用いることができる。
FIG. 17F shows a goggle type display (head mount display), which includes a main body 3501, a display portion 3502 and an arm portion 3503. The light emitting device of the present invention can be used for the display portion 3502.

【0318】図17(G)はビデオカメラであり、本体3
601、表示部3602、筐体3603、外部接続ポー
ト3604、リモコン受信部3605、受像部360
6、バッテリー3607、音声入力部3608、操作キ
ー3609、接眼部3610等を含む。本発明の発光装
置は表示部3602に用いることができる。
FIG. 17G shows a video camera, which is a main body 3
601, display unit 3602, housing 3603, external connection port 3604, remote control receiving unit 3605, image receiving unit 360
6, a battery 3607, a voice input unit 3608, operation keys 3609, an eyepiece unit 3610, and the like. The light emitting device of the present invention can be used for the display portion 3602.

【0319】図17(H)は携帯電話であり、本体370
1、筐体3702、表示部3703、音声入力部370
4、音声出力部3705、操作キー3706、外部接続
ポート3707、アンテナ3708等を含む。本発明の
発光装置は表示部3703に用いることができる。な
お、表示部3703は黒色の背景に白色の文字を表示す
ることで携帯電話の消費電流を抑えることができる。
FIG. 17H shows a mobile phone, which is a main body 370.
1, housing 3702, display unit 3703, voice input unit 370
4, a voice output unit 3705, operation keys 3706, an external connection port 3707, an antenna 3708, and the like. The light emitting device of the present invention can be used for the display portion 3703. Note that the display portion 3703 can suppress current consumption of the mobile phone by displaying white characters on a black background.

【0320】なお、将来的に有機発光材料の発光輝度が
高くなれば、出力した画像情報を含む光をレンズ等で拡
大投影してフロント型若しくはリア型のプロジェクター
に用いることも可能となる。
If the emission brightness of the organic light emitting material becomes higher in the future, it is possible to magnify and project the output light containing the image information with a lens or the like and use it for a front type or rear type projector.

【0321】また、上記電子機器はインターネットやC
ATV(ケーブルテレビ)などの電子通信回線を通じて配
信された情報を表示することが多くなり、特に動画情報
を表示する機会が増してきている。有機発光材料の応答
速度は非常に高いため、発光装置は動画表示に好まし
い。
Further, the electronic equipment is the Internet or C
Information distributed through electronic communication lines such as ATV (cable television) is often displayed, and in particular, opportunities for displaying moving image information are increasing. Since the response speed of the organic light emitting material is very high, the light emitting device is suitable for displaying moving images.

【0322】また、発光装置は発光している部分が電力
を消費するため、発光部分が極力少なくなるように情報
を表示することが望ましい。従って、携帯情報端末、特
に携帯電話や音響再生装置のような文字情報を主とする
表示部に発光装置を用いる場合には、非発光部分を背景
として文字情報を発光部分で形成するように駆動するこ
とが望ましい。
Since the light emitting device consumes power in the light emitting portion, it is desirable to display information so that the light emitting portion is reduced as much as possible. Therefore, when a light emitting device is used in a display unit mainly for character information such as a mobile information terminal, a mobile phone or a sound reproducing device, it is driven so that the character information is formed in the light emitting portion with the non-light emitting portion as the background. It is desirable to do.

【0323】以上の様に、本発明の適用範囲は極めて広
く、あらゆる分野の電子機器に用いることが可能であ
る。また、本実施例の電子機器は実施例1〜13に示し
たいずれの構成の発光装置を用いても良い。
As described above, the applicable range of the present invention is extremely wide, and the present invention can be applied to electronic devices in all fields. In addition, the electronic apparatus of this embodiment may use the light emitting device having any of the configurations shown in Embodiments 1 to 13.

【発明の効果】本発明によると、容量手段の容量値等の
ばらつきの影響等を受けることなく、正常に画素ごとの
TFTのしきい値ばらつきを補正することが出来る。さ
らに、電荷の充電を行う期間と、ゲート信号線を選択し
て映像信号を画素に書き込む期間とを独立して設けるこ
とが出来るため、それぞれの動作に時間の余裕を持って
行わせることが可能である。よって、回路の高速動作が
可能となり、特にデジタル階調方式と時間階調方式とを
組み合わせた方法によって表示を行う際に、よりビット
数の高い映像信号を用いて高品質な映像の表示が可能と
なる。
According to the present invention, the variation in the threshold value of the TFT for each pixel can be corrected normally without being affected by the variation in the capacitance value of the capacitance means. Further, since the period for charging the electric charge and the period for selecting the gate signal line and writing the video signal in the pixel can be provided independently, each operation can be performed with a sufficient time margin. Is. Therefore, high-speed operation of the circuit is possible, and particularly when displaying with a method that combines the digital gradation method and the time gradation method, it is possible to display high-quality video using a video signal with a higher number of bits. Becomes

【0324】従来例と比べても、より簡単な動作原理に
基づいており、さらに素子数等が大きく増加することが
ないため、開口率等が低くなる心配もなく、大変効果的
といえる。
Compared with the conventional example, it is based on a simpler operating principle, and since the number of elements and the like do not increase significantly, there is no concern that the aperture ratio will decrease, and it can be said that it is very effective.

【図面の簡単な説明】[Brief description of drawings]

【図1】 本発明の発光装置における画素構成の一形
態を示す図。
FIG. 1 is a diagram showing one mode of a pixel structure in a light emitting device of the invention.

【図2】 図1に示した画素の駆動について説明する
図。
FIG. 2 is a diagram illustrating driving of the pixel shown in FIG.

【図3】 一般的に用いられる発光装置の画素の構成
例を示す図。
FIG. 3 is a diagram showing a configuration example of a pixel of a light emitting device which is generally used.

【図4】 デジタル映像信号を用いて時間階調方式に
よって駆動する場合の画素の構成を示す図。
FIG. 4 is a diagram showing a configuration of a pixel when driven by a time gray scale method using a digital video signal.

【図5】 しきい値ばらつきの補正が可能な画素の構
成を示す図。
FIG. 5 is a diagram showing a pixel configuration capable of correcting threshold variation.

【図6】 図5に示した画素の駆動について説明する
図。
6A and 6B are diagrams illustrating driving of the pixel illustrated in FIG.

【図7】 本発明の一実施例であるアナログ映像信号
入力方式の発光装置の構成例を示す図。
FIG. 7 is a diagram showing a configuration example of a light emitting device of an analog video signal input system which is an embodiment of the present invention.

【図8】 図7に示した発光装置におけるソース信号
線駆動回路およびゲート信号線駆動回路の構成例を示す
図。
8 is a diagram showing a configuration example of a source signal line driver circuit and a gate signal line driver circuit in the light emitting device shown in FIG.

【図9】 本発明の一実施例であるデジタル映像信号
入力方式の発光装置の構成例を示す図。
FIG. 9 is a diagram showing a configuration example of a light emitting device of a digital video signal input system which is an embodiment of the present invention.

【図10】 図9に示した発光装置におけるソース信
号線駆動回路の構成例を示す図。
10 is a diagram showing a configuration example of a source signal line driver circuit in the light emitting device shown in FIG.

【図11】 図8と異なる構成のゲート信号線駆動回
路の構成例を示す図。
11 is a diagram showing a configuration example of a gate signal line driver circuit having a different configuration from FIG.

【図12】 図11に示したゲート信号線駆動回路の
パルス出力タイミングを説明する図。
12 is a diagram illustrating pulse output timing of the gate signal line driver circuit illustrated in FIG.

【図13】 発光装置の製造工程例を示す図。FIG. 13 is a diagram showing an example of a manufacturing process of a light emitting device.

【図14】 発光装置の製造工程例を示す図。FIG. 14 is a diagram showing an example of a manufacturing process of a light emitting device.

【図15】 発光装置の製造工程例を示す図。FIG. 15 is a diagram showing an example of a manufacturing process of a light emitting device.

【図16】 発光装置の外観図および断面図。16A and 16B are an external view and a cross-sectional view of a light-emitting device.

【図17】 本発明が適用可能な電子機器の例を示す
図。
FIG. 17 is a diagram showing an example of an electronic device to which the present invention can be applied.

【図18】 本発明の発光装置における画素構成の一
実施例を示す図。
FIG. 18 is a diagram showing an example of a pixel configuration in a light emitting device of the invention.

【図19】 図18に示した画素の駆動について説明
する図。
19 is a diagram illustrating driving of the pixel shown in FIG.

【図20】 本発明の発光装置における画素構成の一
実施例および動作について示す図。
20A and 20B are diagrams showing an embodiment and operation of a pixel configuration in a light emitting device of the invention.

【図21】 本発明の発光装置における画素構成の一
実施例および動作について示す図。
21A and 21B are diagrams showing an example and operation of a pixel structure in a light emitting device of the invention.

【図22】 本発明の発光装置における画素構成の一
実施例および動作について示す図。
22A and 22B are diagrams showing an embodiment and operation of a pixel structure in a light emitting device of the invention.

【図23】 図22に示した画素構成のバリエーショ
ンについて示す図。
FIG. 23 is a diagram showing a variation of the pixel configuration shown in FIG. 22.

【図24】 本発明の画素を有する発光装置を、デジ
タル時間階調方式によって駆動する場合の、ゲート信号
線におけるタイミングチャートを示す図。
FIG. 24 is a diagram showing a timing chart of gate signal lines in the case where a light-emitting device having a pixel of the present invention is driven by a digital time gray scale method.

【図25】 図24のタイミングチャートに従ってゲ
ート信号線にパルスを出力するためのゲート信号線駆動
回路の構成を示す図。
25 is a diagram showing a configuration of a gate signal line drive circuit for outputting a pulse to a gate signal line according to the timing chart of FIG.

【図26】 本発明の動作原理を説明する図。FIG. 26 is a diagram for explaining the operation principle of the present invention.

【図27】 本発明のしきい値補正原理を用いて電流
源回路を構成する例を示す図。
FIG. 27 is a diagram showing an example of configuring a current source circuit using the threshold value correction principle of the present invention.

【図28】 本発明のしきい値補正原理を用いて電流
源回路を構成する例を示す図。
FIG. 28 is a diagram showing an example of configuring a current source circuit using the threshold value correction principle of the present invention.

【図29】 本発明のしきい値補正原理を用いて電流
源回路を構成する例を示す図。
FIG. 29 is a diagram showing an example of configuring a current source circuit using the threshold value correction principle of the present invention.

【図30】 本発明のしきい値補正原理を用いて電流
源回路を構成する例を示す図。
FIG. 30 is a diagram showing an example of configuring a current source circuit using the threshold value correction principle of the present invention.

【図31】 本発明のしきい値補正原理を用いて電流
源回路を構成する例を示す図。
FIG. 31 is a diagram showing an example of configuring a current source circuit using the threshold value correction principle of the present invention.

【図32】 本発明の発光装置における画素構成の一
実施例および動作について示す図。
32A and 32B are diagrams showing an example and operation of a pixel configuration in a light emitting device of the invention.

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H01L 29/786 H05B 33/14 A H05B 33/14 H01L 29/78 614 618C Fターム(参考) 3K007 AB03 AB17 BA06 DB03 GA00 5C080 AA06 BB05 DD05 DD28 EE28 FF11 JJ02 JJ03 JJ04 JJ06 5F110 AA30 BB02 BB04 CC02 DD01 DD02 DD03 DD05 DD13 DD14 DD15 DD17 EE01 EE02 EE03 EE04 EE06 EE09 EE11 EE14 EE23 EE44 EE45 FF02 FF04 FF09 FF28 FF30 FF36 GG01 GG02 GG13 GG15 GG25 GG26 GG32 GG43 GG45 GG47 GG51 HJ01 HJ04 HJ12 HJ13 HJ23 HL01 HL02 HL03 HL04 HL07 HL11 HL12 HL23 HM15 NN03 NN04 NN22 NN24 NN27 NN28 NN34 NN35 NN36 NN71 NN72 PP01 PP02 PP03 PP04 PP05 PP06 PP10 PP29 PP34 PP35 QQ04 QQ11 QQ19 QQ23 QQ24 QQ25 QQ28 ─────────────────────────────────────────────────── ─── Continuation of front page (51) Int.Cl. 7 Identification code FI theme code (reference) H01L 29/786 H05B 33/14 A H05B 33/14 H01L 29/78 614 618C F term (reference) 3K007 AB03 AB17 BA06 DB03 GA00 5C080 AA06 BB05 DD05 DD28 EE28 FF11 JJ02 JJ03 JJ04 JJ06 5F110 AA30 BB02 BB04 CC02 DD01 DD02 DD03 DD05 DD13 DD14 DD15 DD17 EE01 EE02 EE03 EE04 EE06 EE09 EE11 EE14 EE23 EE44 EE45 FF02 FF04 FF09 FF28 FF30 FF36 GG01 GG02 GG13 GG15 GG25 GG26 GG32 GG43 GG45 GG47 GG51 HJ01 HJ04 HJ12 HJ13 HJ23 HL01 HL02 HL03 HL04 HL07 HL11 HL12 HL23 HM15 NN03 NN04 NN22 NN24 NN27 NN28 NN34 NN35 NN36 NN71 NN72 PP01 PP02 PP03 PP04 PP05 PP06 PP10 PP29 PP34 PP35 QQ04 QQ11 QQ19 QQ23 QQ24 QQ25 QQ28

Claims (29)

【特許請求の範囲】[Claims] 【請求項1】発光素子が備えられた画素を有する発光装
置であって、 前記画素は、 電流供給線と、第1乃至第4のトランジスタと、容量手
段とを少なくとも有し、 前記第1のトランジスタのゲート電極は、前記第2のト
ランジスタの第1の電極および、前記容量手段の第1の
電極と電気的に接続され、第1の電極は、前記電流供給
線と電気的に接続され、第2の電極は、前記第2のトラ
ンジスタの第2の電極および、前記第3のトランジスタ
の第1の電極と電気的に接続され、 前記第2のトランジスタのゲート電極には、第1の信号
が入力され、 前記第3のトランジスタのゲート電極には、第2の信号
が入力され、 前記容量手段の第2の電極は、前記第4のトランジスタ
の第1の電極と電気的に接続され、 前記第4のトランジスタのゲート電極には、第3の信号
が入力され、第2の電極は、前記電流供給線と電気的に
接続された構成を有することを特徴とする発光装置。
1. A light emitting device having a pixel provided with a light emitting element, wherein the pixel has at least a current supply line, first to fourth transistors, and a capacitance means, The gate electrode of the transistor is electrically connected to the first electrode of the second transistor and the first electrode of the capacitance means, and the first electrode is electrically connected to the current supply line; The second electrode is electrically connected to the second electrode of the second transistor and the first electrode of the third transistor, and the gate electrode of the second transistor has a first signal A second signal is input to a gate electrode of the third transistor, a second electrode of the capacitance means is electrically connected to a first electrode of the fourth transistor, The gate of the fourth transistor A third signal is input to the first electrode, and the second electrode is configured to be electrically connected to the current supply line.
【請求項2】発光素子が備えられた画素を有する発光装
置であって、 前記画素は、 ソース信号線と、第1乃至第4のゲート信号線と、電流
供給線と、第1乃至第5のトランジスタと、容量手段
と、発光素子とを有し、 前記第1のトランジスタのゲート電極は、前記第1のゲ
ート信号線と電気的に接続され、第1の電極は、前記ソ
ース信号線と電気的に接続され、第2の電極は、前記容
量手段の第1の電極および、前記第2のトランジスタの
第1の電極と電気的に接続され、 前記第2のトランジスタのゲート電極は、前記第2のゲ
ート信号線と電気的に接続され、第2の電極は、前記電
流供給線と電気的に接続され、 前記容量手段の第2の電極は、前記第3のトランジスタ
の第1の電極および、前記第5のトランジスタのゲート
電極と電気的に接続され、 前記第3のトランジスタのゲート電極は、前記第3のゲ
ート信号線と電気的に接続され、第2の電極は、前記第
4のトランジスタの第1の電極および、前記第5のトラ
ンジスタの第1の電極と電気的に接続され、 前記第4のトランジスタのゲート電極は、前記第4のゲ
ート信号線と電気的に接続され、第2の電極は、前記発
光素子の第1の電極と電気的に接続され、 前記第5のトランジスタの第2の電極は、前記電流供給
線と電気的に接続されていることを特徴とする発光装
置。
2. A light emitting device having a pixel provided with a light emitting element, wherein the pixel has a source signal line, first to fourth gate signal lines, a current supply line, and first to fifth The transistor, the capacitor, and the light emitting element, the gate electrode of the first transistor is electrically connected to the first gate signal line, and the first electrode is the source signal line. Electrically connected, the second electrode is electrically connected to the first electrode of the capacitance means and the first electrode of the second transistor, and the gate electrode of the second transistor is The second electrode is electrically connected to the second gate signal line, the second electrode is electrically connected to the current supply line, and the second electrode of the capacitance means is the first electrode of the third transistor. And electrical connection with the gate electrode of the fifth transistor The gate electrode of the third transistor is electrically connected to the third gate signal line, and the second electrode is the first electrode of the fourth transistor and the fifth electrode. Electrically connected to a first electrode of a transistor, a gate electrode of the fourth transistor electrically connected to the fourth gate signal line, and a second electrode of the first electrode of the light emitting element. A light emitting device, wherein the light emitting device is electrically connected to an electrode, and the second electrode of the fifth transistor is electrically connected to the current supply line.
【請求項3】発光素子が備えられた画素を有する発光装
置であって、 前記画素は、 ソース信号線と、第1乃至第3のゲート信号線と、電流
供給線と、第1乃至第5のトランジスタと、容量手段
と、発光素子とを有し、 前記第1のトランジスタのゲート電極は、前記第1のゲ
ート信号線と電気的に接続され、第1の電極は、前記ソ
ース信号線と電気的に接続され、第2の電極は、前記容
量手段の第1の電極および、前記第2のトランジスタの
第1の電極と電気的に接続され、 前記第2のトランジスタのゲート電極は、前記第2のゲ
ート信号線と電気的に接続され、第2の電極は、前記電
流供給線と電気的に接続され、 前記容量手段の第2の電極は、前記第3のトランジスタ
の第1の電極および、前記第5のトランジスタのゲート
電極と電気的に接続され、 前記第3のトランジスタのゲート電極は、前記第2のゲ
ート信号線と電気的に接続され、第2の電極は、前記第
4のトランジスタの第1の電極および、前記第5のトラ
ンジスタの第1の電極と電気的に接続され、 前記第4のトランジスタのゲート電極は、前記第3のゲ
ート信号線と電気的に接続され、第2の電極は、前記発
光素子の第1の電極と電気的に接続され、 前記第5のトランジスタの第2の電極は、前記電流供給
線と電気的に接続されていることを特徴とする発光装
置。
3. A light emitting device having a pixel provided with a light emitting element, wherein the pixel is a source signal line, first to third gate signal lines, a current supply line, and first to fifth. The transistor, the capacitor, and the light emitting element, the gate electrode of the first transistor is electrically connected to the first gate signal line, and the first electrode is the source signal line. Electrically connected, the second electrode is electrically connected to the first electrode of the capacitance means and the first electrode of the second transistor, and the gate electrode of the second transistor is The second electrode is electrically connected to the second gate signal line, the second electrode is electrically connected to the current supply line, and the second electrode of the capacitance means is the first electrode of the third transistor. And electrical connection with the gate electrode of the fifth transistor The gate electrode of the third transistor is electrically connected to the second gate signal line, and the second electrode is the first electrode of the fourth transistor and the fifth electrode. Electrically connected to a first electrode of the transistor, a gate electrode of the fourth transistor electrically connected to the third gate signal line, and a second electrode of the first electrode of the light emitting element. A light emitting device, wherein the light emitting device is electrically connected to an electrode, and the second electrode of the fifth transistor is electrically connected to the current supply line.
【請求項4】発光素子が備えられた画素を有する発光装
置であって、 前記画素は、 ソース信号線と、第1乃至第4のゲート信号線と、電流
供給線と、第1乃至第5のトランジスタと、容量手段
と、発光素子とを有し、 前記第1のトランジスタのゲート電極は、前記第1のゲ
ート信号線と電気的に接続され、第1の電極は、前記ソ
ース信号線と電気的に接続され、第2の電極は、前記第
2のトランジスタの第1の電極および、前記容量手段の
第1の電極と電気的に接続され、 前記第2のトランジスタのゲート電極は、前記第2のゲ
ート信号線と電気的に接続され、第2の電極は、前記第
4のトランジスタの第1の電極および、前記第5のトラ
ンジスタの第1の電極と電気的に接続され、 前記容量手段の第2の電極は、前記第3のトランジスタ
の第1の電極および、前記第5のトランジスタのゲート
電極と電気的に接続され、 前記第3のトランジスタのゲート電極は、前記第3のゲ
ート信号線と電気的に接続され、第2の電極は、前記第
5のトランジスタの第2の電極および、前記発光素子の
第1の電極と電気的に接続され、 前記第4のトランジスタのゲート電極は、前記第4のゲ
ート信号線と電気的に接続され、第2の電極は、前記電
流供給線と電気的に接続されていることを特徴とする発
光装置。
4. A light emitting device having a pixel provided with a light emitting element, wherein the pixel has a source signal line, first to fourth gate signal lines, a current supply line, and first to fifth The transistor, the capacitor, and the light emitting element, the gate electrode of the first transistor is electrically connected to the first gate signal line, and the first electrode is the source signal line. Electrically connected, the second electrode is electrically connected to the first electrode of the second transistor and the first electrode of the capacitance means, and the gate electrode of the second transistor is A second electrode electrically connected to the second gate signal line, a second electrode electrically connected to the first electrode of the fourth transistor and a first electrode of the fifth transistor, and the capacitor The second electrode of the means is the third transistor. Electrically connected to the first electrode and the gate electrode of the fifth transistor, the gate electrode of the third transistor is electrically connected to the third gate signal line, and the second electrode Is electrically connected to the second electrode of the fifth transistor and the first electrode of the light emitting element, and the gate electrode of the fourth transistor is electrically connected to the fourth gate signal line. The light-emitting device is connected, and the second electrode is electrically connected to the current supply line.
【請求項5】発光素子が備えられた画素を有する発光装
置であって、 前記画素は、 ソース信号線と、第1乃至第3のゲート信号線と、電流
供給線と、第1乃至第5のトランジスタと、容量手段
と、発光素子とを有し、前記第1のトランジスタのゲー
ト電極は、前記第1のゲート信号線と電気的に接続さ
れ、第1の電極は、前記ソース信号線と電気的に接続さ
れ、第2の電極は、前記第2のトランジスタの第1の電
極および、前記容量手段の第1の電極と電気的に接続さ
れ、 前記第2のトランジスタのゲート電極は、前記第2のゲ
ート信号線と電気的に接続され、第2の電極は、前記第
4のトランジスタの第1の電極および、前記第5のトラ
ンジスタの第1の電極と電気的に接続され、 前記容量手段の第2の電極は、前記第3のトランジスタ
の第1の電極および、前記第5のトランジスタのゲート
電極と電気的に接続され、 前記第3のトランジスタのゲート電極は、前記第2のゲ
ート信号線と電気的に接続され、第2の電極は、前記第
5のトランジスタの第2の電極および、前記発光素子の
第1の電極と電気的に接続され、 前記第4のトランジスタのゲート電極は、前記第3のゲ
ート信号線と電気的に接続され、第2の電極は、前記電
流供給線と電気的に接続されていることを特徴とする発
光装置。
5. A light emitting device having a pixel provided with a light emitting element, wherein the pixel has a source signal line, first to third gate signal lines, a current supply line, and first to fifth The transistor, the capacitor means, and the light emitting element, the gate electrode of the first transistor is electrically connected to the first gate signal line, and the first electrode is the source signal line. Electrically connected, the second electrode is electrically connected to the first electrode of the second transistor and the first electrode of the capacitance means, and the gate electrode of the second transistor is A second electrode electrically connected to the second gate signal line, a second electrode electrically connected to the first electrode of the fourth transistor and a first electrode of the fifth transistor, and the capacitor The second electrode of the means is the third transistor Is electrically connected to the first electrode and the gate electrode of the fifth transistor, the gate electrode of the third transistor is electrically connected to the second gate signal line, and the second electrode Is electrically connected to the second electrode of the fifth transistor and the first electrode of the light emitting element, and the gate electrode of the fourth transistor is electrically connected to the third gate signal line. The light-emitting device is connected, and the second electrode is electrically connected to the current supply line.
【請求項6】発光素子が備えられた画素を有する発光装
置であって、 前記画素は、 ソース信号線と、第1乃至第5のゲート信号線と、電流
供給線と、第1乃至第6のトランジスタと、容量手段
と、発光素子とを有し、 前記第1のトランジスタのゲート電極は、前記第1のゲ
ート信号線と電気的に接続され、第1の電極は、前記ソ
ース信号線と電気的に接続され、第2の電極は、前記容
量手段の第1の電極および、前記第2のトランジスタの
第1の電極と電気的に接続され、 前記第2のトランジスタのゲート電極は、前記第2のゲ
ート信号線と電気的に接続され、第2の電極は、前記電
流供給線と電気的に接続され、 前記容量手段の第2の電極は、前記第3のトランジスタ
の第1の電極および、前記第5のトランジスタのゲート
電極と電気的に接続され、 前記第3のトランジスタのゲート電極は、前記第3のゲ
ート信号線と電気的に接続され、第2の電極は、前記第
4のトランジスタの第1の電極および、前記第5のトラ
ンジスタの第1の電極と電気的に接続され、 前記第4のトランジスタのゲート電極は、前記第4のゲ
ート信号線と電気的に接続され、第2の電極は、前記発
光素子の第1の電極と電気的に接続され、 前記第5のトランジスタの第2の電極は、前記電流供給
線と電気的に接続され、 前記第6のトランジスタのゲート電極は、前記第5のゲ
ート信号線と電気的に接続され、第1の電極は、前記第
3のトランジスタの第1の電極もしくは、前記第3のト
ランジスタの第2の電極と電気的に接続されていること
を特徴とする発光装置。
6. A light emitting device having a pixel provided with a light emitting element, wherein the pixel is a source signal line, first to fifth gate signal lines, a current supply line, and first to sixth. The transistor, the capacitor, and the light emitting element, the gate electrode of the first transistor is electrically connected to the first gate signal line, and the first electrode is the source signal line. Electrically connected, the second electrode is electrically connected to the first electrode of the capacitance means and the first electrode of the second transistor, and the gate electrode of the second transistor is The second electrode is electrically connected to the second gate signal line, the second electrode is electrically connected to the current supply line, and the second electrode of the capacitance means is the first electrode of the third transistor. And electrical connection with the gate electrode of the fifth transistor The gate electrode of the third transistor is electrically connected to the third gate signal line, and the second electrode is the first electrode of the fourth transistor and the fifth electrode. Electrically connected to a first electrode of a transistor, a gate electrode of the fourth transistor electrically connected to the fourth gate signal line, and a second electrode of the first electrode of the light emitting element. Electrically connected to an electrode, a second electrode of the fifth transistor electrically connected to the current supply line, and a gate electrode of the sixth transistor electrically connected to the fifth gate signal line. And the first electrode is electrically connected to the first electrode of the third transistor or the second electrode of the third transistor.
【請求項7】発光素子が備えられた画素を有する発光装
置であって、 前記画素は、 ソース信号線と、第1乃至第4のゲート信号線と、電流
供給線と、第1乃至第6のトランジスタと、容量手段
と、発光素子とを有し、 前記第1のトランジスタのゲート電極は、前記第1のゲ
ート信号線と電気的に接続され、第1の電極は、前記ソ
ース信号線と電気的に接続され、第2の電極は、前記容
量手段の第1の電極および、前記第2のトランジスタの
第1の電極と電気的に接続され、 前記第2のトランジスタのゲート電極は、前記第2のゲ
ート信号線と電気的に接続され、第2の電極は、前記電
流供給線と電気的に接続され、 前記容量手段の第2の電極は、前記第3のトランジスタ
の第1の電極および、前記第5のトランジスタのゲート
電極と電気的に接続され、 前記第3のトランジスタのゲート電極は、前記第2のゲ
ート信号線と電気的に接続され、第2の電極は、前記第
4のトランジスタの第1の電極および、前記第5のトラ
ンジスタの第1の電極と電気的に接続され、 前記第4のトランジスタのゲート電極は、前記第3のゲ
ート信号線と電気的に接続され、第2の電極は、前記発
光素子の第1の電極と電気的に接続され、 前記第5のトランジスタの第2の電極は、前記電流供給
線と電気的に接続され、 前記第6のトランジスタのゲート電極は、前記第4のゲ
ート信号線と電気的に接続され、第1の電極は、前記第
3のトランジスタの第1の電極もしくは、前記第3のト
ランジスタの第2の電極と電気的に接続されていること
を特徴とする発光装置。
7. A light emitting device having a pixel provided with a light emitting element, wherein the pixel has a source signal line, first to fourth gate signal lines, a current supply line, and first to sixth The transistor, the capacitor, and the light emitting element, the gate electrode of the first transistor is electrically connected to the first gate signal line, and the first electrode is the source signal line. Electrically connected, the second electrode is electrically connected to the first electrode of the capacitance means and the first electrode of the second transistor, and the gate electrode of the second transistor is The second electrode is electrically connected to the second gate signal line, the second electrode is electrically connected to the current supply line, and the second electrode of the capacitance means is the first electrode of the third transistor. And electrical connection with the gate electrode of the fifth transistor The gate electrode of the third transistor is electrically connected to the second gate signal line, and the second electrode is the first electrode of the fourth transistor and the fifth electrode. Electrically connected to a first electrode of the transistor, a gate electrode of the fourth transistor electrically connected to the third gate signal line, and a second electrode of the first electrode of the light emitting element. Electrically connected to an electrode, a second electrode of the fifth transistor electrically connected to the current supply line, and a gate electrode of the sixth transistor electrically connected to the fourth gate signal line. And the first electrode is electrically connected to the first electrode of the third transistor or the second electrode of the third transistor.
【請求項8】発光素子が備えられた画素を有する発光装
置であって、 前記画素は、 ソース信号線と、第1乃至第4のゲート信号線と、電流
供給線と、第1乃至第6のトランジスタと、容量手段
と、発光素子とを有し、 前記第1のトランジスタのゲート電極は、前記第1のゲ
ート信号線と電気的に接続され、第1の電極は、前記ソ
ース信号線と電気的に接続され、第2の電極は、前記容
量手段の第1の電極および、前記第2のトランジスタの
第1の電極と電気的に接続され、 前記第2のトランジスタのゲート電極は、前記第2のゲ
ート信号線と電気的に接続され、第2の電極は、前記第
5のトランジスタの第1の電極および、前記第6のトラ
ンジスタの第1の電極と電気的に接続され、 前記容量手段の第2の電極は、前記第3のトランジスタ
の第1の電極と、前記第5のトランジスタのゲート電極
と、前記第6のトランジスタのゲート電極と電気的に接
続され、 前記第3のトランジスタのゲート電極は、前記第3のゲ
ート信号線と電気的に接続され、第2の電極は、前記第
4のトランジスタの第1の電極および、前記第5のトラ
ンジスタの第2の電極と電気的に接続され、 前記第4のトランジスタのゲート電極は、前記第4のゲ
ート信号線と電気的に接続され、第2の電極は、前記発
光素子の第1の電極と電気的に接続され、 前記第6のトランジスタの第2の電極は、前記電流供給
線と電気的に接続されていることを特徴とする発光装
置。
8. A light emitting device having a pixel provided with a light emitting element, wherein the pixel is a source signal line, first to fourth gate signal lines, a current supply line, and first to sixth. The transistor, the capacitor, and the light emitting element, the gate electrode of the first transistor is electrically connected to the first gate signal line, and the first electrode is the source signal line. Electrically connected, the second electrode is electrically connected to the first electrode of the capacitance means and the first electrode of the second transistor, and the gate electrode of the second transistor is The second electrode is electrically connected to the second gate signal line, the second electrode is electrically connected to the first electrode of the fifth transistor and the first electrode of the sixth transistor, and the capacitor The second electrode of the means is the third transistor. Electrically connected to the first electrode, the gate electrode of the fifth transistor, and the gate electrode of the sixth transistor, and the gate electrode of the third transistor is connected to the third gate signal line. Electrically connected, the second electrode is electrically connected to the first electrode of the fourth transistor and the second electrode of the fifth transistor, and the gate electrode of the fourth transistor is electrically connected. Electrically connected to the fourth gate signal line, a second electrode electrically connected to the first electrode of the light emitting element, and a second electrode of the sixth transistor connected to the current A light-emitting device, which is electrically connected to a supply line.
【請求項9】発光素子が備えられた画素を有する発光装
置であって、 前記画素は、 ソース信号線と、第1乃至第3のゲート信号線と、電流
供給線と、第1乃至第6のトランジスタと、容量手段
と、発光素子とを有し、 前記第1のトランジスタのゲート電極は、前記第1のゲ
ート信号線と電気的に接続され、第1の電極は、前記ソ
ース信号線と電気的に接続され、第2の電極は、前記容
量手段の第1の電極および、前記第2のトランジスタの
第1の電極と電気的に接続され、 前記第2のトランジスタのゲート電極は、前記第2のゲ
ート信号線と電気的に接続され、第2の電極は、前記第
5のトランジスタの第1の電極および、前記第6のトラ
ンジスタの第1の電極と電気的に接続され、 前記容量手段の第2の電極は、前記第3のトランジスタ
の第1の電極と、前記第5のトランジスタのゲート電極
と、前記第6のトランジスタのゲート電極と電気的に接
続され、 前記第3のトランジスタのゲート電極は、前記第2のゲ
ート信号線と電気的に接続され、第2の電極は、前記第
4のトランジスタの第1の電極および、前記第5のトラ
ンジスタの第2の電極と電気的に接続され、 前記第4のトランジスタのゲート電極は、前記第3のゲ
ート信号線と電気的に接続され、第2の電極は、前記発
光素子の第1の電極と電気的に接続され、 前記第6のトランジスタの第2の電極は、前記電流供給
線と電気的に接続されていることを特徴とする発光装
置。
9. A light emitting device having a pixel provided with a light emitting element, wherein the pixel includes a source signal line, first to third gate signal lines, a current supply line, and first to sixth pixels. The transistor, the capacitor, and the light emitting element, the gate electrode of the first transistor is electrically connected to the first gate signal line, and the first electrode is the source signal line. Electrically connected, the second electrode is electrically connected to the first electrode of the capacitance means and the first electrode of the second transistor, and the gate electrode of the second transistor is The second electrode is electrically connected to the second gate signal line, the second electrode is electrically connected to the first electrode of the fifth transistor and the first electrode of the sixth transistor, and the capacitor The second electrode of the means is the third transistor. Electrically connected to the first electrode, the gate electrode of the fifth transistor, and the gate electrode of the sixth transistor, and the gate electrode of the third transistor is connected to the second gate signal line. Electrically connected, the second electrode is electrically connected to the first electrode of the fourth transistor and the second electrode of the fifth transistor, and the gate electrode of the fourth transistor is electrically connected. Electrically connected to the third gate signal line, a second electrode electrically connected to the first electrode of the light emitting element, and a second electrode of the sixth transistor connected to the current A light-emitting device, which is electrically connected to a supply line.
【請求項10】発光素子が備えられた画素を有する発光
装置であって、 前記画素は、 ソース信号線と、第1乃至第4のゲート信号線と、電流
供給線と、第1乃至第6のトランジスタと、容量手段
と、発光素子とを有し、 前記第1のトランジスタのゲート電極は、前記第1のゲ
ート信号線と電気的に接続され、第1の電極は、前記ソ
ース信号線と電気的に接続され、第2の電極は、前記容
量手段の第1の電極および、前記第2のトランジスタの
第1の電極と電気的に接続され、 前記第2のトランジスタのゲート電極は、前記第2のゲ
ート信号線と電気的に接続され、第2の電極は、前記第
5のトランジスタの第1の電極および、前記第6のトラ
ンジスタの第1の電極と電気的に接続され、 前記容量手段の第2の電極は、前記第3のトランジスタ
の第1の電極と、前記第5のトランジスタのゲート電極
と、前記第6のトランジスタのゲート電極と電気的に接
続され、 前記第3のトランジスタのゲート電極は、前記第3のゲ
ート信号線と電気的に接続され、第2の電極は、前記第
5のトランジスタの第2の電極および、前記発光素子の
第1の電極と電気的に接続され、 前記第4のトランジスタのゲート電極は、前記第4のゲ
ート信号線と電気的に接続され、第1の電極は、前記第
6のトランジスタの第2の電極と電気的に接続され、第
2の電極は、前記電流供給線と電気的に接続されている
ことを特徴とする発光装置。
10. A light emitting device having a pixel provided with a light emitting element, wherein the pixel is a source signal line, first to fourth gate signal lines, a current supply line, and first to sixth. The transistor, the capacitor, and the light emitting element, the gate electrode of the first transistor is electrically connected to the first gate signal line, and the first electrode is the source signal line. Electrically connected, the second electrode is electrically connected to the first electrode of the capacitance means and the first electrode of the second transistor, and the gate electrode of the second transistor is The second electrode is electrically connected to the second gate signal line, the second electrode is electrically connected to the first electrode of the fifth transistor and the first electrode of the sixth transistor, and the capacitor The second electrode of the means is the third transistor. Electrically connected to the first electrode of the third transistor, the gate electrode of the fifth transistor, and the gate electrode of the sixth transistor, and the gate electrode of the third transistor is the third gate signal line. The second electrode is electrically connected to the second electrode of the fifth transistor and the first electrode of the light emitting element, and the gate electrode of the fourth transistor is The first electrode is electrically connected to the fourth gate signal line, the first electrode is electrically connected to the second electrode of the sixth transistor, and the second electrode is electrically connected to the current supply line. A light-emitting device characterized by being connected to.
【請求項11】発光素子が備えられた画素を有する発光
装置であって、 前記画素は、 ソース信号線と、第1乃至第3のゲート信号線と、電流
供給線と、第1乃至第6のトランジスタと、容量手段
と、発光素子とを有し、 前記第1のトランジスタのゲート電極は、前記第1のゲ
ート信号線と電気的に接続され、第1の電極は、前記ソ
ース信号線と電気的に接続され、第2の電極は、前記容
量手段の第1の電極および、前記第2のトランジスタの
第1の電極と電気的に接続され、 前記第2のトランジスタのゲート電極は、前記第2のゲ
ート信号線と電気的に接続され、第2の電極は、前記第
5のトランジスタの第1の電極および、前記第6のトラ
ンジスタの第1の電極と電気的に接続され、 前記容量手段の第2の電極は、前記第3のトランジスタ
の第1の電極と、前記第5のトランジスタのゲート電極
と、前記第6のトランジスタのゲート電極と電気的に接
続され、 前記第3のトランジスタのゲート電極は、前記第2のゲ
ート信号線と電気的に接続され、第2の電極は、前記第
5のトランジスタの第2の電極および、前記発光素子の
第1の電極と電気的に接続され、 前記第4のトランジスタのゲート電極は、前記第3のゲ
ート信号線と電気的に接続され、第1の電極は、前記第
6のトランジスタの第2の電極と電気的に接続され、第
2の電極は、前記電流供給線と電気的に接続されている
ことを特徴とする発光装置。
11. A light emitting device having a pixel provided with a light emitting element, wherein the pixel has a source signal line, first to third gate signal lines, a current supply line, and first to sixth. The transistor, the capacitor, and the light emitting element, the gate electrode of the first transistor is electrically connected to the first gate signal line, and the first electrode is the source signal line. Electrically connected, the second electrode is electrically connected to the first electrode of the capacitance means and the first electrode of the second transistor, and the gate electrode of the second transistor is The second electrode is electrically connected to the second gate signal line, the second electrode is electrically connected to the first electrode of the fifth transistor and the first electrode of the sixth transistor, and the capacitor The second electrode of the means is the third transistor. Electrically connected to the first electrode of the third transistor, the gate electrode of the fifth transistor, and the gate electrode of the sixth transistor, and the gate electrode of the third transistor is connected to the second gate signal line. The second electrode is electrically connected to the second electrode of the fifth transistor and the first electrode of the light emitting element, and the gate electrode of the fourth transistor is The third electrode is electrically connected to the third gate signal line, the first electrode is electrically connected to the second electrode of the sixth transistor, and the second electrode is electrically connected to the current supply line. A light-emitting device characterized by being connected to.
【請求項12】発光素子が備えられた画素を有する発光
装置であって、 前記画素は、 ソース信号線と、第1乃至第4のゲート信号線と、電流
供給線と、第1乃至第6のトランジスタと、容量手段
と、発光素子とを有し、 前記第1のトランジスタのゲート電極は、前記第1のゲ
ート信号線と電気的に接続され、第1の電極は、前記ソ
ース信号線と電気的に接続され、第2の電極は、前記容
量手段の第1の電極および、前記第2のトランジスタの
第1の電極と電気的に接続され、 前記第2のトランジスタのゲート電極は、前記第2のゲ
ート信号線と電気的に接続され、第2の電極は、前記第
4のトランジスタの第1の電極および、前記第5のトラ
ンジスタの第1の電極と電気的に接続され、 前記容量手段の第2の電極は、前記第3のトランジスタ
の第1の電極と、前記第5のトランジスタのゲート電極
と、前記第6のトランジスタのゲート電極と電気的に接
続され、 前記第3のトランジスタのゲート電極は、前記第3のゲ
ート信号線と電気的に接続され、第2の電極は、前記第
5のトランジスタの第2の電極および、前記発光素子の
第1の電極と電気的に接続され、 前記第4のトランジスタのゲート電極は、前記第4のゲ
ート信号線と電気的に接続され、第2の電極は、前記第
6のトランジスタの第1の電極と電気的に接続され、 前記第6のトランジスタの第2の電極は、前記電流供給
線と電気的に接続されていることを特徴とする発光装
置。
12. A light emitting device having a pixel provided with a light emitting element, wherein the pixel has a source signal line, first to fourth gate signal lines, a current supply line, and first to sixth. The transistor, the capacitor, and the light emitting element, the gate electrode of the first transistor is electrically connected to the first gate signal line, and the first electrode is the source signal line. Electrically connected, the second electrode is electrically connected to the first electrode of the capacitance means and the first electrode of the second transistor, and the gate electrode of the second transistor is A second electrode electrically connected to the second gate signal line, a second electrode electrically connected to the first electrode of the fourth transistor and a first electrode of the fifth transistor, and the capacitor The second electrode of the means is the third transistor. Electrically connected to the first electrode of the third transistor, the gate electrode of the fifth transistor, and the gate electrode of the sixth transistor, and the gate electrode of the third transistor is the third gate signal line. The second electrode is electrically connected to the second electrode of the fifth transistor and the first electrode of the light emitting element, and the gate electrode of the fourth transistor is The second electrode is electrically connected to the fourth gate signal line, the second electrode is electrically connected to the first electrode of the sixth transistor, and the second electrode of the sixth transistor is A light-emitting device, which is electrically connected to a current supply line.
【請求項13】発光素子が備えられた画素を有する発光
装置であって、 前記画素は、 ソース信号線と、第1乃至第3のゲート信号線と、電流
供給線と、第1乃至第6のトランジスタと、容量手段
と、発光素子とを有し、 前記第1のトランジスタのゲート電極は、前記第1のゲ
ート信号線と電気的に接続され、第1の電極は、前記ソ
ース信号線と電気的に接続され、第2の電極は、前記容
量手段の第1の電極および、前記第2のトランジスタの
第1の電極と電気的に接続され、 前記第2のトランジスタのゲート電極は、前記第2のゲ
ート信号線と電気的に接続され、第2の電極は、前記第
4のトランジスタの第1の電極および、前記第5のトラ
ンジスタの第1の電極と電気的に接続され、 前記容量手段の第2の電極は、前記第3のトランジスタ
の第1の電極と、前記第5のトランジスタのゲート電極
と、前記第6のトランジスタのゲート電極と電気的に接
続され、 前記第3のトランジスタのゲート電極は、前記第2のゲ
ート信号線と電気的に接続され、第2の電極は、前記第
5のトランジスタの第2の電極および、前記発光素子の
第1の電極と電気的に接続され、 前記第4のトランジスタのゲート電極は、前記第3のゲ
ート信号線と電気的に接続され、第2の電極は、前記第
6のトランジスタの第1の電極と電気的に接続され、 前記第6のトランジスタの第2の電極は、前記電流供給
線と電気的に接続されていることを特徴とする発光装
置。
13. A light emitting device having a pixel provided with a light emitting element, wherein the pixel is a source signal line, first to third gate signal lines, a current supply line, and first to sixth. The transistor, the capacitor, and the light emitting element, the gate electrode of the first transistor is electrically connected to the first gate signal line, and the first electrode is the source signal line. Electrically connected, the second electrode is electrically connected to the first electrode of the capacitance means and the first electrode of the second transistor, and the gate electrode of the second transistor is A second electrode electrically connected to the second gate signal line, a second electrode electrically connected to the first electrode of the fourth transistor and a first electrode of the fifth transistor, and the capacitor The second electrode of the means is the third transistor. Electrically connected to the first electrode of the third transistor, the gate electrode of the fifth transistor, and the gate electrode of the sixth transistor, and the gate electrode of the third transistor is connected to the second gate signal line. The second electrode is electrically connected to the second electrode of the fifth transistor and the first electrode of the light emitting element, and the gate electrode of the fourth transistor is The second electrode is electrically connected to the third gate signal line, the second electrode is electrically connected to the first electrode of the sixth transistor, and the second electrode of the sixth transistor is A light-emitting device, which is electrically connected to a current supply line.
【請求項14】発光素子が備えられた画素を有する発光
装置であって、 前記画素は、 ソース信号線と、第1乃至第5のゲート信号線と、電流
供給線と、第1乃至第7のトランジスタと、容量手段
と、発光素子とを有し、 前記第1のトランジスタのゲート電極は、前記第1のゲ
ート信号線と電気的に接続され、第1の電極は、前記ソ
ース信号線と電気的に接続され、第2の電極は、前記容
量手段の第1の電極および、前記第2のトランジスタの
第1の電極と電気的に接続され、 前記第2のトランジスタのゲート電極は、前記第2のゲ
ート信号線と電気的に接続され、第2の電極は、前記第
5のトランジスタの第1の電極および、前記第6のトラ
ンジスタの第1の電極と電気的に接続され、 前記容量手段の第2の電極は、前記第3のトランジスタ
の第1の電極と、前記第5のトランジスタのゲート電極
と、前記第6のトランジスタのゲート電極と電気的に接
続され、 前記第3のトランジスタのゲート電極は、前記第3のゲ
ート信号線と電気的に接続され、第2の電極は、前記第
5のトランジスタの第2の電極および、前記発光素子の
第1の電極と電気的に接続され、 前記第4のトランジスタのゲート電極は、前記第4のゲ
ート信号線と電気的に接続され、第1の電極は、前記第
6のトランジスタの第2の電極と電気的に接続され、第
2の電極は、前記電流供給線と電気的に接続され、 前記第7のトランジスタのゲート電極は、前記第5のゲ
ート信号線と電気的に接続され、第1の電極は、前記第
3のトランジスタの第1の電極もしくは、前記第3のト
ランジスタの第2の電極と電気的に接続されていること
を特徴とする発光装置。
14. A light emitting device having a pixel provided with a light emitting element, wherein the pixel has a source signal line, first to fifth gate signal lines, a current supply line, and first to seventh. The transistor, the capacitor, and the light emitting element, the gate electrode of the first transistor is electrically connected to the first gate signal line, and the first electrode is the source signal line. Electrically connected, the second electrode is electrically connected to the first electrode of the capacitance means and the first electrode of the second transistor, and the gate electrode of the second transistor is The second electrode is electrically connected to the second gate signal line, the second electrode is electrically connected to the first electrode of the fifth transistor and the first electrode of the sixth transistor, and the capacitor The second electrode of the means is the third transistor. Electrically connected to the first electrode of the third transistor, the gate electrode of the fifth transistor, and the gate electrode of the sixth transistor, and the gate electrode of the third transistor is the third gate signal line. The second electrode is electrically connected to the second electrode of the fifth transistor and the first electrode of the light emitting element, and the gate electrode of the fourth transistor is The first electrode is electrically connected to the fourth gate signal line, the first electrode is electrically connected to the second electrode of the sixth transistor, and the second electrode is electrically connected to the current supply line. The gate electrode of the seventh transistor is electrically connected to the fifth gate signal line, and the first electrode is the first electrode of the third transistor or the third electrode of the third transistor. Second electrode of transistor and electricity A light-emitting device characterized in that they are electrically connected.
【請求項15】発光素子が備えられた画素を有する発光
装置であって、 前記画素は、 ソース信号線と、第1乃至第4のゲート信号線と、電流
供給線と、第1乃至第7のトランジスタと、容量手段
と、発光素子とを有し、 前記第1のトランジスタのゲート電極は、前記第1のゲ
ート信号線と電気的に接続され、第1の電極は、前記ソ
ース信号線と電気的に接続され、第2の電極は、前記容
量手段の第1の電極および、前記第2のトランジスタの
第1の電極と電気的に接続され、 前記第2のトランジスタのゲート電極は、前記第2のゲ
ート信号線と電気的に接続され、第2の電極は、前記第
5のトランジスタの第1の電極および、前記第6のトラ
ンジスタの第1の電極と電気的に接続され、 前記容量手段の第2の電極は、前記第3のトランジスタ
の第1の電極と、前記第5のトランジスタのゲート電極
と、前記第6のトランジスタのゲート電極と電気的に接
続され、 前記第3のトランジスタのゲート電極は、前記第2のゲ
ート信号線と電気的に接続され、第2の電極は、前記第
5のトランジスタの第2の電極および、前記発光素子の
第1の電極と電気的に接続され、 前記第4のトランジスタのゲート電極は、前記第3のゲ
ート信号線と電気的に接続され、第1の電極は、前記第
6のトランジスタの第2の電極と電気的に接続され、第
2の電極は、前記電流供給線と電気的に接続され、 前記第7のトランジスタのゲート電極は、前記第4のゲ
ート信号線と電気的に接続され、第1の電極は、前記第
3のトランジスタの第1の電極もしくは、前記第3のト
ランジスタの第2の電極と電気的に接続されていること
を特徴とする発光装置。
15. A light emitting device having a pixel provided with a light emitting element, wherein the pixel has a source signal line, first to fourth gate signal lines, a current supply line, and first to seventh lines. The transistor, the capacitor, and the light emitting element, the gate electrode of the first transistor is electrically connected to the first gate signal line, and the first electrode is the source signal line. Electrically connected, the second electrode is electrically connected to the first electrode of the capacitance means and the first electrode of the second transistor, and the gate electrode of the second transistor is The second electrode is electrically connected to the second gate signal line, the second electrode is electrically connected to the first electrode of the fifth transistor and the first electrode of the sixth transistor, and the capacitor The second electrode of the means is the third transistor. Electrically connected to the first electrode of the third transistor, the gate electrode of the fifth transistor, and the gate electrode of the sixth transistor, and the gate electrode of the third transistor is connected to the second gate signal line. The second electrode is electrically connected to the second electrode of the fifth transistor and the first electrode of the light emitting element, and the gate electrode of the fourth transistor is The third electrode is electrically connected to the third gate signal line, the first electrode is electrically connected to the second electrode of the sixth transistor, and the second electrode is electrically connected to the current supply line. The gate electrode of the seventh transistor is electrically connected to the fourth gate signal line, and the first electrode is the first electrode of the third transistor or the third electrode. Second electrode of transistor and electricity A light-emitting device characterized in that they are electrically connected.
【請求項16】発光素子が備えられた画素を有する発光
装置であって、 前記画素は、 ソース信号線と、第1乃至第5のゲート信号線と、電流
供給線と、第1乃至第7のトランジスタと、容量手段
と、発光素子とを有し、 前記第1のトランジスタのゲート電極は、前記第1のゲ
ート信号線と電気的に接続され、第1の電極は、前記ソ
ース信号線と電気的に接続され、第2の電極は、前記容
量手段の第1の電極および、前記第2のトランジスタの
第1の電極と電気的に接続され、 前記第2のトランジスタのゲート電極は、前記第2のゲ
ート信号線と電気的に接続され、第2の電極は、前記第
4のトランジスタの第1の電極および、前記第5のトラ
ンジスタの第1の電極と電気的に接続され、 前記容量手段の第2の電極は、前記第3のトランジスタ
の第1の電極と、前記第5のトランジスタのゲート電極
と、前記第6のトランジスタのゲート電極と電気的に接
続され、 前記第3のトランジスタのゲート電極は、前記第3のゲ
ート信号線と電気的に接続され、第2の電極は、前記第
5のトランジスタの第2の電極および、前記発光素子の
第1の電極と電気的に接続され、 前記第4のトランジスタのゲート電極は、前記第4のゲ
ート信号線と電気的に接続され、第2の電極は、前記第
6のトランジスタの第1の電極と電気的に接続され、 前記第6のトランジスタの第2の電極は、前記電流供給
線と電気的に接続され、 前記第7のトランジスタのゲート電極は、前記第5のゲ
ート信号線と電気的に接続され、第1の電極は、前記第
3のトランジスタの第1の電極もしくは、前記第3のト
ランジスタの第2の電極と電気的に接続されていること
を特徴とする発光装置。
16. A light emitting device having a pixel provided with a light emitting element, wherein the pixel has a source signal line, first to fifth gate signal lines, a current supply line, and first to seventh pixels. The transistor, the capacitor, and the light emitting element, the gate electrode of the first transistor is electrically connected to the first gate signal line, and the first electrode is the source signal line. Electrically connected, the second electrode is electrically connected to the first electrode of the capacitance means and the first electrode of the second transistor, and the gate electrode of the second transistor is A second electrode electrically connected to the second gate signal line, a second electrode electrically connected to the first electrode of the fourth transistor and a first electrode of the fifth transistor, and the capacitor The second electrode of the means is the third transistor. Electrically connected to the first electrode of the third transistor, the gate electrode of the fifth transistor, and the gate electrode of the sixth transistor, and the gate electrode of the third transistor is the third gate signal line. The second electrode is electrically connected to the second electrode of the fifth transistor and the first electrode of the light emitting element, and the gate electrode of the fourth transistor is The second electrode is electrically connected to the fourth gate signal line, the second electrode is electrically connected to the first electrode of the sixth transistor, and the second electrode of the sixth transistor is The gate electrode of the seventh transistor is electrically connected to the current supply line, the gate electrode of the seventh transistor is electrically connected to the fifth gate signal line, and the first electrode is the first electrode of the third transistor. Alternatively, the third tiger Emitting apparatus characterized by being the second electrode and electrically connected to the register.
【請求項17】発光素子が備えられた画素を有する発光
装置であって、 前記画素は、 ソース信号線と、第1乃至第4のゲート信号線と、電流
供給線と、第1乃至第7のトランジスタと、容量手段
と、発光素子とを有し、 前記第1のトランジスタのゲート電極は、前記第1のゲ
ート信号線と電気的に接続され、第1の電極は、前記ソ
ース信号線と電気的に接続され、第2の電極は、前記容
量手段の第1の電極および、前記第2のトランジスタの
第1の電極と電気的に接続され、 前記第2のトランジスタのゲート電極は、前記第2のゲ
ート信号線と電気的に接続され、第2の電極は、前記第
4のトランジスタの第1の電極および、前記第5のトラ
ンジスタの第1の電極と電気的に接続され、 前記容量手段の第2の電極は、前記第3のトランジスタ
の第1の電極と、前記第5のトランジスタのゲート電極
と、前記第6のトランジスタのゲート電極と電気的に接
続され、 前記第3のトランジスタのゲート電極は、前記第2のゲ
ート信号線と電気的に接続され、第2の電極は、前記第
5のトランジスタの第2の電極および、前記発光素子の
第1の電極と電気的に接続され、 前記第4のトランジスタのゲート電極は、前記第3のゲ
ート信号線と電気的に接続され、第2の電極は、前記第
6のトランジスタの第1の電極と電気的に接続され、 前記第6のトランジスタの第2の電極は、前記電流供給
線と電気的に接続され、 前記第7のトランジスタのゲート電極は、前記第4のゲ
ート信号線と電気的に接続され、第1の電極は、前記第
3のトランジスタの第1の電極もしくは、前記第3のト
ランジスタの第2の電極と電気的に接続されていること
を特徴とする発光装置。
17. A light emitting device having a pixel provided with a light emitting element, wherein the pixel has a source signal line, first to fourth gate signal lines, a current supply line, and first to seventh. The transistor, the capacitor, and the light emitting element, the gate electrode of the first transistor is electrically connected to the first gate signal line, and the first electrode is the source signal line. Electrically connected, the second electrode is electrically connected to the first electrode of the capacitance means and the first electrode of the second transistor, and the gate electrode of the second transistor is A second electrode electrically connected to the second gate signal line, a second electrode electrically connected to the first electrode of the fourth transistor and a first electrode of the fifth transistor, and the capacitor The second electrode of the means is the third transistor. Electrically connected to the first electrode of the third transistor, the gate electrode of the fifth transistor, and the gate electrode of the sixth transistor, and the gate electrode of the third transistor is connected to the second gate signal line. The second electrode is electrically connected to the second electrode of the fifth transistor and the first electrode of the light emitting element, and the gate electrode of the fourth transistor is The second electrode is electrically connected to the third gate signal line, the second electrode is electrically connected to the first electrode of the sixth transistor, and the second electrode of the sixth transistor is The gate electrode of the seventh transistor is electrically connected to a current supply line, the gate electrode of the seventh transistor is electrically connected to the fourth gate signal line, and the first electrode is the first electrode of the third transistor. Alternatively, the third tiger Emitting apparatus characterized by being the second electrode and electrically connected to the register.
【請求項18】発光素子が備えられた画素を有する発光
装置であって、 前記画素は、 ソース信号線と、第1乃至第5のゲート信号線と、電流
供給線と、第1乃至第7のトランジスタと、容量手段
と、発光素子とを有し、 前記第1のトランジスタのゲート電極は、前記第1のゲ
ート信号線と電気的に接続され、第1の電極は、前記ソ
ース信号線と電気的に接続され、第2の電極は、前記第
2のトランジスタの第1の電極と、前記第6のトランジ
スタの第1の電極と、前記容量手段の第1の電極と電気
的に接続され、 前記第2のトランジスタのゲート電極は、前記第2のゲ
ート信号線と電気的に接続され、第2の電極は、前記電
流供給線と電気的に接続され、 前記容量手段の第2の電極は、前記第3のトランジスタ
の第1の電極と、前記第5のトランジスタのゲート電極
と、前記第6のトランジスタのゲート電極および第2の
電極と電気的に接続され、 前記第3のトランジスタのゲート電極は、前記第3のゲ
ート信号線と電気的に接続され、第2の電極は、前記第
4のトランジスタの第1の電極および、前記第5のトラ
ンジスタの第1の電極と電気的に接続され、 前記第4のトランジスタのゲート電極は、前記第4のゲ
ート信号線と電気的に接続され、第2の電極は、前記発
光素子の第1の電極と電気的に接続され、 前記第5のトランジスタの第2の電極は、前記電流供給
線と電気的に接続され、 前記第7のトランジスタは、前記第1のトランジスタの
第2の電極と前記第6のトランジスタの第1の電極との
間、前記第3のトランジスタの第1の電極と第6のトラ
ンジスタの第2の電極との間、もしくは、前記第3のト
ランジスタの第1の電極と前記第6のトランジスタのゲ
ート電極との間のいずれかに設けられ、そのゲート電極
は、前記第5のゲート信号線と電気的に接続されている
ことを特徴とする発光装置。
18. A light emitting device having a pixel provided with a light emitting element, wherein the pixel has a source signal line, first to fifth gate signal lines, a current supply line, and first to seventh. The transistor, the capacitor, and the light emitting element, the gate electrode of the first transistor is electrically connected to the first gate signal line, and the first electrode is the source signal line. Electrically connected, the second electrode is electrically connected to the first electrode of the second transistor, the first electrode of the sixth transistor, and the first electrode of the capacitance means. A gate electrode of the second transistor is electrically connected to the second gate signal line, a second electrode is electrically connected to the current supply line, a second electrode of the capacitance means Is the first electrode of the third transistor and the fifth electrode A gate electrode of a transistor, the gate electrode of the sixth transistor and a second electrode, and a gate electrode of the third transistor electrically connected to the third gate signal line, The second electrode is electrically connected to the first electrode of the fourth transistor and the first electrode of the fifth transistor, and the gate electrode of the fourth transistor is the fourth gate. The second electrode is electrically connected to the signal line, the second electrode is electrically connected to the first electrode of the light emitting element, and the second electrode of the fifth transistor is electrically connected to the current supply line. The seventh transistor is connected between the second electrode of the first transistor and the first electrode of the sixth transistor, the first electrode of the third transistor and the sixth transistor. Second It is provided either between the electrode and between the first electrode of the third transistor and the gate electrode of the sixth transistor, and the gate electrode is electrically connected to the fifth gate signal line. A light-emitting device characterized in that they are electrically connected.
【請求項19】発光素子が備えられた画素を有する発光
装置であって、 前記画素は、 ソース信号線と、第1乃至第4のゲート信号線と、電流
供給線と、第1乃至第7のトランジスタと、容量手段
と、発光素子とを有し、 前記第1のトランジスタのゲート電極は、前記第1のゲ
ート信号線と電気的に接続され、第1の電極は、前記ソ
ース信号線と電気的に接続され、第2の電極は、前記第
2のトランジスタの第1の電極と、前記第6のトランジ
スタの第1の電極と、前記容量手段の第1の電極と電気
的に接続され、 前記第2のトランジスタのゲート電極は、前記第2のゲ
ート信号線と電気的に接続され、第2の電極は、前記電
流供給線と電気的に接続され、 前記容量手段の第2の電極は、前記第3のトランジスタ
の第1の電極と、前記第5のトランジスタのゲート電極
と、前記第6のトランジスタのゲート電極および第2の
電極と電気的に接続され、 前記第3のトランジスタのゲート電極は、前記第2のゲ
ート信号線と電気的に接続され、第2の電極は、前記第
4のトランジスタの第1の電極および、前記第5のトラ
ンジスタの第1の電極と電気的に接続され、 前記第4のトランジスタのゲート電極は、前記第3のゲ
ート信号線と電気的に接続され、第2の電極は、前記発
光素子の第1の電極と電気的に接続され、 前記第5のトランジスタの第2の電極は、前記電流供給
線と電気的に接続され、 前記第7のトランジスタは、前記第1のトランジスタの
第2の電極と前記第6のトランジスタの第1の電極との
間、前記第3のトランジスタの第1の電極と第6のトラ
ンジスタの第2の電極との間、もしくは、前記第3のト
ランジスタの第1の電極と前記第6のトランジスタのゲ
ート電極との間のいずれかに設けられ、そのゲート電極
は、前記第4のゲート信号線と電気的に接続されている
ことを特徴とする発光装置。
19. A light emitting device having a pixel provided with a light emitting element, wherein the pixel has a source signal line, first to fourth gate signal lines, a current supply line, and first to seventh lines. The transistor, the capacitor, and the light emitting element, the gate electrode of the first transistor is electrically connected to the first gate signal line, and the first electrode is the source signal line. Electrically connected, the second electrode is electrically connected to the first electrode of the second transistor, the first electrode of the sixth transistor, and the first electrode of the capacitance means. A gate electrode of the second transistor is electrically connected to the second gate signal line, a second electrode is electrically connected to the current supply line, a second electrode of the capacitance means Is the first electrode of the third transistor and the fifth electrode A gate electrode of a transistor, a gate electrode of the sixth transistor, and a second electrode, and a gate electrode of the third transistor electrically connected to the second gate signal line, The second electrode is electrically connected to the first electrode of the fourth transistor and the first electrode of the fifth transistor, and the gate electrode of the fourth transistor is the third gate. The second electrode is electrically connected to the signal line, the second electrode is electrically connected to the first electrode of the light emitting element, and the second electrode of the fifth transistor is electrically connected to the current supply line. The seventh transistor is connected between the second electrode of the first transistor and the first electrode of the sixth transistor, the first electrode of the third transistor and the sixth transistor. Second It is provided either between the electrode and between the first electrode of the third transistor and the gate electrode of the sixth transistor, and the gate electrode is electrically connected to the fourth gate signal line. A light-emitting device characterized in that they are electrically connected.
【請求項20】請求項3、請求項5、請求項7、請求項
9、請求項11、請求項13、請求項15、請求項1
7、請求項19のいずれか1項に記載の発光装置におい
て、 前記第2のトランジスタと、前記第3のトランジスタと
は同一極性であることを特徴とする発光装置。
20. Claim 3, claim 5, claim 7, claim 9, claim 11, claim 13, claim 15, claim 1.
20. The light emitting device according to claim 7, wherein the second transistor and the third transistor have the same polarity.
【請求項21】請求項8乃至請求項17のいずれか1項
に記載の発光装置において、 前記第5のトランジスタのゲート長をL1、チャネル幅
をW1とし、前記第6のトランジスタのゲート長をL2
チャネル幅をW2としたとき、 (W1/L1)>(W2/L2) が成立することを特徴とする発光装置。
21. The light emitting device according to claim 8, wherein the fifth transistor has a gate length of L 1 , a channel width of W 1, and a gate of the sixth transistor. The length is L 2 ,
A light emitting device characterized in that (W 1 / L 1 )> (W 2 / L 2 ) holds when the channel width is W 2 .
【請求項22】請求項18もしくは請求項19に記載の
発光装置において、 前記第5のトランジスタのゲート長をL1、チャネル幅
をW1とし、前記第6のトランジスタのゲート長をL2
チャネル幅をW2としたとき、 (W1/L1)<(W2/L2) が成立することを特徴とする発光装置。
22. The light emitting device according to claim 18, wherein the fifth transistor has a gate length of L 1 , the channel width is W 1, and the sixth transistor has a gate length of L 2 .
A light-emitting device characterized in that (W 1 / L 1 ) <(W 2 / L 2 ), when the channel width is W 2 .
【請求項23】請求項6または請求項7に記載の発光装
置において、 前記第6のトランジスタの第2の電極は、前記電流供給
線と互いに電位差を有する電源線もしくは、当該画素を
制御する前記ゲート信号線を除くいずれか1本のゲート
信号線と電気的に接続されていることを特徴とする発光
装置。
23. The light emitting device according to claim 6 or 7, wherein the second electrode of the sixth transistor controls a power supply line having a potential difference from the current supply line or the pixel. A light emitting device, which is electrically connected to any one of the gate signal lines except the gate signal line.
【請求項24】請求項14乃至請求項17のいずれか1
項に記載の発光装置において、 前記第7のトランジスタの第2の電極は、前記電流供給
線と互いに電位差を有する電源線もしくは、当該画素を
制御する前記ゲート信号線を除くいずれか1本のゲート
信号線と電気的に接続されていることを特徴とする発光
装置。
24. Any one of claims 14 to 17
In the light-emitting device according to the item, the second electrode of the seventh transistor is a power supply line having a potential difference from the current supply line or any one gate except the gate signal line for controlling the pixel. A light emitting device, which is electrically connected to a signal line.
【請求項25】請求項1乃至請求項24のいずれか1項
に記載の発光装置において、 前記発光素子の第2の電極は、前記電流供給線と互いに
電位差を有する電源線と電気的に接続されていることを
特徴とする発光装置。
25. The light emitting device according to claim 1, wherein the second electrode of the light emitting element is electrically connected to a power supply line having a potential difference with the current supply line. A light-emitting device characterized by being provided.
【請求項26】請求項1乃至請求項25のいずれか1項
において、 前記画素は、保持容量手段を有し、 前記保持容量手段の第1の電極は、前記第1のトランジ
スタの第2の電極と電気的に接続され、第2の電極には
一定電位が与えられ、前期ソース信号線より入力される
映像信号を保持することを特徴とする発光装置。
26. The pixel according to any one of claims 1 to 25, wherein the pixel has a storage capacitor means, and a first electrode of the storage capacitor means has a second electrode of the first transistor. A light-emitting device, which is electrically connected to an electrode, is supplied with a constant potential to a second electrode, and holds a video signal input from a source signal line in the previous period.
【請求項27】発光素子が備えられた画素を有し、 前記画素は、 ソース信号線と、電流供給線と、発光素子に所望の電流
を供給するトランジスタと、発光素子と、容量手段とを
有する発光装置の駆動方法であって、 前記容量手段に電荷を蓄積する第1のステップと、 前記容量手段の両電極間の電圧を、前記トランジスタの
しきい値電圧に等しい電圧に収束する第2のステップ
と、 前記ソース信号線より映像信号を入力する第3のステッ
プと、 前記映像信号の電位に、前記しきい値電圧を加えて、前
記トランジスタのゲート電極に印加し、前記トランジス
タを介して、電流を前記発光素子に供給し、発光する第
4のステップとを有し、 少なくとも前記第3のステップにおいて、前記容量手段
の両電極間の電圧が一定であり、 少なくとも前記第1および第2のステップにおいて、前
記第1のトランジスタは非導通状態となることを特徴と
する発光装置の駆動方法。
27. A pixel provided with a light emitting element, wherein the pixel includes a source signal line, a current supply line, a transistor for supplying a desired current to the light emitting element, a light emitting element, and a capacitor. A method of driving a light emitting device having the first step of: storing a charge in the capacitance means; and a second step of converging a voltage between both electrodes of the capacitance means to a voltage equal to a threshold voltage of the transistor. And a third step of inputting a video signal from the source signal line, and applying the threshold voltage to the potential of the video signal and applying the threshold voltage to the gate electrode of the transistor through the transistor. A fourth step of supplying an electric current to the light emitting element to emit light, a voltage between both electrodes of the capacitance means being constant in at least the third step, In the first and second step, the first transistor is a driving method of a light-emitting device characterized by a non-conductive state.
【請求項28】発光素子が備えられた画素を有し、 前記画素は、電流供給線と、第1乃至第3のトランジス
タと、容量手段とを少なくとも有し、 前記第1のトランジスタのゲート電極は、前記第2のト
ランジスタの第1の電極および、前記容量手段の第1の
電極と電気的に接続され、第1の電極は、前記電流供給
線と電気的に接続され、第2の電極は、前記第2のトラ
ンジスタの第2の電極および、前記第3のトランジスタ
の第1の電極と電気的に接続され、 前記第2のトランジスタのゲート電極より、第1の信号
が入力され、 前記第3のトランジスタのゲート電極より、第2の信号
が入力され、 前記容量手段の第2の電極は、前記第4のトランジスタ
の第1の電極と電気的に接続され、かつ前記容量手段の
第2の電極より、映像信号が入力され、 前記第4のトランジスタのゲート電極より、第3の信号
が入力され、第2の電極は、前記電流供給線と電気的に
接続されている発光装置の駆動方法であって、 前記第1乃至第3の信号を入力して前記第2乃至第4の
トランジスタを導通することによって、前記容量手段に
電荷を蓄積する第1のステップと、 前記第3のトランジスタを非導通とし、かつ前記第1、
第3の信号を入力して前記第2、第4のトランジスタを
導通することによって、前記容量手段に保持される電圧
を、前記第1のトランジスタのしきい値電圧と等しい値
に収束する第2のステップと、 前記第2乃至第4のトランジスタを非導通とし、前記容
量手段の第2の電極より、前記映像信号が入力される第
3のステップと、 前記第2、第4のトランジスタを非導通とし、かつ前記
第2の信号を入力して前記第3のトランジスタを導通す
ることによって、前記第1、第3のトランジスタのソー
ス・ドレイン間を電流が流れる第4のステップとを有
し、 少なくとも第3のステップにおいて、前記容量手段の両
電極間の電圧が一定であることを特徴とする発光装置の
駆動方法。
28. A pixel provided with a light emitting element, wherein the pixel has at least a current supply line, first to third transistors, and capacitance means, and a gate electrode of the first transistor. Is electrically connected to the first electrode of the second transistor and the first electrode of the capacitance means, the first electrode is electrically connected to the current supply line, and the second electrode Is electrically connected to a second electrode of the second transistor and a first electrode of the third transistor, a first signal is input from a gate electrode of the second transistor, A second signal is input from the gate electrode of the third transistor, the second electrode of the capacitance means is electrically connected to the first electrode of the fourth transistor, and the second electrode of the capacitance means is connected to the first electrode of the fourth transistor. Video signal from 2 electrodes A third signal is input from the gate electrode of the fourth transistor, and the second electrode is electrically connected to the current supply line. A first step of inputting a first to a third signal to make the second to fourth transistors conductive, thereby accumulating charges in the capacitance means; and making the third transistor non-conductive, and First,
A second signal for inputting a third signal to bring the second and fourth transistors into conduction so that the voltage held in the capacitance means converges to a value equal to the threshold voltage of the first transistor. And a third step in which the second to fourth transistors are made non-conductive, and the video signal is inputted from the second electrode of the capacitance means, and the second and fourth transistors are made non-conductive. A fourth step in which current is made to flow between the source and drain of the first and third transistors by making them conductive and by making the third transistor conductive by inputting the second signal, At least in the third step, the method for driving a light emitting device, wherein the voltage between both electrodes of the capacitance means is constant.
【請求項29】請求項1乃至請求項26のいずれか1項
記載の発光装置、あるいは、請求項27もしくは請求項
28に記載の発光装置の駆動方法を用いたことを特徴と
する電子機器。
29. An electronic device using the light emitting device according to claim 1 or the method for driving a light emitting device according to claim 27 or 28.
JP2002310562A 2001-10-26 2002-10-25 Pixel circuit, light emitting device, and electronic device Expired - Fee Related JP3732477B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002310562A JP3732477B2 (en) 2001-10-26 2002-10-25 Pixel circuit, light emitting device, and electronic device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2001330050 2001-10-26
JP2001-330050 2001-10-26
JP2002310562A JP3732477B2 (en) 2001-10-26 2002-10-25 Pixel circuit, light emitting device, and electronic device

Related Child Applications (4)

Application Number Title Priority Date Filing Date
JP2005064611A Division JP4044568B2 (en) 2001-10-26 2005-03-08 Pixel circuit, light emitting device, and semiconductor device
JP2005222590A Division JP2005352511A (en) 2001-10-26 2005-08-01 Semiconductor circuit and electronic appliance
JP2005268492A Division JP2006072376A (en) 2001-10-26 2005-09-15 Pixel circuit, light emitting device, and electronic apparatus
JP2005276988A Division JP4044582B2 (en) 2001-10-26 2005-09-26 Pixel circuit, light emitting device, semiconductor device, and electronic device

Publications (3)

Publication Number Publication Date
JP2003223138A true JP2003223138A (en) 2003-08-08
JP2003223138A5 JP2003223138A5 (en) 2005-09-02
JP3732477B2 JP3732477B2 (en) 2006-01-05

Family

ID=27759052

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002310562A Expired - Fee Related JP3732477B2 (en) 2001-10-26 2002-10-25 Pixel circuit, light emitting device, and electronic device

Country Status (1)

Country Link
JP (1) JP3732477B2 (en)

Cited By (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003195809A (en) * 2001-12-28 2003-07-09 Matsushita Electric Ind Co Ltd El display device and its driving method, and information display device
JP2004226960A (en) * 2003-01-21 2004-08-12 Samsung Sdi Co Ltd Light emitting display device, driving method thereof, and pixel circuit
WO2004109639A1 (en) * 2003-06-04 2004-12-16 Sony Corporation Pixel circuit, display device, and method for driving pixel circuit
JP2005091724A (en) * 2003-09-17 2005-04-07 Seiko Epson Corp Electronic circuit, driving method thereof, electro-optical device, and electronic apparatus
JP2005099247A (en) * 2003-09-24 2005-04-14 Toppoly Optoelectronics Corp Drive circuit of pixel for active matrix organic light-emitting diode having threshold voltage compensation, and drive method of the same
JP2005128521A (en) * 2003-09-30 2005-05-19 Sanyo Electric Co Ltd Organic EL pixel circuit
JP2005157283A (en) * 2003-11-24 2005-06-16 Samsung Sdi Co Ltd Image display apparatus and driving method thereof
JP2005165178A (en) * 2003-12-05 2005-06-23 Sony Corp Pixel circuit and display device, and driving methods therefor
JP2005164891A (en) * 2003-12-02 2005-06-23 Sony Corp Pixel circuit and its driving method, active matrix system, and display arrangement
JP2005164892A (en) * 2003-12-02 2005-06-23 Sony Corp Pixel circuit and its driving method, active matrix device, and display device
JP2005189695A (en) * 2003-12-26 2005-07-14 Sony Corp Pixel circuit and display device
JP2005228739A (en) * 2004-01-16 2005-08-25 Semiconductor Energy Lab Co Ltd Manufacturing method of display device
WO2005104372A1 (en) * 2004-04-26 2005-11-03 Koninklijke Philips Electronics, N.V. Threshold voltage adjustment in thin film transistors
JP2005309151A (en) * 2004-04-22 2005-11-04 Seiko Epson Corp Electronic circuit, driving method thereof, electro-optical device, and electronic apparatus
JP2005326793A (en) * 2004-05-17 2005-11-24 Eastman Kodak Co Display device
JP2005326852A (en) * 2004-05-11 2005-11-24 Samsung Sdi Co Ltd Light emitting display device and driving method thereof
JP2005326828A (en) * 2004-04-12 2005-11-24 Sanyo Electric Co Ltd Organic electroluminescence pixel circuit
JP2006011435A (en) * 2004-06-22 2006-01-12 Samsung Electronics Co Ltd Display device and driving method thereof
JP2006023515A (en) * 2004-07-08 2006-01-26 Sony Corp Pixel circuit, active matrix device, and display device
JP2006030946A (en) * 2004-06-14 2006-02-02 Sharp Corp Display apparatus
JP2006039544A (en) * 2004-07-28 2006-02-09 Samsung Sdi Co Ltd Pixel circuit and organic light-emitting display device using the same
JP2006119626A (en) * 2004-09-24 2006-05-11 Semiconductor Energy Lab Co Ltd Method of driving light emitting device
JP2006146153A (en) * 2004-11-22 2006-06-08 Samsung Sdi Co Ltd Luminescent display device
JP2006163371A (en) * 2004-12-09 2006-06-22 Samsung Sdi Co Ltd Pixel circuit and light emitting display device
JP2006184871A (en) * 2004-12-24 2006-07-13 Samsung Sdi Co Ltd Scan driving unit, light emitting display device using the same, and driving method thereof
JP2006221172A (en) * 2005-02-07 2006-08-24 Samsung Electronics Co Ltd Display device and driving method thereof
JP2006276250A (en) * 2005-03-28 2006-10-12 Sanyo Electric Co Ltd Organic electroluminescence pixel circuit
JP2006276253A (en) * 2005-03-28 2006-10-12 Sanyo Electric Co Ltd Organic electroluminescence pixel circuit
JP2006309217A (en) * 2005-04-28 2006-11-09 Samsung Sdi Co Ltd Scan driving unit, light emitting display device using the same, and driving method thereof
JP2007114425A (en) * 2005-10-19 2007-05-10 Sanyo Electric Co Ltd Organic EL pixel circuit
JP2007522492A (en) * 2004-01-07 2007-08-09 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ Active matrix electroluminescent display device
WO2007108149A1 (en) * 2006-03-20 2007-09-27 Sharp Kabushiki Kaisha Display device and its drive method
US7365742B2 (en) 2003-11-24 2008-04-29 Samsung Sdi Co., Ltd. Light emitting display and driving method thereof
US7414599B2 (en) 2003-07-07 2008-08-19 Samsung Sdi Co., Ltd. Organic light emitting device pixel circuit and driving method therefor
JP2009508168A (en) * 2005-09-13 2009-02-26 イグニス・イノベイション・インコーポレーテッド Luminance reduction compensation technology in electroluminance devices
JP2009244665A (en) * 2008-03-31 2009-10-22 Sony Corp Panel and driving controlling method
JP2009258227A (en) * 2008-04-14 2009-11-05 Toshiba Mobile Display Co Ltd El display device
US7649515B2 (en) 2004-04-22 2010-01-19 Seiko Epson Corporation Electronic circuit, method of driving electronic circuit, electro-optical device, and electronic apparatus
JP2010085675A (en) * 2008-09-30 2010-04-15 Kyocera Corp Image display device and method for driving the same
JP2010156962A (en) * 2008-12-04 2010-07-15 Semiconductor Energy Lab Co Ltd Display device and method for driving the same, and electronic device using the display device and the method
JP2011043837A (en) * 2003-11-27 2011-03-03 Samsung Mobile Display Co Ltd Light emitting display device, display panel of light emitting display device, and driving method of display panel
CN102129817A (en) * 2009-11-25 2011-07-20 日本冲信息株式会社 Display panel, manufacturing method thereof and display apparatus
JP2011197627A (en) * 2010-03-17 2011-10-06 Samsung Mobile Display Co Ltd Pixel and organic electroluminescent display device using the same
JP2012032828A (en) * 2004-04-12 2012-02-16 Sanyo Electric Co Ltd Organic el pixel circuit and method for driving the same
US8188940B2 (en) 2005-01-07 2012-05-29 Samsung Mobile Display Co., Ltd Organic electroluminescent display device and method of driving the same
JP5014338B2 (en) * 2006-05-30 2012-08-29 シャープ株式会社 Current-driven display device
JP2013054346A (en) * 2011-08-05 2013-03-21 Semiconductor Energy Lab Co Ltd Semiconductor device
WO2013080845A1 (en) * 2011-11-30 2013-06-06 Semiconductor Energy Laboratory Co., Ltd. Display device
JP2013225117A (en) * 2012-03-22 2013-10-31 Semiconductor Energy Lab Co Ltd Semiconductor device and electronic apparatus
JP5455307B2 (en) * 2005-11-28 2014-03-26 エルジー ディスプレイ カンパニー リミテッド Image display device and driving method thereof
US8872868B2 (en) 2004-09-24 2014-10-28 Semiconductor Energy Laboratory Co., Ltd. Driving method of light emitting device
JP2016181685A (en) * 2009-01-22 2016-10-13 株式会社半導体エネルギー研究所 Semiconductor device
JP2019061286A (en) * 2019-01-11 2019-04-18 株式会社半導体エネルギー研究所 Display device
JP2020507799A (en) * 2017-02-22 2020-03-12 昆山国顕光電有限公司Kunshan Go−Visionox Opto−Electronics Co., Ltd. Pixel driving circuit, driving method thereof, and transistor layout structure

Cited By (96)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003195809A (en) * 2001-12-28 2003-07-09 Matsushita Electric Ind Co Ltd El display device and its driving method, and information display device
JP2004226960A (en) * 2003-01-21 2004-08-12 Samsung Sdi Co Ltd Light emitting display device, driving method thereof, and pixel circuit
US7277071B2 (en) 2003-01-21 2007-10-02 Samsung Sdi Co., Ltd Luminescent display, and driving method and pixel circuit thereof, and display device
CN100452152C (en) * 2003-06-04 2009-01-14 索尼株式会社 Pixel circuit, display device, and method for driving pixel circuit
WO2004109639A1 (en) * 2003-06-04 2004-12-16 Sony Corporation Pixel circuit, display device, and method for driving pixel circuit
JP2004361640A (en) * 2003-06-04 2004-12-24 Sony Corp Pixel circuit, display device, and driving method for pixel circuit
KR101033674B1 (en) 2003-06-04 2011-05-12 소니 주식회사 Pixel circuit, display device, and driving method of pixel circuit
US7714813B2 (en) 2003-06-04 2010-05-11 Sony Corporation Pixel circuit, display device, and method for driving pixel circuit
US7414599B2 (en) 2003-07-07 2008-08-19 Samsung Sdi Co., Ltd. Organic light emitting device pixel circuit and driving method therefor
JP2005091724A (en) * 2003-09-17 2005-04-07 Seiko Epson Corp Electronic circuit, driving method thereof, electro-optical device, and electronic apparatus
JP2005099247A (en) * 2003-09-24 2005-04-14 Toppoly Optoelectronics Corp Drive circuit of pixel for active matrix organic light-emitting diode having threshold voltage compensation, and drive method of the same
JP2005128521A (en) * 2003-09-30 2005-05-19 Sanyo Electric Co Ltd Organic EL pixel circuit
US7446740B2 (en) 2003-11-24 2008-11-04 Samsung Sdi Co., Ltd. Image display device and driving method thereof
US7365742B2 (en) 2003-11-24 2008-04-29 Samsung Sdi Co., Ltd. Light emitting display and driving method thereof
JP2005157283A (en) * 2003-11-24 2005-06-16 Samsung Sdi Co Ltd Image display apparatus and driving method thereof
JP2011043837A (en) * 2003-11-27 2011-03-03 Samsung Mobile Display Co Ltd Light emitting display device, display panel of light emitting display device, and driving method of display panel
US8717258B2 (en) 2003-11-27 2014-05-06 Samsung Display Co., Ltd. Light emitting display, display panel, and driving method thereof
US7940233B2 (en) 2003-11-27 2011-05-10 Samsung Mobile Display Co., Ltd. Light emitting display, display panel, and driving method thereof
JP4547900B2 (en) * 2003-12-02 2010-09-22 ソニー株式会社 Pixel circuit, driving method thereof, active matrix device, and display device
JP2005164891A (en) * 2003-12-02 2005-06-23 Sony Corp Pixel circuit and its driving method, active matrix system, and display arrangement
JP2005164892A (en) * 2003-12-02 2005-06-23 Sony Corp Pixel circuit and its driving method, active matrix device, and display device
JP2005165178A (en) * 2003-12-05 2005-06-23 Sony Corp Pixel circuit and display device, and driving methods therefor
JP4552108B2 (en) * 2003-12-05 2010-09-29 ソニー株式会社 Pixel circuit, display device, and driving method thereof
JP4501059B2 (en) * 2003-12-26 2010-07-14 ソニー株式会社 Pixel circuit and display device
JP2005189695A (en) * 2003-12-26 2005-07-14 Sony Corp Pixel circuit and display device
JP2007522492A (en) * 2004-01-07 2007-08-09 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ Active matrix electroluminescent display device
JP2005228739A (en) * 2004-01-16 2005-08-25 Semiconductor Energy Lab Co Ltd Manufacturing method of display device
JP2012032828A (en) * 2004-04-12 2012-02-16 Sanyo Electric Co Ltd Organic el pixel circuit and method for driving the same
JP2005326828A (en) * 2004-04-12 2005-11-24 Sanyo Electric Co Ltd Organic electroluminescence pixel circuit
US7649515B2 (en) 2004-04-22 2010-01-19 Seiko Epson Corporation Electronic circuit, method of driving electronic circuit, electro-optical device, and electronic apparatus
US8698714B2 (en) 2004-04-22 2014-04-15 Seiko Epson Corporation Electronic circuit, method of driving electronic circuit, electro-optical device, and electronic apparatus
JP2005309151A (en) * 2004-04-22 2005-11-04 Seiko Epson Corp Electronic circuit, driving method thereof, electro-optical device, and electronic apparatus
WO2005104372A1 (en) * 2004-04-26 2005-11-03 Koninklijke Philips Electronics, N.V. Threshold voltage adjustment in thin film transistors
US7564291B2 (en) 2004-04-26 2009-07-21 Polymer Vision Limited Threshold voltage adjustment in thin film transistors
JP2008506278A (en) * 2004-04-26 2008-02-28 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ Thin film transistor threshold voltage adjustment
JP2005326852A (en) * 2004-05-11 2005-11-24 Samsung Sdi Co Ltd Light emitting display device and driving method thereof
JP4537256B2 (en) * 2004-05-11 2010-09-01 三星モバイルディスプレイ株式會社 Light emitting display device and driving method thereof
US7746298B2 (en) 2004-05-11 2010-06-29 Samsung Mobile Display Co., Ltd. Organic light emitting display and driving method thereof
JP2005326793A (en) * 2004-05-17 2005-11-24 Eastman Kodak Co Display device
US7786959B2 (en) 2004-06-14 2010-08-31 Sharp Kabushiki Kaisha Display apparatus
JP2006030946A (en) * 2004-06-14 2006-02-02 Sharp Corp Display apparatus
JP2006011435A (en) * 2004-06-22 2006-01-12 Samsung Electronics Co Ltd Display device and driving method thereof
JP2006023515A (en) * 2004-07-08 2006-01-26 Sony Corp Pixel circuit, active matrix device, and display device
JP4645881B2 (en) * 2004-07-08 2011-03-09 ソニー株式会社 Pixel circuit, active matrix device, and display device
JP2006039544A (en) * 2004-07-28 2006-02-09 Samsung Sdi Co Ltd Pixel circuit and organic light-emitting display device using the same
JP2006119626A (en) * 2004-09-24 2006-05-11 Semiconductor Energy Lab Co Ltd Method of driving light emitting device
US8872868B2 (en) 2004-09-24 2014-10-28 Semiconductor Energy Laboratory Co., Ltd. Driving method of light emitting device
JP2006146153A (en) * 2004-11-22 2006-06-08 Samsung Sdi Co Ltd Luminescent display device
JP2006163371A (en) * 2004-12-09 2006-06-22 Samsung Sdi Co Ltd Pixel circuit and light emitting display device
US8035581B2 (en) 2004-12-24 2011-10-11 Samsung Mobile Display Co., Ltd. Scan driver, organic light emitting display using the same, and method of driving the organic light emitting display
JP2006184871A (en) * 2004-12-24 2006-07-13 Samsung Sdi Co Ltd Scan driving unit, light emitting display device using the same, and driving method thereof
JP4633601B2 (en) * 2004-12-24 2011-02-16 三星モバイルディスプレイ株式會社 Scan driving unit, light emitting display device using the same, and driving method thereof
US8188940B2 (en) 2005-01-07 2012-05-29 Samsung Mobile Display Co., Ltd Organic electroluminescent display device and method of driving the same
KR101152119B1 (en) 2005-02-07 2012-06-15 삼성전자주식회사 Display device and driving method thereof
JP2006221172A (en) * 2005-02-07 2006-08-24 Samsung Electronics Co Ltd Display device and driving method thereof
JP2006276250A (en) * 2005-03-28 2006-10-12 Sanyo Electric Co Ltd Organic electroluminescence pixel circuit
JP2006276253A (en) * 2005-03-28 2006-10-12 Sanyo Electric Co Ltd Organic electroluminescence pixel circuit
JP4504939B2 (en) * 2005-04-28 2010-07-14 三星モバイルディスプレイ株式會社 Scan driving unit, light emitting display device using the same, and driving method thereof
JP2006309217A (en) * 2005-04-28 2006-11-09 Samsung Sdi Co Ltd Scan driving unit, light emitting display device using the same, and driving method thereof
US8125422B2 (en) 2005-04-28 2012-02-28 Samsung Mobile Display Co., Ltd. Scan driver, organic light emitting display using the same, and method of driving the organic light emitting display
JP2009508168A (en) * 2005-09-13 2009-02-26 イグニス・イノベイション・インコーポレーテッド Luminance reduction compensation technology in electroluminance devices
US8289235B2 (en) 2005-10-19 2012-10-16 Sanyo Electric Co., Ltd. Display apparatus with gate electrodes formed in a projecting manner
JP2007114425A (en) * 2005-10-19 2007-05-10 Sanyo Electric Co Ltd Organic EL pixel circuit
US8692749B2 (en) 2005-10-19 2014-04-08 Sanyo Electric Co., Ltd. Display apparatus with continuous semiconductor layer
JP5455307B2 (en) * 2005-11-28 2014-03-26 エルジー ディスプレイ カンパニー リミテッド Image display device and driving method thereof
WO2007108149A1 (en) * 2006-03-20 2007-09-27 Sharp Kabushiki Kaisha Display device and its drive method
JP5014338B2 (en) * 2006-05-30 2012-08-29 シャープ株式会社 Current-driven display device
US8325118B2 (en) 2006-05-30 2012-12-04 Sharp Kabushiki Kaisha Electric current driving type display device
JP2009244665A (en) * 2008-03-31 2009-10-22 Sony Corp Panel and driving controlling method
US8237698B2 (en) 2008-03-31 2012-08-07 Sony Corporation Panel and driving controlling method
JP2009258227A (en) * 2008-04-14 2009-11-05 Toshiba Mobile Display Co Ltd El display device
JP2010085675A (en) * 2008-09-30 2010-04-15 Kyocera Corp Image display device and method for driving the same
JP2015163971A (en) * 2008-12-04 2015-09-10 株式会社半導体エネルギー研究所 Display device, electronic apparatus and movable body
US8446397B2 (en) 2008-12-04 2013-05-21 Semiconductor Energy Laboratory Co., Ltd. Display device, method for driving the same, and electronic device using the display device and the method
JP2010156962A (en) * 2008-12-04 2010-07-15 Semiconductor Energy Lab Co Ltd Display device and method for driving the same, and electronic device using the display device and the method
JP2016181685A (en) * 2009-01-22 2016-10-13 株式会社半導体エネルギー研究所 Semiconductor device
US12062310B2 (en) 2009-01-22 2024-08-13 Semiconductor Energy Laboratory Co., Ltd. Method for driving display device
US10878736B2 (en) 2009-01-22 2020-12-29 Semiconductor Energy Laboratory Co., Ltd. Method for driving display device
US10896633B2 (en) 2009-01-22 2021-01-19 Semiconductor Energy Laboratory Co., Ltd. Method for driving display device
US11551596B2 (en) 2009-01-22 2023-01-10 Semiconductor Energy Laboratory Co., Ltd. Method for driving display device
US9741309B2 (en) 2009-01-22 2017-08-22 Semiconductor Energy Laboratory Co., Ltd. Method for driving display device including first to fourth switches
JP2020205430A (en) * 2009-01-22 2020-12-24 株式会社半導体エネルギー研究所 Semiconductor device
CN102129817A (en) * 2009-11-25 2011-07-20 日本冲信息株式会社 Display panel, manufacturing method thereof and display apparatus
US9299289B2 (en) 2010-03-17 2016-03-29 Samsung Display Co., Ltd. Pixel and organic light emitting display device using the same
US8941567B2 (en) 2010-03-17 2015-01-27 Samsung Display Co., Ltd. Pixel and organic light emitting display device using the same
JP2011197627A (en) * 2010-03-17 2011-10-06 Samsung Mobile Display Co Ltd Pixel and organic electroluminescent display device using the same
JP2013054346A (en) * 2011-08-05 2013-03-21 Semiconductor Energy Lab Co Ltd Semiconductor device
KR101926334B1 (en) 2011-08-05 2018-12-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device
US8847933B2 (en) 2011-11-30 2014-09-30 Semiconductor Energy Laboratory Co., Ltd. Display device
WO2013080845A1 (en) * 2011-11-30 2013-06-06 Semiconductor Energy Laboratory Co., Ltd. Display device
US10043794B2 (en) 2012-03-22 2018-08-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
JP2017198995A (en) * 2012-03-22 2017-11-02 株式会社半導体エネルギー研究所 Semiconductor device, electronic apparatus, and display module
JP2013225117A (en) * 2012-03-22 2013-10-31 Semiconductor Energy Lab Co Ltd Semiconductor device and electronic apparatus
JP2020507799A (en) * 2017-02-22 2020-03-12 昆山国顕光電有限公司Kunshan Go−Visionox Opto−Electronics Co., Ltd. Pixel driving circuit, driving method thereof, and transistor layout structure
JP7198206B2 (en) 2017-02-22 2022-12-28 昆山国顕光電有限公司 PIXEL DRIVE CIRCUIT, DRIVING METHOD THEREOF, ARRAY SUBSTRATE AND DISPLAY DEVICE
JP2019061286A (en) * 2019-01-11 2019-04-18 株式会社半導体エネルギー研究所 Display device

Also Published As

Publication number Publication date
JP3732477B2 (en) 2006-01-05

Similar Documents

Publication Publication Date Title
JP6736599B2 (en) Display device
JP6223523B2 (en) Light emitting device
JP3732477B2 (en) Pixel circuit, light emitting device, and electronic device
JP6737947B2 (en) Light emitting device
JP2003202834A (en) Semiconductor device and driving method therefor
JP2003202833A (en) Semiconductor device and driving method therefor
JP4472743B2 (en) Semiconductor device and electronic equipment
JP4044568B2 (en) Pixel circuit, light emitting device, and semiconductor device
JP2007122072A (en) Display device
JP4044582B2 (en) Pixel circuit, light emitting device, semiconductor device, and electronic device
JP2005352511A (en) Semiconductor circuit and electronic appliance
JP2006072376A (en) Pixel circuit, light emitting device, and electronic apparatus

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050308

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050308

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20050308

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20050406

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050426

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050627

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050726

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050913

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20051011

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20051012

R150 Certificate of patent or registration of utility model

Ref document number: 3732477

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081021

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091021

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091021

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091021

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101021

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101021

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111021

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111021

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121021

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121021

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131021

Year of fee payment: 8

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees