JP2005165178A - Pixel circuit and display device, and driving methods therefor - Google Patents
Pixel circuit and display device, and driving methods therefor Download PDFInfo
- Publication number
- JP2005165178A JP2005165178A JP2003407034A JP2003407034A JP2005165178A JP 2005165178 A JP2005165178 A JP 2005165178A JP 2003407034 A JP2003407034 A JP 2003407034A JP 2003407034 A JP2003407034 A JP 2003407034A JP 2005165178 A JP2005165178 A JP 2005165178A
- Authority
- JP
- Japan
- Prior art keywords
- threshold voltage
- transistor
- drive transistor
- gate
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 23
- 239000003990 capacitor Substances 0.000 claims abstract description 68
- 238000005070 sampling Methods 0.000 claims abstract description 23
- 230000004044 response Effects 0.000 claims abstract description 14
- 239000008186 active pharmaceutical agent Substances 0.000 abstract description 19
- 230000005611 electricity Effects 0.000 abstract 1
- 239000010409 thin film Substances 0.000 description 17
- 239000011159 matrix material Substances 0.000 description 10
- 238000010586 diagram Methods 0.000 description 8
- 239000004973 liquid crystal related substance Substances 0.000 description 6
- 230000008859 change Effects 0.000 description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 3
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0243—Details of the generation of driving signals
- G09G2310/0254—Control of polarity reversal in general, other than for liquid crystal displays
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0243—Details of the generation of driving signals
- G09G2310/0254—Control of polarity reversal in general, other than for liquid crystal displays
- G09G2310/0256—Control of polarity reversal in general, other than for liquid crystal displays with the purpose of reversing the voltage across a light emitting or modulating element within a pixel
Landscapes
- Electroluminescent Light Sources (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
Abstract
Description
本発明は、画素毎に配した負荷素子を電流駆動する画素回路に関する。又この画素回路がマトリクス状に配列された表示装置であって、特に各画素回路内に設けた絶縁ゲート型電界効果トランジスタによって有機ＥＬ発光素子などの負荷素子に通電する電流量を制御する、いわゆるアクティブマトリクス型の表示装置に関する。 The present invention relates to a pixel circuit that current-drives a load element arranged for each pixel. The pixel circuit is a display device in which the pixel circuits are arranged in a matrix. In particular, a so-called field-effect transistor provided in each pixel circuit controls the amount of current supplied to a load element such as an organic EL light-emitting element. The present invention relates to an active matrix display device.
画像表示装置、例えば液晶ディスプレイなどでは、多数の液晶画素をマトリクス状に並べ、表示すべき画像情報に応じて画素毎に入射光の透過強度又は反射強度を制御することによって画像を表示する。これは、有機ＥＬ素子を画素に用いた有機ＥＬディスプレイなどにおいても同様であるが、液晶画素と異なり有機ＥＬ素子は自発光素子である。その為、有機ＥＬディスプレイは液晶ディスプレイに比べて画像の視認性が高く、バックライトが不要であり、応答速度が速いなどの利点を有する。又、各発光素子の輝度レベル（階調）はそれに流れる電流値によって制御可能であり、いわゆる電流制御型であるという点で液晶ディスプレイなどとは大きく異なる。 In an image display device such as a liquid crystal display, an image is displayed by arranging a large number of liquid crystal pixels in a matrix and controlling the transmission intensity or reflection intensity of incident light for each pixel in accordance with image information to be displayed. This also applies to an organic EL display using an organic EL element as a pixel, but unlike a liquid crystal pixel, the organic EL element is a self-luminous element. Therefore, the organic EL display has advantages such as higher image visibility than the liquid crystal display, no backlight, and a high response speed. Further, the luminance level (gradation) of each light emitting element can be controlled by the value of the current flowing therethrough, and is greatly different from a liquid crystal display or the like in that it is a so-called current control type.
有機ＥＬディスプレイにおいては、液晶ディスプレイと同様、その駆動方式として単純マトリクス方式とアクティブマトリクス方式とがある。前者は構造が単純であるものの、大型且つ高精細のディスプレイの実現が難しいなどの問題がある為、現在はアクティブマトリクス方式の開発が盛んに行なわれている。この方式は、各画素回路内部の発光素子に流れる電流を、画素回路内部に設けた能動素子（一般には薄膜トランジスタ，ＴＦＴ）によって制御するものである。
従来の典型的な画素回路は、行状の走査線と列状の信号線とが交差する部分に配され、サンプリングトランジスタと保持容量とドライブトランジスタと負荷素子とスイッチングトランジスタとを含む。サンプリングトランジスタは、走査線により選択された時信号線から信号をサンプリングして保持容量に保持する。ドライブトランジスタは、保持容量に保持された信号電位に応じて負荷素子に通電する。スイッチングトランジスタはドライブトランジスタに直列接続しており、ゲートパルスに応答して通電をオン／オフ制御する。 A conventional typical pixel circuit is arranged at a portion where a row-shaped scanning line and a column-shaped signal line intersect, and includes a sampling transistor, a storage capacitor, a drive transistor, a load element, and a switching transistor. The sampling transistor samples the signal from the signal line when it is selected by the scanning line and holds it in the holding capacitor. The drive transistor energizes the load element in accordance with the signal potential held in the holding capacitor. The switching transistor is connected in series to the drive transistor, and performs energization on / off control in response to the gate pulse.
ドライブトランジスタの動作特性は以下の式で表わされる。
Ｉｄｓ＝（１／２）μ（Ｗ／Ｌ）Ｃｏｘ（Ｖｇｓ−Ｖｔｈ）２
このトランジスタ特性式において、Ｉｄｓはドレイン電流を表わしている。Ｖｇｓはソースを基準としてゲートに印加される電圧を表わしており、これが正の値である時上記の順バイアスと呼んでいる。Ｖｔｈはトランジスタの閾電圧である。その他μはトランジスタのチャネルを構成する半導体薄膜の移動度を表わし、Ｗはチャネル幅を表わし、Ｌはチャネル長を表わし、Ｃｏｘはゲート容量を表わしている。このトランジスタ特性式から明らかな様に、薄膜トランジスタは飽和領域で動作する時、ゲート電圧Ｖｇｓが閾電圧Ｖｔｈを超えて正側に大きくなると、オン状態となってドレイン電流Ｉｄｓが流れる。換言すると順バイアス（Ｖｇｓ）が閾電圧（Ｖｔｈ）を超えるとオン状態となる。逆にＶｇｓがＶｔｈを下回ると薄膜トランジスタはカットオフし、ドレイン電流Ｉｄｓは流れなくなる。
The operating characteristic of the drive transistor is expressed by the following equation.
Ids = (1/2) μ (W / L) Cox (Vgs−Vth) 2
In this transistor characteristic formula, Ids represents the drain current. Vgs represents a voltage applied to the gate with reference to the source, and when this is a positive value, it is called the forward bias. Vth is the threshold voltage of the transistor. In addition, μ represents the mobility of the semiconductor thin film constituting the channel of the transistor, W represents the channel width, L represents the channel length, and Cox represents the gate capacitance. As is apparent from this transistor characteristic equation, when the thin film transistor operates in the saturation region, if the gate voltage Vgs exceeds the threshold voltage Vth and increases to the positive side, the thin film transistor is turned on and the drain current Ids flows. In other words, when the forward bias (Vgs) exceeds the threshold voltage (Vth), it is turned on. Conversely, when Vgs falls below Vth, the thin film transistor is cut off and the drain current Ids does not flow.
ところで薄膜トランジスタの閾電圧Ｖｔｈは必ずしも一定ではなく経時的に変動する傾向にある。前述のトランジスタ特性式から明らかな様に、ドライブトランジスタの閾電圧Ｖｔｈが変動すると、ゲート電圧Ｖｇｓが一定であってもドレイン電流Ｉｄｓが変動する。これにより発光素子の通電量が変わってしまう為発光輝度の変化が生じるという課題がある。すなわち所定の映像信号を送っても実際の発光輝度が変化してしまう為意図する表示が得られないという課題がある。 Incidentally, the threshold voltage Vth of the thin film transistor is not necessarily constant and tends to vary with time. As is apparent from the transistor characteristic equation described above, when the threshold voltage Vth of the drive transistor varies, the drain current Ids varies even if the gate voltage Vgs is constant. As a result, the amount of current applied to the light emitting element changes, which causes a problem in that the light emission luminance changes. That is, there is a problem that even if a predetermined video signal is sent, the intended display cannot be obtained because the actual light emission luminance changes.
又スイッチングトランジスタに着目した場合、閾値電圧が大幅に上方変動してゲートパルスの振幅を超えると、常時カットオフ状態となり、正常なオン／オフ動作が行なえなくなる。前述した様に、スイッチングトランジスタはゲートパルスに応答して負荷素子に対する通電をオン／オフ制御している。例えば負荷素子が発光素子の場合、通電をオン／オフ制御して発光時間をコントロールし、以って画面の明るさなどを調整している。このスイッチングトランジスタが閾値変動により正常なオン／オフ動作を行なえなくなると、発光素子はフィールド期間中非発光状態に陥り、正常な表示が妨げられる。 Further, when focusing on the switching transistor, when the threshold voltage fluctuates upward significantly and exceeds the amplitude of the gate pulse, a cutoff state is always established, and normal on / off operation cannot be performed. As described above, the switching transistor controls on / off of energization to the load element in response to the gate pulse. For example, when the load element is a light emitting element, the lighting time is controlled by controlling on / off of energization, thereby adjusting the brightness of the screen. When the switching transistor cannot perform normal on / off operation due to threshold fluctuation, the light emitting element falls into a non-light emitting state during the field period, and normal display is prevented.
上述した従来の技術の課題に鑑み、本発明は画素回路に組み込まれるドライブトランジスタやスイッチングトランジスタなどの閾値変動を回路的に補正する手段を講ずることを目的とする。係る目的を達成する為に以下の手段を講じた。即ち本発明は、行状の走査線と列状の信号線とが交差する部分に各々配された画素回路であって、サンプリングトランジスタと保持容量とドライブトランジスタと負荷素子とスイッチングトランジスタとを含み、前記サンプリングトランジスタは、該走査線により選択された時該信号線から信号をサンプリングして該保持容量に保持させ、前記ドライブトランジスタは、該保持容量に保持された信号電位に応じて該負荷素子に通電し、前記スイッチングトランジスタは該ドライブトランジスタに直列接続しており、ゲートパルスに応答して該通電をオン／オフ制御する画素回路において、第１及び第２の閾値電圧補正回路を備えており、前記第１の閾値電圧補正回路は、該ドライブトランジスタの閾値電圧を検知し、且つ検知した閾値電圧を該信号電位に加えて該ドライブトランジスタのゲートにフィードバックし、以って閾値電圧の変動をキャンセルし、前記第２の閾値電圧補正回路は、該ドライブトランジスタの該検知された閾値電圧を利用して該スイッチングトランジスタの閾値電圧の変動を補正することを特徴とする。 SUMMARY OF THE INVENTION In view of the above-described problems of the prior art, an object of the present invention is to provide means for correcting threshold fluctuations of a drive transistor and a switching transistor incorporated in a pixel circuit in a circuit. In order to achieve this purpose, the following measures were taken. That is, the present invention is a pixel circuit arranged in each of the portions where the row-shaped scanning lines and the column-shaped signal lines intersect, and includes a sampling transistor, a storage capacitor, a drive transistor, a load element, and a switching transistor, The sampling transistor samples the signal from the signal line when selected by the scanning line and holds the signal in the holding capacitor, and the drive transistor energizes the load element in accordance with the signal potential held in the holding capacitor. The switching transistor is connected in series to the drive transistor, and includes a first threshold voltage correction circuit and a second threshold voltage correction circuit in a pixel circuit that controls on / off of energization in response to a gate pulse, The first threshold voltage correction circuit detects the threshold voltage of the drive transistor, and detects the detected threshold voltage. Feedback to the gate of the drive transistor in addition to the signal potential, thereby canceling the threshold voltage variation, and the second threshold voltage correction circuit utilizes the detected threshold voltage of the drive transistor to The variation of the threshold voltage of the switching transistor is corrected.
具体的には、前記第２の閾値電圧補正回路は、該検知された閾値電圧を該ゲートパルスの振幅に上載せして該スイッチングトランジスタのゲートに印加し、以って該ドライブトランジスタとほぼ同等とみなされる該スイッチングトランジスタの閾値電圧の変動を補正する。この場合、前記第２の閾値電圧補正回路は、該スイッチングトランジスタのゲートと該ゲートパルスを供給する配線との間に挿入された容量と、該第１の閾値電圧補正回路と該容量との間に挿入されたトランジスタとを含み、該トランジスタは該第１の閾値電圧補正回路で検知された該閾値電圧を読み取って該容量に書き込み、以って該ゲートパルスの振幅に上載せする。 Specifically, the second threshold voltage correction circuit applies the detected threshold voltage on the amplitude of the gate pulse and applies it to the gate of the switching transistor, so that it is substantially equivalent to the drive transistor. The variation of the threshold voltage of the switching transistor, which is considered to be, is corrected. In this case, the second threshold voltage correction circuit includes a capacitor inserted between the gate of the switching transistor and the wiring for supplying the gate pulse, and between the first threshold voltage correction circuit and the capacitor. The transistor reads the threshold voltage detected by the first threshold voltage correction circuit, writes the threshold voltage to the capacitor, and puts it on the amplitude of the gate pulse.
又本発明は、行状の走査線と、列状の信号線と、両者が交差する部分に各々配された画素回路とからなり、前記画素回路は、サンプリングトランジスタと保持容量とドライブトランジスタと発光素子とスイッチングトランジスタとを含み、前記サンプリングトランジスタは、該走査線により選択された時該信号線から映像信号をサンプリングして該保持容量に保持させ、前記ドライブトランジスタは、該保持容量に保持された信号電位に応じて該発光素子に通電し、前記スイッチングトランジスタは該ドライブトランジスタに直列接続しており、ゲートパルスに応答して該通電をオン／オフ制御する表示装置において、前記画素回路は、第１及び第２の閾値電圧補正回路を備えており、前記第１の閾値電圧補正回路は、該ドライブトランジスタの閾値電圧を検知し、且つ検知した閾値電圧を該信号電位に加えて該ドライブトランジスタのゲートにフィードバックし、以って閾値電圧の変動をキャンセルし、前記第２の閾値電圧補正回路は、該ドライブトランジスタの該検知された閾値電圧を利用して該スイッチングトランジスタの閾値電圧の変動を補正することを特徴とする。 The present invention also includes a row-shaped scanning line, a column-shaped signal line, and a pixel circuit disposed at each of the intersecting portions. The pixel circuit includes a sampling transistor, a storage capacitor, a drive transistor, and a light-emitting element. And a switching transistor, the sampling transistor samples a video signal from the signal line when selected by the scanning line and holds it in the holding capacitor, and the drive transistor holds the signal held in the holding capacitor. In the display device in which the light-emitting element is energized in accordance with the potential, the switching transistor is connected in series to the drive transistor, and the energization is controlled on / off in response to a gate pulse. And a second threshold voltage correction circuit, and the first threshold voltage correction circuit includes the drive transistor. And the detected threshold voltage is added to the signal potential and fed back to the gate of the drive transistor, thereby canceling the fluctuation of the threshold voltage, and the second threshold voltage correction circuit The variation of the threshold voltage of the switching transistor is corrected using the detected threshold voltage of the drive transistor.
具体的には、前記第２の閾値電圧補正回路は、該検知された閾値電圧を該ゲートパルスの振幅に上載せして該スイッチングトランジスタのゲートに印加し、以って該ドライブトランジスタとほぼ同等とみなされる該スイッチングトランジスタの閾値電圧の変動を補正する。更に具体的には、前記第２の閾値電圧補正回路は、該スイッチングトランジスタのゲートと該ゲートパルスを供給する配線との間に挿入された容量と、該第１の閾値電圧補正回路と該容量との間に挿入されたトランジスタとを含み、該トランジスタは該第１の閾値電圧補正回路で検知された該閾値電圧を読み取って該容量に書き込み、以って該ゲートパルスの振幅に上載せする。 Specifically, the second threshold voltage correction circuit applies the detected threshold voltage on the amplitude of the gate pulse and applies it to the gate of the switching transistor, so that it is substantially equivalent to the drive transistor. The variation of the threshold voltage of the switching transistor, which is considered to be, is corrected. More specifically, the second threshold voltage correction circuit includes a capacitor inserted between the gate of the switching transistor and a wiring for supplying the gate pulse, and the first threshold voltage correction circuit and the capacitor. The transistor reads the threshold voltage detected by the first threshold voltage correction circuit, writes the threshold voltage to the capacitor, and overlays the amplitude of the gate pulse. .
又本発明は、行状の走査線と列状の信号線とが交差する部分に各々配され、サンプリングトランジスタと保持容量とドライブトランジスタと負荷素子とスイッチングトランジスタとを含み、前記サンプリングトランジスタは、該走査線により選択された時該信号線から信号をサンプリングして該保持容量に保持させ、前記ドライブトランジスタは、該保持容量に保持された信号電位に応じて該負荷素子に通電し、前記スイッチングトランジスタは該ドライブトランジスタに直列接続しており、ゲートパルスに応答して該通電をオン／オフ制御する画素回路の駆動方法において、第１及び第２の閾値電圧補正手順を含んでおり、前記第１の閾値電圧補正手順は、該ドライブトランジスタの閾値電圧を検知し、且つ検知した閾値電圧を該信号電位に加えて該ドライブトランジスタのゲートにフィードバックし、以って閾値電圧の変動をキャンセルし、前記第２の閾値電圧補正手順は、該ドライブトランジスタの該検知された閾値電圧を利用して該スイッチングトランジスタの閾値電圧の変動を補正することを特徴とする。 The present invention also includes a sampling transistor, a storage capacitor, a drive transistor, a load element, and a switching transistor, each arranged at a portion where a row-shaped scanning line and a column-shaped signal line intersect, and the sampling transistor includes the scanning transistor. When selected by a line, a signal is sampled from the signal line and held in the holding capacitor, the drive transistor energizes the load element according to the signal potential held in the holding capacitor, and the switching transistor A driving method of a pixel circuit that is connected in series to the drive transistor and controls on / off of the energization in response to a gate pulse includes first and second threshold voltage correction procedures, The threshold voltage correction procedure detects the threshold voltage of the drive transistor, and detects the detected threshold voltage as the signal potential. In addition, feedback to the gate of the drive transistor is canceled, thereby canceling the threshold voltage variation, and the second threshold voltage correction procedure utilizes the detected threshold voltage of the drive transistor to The variation of the threshold voltage is corrected.
又本発明は、行状の走査線と、列状の信号線と、両者が交差する部分に各々配された画素回路とからなり、前記画素回路は、サンプリングトランジスタと保持容量とドライブトランジスタと発光素子とスイッチングトランジスタとを含み、前記サンプリングトランジスタは、該走査線により選択された時該信号線から映像信号をサンプリングして該保持容量に保持させ、前記ドライブトランジスタは、該保持容量に保持された信号電位に応じて該発光素子に通電し、前記スイッチングトランジスタは該ドライブトランジスタに直列接続しており、ゲートパルスに応答して該通電をオン／オフ制御する表示装置の駆動方法において、第１及び第２の閾値電圧補正手順を含んでおり、前記第１の閾値電圧補正手順は、該ドライブトランジスタの閾値電圧を検知し、且つ検知した閾値電圧を該信号電位に加えて該ドライブトランジスタのゲートにフィードバックし、以って閾値電圧の変動をキャンセルし、前記第２の閾値電圧補正手順は、該ドライブトランジスタの該検知された閾値電圧を利用して該スイッチングトランジスタの閾値電圧の変動を補正することを特徴とする。 The present invention also includes a row-shaped scanning line, a column-shaped signal line, and a pixel circuit disposed at each of the intersecting portions. The pixel circuit includes a sampling transistor, a storage capacitor, a drive transistor, and a light-emitting element. And a switching transistor, the sampling transistor samples a video signal from the signal line when selected by the scanning line and holds it in the holding capacitor, and the drive transistor holds the signal held in the holding capacitor. In the display device driving method, the light-emitting element is energized in accordance with a potential, the switching transistor is connected in series to the drive transistor, and the energization is controlled on / off in response to a gate pulse. 2 threshold voltage correction procedure, wherein the first threshold voltage correction procedure includes a threshold voltage of the drive transistor. A voltage is detected, and the detected threshold voltage is added to the signal potential and fed back to the gate of the drive transistor, thereby canceling the fluctuation of the threshold voltage, and the second threshold voltage correction procedure includes the drive transistor The variation of the threshold voltage of the switching transistor is corrected using the detected threshold voltage.
本発明によれば、画素回路を構成するドライブトランジスタ及びスイッチングトランジスタの各々に対応して第１及び第２の閾値電圧補正回路を設けている。第１の閾値電圧補正回路は、ドライブトランジスタの閾値電圧を検知しこれをゲートにフィードバックすることで閾値電圧の変動をキャンセルしている。これにより、ドライブトランジスタはその閾値電圧が変動しても常に一定の駆動電流を負荷素子に通電できる。この様な第１の閾値電圧補正回路と同一構成の閾値電圧補正回路をスイッチングトランジスタにも用意することが考えられる。しかしながら、同一構成の閾値電圧補正回路を設けることは回路構成が複雑になるばかりでなく、重複による無駄も生じる。そこでスイッチングトランジスタに対応して設けた第２の閾値電圧補正回路は、第１の閾値電圧補正回路の検知結果を利用してスイッチングトランジスタの閾値電圧変動を補正する構成とし、以って回路構成の簡略化及び合理化を図っている。その前提として、ドライブトランジスタ及びスイッチングトランジスタは直列接続されて互いに近傍に配されており、デバイス特性はほぼ同等になるという推定がある。すなわち、スイッチングトランジスタの閾値電圧の変動は、ドライブトランジスタの閾値電圧の変動と同一傾向にあることが推定される。この推定に基づき、第２の閾値電圧補正回路は、ドライブトランジスタの検知された閾値電圧を利用してスイッチングトランジスタの閾値電圧の変動を補正する。具体的には、検知された閾値電圧をゲートパルスの振幅に上載せしてスイッチングトランジスタのゲートに印加し、以ってドライブトランジスタとほぼ同等とみなされるスイッチングトランジスタの閾値電圧の変動を補正している。 According to the present invention, the first and second threshold voltage correction circuits are provided corresponding to each of the drive transistor and the switching transistor constituting the pixel circuit. The first threshold voltage correction circuit cancels the fluctuation of the threshold voltage by detecting the threshold voltage of the drive transistor and feeding it back to the gate. As a result, the drive transistor can always supply a constant drive current to the load element even if the threshold voltage fluctuates. It is conceivable to provide a threshold voltage correction circuit having the same configuration as the first threshold voltage correction circuit in the switching transistor. However, providing the threshold voltage correction circuit having the same configuration not only complicates the circuit configuration but also causes waste due to duplication. Therefore, the second threshold voltage correction circuit provided corresponding to the switching transistor is configured to correct the threshold voltage fluctuation of the switching transistor by using the detection result of the first threshold voltage correction circuit, and thus the circuit configuration. Simplify and streamline. The premise is that the drive transistor and the switching transistor are connected in series and arranged close to each other, and the device characteristics are almost equal. That is, it is estimated that the fluctuation of the threshold voltage of the switching transistor has the same tendency as the fluctuation of the threshold voltage of the drive transistor. Based on this estimation, the second threshold voltage correction circuit corrects the variation in the threshold voltage of the switching transistor using the detected threshold voltage of the drive transistor. Specifically, the detected threshold voltage is added to the amplitude of the gate pulse and applied to the gate of the switching transistor, thereby correcting the fluctuation of the threshold voltage of the switching transistor which is regarded as almost equivalent to the drive transistor. Yes.
以下図面を参照して本発明の実施の形態を詳細に説明する。図１は画素回路を包含する一般的なアクティブマトリクス表示装置の参考例を示すブロック図である。図示する様に、アクティブマトリクス表示装置は主要部となる画素アレイ１と周辺の回路群とで構成されている。周辺の回路群は水平セレクタ２、ドライブスキャナ３、ライトスキャナ４などを含んでいる。
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. FIG. 1 is a block diagram showing a reference example of a general active matrix display device including a pixel circuit. As shown in the figure, the active matrix display device includes a
画素アレイ１は行状の走査線ＷＳと列状の信号線ＤＬと両者の交差する部分にマトリクス状に配列した画素回路５とで構成されている。信号線ＤＬは水平セレクタ２によって駆動される。走査線ＷＳはライトスキャナ４によって走査される。尚、走査線ＷＳと平行に別の走査線ＤＳも配線されており、これはドライブスキャナ３によって走査される。各画素回路５は、走査線ＷＳによって選択された時信号線ＤＬから信号をサンプリングする。更に走査線ＤＳによって選択された時、該サンプリングされた信号に応じて負荷素子を駆動する。この負荷素子は各画素回路５に形成された電流駆動型の発光素子などである。
The
図２は、図１に示した画素回路５の基本的な構成を示す参考図である。本画素回路５は、サンプリング用薄膜トランジスタ（サンプリングトランジスタＴｒ１）、ドライブ用薄膜トランジスタ（ドライブトランジスタＴｒ２）、スイッチング用薄膜トランジスタ（スイッチングトランジスタＴｒ３）、保持容量Ｃ１、負荷素子（有機ＥＬ発光素子）などで構成されている。
FIG. 2 is a reference diagram showing a basic configuration of the
サンプリングトランジスタＴｒ１は走査線ＷＳによって選択された時導通し、信号線ＤＬから映像信号をサンプリングして保持容量Ｃ１に保持する。ドライブトランジスタＴｒ２は保持容量Ｃ１に保持された信号電位に応じて発光素子ＥＬに対する通電量を制御する。スイッチングトランジスタＴｒ３は走査線ＤＳによって制御され、発光素子ＥＬに対する通電をオン／オフする。すなわち、ドライブトランジスタＴｒ２は通電量に応じて発光素子ＥＬの発光輝度（明るさ）を制御する一方、スイッチングトランジスタＴｒ３は発光素子ＥＬの発光時間を制御している。これらの制御により、各画素回路５に含まれる発光素子ＥＬは映像信号に応じた輝度を呈し、画素アレイ１に所望の表示が映し出される。
The sampling transistor Tr1 becomes conductive when selected by the scanning line WS, samples the video signal from the signal line DL, and holds it in the holding capacitor C1. The drive transistor Tr2 controls the amount of current supplied to the light emitting element EL according to the signal potential held in the holding capacitor C1. The switching transistor Tr3 is controlled by the scanning line DS, and turns on / off energization to the light emitting element EL. That is, the drive transistor Tr2 controls the light emission luminance (brightness) of the light emitting element EL according to the energization amount, while the switching transistor Tr3 controls the light emission time of the light emitting element EL. With these controls, the light emitting element EL included in each
図３は、図２に示した画素アレイ１及び画素回路５の動作説明に供するタイミングチャートである。１フィールド期間（１ｆ）の先頭で、１水平期間（１Ｈ）の間１行目の画素回路５に走査線ＷＳを介して選択パルスｗｓ［１］が印加され、サンプリングトランジスタＴｒ１が導通する。これにより信号線ＤＬから映像信号がサンプリングされ、保持容量Ｃ１に書き込まれる。保持容量Ｃ１の一端はドライブトランジスタＴｒ２のゲートに接続している。従って、映像信号が保持容量Ｃ１に書き込まれると、ドライブトランジスタＴｒ２のゲート電位が、書き込まれた信号電位に応じて上昇する。この時、他の走査線ＤＳを介してスイッチングトランジスタＴｒ３に選択パルスｄｓ［１］が印加される。この間発光素子ＥＬは発光を続ける。１フィールド期間１ｆの後半はｄｓ［１］がローレベルになるので発光素子ＥＬは非発光状態となる。パルスｄｓ［１］のデューティを調整することで、発光期間と非発光期間の割合を調整でき、所望の画面輝度が得られる。次の水平期間に移行すると、２行目の画素回路に対し、各走査線ＷＳ，ＤＳからそれぞれ走査用の信号パルスｗｓ［２］，ｄｓ［２］が印加される。
FIG. 3 is a timing chart for explaining operations of the
ここで図２に戻り参考例として示した画素回路５の問題点につき説明する。参考例の画素回路５は、Ｔｒ１〜Ｔｒ３が全てＮチャネル型の薄膜トランジスタで構成されており、コスト的に有利な非晶質シリコン膜を活性層に使えるという利点がある。しかしながら、ドライブトランジスタＴｒ２のドレインが電源電圧Ｖｃｃに接続される一方、ソースがスイッチングトランジスタＴｒ３を介して発光素子ＥＬのアノードに接続されており、いわゆるソースフォロワとなっていることで問題がある。トランジスタＴｒ２のゲートには保持容量Ｃ１に保持された信号電圧が印加されており、基本的には一定に維持されている。しかしながら、ソース電位は発光素子ＥＬの電流／電圧特性の経時的な変化に伴い変動する。一般には発光素子ＥＬの経時劣化に伴いアノード電位は上昇しその結果ソース電位も上昇する。ドライブトランジスタＴｒ２は飽和領域で動作しており、前述したトランジスタ特性式で示す様に、ドレイン電流Ｉｄｓはソース電位を基準にしたゲート電位Ｖｇｓに依存している。ゲート電圧自体は一定に保たれているにも関わらず、Ｔｒ２はソースフォロワとして動作するのでソース電位が発光素子ＥＬの特性劣化に伴い変動し、これに応じてＶｇｓも変化する。従ってドレイン電流Ｉｄｓが変動し発光素子ＥＬの輝度劣化につながるという問題がある。
Returning to FIG. 2, the problem of the
更にドライブトランジスタＴｒ２はそれ自身閾電圧Ｖｔｈの経時変動がある。前述のトランジスタ特性式から明らかな様に、飽和領域で動作する場合仮にＶｇｓを一定に保っても、閾電圧Ｖｔｈが変動すると、ドレイン電流ＩＤＳも変化してしまい、これに伴って発光素子ＥＬの輝度も変動してしまう。特に、非晶質シリコン薄膜を活性層（チャネル領域）とする薄膜トランジスタは閾電圧の経時的な変動が目立つ為、これに対処しないと発光素子の輝度を正確に制御することはできない。 Further, the drive transistor Tr2 itself has a temporal variation in the threshold voltage Vth. As apparent from the above transistor characteristic equation, when operating in the saturation region, even if Vgs is kept constant, if the threshold voltage Vth varies, the drain current IDS also changes, and accordingly, the light emitting element EL The brightness also fluctuates. In particular, a thin film transistor using an amorphous silicon thin film as an active layer (channel region) has a noticeable variation in threshold voltage over time, and the luminance of a light emitting element cannot be controlled accurately unless this is addressed.
図４は図２に示した画素回路に改良を加えた別の参考例に係る画素回路を表わしており、（Ａ）は構成を表わした回路図、（Ｂ）は動作を表わしたタイミングチャートである。 FIG. 4 shows a pixel circuit according to another reference example in which the pixel circuit shown in FIG. 2 is improved. (A) is a circuit diagram showing the configuration, and (B) is a timing chart showing the operation. is there.
（Ａ）に示す様にこの改良例は、図２の画素回路に、ブートストラップ回路６と閾値電圧補正回路７を加えた構成となっている。ブートストラップ回路６は発光素子ＥＬの特性変動を吸収する様に、ドライブトランジスタＴｒ２のゲート（Ｇ）に印加される信号電位のレベルを自動的に制御するものであり、スイッチングトランジスタＴｒ４を含んでいる。このスイッチングトランジスタＴｒ４のゲートには走査線ＷＳが接続し、ソースは電源電位Ｖｓｓに接続し、ドレインは保持容量Ｃ１の一端に接続するとともにドライブトランジスタＴｒ２のソース（Ｓ）に接続している。走査線ＷＳに選択パルスが印加されると、サンプリングトランジスタＴｒ１がオンするとともにスイッチングトランジスタＴｒ４もオンする。これにより、結合容量Ｃ２を介して保持容量Ｃ１に映像信号Ｖｓｉｇが書き込まれる。この後走査線ＷＳから選択パルスが解除されるとスイッチングトランジスタＴｒ４がオフする為、保持容量Ｃ１は電源電位Ｖｓｓから切り離され、ドライブトランジスタＴｒ２のソース（Ｓ）に結合される。この後走査線ＤＳに選択パルスが印加されるとスイッチングトランジスタＴｒ３がオンしドライブトランジスタＴｒ２を通って駆動電流が発光素子ＥＬに供給される。発光素子ＥＬは発光を開始するとともにその電流／電圧特性に応じアノード電位が上昇しドライブトランジスタＴｒ２のソース電位の上昇をもたらす。この時保持容量Ｃ１はＶｓｓから切り離されている為ソース電位の上昇とともに保持された信号電位も上昇（ブートストラップ）し、ドライブトランジスタＴｒ２のゲート（Ｇ）の電位上昇をもたらす。すなわち、発光素子ＥＬの特性変動があっても、ドライブトランジスタＴｒ２のゲート電圧Ｖｇｓは常に保持容量Ｃ１に保持された正味の信号電位と一致する様になっている。この様なブートストラップ動作により、発光素子ＥＬの特性変動があっても、常にドライブトランジスタＴｒ２のドレイン電流は保持容量Ｃ１に保持された信号電位によって一定に保たれ、発光素子ＥＬの輝度の変化が生じない。この様なブートストラップ手段６を追加することで、ドライブトランジスタＴｒ２は発光素子ＥＬに対し正確な定電流源として機能できる。
As shown in FIG. 2A, this improved example has a configuration in which a
閾値電圧補正回路７はドライブトランジスタＴｒ２の閾電圧の変動をキャンセルする様にドライブトランジスタＴｒ２のゲート（Ｇ）に印加される信号電位のレベルを調節するものであり、スイッチングトランジスタＴｒ５，Ｔｒ６を含んでいる。スイッチングトランジスタＴｒ５のゲートは別の走査線ＡＺに接続され、ドレイン／ソースはドライブトランジスタＴｒ２のゲートとドレインとの間に接続されている。スイッチングトランジスタＴｒ６のゲートは同じく走査線ＡＺに接続され、ソースは所定のオフセット電圧Ｖｏｆｓに接続され、ドレインは結合容量Ｃ２の一方の電極に接続されている。尚、図示の例ではオフセット電圧Ｖｏｆｓ、電源電位Ｖｓｓ、カソード電圧（ＧＮＤ）はそれぞれ異なった電位を取り得るが、場合により全て共通の電位（例えばＧＮＤ）に合わせてもよい。 The threshold voltage correction circuit 7 adjusts the level of the signal potential applied to the gate (G) of the drive transistor Tr2 so as to cancel the fluctuation of the threshold voltage of the drive transistor Tr2, and includes switching transistors Tr5 and Tr6. Yes. The gate of the switching transistor Tr5 is connected to another scanning line AZ, and the drain / source is connected between the gate and drain of the drive transistor Tr2. Similarly, the switching transistor Tr6 has a gate connected to the scanning line AZ, a source connected to a predetermined offset voltage Vofs, and a drain connected to one electrode of the coupling capacitor C2. In the illustrated example, the offset voltage Vofs, the power supply potential Vss, and the cathode voltage (GND) can take different potentials, but they may all be set to a common potential (for example, GND) depending on circumstances.
走査線ＡＺに制御パルスが印加されるとスイッチングトランジスタＴｒ５が導通し、Ｖｃｃ側からドライブトランジスタＴｒ２のゲートに向かって電流が流れる為、ゲート（Ｇ）電位が上昇する。これによりドライブトランジスタＴｒ２にドレイン電流が流れ出し、ソース（Ｓ）の電位が上昇する。ちょうどゲート電位（Ｇ）とソース電位（Ｓ）の電位差ＶｇｓがドライブトランジスタＴｒ２の閾電圧Ｖｔｈと一致したところで、前述のトランジスタ特性式に従って、ドレイン電流は流れなくなる。この時のソース／ゲート間電圧ＶｇｓがトランジスタＴｒ２の閾電圧Ｖｔｈとして保持容量Ｃ１に書き込まれる。この保持容量Ｃ１に書き込まれたＶｔｈは信号電位Ｖｓｉｇに上載せしてドライブトランジスタＴｒ２のゲートに印加されるので、閾電圧Ｖｔｈの効果はキャンセルされる。従ってドライブトランジスタＴｒ２の閾電圧Ｖｔｈが経時的に変動しても、閾値電圧補正回路７はこの変動をキャンセルすることができる。 When a control pulse is applied to the scanning line AZ, the switching transistor Tr5 is turned on, and a current flows from the Vcc side toward the gate of the drive transistor Tr2, so that the gate (G) potential rises. As a result, drain current flows out to the drive transistor Tr2, and the potential of the source (S) rises. When the potential difference Vgs between the gate potential (G) and the source potential (S) coincides with the threshold voltage Vth of the drive transistor Tr2, the drain current stops flowing according to the above-described transistor characteristic equation. The source / gate voltage Vgs at this time is written into the storage capacitor C1 as the threshold voltage Vth of the transistor Tr2. Since Vth written in the storage capacitor C1 is applied to the gate of the drive transistor Tr2 over the signal potential Vsig, the effect of the threshold voltage Vth is cancelled. Therefore, even if the threshold voltage Vth of the drive transistor Tr2 varies with time, the threshold voltage correction circuit 7 can cancel this variation.
（Ｂ）は各走査線ＷＳ，ＤＳ，ＡＺに印加される走査パルス波形とドライブトランジスタＴｒ２のゲート（Ｇ）及びソース（Ｓ）の電位波形を表わすタイミングチャートである。図示する様にＶｔｈキャンセル期間に入ると走査線ＡＺにパルスが印加され、スイッチングトランジスタＴｒ５が導通して、Ｔｒ２のゲート電位が上昇する。その後走査線ＤＳのパルスが立ち下がる為電源Ｖｃｃ側からの電流供給が断たれる。これによりゲート電位とソース電位の差が縮小しちょうどＶｔｈとなったところで電流が０になる。この結果、ＶｔｈがＴｒ２のゲート／ソース間に接続された保持容量Ｃ１に書き込まれる。次に走査線ＷＳに選択パルスが印加されるとサンプリングトランジスタＴｒ１がオンし、結合容量Ｃ２を介して保持容量Ｃ１に信号Ｖｓｉｇが書き込まれる。これにより、ドライブトランジスタＴｒ２のゲートに入力される信号Ｖｉｎは先に書き込まれたＶｔｈと所定のゲインで保持されたＶｓｉｇの和となる。更に走査線ＤＳにパルスが印加され、スイッチングトランジスタＴｒ３がオンする。これによりドライブトランジスタＴｒ２が入力ゲート信号Ｖｉｎに応じてドレイン電流を発光素子ＥＬに供給し、発光が開始する。これにより発光素子ＥＬのアノード電位がΔＶだけ上昇するが、ブートストラップ効果によりこのΔＶがドライブトランジスタＴｒ２に対する入力信号Ｖｉｎに上載せされる。以上の閾電圧キャンセル機能及びブートストラップ機能により、ドライブトランジスタＴｒ２の閾電圧変動や発光素子ＥＬの特性変動があっても、これらをキャンセルして発光輝度を一定に保つことが可能である。 (B) is a timing chart showing the scanning pulse waveform applied to each scanning line WS, DS, AZ and the potential waveform of the gate (G) and source (S) of the drive transistor Tr2. As shown in the figure, when the Vth cancel period starts, a pulse is applied to the scanning line AZ, the switching transistor Tr5 is turned on, and the gate potential of Tr2 rises. Thereafter, since the pulse of the scanning line DS falls, the current supply from the power supply Vcc side is cut off. As a result, the difference between the gate potential and the source potential is reduced, and the current becomes 0 when it becomes just Vth. As a result, Vth is written into the holding capacitor C1 connected between the gate / source of Tr2. Next, when a selection pulse is applied to the scanning line WS, the sampling transistor Tr1 is turned on, and the signal Vsig is written to the holding capacitor C1 via the coupling capacitor C2. As a result, the signal Vin input to the gate of the drive transistor Tr2 is the sum of the previously written Vth and Vsig held at a predetermined gain. Further, a pulse is applied to the scanning line DS, and the switching transistor Tr3 is turned on. Accordingly, the drive transistor Tr2 supplies a drain current to the light emitting element EL according to the input gate signal Vin, and light emission starts. As a result, the anode potential of the light emitting element EL increases by ΔV, but this ΔV is added to the input signal Vin to the drive transistor Tr2 by the bootstrap effect. With the above threshold voltage canceling function and bootstrap function, even if there is a threshold voltage fluctuation of the drive transistor Tr2 or a characteristic fluctuation of the light emitting element EL, it is possible to cancel these and keep the light emission luminance constant.
図５は薄膜トランジスタのデバイス特性を示すグラフであり、特に閾値電圧の変動傾向を模式的に表わしている。図示する様に、薄膜トランジスタのゲートに順バイアス（＋Ｖｇｓ）が継続的に印加され続けると、閾値電圧Ｖｔｈは上方変動する傾向にある。一方逆バイアス（−Ｖｇｓ）が印加され続けると、閾値電圧Ｖｔｈは下方変動する傾向にある。尚ここでは、ソース電位に対してゲート電位が正の場合を順バイアスと表現し、ソース電位に対してゲート電位が負の場合を逆バイアスと呼んでいる。この様なデバイス特性は、同一基板上に集積形成された薄膜トランジスタでほぼ共通とみなされる。 FIG. 5 is a graph showing the device characteristics of the thin film transistor, and particularly schematically shows the variation tendency of the threshold voltage. As shown in the figure, when a forward bias (+ Vgs) is continuously applied to the gate of the thin film transistor, the threshold voltage Vth tends to fluctuate upward. On the other hand, when the reverse bias (−Vgs) is continuously applied, the threshold voltage Vth tends to fluctuate downward. Here, the case where the gate potential is positive with respect to the source potential is expressed as forward bias, and the case where the gate potential is negative with respect to the source potential is called reverse bias. Such device characteristics are considered to be almost common to thin film transistors integrated on the same substrate.
ここで図４の画素回路に着目すると、ドライブトランジスタＴｒ２ばかりでなくスイッチングトランジスタＴｒ３にも順バイアスが反復的に印加されているので、その閾値電圧も上方シフトする傾向にある。しかるに、図４の参考例に係る画素回路では、最も重要なドライブトランジスタＴｒ２について閾値電圧補正回路７を設けているものの、その近傍に配されたスイッチングトランジスタＴｒ３については閾値電圧補正回路は装備されていない。これは、ドライブトランジスタＴｒ２の閾値電圧変動が直接発光素子ＥＬの輝度変動をもたらすのに対し、スイッチングトランジスタＴｒ３は単に通電をオン／オフ制御するだけなので、閾値電圧の上方変動がゲートパルスの振幅を超えない限り問題はないからである。しかしながら実際にはスイッチングトランジスタＴｒ３は順バイアスの反復的な印加により、閾値電圧Ｖｔｈは経時的に上昇していく。これを見込んでスイッチングトランジスタＴｒ３に対するゲートパルスの振幅をあらかじめ大きめに設定しておくことも考えられる。すなわち閾値電圧が上方変動してもカットオフしないレベルまでゲートパルスの振幅を上げておけばよいが、これでは高耐圧パルスドライバの開発が必要となりコスト増となる。又スイッチングトランジスタＴｒ３も高耐圧化が必要になる。 When attention is paid to the pixel circuit of FIG. 4, since the forward bias is repeatedly applied not only to the drive transistor Tr2 but also to the switching transistor Tr3, the threshold voltage tends to shift upward. However, although the threshold voltage correction circuit 7 is provided for the most important drive transistor Tr2 in the pixel circuit according to the reference example of FIG. 4, the threshold voltage correction circuit is provided for the switching transistor Tr3 disposed in the vicinity thereof. Absent. This is because the threshold voltage fluctuation of the drive transistor Tr2 directly causes the luminance fluctuation of the light emitting element EL, whereas the switching transistor Tr3 simply controls on / off of energization. It is because there is no problem unless it exceeds. In practice, however, the threshold voltage Vth of the switching transistor Tr3 rises with time due to repeated application of forward bias. In view of this, it is conceivable that the amplitude of the gate pulse for the switching transistor Tr3 is set to be large in advance. In other words, it is sufficient to increase the amplitude of the gate pulse to a level that does not cut off even if the threshold voltage fluctuates upward, but this requires the development of a high breakdown voltage pulse driver and increases the cost. The switching transistor Tr3 also needs to have a high breakdown voltage.
本発明は図４に示した参考例に係る画素回路の係る問題を解決するものである。本発明のポイントは、ドライブトランジスタＴｒ２とスイッチングトランジスタＴｒ３の閾値変動がほぼ同等となることを利用している。具体的にはドライブトランジスタＴｒ２のＶｔｈキャンセル時に得られるＶｔｈ値を、スイッチングトランジスタＴｒ３に印加されるゲートパルス振幅にも上載せする。これにより、ドライブトランジスタＴｒ２とほぼ同じ様にスイッチングトランジスタＴｒ３もＶｔｈキャンセルされる。スイッチングトランジスタＴｒ３のＶｔｈの変動にほぼ相当する分だけ、スイッチングトランジスタＴｒ３のゲートパルス振幅が変化し、カットオフしなくなる。 The present invention solves the problem related to the pixel circuit according to the reference example shown in FIG. The point of the present invention is that the threshold fluctuations of the drive transistor Tr2 and the switching transistor Tr3 are substantially equal. Specifically, the Vth value obtained when the drive transistor Tr2 cancels Vth is also added to the gate pulse amplitude applied to the switching transistor Tr3. As a result, the switching transistor Tr3 is also canceled by Vth in substantially the same manner as the drive transistor Tr2. The gate pulse amplitude of the switching transistor Tr3 changes by an amount substantially corresponding to the change in Vth of the switching transistor Tr3, and the cutoff does not occur.
図６は、本発明に係る画素回路の実施形態を示す回路図である。理解を容易にする為図４に示した参考例の画素回路と対応する部分には対応する参照番号を付している。改良点は、ドライブトランジスタＴｒ２に対応する第１の閾値電圧補正回路７に加え、スイッチングトランジスタＴｒ３に対応した第２の閾値電圧補正回路８を追加したことである。
FIG. 6 is a circuit diagram showing an embodiment of a pixel circuit according to the present invention. For easy understanding, portions corresponding to the pixel circuit of the reference example shown in FIG. 4 are denoted by corresponding reference numbers. The improvement is that a second threshold
第２閾値電圧補正回路８は、第１閾値電圧補正回路７で検知されたドライブトランジスタＴｒ２の閾値電圧を利用して、スイッチングトランジスタＴｒ３の閾値電圧の変動を補正するものである。この第２閾値電圧補正回路８は、第１閾値電圧補正回路７によって検知された閾値電圧をゲートパルスの振幅に上載せしてスイッチングトランジスタＴｒ３のゲートに印加し、以ってドライブトランジスタＴｒ２とほぼ同等と見なされるスイッチングトランジスタＴｒ３の閾値電圧の変動を補正する。具体的に見ると、この第２閾値電圧補正回路８は追加の薄膜トランジスタＴｒ８と追加の容量Ｃｘとで構成されている。容量Ｃｘは、スイッチングトランジスタＴｒ３のゲート（ノードＤＳｘ）と、ゲートパルスを供給する配線である走査線ＤＳとの間に挿入されている。追加トランジスタＴｒ８は、第１閾値電圧補正回路７と容量Ｃｘとの間に挿入されている。具体的にはこのトランジスタＴｒ８のソースがドライブトランジスタＴｒ２のドレイン（Ｄ）に接続し、ドレインがノードＤＳｘに接続し、ゲートには走査線ＡＺが接続されている。トランジスタＴｒ８は走査線ＡＺに印加されるパルスに応答して動作し、第１閾値電圧補正回路７で検知された閾値電圧を読み取って容量Ｃｘに書き込み、以って走査線ＤＳから供給されるゲートパルスの振幅に上載せしている。これにより、スイッチングトランジスタＴｒ３の閾値電圧が変動してもほぼ過不足なく上載せされた閾値電圧によってキャンセルされる。
The second threshold
図７は、図６に示した画素回路の動作説明に供するタイミングチャートである。図示のタイミングチャートは、走査線ＷＳに印加される選択パルスを便宜の為同じくＷＳで表わしている。同様に走査線ＡＺに印加されるパルスをＡＺで表わし、走査線ＤＳに印加されるゲートパルスを同じくＤＳで表わしてある。これに加え、ノードＤＳｘの電位変化も便宜の為ＤＳｘとしてタイミングチャートに載せてある。まずＶｔｈ補正期間になるとパルスＡＺがトランジスタＴｒ５及びＴｒ６に印加され、ドライブトランジスタＴｒ２の閾電圧Ｖｔｈが検知される。この検知された閾電圧ＶｔｈはドライブトランジスタＴｒ２のゲート電位（Ｇ）とソース電位（Ｓ）との間の差となって現われ、保持容量Ｃ１に保持される。この時同時にパルスＡＺに応答してトランジスタＴｒ８が導通し、Ｖｔｈが容量Ｃｘに書き込まれる。換言すると容量Ｃｘが検知された電圧Ｖｔｈで充電される。この後サンプリングトランジスタＴｒ１及びＴｒ４にパルスＷＳが１Ｈの期間印加されると、映像信号Ｖｓｉｇがサンプリングされ、保持容量Ｃ１に保持される。この結果ドライブトランジスタＴｒ２のゲート電位（Ｇ）はソース電位（Ｓ）に対して信号分だけ上昇する。続いて発光期間に入るとゲートパルスＤＳが印加され、スイッチングトランジスタＴｒ３が導通してドライブトランジスタＴｒ２を通じ発光素子ＥＬを通電する。タイミングチャートではゲートパルスＤＳはＧＮＤレベルから立ち上がっており、その振幅をΔＶｇで表わしてある。このゲートパルスＤＳは容量Ｃｘを介してスイッチングトランジスタＴｒ３のゲートに印加される。従ってスイッチングトランジスタＴｒ３のゲート電圧はＤＳｘで表わされる。この容量ＣｘにはあらかじめＶｔｈが充電されている。従ってＤＳパルスがＧＮＤからΔＶｇ分だけ立ち上がると、容量Ｃｘを介してノードＤＳｘの電位もΔＶｇだけ上昇する。結果的に、ＤＳｘ電位は、ΔＶｇ＋Ｖｔｈとなる。この後非発光期間に入るとゲートパルスＤＳはＧＮＤまで立ち下がり、スイッチングトランジスタＴｒ３は非導通状態となって発光素子ＥＬに対する通電を遮断する。この様に本発明によれば、非晶質シリコンＴＦＴやポリシリコンＴＦＴの閾値電圧が変動しても、回路で補正をかけることができる為、有機ＥＬ発光素子の輝度劣化を防ぐことができ、高品質な有機ＥＬディスプレイを提供できる。特に、誤動作につながるトランジスタのカットオフを防ぐ為にゲートパルスの振幅を大きくする必要がなく、回路の低コスト化が実現できる。 FIG. 7 is a timing chart for explaining the operation of the pixel circuit shown in FIG. In the illustrated timing chart, the selection pulse applied to the scanning line WS is also represented by WS for convenience. Similarly, a pulse applied to the scanning line AZ is represented by AZ, and a gate pulse applied to the scanning line DS is also represented by DS. In addition, the potential change of the node DSx is also shown in the timing chart as DSx for convenience. First, in the Vth correction period, the pulse AZ is applied to the transistors Tr5 and Tr6, and the threshold voltage Vth of the drive transistor Tr2 is detected. The detected threshold voltage Vth appears as a difference between the gate potential (G) and the source potential (S) of the drive transistor Tr2, and is stored in the storage capacitor C1. At the same time, the transistor Tr8 is turned on in response to the pulse AZ, and Vth is written into the capacitor Cx. In other words, the capacitor Cx is charged with the detected voltage Vth. Thereafter, when the pulse WS is applied to the sampling transistors Tr1 and Tr4 for a period of 1H, the video signal Vsig is sampled and held in the holding capacitor C1. As a result, the gate potential (G) of the drive transistor Tr2 rises by a signal amount with respect to the source potential (S). Subsequently, when the light emission period starts, the gate pulse DS is applied, the switching transistor Tr3 is turned on, and the light emitting element EL is energized through the drive transistor Tr2. In the timing chart, the gate pulse DS rises from the GND level, and its amplitude is represented by ΔVg. This gate pulse DS is applied to the gate of the switching transistor Tr3 via the capacitor Cx. Therefore, the gate voltage of the switching transistor Tr3 is represented by DSx. The capacitor Cx is charged with Vth in advance. Therefore, when the DS pulse rises from the GND by ΔVg, the potential of the node DSx also rises by ΔVg through the capacitor Cx. As a result, the DSx potential is ΔVg + Vth. Thereafter, when the non-light-emission period starts, the gate pulse DS falls to GND, and the switching transistor Tr3 becomes non-conductive and cuts off the power supply to the light-emitting element EL. Thus, according to the present invention, even if the threshold voltage of the amorphous silicon TFT or the polysilicon TFT fluctuates, it can be corrected by the circuit, so that the luminance degradation of the organic EL light emitting element can be prevented. A high-quality organic EL display can be provided. In particular, it is not necessary to increase the amplitude of the gate pulse in order to prevent the transistor from being cut off, which leads to malfunction, and the cost of the circuit can be reduced.
１・・・画素アレイ、２・・・水平セレクタ、３・・・ドライブスキャナ、４・・・ライトスキャナ、５・・・画素回路、６・・・ブートストラップ回路、７・・・第１閾値電圧補正回路、８・・・第２閾値電圧補正回路
DESCRIPTION OF
Claims (8)
サンプリングトランジスタと保持容量とドライブトランジスタと負荷素子とスイッチングトランジスタとを含み、
前記サンプリングトランジスタは、該走査線により選択された時該信号線から信号をサンプリングして該保持容量に保持させ、
前記ドライブトランジスタは、該保持容量に保持された信号電位に応じて該負荷素子に通電し、
前記スイッチングトランジスタは該ドライブトランジスタに直列接続しており、ゲートパルスに応答して該通電をオン／オフ制御する画素回路において、
第１及び第２の閾値電圧補正回路を備えており、
前記第１の閾値電圧補正回路は、該ドライブトランジスタの閾値電圧を検知し、且つ検知した閾値電圧を該信号電位に加えて該ドライブトランジスタのゲートにフィードバックし、以って閾値電圧の変動をキャンセルし、
前記第２の閾値電圧補正回路は、該ドライブトランジスタの該検知された閾値電圧を利用して該スイッチングトランジスタの閾値電圧の変動を補正することを特徴とする画素回路。 A pixel circuit disposed at each of the intersections of the row-shaped scanning lines and the column-shaped signal lines,
Including a sampling transistor, a storage capacitor, a drive transistor, a load element, and a switching transistor;
The sampling transistor samples a signal from the signal line when selected by the scanning line and holds the signal in the storage capacitor,
The drive transistor energizes the load element in accordance with the signal potential held in the holding capacitor,
The switching transistor is connected in series to the drive transistor, and in a pixel circuit that controls on / off of the energization in response to a gate pulse,
A first threshold voltage correction circuit and a second threshold voltage correction circuit;
The first threshold voltage correction circuit detects the threshold voltage of the drive transistor, adds the detected threshold voltage to the signal potential, and feeds it back to the gate of the drive transistor, thereby canceling the fluctuation of the threshold voltage. And
The pixel circuit, wherein the second threshold voltage correction circuit corrects a variation in the threshold voltage of the switching transistor using the detected threshold voltage of the drive transistor.
該トランジスタは該第１の閾値電圧補正回路で検知された該閾値電圧を読み取って該容量に書き込み、以って該ゲートパルスの振幅に上載せすることを特徴とする請求項２記載の画素回路。 The second threshold voltage correction circuit is inserted between the gate of the switching transistor and a wiring for supplying the gate pulse, and between the first threshold voltage correction circuit and the capacitor. Including a transistor,
3. The pixel circuit according to claim 2, wherein the transistor reads the threshold voltage detected by the first threshold voltage correction circuit, writes the threshold voltage to the capacitor, and puts it on the amplitude of the gate pulse. .
前記画素回路は、第１及び第２の閾値電圧補正回路を備えており、
前記第１の閾値電圧補正回路は、該ドライブトランジスタの閾値電圧を検知し、且つ検知した閾値電圧を該信号電位に加えて該ドライブトランジスタのゲートにフィードバックし、以って閾値電圧の変動をキャンセルし、
前記第２の閾値電圧補正回路は、該ドライブトランジスタの該検知された閾値電圧を利用して該スイッチングトランジスタの閾値電圧の変動を補正することを特徴とする表示装置。 The pixel circuit includes a row-shaped scanning line, a column-shaped signal line, and a pixel circuit disposed at each of the intersecting portions. The sampling transistor samples a video signal from the signal line when selected by the scanning line and holds the sampled signal in the holding capacitor, and the drive transistor corresponds to the signal potential held in the holding capacitor. In a display device that energizes a light emitting element, the switching transistor is connected in series to the drive transistor, and controls on / off of the energization in response to a gate pulse.
The pixel circuit includes first and second threshold voltage correction circuits,
The first threshold voltage correction circuit detects the threshold voltage of the drive transistor, adds the detected threshold voltage to the signal potential, and feeds it back to the gate of the drive transistor, thereby canceling the fluctuation of the threshold voltage. And
The display device, wherein the second threshold voltage correction circuit corrects a variation in the threshold voltage of the switching transistor by using the detected threshold voltage of the drive transistor.
該トランジスタは該第１の閾値電圧補正回路で検知された該閾値電圧を読み取って該容量に書き込み、以って該ゲートパルスの振幅に上載せすることを特徴とする請求項５記載の表示装置。 The second threshold voltage correction circuit is inserted between the gate of the switching transistor and a wiring for supplying the gate pulse, and between the first threshold voltage correction circuit and the capacitor. Including a transistor,
6. The display device according to claim 5, wherein the transistor reads the threshold voltage detected by the first threshold voltage correction circuit, writes the threshold voltage in the capacitor, and overlays the amplitude on the gate pulse. .
第１及び第２の閾値電圧補正手順を含んでおり、
前記第１の閾値電圧補正手順は、該ドライブトランジスタの閾値電圧を検知し、且つ検知した閾値電圧を該信号電位に加えて該ドライブトランジスタのゲートにフィードバックし、以って閾値電圧の変動をキャンセルし、
前記第２の閾値電圧補正手順は、該ドライブトランジスタの該検知された閾値電圧を利用して該スイッチングトランジスタの閾値電圧の変動を補正することを特徴とする画素回路の駆動方法。 Each of the row-shaped scanning lines and the column-shaped signal lines is arranged at an intersecting portion, and includes a sampling transistor, a storage capacitor, a drive transistor, a load element, and a switching transistor. When the signal is sampled from the signal line and held in the holding capacitor, the drive transistor energizes the load element according to the signal potential held in the holding capacitor, and the switching transistor is connected in series with the drive transistor. In a driving method of a pixel circuit that is connected and controls on / off of the energization in response to a gate pulse,
Including first and second threshold voltage correction procedures;
In the first threshold voltage correction procedure, the threshold voltage of the drive transistor is detected, and the detected threshold voltage is added to the signal potential and fed back to the gate of the drive transistor, thereby canceling the threshold voltage fluctuation. And
The second threshold voltage correction procedure uses the detected threshold voltage of the drive transistor to correct a variation in the threshold voltage of the switching transistor.
第１及び第２の閾値電圧補正手順を含んでおり、
前記第１の閾値電圧補正手順は、該ドライブトランジスタの閾値電圧を検知し、且つ検知した閾値電圧を該信号電位に加えて該ドライブトランジスタのゲートにフィードバックし、以って閾値電圧の変動をキャンセルし、
前記第２の閾値電圧補正手順は、該ドライブトランジスタの該検知された閾値電圧を利用して該スイッチングトランジスタの閾値電圧の変動を補正することを特徴とする表示装置の駆動方法。 The pixel circuit includes a row-shaped scanning line, a column-shaped signal line, and a pixel circuit disposed at each of the intersecting portions. The sampling transistor samples a video signal from the signal line when selected by the scanning line and holds the sampled signal in the holding capacitor, and the drive transistor corresponds to the signal potential held in the holding capacitor. In a driving method of a display device in which a light emitting element is energized, the switching transistor is connected in series to the drive transistor, and the energization is controlled in response to a gate pulse.
Including first and second threshold voltage correction procedures;
In the first threshold voltage correction procedure, the threshold voltage of the drive transistor is detected, and the detected threshold voltage is added to the signal potential and fed back to the gate of the drive transistor, thereby canceling the threshold voltage fluctuation. And
The method for driving a display device, wherein the second threshold voltage correction procedure corrects a variation in the threshold voltage of the switching transistor using the detected threshold voltage of the drive transistor.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003407034A JP4552108B2 (en) | 2003-12-05 | 2003-12-05 | Pixel circuit, display device, and driving method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003407034A JP4552108B2 (en) | 2003-12-05 | 2003-12-05 | Pixel circuit, display device, and driving method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005165178A true JP2005165178A (en) | 2005-06-23 |
| JP4552108B2 JP4552108B2 (en) | 2010-09-29 |
Family
ID=34729207
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003407034A Expired - Fee Related JP4552108B2 (en) | 2003-12-05 | 2003-12-05 | Pixel circuit, display device, and driving method thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4552108B2 (en) |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006259573A (en) * | 2005-03-18 | 2006-09-28 | Seiko Epson Corp | Organic el device, drive method thereof, and electronic device |
| WO2007138729A1 (en) * | 2006-05-30 | 2007-12-06 | Sharp Kabushiki Kaisha | Electric current driving type display device |
| WO2007144976A1 (en) * | 2006-06-15 | 2007-12-21 | Sharp Kabushiki Kaisha | Current drive type display and pixel circuit |
| WO2008023445A1 (en) | 2006-08-25 | 2008-02-28 | Sumitomo Dow Limited | Flame retardant and light diffusing polycarbonate resin composition and light diffusing plate comprising the same |
| JP2010117475A (en) * | 2008-11-12 | 2010-05-27 | Sony Corp | Display apparatus, electronic device, and method of driving the display apparatus |
| KR101029502B1 (en) | 2008-06-30 | 2011-04-18 | 캐논 가부시끼가이샤 | Drive circuit |
| CN101127181B (en) * | 2006-08-17 | 2011-05-25 | 精工爱普生株式会社 | Electro-optical device and electronic apparatus |
| CN101430862B (en) * | 2007-11-07 | 2012-11-14 | 乐金显示有限公司 | Driving apparatus for organic electro-luminescence display device |
| CN102820001A (en) * | 2011-06-07 | 2012-12-12 | 东莞万士达液晶显示器有限公司 | Organic light emitting diode (OLED) pixel circuit |
| JP2012252329A (en) * | 2011-05-11 | 2012-12-20 | Semiconductor Energy Lab Co Ltd | Active-matrix display device and driving method therefor |
| KR101368006B1 (en) | 2007-11-05 | 2014-03-13 | 엘지디스플레이 주식회사 | Organic Light Emitting Display and Method of Driving the same |
| JP2015143860A (en) * | 2005-12-02 | 2015-08-06 | 株式会社半導体エネルギー研究所 | Display device, display module and electronic apparatus |
| CN106448526A (en) * | 2015-08-13 | 2017-02-22 | 群创光电股份有限公司 | Drive circuit |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003173154A (en) * | 2001-09-28 | 2003-06-20 | Sanyo Electric Co Ltd | Semiconductor device and display device |
| JP2003223138A (en) * | 2001-10-26 | 2003-08-08 | Semiconductor Energy Lab Co Ltd | Light emitting device and its driving method |
| JP2003255897A (en) * | 2002-03-05 | 2003-09-10 | Nec Corp | Image display device and control method used in the device |
| JP2003271095A (en) * | 2002-03-14 | 2003-09-25 | Nec Corp | Driving circuit for current control element and image display device |
| JP2005004173A (en) * | 2003-05-19 | 2005-01-06 | Seiko Epson Corp | Electro-optical device and its driver |
-
2003
- 2003-12-05 JP JP2003407034A patent/JP4552108B2/en not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003173154A (en) * | 2001-09-28 | 2003-06-20 | Sanyo Electric Co Ltd | Semiconductor device and display device |
| JP2003223138A (en) * | 2001-10-26 | 2003-08-08 | Semiconductor Energy Lab Co Ltd | Light emitting device and its driving method |
| JP2003255897A (en) * | 2002-03-05 | 2003-09-10 | Nec Corp | Image display device and control method used in the device |
| JP2003271095A (en) * | 2002-03-14 | 2003-09-25 | Nec Corp | Driving circuit for current control element and image display device |
| JP2005004173A (en) * | 2003-05-19 | 2005-01-06 | Seiko Epson Corp | Electro-optical device and its driver |
Cited By (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006259573A (en) * | 2005-03-18 | 2006-09-28 | Seiko Epson Corp | Organic el device, drive method thereof, and electronic device |
| JP2017040926A (en) * | 2005-12-02 | 2017-02-23 | 株式会社半導体エネルギー研究所 | Display device, display module and electronic apparatus |
| US9276037B2 (en) | 2005-12-02 | 2016-03-01 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, display device, and electronic device |
| JP2015143860A (en) * | 2005-12-02 | 2015-08-06 | 株式会社半導体エネルギー研究所 | Display device, display module and electronic apparatus |
| WO2007138729A1 (en) * | 2006-05-30 | 2007-12-06 | Sharp Kabushiki Kaisha | Electric current driving type display device |
| US8325118B2 (en) | 2006-05-30 | 2012-12-04 | Sharp Kabushiki Kaisha | Electric current driving type display device |
| WO2007144976A1 (en) * | 2006-06-15 | 2007-12-21 | Sharp Kabushiki Kaisha | Current drive type display and pixel circuit |
| US8289246B2 (en) | 2006-06-15 | 2012-10-16 | Sharp Kabushiki Kaisha | Electric current driving type display device and pixel circuit |
| CN101127181B (en) * | 2006-08-17 | 2011-05-25 | 精工爱普生株式会社 | Electro-optical device and electronic apparatus |
| WO2008023445A1 (en) | 2006-08-25 | 2008-02-28 | Sumitomo Dow Limited | Flame retardant and light diffusing polycarbonate resin composition and light diffusing plate comprising the same |
| KR101368006B1 (en) | 2007-11-05 | 2014-03-13 | 엘지디스플레이 주식회사 | Organic Light Emitting Display and Method of Driving the same |
| CN101430862B (en) * | 2007-11-07 | 2012-11-14 | 乐金显示有限公司 | Driving apparatus for organic electro-luminescence display device |
| KR101029502B1 (en) | 2008-06-30 | 2011-04-18 | 캐논 가부시끼가이샤 | Drive circuit |
| US8648846B2 (en) | 2008-11-12 | 2014-02-11 | Sony Corporation | Display device, electronic device, and method of driving display device |
| US8902213B2 (en) | 2008-11-12 | 2014-12-02 | Sony Corporation | Display device, electronic device, and method of driving display device |
| JP2010117475A (en) * | 2008-11-12 | 2010-05-27 | Sony Corp | Display apparatus, electronic device, and method of driving the display apparatus |
| JP2012252329A (en) * | 2011-05-11 | 2012-12-20 | Semiconductor Energy Lab Co Ltd | Active-matrix display device and driving method therefor |
| JP2016118807A (en) * | 2011-05-11 | 2016-06-30 | 株式会社半導体エネルギー研究所 | Display device and semiconductor device |
| CN102820001A (en) * | 2011-06-07 | 2012-12-12 | 东莞万士达液晶显示器有限公司 | Organic light emitting diode (OLED) pixel circuit |
| CN106448526A (en) * | 2015-08-13 | 2017-02-22 | 群创光电股份有限公司 | Drive circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4552108B2 (en) | 2010-09-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4501429B2 (en) | Pixel circuit and display device | |
| US7535442B2 (en) | Pixel circuit, display and driving method thereof | |
| KR101754533B1 (en) | Display device | |
| JP2006133542A (en) | Pixel circuit and display apparatus | |
| JP2005164893A (en) | Transistor circuit, pixel circuit, display device, and their driving methods | |
| JP4590831B2 (en) | Display device and pixel circuit driving method | |
| JP2005164894A (en) | Pixel circuit and display device, and their driving methods | |
| JP4831392B2 (en) | Pixel circuit and display device | |
| JP4552108B2 (en) | Pixel circuit, display device, and driving method thereof | |
| JP4826870B2 (en) | Pixel circuit, driving method thereof, active matrix device, and display device | |
| JP5257075B2 (en) | Image display device | |
| JP2006227238A (en) | Display device and display method | |
| TW201030702A (en) | Display apparatus and display driving method | |
| JP2005189387A (en) | Display device, and method for driving display device | |
| JP4831393B2 (en) | Pixel circuit, image display device, and driving method thereof | |
| JP2008026468A (en) | Image display device | |
| JP4747528B2 (en) | Pixel circuit and display device | |
| JP4600723B2 (en) | Pixel circuit, display device, and driving method thereof | |
| JP2005189673A (en) | Display device | |
| JP4547900B2 (en) | Pixel circuit, driving method thereof, active matrix device, and display device | |
| JP2006243525A (en) | Display device | |
| JP4665424B2 (en) | Display device and driving method thereof | |
| JP4810790B2 (en) | Display device and driving method of display device | |
| JP2006018168A (en) | Pixel circuit, display apparatus and drive method therefor | |
| JP4360199B2 (en) | Display device, pixel circuit, and driving method of pixel circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060630 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20090212 |
|
| RD05 | Notification of revocation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7425 Effective date: 20090225 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100325 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100514 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100617 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100630 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130723 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130723 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |