JP2003218430A - 磁気トンネル接合の切替え磁界の特性を変更するための方法 - Google Patents

磁気トンネル接合の切替え磁界の特性を変更するための方法

Info

Publication number
JP2003218430A
JP2003218430A JP2002278935A JP2002278935A JP2003218430A JP 2003218430 A JP2003218430 A JP 2003218430A JP 2002278935 A JP2002278935 A JP 2002278935A JP 2002278935 A JP2002278935 A JP 2002278935A JP 2003218430 A JP2003218430 A JP 2003218430A
Authority
JP
Japan
Prior art keywords
layer
magnetization vector
magnetic field
sense
magnetization
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002278935A
Other languages
English (en)
Other versions
JP2003218430A5 (ja
JP4456805B2 (ja
Inventor
Thomas Anthony
トーマス・アンソニー
Lung Tran
ルン・トラン
Manish Sharma
マニシュ・シャーマ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HP Inc
Original Assignee
Hewlett Packard Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hewlett Packard Co filed Critical Hewlett Packard Co
Publication of JP2003218430A publication Critical patent/JP2003218430A/ja
Publication of JP2003218430A5 publication Critical patent/JP2003218430A5/ja
Application granted granted Critical
Publication of JP4456805B2 publication Critical patent/JP4456805B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/902FET with metal source region

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Semiconductor Memories (AREA)

Abstract

(57)【要約】 【課題】メモリデバイスの磁気特性の変動を抑えて、従
来のメモリデバイスよりも性能の優れたメモリデバイス
を実現するための手段を提供する。 【解決手段】磁気トンネル接合は、ピン止めされた層と
センス層を形成し(206,210)、それらの層のうちの少な
くとも1つの層の磁化ベクトルを再設定する(220)こと
によって製造される。

Description

【発明の詳細な説明】 【0001】 【発明の属する技術分野】本発明は情報記憶デバイスに
関する。より詳細には、本発明は磁気トンネル接合を含
むメモリデバイスに関する。 【0002】 【従来の技術】典型的な磁気ランダムアクセスメモリ
(「MRAM」)デバイス(MRAM素子またはMRA
M装置。以下同じ。本明細書においてデバイスには、素
子または装置が含まれる)は、メモリセルのアレイと、
メモリセルの行に沿って延在するワード線と、メモリセ
ルの列に沿って延在するビット線とを含む。各メモリセ
ルは、ワード線とビット線との交点に配置される。 【0003】MRAMメモリセルは、スピン依存トンネ
ル(「SDT」)接合のような磁気トンネル接合(「M
TJ」)に基づくものとすることができる。典型的なS
DT接合は、ピン止め層(pinned layer。ピン止めされ
た層または固着層。以下同じ)と、センス層(sense la
yer)と、ピン止め層とセンス層との間に挟まれる絶縁
性トンネル障壁とを含む。ピン止め層は、対象とする範
囲内に磁界がかけられている場合に回転しないように固
定された磁化ベクトルを有する。センス層は、2つの方
向、すなわちピン止め層の磁化ベクトルと同じ方向か、
またはピン止め層の磁化ベクトルと反対の方向のいずれ
かに向けることができる磁化ベクトルを有する。ピン止
め層とセンス層の磁化ベクトルが同じ方向である場合に
は、SDT接合の向きは「平行」であると言われる。ピ
ン止め層とセンス層の磁化ベクトルが反対の方向である
場合には、SDT接合の向きは「逆平行」であると言わ
れる。 【0004】これら2つの安定した向き(配向)であ
る、平行および逆平行は、「0」および「1」の論理値
を表す。磁化の向きは、SDT接合の抵抗に影響を及ぼ
す。SDT接合の抵抗は、磁化の向きが平行である場合
には第1の値であり、磁化の向きが逆平行である場合に
は第2の値である。SDT接合の磁化の向き、それゆえ
その論理値は、その抵抗状態を読み取ることにより読み
出すことができる。 【0005】メモリセルアレイは、磁気メモリ素子層の
スタック(積み重ね)を堆積し、そのスタックをメモリ
素子にパターニング(パターン形成)することにより製
造することができる。メモリ素子の理想的なサイズ、形
状および厚みは均一である。 【0006】しかしながら、実際には、厚み、サイズお
よび形状は均一ではない。サイズ、形状および層厚が変
動する結果として、MRAMアレイ内のメモリ素子の磁
気特性が変動するようになる。詳細には、これらのパラ
メータの変動はウェーハ間で生じうるが、ダイ間、およ
びアレイ間で生じる可能性もある。これらの変動はデー
タの書込みの一貫性を低減し、選択されてないビットを
消去するという望ましくない副作用をもたらす場合があ
る。メモリ素子のサイズが小さくなると、これらの変動
およびそれによる望ましくない作用は、特にセンス層の
保磁力の切替えに関してより顕著になる。 【0007】さらに、メモリ製造業者の目標は、メモリ
素子のサイズを小さくすることである。サイズを小さく
すると、記憶密度が増し、それにより記憶コストが削減
される。またサイズを小さくすることにより、電力消費
も低下し、それにより移動体製品に対して有利になる。 【0008】 【発明が解決しようとする課題】従って、本発明の目的
は、サイズ等の点で従来のメモリ素子よりも優れたメモ
リ素子を提供することである。 【0009】 【課題を解決するための手段】本発明の一態様によれ
ば、磁気トンネル接合は、ピン止め層とセンス層とを形
成すること、層のうちの少なくとも1つの層の磁化ベク
トルを再設定することとによって形成される。本発明の
他の態様および利点は、添付の図面とともに、本発明の
原理を例示した以下の詳細な説明から明らかになるであ
ろう。 【0010】 【発明の実施の形態】図1には、SDT接合14の抵抗
性交点アレイ12を含むMRAMデバイス10が示され
ている。SDT接合14は行および列(の交差部)に配
列され、行はx方向に沿って延在し、列はy方向に沿っ
て延在する。MRAMデバイス10の図を簡単にするた
めに、比較的少数のSDT接合14のみを示している。
実際には、任意のサイズのアレイを用いることができ
る。 【0011】ワード線16として機能するパターンが、
アレイ12の一方の側の面内のx方向に沿って延在す
る。ビット線18として機能するパターンが、アレイ1
2の隣接する側の面内のy方向に沿って延在する。アレ
イ12の各行に対して1つのワード線16があり、アレ
イ12の各列に対して1つのビット線18があるものと
することができる。各SDT接合14は、ワード線16
とビット線18との交点に配置される。MRAMデバイ
ス10は、読出し動作中に、選択されたSDT接合14
の抵抗状態を読み取り、書込み動作中に、選択されたワ
ード線16およびビット線18に書込み電流を供給する
ための読出し/書込み回路(図示せず)を含む。 【0012】図2には、SDT接合14がさらに詳しく
示されている。SDT接合14は、ピン止め強磁性(F
M)層(pinned ferromagnetic layer)52と、ピン止
めFM層52上の絶縁性トンネル障壁56と、トンネル
障壁56上のセンスFM層54とを含む。ピン止めFM
層52は、ピン止め層52の面内に向けられた磁化ベク
トルM0を有する。ピン止めFM層52は、NiFe、
酸化鉄(Fe)、酸化クロム(CrO)、コバ
ルト、またはコバルト合金(たとえば、CoFe、Ni
FeCo)のような強磁性材料から形成することができ
る。 【0013】ピン止め層52の磁化ベクトルM0は、第
1および第2のシード層46および48を含む構造と、
AFピニング層(AF pinning layer。または、反強磁性
ピニング層)50によってピン止めすることができる。
第1のシード層46によって、第2の層48は、(11
1)結晶構造方位で成長できるようになり、第2のシー
ド層48は、AFピニング層50のための(111)結
晶構造方位を確立する。AFピニング層50は大きなエ
クスチェンジフィールド(交換磁界)を生成し、それ
は、対象とする範囲に磁界がかけられている場合であっ
ても、ピン止めFM層52の磁化ベクトルM0を一方向
に保持する。これにより、ピン止めFM層54は、回転
しにくい「ハードな(硬い)」FM層になる。第1のシ
ード層46はチタン(Ti)またはタンタル(Ta)か
ら形成することができ、第2のシード層48はニッケル
鉄(NiFe)またはNiFeCoから形成することが
できる。他のシード層材料にはRu、TaN、TiN、
AlおよびSiOがある。AFピニング層50
は、合成強磁性材料(たとえば、CoFe/Ru/Co
Fe多層構造)または反強磁性材料(たとえば、IrM
n、FeMn、PtMn)から形成することができる。 【0014】センス層54は、ピン止めされない磁化ベ
クトルM1を有する。センス層磁化ベクトルM1は、対
象とする範囲に印加された磁界が存在する場合(対象と
する範囲内に磁界がかけられている場合)に、2つの方
向のうちのいずれか一方に配向させることができる。こ
れにより、センス層54は「ソフトな(軟らかい)」F
M層になる。SDT接合14の磁化の向きは、センス層
磁化ベクトルM1がピン止め層磁化ベクトルM0と同じ
方向に向けられるときには平行であり、センス層磁化ベ
クトルM1がピン止め層磁化ベクトルM0と反対の方向
に向けられるときには逆平行である。センスFM層材料
には、NiFe、NiFeCoおよびCoFeが含まれ
る(但し、これらには限定されない)。 【0015】絶縁性トンネル障壁56によって、ピン止
め層52とセンス層54との間に量子力学的トンネル効
果が生じるようになる。このトンネル現象は電子スピン
に依存しており、SDT接合14の抵抗は、ピン止め層
52とセンス層54の磁化の相対的な向きの関数にな
る。たとえば、SDT接合10の抵抗は、SDT接合1
4の磁化の向きが平行である場合には第1の値(R)で
あり、磁化の向きが逆平行である場合には第2の値(R
+ΔR)である。絶縁性トンネル障壁56は、酸化アル
ミニウム(AL)、二酸化ケイ素(SiO)、
酸化タンタル(Ta)、または窒化ケイ素(Si
)から形成することができる。他の誘電体および所
定の半導体材料を、絶縁性トンネル障壁56に用いるこ
とができる。 【0016】SDT接合14と接触するワード線16お
よびビット線18に電流(Iy、Ix)を供給すること
により、SDT接合14に磁界(Hx、Hy)を印加す
ることができる。ワード線16とビット線18が直交す
る場合には、印加される磁界(Hx、Hy)も直交する
ことになる。 【0017】ネールの「オレンジピール(orange-pee
l)」結合(H)は、FM結合とも呼ばれ、ピン止め
層52とセンス層54との間の界面粗さによって引き起
こされるものと考えられている。FM結合の大きさは以
下の通りである。 【0018】 【数1】 【0019】ここで、h、λはそれぞれ界面粗さの大き
さ(または高さ)と波長であり、M はセンス層54の
飽和磁化である。項tおよびtはそれぞれ、センス
層54および絶縁性トンネル障壁56の厚みである。 【0020】静磁気結合(H)は、反強磁性(AF)
結合とも呼ばれ、ピン止め層52および第2のシード層
48のエッジにおける補償されない磁極(非補償磁極)
によって引き起こされるものと考えられている。平均A
F結合は以下の通りである。 【0021】 【数2】 【0022】ここで、WおよびLは接合の幅および長さ
であり、Aは定数であり、αはSDT接合14の寸法に
依存する。αの値は、ピン止め層52とセンス層54と
の間の分離(すなわち間隔)がそれらの幅よりも非常に
大きい場合に1に接近する。αの値は、ピン止め層52
とセンス層54との間の分離がそれらの幅よりも非常に
小さい場合に0に接近する。 【0023】FM結合は、SDT接合14の領域にわた
って一定のままであり、SDT接合14のサイズとは無
関係である。対照的に、AF結合はSDT接合14の領
域にわたって、かつSDT接合14の体積内ではなはだ
不均一である。またAF結合は、接合のサイズおよび形
状にも依存する。接合の寸法がサブミクロンに接近する
にしたがってAF結合は著しく強くなる。 【0024】FM結合は、センス層54の磁化ベクトル
M1を、ピン止め層52の磁化ベクトルM0と平行な向
きに整列させる傾向がある。AF結合は、センス層54
の磁化ベクトルM1を強制的に、ピン止め層52の磁化
ベクトルM0から引き離す傾向がある。結果として、製
造中に、センス層磁化ベクトルM1は、FM結合とAF
結合との最終的な結果である向きに沿って整列すること
になる。センス層54の結晶異方性および磁気ひずみ
も、センス層磁化ベクトルM1の向きおよび回転に影響
を及ぼす。 【0025】図3には、SDT接合14を製造する方法
が示されている。ウェーハ上にワード線が形成され(2
00)、そのワード線上に第1および第2のシード層が
堆積される(202)。第2のシード層上にAFピニン
グ層が堆積され(204)、AFピニング層上にピン止
めFM層が堆積される(206)、FM層は通常、一軸
磁気異方性を確立するために、磁界が印加された状態で
堆積される。 【0026】絶縁性トンネル障壁がピン止めFM層の上
に堆積される(208)。オプションの境界層によっ
て、絶縁性トンネル障壁を挟むことができる。 【0027】センスFM層が絶縁性トンネル障壁の上に
堆積され(210)、その層が、SDT接合のアレイに
パターン形成され(212)、SDT接合上にビット線
が形成される(214)。センス層54の(磁化)困難
軸(または困難方向)および(磁化)容易軸(または容
易方向)がそれぞれHAおよびEAによって示されてい
る(図4(b)、(c))。製造のこの段階では、セン
ス層磁化ベクトルM1は容易軸EAと整列し、容易軸E
Aはセンス層54のx軸と整列する(図4(b)を参
照)。センス層磁化ベクトルM1の角度(θ)は、θ
=0°である。さらに、ピン止め層磁化ベクトルM0
およびセンス層磁化ベクトルM1の角度(θ、θ
は必ずしも同じではない。ピン止め層52の磁化は、ビ
ットのパターニング(パターン形成)中に比較的高温に
さらさられることにより変化する場合がある。 【0028】ピン止めFM層は、この時点でポストアニ
ール(post-annealing)される(ブロック216)。ピ
ン止めFM層は、そのブロッキング温度(T)より高
い温度に加熱され、ある時間にわたって磁界をかけるこ
とにより、ピン止め層52のx軸に対する、ピン止め層
磁化ベクトルM0の所望の角度(θ)(図4(a)を
参照)が設定される。たとえば、ピン止め層52の磁化
ベクトル角(θ)を、磁化ベクトルM0の所望の角度
(θ)に平行な方向に2000エルステッド(Oe)
の強い磁界をかけ、材料に依存して、15分〜数時間の
間、180℃〜300℃の温度までSDT接合を加熱す
ることにより設定することができる。その後、SDT接
合は、この磁界の存在下で冷却され、ピン止め層磁化が
所望の角度(θ)に固定される。AF層とピン止め層
との間の磁気交換結合(exchangecoupling。または、交
換カップリング)が、磁化ベクトルM0をピン止めし続
ける。 【0029】SDT接合は、AF結合がFM結合より大
きいか否かを判定するために検査される(218)。こ
れは、SDT接合の切替え特性(スイッチング特性)を
測定することにより行うことができる。材料の欠陥、な
らびにサイズおよび形状の変化によって、それぞれのS
DT接合がそれぞれ異なる切替え曲線(スイッチング曲
線)有するようにすることができる。適切な磁化ベクト
ル角(θ、θ)でポストアニールするための統計的
手段を得るために、多くの接合について検査を実行する
ことができる。 【0030】センス層磁化ベクトル角のみ、ピン止め層
磁化ベクトル角のみ、またはセンス層とピン止め層の両
方の磁化ベクトル角を変化させる(220)。センス層
のみの磁化角度は以下のように変更することができる。
センス層が、容易軸回転のための閾値温度より高い温度
(しかしながら、ピン止め層のブロッキング温度(bloc
king temperature)より低い温度)に加熱され、容易軸
に対して所望の角度で磁界が印加される。再アニール
(再アニーリング)はピン止めFM層の磁化角度を変更
しないが、印加される外部磁界に沿ってセンス層容易軸
を再設定する。たとえば、NiFeセンスFM層の磁化
角度を、1000エルステッド(Oe)の外部磁界を印
加しながら、15〜30分間、180〜250℃の温度
でSDT接合をアニールすることにより変化させること
ができる。実際の温度、持続時間および磁界は材料に依
存し、かつ層構造に依存する。結果として、センス層磁
化角度(θ)は、図4(c)に示されるような新たな
角度に変化する。 【0031】ピン止め層のみの磁化ベクトル角(θ
は以下のように変更することができる。SDT接合を、
ピン止め層材料のブロッキング温度以上でアニールす
る。その温度は材料によるが、通常、200〜280℃
の範囲であろう。アニーリングの加熱および冷却段階中
に、SDT接合を、磁化ベクトルの方向を設定する磁界
にさらす。センス層の磁化ベクトルも、ピン止め層の磁
化ベクトルと同じ方向に設定されるであろう。それゆ
え、センス層の磁化ベクトルを元に戻すために、後続の
低温アニーリングステップが実行される。 【0032】図5(a)に、x軸およびy軸に関する第
1、第2、第3の対のSDT接合切替え曲線110aお
よび110b、112aおよび112b、114aおよ
び114bをそれぞれ示す。この特定の例では、データ
が大きなデバイスから収集されたため、AF結合は、強
磁性結合(FM)に比べて小さい。第1の対の切替え曲
線110aおよび110bは、ピン止め層およびセンス
層磁化ベクトル(M0およびM1)がいずれもx軸に沿
って向いており、それによりセンス層磁化ベクトル(M
0)とピン止め層磁化ベクトル(M1)との間の角度が
0°または180°のいずれかである場合には(図6
(aa)によって示される)、アニールする前に生じる
ことができる。 【0033】低抵抗状態から高抵抗状態に切り替えるた
めに、結合された磁界+Hxおよび+Hy(または−H
y)が接合に印加される。+Hyまたは−Hy磁界によ
って、センス層磁化ベクトル(M1)は容易軸EAから
離れるように移動するが、ピン止め層からのFM結合磁
界が、センス層磁化ベクトル(M1)を引っ張って、ピ
ン止め層磁化ベクトル(M0)と整列させようとするの
で、ベクトル(M0とM1)間の角度分離は徐々にしか
変化しない。センス層磁化ベクトル(M1)と+Hx磁
界との間の低トルク角に起因して、SDT接合の状態を
切り替えるために、より大きな+Hx磁界が必要とされ
る(曲線110bによって示される)。一方、高抵抗状
態から低抵抗状態に切り替えるために、必要とされる−
Hx磁界がより小さくように、FM結合磁界が−Hx磁
界を補助する(曲線110aによって示される)。こう
して、論理「0」よりも論理「1」を書き込むために、
より高い結合磁界が必要とされる(ベクトルA、B、C
およびDの相対的な大きさによって示される)。 【0034】FM結合の影響は、接合を再アニールし
て、ピン止め層磁化ベクトル(M0)を、x軸からある
角度(たとえば、θ=+20°)に設定することによ
り低減することができる(図6(ab)を参照)。セン
ス層磁化ベクトル(M1)の向きは変更されない。結果
として、+Hy磁界が印加されると、センス層磁化ベク
トル(M1)は、ピン止めされた磁化からさらに離れる
ように押される。その結果が、曲線112bの右上部分
である。曲線112bの右下部分は−Hy磁界の結果で
あり、それはセンス層磁化ベクトルM1をピン止め層磁
化ベクトルM0に向けて押す。したがって、FM結合は
より強く、回転に対する抵抗がより大きくなる。曲線1
12aの左側は、同じようには変化しない。2つの磁化
ベクトルが互いに対して概ね逆平行であるため、FM結
合がセンス層54の回転に及ぼす影響はより小さい。 【0035】切替え曲線112aと112bの上半分の
対称性が、SDT接合の動作を可能にする。+Hy磁界
を+Hx磁界と組み合わせて用いて、SDT接合を論理
「0」から論理「1」に切り替える磁界ベクトルA’を
生成することができる。同様に、+Hy磁界を−Hx磁
界と組み合わせて用いて、SDT接合を論理「1」から
論理「0」に切り替える磁界ベクトルBを生成すること
ができる。この対称性のため、ベクトルA’およびBは
概ね同じ大きさであり、そのいずれの大きさもベクトル
Aの大きさより小さい。したがって、アニーリングは、
書込み磁界の大きさを小さくするのに役立ち、それゆ
え、書込み磁界を生成するために必要とされる電流を低
減するのに役立つ。 【0036】逆の角度(たとえば、θ=−20°)が
再設定される場合には、類似の曲線114が生じる(図
6(ac)を参照)。曲線114の下半分はy軸に沿っ
て対称である。SDT接合は、切替え曲線の下半分にお
いて動作するようになされる。−Hy磁界を、+Hx磁
界とともに印加して、SDT接合を論理「0」から論理
「1」に切り替えるベクトルD’を生成することができ
る。同様に、−Hx磁界を−Hy磁界とともに印加し
て、SDT接合を論理「1」から論理「0」に切り替え
るベクトルCを生成することができる。ここでもまた、
ある角度でピン止め層をアニールすることにより得られ
る対称性のため、ベクトルD’およびCは概ね同じ大き
さであり、いずれもベクトルDの大きさより小さい。 【0037】図5(b)に、xおよびy軸に関して第1
および第2のSDT接合切替え曲線210および212
a/b/c/dを示す。この特定の例では、接合サイズ
は1μm以下である。それゆえ、AF結合磁界は非常に
大きく、センス層の保磁力Hcも大きく増加する。接合
が容易軸EAおよびセンス層磁化ベクトルM1をx軸に
沿って整列させるようにアニールされるので、切替え曲
線210が生じる。論理「1」および論理「0」を書き
込むためには、大きなHxおよびHy磁界が必要とされ
る。結合された磁界HxおよびHyがベクトルEおよび
Fによって表されている。 【0038】SDT接合を再アニールして、ピン止め層
およびセンス層両方の磁化ベクトルがx軸に対して同じ
角度(たとえば、θ=θ=+20°)をなすように
することにより、AF結合の影響を低減することができ
る。ピン止め層磁化ベクトルM0は、ある角度に固定さ
れる。センス層磁化ベクトル(M1)を、図6(b)に
示すように、ピン止め層磁化ベクトル(M0)と概ね平
行または逆平行にすることができる。FM結合磁界およ
びAF結合磁界もこの新たなEAに沿って向いており、
それらは互いに対向している。この切替え曲線212
は、4つの部分212a、212b、212cおよび2
12dを有し、それぞれxおよびy軸上の象限に対応す
る。部分212aは第1象限にあり、センス層磁化ベク
トル(M1)をx軸に向けて押す+Hyを有し、それゆ
え+Hx磁界とさらに整列するようになる。これによ
り、平行から逆平行へのセンス層磁化ベクトル(M1)
の切替えが、低トルク効果に起因して印加される+Hx
磁界の影響を受けにくくなる。第4象限にある部分21
2bは、−Hyおよび+Hx磁界がSDT接合に印加さ
れるときに、センス層磁化ベクトル(M1)を平行から
逆平行状態に切り替えることに対応する。この場合に、
−Hy磁界が、センス層磁化ベクトル(M1)を、水平
なx軸からさらに離れるように押している。したがっ
て、トルク角は−Hyが大きくなると大きくなり、セン
ス層磁化ベクトル(M1)は+Hx磁界の影響を受けや
すくなる。 【0039】x−y軸の第3および第2の象限にある切
替え曲線212cおよび212dの部分でも同様の結果
が生じる。+Hy磁界はセンス層磁化ベクトル(M1)
をx軸からさらに離れるように押し、−Hx磁界は、セ
ンス層磁化ベクトルを逆平行から平行に反転させる。し
たがって、センス層磁化ベクトル(M1)の切替えは、
−Hx磁界の影響を受ける。一方、−Hy磁界はセンス
層磁化ベクトル(M1)をx軸に向けて押し、−Hx磁
界は、センス層磁化ベクトル(M1)を逆平行から平行
に反転させる。結果として、センス層磁化ベクトル(M
1)の切替えは、−Hx磁界の影響をより受けにくい。
結果として、x−y座標の中心に対して、曲線212a
/212cと、212b/212dとには良好な対称性
がある。ベクトルE’およびF’は、逆平行から平行に
(すなわち、論理「0」を書き込むために)、および平
行から逆平行に(すなわち、論理「1」を書き込むため
に)SDT接合を切り替えるための結合されたクリティ
カルな磁界を表す。ベクトルE’およびF’の大きさ
は、ベクトルEおよびFの大きさよりも小さい。したが
って、SDT接合を切り替えるために必要とされる書込
み電流は小さくなる。 【0040】図5(c)に、アニール中に負の角度(た
とえば、θ=θ=−20°)が設定されるときの切
替え曲線の4つの部分214a、214b、214cお
よび214dを示す(図6(c)も参照されたい)。4
つの部分214a、214b、214cおよび214d
は、図5(b)に示した4つの部分212a、212
b、212cおよび212dと鏡面対称に見える。 【0041】SDT接合がウェーハ上に製造される場合
には、SDT接合のアレイの角度を同時に変えることが
できる。磁化ベクトル角の再設定は、ウェーハにわたる
接合の特性、特に同じサイズおよび形状を有するSDT
接合の場合の特性の変動を低減する。したがって、製造
中に、より良好なプロセス制御が達成される。 【0042】再アニール中に種々の角度を設定すること
ができる。その角度は、所望の切替え特性に依存するで
あろう。この自由度によって、メモリ製造業者は、製造
偏差を補償できるようになる。 【0043】さらに、クリティカルな切替え磁界(crit
ical switching field。または臨界切替え磁界)が低減
され、対称性が高くなる。切替え磁界の対称性を改善す
ることにより、制御回路の複雑さが低減され、片側選択
(half-select)マージンが改善される。切替え磁界を
低減することにより、ポータブル装置にとっては重要な
電力消費が低減される。 【0044】磁化ベクトル角を再設定することにより書
込み性能が改善され、片側選択に起因する誤り率が低減
される。したがって、MRAMデバイスの動作の信頼性
が高くなり、歩留まりが改善され、コストが削減され
る。 【0045】本発明によるMRAMデバイスを多種多様
な応用形態において用いることができる。たとえば、コ
ンピュータにおいて、DRAM、SDRAM、フラッシ
ュおよび他の高速、短期記憶用メモリの代わりに用いる
ことができる。あるコンピュータでは、長期データ記憶
装置として用いることができる。そのようなデバイス
は、ハードドライブ、および他の従来の長期データ記憶
デバイスに比べて多くの利点(たとえば、高速化、小型
化)を提供する。本発明によるMRAMデバイスは、デ
ジタル画像の長期記憶のためにデジタルカメラにおいて
用いることができる。 【0046】SDT接合は、正方形または長方形の幾何
学的形状に限定されない。たとえば、SDT接合は楕円
形の幾何学的形状を有することもできる。 【0047】MRAMデバイスはSDT接合に限定され
ない。巨大な磁気抵抗(CMR:colossal magneto-res
istive)および巨大磁気抵抗(GMR)接合のような他
のタイプの磁気トンネル接合を用いることができる。 【0048】本発明は、抵抗性交点アレイを含むMRA
Mデバイスにも限定されない。本発明を、磁気の向きを
所定の方向に固定させる必要がある磁気メモリデバイス
を含む任意のメモリデバイスに適用することができる。 【0049】本発明は、上記の図示し説明した特定の実
施形態に限定されない。本発明は特許請求の範囲にした
がって解釈される。 【0050】以下においては、本発明の種々の構成要件
の組み合わせからなる例示的な実施態様を示す。 1.ピン止め層およびセンス層を含む磁気トンネル接合
を形成するステップ(206および210)と、前記層
の少なくとも1つの磁化ベクトルを再設定するステップ
(220)を含む、方法。 2.前記接合をアニールしながら、対象とする(または
目的とする)方向に磁界を印加することにより、磁化ベ
クトルが再設定される、上項1に記載の方法。 3.前記ピン止め層に対して、対象とする(または目的
とする)方向に磁界を印加しながら、前記ピン止め層の
ブロッキング温度より高い温度でアニールすることによ
り、前記ピン止め層磁化ベクトルが再設定される、上項
1に記載の方法。 4.前記センス層に対して、対象とする(または目的と
する)方向に磁界を印加しながら、前記センス層の容易
軸を回転させるための閾値温度より高い温度に前記接合
を加熱することにより、前記センス層磁化ベクトル(ま
たは磁化角度)が再設定される、上項1に記載の方法。 5.前記接合の切替え特性を検査するステップ(22
0)と、検査結果にしたがって少なくとも1つの磁化ベ
クトルを再設定するステップ(220)をさらに含む、
上項1に記載の方法。 6.前記センス層磁化ベクトルおよび前記ピン止め層磁
化ベクトルはいずれも、再アニールすることにより再設
定される、上項1に記載の方法。 7.前記ピン止め層磁化ベクトルは、強い強磁性結合お
よび弱い反強磁性結合を補償するように再設定される、
上項1に記載の方法。 8.少なくとも1つの磁化ベクトルが、切替え曲線の対
称性を改善するように再設定される、上項1に記載の方
法。 9.少なくとも1つの磁化ベクトルが、クリティカルな
切替え磁界を低減するように再設定される、上項1に記
載の方法。 10.少なくとも1つの磁化ベクトルが、同じ方向を向
くように再設定される、上項1に記載の方法。 【0051】本発明では、ピン止めされた層とセンス層
を形成し(206,210)、それらの層のうちの少なくとも1
つの層の磁化ベクトルを再設定する(220)ことによっ
て、磁気トンネル接合を製造する。 【0052】 【発明の効果】本発明によれば、メモリデバイスの磁気
特性の変動を抑えて、従来のメモリデバイスよりも性能
の優れたメモリデバイスを実現することができる。
【図面の簡単な説明】 【図1】SDT接合のアレイを含むMRAMデバイスの
図である。 【図2】SDT接合の基本構造の図である。 【図3】SDT接合を製造する方法の図である。 【図4】(a)、(b)及び(c)は、それぞれSDT
接合の例示的なセンス層磁化ベクトルの図である。 【図5】(a)、(b)及び(c)は、それぞれ異なる
SDT接合切替え曲線の図である。 【図6】(aa)、(ab)、(ac)、(b)及び
(c)は、それぞれSDT接合の他の例示的なセンス層
磁化ベクトルの図である。 【符号の説明】 10 MRAMデバイス 12 抵抗性交点アレイ 14 SDT接合 16 ワード線 18 ビット線 52 ピン止めされた強磁性層 54 センス強磁性層 56 絶縁性トンネル障壁 46、48 シード層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ルン・トラン アメリカ合衆国カリフォルニア州95070, サラトガ,ウッドブリー・コート・5086 (72)発明者 マニシュ・シャーマ アメリカ合衆国カリフォルニア州94087, サニーベイル,ロックスナート・ウェイ・ 160,アパートメント・16 Fターム(参考) 5F083 FZ10 GA09 JA38 JA39 JA40 PR33

Claims (1)

  1. 【特許請求の範囲】 【請求項1】ピン止め層およびセンス層を含む磁気トン
    ネル接合を形成するステップ(206および210)
    と、 前記層の少なくとも1つの磁化ベクトルを再設定するス
    テップ(220)を含む、方法。
JP2002278935A 2001-10-04 2002-09-25 磁気トンネル接合の製造方法 Expired - Fee Related JP4456805B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/971,347 US6649423B2 (en) 2001-10-04 2001-10-04 Method for modifying switching field characteristics of magnetic tunnel junctions
US09/971347 2001-10-04

Publications (3)

Publication Number Publication Date
JP2003218430A true JP2003218430A (ja) 2003-07-31
JP2003218430A5 JP2003218430A5 (ja) 2005-04-14
JP4456805B2 JP4456805B2 (ja) 2010-04-28

Family

ID=25518254

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002278935A Expired - Fee Related JP4456805B2 (ja) 2001-10-04 2002-09-25 磁気トンネル接合の製造方法

Country Status (7)

Country Link
US (2) US6649423B2 (ja)
EP (1) EP1300853B1 (ja)
JP (1) JP4456805B2 (ja)
KR (1) KR100923772B1 (ja)
CN (1) CN100336239C (ja)
DE (1) DE60203677T2 (ja)
TW (1) TWI222063B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7652913B2 (en) 2006-01-31 2010-01-26 Kabushiki Kaisha Toshiba Magnetoresistance effect element and magnetic memory

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100407907B1 (ko) * 2001-05-15 2003-12-03 한국과학기술연구원 자기 터널 접합 소자의 열처리 방법과 그 방법으로 제조된자기 터널 접합 소자
US6717194B2 (en) * 2001-10-30 2004-04-06 Micron Technology, Inc. Magneto-resistive bit structure and method of manufacture therefor
FR2832542B1 (fr) * 2001-11-16 2005-05-06 Commissariat Energie Atomique Dispositif magnetique a jonction tunnel magnetique, memoire et procedes d'ecriture et de lecture utilisant ce dispositif
US6744651B2 (en) * 2002-09-20 2004-06-01 Taiwan Semiconductor Manufacturing Company Local thermal enhancement of magnetic memory cell during programming
US20040085463A1 (en) * 2002-11-06 2004-05-06 Manish Sharma Imaging system with non-volatile memory
US7189583B2 (en) * 2003-07-02 2007-03-13 Micron Technology, Inc. Method for production of MRAM elements
US7473656B2 (en) * 2003-10-23 2009-01-06 International Business Machines Corporation Method for fast and local anneal of anti-ferromagnetic (AF) exchange-biased magnetic stacks
US20050237676A1 (en) * 2004-04-26 2005-10-27 Hitachi Global Storage Technologies Fe seeded self-pinned sensor
US7646569B2 (en) * 2006-07-20 2010-01-12 Hitachi Global Storage Technologies Netherlands B.V. Pinned layer in magnetoresistive sensor
US20090218645A1 (en) * 2007-02-12 2009-09-03 Yadav Technology Inc. multi-state spin-torque transfer magnetic random access memory
US7834410B2 (en) * 2009-04-13 2010-11-16 Taiwan Semiconductor Manufacturing Company, Ltd. Spin torque transfer magnetic tunnel junction structure
US20100315869A1 (en) * 2009-06-15 2010-12-16 Magic Technologies, Inc. Spin torque transfer MRAM design with low switching current
CN104766924A (zh) * 2014-01-08 2015-07-08 上海矽睿科技有限公司 一种磁性材料退火工艺
KR101661275B1 (ko) * 2014-04-18 2016-09-29 한양대학교 산학협력단 메모리 소자
CN105280214B (zh) * 2015-09-10 2018-02-27 中国科学院物理研究所 电流驱动型磁随机存取存储器和自旋逻辑器件
CN112289922B (zh) * 2019-07-22 2023-05-30 中电海康集团有限公司 磁传感器及其制作方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5650958A (en) * 1996-03-18 1997-07-22 International Business Machines Corporation Magnetic tunnel junctions with controlled magnetic response
JP3219713B2 (ja) * 1997-02-07 2001-10-15 アルプス電気株式会社 磁気抵抗効果素子の製造方法
US6048739A (en) * 1997-12-18 2000-04-11 Honeywell Inc. Method of manufacturing a high density magnetic memory device
US6114719A (en) * 1998-05-29 2000-09-05 International Business Machines Corporation Magnetic tunnel junction memory cell with in-stack biasing of the free ferromagnetic layer and memory array using the cell
US6081446A (en) * 1998-06-03 2000-06-27 Hewlett-Packard Company Multiple bit magnetic memory cell
US5982660A (en) 1998-08-27 1999-11-09 Hewlett-Packard Company Magnetic memory cell with off-axis reference layer orientation for improved response
US6166948A (en) * 1999-09-03 2000-12-26 International Business Machines Corporation Magnetic memory array with magnetic tunnel junction memory cells having flux-closed free layers
US6326637B1 (en) * 1999-10-18 2001-12-04 International Business Machines Corporation Antiferromagnetically exchange-coupled structure for magnetic tunnel junction device
US6285581B1 (en) * 1999-12-13 2001-09-04 Motorola, Inc. MRAM having semiconductor device integrated therein
JP2001196658A (ja) * 2000-01-07 2001-07-19 Fujitsu Ltd 磁気素子及び磁気記憶装置
US6172904B1 (en) * 2000-01-27 2001-01-09 Hewlett-Packard Company Magnetic memory cell with symmetric switching characteristics
US6727105B1 (en) * 2000-02-28 2004-04-27 Hewlett-Packard Development Company, L.P. Method of fabricating an MRAM device including spin dependent tunneling junction memory cells
JP3550533B2 (ja) * 2000-07-06 2004-08-04 株式会社日立製作所 磁界センサー、磁気ヘッド、磁気記録再生装置及び磁気記憶素子
US6541316B2 (en) * 2000-12-22 2003-04-01 The Regents Of The University Of California Process for direct integration of a thin-film silicon p-n junction diode with a magnetic tunnel junction
US6744086B2 (en) * 2001-05-15 2004-06-01 Nve Corporation Current switched magnetoresistive memory cell
US6430085B1 (en) * 2001-08-27 2002-08-06 Motorola, Inc. Magnetic random access memory having digit lines and bit lines with shape and induced anisotropy ferromagnetic cladding layer and method of manufacture
US6430084B1 (en) * 2001-08-27 2002-08-06 Motorola, Inc. Magnetic random access memory having digit lines and bit lines with a ferromagnetic cladding layer
US6741496B2 (en) * 2001-09-27 2004-05-25 Intel Corporation Electron spin mechanisms for inducing magnetic-polarization reversal
US7190611B2 (en) * 2003-01-07 2007-03-13 Grandis, Inc. Spin-transfer multilayer stack containing magnetic layers with resettable magnetization

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7652913B2 (en) 2006-01-31 2010-01-26 Kabushiki Kaisha Toshiba Magnetoresistance effect element and magnetic memory

Also Published As

Publication number Publication date
EP1300853B1 (en) 2005-04-13
DE60203677D1 (de) 2005-05-19
CN100336239C (zh) 2007-09-05
CN1412863A (zh) 2003-04-23
EP1300853A1 (en) 2003-04-09
JP4456805B2 (ja) 2010-04-28
DE60203677T2 (de) 2006-03-02
TWI222063B (en) 2004-10-11
US20030067802A1 (en) 2003-04-10
KR100923772B1 (ko) 2009-10-27
US6828610B2 (en) 2004-12-07
US20040129928A1 (en) 2004-07-08
KR20030029023A (ko) 2003-04-11
US6649423B2 (en) 2003-11-18

Similar Documents

Publication Publication Date Title
Engel et al. The science and technology of magnetoresistive tunneling memory
US6963500B2 (en) Magnetic tunneling junction cell array with shared reference layer for MRAM applications
JP4658102B2 (ja) 磁気的に軟らかい基準層を有する磁気抵抗素子のための読出し方法
US6593608B1 (en) Magneto resistive storage device having double tunnel junction
EP1653475B1 (en) Multi-bit magnetic random access memory device and method for writing the same
JP4456805B2 (ja) 磁気トンネル接合の製造方法
JP4226295B2 (ja) 磁気的に軟らかい基準層を有する磁気抵抗素子
US20120015099A1 (en) Structure and method for fabricating a magnetic thin film memory having a high field anisotropy
US7572646B2 (en) Magnetic random access memory with selective toggle memory cells
US7799581B2 (en) Methods of forming magnetic memory devices
US6392924B1 (en) Array for forming magnetoresistive random access memory with pseudo spin valve
JP2001044379A (ja) 磁気メモリ及びこの磁気メモリにおける半選択マージンを改善するための方法
WO2010007695A1 (ja) スピンバルブ素子及びその駆動方法並びにこれらを用いる記憶装置
JP2006165539A (ja) 積層トグルメモリセルを有する磁気ランダムアクセスメモリおよび選択されたセルを書き込むための方法
JP2004064073A (ja) 磁気メモリデバイスおよび方法
JP2005229099A (ja) 積層可能な構造を有する高密度磁気ランダムアクセスメモリ(mram)のための方法および装置
JP2005101605A (ja) Mramのための熱支援型切換えアレイ構成
JP2009514211A (ja) マルチコンポーネント自由層を有する磁気トンネル・ジャンクションのための調整されたピン留め層
US8599605B2 (en) Magnetic storage device
JP2003188359A (ja) 磁気的に軟らかい合成フェリ磁性体基準層を含む磁気抵抗素子
JP2004087870A (ja) 磁気抵抗効果素子および磁気メモリ装置
US7436700B2 (en) MRAM memory cell having a weak intrinsic anisotropic storage layer and method of producing the same
US7394683B2 (en) Solid state magnetic memory system and method
WO2010021213A1 (ja) 磁気抵抗記憶装置
Boeve et al. Experimental study of the local magnetization reversal in exchange-biased spin-valve sensors

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040604

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040604

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20070706

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071106

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080206

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080311

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080609

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20090617

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090804

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091102

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100119

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100208

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130212

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4456805

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140212

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees