KR20030029023A - 자기 터널 접합의 스위칭 자기장 특성을 변형시키는 방법 - Google Patents

자기 터널 접합의 스위칭 자기장 특성을 변형시키는 방법 Download PDF

Info

Publication number
KR20030029023A
KR20030029023A KR1020020060055A KR20020060055A KR20030029023A KR 20030029023 A KR20030029023 A KR 20030029023A KR 1020020060055 A KR1020020060055 A KR 1020020060055A KR 20020060055 A KR20020060055 A KR 20020060055A KR 20030029023 A KR20030029023 A KR 20030029023A
Authority
KR
South Korea
Prior art keywords
layer
magnetization vector
magnetic field
junction
way
Prior art date
Application number
KR1020020060055A
Other languages
English (en)
Other versions
KR100923772B1 (ko
Inventor
안토니토마스
트란룽
샤르마마니쉬
Original Assignee
휴렛-팩커드 컴퍼니(델라웨어주법인)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 휴렛-팩커드 컴퍼니(델라웨어주법인) filed Critical 휴렛-팩커드 컴퍼니(델라웨어주법인)
Publication of KR20030029023A publication Critical patent/KR20030029023A/ko
Application granted granted Critical
Publication of KR100923772B1 publication Critical patent/KR100923772B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/902—FET with metal source region

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Semiconductor Memories (AREA)

Abstract

고정형층과 감지층을 형성(206,210)하고, 그 층들 중 적어도 하나의 자화 벡터를 재설정(220)함으로써 자기 터널 접합이 제조된다.

Description

자기 터널 접합의 스위칭 자기장 특성을 변형시키는 방법{METHOD FOR MODIFYING SWITCHING FIELD CHARACTERISTICS OF MAGNETIC TUNNEL JUNCTIONS}
본 발명은 정보 저장 장치에 관한 것이다. 보다 구체적으로, 본 발명은 자기 터널 접합(magnetic tunnel junction)을 포함하는 메모리 장치에 관한 것이다.
통상적 자기 랜덤 액세스 메모리(Magnetic Random Access Memory; MRAM) 장치는 메모리 셀 어레이(array of memory cells)와, 메모리 셀의 행(row)을 따라 전개되는 워드 라인(word line), 및 메모리 셀의 열(column)을 따라 전개되는 비트 라인(bit line)을 포함한다. 각 메모리 셀은 워드 라인과 비트 라인의 교차점(cross point)에 배치된다.
MRAM 메모리 셀은 스핀 의존형 터널링(spin dependent tunneling; "SDT") 접합 등의 자기 터널 접합(magnetic tunnel junction; MTJ)에 기초할 수 있다. 전형적인 SDT 접합은 고정형층(pinned layer)과, 감지층(sense layer)과, 고정형층과 감지층 사이에 샌드위치(sandwiched)된 절연 터널 장벽(insulating tunnel barrier)을 포함한다. 고정형층은 관심 영역에 자기장이 인가되는 경우 회전하지 않도록 고정된 자화 벡터(magnetization vector)를 갖는다. 감지층은, 고정형층 자화 벡터와 동일한 방향이나 고정형층 자화 벡터와 반대 방향의 두 방향 중 어느 한쪽으로 지향될 수 있는 자화 벡터를 갖는다. 고정형층과 감지층의 자화 벡터가동일한 방향일 경우, SDT 접합의 방향을 "평행(parallel)"이라 한다. 고정형층과 감지층의 자화 벡터가 반대 방향일 경우, SDT 접합의 방향을 "역평행(antiparallel)"이라고 한다.
이들 두 안정한 방향, 즉 평행과 역평행 방향은 논리값 '0'과 '1'을 나타낸다. 그 다음에는 그 자화 방향이 SDT 접합의 저항에 영향을 미친다. SDT 접합의 저항은 그 자화 방향이 평행한 경우 제 1 값을 가지고 그 자화 방향이 역평행한 경우 제 2 값을 갖는다. SDT 접합의 자화 방향과, 그에 따른 논리값은 그 저항 상태를 감지함으로써 판독될 수 있다.
메모리 셀 어레이는 자기 메모리 소자층(magnetic memory element layers)의 스택을 증착하고 그 스택(stack)을 메모리 소자층내로 패터닝(patterning)함으로써 제조될 수 있다. 메모리 소자의 크기, 형상, 그리고 두께는 균일한 것이 이상적이다.
그러나, 실제에 있어서는, 두께, 크기 및 형상이 균일하지 않다. 크기, 형상 및 층 두께가 변하면 MRAM 어레이에서 메모리 소자의 자기 속성이 달라지게 된다. 특히, 이들 파라메타의 변경은 웨이퍼간에 일어날 수도 있지만, 다이(die)간에도 일어날 수도 있고, 어레이간에도 일어날 수도 있다. 이러한 변경은 데이터 기록의 무결성(integrity)을 줄일 수 있고, 또한 비선택 비트(unselected bit) 소거의 바람직하지 않은 역효과를 일으킬 수도 있다. 메모리 소자의 크기가 줄어들면, 이러한 변경 및 원하지 않은 영향이 더욱 두드러지며, 특히 감지층의 스위칭 포화 보자력에 대하여 그러하다.
메모리 소자의 크기를 줄이는 것이 메모리 제조사의 목표이다. 크기를 줄이면 저장 밀도(storage density)가 높아지고, 이에 따라 저장을 위한 비용(storage cost)이 줄어든다. 또한, 크기를 줄이면 전력 소모(power consumption)가 줄어드는데, 이는 이동 제품(mobile product)에 있어서 유리하다.
본 발명의 일특징에 따르면, 고정형층과 감지층을 형성하고, 그 층 중 적어도 하나의 자화 벡터를 재설정(resetting)함으로써 자기 터널 접합을 제조할 수 있다. 본 발명의 또 다른 특징과 이점은, 첨부 도면을 참조하여, 본 발명을 예로써 설명하고 있는 다음의 상세한 설명으로 명백히 알 수 있을 것이다.
도 1은 SDT 접합 어레이로 구성된 MRAM 장치를 도시하는 도면,
도 2는 SDT 접합의 기본 구조를 도시하는 도면,
도 3은 SDT 접합 제조 방법을 도시하는 도면,
도 4a 내지 도 4c는 예시적인 SDT 접합의 감지층 자화 벡터를 도시하는 도면,
도 5a 내지 도 5c는 서로 상이한 SDT 접합 스위칭 커브를 도시하는 도면,
도 6a의 a 내지 c와, 도 6b 및 도 6c는 또 다른 예시적인 SDT 접합의 감지층 자화 벡터를 도시하는 도면.
도면의 주요 부분에 대한 부호의 설명
10 : MRAM 장치12 : 자기 저항성 교차점 어레이
14 : SDT 접합16 : 워드 라인
18 : 비트 라인46,48 : 시드층
50 : 고정층52 : 고정형층
54 : 감지층 56 : 절연 터널 장벽
도 1을 참조하면, SDT 접합(14)의 저항성 교차점 어레이(12)로 구성된 MRAM 장치(10)가 도시되어 있다. SDT 접합(14)은 행과 열로 정렬되며, 행은 x 방향을 따라 전개되고 열은 y 방향을 따라 전개된다. MRAM 장치(10)의 설명을 간단하게 하기 위하여 비교적 적은 수의 SDT 접합(14)만이 도시되어 있다. 실제로는, 임의 크기의 어레이가 이용될 수 있다.
워드 라인(16)으로 기능하는 트레이스는 어레이(12)의 일측면상의 평면에서 x 방향을 따라 전개된다. 비트 라인(18)으로 기능하는 트레이스는 어레이(12)의 인접 측면상의 평면에서 y 방향을 따라 전개된다. 어레이(12) 각 행마다 하나의워드 라인(16)이 있고 어레이(12) 각 열마다 하나의 비트 라인(18)이 있다. 각 SDT 접합(14)은 워드 라인(16)과 비트 라인(18)의 교차점에 위치한다. MRAM 장치(10)는 판독 동작 동안 선택된 SDT 접합(14)의 저항 상태를 감지하고 기록 동작 동안 선택된 워드 라인(16) 및 비트 라인(18)으로 기록 전류를 공급하는 판독/기록 회로(read/write circuit)(도시되지 않음)를 포함한다.
도 2를 참조하면, SDT 접합을 보다 상세히 도시하고 있다. SDT 접합(14)은 고정형 강자성(pinned ferromagnetic; FM) 층(52)과, 그 고정형 FM층(52) 상의 절연 터널 장벽(56)과, 터널 장벽(56) 상의 감지 FM 층(54)을 포함한다. 고정형 FM 층(52)은 자화 벡터(M0)(고정형층(52) 평면에서 방향 설정됨)를 갖는다. 고정형 FM 층(52)은, 니켈철(NiFe), 산화철(Fe3O4), 산화크롬(CrO2), 코발트, 또는 코발트 합금(예컨대, 코발트철(CoFe), 니켈철코발트(NiFeCo)) 등의 강자성체로 이루어질 수 있다.
고정형층(52)의 자화 벡터(M0)는 제 1 및 제 2 시드층(seed layer)(46,48)과 AF 고정층(pinning layer)(50)으로 구성된 구조에 의하여 고정될 수 있다. 제 1 시드층(46)은 제 2 시드층(48)이 결정 구조 방향(crystal structure orientation)으로 성장(grown)하도록 하고, 제 2 시드층(48)은 AF 고정층(50)에 대한 결정 구조 방향을 형성한다. 그 AF 고정층(50)은 대규모 교환장(large exchange field)을 제공하며, 그 대규모 교환장은, 관심 영역에 자기장이 인가되는 경우에도, 고정형 FM 층(52)의 자화 벡터(M0)를 한쪽 방향으로 유지시킨다. 이에 따라 고정형 FM층(54)은 쉽게 회전하지 않는 "하드(hard)" FM 층이 된다. 제 1 시드층(46)은 티타늄(Ti)이나 탄탈룸(Ta)으로 이루어지고, 제 2 시드층(48)은 니켈철(NiFe)이나 니켈철코발트(NiFeCo)로 이루어질 수 있다. 기타 시드층 재질로는 루테늄(Ru), 질화탄탈룸(TaN), 질화티타늄(TiN), 산화알루미늄(Al2O3), 및 이산화실리콘(SiO2) 등이 포함된다. AF 고정층(50)은 합성 강자성체(예컨대, 코발트철(CoFe)/루테늄(Ru)/코발트철(CoFe)의 다층(multi-layers))나 반강자성체(antiferromagnetic material)(예컨대, 이리듐망간(IrMn), 철망간(FeMn), 백금망간(PtMn))로 이루어질 수 있다.
감지층(54)은 고정되지 않은 자화 벡터(M1)를 갖는다. 대신에, 감지층 자화 벡터(M1)는 관심 영역에 자기장이 인가되는 경우 두 방향 중 어느 한쪽으로 방향 설정될 수 있다. 이에 따라 감지층(54)은 "소프트(soft)" FM 층이 된다. SDT 접합(14)의 자화 방향은 감지층 자화 벡터(M1)가 고정형층 자화 벡터(M0)와 동일한 방향으로 방향 설정된 경우 평행하고, 감지층 자화 벡터(M1)가 고정형층 자화 벡터(M0)와 반대 방향으로 방향 설정된 경우 역평행하다. 감지 FM 층 재질은, 니켈철(NiFe), 니켈철코발트(NiFeCo), 및 코발트철(CoFe)을 포함할 수 있으나, 이로써 제한되는 것은 아니다.
절연 터널 장벽(56)으로 인해 고정형층(52)과 감지층(54) 사이에서 양자 역학적 터널링이 발생한다. 이러한 터널링 현상은 전자 스핀에 따른 것으로, 전자 스핀에 의해 SDT 접합(14)의 저항이 고정형층(52) 및 감지층(54) 자화 벡터의 상대적 방향의 함수가 된다. 예컨대, SDT 접합(14)의 저항은, 그 SDT 접합(14)의 자화방향이 평행한 경우 제 1 값(R)이고 자화 방향이 역평행한 경우 제 2 값(R+ΔR)이다. 절연 터널 장벽(56)은 산화알루미늄(Al2O3), 이산화실리콘(SiO2), 산화탄탈룸(Ta2O3), 또는 질화실리콘(SiN4)으로 구성될 수 있다. 이와 달리 그 절연 터널 장벽(56)에 다른 절연체 및 소정의 반도체 재질이 이용될 수도 있다.
SDT 접합(14)에 접촉하고 있는 워드 라인(16) 및 비트 라인(18)에 전류(Ix,Iy)를 공급함으로써 그 SDT 접합으로 자기장(Hx,Hy)이 인가될 수 있다. 워드 라인(16)과 비트 라인(18)이 직교하는 경우, 인가된 자기장(Hx,Hy)도 직교할 것이다.
고정형층(52)과 감지층(54)간 경계면 요철(interface roughness)에 의하여 네엘 "오렌지-필" 결합(Neel "orange-peel" coupling)(HN)(FM 결합이라고도 불림)이 야기된다. FM 결합의 크기는 다음과 같다.
여기서, h와 λ는 그 경계면 요철의 크기와 파장이며, Ms는 감지층(54)의 포화 자화(saturation magnetization)를 나타낸다. tF와 tS라는 용어는 감지층(54)과 절연 터널 장벽(56)의 두께를 각각 나타낸다.
고정형층(52)과 제 2 시드층(48)의 에지에 위치한 비보상형 자기 폴(uncompensated magnetic pole)에 의하여 정자기 결합(magnetostaticcoupling)(Hd)(반강자성(AF) 결합이라고도 불림)이 야기된다. 평균 AF 결합은 다음과 같다.
여기서, W와 L은 접합 폭과 길이이고, A는 상수이며, α는 SDT 접합(14)의 치수에 따라 달라진다. 고정형층(52)과 감지층(54)간의 간격(separation)이 그들의 폭보다 훨씬 큰 경우 α의 값은 1에 접근한다. 고정형층(52)과 감지층(54)간의 간격이 그들의 폭보다 훨씬 적은 경우 α의 값은 0에 접근한다.
FM 결합은 SDT 접합(14) 영역을 가로질러 일정하게 유지되고, SDT 접합(14)의 크기와 무관하다. 반대로, AF 결합은 SDT 접합(14) 영역을 가로질러 그 SDT 접합(14)의 볼륨 내에서 매우 불균일하다. AF 결합은 결합 크기 및 형상에도 좌우되며, 접합 치수가 미크론 이하(sub-micron)가 될수록 AF 결합이 더욱 견고해진다.
FM 결합은 감지층(54)의 자화 벡터(M1)를 고정형층(52)의 자화 벡터(M0)와 평행한 방향으로 정렬하는 경향이 있다. AF 결합은 고정형층(52)의 자화 벡터(M0)로 부터 감지층(54)의 자화 벡터(M1)를 분리시키는 경향이 있다. 그 결과, 제조 동안, 감지층 자화 벡터(M1)는 FM 결합과 AF 결합의 최종 결과 방향을 따라 정렬될 것이다. 감지층(54)의 결정 이방성(crystal anisotropy) 및 자기 왜곡(magnetorestirction)은 감지층 자화 벡터(M1)의 방향과 회전(rotation)에 영향을 미칠 것이다.
도 3을 참조하면, SDT 접합(14)을 제조하는 방법이 도시되어 있다. 웨이퍼(200) 상에 워드 라인이 형성되고 제 1 및 제 2 시드층이 워드 라인(202) 상에 증착된다. AF 고정층이 제 2 시드층(204) 상에 증착되고, AF 고정층(206) 상에 고정형 FM 층이 증착된다. FM 층은 보통 자기장이 인가되는 경우에 증착되어 단축 자기 이방성(uniaxial magnetic anisotropy)을 형성한다.
고정형 FM 층(208) 위에 절연 터널 장벽이 증착된다. 선택적 경계층(optional interfacial layer)이 절연 터널 장벽을 샌드위치할 수 있다.
감지 FM 층이 절연 터널 장벽(210) 위에 증착되고, 층들은 SDT 접합(212)의 어레이로 패터닝되며, SDT 접합(214) 상에 비트 라인이 형성된다. 감지층(54)의 자화 곤란층 및 자화 용이축은 각각 HA 및 EA로 표시된다. 제조 과정상 이 단계에서, 감지층 자화 벡터(M1)는 자화 용이축(EA)(감지층(54)의 x축을 따라 정렬됨)과 정렬된다(도 4b 참조). 감지층 자화 벡터(M1)의 각도(θ1)는 θ1= 0도(degree)이다. 또한, 고정형층 및 감지층의 자화 벡터(M0,M1)의 각도(θ0,θ1)가 반드시 동일하지는 않다. 특히, 비트 패터닝 동안 비교적 높은 온도에 노출시켜 고정형층(52)의 자화 벡터를 변경할 수 있다.
이 시점(블록(216))에서 고정형 FM 층은 포스트 어닐링(post-annealed)된다. 고정형 FM 층은 그 블로킹 온도(TB)이상으로 가열되고, 일정한 시간 주기에 걸쳐 자기장을 인가함으로써 고정형층(52)의 x축에 관한 그 고정형층 자화 벡터(M0)의 바람직한 각도(θ0)가 설정된다. 예컨대, 자화 벡터(M0)의 바람직한 각도(θ0)에 평행한 방향으로 2000 에르스텟의 강한 자기장을 인가하고 재질에 따라 15분 내지 수 시간 동안 180℃ 내지 300℃의 온도로 SDT 접합을 가열함으로써 고정형층(52)의 자화 벡터 각도(θ0)가 설정될 수 있다. 그런 다음 그 자기장 하에서 그 SDT 접합을 냉각시켜 고정형층 자화 벡터를 바람직한 각도(θ0)로 고정시킨다. AF 층과 고정형층 사이의 자기 교환 결합은 자화 벡터(M0)를 고정된 상태로 유지시킨다.
SDT 접합은 AF 결합이 FM 결합보다 더 큰지, 아니면 그 반대인지 판정하도록 테스트받는다(218). 이는 SDT 접합의 스위칭 특성을 측정함으로써 이루어진다. 재질의 결함과 크기 및 형상에 있어서의 변화로 인하여 서로 다른 SDT 접합이 서로 다른 스위칭 커브를 가질 수 있다. 많은 접합에 대한 테스트를 시행하여 적절한 자화 벡터 각도(θ0,θ1)에서 포스트 어닐링하기 위한 통계적 평균을 얻는다.
감지층 자화 벡터 각도만이 변화하거나, 고정형층 자화 벡터 각도만이 변화하거나, 아니면 감지층과 고정형층 자화 벡터 각도 모두가 변화한다(220). 다음 과정에 따라 감지층의 자화 벡터 각도만이 변화할 수 있다. 감지층은 자화 용이축 회전을 위한 임계 온도 이상(그러나 고정형층의 차단 온도 이하)으로 가열되고, 자화 용이축에 대해 바람직한 각도로 자기장이 인가된다. 재어닐링은 고정형 FM 층의 자화 각도를 변화시키지 않지만, 외부 인가 자기장을 따라 감지층 자화 용이축을 재설정한다. 예컨대, 1000 에르스텟의 외부 자기장을 인가하면서, 15 내지 30분 동안 180 내지 250℃의 온도에서 SDT 접합을 어닐링 함으로써 니켈철(NiFe) 감지 FM 층의 자화 각도가 변화될 수 있다. 실제 온도, 지속 시간, 그리고 자기장은재질에 따라, 그리고 층 구조에 따라 달라진다. 결과적으로, 도 4c에 도시된 바와 같이, 감지층 자화 각도(θ1)는 새로운 각도로 변화된다.
다음 과정에 따라 고정형층의 자화 벡터 각도(θ0)만이 변화할 수 있다. 고정형층 재질의 차단 온도에서 또는 그 이상에서 SDT 접합이 어닐링된다. 온도는 재질에 따라 보통 200 내지 280℃의 범위에 속할 것이다. 어닐링의 가열 및 냉각 동안, SDT 접합이 자화 벡터의 방향을 설정하는 자기장에 노출된다. 감지층의 자화 벡터도 고정형층 자화 벡터와 동일한 방향으로 설정될 것이다. 그러므로, 후속적인 저온 어닐링 단계가 수행되어 감지층의 자화 벡터를 복구시킨다.
도 5a를 참조하면, x축과 y축에 대한 제 1, 제 2 및 제 3 SDT 접합 스위칭 커브 쌍(110a 및 110b, 112a 및 112b, 114a 및 114b)을 도시하고 있다. 이러한 특정 예에서는, 대규모 장치로부터 데이터가 수집되었으므로 강자성 결합(FM)에 비하여 AF 결합이 비교적 적다. 고정형층과 감지층 자화 벡터(M0,M1)가 둘 다 x축을 따르는 방향을 가리키고 있는 경우 어닐링 이전에 제 1 스위칭 커브 쌍(110a,110b)이 발생할 수 있으며, 이로써 감지층과 고정형층 자화 벡터(M0,M1)간의 각도는 0도또는 180도가 된다(도 6a의 a에 도시됨).
저저항 상태에서 고저항 상태로 스위칭하기 위하여, 조합된 자기장(+Hx,+Hy(또는 -Hy))이 그 접합으로 인가된다. 자기장(+Hx,-Hy)은 감지층 자화 벡터(M1)를 그의 자화 용이축(EA)에서 멀리 이동시키지만, 고정형층으로부터의 FM 결합 자기장은 그 감지층 자화 벡터(M1)를 끌어 당겨 고정형층 자화 벡터(M0)와 정렬되도록 할것이며 이로써 벡터 간 각도 차이가 오직 점진적으로 변화한다. 감지층 자화 벡터(M1)와 +Hx 자기장간의 낮은 토크 각도로 인하여, SDT 접합이 상태를 스위칭하는데 더 높은 +Hx 자기장이 필요하게 된다(커브(110b)에 의하여 도시됨). 반면, 고저항 상태로부터 저저항 상태로 스위칭하기 위하여, FM 결합 자기장이 -Hx 자기장을 도와 더 적은 -Hx 자기장이 필요하게 된다(커브(110a)에 의하여 도시됨). 그러므로, 논리 '0'보다 논리 '1'을 기록하는데 더 높은 결합 자기장이 필요하다(벡터(A,B,C,D)의 상대적 크기로써 표시됨).
그 접합을 재어닐링 함으로써 FM 결합의 영향이 줄어들어 x축으로부터 임의 각도(예컨대, θ0= +20도)로 고정형층 자화 벡터(M0)를 설정할 수 있다(도 6a의 b 참조). 감지층 자화 벡터(M1)의 방향은 변화하지 않는다. 그 결과, +Hy 자기장이 인가되는 경우, 감지층 자화 벡터(M1)는 고정형 자화 벡터로부터 더 멀리 벗어나게 된다. 그 결과가 커브(112b)의 상위 우측 부분이다. 커브(112b)의 하위 우측 부분은 -Hy 자기장의 결과이며, 이는 감지층 자화 벡터(M1)를 고정형층 자화 벡터(M0)쪽으로 민다. 그러므로, FM 결합은 더 강해지고 회전에 보다 저항력 있게 된다. 커브(112a)의 좌측은 그만큼 변화하지 않는다. 두 자화 벡터는 실제로 서로 역평행하므로, FM 결합은 감지층(54)의 회전에 영향을 덜 미친다.
스위칭 커브의 상위 절반의 대칭성(112a,112b)은 SDT 접합의 동작을 허용한다. +Hy 자기장과 +Hx 자기장의 조합이 이용되어 논리 '0'으로부터 논리 '1'로 SDT 접합을 스위칭하는 자기장 벡터(A')를 생성한다. 마찬가지로, +Hy 자기장과 -Hx 자기장의 조합이 이용되어 논리 '1'로부터 논리 '0'으로 SDT 접합을 스위칭하는 자기 유지 벡터(magnetic held vector)(B)를 생성한다. 이러한 대칭성으로 인하여, 벡터(A',B)는 대략 동일한 크기이며, 그들의 크기는 벡터(A)보다 작다. 그러므로, 어닐링은 기록 자기장 크기와, 그에 따른 기록 자기장 생성에 필요한 전류를 줄이는데 도움을 준다.
반대쪽 각도(예컨대, θ0= -20도)가 재설정되는 경우 유사한 커브(114)가 발생한다(도 6a의 c 참조). 커브(114)의 하위 절반은 y축을 따라 대칭적이다. SDT 접합은 스위칭 커브의 하위 절반에서 동작하도록 구성된다. -Hy 자기장과 +Hx 자기장의 조합이 인가되어 논리 '0'으로부터 논리 '1'로 SDT 접합을 스위칭하는 벡터(D')를 생성한다. 마찬가지로, -Hx 자기장과 -Hy 자기장의 조합이 인가되어 논리 '1'로부터 논리 '0'으로 스위칭하는 SDT 접합을 스위칭하는 벡터(C)를 생성한다. 다시, 일정한 각도로 고정형층을 어닐링 함으로써 얻어진 대칭성으로 인하여, 벡터(D',C)는 대략 동일한 크기이고, 크기면에서 둘 다 벡터(D)보다 더 작다.
도 5b를 참조하면, x축과 y축에 대한 제 1 및 제 2 SDT 접합 스위칭 커브(210,212a/b/c/d)를 도시하고 있다. 이러한 특정한 예에서, 접합 크기는 1 미크론 이하이다. 그러므로, AF 결합 자기장은 충분하며, 감지층의 포화 보자력(Hc) 또한 상당히 증가한다. 그 접합이 어닐링되어 x축을 따라 자화 용이축(EA)과 감지층 자화 벡터(M1)를 정렬시키므로 스위칭 커브(210)가 생성된다. 논리 '1'과 논리 '0'을 기록하는데 큰 크기의 Hx 및 Hy 자기장이 필요하다. 조합 자기장(Hx,Hy)이벡터(E,F)에 의하여 표시된다.
SDT 접합을 재어닐링 함으로써 AF 결합의 영향이 줄어들어 고정형층과 감지층의 자화 벡터가 x축에 대하여 동일한 각도(예컨대, θ0= θ1= +20도)를 갖는다. 도 6b에 도시된 바와 같이, 고정형층 자화 벡터(M0)가 일정한 각도로 고정되고, 감지층 자화 벡터(M1)는 고정형층 자화 벡터(M0)와 실질적으로 평행하거나 역평행하다. FM 결합 자기장과 AF 결합 자기장은 또한 그 새로운 EA를 따르는 방향을 향하고 서로 반대 방향이다. 스위칭 커브(212)는 4개의 세그먼트(212a,212b,212c,212d)를 포함하며, 각각은 x축과 y축 상의 사분면에 대응한다. 세그먼트(212a)는 감지층 자화 벡터(M1)를 x축 쪽으로 밀어서, +Hx 자기장과 보다 더 많이 정렬되는, +Hy 자기장을 갖는 제 1 사분면에 있다. 이에 따라, 평행으로부터, 낮은 토크 효과로 인하여 인가된 +Hx 자기장에 영향을 덜 받는 역평행으로 감지층 자화 벡터(M1)가 스위칭된다. 제 4 사분면의 세그먼트(212b)는 -Hy 자기장과 +Hx 자기장이 SDT 접합으로 인가된 경우 평행으로부터 역평행으로의 감지층 자화 벡터(M1)의 스위칭에 대응한다. 이 경우에, -Hy 자기장은 수평 x축으로부터 감지층 자화 벡터(M1)를 더 멀리 밀어서, 더 큰 크기의 -Hy에 대해 토크 각도가 더 커지고, 감지층 자화 벡터(M1)는 +Hx 자기장에 영향에 보다 민감해진다.
x축과 y축의 제 3 및 제 4 사분면의 스위칭 커브 세그먼트(212c,212d)에도 유사한 결과가 발생한다. +Hy 자기장은 감지층 자화 벡터(M1)를 x축으로부터 더 멀리 밀어내고, -Hx 자기장은 감지층 자화 벡터를 역평행에서 평행으로 플립(flip)한다. 그러므로, 감지층 자화 벡터(M1)의 스위칭은 -Hx 자기장에 미감하다. 반면, -Hy 자기장은 감지층 자화 벡터(M1)를 x축 쪽으로 밀고, -Hx 자기장은 감지층 자화 벡터(M1)를 역평행에서 평행으로 플립한다. 그 결과, 감지층 자화 벡터(M1)의 스위칭은 -Hx 자기장에 덜 민감하다. 그 결과, x-y 좌표와 관련하여 커브(212a/212c,212b/212d) 사이에 양호한 대칭이 이루어진다. 벡터(E',F')는 역평행에서 평행으로의 SDT 접합을 스위칭(즉, 논리 '0' 기록)하고 평행에서 역평행으로 SDT 접합을 스위칭(즉, 논리 '1' 기록)하는 결합 임계 자기장을 나타낸다. 벡터(E',F')의 크기는 벡터(E,F)의 크기보다 작다. 그러므로, SDT 접합은 스위칭하는데 낮은 기록 전류가 필요하게 된다.
도 5c를 참조하면, 어닐링 동안 네거티브 각도(예컨대, θ0= θ1= -20도)가 설정되는 경우의 스위칭 커브의 4 세그먼트(214a,214b,214c,214d)를 도시하고 있다(도 6c 참조). 그 네 세그먼트(214a,214b,214c,214d)는 도 5b에 도시된 4 세그먼트(212a,212b,212c,212d)와 대칭인 구조를 가진다.
SDT 접합이 웨이퍼 상에 제조되면, SDT 접합 어레이의 각도가 동시에 변화될 수 있다. 자화 벡터 각도를 재 설정하면 웨이퍼를 가로지르는 접합의 특성 변화가 줄어들고, 특히 동일한 크기 및 형상을 가지는 SDT 접합에서는 더욱 그러하다. 그러므로 제조 동안 프로세스 제어가 더 잘 이루어진다.
재어닐링 동안 각기 다른 각도가 설정될 수 있다. 각도는 원하는 스위칭 특정에 따라 달라진다. 이러한 가요성 때문에 메모리 제조자가 그 제조 변동을 보상할 수 있게 된다.
또한, 임계 스위칭 자기장이 줄어들고 보다 대칭적이 된다. 스위칭 자기장의 대칭성을 개선하면 제어 회로의 복잡도가 줄어들고 반선택 마진(half-select margin)을 개선한다. 스위칭 자기장이 줄어들면 전력 소모가 줄어들고, 이는 휴대용 장치에 있어서 중요하다.
자화 벡터 각도를 재설정하면 기록 성능이 개선되고 반선택으로 인한 에러율이 줄어든다. 그러므로 MRAM 장치는 더 신뢰성있게 동작하고, 수율은 더 좋아지고, 비용은 더 줄어든다.
본 발명에 따른 MRAM 장치는 광범위한 응용에 이용될 수 있다. 예컨대, 본 발명에 따른 MRAM 자이는 컴퓨터내의 DRAM, SDRAM, 플래시, 및 기타 고속, 단기 메모리를 대체할 수 있다. 또한, 본 발명에 따른 장치는 컴퓨터의 장기 데이터 저장 장치에 이용될 수 있다. 그러한 장치는 하드드라이브 및 기타 통상적 장기 데이터 저장 장치보다도 많은 이점(예컨대, 더 빠른 속도, 더 적은 크기)을 제공한다. 본 발명에 따른 MRAM 장치는 디지털 이미지의 장기 저장을 위하여 디지털 카메라에서 이용될 수 있다.
SDT 접합은 정방형 또는 장방형 기하학적 구조로 제한되지 않는다. 예컨대, SDT 접합은 타원형 기하학적 구조를 가질 수 있다.
MRAM 장치는 SDT 접합으로 제한되지 않는다. 대량 자기 저항성(colossalmagneto-resistive; CMR) 접합 및 거대 자기 저항성(giant magneto-resistive; GMR) 접합 등 기타 유형의 자기 터널 접합이 이용될 수 있다.
본 발명은, 저항성 교차점 어레이로 구성된 MRAM 장치로 제한되지도 않는다. 이는 소정 방향으로 고정된 자기 방향을 가질 필요가 있는 자기 메모리 소자로 구성된 임의의 메모리 장치에 적용될 수 있다.
본 발명은 전술된 특정 실시예로 제한되지 않는다. 대신에, 본 발명은 다음의 청구범위에 따라서 해석된다.

Claims (10)

  1. 고정형층과 감지층(pinned and sense layer)(206,210)을 포함하는 자기 터널 접합(magnetic tunnel junction)을 형성하는 단계와,
    상기 층들 중 적어도 하나의 자화 벡터(magnetization vector)를 재설정(re-setting)하는 단계를 포함하는
    방법.
  2. 제 1 항에 있어서,
    상기 접합을 어닐링(annealing) 할때 관심있는 방향(derection of interest)으로 자기장을 인가함으로써 자화 벡터가 재설정되는
    방법.
  3. 제 1 항에 있어서,
    상기 고정형층에 대하여 관심있는 방향으로 자기장을 인가할 때 상기 고정형층의 차단 온도(blocking temperature) 이상의 온도로 어닐링 함으로써 상기 고정형층의 자화 벡터가 재설정되는
    방법.
  4. 제 1 항에 있어서,
    상기 감지층에 대하여 관심있는 방향으로 자기장을 인가할 때, 상기 감지층의 자화 용이축 회전(easy axis rotation)을 위한 임계 온도 이상으로 상기 접합을 가열함으로써 상기 감지층의 자화 각도가 재설정되는
    방법.
  5. 제 1 항에 있어서,
    상기 접합의 상기 스위칭 특성을 테스트하는 단계(220)와, 상기 테스트 결과에 따라서 적어도 하나의 자화 벡터를 재설정하는 단계(220)를 더 포함하는
    방법.
  6. 제 1 항에 있어서,
    상기 감지층 자화 벡터와 상기 고정형층 자화 벡터는 재어닐링에 의하여 재설정되는
    방법.
  7. 제 1 항에 있어서,
    강한 강자성 결합(ferromagnetic coupling)과 약한 반강자성 결합(antiferromagnetic coupling)을 보상하기 위해 상기 고정형층의 자화 벡터를 재설정하는
    방법.
  8. 제 1 항에 있어서,
    스위칭 커브 대칭성(switching curve symmetry)을 개선하도록 적어도 하나의 자화 벡터를 재설정하는
    방법.
  9. 제 1 항에 있어서,
    임계 스위칭 자기장(critical switching field)을 축소하기 위해 적어도 하나의 자화 벡터를 재설정하는
    방법.
  10. 제 1 항에 있어서,
    적어도 하나의 자화 벡터가 동일한 방향을 향하도록 재설정되는
    방법.
KR1020020060055A 2001-10-04 2002-10-02 자기 터널 접합의 스위칭 자기장 특성을 변형시키는 방법 KR100923772B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/971,347 US6649423B2 (en) 2001-10-04 2001-10-04 Method for modifying switching field characteristics of magnetic tunnel junctions
US09/971,347 2001-10-04

Publications (2)

Publication Number Publication Date
KR20030029023A true KR20030029023A (ko) 2003-04-11
KR100923772B1 KR100923772B1 (ko) 2009-10-27

Family

ID=25518254

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020060055A KR100923772B1 (ko) 2001-10-04 2002-10-02 자기 터널 접합의 스위칭 자기장 특성을 변형시키는 방법

Country Status (7)

Country Link
US (2) US6649423B2 (ko)
EP (1) EP1300853B1 (ko)
JP (1) JP4456805B2 (ko)
KR (1) KR100923772B1 (ko)
CN (1) CN100336239C (ko)
DE (1) DE60203677T2 (ko)
TW (1) TWI222063B (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100407907B1 (ko) * 2001-05-15 2003-12-03 한국과학기술연구원 자기 터널 접합 소자의 열처리 방법과 그 방법으로 제조된자기 터널 접합 소자
US6717194B2 (en) * 2001-10-30 2004-04-06 Micron Technology, Inc. Magneto-resistive bit structure and method of manufacture therefor
FR2832542B1 (fr) * 2001-11-16 2005-05-06 Commissariat Energie Atomique Dispositif magnetique a jonction tunnel magnetique, memoire et procedes d'ecriture et de lecture utilisant ce dispositif
US6744651B2 (en) * 2002-09-20 2004-06-01 Taiwan Semiconductor Manufacturing Company Local thermal enhancement of magnetic memory cell during programming
US20040085463A1 (en) * 2002-11-06 2004-05-06 Manish Sharma Imaging system with non-volatile memory
US7189583B2 (en) * 2003-07-02 2007-03-13 Micron Technology, Inc. Method for production of MRAM elements
US7473656B2 (en) * 2003-10-23 2009-01-06 International Business Machines Corporation Method for fast and local anneal of anti-ferromagnetic (AF) exchange-biased magnetic stacks
US20050237676A1 (en) * 2004-04-26 2005-10-27 Hitachi Global Storage Technologies Fe seeded self-pinned sensor
JP2007207919A (ja) 2006-01-31 2007-08-16 Toshiba Corp 磁気抵抗効果素子および磁気メモリ
US7646569B2 (en) * 2006-07-20 2010-01-12 Hitachi Global Storage Technologies Netherlands B.V. Pinned layer in magnetoresistive sensor
US20090218645A1 (en) * 2007-02-12 2009-09-03 Yadav Technology Inc. multi-state spin-torque transfer magnetic random access memory
US7834410B2 (en) * 2009-04-13 2010-11-16 Taiwan Semiconductor Manufacturing Company, Ltd. Spin torque transfer magnetic tunnel junction structure
US20100315869A1 (en) * 2009-06-15 2010-12-16 Magic Technologies, Inc. Spin torque transfer MRAM design with low switching current
CN104766924A (zh) * 2014-01-08 2015-07-08 上海矽睿科技有限公司 一种磁性材料退火工艺
KR101661275B1 (ko) * 2014-04-18 2016-09-29 한양대학교 산학협력단 메모리 소자
CN105280214B (zh) * 2015-09-10 2018-02-27 中国科学院物理研究所 电流驱动型磁随机存取存储器和自旋逻辑器件
CN112289922B (zh) * 2019-07-22 2023-05-30 中电海康集团有限公司 磁传感器及其制作方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5650958A (en) * 1996-03-18 1997-07-22 International Business Machines Corporation Magnetic tunnel junctions with controlled magnetic response
JP3219713B2 (ja) * 1997-02-07 2001-10-15 アルプス電気株式会社 磁気抵抗効果素子の製造方法
US6048739A (en) * 1997-12-18 2000-04-11 Honeywell Inc. Method of manufacturing a high density magnetic memory device
US6114719A (en) * 1998-05-29 2000-09-05 International Business Machines Corporation Magnetic tunnel junction memory cell with in-stack biasing of the free ferromagnetic layer and memory array using the cell
US6081446A (en) * 1998-06-03 2000-06-27 Hewlett-Packard Company Multiple bit magnetic memory cell
US5982660A (en) 1998-08-27 1999-11-09 Hewlett-Packard Company Magnetic memory cell with off-axis reference layer orientation for improved response
US6166948A (en) * 1999-09-03 2000-12-26 International Business Machines Corporation Magnetic memory array with magnetic tunnel junction memory cells having flux-closed free layers
US6326637B1 (en) * 1999-10-18 2001-12-04 International Business Machines Corporation Antiferromagnetically exchange-coupled structure for magnetic tunnel junction device
US6285581B1 (en) * 1999-12-13 2001-09-04 Motorola, Inc. MRAM having semiconductor device integrated therein
JP2001196658A (ja) * 2000-01-07 2001-07-19 Fujitsu Ltd 磁気素子及び磁気記憶装置
US6172904B1 (en) * 2000-01-27 2001-01-09 Hewlett-Packard Company Magnetic memory cell with symmetric switching characteristics
US6727105B1 (en) * 2000-02-28 2004-04-27 Hewlett-Packard Development Company, L.P. Method of fabricating an MRAM device including spin dependent tunneling junction memory cells
JP3550533B2 (ja) * 2000-07-06 2004-08-04 株式会社日立製作所 磁界センサー、磁気ヘッド、磁気記録再生装置及び磁気記憶素子
US6541316B2 (en) * 2000-12-22 2003-04-01 The Regents Of The University Of California Process for direct integration of a thin-film silicon p-n junction diode with a magnetic tunnel junction
US6744086B2 (en) * 2001-05-15 2004-06-01 Nve Corporation Current switched magnetoresistive memory cell
US6430084B1 (en) * 2001-08-27 2002-08-06 Motorola, Inc. Magnetic random access memory having digit lines and bit lines with a ferromagnetic cladding layer
US6430085B1 (en) * 2001-08-27 2002-08-06 Motorola, Inc. Magnetic random access memory having digit lines and bit lines with shape and induced anisotropy ferromagnetic cladding layer and method of manufacture
US6741496B2 (en) * 2001-09-27 2004-05-25 Intel Corporation Electron spin mechanisms for inducing magnetic-polarization reversal
US7190611B2 (en) * 2003-01-07 2007-03-13 Grandis, Inc. Spin-transfer multilayer stack containing magnetic layers with resettable magnetization

Also Published As

Publication number Publication date
KR100923772B1 (ko) 2009-10-27
US20030067802A1 (en) 2003-04-10
US20040129928A1 (en) 2004-07-08
JP2003218430A (ja) 2003-07-31
EP1300853B1 (en) 2005-04-13
US6828610B2 (en) 2004-12-07
CN100336239C (zh) 2007-09-05
DE60203677T2 (de) 2006-03-02
US6649423B2 (en) 2003-11-18
EP1300853A1 (en) 2003-04-09
JP4456805B2 (ja) 2010-04-28
TWI222063B (en) 2004-10-11
DE60203677D1 (de) 2005-05-19
CN1412863A (zh) 2003-04-23

Similar Documents

Publication Publication Date Title
Engel et al. The science and technology of magnetoresistive tunneling memory
JP4658102B2 (ja) 磁気的に軟らかい基準層を有する磁気抵抗素子のための読出し方法
Tehrani et al. Recent developments in magnetic tunnel junction MRAM
US6593608B1 (en) Magneto resistive storage device having double tunnel junction
US5982660A (en) Magnetic memory cell with off-axis reference layer orientation for improved response
US6963500B2 (en) Magnetic tunneling junction cell array with shared reference layer for MRAM applications
KR100923772B1 (ko) 자기 터널 접합의 스위칭 자기장 특성을 변형시키는 방법
KR100910571B1 (ko) 자기 메모리 장치
US6728132B2 (en) Synthetic-ferrimagnet sense-layer for high density MRAM applications
US6081446A (en) Multiple bit magnetic memory cell
US7799581B2 (en) Methods of forming magnetic memory devices
US7366009B2 (en) Separate write and read access architecture for a magnetic tunnel junction
JP4128418B2 (ja) 導体を埋め込まれた磁気的に軟らかい基準層を含む磁気抵抗素子
EP1580758A2 (en) Soft-reference three conductor magnetic memory storage device
JP5152672B2 (ja) 磁気ランダムアクセスメモリ及びその動作方法
US20040066668A1 (en) Antiferromagnetically coupled bi-layer sensor for magnetic random access memory
JP4477829B2 (ja) 磁気記憶デバイスを動作させる方法
US6795281B2 (en) Magneto-resistive device including soft synthetic ferrimagnet reference layer
US6466475B1 (en) Uniform magnetic environment for cells in an MRAM array
US7394683B2 (en) Solid state magnetic memory system and method

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120925

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20130930

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20141001

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20151001

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160930

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20180927

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20190930

Year of fee payment: 11