JP2003208202A - プログラマブル・ロジック・コントローラのモニタ装置 - Google Patents
プログラマブル・ロジック・コントローラのモニタ装置Info
- Publication number
- JP2003208202A JP2003208202A JP2002004276A JP2002004276A JP2003208202A JP 2003208202 A JP2003208202 A JP 2003208202A JP 2002004276 A JP2002004276 A JP 2002004276A JP 2002004276 A JP2002004276 A JP 2002004276A JP 2003208202 A JP2003208202 A JP 2003208202A
- Authority
- JP
- Japan
- Prior art keywords
- output
- input
- logical
- physical
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Programmable Controllers (AREA)
Abstract
ログラマブルロジックコントローラの入出力モニタ装置
において、物理→論理、論理→物理の表示切替時に表示
位置を連動させて入出力のチェックを容易にする。 【解決手段】物理→論理、論理→物理の表示切替時にア
ドレス変換テーブルを参照して表示位置を連動させるこ
とで対応する。また、入出力強制ON/OFF操作にお
いてアドレス変換テーブルを参照し、物理/論理の双方
に対して操作を行うことで対応する。
Description
理入出力を有して動作するプログラマブル・ロジック・
コントローラ(以下、「PLC」とする)のモニタ装置
に関する。
とに分けて実装するPLCが実用化されている。このよ
うなPLCでは、入出力ユニットから取り込まれる入力
データを物理入力に格納し、PLCプログラムを実行す
るタイミングに合わせて論理入力に転送し、PLCプロ
グラムは実行時に論理入力を参照し、論理出力のデータ
を更新する。そして、PLCプログラムの終了後に論理
出力を物理出力に転送し、物理出力のデータは入出力ユ
ニットに出力されるようになっている。
は論理出力から物理出力への転送に際し、アドレス変換
テーブルを用いてアドレスを変換する方式が実用化され
ている。アドレス変換を行うことにより、入出力ユニッ
トの構成が変化して物理入力及び物理出力の配置が変更
されても、アドレス変換テーブルを同時に変更すること
で、論理入力及び論理出力の配置が変わらないようにす
ることが可能である。このことにより、入出力ユニット
の構成が変化してもPLCプログラムを更新しないで良
いというメリットが得られる。
有するPLCでは、これら両方を表示することができる
入出力のモニタ装置が必要となる。入出力のモニタ装置
では、入出力ユニット及びPLCプログラムの動作を確
認するために、入出力の状態を強制的に変更する入出力
強制ON/OFF機能が用意されている。入出力強制O
N/OFF機能は、物理入出力と論理入出力の両方に用
意されている。
作を、図3乃至図6を参照して説明する。図3は従来の
PLC及びモニタ装置の一例を示すブロック構成図であ
る。PLC実行部100及びPLCモニタ部200で構
成されており、PLC実行部100はCPU110、入
出力メモリ120、アドレス変換テーブルメモリ13
0、PLCプログラムメモリ140で構成されている。
また、PLCモニタ部200は入出力ON/OFF制御
部220、画面制御部230、操作入力制御部250で
構成されている。画面制御部230はモニタ画面300
に接続されて画面表示を行い、操作入力制御部250は
キーボードやマウス等の入力機器320に接続されてお
り、入力機器320からの入力を受け付ける。
であり、物理入力メモリ121、物理出力メモリ12
2、論理入力メモリ123、論理出力メモリ124、物
理入力強制ONメモリ125a、物理入力強制OFFメ
モリ125b、物理出力強制ONメモリ126a、物理
出力強制OFFメモリ126b、論理入力強制ONメモ
リ127a、論理入力強制OFFメモリ127b、論理
出力強制ONメモリ128a、論理出力強制OFFメモ
リ128bで構成されている。入力に関するメモリであ
る物理入力メモリ121、論理入力メモリ123、物理
入力強制ONメモリ125a、物理入力強制OFFメモ
リ125b、論理入力強制ONメモリ127a、論理入
力強制OFFメモリ127bは全て同一のメモリサイズ
である。同様に出力に関するメモリである物理出力メモ
リ122、論理出力メモリ124、物理出力強制ONメ
モリ126a、物理出力強制OFFメモリ126b、論
理出力強制強制ONメモリ128a、論理出力強制OF
Fメモリ128bは全て同一のメモリサイズである。
の詳細を示す図であり、アドレス変換テーブルメモリ1
30は識別子ポインタテーブル131、配列番号テーブ
ル132、識別子アドレステーブル133、ラベルポイ
ンタテーブル134、ラベルテーブル135で構成され
ている。
毎に配列番号テーブル132にアクセスするためのポイ
ンタとして使用され、識別子IX(入力、ビット型)、
識別子IW(入力、2Byte型)、識別子ID(入
力、4Byte型)、識別子QX(出力、ビット型)、
識別子QW(出力、2Byte型)、識別子QD(出
力、4Byte型)の6通りが設定されている。
132a及び論理配列132bで構成され、識別子毎に
アドレス及びビット位置(ビット型の場合)の若い順に
アドレス及びビット位置の配列が用意されている。配列
には、識別子アドレステーブル133及びラベルポイン
タテーブル134にアクセスするための配列番号が格納
される。
133a、物理アドレス133b、論理アドレス133
cで構成されている。属性情報133aには入出力区
分、データ型などが格納されており、物理アドレス13
3bには物理入力メモリ121又は物理出力メモリ12
2の先頭からのオフセットである物理アドレス及びビッ
ト位置(ビット型の場合)が格納されており、論理アド
レス133cには論理入力メモリ123又は論理出力メ
モリ124の先頭からのオフセットである論理アドレス
及びビット位置(ビット型の場合)が格納されている。
ラベルテーブル135にアクセスするためのポインタが
格納され、ラベルテーブル135にはラベルの文字列が
格納されている。
100の動作を説明する。先ずCPU110は図示しな
い入出力ユニットから入力データを読み出し、物理入力
強制ONメモリ125aとビット毎の論理和(OR)を
求め、さらに物理入力強制OFFメモリ125bの反転
(NOT)とビット毎の論理積(AND)を求め、物理
入力メモリ121に格納する。次に、識別子アドレステ
ーブル133を先頭から順に参照し、属性情報133a
で属性が“入力”であるものに関して、物理アドレス1
33bで示されるアドレス及びビット位置(ビット型の
み)の物理入力メモリ121をデータ型に合わせて読み
出し、論理入力メモリ123の論理アドレス133cで
示されるアドレス及びビット位置(ビット型のみ)に書
き込む。その後、論理入力メモリ123に対して論理入
力強制ONメモリ127aとビット毎の論理和(OR)
を求め、さらに論理入力強制OFFメモリ127bの反
転(NOT)とビット毎の論理積(AND)を求め、論
理入力メモリ123に再び格納する。
モリ140からPLCプログラムを読み出し、論理入力
メモリ123及び論理出力メモリ124を参照しながら
実行する。PLCプログラムの実行結果は、論理出力メ
モリ124に反映される。
PU110は論理出力メモリ124に対して論理出力強
制ONメモリ128aとビット毎の論理和(OR)を求
め、論理出力強制OFFメモリ128bの反転(NO
T)とビット毎の論理積(AND)を求め、論理出力メ
モリ124に再び格納する。次に、識別子アドレステー
ブル133を先頭から順に参照し、属性情報133aで
属性が“出力”であるものに関して、論理アドレス13
3cで示されるアドレス及びビット位置(ビット型の
み)の論理出力メモリ124をデータ型に合わせて読み
出し、物理出力メモリ122の物理アドレス133bで
示されるアドレス及びビット位置(ビット型のみ)に書
き込む。その後、物理出力メモリ122に対して物理出
力強制ONメモリ126aとビット毎の論理和(OR)
を求め、物理出力強制OFFメモリ126bの反転(N
OT)とビット毎の論理積(AND)を求め、物理出力
メモリ122に再び格納する。最後に、物理出力メモリ
122の内容を図示しない入出力ユニットに出力データ
として出力する。このようにPLC実行部100は入力
から出力までの一連の動作を繰り返すことで、図示しな
い入出力機器の制御を行う。
する。図6は、モニタ画面300に表示されるPLCモ
ニタの論理アドレス表示画面の例であり、本例では論理
入力と論理出力それぞれについてビット型の識別子をア
ドレス及びビット番号順に一覧表示している。表示する
アドレス及びビット番号は、画面右方のスクロールバー
をマウス等の入力機器320で操作することにより変更
可能である。表示欄は、各識別子毎に識別子及びアドレ
スを示すアドレス表示列301、ビット位置を示すビッ
ト表示列302、入出力強制ON/OFFマスク状態を
示すマスク状態表示列303、ビットのON/OFF状
態を示すON/OFF状態表示列304、識別子のラベ
ルを示すラベル表示列305で構成されている。そし
て、特定の識別子行が選択されていることを示すカーソ
ル選択行306は反転表示され、行の選択は表示されて
いる任意の行に対してマウス等の入力機器320で指定
することが可能である。
03、ON/OFF状態表示列304はビット型の識別
子の場合にのみ表示され、2Byte型及び4Byte
型の識別子の場合は、この部分がデータの10進表示又
は16進表示に置き換えられる。
され、マウス等の入力機器320で操作可能になってい
る。操作不可能なボタンは灰色表示を行い、操作ができ
ないことをユーザに示すようになっている。機能ボタン
には、ラベル及び識別子で検索を行う別画面を開くため
の検索ボタン307、論理アドレスに表示を切り替える
論理切替ボタン308、物理アドレスに表示を切り替え
る物理切替ボタン309、ビット型識別子に表示を切り
換えるビット切替ボタン310、2Byte型識別子に
表示を切り換える2Byte切替ボタン311、4By
te型識別子に表示を切り換える4Byte切替ボタン
312、強制ON操作を行う強制ONボタン313、強
制OFF操作を行う強制OFFボタン314がある。
に、物理アドレスを表示するために入力機器320より
物理切替ボタン309が操作されると、操作入力制御部
250は画面制御部230に対して物理アドレスを表示
する指令を出す。画面制御部230は、内部に記憶して
いる以前に表示した物理アドレスの表示位置、カーソル
位置に従って物理入力メモリ121及び物理出力メモリ
122からデータを読み出し、ON/OFF状態表示列
304にON/OFF状態を表示すると共に、物理入力
強制ONメモリ125a及び物理入力強制OFFメモリ
125bと、物理出力強制ONメモリ126a及び物理
出力強制OFFメモリ126bとからデータを読み出
し、マスク状態表示列303に強制ON/OFFマスク
状態を表示する。物理アドレスの表示が初回の場合は、
入出力それぞれアドレスの先頭から表示を行う。
タテーブル131より表示する識別子の配列番号テーブ
ル132上の先頭位置を求め、表示する物理アドレスに
該当する物理配列132bを求め、格納されている配列
番号によりラベルポインタテーブル134にアクセス
し、ラベルテーブル135のラベルポインタで示される
位置からラベルを読み出してラベル表示列305に表示
する。
13が押された場合、操作入力制御部250は入出力強
制ON/OFF制御部220に対して、表示している物
理/論理の区別、カーソル選択されている識別子の入力
/出力の区別、データ型/アドレス/ビット位置、強制
ONボタン313が押されたことをそれぞれ通知する。
図6の画面例の場合、“論理”、“入力”、“ビット
型”、“アドレス=021”、“ビット位置=1”とな
っている。入出力強制ON/OFF制御部220は、指
示に従って論理入力強制ONメモリ127aの指示され
たアドレス及びビット位置のデータを読み出し、ON/
OFFを反転して格納する。また、論理入力強制OFF
メモリ127bの指示されたアドレス及びビット位置の
データをOFFする。これによりカーソル位置のビット
が強制ON以外の状態であれば強制ONに移行し、既に
強制ONの状態であれば強制ONは解除される。
ン314が押された場合、操作入力制御部250は入出
力強制ON/OFF制御部220に対して、表示してい
る物理/論理の区別、カーソル選択されている識別子の
入力/出力の区別、データ型/アドレス/ビット位置、
強制OFFボタン314が押されたことをそれぞれ通知
する。図6の画面例の場合、“論理”、“入力”、“ビ
ット型”、“アドレス=021”、“ビット位置=1”
となる。入出力強制ON/OFF制御部220は、指示
に従って論理入力強制OFFメモリ127bの指示され
たアドレス及びビット位置のデータを読み出し、ON/
OFFを反転して格納する。また、論理入力強制ONメ
モリ127aの指示されたアドレス及びビット位置のデ
ータをOFFする。これによりカーソル位置のビットが
強制OFF以外の状態であれば強制OFFに移行し、既
に強制OFFの状態であれば強制OFFは解除される。
モニタは、物理入出力を表示中に論理入出力に表示を切
り替える場合、或いは論理入出力を表示中に物理入出力
に表示を切り替える場合、両者を連動して切り換えるこ
とができない。このため、表示を切り替えた後でスクロ
ールバー等による表示位置の調整、又はラベル名称で検
索して表示位置を調整する操作を行わないと、物理/論
理両方のデータを確認することができなかった。
ON/OFF機能では、物理入出力に対する強制ON/
OFF操作と論理入出力に対する強制ON/OFF操作
とが連動していないため、物理入出力のあるデータが強
制ONの状態であっても、対応する論理入出力は強制O
Nの状態であるとは限らない。論理入出力の強制ON/
OFF状態を確認するためには、表示を切り替えた後で
スクロールバー等による表示位置の調整、或いはラベル
名称で検索して表示位置を調整する操作を行わないと、
物理/論理両方の強制ON/OFFの状態を確認するこ
とができなかった。
のであり、本発明の目的は、物理入出力及び論理入出力
を有するPLCの入出力モニタにおいて、物理入出力の
表示と論理入出力の表示とを連動させて入出力のチェッ
クを容易にしたプログラマブル・ロジック・コントロー
ラのモニタ装置を提供することにある。
入出力を有するPLCの入出力モニタにおいて、物理入
出力の強制ON/OFF操作と論理入出力の強制ON/
OFF操作とを連動させて入出力強制ON/OFF状態
のチェックを容易にしたプログラマブル・ロジック・コ
ントローラのモニタ装置を提供することにある。
び論理入出力を有するプログラマブル・ロジック・コン
トローラのモニタ装置に関するものであり、本発明の上
記目的は、物理入出力又は論理入出力のいずれか一方の
データを一覧表示する一覧表示手段と、前記一覧表示し
たデータからカーソルで選択するカーソル選択手段と、
前記選択したデータに対応する他方の入出力のデータを
表示する他方データ表示手段とを設けることにより達成
される。
対し強制的にON又はOFFにマスクする物理入出力強
制マスク手段と、論理入出力に対し強制的にON又はO
FFにマスクする論理入出力強制マスク手段と、物理入
出力又は論理入出力のいずれか一方のデータを前記入出
力強制マスク手段によりマスクした場合に、前記マスク
したデータに対応する他方の入出力データを同様に前記
入出力強制マスク手段によりマスクする連動マスク手段
とを設けることにより達成される。
参照して具体的に説明する。図1は本発明のPLC及び
モニタ装置の一実施例を、図3に対応させて示すブロッ
ク構成図であり、同一構成個所には同一符号を付して説
明を省略する。本発明では連動マスク手段210、他方
データ表示手段240が新たに追加されている。
の動作を説明する。モニタ画面300が図6の画面を表
示中に、物理アドレスを表示するために入力機器320
より物理切替ボタン309が操作されると、操作入力制
御部250は画面制御部230に対して物理アドレスを
表示する指令を出す。画面制御部230は物理/論理表
示切替の指令を受けると、表示中の物理/論理の区別、
カーソルで選択されている識別子の入力/出力の区別、
識別子のデータ型、識別子のアドレス及びビット位置
(ビット型のみ)を他方データ表示手段240に転送す
る。他方データ表示手段240は、受け取った識別子の
入力/出力の区別及び識別子のデータ型に基づいてアド
レス変換テーブルメモリ130内の識別子ポインタテー
ブル131にアクセスし、受け取った識別子のアドレス
及びビット位置(ビット型のみ)に基づいて配列番号テ
ーブル132より配列番号を取り出す。表示中の物理/
論理の区別により、物理配列132a/論理配列132
bは表示している側と反対から配列番号を取り出す。取
り出した配列番号にて識別子アドレステーブル133に
アクセスし、物理アドレス133b又は論理アドレス1
33cを獲得する。このようにして獲得した論理アドレ
ス/物理アドレスのうち、表示中でない側のアドレス及
びビット位置(ビット型のみ)を画面制御部230に通
知する。
240から通知されたアドレス及びビット位置(ビット
型のみ)を表示位置の先頭及びカーソル位置とし、物理
入力メモリ121及び物理出力メモリ122からデータ
を読み出してON/OFF状態表示列304にON/O
FF状態を表示し、物理入力強制ONメモリ125a及
び物理入力強制OFFメモリ125bと、物理出力強制
ONメモリ126a及び物理出力強制OFFメモリ12
6bとからデータを読み出し、マスク状態表示列303
に強制ON/OFFマスク状態を表示する。
する。図6の画面を表示中に強制ONボタン313が押
された場合、操作入力制御部250は、入出力強制ON
/OFF制御部220に対して表示している物理/論理
の区別、カーソル選択されている識別子の入力/出力の
区別、データ型/アドレス/ビット位置、強制ONボタ
ン313が押されたことをそれぞれ通知する。図6の画
面例の場合、“論理”、“入力”、“ビット型”、“ア
ドレス=021”、“ビット位置=1”となる。入出力
強制ON/OFF制御部220は、物理/論理の区別、
入力/出力の区別、データ型、アドレス及びビット位置
(ビット型のみ)を連動マスク手段210に転送する。
の入力/出力の区別及び識別子のデータ型に基づいて、
アドレス変換テーブルメモリ130内の識別子ポインタ
テーブル131にアクセスし、受け取った識別子のアド
レス及びビット位置(ビット型のみ)に基づいて配列番
号テーブル132より配列番号を取り出す。表示中の物
理/論理の区別に基づいて、物理配列132a/論理配
列132bは表示している側と反対から配列番号を取り
出す。取り出した配列番号にて識別子アドレステーブル
133にアクセスし、物理アドレス133b又は論理ア
ドレス133cを獲得する。このようにして獲得した論
理アドレス/物理アドレスのうち、表示中でない側のア
ドレス及びビット位置(ビット型のみ)を入出力強制O
N/OFF制御部220に通知する。
操作入力制御部250からの指示に従って論理入力強制
ONメモリ127aの指示されたアドレス及びビット位
置のデータを読み出し、ON/OFFを反転して格納す
る。また、論理入力強制OFFメモリ127bの指示さ
れたアドレス及びビット位置のデータをOFFする。
従って物理入力強制ONメモリ125aの指示されたア
ドレス及びビット位置のデータを読み出し、ON/OF
Fを反転して格納する。また、物理入力強制OFFメモ
リ125bの指示されたアドレス及びビット位置のデー
タをOFFする。
ドレスの表示画面例であり、本発明により図6の画面か
ら物理アドレス表示に切り替えた場合に表示される画面
の例である。図6における論理アドレスIX021ビッ
ト位置0が、図2における物理アドレスIX001ビッ
ト位置5に対応している。また、マスク状態表示列にお
いては、図2、図6共にカーソル選択行のマスク状態が
OFFとなっており、物理入力/論理入力共に強制OF
F状態であることが分かる。
ニタにて物理入出力を表示中に論理入出力に表示を切り
替える場合、或いは論理入出力を表示中に物理入出力に
表示を切り替える場合、両者を連動して切り換えるた
め、表示を切り替えた後でもスクロールバー等による表
示位置の調整、又はラベル名称で検索して表示位置を調
整する操作を行う必要がなく、アドレス変換テーブルで
結合されている物理/論理両方のデータを確認すること
ができる。
OFF機能では、物理入出力に対する強制ON/OFF
操作と論理入出力に対する強制ON/OFF操作とが連
動しているため、物理入出力のあるデータが強制ONの
状態であれば、対応する論理入出力は強制ONの状態で
あることを保証できる。同様に論理入出力のあるデータ
が強制ONの状態であれば、対応する物理入出力は強制
ONの状態であることを保証できる。強制OFFの状態
の場合、また強制ON/OFFどちらでもない場合につ
いても同様である。よって、物理/論理どちらか一方の
強制ON/OFF状態が判れば他方の強制ON/OFF
状態が分かるため、現在表示されていない他方の強制O
N/OFF状態を確認するための操作は不要となる。
図3に対応させて示すブロック構成図である。
画面の例である。
ック構成図である。
す図である。
る。
Claims (5)
- 【請求項1】物理入出力及び論理入出力を有するプログ
ラマブル・ロジック・コントローラにおいて、前記物理
入出力又は論理入出力のいずれか一方のデータを一覧表
示する一覧表示手段と、前記一覧表示したデータからカ
ーソルで選択するカーソル選択手段と、前記選択したデ
ータに対応する他方の入出力のデータを表示する他方デ
ータ表示手段とを具備したことを特徴とするプログラマ
ブル・ロジック・コントローラのモニタ装置。 - 【請求項2】前記物理入出力のアドレスと前記論理入出
力のアドレスとを対応させたアドレス変換テーブルを設
け、前記他方データ表示手段は、前記アドレス変換テー
ブルに基づき前記選択したデータのアドレスに対応する
他方のアドレスのデータを表示するようになっている請
求項1に記載のプログラマブル・ロジック・コントロー
ラのモニタ装置。 - 【請求項3】前記他方データ表示手段により表示される
他方の入出力データは、前記カーソルにより指示して表
示するようになっている請求項1又は2に記載のプログ
ラマブル・ロジック・コントローラのモニタ装置。 - 【請求項4】物理入出力及び論理入出力を有するプログ
ラマブル・ロジック・コントローラにおいて、前記物理
入出力に対し強制的にON又はOFFにマスクする物理
入出力強制マスク手段と、前記論理入出力に対し強制的
にON又はOFFにマスクする論理入出力強制マスク手
段と、前記物理入出力又は論理入出力のいずれか一方の
データを前記入出力強制マスク手段によりマスクした場
合に、前記マスクしたデータに対応する他方の入出力デ
ータを前記入出力強制マスク手段によりマスクする連動
マスク手段とを具備したことを特徴とするプログラマブ
ル・ロジック・コントローラのモニタ装置。 - 【請求項5】前記物理入出力のアドレスと前記論理入出
力のアドレスとを対応させたアドレス変換テーブルを設
け、前記連動マスク手段は、前記アドレス変換テーブル
に基づき前記マスクしたデータのアドレスに対応する他
方のアドレスのデータを前記入出力強制マスク手段によ
りマスクするようになっている請求項4に記載のプログ
ラマブル・ロジック・コントローラのモニタ装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002004276A JP2003208202A (ja) | 2002-01-11 | 2002-01-11 | プログラマブル・ロジック・コントローラのモニタ装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002004276A JP2003208202A (ja) | 2002-01-11 | 2002-01-11 | プログラマブル・ロジック・コントローラのモニタ装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2003208202A true JP2003208202A (ja) | 2003-07-25 |
Family
ID=27643641
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002004276A Pending JP2003208202A (ja) | 2002-01-11 | 2002-01-11 | プログラマブル・ロジック・コントローラのモニタ装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2003208202A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106292522A (zh) * | 2016-10-12 | 2017-01-04 | 天津市美络科技发展有限公司 | 一种电动活门互锁控制系统及控制方法 |
WO2021132508A1 (ja) * | 2019-12-24 | 2021-07-01 | 株式会社東芝 | 制御プログラム管理装置 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05297911A (ja) * | 1992-04-22 | 1993-11-12 | Matsushita Electric Ind Co Ltd | シーケンスコントローラ用シーケンス制御回路 |
JPH06242819A (ja) * | 1993-02-18 | 1994-09-02 | Fanuc Ltd | Pcの信号状態制御方式 |
JPH10240312A (ja) * | 1997-02-26 | 1998-09-11 | Yokogawa Electric Corp | ラダープログラムのデバッグ装置 |
-
2002
- 2002-01-11 JP JP2002004276A patent/JP2003208202A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05297911A (ja) * | 1992-04-22 | 1993-11-12 | Matsushita Electric Ind Co Ltd | シーケンスコントローラ用シーケンス制御回路 |
JPH06242819A (ja) * | 1993-02-18 | 1994-09-02 | Fanuc Ltd | Pcの信号状態制御方式 |
JPH10240312A (ja) * | 1997-02-26 | 1998-09-11 | Yokogawa Electric Corp | ラダープログラムのデバッグ装置 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106292522A (zh) * | 2016-10-12 | 2017-01-04 | 天津市美络科技发展有限公司 | 一种电动活门互锁控制系统及控制方法 |
WO2021132508A1 (ja) * | 2019-12-24 | 2021-07-01 | 株式会社東芝 | 制御プログラム管理装置 |
JP2021101317A (ja) * | 2019-12-24 | 2021-07-08 | 株式会社東芝 | 制御プログラム管理装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0032955B1 (en) | Microprogram controlled data processor | |
JPH0671952A (ja) | 印字装置 | |
JP2003208202A (ja) | プログラマブル・ロジック・コントローラのモニタ装置 | |
JP2653346B2 (ja) | プログラマブル・コントローラ | |
JP2002049451A (ja) | 情報処理装置、メニュー表示方法及びメニュー処理プログラムを格納したコンピュータ可読の記憶媒体 | |
JPH11194960A (ja) | ソフトウェア試験装置 | |
JP2772047B2 (ja) | プラント監視操作装置 | |
JP2005182523A (ja) | プログラマブル・ロジック・コントローラ | |
JPH06161519A (ja) | モニタ装置 | |
JP2871015B2 (ja) | 画像表示制御装置 | |
JPH02139625A (ja) | 画面表示方式 | |
JP2862369B2 (ja) | 画像表示制御装置 | |
JP3268243B2 (ja) | データ入力方法 | |
JPH08221297A (ja) | プログラムデバッグ装置 | |
WO2002007298A1 (fr) | Procede d'indication de parametres et dispositif de fixation de parametres dans un inverseur | |
JP2666618B2 (ja) | マルチウインドウシステム | |
JPH04227528A (ja) | データ処理装置のアクシヨンの通知方法及びデータ処理装置 | |
JPH0772908A (ja) | プログラマブルコントローラ | |
JPS58132809A (ja) | プログラマブル・コントロ−ラ | |
JP3521212B2 (ja) | マルチウィンドウコンピュータシステム | |
JPH06161624A (ja) | 割り込み制御方法 | |
JPH0916239A (ja) | パソコン型数値制御装置のリモート表示方法 | |
JPH0373001B2 (ja) | ||
JPH0391892A (ja) | 自動販売機の販売情報設定装置 | |
JPS59119412A (ja) | プログラマブルコントロ−ラ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040907 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050630 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050712 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050908 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051011 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060228 |