JP2003199352A - 電力変換装置 - Google Patents
電力変換装置Info
- Publication number
- JP2003199352A JP2003199352A JP2001390867A JP2001390867A JP2003199352A JP 2003199352 A JP2003199352 A JP 2003199352A JP 2001390867 A JP2001390867 A JP 2001390867A JP 2001390867 A JP2001390867 A JP 2001390867A JP 2003199352 A JP2003199352 A JP 2003199352A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- gate signal
- clock
- protection
- self
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Rectifiers (AREA)
- Inverter Devices (AREA)
Abstract
(57)【要約】
【課題】 デジタル処理部のクロック喪失に伴いスイッ
チング素子が損傷に至る危険性を極力低減できる電力変
換装置を得ることを目的とする。 【解決手段】 直流短絡保護回路１１は各相毎に構成さ
れ、これら各相直流短絡保護回路１１（Ｕ）（Ｖ）
（Ｗ）およびゲートパルス発生器２Ａ、２Ｂの各デジタ
ル処理部にそれぞれ独立のクロック信号発生回路２０を
備え、いずれかの直流短絡保護回路１１でクロック信号
の喪失異常が発生するとクロック喪失信号ＣＬＫＬＳを
送出し、故障相の自己消弧素子（ＩＧＢＴ）をゲートフ
リーズ、他相をゲートオフさせる。
チング素子が損傷に至る危険性を極力低減できる電力変
換装置を得ることを目的とする。 【解決手段】 直流短絡保護回路１１は各相毎に構成さ
れ、これら各相直流短絡保護回路１１（Ｕ）（Ｖ）
（Ｗ）およびゲートパルス発生器２Ａ、２Ｂの各デジタ
ル処理部にそれぞれ独立のクロック信号発生回路２０を
備え、いずれかの直流短絡保護回路１１でクロック信号
の喪失異常が発生するとクロック喪失信号ＣＬＫＬＳを
送出し、故障相の自己消弧素子（ＩＧＢＴ）をゲートフ
リーズ、他相をゲートオフさせる。
Description
【０００１】
【発明の属する技術分野】この発明は、スイッチング素
子を用いた電力変換装置に係り、特に、そのデジタル処
理回路のクロック喪失に対処する技術に関するものであ
る。
子を用いた電力変換装置に係り、特に、そのデジタル処
理回路のクロック喪失に対処する技術に関するものであ
る。
【０００２】
【従来の技術】図８は、例えば、特開２００１−１９７
７４５号公報に示された、従来の３レベルの電力変換装
置に適用される直流短格保護回路を含めた主回路構成の
一例を示したものである。図８の主回路構成は公知の３
レベルの電力変換装置（コンバータ及びインバータ）の
代表１相分について示しており、６Ｐおよび６Ｎは平滑
コンデンサであり、直列接続されて正極Ｐ、負極Ｎおよ
び中性極（中点）Ｃを有する。ＧＣｌ〜ＧＣ４は第１〜
４の自己消弧素子であり、この正極Ｐと負極Ｎとの間に
Ｐ側およびＮ側のアノードリアクトル７Ｐおよび７Ｎを
介して直列接続され、この自己消弧素子ＧＣ２とＧＣ３
の中点から交流端子ＡＣを得ている。ＤＦｌ〜ＤＦ４は
第１〜４の還流ダイオードであり、各々自己消弧素子Ｇ
Ｃｌ〜ＧＣ４に逆並列に接続されている。ＤＣｌおよび
ＤＣ２は第１および第２の結合ダイオード（クランプダ
イオードと呼ばれることもある）であり、各々自己消弧
素子ＧＣｌとＧＣ２との中間接続点と中性極Ｃとの間、
および自己消弧素子ＧＣ３とＧＣ４との中間接続点と中
性極Ｃとの間に接続される。８Ｐ、８Ｃ及び８Ｎは直流
電流検出器であり、各々Ｐ側、Ｃ側およびＮ側の直流電
流ＩＰ、ＩＣおよびＩＮの検出信号をＩｐ、Ｉｃおよび
Ｉｎとする。ここでの直流電流ＩＰ、ＩＣおよびＩＮの
極性を図示方向を正と定義する。
７４５号公報に示された、従来の３レベルの電力変換装
置に適用される直流短格保護回路を含めた主回路構成の
一例を示したものである。図８の主回路構成は公知の３
レベルの電力変換装置（コンバータ及びインバータ）の
代表１相分について示しており、６Ｐおよび６Ｎは平滑
コンデンサであり、直列接続されて正極Ｐ、負極Ｎおよ
び中性極（中点）Ｃを有する。ＧＣｌ〜ＧＣ４は第１〜
４の自己消弧素子であり、この正極Ｐと負極Ｎとの間に
Ｐ側およびＮ側のアノードリアクトル７Ｐおよび７Ｎを
介して直列接続され、この自己消弧素子ＧＣ２とＧＣ３
の中点から交流端子ＡＣを得ている。ＤＦｌ〜ＤＦ４は
第１〜４の還流ダイオードであり、各々自己消弧素子Ｇ
Ｃｌ〜ＧＣ４に逆並列に接続されている。ＤＣｌおよび
ＤＣ２は第１および第２の結合ダイオード（クランプダ
イオードと呼ばれることもある）であり、各々自己消弧
素子ＧＣｌとＧＣ２との中間接続点と中性極Ｃとの間、
および自己消弧素子ＧＣ３とＧＣ４との中間接続点と中
性極Ｃとの間に接続される。８Ｐ、８Ｃ及び８Ｎは直流
電流検出器であり、各々Ｐ側、Ｃ側およびＮ側の直流電
流ＩＰ、ＩＣおよびＩＮの検出信号をＩｐ、Ｉｃおよび
Ｉｎとする。ここでの直流電流ＩＰ、ＩＣおよびＩＮの
極性を図示方向を正と定義する。
【０００３】９は交流電流検出器であり、交流電流ＩＡ
Ｃの検出信号をＩａｃとする。２Ａ、２Ｂは３レベルの
電力変換装置のコンバータ（インバータ）の代表１相分
のゲートパルス発生器であり、自己消弧素子ＧＣｌ〜Ｇ
Ｃ４へのゲートパルス信号ＧＰｌ〜ＧＰ４を発生する。
３、４および５は各々電流レベル判別回路、故障判別回
路および保護処理回路であり、ここでの直流短格保護回
路１とはこれらの３回路によって構成されているものと
する。電流レベル判別回路３において、交流電流信号Ｉ
ａｃのレベルはその設定値−βおよび＋βに対して各々
比較器ＣＭＰｌおよびＣＭＰ２により、直流電流信号Ｉ
ｐおよびＩｎのレベルは互いに設定値＋ＯＣｌに対して
各々比較器ＣＭＰ３およびＣＭＰ４により、また、両極
性電流である直流電流信号Ｉｃのレベルは設定値−ＯＣ
ｌおよび＋ＯＣｌに対して各々比較器ＣＭＰ５およびＣ
ＭＰ６により比較され、これら各々の判別比較によって
出力される過電流判別信号Ｉａｃ−β、Ｉａｃ＋β、Ｉ
ｐ＋ＯＣｌ、Ｉｎ＋ＯＣｌ、Ｉｃ−ＯＣｌおよびＩｃ＋
ＯＣｌは故障判別回路４へ送られる。
Ｃの検出信号をＩａｃとする。２Ａ、２Ｂは３レベルの
電力変換装置のコンバータ（インバータ）の代表１相分
のゲートパルス発生器であり、自己消弧素子ＧＣｌ〜Ｇ
Ｃ４へのゲートパルス信号ＧＰｌ〜ＧＰ４を発生する。
３、４および５は各々電流レベル判別回路、故障判別回
路および保護処理回路であり、ここでの直流短格保護回
路１とはこれらの３回路によって構成されているものと
する。電流レベル判別回路３において、交流電流信号Ｉ
ａｃのレベルはその設定値−βおよび＋βに対して各々
比較器ＣＭＰｌおよびＣＭＰ２により、直流電流信号Ｉ
ｐおよびＩｎのレベルは互いに設定値＋ＯＣｌに対して
各々比較器ＣＭＰ３およびＣＭＰ４により、また、両極
性電流である直流電流信号Ｉｃのレベルは設定値−ＯＣ
ｌおよび＋ＯＣｌに対して各々比較器ＣＭＰ５およびＣ
ＭＰ６により比較され、これら各々の判別比較によって
出力される過電流判別信号Ｉａｃ−β、Ｉａｃ＋β、Ｉ
ｐ＋ＯＣｌ、Ｉｎ＋ＯＣｌ、Ｉｃ−ＯＣｌおよびＩｃ＋
ＯＣｌは故障判別回路４へ送られる。
【０００４】次に、故障判別回路４において、入力には
電流レベル判別回路３からの各種の上記過電流判別信
号、保護処理回路５からのゲートパルス信号ＧＰＩＡ〜
ＧＰ４Ａ、および自己消弧素子ＧＣｌ〜ＧＣ４のゲート
駆動回路ＧＤｌ〜ＧＤ４からの素子故障信号ＧＤＩＦＯ
〜ＧＤ４ＦＯが与えられ、判別された故障に対して最適
な保護処理モードが選択され、それに応じた出力となる
ゲートオフ信号Ｂ１〜Ｂ４、Ｂ１２、Ｂ３４およびＢ１
４（Ｂの後の数字は自己消弧素子ＧＣｌ〜ＧＣ４の番号
に対応している）、一斉点弧信号ＣＰＯおよびＣＮＯ、
且つ故障信号ＦＯ（これらの信号はＬレベルで有効）を
発生する。特に、一斉点弧信号ＣＰＯおよびＣＮＯ、故
障信号ＦＯは他相の直流短格保護回路１の保護処理回路
４と共通化されており、これによって、任意の相の直流
短格保護回路１から出力された一斉点弧信号ＣＰＯおよ
びＣＮＯ、故障信号ＦＯは他相全ての自己消弧素子ＧＣ
ｌ〜ＧＣ４において、各々ＧＣｌおよびＧＣ２の一斉点
弧処理、ＧＣ３およびＧＣ４の一斉点弧処理且つＧＣｌ
〜ＧＣ４のゲートオフ処理を行うことになる。
電流レベル判別回路３からの各種の上記過電流判別信
号、保護処理回路５からのゲートパルス信号ＧＰＩＡ〜
ＧＰ４Ａ、および自己消弧素子ＧＣｌ〜ＧＣ４のゲート
駆動回路ＧＤｌ〜ＧＤ４からの素子故障信号ＧＤＩＦＯ
〜ＧＤ４ＦＯが与えられ、判別された故障に対して最適
な保護処理モードが選択され、それに応じた出力となる
ゲートオフ信号Ｂ１〜Ｂ４、Ｂ１２、Ｂ３４およびＢ１
４（Ｂの後の数字は自己消弧素子ＧＣｌ〜ＧＣ４の番号
に対応している）、一斉点弧信号ＣＰＯおよびＣＮＯ、
且つ故障信号ＦＯ（これらの信号はＬレベルで有効）を
発生する。特に、一斉点弧信号ＣＰＯおよびＣＮＯ、故
障信号ＦＯは他相の直流短格保護回路１の保護処理回路
４と共通化されており、これによって、任意の相の直流
短格保護回路１から出力された一斉点弧信号ＣＰＯおよ
びＣＮＯ、故障信号ＦＯは他相全ての自己消弧素子ＧＣ
ｌ〜ＧＣ４において、各々ＧＣｌおよびＧＣ２の一斉点
弧処理、ＧＣ３およびＧＣ４の一斉点弧処理且つＧＣｌ
〜ＧＣ４のゲートオフ処理を行うことになる。
【０００５】次に、保護処理回路５において、ゲートパ
ルス発生器２Ａ、２Ｂからのゲートパルス信号ＧＰｌ〜
ＧＰ４が各々の保持回路ＬＡｌ〜ＬＡ４を通過した後の
信号をＧＰＩＡ〜ＧＰ４Ａとして、保持回路ＬＡｌ〜Ｌ
Ａ４は故障信号ＦＯが有効（Ｌレベル）即ち故障が検出
された場合には各々同期して、ゲートパルス信号ＧＰｌ
〜ＧＰ４を直前に保持した状態（ゲートフリーズ）で、
また、故障信号ＦＯが無効（Ｈレベル）即ち正常な場合
には、ゲートパルス信号ＧＰｌ〜ＧＰ４をそのままの状
態で、出力信号ＧＰＩＡ〜ＧＰ４Ａを故障判別回路４お
よびゲート論理回路５Ａへ送る。更に、ゲート論理回路
５Ａは、故障判別回路４からのゲートオフ信号Ｂ１〜Ｂ
４、Ｂ１２、Ｂ３４およびＢ１４、自相または他相から
の一斉点弧信号ＣＰＯおよびＣＮＯ、且つゲートパルス
信号ＧＰＩＡ〜ＧＰ４Ａに基づき、自相または他相から
の一斉点弧信号ＣＰＯまたはＣＮＯが有効（Ｌレベル）
即ち一斉点弧処理する場合には、各々自己消弧素子ＧＣ
ｌ〜ＧＣ４のスイッチング状態における動作時間が最短
となるように、またゲートオフ信号Ｂｌ〜Ｂ４、Ｂ１
２、Ｂ３４およびＢ１４のいずれかまたは複数が有効
（Ｌレベル）即ち選択的或いは一斉的に自己消弧素子Ｇ
Ｃｌ〜ＧＣ４をゲートオフ処理する場合には、外側の自
己消弧素子ＧＣｌおよびＧＣ４を優先的にオフさせた後
に内側の自己消弧素子ＧＣ２およびＧＣ３をオフさせる
ように論理回路が組まれており、その出力信号ＧＰ１Ｂ
〜ＧＰ４Ｂをゲート駆動回路ＧＤｌ〜ＧＤ４に与えて、
自己消弧素子ＧＣｌ〜ＧＣ４のゲートを制御している。
最後に、ゲート駆動回路ＧＤｌ〜ＧＤ４は、各々自己消
弧素子ＧＣｌ〜ＧＣ４のオフゲート電流の過電流レベル
或いはオフゲート電圧レベルの低下を監視して素子の故
障を検出するようにしており、この素子故障信号ＧＤ１
ＦＯ〜ＧＤ４ＦＯ（Ｌレベルで有効）を故障判別回略４
へ送る。
ルス発生器２Ａ、２Ｂからのゲートパルス信号ＧＰｌ〜
ＧＰ４が各々の保持回路ＬＡｌ〜ＬＡ４を通過した後の
信号をＧＰＩＡ〜ＧＰ４Ａとして、保持回路ＬＡｌ〜Ｌ
Ａ４は故障信号ＦＯが有効（Ｌレベル）即ち故障が検出
された場合には各々同期して、ゲートパルス信号ＧＰｌ
〜ＧＰ４を直前に保持した状態（ゲートフリーズ）で、
また、故障信号ＦＯが無効（Ｈレベル）即ち正常な場合
には、ゲートパルス信号ＧＰｌ〜ＧＰ４をそのままの状
態で、出力信号ＧＰＩＡ〜ＧＰ４Ａを故障判別回路４お
よびゲート論理回路５Ａへ送る。更に、ゲート論理回路
５Ａは、故障判別回路４からのゲートオフ信号Ｂ１〜Ｂ
４、Ｂ１２、Ｂ３４およびＢ１４、自相または他相から
の一斉点弧信号ＣＰＯおよびＣＮＯ、且つゲートパルス
信号ＧＰＩＡ〜ＧＰ４Ａに基づき、自相または他相から
の一斉点弧信号ＣＰＯまたはＣＮＯが有効（Ｌレベル）
即ち一斉点弧処理する場合には、各々自己消弧素子ＧＣ
ｌ〜ＧＣ４のスイッチング状態における動作時間が最短
となるように、またゲートオフ信号Ｂｌ〜Ｂ４、Ｂ１
２、Ｂ３４およびＢ１４のいずれかまたは複数が有効
（Ｌレベル）即ち選択的或いは一斉的に自己消弧素子Ｇ
Ｃｌ〜ＧＣ４をゲートオフ処理する場合には、外側の自
己消弧素子ＧＣｌおよびＧＣ４を優先的にオフさせた後
に内側の自己消弧素子ＧＣ２およびＧＣ３をオフさせる
ように論理回路が組まれており、その出力信号ＧＰ１Ｂ
〜ＧＰ４Ｂをゲート駆動回路ＧＤｌ〜ＧＤ４に与えて、
自己消弧素子ＧＣｌ〜ＧＣ４のゲートを制御している。
最後に、ゲート駆動回路ＧＤｌ〜ＧＤ４は、各々自己消
弧素子ＧＣｌ〜ＧＣ４のオフゲート電流の過電流レベル
或いはオフゲート電圧レベルの低下を監視して素子の故
障を検出するようにしており、この素子故障信号ＧＤ１
ＦＯ〜ＧＤ４ＦＯ（Ｌレベルで有効）を故障判別回略４
へ送る。
【０００６】以上のように、直流短絡保護回路１は、電
力変換装置の自己消弧素子ＧＣｌ〜ＧＣ４へのゲートパ
ルス信号ＧＰｌ〜ＧＰ４の状態、各相の直流電流信号Ｉ
ｐ、ＩｎおよびＩｃのレベル、交流電流信号Ｉａｃのレ
ベル、且つ自己消弧素子ＧＣｌ〜ＧＣ４白身の故障信号
ＧＤ１ＦＯ〜ＧＤ４ＦＯからなる直流短絡の発生の予測
手段、もしくは直流短絡初期における故障素子の特定お
よび健全素子の適切な保護手段、そして異系検出による
２重系の直流短格保護手段ないし他相への一斉点弧手段
を可能としている。
力変換装置の自己消弧素子ＧＣｌ〜ＧＣ４へのゲートパ
ルス信号ＧＰｌ〜ＧＰ４の状態、各相の直流電流信号Ｉ
ｐ、ＩｎおよびＩｃのレベル、交流電流信号Ｉａｃのレ
ベル、且つ自己消弧素子ＧＣｌ〜ＧＣ４白身の故障信号
ＧＤ１ＦＯ〜ＧＤ４ＦＯからなる直流短絡の発生の予測
手段、もしくは直流短絡初期における故障素子の特定お
よび健全素子の適切な保護手段、そして異系検出による
２重系の直流短格保護手段ないし他相への一斉点弧手段
を可能としている。
【０００７】
【発明が解決しようとする課題】ところで、上述したゲ
ートパルス発生器や直流短絡保護回路を構成するデジタ
ル処理部を動作させるためのクロック周波数がノイズ等
の影響で喪失した場合、従来の電力変換装置におけるク
ロック喪失対策では、必ずしも適切な保護機能を備えて
いないため、上記電力変換装置の暴走運転によってシス
テム全体に致命的な損害をもたらす可能性があった。以
下、このクロック喪失時の動作に着目し、従来の問題点
を図９、１０を参照して説明する。
ートパルス発生器や直流短絡保護回路を構成するデジタ
ル処理部を動作させるためのクロック周波数がノイズ等
の影響で喪失した場合、従来の電力変換装置におけるク
ロック喪失対策では、必ずしも適切な保護機能を備えて
いないため、上記電力変換装置の暴走運転によってシス
テム全体に致命的な損害をもたらす可能性があった。以
下、このクロック喪失時の動作に着目し、従来の問題点
を図９、１０を参照して説明する。
【０００８】図９は、クロック信号発生回路に着目した
従来の電力変換装置の一例を示す回路図で、クロック信
号発生回路以外の図８と同等部分は適宜図示を省略し、
また３相分全体を簡略法で図示している。図において、
１０は集中的に設けられたクロック信号発生回路で、そ
の水晶発振器ＯＳＣから各相のゲートパルス発生器２
Ａ、２Ｂおよび故障判別回路４の、特にフリップフロッ
プ使用による順序回路にて実現し得るデジタル処理部に
クロック信号が供給される。１０Ａは水晶発振器ＯＳＣ
からのクロック信号を監視し、同信号が途絶えたときこ
れを検出してクロック喪失信号ＣＬＫＬＳ（喪失時Ｌレ
ベル）を出力するクロック監視回路である。このクロッ
ク喪失信号ＣＬＫＬＳと故障判別回路４内での故障信号
ＦＯ（故障時Ｌレベル）とのＡＮＤ出力となる故障信号
ＦＯＡ（故障時Ｌレベル）がゲートパルス発生器２Ａ、
２Ｂに送出される。
従来の電力変換装置の一例を示す回路図で、クロック信
号発生回路以外の図８と同等部分は適宜図示を省略し、
また３相分全体を簡略法で図示している。図において、
１０は集中的に設けられたクロック信号発生回路で、そ
の水晶発振器ＯＳＣから各相のゲートパルス発生器２
Ａ、２Ｂおよび故障判別回路４の、特にフリップフロッ
プ使用による順序回路にて実現し得るデジタル処理部に
クロック信号が供給される。１０Ａは水晶発振器ＯＳＣ
からのクロック信号を監視し、同信号が途絶えたときこ
れを検出してクロック喪失信号ＣＬＫＬＳ（喪失時Ｌレ
ベル）を出力するクロック監視回路である。このクロッ
ク喪失信号ＣＬＫＬＳと故障判別回路４内での故障信号
ＦＯ（故障時Ｌレベル）とのＡＮＤ出力となる故障信号
ＦＯＡ（故障時Ｌレベル）がゲートパルス発生器２Ａ、
２Ｂに送出される。
【０００９】今、水晶発振器ＯＳＣからのクロック信号
が途絶えると、クロック監視回路１０Ａがそれを検出し
クロック喪失信号ＣＬＫＬＳが有効（Ｌレベル）、従っ
て、故障信号ＦＯＡが有効（Ｌレベル）となって、全相
の自己消弧素子ＧＣ１〜ＧＣ４を一斉ゲートオフさせる
保護処理がなされる。しかるにこの場合、クロック喪失
発生から喪失検出までの期間において、クロック喪失発
生の影響が全相のデジタル処理部に及び、それに基づく
誤パルス状態が発生する可能性があり、最悪の場合、全
相直流短絡に至り上記本来の保護処理によるゲートオフ
動作が間に合わず、保護処理に失敗する危険性がある。
この危険性を減らすため、クロック喪失の検出速度を速
める対策が一応考えられるが、この場合、ノイズ等の影
響でクロック喪失を誤検出する機会が増え、装置本来の
動作が不安定なものとならざるを得ない。
が途絶えると、クロック監視回路１０Ａがそれを検出し
クロック喪失信号ＣＬＫＬＳが有効（Ｌレベル）、従っ
て、故障信号ＦＯＡが有効（Ｌレベル）となって、全相
の自己消弧素子ＧＣ１〜ＧＣ４を一斉ゲートオフさせる
保護処理がなされる。しかるにこの場合、クロック喪失
発生から喪失検出までの期間において、クロック喪失発
生の影響が全相のデジタル処理部に及び、それに基づく
誤パルス状態が発生する可能性があり、最悪の場合、全
相直流短絡に至り上記本来の保護処理によるゲートオフ
動作が間に合わず、保護処理に失敗する危険性がある。
この危険性を減らすため、クロック喪失の検出速度を速
める対策が一応考えられるが、この場合、ノイズ等の影
響でクロック喪失を誤検出する機会が増え、装置本来の
動作が不安定なものとならざるを得ない。
【００１０】図１０は、同じくクロック信号発生回路に
着目した従来の電力変換装置であるが、図９とは異なる
回路構成のものである。なお、ここでもクロック信号発
生回路以外の図８と同等部分は適宜図示を省略してい
る。また、クロック信号発生回路１０は図９のそれと同
様であるが、保護回路とともに各相毎に設けられており
図は主回路部分を除いて１相分を示している。
着目した従来の電力変換装置であるが、図９とは異なる
回路構成のものである。なお、ここでもクロック信号発
生回路以外の図８と同等部分は適宜図示を省略してい
る。また、クロック信号発生回路１０は図９のそれと同
様であるが、保護回路とともに各相毎に設けられており
図は主回路部分を除いて１相分を示している。
【００１１】この装置において、任意の相でクロック信
号が喪失すると、クロック喪失信号ＣＬＫＬＳが有効
（Ｌレベル）となり、更に故障信号ＦＯＡが有効（Ｌレ
ベル）となってゲートパルス発生器２Ａ、２Ｂに送ら
れ、例えば、故障相をゲートフリーズ、他相をゲートオ
フする保護処理が行われる。ところで、上記した保護処
理の場合、故障相のみを考えた場合、クロック喪失検出
に基づく故障信号ＦＯＡを、保護処理回路としては上流
側に位置するゲートパルス発生器２Ａ、２Ｂに導入する
が、このゲートパルス発生器２Ａ、２Ｂの下流側には、
図８で説明したように、個々の条件を加味することで健
全素子を適切に保護するための保護処理回路５が存在す
る。このため、この保護処理の過程でクロック喪失に基
づく誤パルスが発生すると、保護処理動作に失敗し、故
障相の健全なはずの素子が破壊される危険性がある。最
悪の場合、故障相で生じた直流短絡が、他相へ波及し被
害をもたらす事態ともなる。
号が喪失すると、クロック喪失信号ＣＬＫＬＳが有効
（Ｌレベル）となり、更に故障信号ＦＯＡが有効（Ｌレ
ベル）となってゲートパルス発生器２Ａ、２Ｂに送ら
れ、例えば、故障相をゲートフリーズ、他相をゲートオ
フする保護処理が行われる。ところで、上記した保護処
理の場合、故障相のみを考えた場合、クロック喪失検出
に基づく故障信号ＦＯＡを、保護処理回路としては上流
側に位置するゲートパルス発生器２Ａ、２Ｂに導入する
が、このゲートパルス発生器２Ａ、２Ｂの下流側には、
図８で説明したように、個々の条件を加味することで健
全素子を適切に保護するための保護処理回路５が存在す
る。このため、この保護処理の過程でクロック喪失に基
づく誤パルスが発生すると、保護処理動作に失敗し、故
障相の健全なはずの素子が破壊される危険性がある。最
悪の場合、故障相で生じた直流短絡が、他相へ波及し被
害をもたらす事態ともなる。
【００１２】この発明は以上のような問題点を解消する
ためになされたもので、デジタル処理部のクロック喪失
に伴いスイッチング素子が損傷に至る危険性を極力低減
できる電力変換装置を得ることを目的とする。
ためになされたもので、デジタル処理部のクロック喪失
に伴いスイッチング素子が損傷に至る危険性を極力低減
できる電力変換装置を得ることを目的とする。
【００１３】
【課題を解決するための手段】この発明に係る電力変換
装置は、スイッチング素子を備え直流交流間で電力変換
を行う電力変換主回路、上記スイッチング素子をオンオ
フ制御する制御ゲート信号を発生し上記スイッチング素
子に送出する制御ゲート信号発生回路、上記電力変換主
回路の任意の相で発生する故障および自回路を構成する
デジタル処理部のクロック喪失を検出し、上記故障また
はクロック喪失を検出したとき上記スイッチング素子を
保護するための保護ゲート信号を作成し上記制御ゲート
信号に替わって上記スイッチング素子に送出する保護処
理回路を備えた電力変換装置において、上記保護処理回
路を各相毎に構成するとともに、上記各相の保護処理回
路および上記制御ゲート信号発生回路の各デジタル処理
部にそれぞれ独立のクロック発生回路を備え、上記保護
処理回路は、上記故障または上記各相保護処理回路のい
ずれかのクロック喪失を検出したとき上記保護ゲート信
号を作成し上記制御ゲート信号に替わって上記スイッチ
ング素子に送出するようにしたものである。
装置は、スイッチング素子を備え直流交流間で電力変換
を行う電力変換主回路、上記スイッチング素子をオンオ
フ制御する制御ゲート信号を発生し上記スイッチング素
子に送出する制御ゲート信号発生回路、上記電力変換主
回路の任意の相で発生する故障および自回路を構成する
デジタル処理部のクロック喪失を検出し、上記故障また
はクロック喪失を検出したとき上記スイッチング素子を
保護するための保護ゲート信号を作成し上記制御ゲート
信号に替わって上記スイッチング素子に送出する保護処
理回路を備えた電力変換装置において、上記保護処理回
路を各相毎に構成するとともに、上記各相の保護処理回
路および上記制御ゲート信号発生回路の各デジタル処理
部にそれぞれ独立のクロック発生回路を備え、上記保護
処理回路は、上記故障または上記各相保護処理回路のい
ずれかのクロック喪失を検出したとき上記保護ゲート信
号を作成し上記制御ゲート信号に替わって上記スイッチ
ング素子に送出するようにしたものである。
【００１４】この発明に係る電力変換装置は、上記クロ
ック喪失を検出したとき上記スイッチング素子を保護す
るためのクロック喪失保護ゲート信号を作成し上記保護
ゲート信号に優先して上記スイッチング素子に送出する
クロック喪失保護回路を備えたものである。
ック喪失を検出したとき上記スイッチング素子を保護す
るためのクロック喪失保護ゲート信号を作成し上記保護
ゲート信号に優先して上記スイッチング素子に送出する
クロック喪失保護回路を備えたものである。
【００１５】この発明に係る電力変換装置は、上記保護
処理回路を各相毎に構成するとともに、上記各相の保護
処理回路および上記制御ゲート信号発生回路の各デジタ
ル処理部にそれぞれ独立のクロック発生回路を備え、上
記各相の保護処理回路では、自相のクロック喪失を検出
したとき上記制御ゲート信号発生回路または他相の保護
処理回路のクロック発生回路からクロック信号を取り込
むようにしたものである。
処理回路を各相毎に構成するとともに、上記各相の保護
処理回路および上記制御ゲート信号発生回路の各デジタ
ル処理部にそれぞれ独立のクロック発生回路を備え、上
記各相の保護処理回路では、自相のクロック喪失を検出
したとき上記制御ゲート信号発生回路または他相の保護
処理回路のクロック発生回路からクロック信号を取り込
むようにしたものである。
【００１６】この発明に係る電力変換装置の電力変換主
回路を、正極、中性極および負極の各直流端子間に分割
して直列に接続された平滑コンデンサと、上記正極負極
直流端子間に直列接続された第１〜第４の自己消弧素子
と、上記第１〜第４の各自己消弧素子のそれぞれに逆並
列接続された第１〜第４の還流ダイオードと、上記第１
第２の自己消弧素子の接続点および第３第４の自己消弧
素子の接続点と上記中性極直流端子との間に接続された
第１、第２の結合ダイオードとから構成したものであ
る。
回路を、正極、中性極および負極の各直流端子間に分割
して直列に接続された平滑コンデンサと、上記正極負極
直流端子間に直列接続された第１〜第４の自己消弧素子
と、上記第１〜第４の各自己消弧素子のそれぞれに逆並
列接続された第１〜第４の還流ダイオードと、上記第１
第２の自己消弧素子の接続点および第３第４の自己消弧
素子の接続点と上記中性極直流端子との間に接続された
第１、第２の結合ダイオードとから構成したものであ
る。
【００１７】この発明に係る電力変換装置は、その電力
変換主回路を、正極、中性極および負極の各直流端子間
に分割して直列に接続された平滑コンデンサと、上記正
極負極直流端子間に直列接続された第１〜第４の自己消
弧素子と、上記第１〜第４の各自己消弧素子のそれぞれ
に逆並列接続された第１〜第４の還流ダイオードと、上
記第１第２の自己消弧素子の接続点および第３第４の自
己消弧素子の接続点と上記中性極直流端子との間に接続
された第１、第２の結合ダイオードとから構成した場
合、保護処理回路は、クロック喪失を検出した相の上記
第１〜第４の自己消弧素子は直前の制御ゲート信号を保
持（ゲートフリーズ）させ、他相の全自己消弧素子はオ
フさせる保護ゲート信号を送出するものである。
変換主回路を、正極、中性極および負極の各直流端子間
に分割して直列に接続された平滑コンデンサと、上記正
極負極直流端子間に直列接続された第１〜第４の自己消
弧素子と、上記第１〜第４の各自己消弧素子のそれぞれ
に逆並列接続された第１〜第４の還流ダイオードと、上
記第１第２の自己消弧素子の接続点および第３第４の自
己消弧素子の接続点と上記中性極直流端子との間に接続
された第１、第２の結合ダイオードとから構成した場
合、保護処理回路は、クロック喪失を検出した相の上記
第１〜第４の自己消弧素子は直前の制御ゲート信号を保
持（ゲートフリーズ）させ、他相の全自己消弧素子はオ
フさせる保護ゲート信号を送出するものである。
【００１８】この発明に係る電力変換装置は、その電力
変換主回路を、正極、中性極および負極の各直流端子間
に分割して直列に接続された平滑コンデンサと、上記正
極負極直流端子間に直列接続された第１〜第４の自己消
弧素子と、上記第１〜第４の各自己消弧素子のそれぞれ
に逆並列接続された第１〜第４の還流ダイオードと、上
記第１第２の自己消弧素子の接続点および第３第４の自
己消弧素子の接続点と上記中性極直流端子との間に接続
された第１、第２の結合ダイオードとから構成した場
合、クロック喪失保護回路は、上記第１、第４の自己消
弧素子をオフさせるクロック喪失保護ゲート信号を送出
するものである。
変換主回路を、正極、中性極および負極の各直流端子間
に分割して直列に接続された平滑コンデンサと、上記正
極負極直流端子間に直列接続された第１〜第４の自己消
弧素子と、上記第１〜第４の各自己消弧素子のそれぞれ
に逆並列接続された第１〜第４の還流ダイオードと、上
記第１第２の自己消弧素子の接続点および第３第４の自
己消弧素子の接続点と上記中性極直流端子との間に接続
された第１、第２の結合ダイオードとから構成した場
合、クロック喪失保護回路は、上記第１、第４の自己消
弧素子をオフさせるクロック喪失保護ゲート信号を送出
するものである。
【００１９】この発明に係る電力変換装置は、クロック
喪失の検出を外部に表示するクロック喪失表示回路を備
えたものである。
喪失の検出を外部に表示するクロック喪失表示回路を備
えたものである。
【００２０】
【発明の実施の形態】実施の形態１．図１はこの発明の
実施の形態１における電力変換装置を示す回路構成図で
ある。図において、２Ａ、２Ｂは、３レベルの電力変換
装置の主回路の自己消弧素子（スイッチング素子）をオ
ンオフ制御する制御ゲート信号を発生する制御ゲート信
号発生回路としてのゲートパルス発生器で、図示は省略
しているが、後述する各相の直流短絡保護回路１とは独
立のクロック信号発生回路を備えてそのクロック信号で
動作する。なお、上記主回路の内部構成は従来の図８の
ものと同一であるのでここでは図示を省略している。１
１は各相Ｕ、Ｖ、Ｗ毎に設けられた直流短絡保護回路
で、従来の図９のクロック信号発生回路１０に相当する
クロック信号発生回路２０と、電流レベル判別回路３に
相当する電流レベル判別回路１３と、故障判別回路４に
相当する故障判別回路１４と、保護処理回路１５とから
構成されている。なお、この保護処理回路１５は、従来
の図９のゲートパルス発生器２Ａ、２Ｂに含有されてい
た機能の内、各相個別の部分を取り出した部分が相当す
る。ＧＤは各相毎に設けられたゲート駆動回路である。
以上のように、各相のクロック信号発生回路２０および
ゲートパルス発生器２Ａ、２Ｂは、それぞれ個別の水晶
発振器ＯＳＣを内蔵し、各ＯＳＣからのクロック信号で
運転される構成である。なお、図示は省略しているが、
従来の場合と同様、クロック信号発生回路２０でクロッ
ク信号が喪失して発せられるクロック喪失信号ＣＬＫＬ
Ｓは、故障判別回路１４内での故障信号ＦＯとのＡＮＤ
出力がとられ故障信号ＦＯＡとしてゲートパルス発生器
２Ａ、２Ｂに送出される。
実施の形態１における電力変換装置を示す回路構成図で
ある。図において、２Ａ、２Ｂは、３レベルの電力変換
装置の主回路の自己消弧素子（スイッチング素子）をオ
ンオフ制御する制御ゲート信号を発生する制御ゲート信
号発生回路としてのゲートパルス発生器で、図示は省略
しているが、後述する各相の直流短絡保護回路１とは独
立のクロック信号発生回路を備えてそのクロック信号で
動作する。なお、上記主回路の内部構成は従来の図８の
ものと同一であるのでここでは図示を省略している。１
１は各相Ｕ、Ｖ、Ｗ毎に設けられた直流短絡保護回路
で、従来の図９のクロック信号発生回路１０に相当する
クロック信号発生回路２０と、電流レベル判別回路３に
相当する電流レベル判別回路１３と、故障判別回路４に
相当する故障判別回路１４と、保護処理回路１５とから
構成されている。なお、この保護処理回路１５は、従来
の図９のゲートパルス発生器２Ａ、２Ｂに含有されてい
た機能の内、各相個別の部分を取り出した部分が相当す
る。ＧＤは各相毎に設けられたゲート駆動回路である。
以上のように、各相のクロック信号発生回路２０および
ゲートパルス発生器２Ａ、２Ｂは、それぞれ個別の水晶
発振器ＯＳＣを内蔵し、各ＯＳＣからのクロック信号で
運転される構成である。なお、図示は省略しているが、
従来の場合と同様、クロック信号発生回路２０でクロッ
ク信号が喪失して発せられるクロック喪失信号ＣＬＫＬ
Ｓは、故障判別回路１４内での故障信号ＦＯとのＡＮＤ
出力がとられ故障信号ＦＯＡとしてゲートパルス発生器
２Ａ、２Ｂに送出される。
【００２１】次に、クロック信号喪失時の動作について
説明する。任意の相でクロック喪失異常が発生すると、
その故障相の故障信号ＦＯＡが有効（Ｌレベル）となっ
てゲートパルス発生器２Ａ、２Ｂに送られ、全相の自己
消弧素子ＧＣ１〜ＧＣ４を一斉ゲートオフさせる保護処
理を行う。保護動作のより確実な達成を図る意味では、
故障相をゲートフリーズ（ゲートパルス信号を直前の状
態に保持する）、他相をゲートオフさせる保護処理を行
う。以上のように、この実施の形態１では、直流短絡保
護回路１１のデジタル処理部が各相独立に設けられたク
ロック信号発生回路２０からのクロック信号で動作する
ので、少なくとも故障相以外の他相の保護動作は正常に
処理され、最悪故障相の被害はあっても、他相の健全素
子は確実に保護できるという利点がある。故障相も、そ
の保護処理をゲートフリーズとすることで、無理なゲー
トオフ動作を強制することが無く被害を最小限に留める
ことができる。
説明する。任意の相でクロック喪失異常が発生すると、
その故障相の故障信号ＦＯＡが有効（Ｌレベル）となっ
てゲートパルス発生器２Ａ、２Ｂに送られ、全相の自己
消弧素子ＧＣ１〜ＧＣ４を一斉ゲートオフさせる保護処
理を行う。保護動作のより確実な達成を図る意味では、
故障相をゲートフリーズ（ゲートパルス信号を直前の状
態に保持する）、他相をゲートオフさせる保護処理を行
う。以上のように、この実施の形態１では、直流短絡保
護回路１１のデジタル処理部が各相独立に設けられたク
ロック信号発生回路２０からのクロック信号で動作する
ので、少なくとも故障相以外の他相の保護動作は正常に
処理され、最悪故障相の被害はあっても、他相の健全素
子は確実に保護できるという利点がある。故障相も、そ
の保護処理をゲートフリーズとすることで、無理なゲー
トオフ動作を強制することが無く被害を最小限に留める
ことができる。
【００２２】実施の形態２．図２はこの発明の実施の形
態２における電力変換装置を示す回路構成図である。図
では電力変換装置の主回路以外は１相分を示す。図２に
おいて、２０は水晶発振器ＯＳＣとクロック監視回路２
０Ａとを備えたクロック信号発生回路で、従来の図１０
のクロック信号発生回路１０に相当し、直流短絡保護回
路２１を構成する電流レベル判別回路１３は電流レベル
判別回路３に相当し、故障判別回路１４は故障判別回路
４に相当し、ゲート論理回路２５Ａはゲート論理回路５
Ａに相当する。２６は、保護処理回路２５内の後段に設
けられたクロック喪失保護回路で、クロック喪失信号Ｃ
ＬＫＬＳが有効（Ｌレベル）となると直ちに自己消弧素
子ＧＣ１およびＧＣ４にゲートオフ信号（クロック喪失
保護ゲート信号）を送出する。
態２における電力変換装置を示す回路構成図である。図
では電力変換装置の主回路以外は１相分を示す。図２に
おいて、２０は水晶発振器ＯＳＣとクロック監視回路２
０Ａとを備えたクロック信号発生回路で、従来の図１０
のクロック信号発生回路１０に相当し、直流短絡保護回
路２１を構成する電流レベル判別回路１３は電流レベル
判別回路３に相当し、故障判別回路１４は故障判別回路
４に相当し、ゲート論理回路２５Ａはゲート論理回路５
Ａに相当する。２６は、保護処理回路２５内の後段に設
けられたクロック喪失保護回路で、クロック喪失信号Ｃ
ＬＫＬＳが有効（Ｌレベル）となると直ちに自己消弧素
子ＧＣ１およびＧＣ４にゲートオフ信号（クロック喪失
保護ゲート信号）を送出する。
【００２３】この実施の形態２の発明は、従来の図１０
で示す電力変換装置の問題点を解決するものである。即
ち、故障相でクロック喪失異常が発生した場合、クロッ
ク監視回路２０Ａがこれを検出してクロック喪失信号Ｃ
ＬＫＬＳを有効（Ｌレベル）とし、故障信号ＦＯＡが有
効（Ｌレベル）となって上流のゲートパルス発生器２
Ａ、２Ｂに導入され、更に、その下流のゲート論理回路
２５Ａで保護処理が実行される過程でそのデジタル処理
部がクロック喪失により誤パルスを発生して直流短絡を
招く可能性が生じるが、この図２の場合は、クロック喪
失信号ＣＬＫＬＳが直接クロック喪失保護回路２６に導
入され、ゲート論理回路２５Ａからのゲート信号に優先
して自己消弧素子ＧＣ１およびＧＣ４をゲートオフさせ
るゲート信号を送出するので、故障相における直流短絡
が未然に防止され、故障相の健全素子も確実に保護され
ることになる。
で示す電力変換装置の問題点を解決するものである。即
ち、故障相でクロック喪失異常が発生した場合、クロッ
ク監視回路２０Ａがこれを検出してクロック喪失信号Ｃ
ＬＫＬＳを有効（Ｌレベル）とし、故障信号ＦＯＡが有
効（Ｌレベル）となって上流のゲートパルス発生器２
Ａ、２Ｂに導入され、更に、その下流のゲート論理回路
２５Ａで保護処理が実行される過程でそのデジタル処理
部がクロック喪失により誤パルスを発生して直流短絡を
招く可能性が生じるが、この図２の場合は、クロック喪
失信号ＣＬＫＬＳが直接クロック喪失保護回路２６に導
入され、ゲート論理回路２５Ａからのゲート信号に優先
して自己消弧素子ＧＣ１およびＧＣ４をゲートオフさせ
るゲート信号を送出するので、故障相における直流短絡
が未然に防止され、故障相の健全素子も確実に保護され
ることになる。
【００２４】実施の形態３．先の図１または図２のクロ
ック監視回路２０Ａの構成例を実施の形態３として図３
を参照して説明する。ここでは、単安定マルチバイブレ
ータ用ＩＣ（例えば、東芝製ＴＣ７４ＨＣ４５３８Ａ）
を用いて、その外付けコンデンサＣｘおよび抵抗Ｒｘと
で表される時定数Ｃｘ・Ｒｘが充分大きく、コンデンサ
Ｃｘの放電時間とＩＣ内部の遅延時間が無視出来る場
合、入力Ａへの入力信号の立ち上がりエッジをトリガに
して出力Ｑからパルス幅ｔｗ＝０．７０・Ｃｘ・Ｒｘの
パルスが出力されることを利用するものである。本回路
のように入力Ａヘクロック信号を入力させると共に、出
力パルス幅より短いサイクルでトリガが継続されるよう
に時定数Ｃｘ・Ｒｘを設定するならば、クロック信号が
連続的に入力される場合には出力ＱはＨレベルを保ち、
クロック信号がある一定期間断絶ないし停止した場合に
は出力ＱはＬレベルとなる。
ック監視回路２０Ａの構成例を実施の形態３として図３
を参照して説明する。ここでは、単安定マルチバイブレ
ータ用ＩＣ（例えば、東芝製ＴＣ７４ＨＣ４５３８Ａ）
を用いて、その外付けコンデンサＣｘおよび抵抗Ｒｘと
で表される時定数Ｃｘ・Ｒｘが充分大きく、コンデンサ
Ｃｘの放電時間とＩＣ内部の遅延時間が無視出来る場
合、入力Ａへの入力信号の立ち上がりエッジをトリガに
して出力Ｑからパルス幅ｔｗ＝０．７０・Ｃｘ・Ｒｘの
パルスが出力されることを利用するものである。本回路
のように入力Ａヘクロック信号を入力させると共に、出
力パルス幅より短いサイクルでトリガが継続されるよう
に時定数Ｃｘ・Ｒｘを設定するならば、クロック信号が
連続的に入力される場合には出力ＱはＨレベルを保ち、
クロック信号がある一定期間断絶ないし停止した場合に
は出力ＱはＬレベルとなる。
【００２５】また、出力Ｑからの信号に対して、保持回
路ＬＢｌは出力Ｑの信号が有効（Ｌレベル）即ちクロッ
ク信号の異常が検出された場合にはＬレベルの保持状態
となり、出力Ｑの信号が無効（Ｈレベル）即ちクロック
信号が正常な場合にはそのままＨレベルの状態となっ
て、クロック喪失信号ＣＬＫＬＳとして送出する。更
に、クロック喪失信号ＣＬＫＬＳを発光ダイオードＬＥ
Ｄのカソードに、電源電圧ＶＣＣを発光ダイオードＬＥ
Ｄのアノードに接続することによって、クロック喪失信
号ＣＬＫＬＳがＬレベルの保持状態となった場合に発光
ダイオードＬＥＤは導通して発光することになる（クロ
ック喪失信号ＣＬＫＬＳがＨレベルを保っている場合は
発光ダイオードＬＥＤは消灯している）。なお、この発
光ダイオードＬＥＤの発光色は、故障または異常状態を
示すための赤色が望ましい。変形例として、クロック監
視回路２０Ａの保持回路ＬＢｌはなくてもよい。また、
保持回路ＬＢｌまたは発光ダイオードＬＥＤはクロック
監視回路２０Ａ以外の回路に設けられてもよい。このよ
うに、直流短絡保護回路にクロック信号の喪失異常を認
知させるための表示機能を設けることで、クロック信号
の正常或いは異常の状態が一目で分かる、信頼性の高い
電力変換装置が得られる。
路ＬＢｌは出力Ｑの信号が有効（Ｌレベル）即ちクロッ
ク信号の異常が検出された場合にはＬレベルの保持状態
となり、出力Ｑの信号が無効（Ｈレベル）即ちクロック
信号が正常な場合にはそのままＨレベルの状態となっ
て、クロック喪失信号ＣＬＫＬＳとして送出する。更
に、クロック喪失信号ＣＬＫＬＳを発光ダイオードＬＥ
Ｄのカソードに、電源電圧ＶＣＣを発光ダイオードＬＥ
Ｄのアノードに接続することによって、クロック喪失信
号ＣＬＫＬＳがＬレベルの保持状態となった場合に発光
ダイオードＬＥＤは導通して発光することになる（クロ
ック喪失信号ＣＬＫＬＳがＨレベルを保っている場合は
発光ダイオードＬＥＤは消灯している）。なお、この発
光ダイオードＬＥＤの発光色は、故障または異常状態を
示すための赤色が望ましい。変形例として、クロック監
視回路２０Ａの保持回路ＬＢｌはなくてもよい。また、
保持回路ＬＢｌまたは発光ダイオードＬＥＤはクロック
監視回路２０Ａ以外の回路に設けられてもよい。このよ
うに、直流短絡保護回路にクロック信号の喪失異常を認
知させるための表示機能を設けることで、クロック信号
の正常或いは異常の状態が一目で分かる、信頼性の高い
電力変換装置が得られる。
【００２６】実施の形態４．図４はこの発明の実施の形
態４における電力変換装置を示す回路構成図である。先
の実施の形態１の図１を更に発展変形させたものであ
る。即ち、各相直流短絡保護回路４１（Ｕ）（Ｖ）
（Ｗ）およびゲートパルス発生器２Ａ、２Ｂはそれぞれ
独立にクロック信号発生回路を備えているが、更に、
（＊＊）印で示すように、ゲートパルス発生器２Ａ、２
Ｂで発生するクロック信号を各相の直流短絡保護回路４
１（Ｕ）（Ｖ）（Ｗ）に送出して二重系の構成としてい
る。
態４における電力変換装置を示す回路構成図である。先
の実施の形態１の図１を更に発展変形させたものであ
る。即ち、各相直流短絡保護回路４１（Ｕ）（Ｖ）
（Ｗ）およびゲートパルス発生器２Ａ、２Ｂはそれぞれ
独立にクロック信号発生回路を備えているが、更に、
（＊＊）印で示すように、ゲートパルス発生器２Ａ、２
Ｂで発生するクロック信号を各相の直流短絡保護回路４
１（Ｕ）（Ｖ）（Ｗ）に送出して二重系の構成としてい
る。
【００２７】図５は、図４の直流短絡保護回路４１の代
表１相分を示したものである。図において、各相のクロ
ック信号発生回路４０内では、水晶発振器ＯＳＣ１から
の第１のクロック信号はクロック監視回路４０Ａに入り
更に当該相の故障判別回路２４および保護処理回路１５
のデジタル処理部にに供給されるが、ゲートパルス発生
器２Ａ、２Ｂ内の水晶発振器ＯＳＣ２からの第２のクロ
ック信号がクロック監視回路４０Ａに取り込まれる。
表１相分を示したものである。図において、各相のクロ
ック信号発生回路４０内では、水晶発振器ＯＳＣ１から
の第１のクロック信号はクロック監視回路４０Ａに入り
更に当該相の故障判別回路２４および保護処理回路１５
のデジタル処理部にに供給されるが、ゲートパルス発生
器２Ａ、２Ｂ内の水晶発振器ＯＳＣ２からの第２のクロ
ック信号がクロック監視回路４０Ａに取り込まれる。
【００２８】図６はこのクロック監視回路４０Ａの内部
構成を示す図である。図において、上段の、水晶発振器
ＯＳＣ１からの第１のクロック信号の喪失検出および喪
失時の表示機能に係る部分は、先の図３と同様であるの
で説明を省略する。同図下段は、水晶発振器ＯＳＣ１か
らの第１のクロック信号とクロック喪失信号ＣＬＫＬＳ
との論理積をとるＡＮＤ１、水晶発振器ＯＳＣ２からの
第２のクロック信号とクロック喪失信号ＣＬＫＬＳの反
転信号との論理積をとるＡＮＤ２と、両ＡＮＤ１、２の
論理和をとるＯＲとから構成されている。
構成を示す図である。図において、上段の、水晶発振器
ＯＳＣ１からの第１のクロック信号の喪失検出および喪
失時の表示機能に係る部分は、先の図３と同様であるの
で説明を省略する。同図下段は、水晶発振器ＯＳＣ１か
らの第１のクロック信号とクロック喪失信号ＣＬＫＬＳ
との論理積をとるＡＮＤ１、水晶発振器ＯＳＣ２からの
第２のクロック信号とクロック喪失信号ＣＬＫＬＳの反
転信号との論理積をとるＡＮＤ２と、両ＡＮＤ１、２の
論理和をとるＯＲとから構成されている。
【００２９】次に動作について説明する。クロック喪失
信号ＣＬＫＬＳが無効（Ｈレベル）、即ち、自相の第１
のクロック信号が正常な場合は、ＡＮＤ２の出力は常時
Ｌレベルであり、ＡＮＤ１の出力、即ち、第１のクロッ
ク信号がそのままＯＲのクロック出力信号ＣＬＫとして
各デジタル処理部に供給される。ここで、クロック喪失
信号ＣＬＫＬＳが有効（Ｌレベル）、即ち、自相の第１
のクロック信号が異常となった場合は、逆に、ＡＮＤ１
の出力が常時Ｌレベルとなり、ＡＮＤ２の出力、即ち、
第２のクロック信号がそのままＯＲのクロック出力信号
ＣＬＫとして各デジタル処理部に供給される。従って、
この実施の形態４では、任意の相における直流短絡保護
回路４１のデジタル処理部を動作させるクロック信号に
喪失異常が生じても、直ちに、ゲートパルス発生器２
Ａ、２Ｂからのクロック信号が供給され、安定継続した
動作が得られる。
信号ＣＬＫＬＳが無効（Ｈレベル）、即ち、自相の第１
のクロック信号が正常な場合は、ＡＮＤ２の出力は常時
Ｌレベルであり、ＡＮＤ１の出力、即ち、第１のクロッ
ク信号がそのままＯＲのクロック出力信号ＣＬＫとして
各デジタル処理部に供給される。ここで、クロック喪失
信号ＣＬＫＬＳが有効（Ｌレベル）、即ち、自相の第１
のクロック信号が異常となった場合は、逆に、ＡＮＤ１
の出力が常時Ｌレベルとなり、ＡＮＤ２の出力、即ち、
第２のクロック信号がそのままＯＲのクロック出力信号
ＣＬＫとして各デジタル処理部に供給される。従って、
この実施の形態４では、任意の相における直流短絡保護
回路４１のデジタル処理部を動作させるクロック信号に
喪失異常が生じても、直ちに、ゲートパルス発生器２
Ａ、２Ｂからのクロック信号が供給され、安定継続した
動作が得られる。
【００３０】図７は、図６の変形例であるクロック監視
回路５０Ａの内部構成を示す図である。ここでは、クロ
ック喪失信号ＣＬＫＬＳによって動作するアナログスイ
ッチＡＳを使用している。クロック喪失信号ＣＬＫＬＳ
が無効（Ｈレベル）、即ち、自相の第１のクロック信号
が正常な場合は、スイッチＳＡがＯＮ（スイッチＳＢが
ＯＦＦ）となり、第１のクロック信号がそのままＡＳの
クロック出力信号ＣＬＫとして各デジタル処理部に供給
される。ここで、クロック喪失信号ＣＬＫＬＳが有効
（Ｌレベル）、即ち、自相の第１のクロック信号が異常
となった場合は、逆に、スイッチＳＢがＯＮ（スイッチ
ＳＡがＯＦＦ）となり、第２のクロック信号がそのまま
ＡＳのクロック出力信号ＣＬＫとして各デジタル処理部
に供給される。従って、先の図６のクロック監視回路４
０Ａの場合と同様、完全な二重系によるクロック信号の
安定供給が得られ、常に確実な保護動作が確保されるわ
けである。
回路５０Ａの内部構成を示す図である。ここでは、クロ
ック喪失信号ＣＬＫＬＳによって動作するアナログスイ
ッチＡＳを使用している。クロック喪失信号ＣＬＫＬＳ
が無効（Ｈレベル）、即ち、自相の第１のクロック信号
が正常な場合は、スイッチＳＡがＯＮ（スイッチＳＢが
ＯＦＦ）となり、第１のクロック信号がそのままＡＳの
クロック出力信号ＣＬＫとして各デジタル処理部に供給
される。ここで、クロック喪失信号ＣＬＫＬＳが有効
（Ｌレベル）、即ち、自相の第１のクロック信号が異常
となった場合は、逆に、スイッチＳＢがＯＮ（スイッチ
ＳＡがＯＦＦ）となり、第２のクロック信号がそのまま
ＡＳのクロック出力信号ＣＬＫとして各デジタル処理部
に供給される。従って、先の図６のクロック監視回路４
０Ａの場合と同様、完全な二重系によるクロック信号の
安定供給が得られ、常に確実な保護動作が確保されるわ
けである。
【００３１】なお、上記図６、７では、自相の水晶発振
器ＯＳＣ１からのクロック信号が喪失した場合、ゲート
パルス発生器２Ａ、２Ｂの水晶発振器ＯＳＣ２からのク
ロック信号に切り換えるようにしたが、他相の水晶発振
器ＯＳＣ１からのクロック信号に切り換えるようにして
もよい。また、両発信器のクロック周波数が異なる場合
は、一方または両者の信号ラインに適宜分周回路を設け
ることで支障のないデジタル動作が確保される。
器ＯＳＣ１からのクロック信号が喪失した場合、ゲート
パルス発生器２Ａ、２Ｂの水晶発振器ＯＳＣ２からのク
ロック信号に切り換えるようにしたが、他相の水晶発振
器ＯＳＣ１からのクロック信号に切り換えるようにして
もよい。また、両発信器のクロック周波数が異なる場合
は、一方または両者の信号ラインに適宜分周回路を設け
ることで支障のないデジタル動作が確保される。
【００３２】また、上記各実施の形態では、スイッチン
グ素子としてＩＧＢＴを使用した３レベル電力変換装置
に適用した場合について説明したが、この発明は、これ
に限られるものではなく、クロック信号で動作するデジ
タル処理部を有する制御機構を備えた、種々のスイッチ
ング素子からなる電力変換装置に広く適用でき同等の効
果を奏するものである。
グ素子としてＩＧＢＴを使用した３レベル電力変換装置
に適用した場合について説明したが、この発明は、これ
に限られるものではなく、クロック信号で動作するデジ
タル処理部を有する制御機構を備えた、種々のスイッチ
ング素子からなる電力変換装置に広く適用でき同等の効
果を奏するものである。
【００３３】
【発明の効果】以上のように、この発明に係る電力変換
装置は、スイッチング素子を備え直流交流間で電力変換
を行う電力変換主回路、上記スイッチング素子をオンオ
フ制御する制御ゲート信号を発生し上記スイッチング素
子に送出する制御ゲート信号発生回路、上記電力変換主
回路の任意の相で発生する故障および自回路を構成する
デジタル処理部のクロック喪失を検出し、上記故障また
はクロック喪失を検出したとき上記スイッチング素子を
保護するための保護ゲート信号を作成し上記制御ゲート
信号に替わって上記スイッチング素子に送出する保護処
理回路を備えた電力変換装置において、上記保護処理回
路を各相毎に構成するとともに、上記各相の保護処理回
路および上記制御ゲート信号発生回路の各デジタル処理
部にそれぞれ独立のクロック発生回路を備え、上記保護
処理回路は、上記故障または上記各相保護処理回路のい
ずれかのクロック喪失を検出したとき上記保護ゲート信
号を作成し上記制御ゲート信号に替わって上記スイッチ
ング素子に送出するようにしたので、各相独立の保護処
理が行え、クロック喪失が発生しても、最悪故障相のみ
の被害でくい止められ他相の健全素子の保護が確保され
る。
装置は、スイッチング素子を備え直流交流間で電力変換
を行う電力変換主回路、上記スイッチング素子をオンオ
フ制御する制御ゲート信号を発生し上記スイッチング素
子に送出する制御ゲート信号発生回路、上記電力変換主
回路の任意の相で発生する故障および自回路を構成する
デジタル処理部のクロック喪失を検出し、上記故障また
はクロック喪失を検出したとき上記スイッチング素子を
保護するための保護ゲート信号を作成し上記制御ゲート
信号に替わって上記スイッチング素子に送出する保護処
理回路を備えた電力変換装置において、上記保護処理回
路を各相毎に構成するとともに、上記各相の保護処理回
路および上記制御ゲート信号発生回路の各デジタル処理
部にそれぞれ独立のクロック発生回路を備え、上記保護
処理回路は、上記故障または上記各相保護処理回路のい
ずれかのクロック喪失を検出したとき上記保護ゲート信
号を作成し上記制御ゲート信号に替わって上記スイッチ
ング素子に送出するようにしたので、各相独立の保護処
理が行え、クロック喪失が発生しても、最悪故障相のみ
の被害でくい止められ他相の健全素子の保護が確保され
る。
【００３４】この発明に係る電力変換装置は、上記クロ
ック喪失を検出したとき上記スイッチング素子を保護す
るためのクロック喪失保護ゲート信号を作成し上記保護
ゲート信号に優先して上記スイッチング素子に送出する
クロック喪失保護回路を備えたので、クロック喪失に伴
う保護処理回路内の誤動作に起因する直流短絡が未然に
防止され、故障相の健全素子も確実に保護される。
ック喪失を検出したとき上記スイッチング素子を保護す
るためのクロック喪失保護ゲート信号を作成し上記保護
ゲート信号に優先して上記スイッチング素子に送出する
クロック喪失保護回路を備えたので、クロック喪失に伴
う保護処理回路内の誤動作に起因する直流短絡が未然に
防止され、故障相の健全素子も確実に保護される。
【００３５】この発明に係る電力変換装置は、上記保護
処理回路を各相毎に構成するとともに、上記各相の保護
処理回路および上記制御ゲート信号発生回路の各デジタ
ル処理部にそれぞれ独立のクロック発生回路を備え、上
記各相の保護処理回路では、自相のクロック喪失を検出
したとき上記制御ゲート信号発生回路または他相の保護
処理回路のクロック発生回路からクロック信号を取り込
むようにしたので、二重系によるクロック信号の安定供
給が得られ、常に確実な保護動作が確保される。
処理回路を各相毎に構成するとともに、上記各相の保護
処理回路および上記制御ゲート信号発生回路の各デジタ
ル処理部にそれぞれ独立のクロック発生回路を備え、上
記各相の保護処理回路では、自相のクロック喪失を検出
したとき上記制御ゲート信号発生回路または他相の保護
処理回路のクロック発生回路からクロック信号を取り込
むようにしたので、二重系によるクロック信号の安定供
給が得られ、常に確実な保護動作が確保される。
【００３６】この発明に係る電力変換装置の電力変換主
回路を、正極、中性極および負極の各直流端子間に分割
して直列に接続された平滑コンデンサと、上記正極負極
直流端子間に直列接続された第１〜第４の自己消弧素子
と、上記第１〜第４の各自己消弧素子のそれぞれに逆並
列接続された第１〜第４の還流ダイオードと、上記第１
第２の自己消弧素子の接続点および第３第４の自己消弧
素子の接続点と上記中性極直流端子との間に接続された
第１、第２の結合ダイオードとから構成したので、いわ
ゆる３レベル電力変換装置への本発明の適用が実現す
る。
回路を、正極、中性極および負極の各直流端子間に分割
して直列に接続された平滑コンデンサと、上記正極負極
直流端子間に直列接続された第１〜第４の自己消弧素子
と、上記第１〜第４の各自己消弧素子のそれぞれに逆並
列接続された第１〜第４の還流ダイオードと、上記第１
第２の自己消弧素子の接続点および第３第４の自己消弧
素子の接続点と上記中性極直流端子との間に接続された
第１、第２の結合ダイオードとから構成したので、いわ
ゆる３レベル電力変換装置への本発明の適用が実現す
る。
【００３７】この発明に係る電力変換装置は、その電力
変換主回路を、正極、中性極および負極の各直流端子間
に分割して直列に接続された平滑コンデンサと、上記正
極負極直流端子間に直列接続された第１〜第４の自己消
弧素子と、上記第１〜第４の各自己消弧素子のそれぞれ
に逆並列接続された第１〜第４の還流ダイオードと、上
記第１第２の自己消弧素子の接続点および第３第４の自
己消弧素子の接続点と上記中性極直流端子との間に接続
された第１、第２の結合ダイオードとから構成した場
合、保護処理回路は、クロック喪失を検出した相の上記
第１〜第４の自己消弧素子は直前の制御ゲート信号を保
持（ゲートフリーズ）させ、他相の全自己消弧素子はオ
フさせる保護ゲート信号を送出するので、３レベル電力
変換装置において、各相独立の保護処理が行え、クロッ
ク喪失が発生しても、最悪故障相のみの被害でくい止め
られ他相の健全素子の保護が確保される。
変換主回路を、正極、中性極および負極の各直流端子間
に分割して直列に接続された平滑コンデンサと、上記正
極負極直流端子間に直列接続された第１〜第４の自己消
弧素子と、上記第１〜第４の各自己消弧素子のそれぞれ
に逆並列接続された第１〜第４の還流ダイオードと、上
記第１第２の自己消弧素子の接続点および第３第４の自
己消弧素子の接続点と上記中性極直流端子との間に接続
された第１、第２の結合ダイオードとから構成した場
合、保護処理回路は、クロック喪失を検出した相の上記
第１〜第４の自己消弧素子は直前の制御ゲート信号を保
持（ゲートフリーズ）させ、他相の全自己消弧素子はオ
フさせる保護ゲート信号を送出するので、３レベル電力
変換装置において、各相独立の保護処理が行え、クロッ
ク喪失が発生しても、最悪故障相のみの被害でくい止め
られ他相の健全素子の保護が確保される。
【００３８】この発明に係る電力変換装置は、その電力
変換主回路を、正極、中性極および負極の各直流端子間
に分割して直列に接続された平滑コンデンサと、上記正
極負極直流端子間に直列接続された第１〜第４の自己消
弧素子と、上記第１〜第４の各自己消弧素子のそれぞれ
に逆並列接続された第１〜第４の還流ダイオードと、上
記第１第２の自己消弧素子の接続点および第３第４の自
己消弧素子の接続点と上記中性極直流端子との間に接続
された第１、第２の結合ダイオードとから構成した場
合、クロック喪失保護回路は、上記第１、第４の自己消
弧素子をオフさせるクロック喪失保護ゲート信号を送出
するので、３レベル電力変換装置において、クロック喪
失に伴う保護処理回路内の誤動作に起因する直流短絡が
未然に防止され、故障相の健全素子も確実に保護され
る。
変換主回路を、正極、中性極および負極の各直流端子間
に分割して直列に接続された平滑コンデンサと、上記正
極負極直流端子間に直列接続された第１〜第４の自己消
弧素子と、上記第１〜第４の各自己消弧素子のそれぞれ
に逆並列接続された第１〜第４の還流ダイオードと、上
記第１第２の自己消弧素子の接続点および第３第４の自
己消弧素子の接続点と上記中性極直流端子との間に接続
された第１、第２の結合ダイオードとから構成した場
合、クロック喪失保護回路は、上記第１、第４の自己消
弧素子をオフさせるクロック喪失保護ゲート信号を送出
するので、３レベル電力変換装置において、クロック喪
失に伴う保護処理回路内の誤動作に起因する直流短絡が
未然に防止され、故障相の健全素子も確実に保護され
る。
【００３９】この発明に係る電力変換装置は、クロック
喪失の検出を外部に表示するクロック喪失表示回路を備
えたので、クロック喪失の異常有無が直ちに判別でき、
電力変換装置の動作の信頼性向上が期待できる。
喪失の検出を外部に表示するクロック喪失表示回路を備
えたので、クロック喪失の異常有無が直ちに判別でき、
電力変換装置の動作の信頼性向上が期待できる。
【図１】 この発明の実施の形態１における電力変換装
置を示す回路構成図である。
置を示す回路構成図である。
【図２】 この発明の実施の形態２における電力変換装
置を示す回路構成図である。
置を示す回路構成図である。
【図３】 この発明の実施の形態３として説明するクロ
ック監視回路を示す回路構成図である。
ック監視回路を示す回路構成図である。
【図４】 この発明の実施の形態４における電力変換装
置を示す回路構成図である。
置を示す回路構成図である。
【図５】 図４の代表１相分を中心に示す回路構成図で
ある。
ある。
【図６】 図５のクロック監視回路を示す回路構成図で
ある。
ある。
【図７】 図５のクロック監視回路の、図６とは異なる
例を示す回路構成図である。
例を示す回路構成図である。
【図８】 従来の電力変換装置における直流短絡保護回
路を中心に示す回路構成図である。
路を中心に示す回路構成図である。
【図９】 従来の電力変換装置におけるクロック信号発
生回路を中心に示す回路構成図である。
生回路を中心に示す回路構成図である。
【図１０】 従来の電力変換装置におけるクロック信号
発生回路を中心に示す、図９とは異なる回路構成図であ
る。
発生回路を中心に示す、図９とは異なる回路構成図であ
る。
１１，２１，４１ 直流短絡保護回路、２Ａ，２Ｂ ゲ
ートパルス発生器、１４，２４ 故障判別回路、１５，
２５ 保護処理回路、１５Ａ，２５Ａ ゲート論理回
路、２０，４０ クロック信号発生回路、２０Ａ，４０
Ａ，５０Ａ クロック監視回路、２６ クロック喪失保
護回路、ＯＳＣ 水晶発振器、ＣＬＫＬＳ クロック喪
失信号、ＦＯ，ＦＯＡ 故障信号。
ートパルス発生器、１４，２４ 故障判別回路、１５，
２５ 保護処理回路、１５Ａ，２５Ａ ゲート論理回
路、２０，４０ クロック信号発生回路、２０Ａ，４０
Ａ，５０Ａ クロック監視回路、２６ クロック喪失保
護回路、ＯＳＣ 水晶発振器、ＣＬＫＬＳ クロック喪
失信号、ＦＯ，ＦＯＡ 故障信号。
Claims (7)
- 【請求項１】 スイッチング素子を備え直流交流間で電
力変換を行う電力変換主回路、上記スイッチング素子を
オンオフ制御する制御ゲート信号を発生し上記スイッチ
ング素子に送出する制御ゲート信号発生回路、上記電力
変換主回路の任意の相で発生する故障および自回路を構
成するデジタル処理部のクロック喪失を検出し、上記故
障またはクロック喪失を検出したとき上記スイッチング
素子を保護するための保護ゲート信号を作成し上記制御
ゲート信号に替わって上記スイッチング素子に送出する
保護処理回路を備えた電力変換装置において、 上記保護処理回路を各相毎に構成するとともに、上記各
相の保護処理回路および上記制御ゲート信号発生回路の
各デジタル処理部にそれぞれ独立のクロック発生回路を
備え、上記保護処理回路は、上記故障または上記各相保
護処理回路のいずれかのクロック喪失を検出したとき上
記保護ゲート信号を作成し上記制御ゲート信号に替わっ
て上記スイッチング素子に送出するようにしたことを特
徴とする電力変換装置。 - 【請求項２】 スイッチング素子を備え直流交流間で電
力変換を行う電力変換主回路、上記スイッチング素子を
オンオフ制御する制御ゲート信号を発生し上記スイッチ
ング素子に送出する制御ゲート信号発生回路、上記電力
変換主回路の任意の相で発生する故障および自回路を構
成するデジタル処理部のクロック喪失を検出し、上記故
障またはクロック喪失を検出したとき上記スイッチング
素子を保護するための保護ゲート信号を作成し上記制御
ゲート信号に替わって上記スイッチング素子に送出する
保護処理回路を備えた電力変換装置において、 上記クロック喪失を検出したとき上記スイッチング素子
を保護するためのクロック喪失保護ゲート信号を作成し
上記保護ゲート信号に優先して上記スイッチング素子に
送出するクロック喪失保護回路を備えたことを特徴とす
る電力変換装置。 - 【請求項３】 スイッチング素子を備え直流交流間で電
力変換を行う電力変換主回路、上記スイッチング素子を
オンオフ制御する制御ゲート信号を発生し上記スイッチ
ング素子に送出する制御ゲート信号発生回路、上記電力
変換主回路の任意の相で発生する故障を検出し、上記故
障を検出したとき上記スイッチング素子を保護するため
の保護ゲート信号を作成し上記制御ゲート信号に替わっ
て上記スイッチング素子に送出する保護処理回路を備え
た電力変換装置において、 上記保護処理回路を各相毎に構成するとともに、上記各
相の保護処理回路および上記制御ゲート信号発生回路の
各デジタル処理部にそれぞれ独立のクロック発生回路を
備え、上記各相の保護処理回路では、自相のクロック喪
失を検出したとき上記制御ゲート信号発生回路または他
相の保護処理回路のクロック発生回路からクロック信号
を取り込むようにしたことを特徴とする電力変換装置。 - 【請求項４】 電力変換主回路を、正極、中性極および
負極の各直流端子間に分割して直列に接続された平滑コ
ンデンサと、上記正極負極直流端子間に直列接続された
第１〜第４の自己消弧素子と、上記第１〜第４の各自己
消弧素子のそれぞれに逆並列接続された第１〜第４の還
流ダイオードと、上記第１第２の自己消弧素子の接続点
および第３第４の自己消弧素子の接続点と上記中性極直
流端子との間に接続された第１、第２の結合ダイオード
とから構成したことを特徴とする請求項１ないし３のい
ずれかに記載の電力変換装置。 - 【請求項５】 電力変換主回路を、正極、中性極および
負極の各直流端子間に分割して直列に接続された平滑コ
ンデンサと、上記正極負極直流端子間に直列接続された
第１〜第４の自己消弧素子と、上記第１〜第４の各自己
消弧素子のそれぞれに逆並列接続された第１〜第４の還
流ダイオードと、上記第１第２の自己消弧素子の接続点
および第３第４の自己消弧素子の接続点と上記中性極直
流端子との間に接続された第１、第２の結合ダイオード
とから構成した場合、 保護処理回路は、クロック喪失を検出した相の上記第１
〜第４の自己消弧素子は直前の制御ゲート信号を保持
（ゲートフリーズ）させ、他相の全自己消弧素子はオフ
させる保護ゲート信号を送出することを特徴とする請求
項１記載の電力変換装置。 - 【請求項６】 電力変換主回路を、正極、中性極および
負極の各直流端子間に分割して直列に接続された平滑コ
ンデンサと、上記正極負極直流端子間に直列接続された
第１〜第４の自己消弧素子と、上記第１〜第４の各自己
消弧素子のそれぞれに逆並列接続された第１〜第４の還
流ダイオードと、上記第１第２の自己消弧素子の接続点
および第３第４の自己消弧素子の接続点と上記中性極直
流端子との間に接続された第１、第２の結合ダイオード
とから構成した場合、 クロック喪失保護回路は、上記第１、第４の自己消弧素
子をオフさせるクロック喪失保護ゲート信号を送出する
ことを特徴とする請求項２記載の電力変換装置。 - 【請求項７】 クロック喪失の検出を外部に表示するク
ロック喪失表示回路を備えたことを特徴とする請求項１
ないし６のいずれかに記載の電力変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001390867A JP2003199352A (ja) | 2001-12-25 | 2001-12-25 | 電力変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001390867A JP2003199352A (ja) | 2001-12-25 | 2001-12-25 | 電力変換装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003199352A true JP2003199352A (ja) | 2003-07-11 |
Family
ID=27598622
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001390867A Pending JP2003199352A (ja) | 2001-12-25 | 2001-12-25 | 電力変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003199352A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008104064A (ja) * | 2006-10-20 | 2008-05-01 | Omron Corp | インタフェイス回路およびインタフェイス回路の動作方法 |
| JP2011147316A (ja) * | 2010-01-18 | 2011-07-28 | Toshiba Mitsubishi-Electric Industrial System Corp | ３レベル電力変換装置 |
| US11770066B2 (en) | 2021-06-11 | 2023-09-26 | Hamilton Sundstrand Corporation | Protection circuitry for power converters |
-
2001
- 2001-12-25 JP JP2001390867A patent/JP2003199352A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008104064A (ja) * | 2006-10-20 | 2008-05-01 | Omron Corp | インタフェイス回路およびインタフェイス回路の動作方法 |
| JP2011147316A (ja) * | 2010-01-18 | 2011-07-28 | Toshiba Mitsubishi-Electric Industrial System Corp | ３レベル電力変換装置 |
| US11770066B2 (en) | 2021-06-11 | 2023-09-26 | Hamilton Sundstrand Corporation | Protection circuitry for power converters |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20030042798A1 (en) | Multiple power sources control system | |
| CA2563457A1 (en) | Inverter bridge controller implementing short-circuit protection scheme | |
| JP2007017187A (ja) | 欠相検出回路 | |
| JPS62156576A (ja) | 直列接続の制御ターンオフ半導体素子の同時導通防止のための方法と装置 | |
| JP2003199352A (ja) | 電力変換装置 | |
| JPH08205423A (ja) | 無停電電源装置 | |
| US6998735B2 (en) | Controlled rectifier bridge, control system, and method for controlling rectifier bridge by disabling gate control signals | |
| JP2000014163A (ja) | 過電流保護機能付分散型電源装置 | |
| JP5071185B2 (ja) | 二重チョッパ回路の保護回路 | |
| JP4423949B2 (ja) | 交流交流直接変換装置の制御装置 | |
| JP4771125B2 (ja) | 無停電電源装置 | |
| JP2002112452A (ja) | 電力変換装置 | |
| JP4575876B2 (ja) | インバータ装置及びインバータシステム | |
| JP2007225316A (ja) | ヒューズ溶断および瞬停検出装置、および方法 | |
| JP6943342B2 (ja) | 無停電電源装置 | |
| JP3337864B2 (ja) | インバータ並列運転システムの故障検出方法および系統切替方法 | |
| JPH11215805A (ja) | 自己消弧形素子のゲート回路 | |
| JP2000193686A (ja) | 交流電圧の異常を検出する電圧検出方法 | |
| JPH0919170A (ja) | インバータの過電流保護回路 | |
| JP3645842B2 (ja) | 電力変換装置とその帰還ダイオード故障検出回路 | |
| JP2549072B2 (ja) | 波形異常検出回路 | |
| JP2829684B2 (ja) | 電力変換器のゲートパルス異常検出回路 | |
| JPS6323567A (ja) | コンバ−タの制御装置 | |
| JPS59159674A (ja) | インバ−タ装置 | |
| JP3734395B2 (ja) | 電力変換装置の保護制御方法および保護制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20040315 |