JP2003198309A - トリプレクサ回路およびこれを具えた積層チップ型トリプレクサ - Google Patents
トリプレクサ回路およびこれを具えた積層チップ型トリプレクサInfo
- Publication number
- JP2003198309A JP2003198309A JP2002208119A JP2002208119A JP2003198309A JP 2003198309 A JP2003198309 A JP 2003198309A JP 2002208119 A JP2002208119 A JP 2002208119A JP 2002208119 A JP2002208119 A JP 2002208119A JP 2003198309 A JP2003198309 A JP 2003198309A
- Authority
- JP
- Japan
- Prior art keywords
- filter circuit
- frequency band
- circuit unit
- triplexer
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P1/00—Auxiliary devices
- H01P1/20—Frequency-selective devices, e.g. filters
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/005—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission adapting radio receivers, transmitters andtransceivers for operation on two or more bands, i.e. frequency ranges
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
- H04B1/40—Circuits
- H04B1/403—Circuits using the same oscillator for generating both the transmitter frequency and the receiver local oscillator frequency
- H04B1/406—Circuits using the same oscillator for generating both the transmitter frequency and the receiver local oscillator frequency with more than one transmission mode, e.g. analog and digital modes
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Filters And Equalizers (AREA)
- Transceivers (AREA)
- Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)
Abstract
(57)【要約】
【課題】 一つの入力端子で入力した信号を相異する出
力端子から三つの各周波数帯域に正確に分離可能な分岐
特性を有するトリプレクサを提供することにある。 【解決手段】 本発明は、前記入力端に相互並列連結さ
れた第１周波数帯域を通過させるための第１フィルター
回路部１０と前記第１周波数帯域より低い所定周波数帯
域を通過させるための低域フィルター回路部２０、およ
び前記低域フィルター回路部２０の出力端に並列連結さ
れた前記所定周波数帯域中第２周波数帯域を通過させる
第２フィルター回路部３０と前記所定周波数帯域中第２
周波数帯域より低い第３周波数帯域を通過させる第３フ
ィルター回路部４０を含み、前記低域フィルター回路部
２０には前記所定周波数帯域中前記第１周波数帯域と隣
接した周波数帯域を拡張するためのノッチ回路部２５を
さらに含むトリプレクサを提供する。本発明によると、
一つの入力端で受信した信号を第１、第２および第３の
周波数帯域に分離することができる。
力端子から三つの各周波数帯域に正確に分離可能な分岐
特性を有するトリプレクサを提供することにある。 【解決手段】 本発明は、前記入力端に相互並列連結さ
れた第１周波数帯域を通過させるための第１フィルター
回路部１０と前記第１周波数帯域より低い所定周波数帯
域を通過させるための低域フィルター回路部２０、およ
び前記低域フィルター回路部２０の出力端に並列連結さ
れた前記所定周波数帯域中第２周波数帯域を通過させる
第２フィルター回路部３０と前記所定周波数帯域中第２
周波数帯域より低い第３周波数帯域を通過させる第３フ
ィルター回路部４０を含み、前記低域フィルター回路部
２０には前記所定周波数帯域中前記第１周波数帯域と隣
接した周波数帯域を拡張するためのノッチ回路部２５を
さらに含むトリプレクサを提供する。本発明によると、
一つの入力端で受信した信号を第１、第２および第３の
周波数帯域に分離することができる。
Description
【０００１】
【発明の属する技術分野】本発明はトリプレクサ(ｔｒ
ｉｐｌｅｘｅｒ)に関するものであって、より詳細には
三つの相異する周波数帯域からなる入力信号を分離可能
なトリプレクサおよびこれを具えた積層チップ型トリプ
レクサに関するものである。
ｉｐｌｅｘｅｒ)に関するものであって、より詳細には
三つの相異する周波数帯域からなる入力信号を分離可能
なトリプレクサおよびこれを具えた積層チップ型トリプ
レクサに関するものである。
【０００２】
【従来の技術】最近、移動通信システムは消費者の様々
な要求を充たすべくより複雑な機能を備えつつある。さ
らに、移動通信端末機は実装部品の簡素化と小型化によ
り携帯し易くなければならないという制限がある。その
一環として、近来の移動通信端末機は相異する二つの周
波数帯域を一つのアンテナで同時に受信して分離するこ
とのできる積層チップ型ダイプレクサ(ｍｕｌｔｉｌａ
ｙｅｒｅｄ ｄｉｐｌｅｘｅｒ)を設け、二つの周波数帯
域からなる信号を同時に処理できるデュアルバンド(ｄ
ｕａｌ-ｂａｎｄ)端末機が登場した。
な要求を充たすべくより複雑な機能を備えつつある。さ
らに、移動通信端末機は実装部品の簡素化と小型化によ
り携帯し易くなければならないという制限がある。その
一環として、近来の移動通信端末機は相異する二つの周
波数帯域を一つのアンテナで同時に受信して分離するこ
とのできる積層チップ型ダイプレクサ(ｍｕｌｔｉｌａ
ｙｅｒｅｄ ｄｉｐｌｅｘｅｒ)を設け、二つの周波数帯
域からなる信号を同時に処理できるデュアルバンド(ｄ
ｕａｌ-ｂａｎｄ)端末機が登場した。
【０００３】一般に、デュアルバンド移動通信端末機は
異なった周波数帯域の信号、例えばＣＤＭＡ周波数帯域
(約８２４〜８９４MHz)とＰＣＳ周波数帯域(約１８５０
〜１９９０MHz)の信号を一つの入力端で受信して二つの
出力端に各々分離できる積層チップ型ダイプレクサを具
える。前記積層チップ型ダイプレクサとは、高域通過フ
ィルターと低域通過フィルターを導電性パターンに形成
した複数の誘電体層を積層して構成した部品のことをい
い、一つのアンテナから入力された信号を各々の周波数
帯域信号に分離し、分離した周波数信号をその後端に配
置された各帯域に応じた周波数処理回路に提供する機能
を果たすものである。
異なった周波数帯域の信号、例えばＣＤＭＡ周波数帯域
(約８２４〜８９４MHz)とＰＣＳ周波数帯域(約１８５０
〜１９９０MHz)の信号を一つの入力端で受信して二つの
出力端に各々分離できる積層チップ型ダイプレクサを具
える。前記積層チップ型ダイプレクサとは、高域通過フ
ィルターと低域通過フィルターを導電性パターンに形成
した複数の誘電体層を積層して構成した部品のことをい
い、一つのアンテナから入力された信号を各々の周波数
帯域信号に分離し、分離した周波数信号をその後端に配
置された各帯域に応じた周波数処理回路に提供する機能
を果たすものである。
【０００４】さらに、最近は移動通信端末機にＧＰＳ
(Ｇｒｏｂａｌ Ｐｏｓｉｔｉｏｎ Ｓｙｓｔｅｍ)機能が
追加され、三つの周波数帯域(例えばｆ１＝８２４〜８
９４MHz、ｆ２＝１５７０〜１５８０MHz、ｆ３＝１８５
０〜１９９０MHz)を分離して処理可能なトリプルバンド
(ｔｒｉｐｌｅ−ｂａｎｄ)方式が要求されてきた。
(Ｇｒｏｂａｌ Ｐｏｓｉｔｉｏｎ Ｓｙｓｔｅｍ)機能が
追加され、三つの周波数帯域(例えばｆ１＝８２４〜８
９４MHz、ｆ２＝１５７０〜１５８０MHz、ｆ３＝１８５
０〜１９９０MHz)を分離して処理可能なトリプルバンド
(ｔｒｉｐｌｅ−ｂａｎｄ)方式が要求されてきた。
【０００５】こうしたトリプルバンド方式を実現させる
べく、従来の移動通信端末機は別途のアンテナを追設し
たり、アンテナとダイプレクサとの間に他の高域通過フ
ィルタ部品をさらに設けたりする方法を用いていた。
べく、従来の移動通信端末機は別途のアンテナを追設し
たり、アンテナとダイプレクサとの間に他の高域通過フ
ィルタ部品をさらに設けたりする方法を用いていた。
【０００６】以下、従来の移動通信端末機において採用
する二種のトリプルバンド方式をより詳細に説明する。
図６（Ａ）および６（Ｂ）は各々従来の移動通信端末機
におけるトリプルバンド方式を示すブロック図である。
図６（Ａ）を参照すると、ｆ１帯域およびｆ３帯域を有
する信号を受信するためのアンテナ６０２と、さらなる
ｆ２帯域の信号を受信するためのアンテナ６０４とを設
けている。既存のアンテナ６０２で受信されたｆ１帯域
およびｆ３帯域を有する信号は通常のダイプレクサ６０
６により分離され、ｆ２信号は別途のアンテナ６０４で
受信されｆ２信号のための帯域通過フィルタ６０８によ
り処理される。その他、図６（Ｂ）に示すように、アン
テナを追設する代わりに既存のアンテナ６０２を使って
ｆ２信号を共に受信し、ｆ２信号またはｆ３信号を別途
に抽出する方式を用いたりもする。
する二種のトリプルバンド方式をより詳細に説明する。
図６（Ａ）および６（Ｂ）は各々従来の移動通信端末機
におけるトリプルバンド方式を示すブロック図である。
図６（Ａ）を参照すると、ｆ１帯域およびｆ３帯域を有
する信号を受信するためのアンテナ６０２と、さらなる
ｆ２帯域の信号を受信するためのアンテナ６０４とを設
けている。既存のアンテナ６０２で受信されたｆ１帯域
およびｆ３帯域を有する信号は通常のダイプレクサ６０
６により分離され、ｆ２信号は別途のアンテナ６０４で
受信されｆ２信号のための帯域通過フィルタ６０８によ
り処理される。その他、図６（Ｂ）に示すように、アン
テナを追設する代わりに既存のアンテナ６０２を使って
ｆ２信号を共に受信し、ｆ２信号またはｆ３信号を別途
に抽出する方式を用いたりもする。
【０００７】
【発明が解決しようとする課題】ところで、上述した従
来の移動通信端末機に用いるトリプルバンド方式は、端
末機内に別の部品を追加実装することを要求する為、移
動通信端末機の小型化および軽量化が困難で、別途部品
の追加使用によりコストが上昇する問題がある。
来の移動通信端末機に用いるトリプルバンド方式は、端
末機内に別の部品を追加実装することを要求する為、移
動通信端末機の小型化および軽量化が困難で、別途部品
の追加使用によりコストが上昇する問題がある。
【０００８】さらに、ｆ２周波数帯域がｆ１とｆ３周波
数帯域の間に存在し、とりわけ何れか一方に隣接した周
波数帯域となる場合、隣接した帯域からｆ３に該当する
周波数帯域を正確に分岐させ得る単一形態の回路を具現
することが難しく、現在までも開示されていない。
数帯域の間に存在し、とりわけ何れか一方に隣接した周
波数帯域となる場合、隣接した帯域からｆ３に該当する
周波数帯域を正確に分岐させ得る単一形態の回路を具現
することが難しく、現在までも開示されていない。
【０００９】本発明は、このような従来の課題に鑑みて
なされたものであり、その目的は、一つの入力端子で入
力した信号を相異する出力端子から三つの各周波数帯域
に正確に分離可能な分岐特性(ｂｒａｎｃｈｉｎｇ ｃｈ
ａｒａｃｔｅｒｉｓｔｉｃ)を有するトリプレクサを提
供することにある。
なされたものであり、その目的は、一つの入力端子で入
力した信号を相異する出力端子から三つの各周波数帯域
に正確に分離可能な分岐特性(ｂｒａｎｃｈｉｎｇ ｃｈ
ａｒａｃｔｅｒｉｓｔｉｃ)を有するトリプレクサを提
供することにある。
【００１０】本発明の他の目的は、一つのアンテナで受
信した信号を三つの周波数帯域に高性能で分離でき、移
動通信端末機への実装に適するよう小型化された積層チ
ップ型トリプレクサを提供することにある。
信した信号を三つの周波数帯域に高性能で分離でき、移
動通信端末機への実装に適するよう小型化された積層チ
ップ型トリプレクサを提供することにある。
【００１１】
【課題を解決するための手段】上記目的を達成するため
に、本発明は、入力端から受信した信号を第１、第２お
よび第３周波数帯域に分離するための回路を含むトリプ
レクサにおいて、前記回路を、前記入力端にその一端が
連結され第１周波数帯域を通過させる第１フィルター回
路部と、前記入力端にその一端が連結され前記第１周波
数帯域より低い所定周波数帯域を通過させる低域フィル
ター回路部と、前記低域フィルター回路部の他端にその
一端が連結され前記所定周波数帯域中第２周波数帯域を
通過させる第２フィルター回路部と、前記低域フィルタ
ー回路部の他端にその一端が連結され前記所定周波数帯
域中第２周波数帯域より低い第３周波数帯域を通過させ
る第３フィルター回路部と、前記第１、第２および第３
フィルター回路部の他端に各々設けられ前記第１、第２
および第３周波数帯域の信号を各々提供する第１、第２
および第３出力端とを含みながら、とりわけ前記低域フ
ィルター回路部は前記第１周波数帯域に隣接する周波数
帯域を拡張すべくノッチ回路部を備えるトリプレクサを
提供する。本発明の好ましき実施の形態においては、前
記第１フィルター回路部または前記第２フィルター回路
部中少なくとも一つは、直列連結された二つのキャパシ
タ、前記二つのキャパシタの間に一端が連結されたさら
なるキャパシタ、および前記さらなるキャパシタの他端
に一端が連結され他端は接地されたインダクタから成る
ことができ、さらに前記低域フィルター回路部および前
記第３フィルター回路部中少なくとも一つは、並列連結
されたキャパシタとインダクタとから成る並列回路およ
び当該並列回路の他端に一端が連結され他端は接地され
たさらなるキャパシタから成ることができる。より好ま
しい形態は、第１ないし第３フィルター回路部および低
域フィルター回路部すべてを前記提示した要素で各々形
成することである。とりわけ、本発明において用いるノ
ッチ回路部は、前記低域フィルター回路部の並列回路の
他端とそのさらなるキャパシタとの間に直列連結された
インダクタから成ることができ、これにより低域フィル
ター回路部から出力される所定周波数帯域中前記第１周
波数帯域に隣接した周波数帯域を拡張する機能を働く。
前記入力端は、一つのアンテナに連結されることを要旨
とする。前記第１周波数帯域は約１８５０〜１９９０MH
zで、前記第２周波数帯域は約１５６０〜１５８０MHz
で、前記第３周波数帯域は約８２４〜８９４MHzである
ことを要旨とする。
に、本発明は、入力端から受信した信号を第１、第２お
よび第３周波数帯域に分離するための回路を含むトリプ
レクサにおいて、前記回路を、前記入力端にその一端が
連結され第１周波数帯域を通過させる第１フィルター回
路部と、前記入力端にその一端が連結され前記第１周波
数帯域より低い所定周波数帯域を通過させる低域フィル
ター回路部と、前記低域フィルター回路部の他端にその
一端が連結され前記所定周波数帯域中第２周波数帯域を
通過させる第２フィルター回路部と、前記低域フィルタ
ー回路部の他端にその一端が連結され前記所定周波数帯
域中第２周波数帯域より低い第３周波数帯域を通過させ
る第３フィルター回路部と、前記第１、第２および第３
フィルター回路部の他端に各々設けられ前記第１、第２
および第３周波数帯域の信号を各々提供する第１、第２
および第３出力端とを含みながら、とりわけ前記低域フ
ィルター回路部は前記第１周波数帯域に隣接する周波数
帯域を拡張すべくノッチ回路部を備えるトリプレクサを
提供する。本発明の好ましき実施の形態においては、前
記第１フィルター回路部または前記第２フィルター回路
部中少なくとも一つは、直列連結された二つのキャパシ
タ、前記二つのキャパシタの間に一端が連結されたさら
なるキャパシタ、および前記さらなるキャパシタの他端
に一端が連結され他端は接地されたインダクタから成る
ことができ、さらに前記低域フィルター回路部および前
記第３フィルター回路部中少なくとも一つは、並列連結
されたキャパシタとインダクタとから成る並列回路およ
び当該並列回路の他端に一端が連結され他端は接地され
たさらなるキャパシタから成ることができる。より好ま
しい形態は、第１ないし第３フィルター回路部および低
域フィルター回路部すべてを前記提示した要素で各々形
成することである。とりわけ、本発明において用いるノ
ッチ回路部は、前記低域フィルター回路部の並列回路の
他端とそのさらなるキャパシタとの間に直列連結された
インダクタから成ることができ、これにより低域フィル
ター回路部から出力される所定周波数帯域中前記第１周
波数帯域に隣接した周波数帯域を拡張する機能を働く。
前記入力端は、一つのアンテナに連結されることを要旨
とする。前記第１周波数帯域は約１８５０〜１９９０MH
zで、前記第２周波数帯域は約１５６０〜１５８０MHz
で、前記第３周波数帯域は約８２４〜８９４MHzである
ことを要旨とする。
【００１２】また、上記目的を達成するために、本発明
は、入力端から受信された信号を第１、第２および第３
周波数帯域に分離するための回路を具えるべく導電性パ
ターンが各々形成された複数個の誘電体層を含む積層チ
ップ型トリプレクサにおいて、前記導電性パターンの形
成された回路を構成しながら、前記入力端に直列連結さ
れた第１および第２キャパシタ、前記第１および第２キ
ャパシタの間に連結された第３キャパシタ、および前記
第３キャパシタに一端が連結され他端が接地された第１
インダクタから成る第１フィルター回路部と、前記入力
端に一端が連結され第４キャパシタと第２インダクタを
並列連結して成る第１並列回路、前記第１並列回路の他
端に一端が連結された第３インダクタ、および前記第３
インダクタの他端に一端が連結され他端は接地された第
５キャパシタから成る低域フィルター回路部と、前記低
域フィルター回路部の第１並列回路の他端に直列連結さ
れた第６および第７キャパシタ、前記第６および第７キ
ャパシタの間に連結された第８キャパシタ、および前記
第８キャパシタに一端が連結され他端が接地された第４
インダクタから成る第２フィルター回路部と、前記低域
フィルター回路部の第１並列回路の他端に一端が連結さ
れ第９キャパシタと第５インダクタから成る第２並列回
路、および前記第２並列回路の他端に一端が連結され他
端は接地された第１０キャパシタから成る第３フィルタ
ー回路部とを含んで成る積層チップ型トリプレクサを提
供する。本発明の一実施の形態においては、積層チップ
型トリプレクサの上部に表面実装型アンテナを導電性パ
ターンに具現した上面を有す誘電体層をさらに含むこと
ができ、前記積層チップ型トリプレクサの少なくとも一
側面に前記誘電体層の積層方向に設ける端子として前記
第１フィルター回路部に連結された第１出力端、第２フ
ィルター回路部の第２出力端、および第３フィルター回
路部の第２出力端と、少なくとも一つの接地端子を各々
形成することが好ましい。本発明の好ましき実施の形態
による積層チップ型トリプレクサは、接地パターンが形
成された第１誘電体層、前記第５キャパシタおよび前記
第１０キャパシタのパターンが形成された第２誘電体
層、前記第１ないし第５インダクタのパターンが形成さ
れた第３誘電体層、および第１ないし第４キャパシタと
第６ないし第９キャパシタのパターンが形成された第４
誘電体層の順序で下部から上部に積層して設けることが
できる。さらに、前記第３誘電体層または第４誘電体層
は複数個の誘電体層から成り、前記第３誘電体層に形成
された少なくとも一つのインダクタは少なくとも二つの
誘電体層上面に形成されバイアホールにより連結される
ことができる。ひいては、前記第３誘電体層または前記
第４誘電体層中少なくとも一つの誘電体層はキャパシタ
パターンとインダクタパターンとを共に形成することが
できる。
は、入力端から受信された信号を第１、第２および第３
周波数帯域に分離するための回路を具えるべく導電性パ
ターンが各々形成された複数個の誘電体層を含む積層チ
ップ型トリプレクサにおいて、前記導電性パターンの形
成された回路を構成しながら、前記入力端に直列連結さ
れた第１および第２キャパシタ、前記第１および第２キ
ャパシタの間に連結された第３キャパシタ、および前記
第３キャパシタに一端が連結され他端が接地された第１
インダクタから成る第１フィルター回路部と、前記入力
端に一端が連結され第４キャパシタと第２インダクタを
並列連結して成る第１並列回路、前記第１並列回路の他
端に一端が連結された第３インダクタ、および前記第３
インダクタの他端に一端が連結され他端は接地された第
５キャパシタから成る低域フィルター回路部と、前記低
域フィルター回路部の第１並列回路の他端に直列連結さ
れた第６および第７キャパシタ、前記第６および第７キ
ャパシタの間に連結された第８キャパシタ、および前記
第８キャパシタに一端が連結され他端が接地された第４
インダクタから成る第２フィルター回路部と、前記低域
フィルター回路部の第１並列回路の他端に一端が連結さ
れ第９キャパシタと第５インダクタから成る第２並列回
路、および前記第２並列回路の他端に一端が連結され他
端は接地された第１０キャパシタから成る第３フィルタ
ー回路部とを含んで成る積層チップ型トリプレクサを提
供する。本発明の一実施の形態においては、積層チップ
型トリプレクサの上部に表面実装型アンテナを導電性パ
ターンに具現した上面を有す誘電体層をさらに含むこと
ができ、前記積層チップ型トリプレクサの少なくとも一
側面に前記誘電体層の積層方向に設ける端子として前記
第１フィルター回路部に連結された第１出力端、第２フ
ィルター回路部の第２出力端、および第３フィルター回
路部の第２出力端と、少なくとも一つの接地端子を各々
形成することが好ましい。本発明の好ましき実施の形態
による積層チップ型トリプレクサは、接地パターンが形
成された第１誘電体層、前記第５キャパシタおよび前記
第１０キャパシタのパターンが形成された第２誘電体
層、前記第１ないし第５インダクタのパターンが形成さ
れた第３誘電体層、および第１ないし第４キャパシタと
第６ないし第９キャパシタのパターンが形成された第４
誘電体層の順序で下部から上部に積層して設けることが
できる。さらに、前記第３誘電体層または第４誘電体層
は複数個の誘電体層から成り、前記第３誘電体層に形成
された少なくとも一つのインダクタは少なくとも二つの
誘電体層上面に形成されバイアホールにより連結される
ことができる。ひいては、前記第３誘電体層または前記
第４誘電体層中少なくとも一つの誘電体層はキャパシタ
パターンとインダクタパターンとを共に形成することが
できる。
【００１３】
【発明の実施の形態】以下、図面に基づいて本発明の好
ましき実施の形態を詳細に説明する。図１は本発明の好
ましき実施の形態によるトリプレクサの等価回路図を示
す。図１に示すように、本実施の形態は大きく分ける
と、入力端ＩＮに一端が連結された第１フィルター回路
部１０と、前記第１フィルター回路部１０と並列で前記
入力端ＩＮに連結された低域フィルター回路部２０と、
前記低域フィルター回路部２０に含まれたノッチ回路部
２５と、前記低域フィルタ回路部２０の他端に一端が連
結された第２フィルター回路部３０と、前記第２フィル
ター回路部３０と並列で前記低域フィルター回路部２０
の他端に連結された第３フィルター回路部４０とから成
る。前記第１、第２および第３フィルター回路部１０、
３０、４０の他端には各々第１、第２および第３出力端
ＯＵＴ１、ＯＵＴ２、ＯＵＴ３が設けられている。
ましき実施の形態を詳細に説明する。図１は本発明の好
ましき実施の形態によるトリプレクサの等価回路図を示
す。図１に示すように、本実施の形態は大きく分ける
と、入力端ＩＮに一端が連結された第１フィルター回路
部１０と、前記第１フィルター回路部１０と並列で前記
入力端ＩＮに連結された低域フィルター回路部２０と、
前記低域フィルター回路部２０に含まれたノッチ回路部
２５と、前記低域フィルタ回路部２０の他端に一端が連
結された第２フィルター回路部３０と、前記第２フィル
ター回路部３０と並列で前記低域フィルター回路部２０
の他端に連結された第３フィルター回路部４０とから成
る。前記第１、第２および第３フィルター回路部１０、
３０、４０の他端には各々第１、第２および第３出力端
ＯＵＴ１、ＯＵＴ２、ＯＵＴ３が設けられている。
【００１４】より詳細に説明すると、第１フィルター回
路部１０は、直列連結された二つのキャパシタＣ１、Ｃ
２、その間に一端が連結されたさらなるキャパシタＣ
３、および前記さらなるキャパシタＣ３の他端に一端が
連結され他端は接地されたインダクタ(inductor:コイ
ル)Ｌ１を含む。前記低域フィルター回路部２０は、並
列連結されたキャパシタＣ４とインダクタ(inductor:コ
イル)Ｌ２から成る並列回路および当該並列回路の他端
に一端が連結され他端は接地されたさらなるキャパシタ
Ｃ５を含む。一方、第２フィルター回路部３０は、前記
第１フィルター回路部１０の配列と同様Ｔ字形で連結さ
れた三つのキャパシタＣ６、Ｃ７、Ｃ８およびその一つ
に連結され接地されたインダクタＬ４から成る。前記第
３フィルター回路部４０は、前記低域フィルター回路部
２０と同じ回路構成から成り、並列連結されたキャパシ
タＣ９とインダクタＬ５およびその他端に連結され接地
されたキャパシタＣ１０から成る。
路部１０は、直列連結された二つのキャパシタＣ１、Ｃ
２、その間に一端が連結されたさらなるキャパシタＣ
３、および前記さらなるキャパシタＣ３の他端に一端が
連結され他端は接地されたインダクタ(inductor:コイ
ル)Ｌ１を含む。前記低域フィルター回路部２０は、並
列連結されたキャパシタＣ４とインダクタ(inductor:コ
イル)Ｌ２から成る並列回路および当該並列回路の他端
に一端が連結され他端は接地されたさらなるキャパシタ
Ｃ５を含む。一方、第２フィルター回路部３０は、前記
第１フィルター回路部１０の配列と同様Ｔ字形で連結さ
れた三つのキャパシタＣ６、Ｃ７、Ｃ８およびその一つ
に連結され接地されたインダクタＬ４から成る。前記第
３フィルター回路部４０は、前記低域フィルター回路部
２０と同じ回路構成から成り、並列連結されたキャパシ
タＣ９とインダクタＬ５およびその他端に連結され接地
されたキャパシタＣ１０から成る。
【００１５】このように構成された等価回路において、
第１フィルター回路部１０および第２フィルター回路部
３０は各々異なる所定周波数帯域を減衰させ高域周波数
のみ通過させる高域通過フィルタとして作用し、第３フ
ィルター回路部４０は低域フィルター回路部２０と類似
に所定周波数帯域を減衰させ低域周波数のみ通過させる
低域通過フィルタの機能を果たす。
第１フィルター回路部１０および第２フィルター回路部
３０は各々異なる所定周波数帯域を減衰させ高域周波数
のみ通過させる高域通過フィルタとして作用し、第３フ
ィルター回路部４０は低域フィルター回路部２０と類似
に所定周波数帯域を減衰させ低域周波数のみ通過させる
低域通過フィルタの機能を果たす。
【００１６】とりわけ、低域フィルター回路部２０に
は、インダクタＬ３から成るノッチ回路２５をさらに設
け特定周波数の挿入損失を増大させることにより当該低
域フィルター回路部の出力信号周波数帯域のうち第１フ
ィルター回路部に隣接した部分を拡張させ分岐特性を向
上することができる。つまり、第１フィルター回路部１
０と低域フィルター回路部２０を介して正確に分岐する
際、低域フィルター回路部２０の出力信号が第２フィル
ター回路部３０で処理される信号に及ぼしかねない影響
を低減させることができる。
は、インダクタＬ３から成るノッチ回路２５をさらに設
け特定周波数の挿入損失を増大させることにより当該低
域フィルター回路部の出力信号周波数帯域のうち第１フ
ィルター回路部に隣接した部分を拡張させ分岐特性を向
上することができる。つまり、第１フィルター回路部１
０と低域フィルター回路部２０を介して正確に分岐する
際、低域フィルター回路部２０の出力信号が第２フィル
ター回路部３０で処理される信号に及ぼしかねない影響
を低減させることができる。
【００１７】以下、図１の等価回路を具えたトリプレク
サの作動について図２に基づき詳細に説明する。図２
（Ａ）および２（Ｂ）は図１の等価回路における挿入損
失特性を示すグラフである。図２（Ａ）および２（Ｂ）
は一つの信号を三種の周波数帯域、即ちＡＭＰＳ(Ａｄ
ｖａｎｃｅｄ Ｍｏｂｉｌｅ Ｐｈｏｎｅ Ｓｅｒｖｉｃ
ｅ)に該当するｆ３(１８５０〜１９９０MHz)、ＧＰＳに
該当するｆ２(１５６０〜１５８０MHz)およびＣＤＭＡ
に該当するｆ１(８２４〜８９４MHz)の信号に分離すべ
く設けられた一実施の形態の結果である。このために図
１の等価回路図において、Ｃ１＝０.５８ｐＦ、Ｃ２＝
０.８ｐＦ、Ｃ３＝１.０４ｐＦ、Ｃ４＝３.２８ｐＦ、
Ｃ５＝０.６６ｐＦ、Ｃ６＝１.３ｐＦ、Ｃ７＝１.０１
ｐＦ、Ｃ８＝２.７２ｐＦ、Ｃ９＝２.９６ｐＦおよびＣ
１０＝１.７６ｐＦとし、Ｌ１＝１２.０４ｎＨ、Ｌ２＝
１.９３ｎＨ、Ｌ３＝７.２ｎＨ、Ｌ４＝９.６４ｎＨお
よびＬ５＝３.５３ｎＨを選択してトリプレクサを設け
た。
サの作動について図２に基づき詳細に説明する。図２
（Ａ）および２（Ｂ）は図１の等価回路における挿入損
失特性を示すグラフである。図２（Ａ）および２（Ｂ）
は一つの信号を三種の周波数帯域、即ちＡＭＰＳ(Ａｄ
ｖａｎｃｅｄ Ｍｏｂｉｌｅ Ｐｈｏｎｅ Ｓｅｒｖｉｃ
ｅ)に該当するｆ３(１８５０〜１９９０MHz)、ＧＰＳに
該当するｆ２(１５６０〜１５８０MHz)およびＣＤＭＡ
に該当するｆ１(８２４〜８９４MHz)の信号に分離すべ
く設けられた一実施の形態の結果である。このために図
１の等価回路図において、Ｃ１＝０.５８ｐＦ、Ｃ２＝
０.８ｐＦ、Ｃ３＝１.０４ｐＦ、Ｃ４＝３.２８ｐＦ、
Ｃ５＝０.６６ｐＦ、Ｃ６＝１.３ｐＦ、Ｃ７＝１.０１
ｐＦ、Ｃ８＝２.７２ｐＦ、Ｃ９＝２.９６ｐＦおよびＣ
１０＝１.７６ｐＦとし、Ｌ１＝１２.０４ｎＨ、Ｌ２＝
１.９３ｎＨ、Ｌ３＝７.２ｎＨ、Ｌ４＝９.６４ｎＨお
よびＬ５＝３.５３ｎＨを選択してトリプレクサを設け
た。
【００１８】図２（Ａ）は第１フィルター回路部１０と
低域フィルター回路部２０による挿入損失特性を示し、
図２（Ｂ）は第２および第３フィルター回路部３０、４
０による挿入損失特性を示している。図２（Ａ）を参照
すると、所定の信号が入力端ＩＮを通して第１フィルタ
ー回路部１０と低域フィルター回路部２０に提供され
る。この際、第１フィルター回路部１０は約１３００MH
zに該当する信号の挿入損失を約６０ｄＢ程の最大値と
してｆ３に該当する高周波数帯域の信号のみ通過させる
(ＩＮ→ＯＵＴ１)。これに比べて、低域フィルター回路
部はｆ３に該当する周波数から約８０ｄＢ近く挿入損失
を増大させ低周波数帯域の信号のみ通過させる(ＩＮ→
ａ')。ここで、前記低域フィルター回路部２０はｆ１と
ｆ２に該当する周波数帯域全てを含む。
低域フィルター回路部２０による挿入損失特性を示し、
図２（Ｂ）は第２および第３フィルター回路部３０、４
０による挿入損失特性を示している。図２（Ａ）を参照
すると、所定の信号が入力端ＩＮを通して第１フィルタ
ー回路部１０と低域フィルター回路部２０に提供され
る。この際、第１フィルター回路部１０は約１３００MH
zに該当する信号の挿入損失を約６０ｄＢ程の最大値と
してｆ３に該当する高周波数帯域の信号のみ通過させる
(ＩＮ→ＯＵＴ１)。これに比べて、低域フィルター回路
部はｆ３に該当する周波数から約８０ｄＢ近く挿入損失
を増大させ低周波数帯域の信号のみ通過させる(ＩＮ→
ａ')。ここで、前記低域フィルター回路部２０はｆ１と
ｆ２に該当する周波数帯域全てを含む。
【００１９】とりわけ前記低域フィルター回路部２０
は、ｆ２に該当する周波数帯域を充分に確保すべくキャ
パシタＣ５に直列連結されたインダクタＬ３から成るノ
ッチ回路部２５を追加して、その前端ａからｆ２の周波
数帯域までも一定量減衰させる緩やかな傾斜の挿入損失
特性を急傾斜に転換させる(ａ→ａ')ことによりｆ２周
波数帯域を安定的に確保することができる。つまり、前
記ノッチ回路部２５は図示のように、キャパシタＣ４と
インダクタＬ２の並列回路(これもまたノッチ回路の一
形態である)による信号挿入損失率を大きくし、図２
（Ａ）のように点線部分を実線部分へと切り立つよう移
動させる(ａ→ａ')。従って、ｆ２に該当する周波数帯
域をより安定的に含む出力信号を提供することができ
る。
は、ｆ２に該当する周波数帯域を充分に確保すべくキャ
パシタＣ５に直列連結されたインダクタＬ３から成るノ
ッチ回路部２５を追加して、その前端ａからｆ２の周波
数帯域までも一定量減衰させる緩やかな傾斜の挿入損失
特性を急傾斜に転換させる(ａ→ａ')ことによりｆ２周
波数帯域を安定的に確保することができる。つまり、前
記ノッチ回路部２５は図示のように、キャパシタＣ４と
インダクタＬ２の並列回路(これもまたノッチ回路の一
形態である)による信号挿入損失率を大きくし、図２
（Ａ）のように点線部分を実線部分へと切り立つよう移
動させる(ａ→ａ')。従って、ｆ２に該当する周波数帯
域をより安定的に含む出力信号を提供することができ
る。
【００２０】このように、低域フィルター回路部２０か
ら出力された信号は第２フィルター回路部３０と第３フ
ィルター回路部４０に提供される。第２フィルター回路
部３０はｆ１に隣接した１０００MHzにおいて挿入損失
を８０ｄＢ近い最大値としてｆ２に該当する高域周波数
信号のみ通過させる(ａ'→ＯＵＴ２)。それに対して、
第３フィルター回路部４０はｆ２に隣接した１５５０MH
zにおいて挿入損失を５０ｄＢ近い最大値としてｆ１に
該当する低域周波数信号のみ通過させる(ａ'→ＯＵＴ
３)。
ら出力された信号は第２フィルター回路部３０と第３フ
ィルター回路部４０に提供される。第２フィルター回路
部３０はｆ１に隣接した１０００MHzにおいて挿入損失
を８０ｄＢ近い最大値としてｆ２に該当する高域周波数
信号のみ通過させる(ａ'→ＯＵＴ２)。それに対して、
第３フィルター回路部４０はｆ２に隣接した１５５０MH
zにおいて挿入損失を５０ｄＢ近い最大値としてｆ１に
該当する低域周波数信号のみ通過させる(ａ'→ＯＵＴ
３)。
【００２１】従って、前記第１フィルター回路部１０の
第１出力端(ＯＵＴ１)はｆ３に該当する周波数帯域の信
号を提供し、第２および第３出力端ＯＵＴ２、ＯＵＴ３
は各々ｆ２に該当する周波数帯域の周波数信号とｆ１に
該当する周波数帯域の信号を提供することができる。結
果として、本発明の回路を具えたトリプレクサは、一つ
の入力端で受信した信号を三つの周波数帯域に分離可能
な単一形態のトリプレクサ部品を提供することによって
トリプルバンド移動通信端末機を容易に実現することが
できる。
第１出力端(ＯＵＴ１)はｆ３に該当する周波数帯域の信
号を提供し、第２および第３出力端ＯＵＴ２、ＯＵＴ３
は各々ｆ２に該当する周波数帯域の周波数信号とｆ１に
該当する周波数帯域の信号を提供することができる。結
果として、本発明の回路を具えたトリプレクサは、一つ
の入力端で受信した信号を三つの周波数帯域に分離可能
な単一形態のトリプレクサ部品を提供することによって
トリプルバンド移動通信端末機を容易に実現することが
できる。
【００２２】このため、本発明はトリプルバンド移動通
信端末機の部品に適した形態を成すトリプレクサを提供
する。移動通信端末機の実装には小型化が要求される。
本発明はこうした小型化の要求を充たすべく、トリプレ
クサ回路を、その上面に導電性パターンを形成した複数
個の誘電体層を積層した形で提供することができる。
信端末機の部品に適した形態を成すトリプレクサを提供
する。移動通信端末機の実装には小型化が要求される。
本発明はこうした小型化の要求を充たすべく、トリプレ
クサ回路を、その上面に導電性パターンを形成した複数
個の誘電体層を積層した形で提供することができる。
【００２３】図３および図４は図１に示した等価回路を
具えた積層チップ型トリプレクサの一実施の形態を成す
各層を概略的に示す図である。図３と図４に示す積層チ
ップ型トリプレクサは１１個の誘電体層〜(11)から成
るが、結局、接地パターン１００が形成された第１誘電
体層と、低域フィルター回路部２０および第３フィル
ター回路部４０の接地されたキャパシタＣ５およびキャ
パシタＣ１０のパターン１２５、１４０が形成された第
２誘電体層と、各々のインダクタＬ１、Ｌ２、Ｌ３、
Ｌ４、Ｌ５のパターン２１１、２２２、２２３、２３
４、２４５が形成された第３ないし第７誘電体層〜
と、キャパシタＣ１、Ｃ２、Ｃ３、Ｃ４および第６ない
し第９キャパシタＣ６、Ｃ７、Ｃ８、Ｃ９のパターン１
１１、１１２、１１３、１２４、１３７、１３８、１３
９、１４９並びに一部キャパシタＣ１、Ｃ２、Ｃ６、Ｃ
７のためのダミーパターン１１０、１３０が形成された
第６ないし第１０誘電体層〜(10)とが下部から上部に
積層されている。
具えた積層チップ型トリプレクサの一実施の形態を成す
各層を概略的に示す図である。図３と図４に示す積層チ
ップ型トリプレクサは１１個の誘電体層〜(11)から成
るが、結局、接地パターン１００が形成された第１誘電
体層と、低域フィルター回路部２０および第３フィル
ター回路部４０の接地されたキャパシタＣ５およびキャ
パシタＣ１０のパターン１２５、１４０が形成された第
２誘電体層と、各々のインダクタＬ１、Ｌ２、Ｌ３、
Ｌ４、Ｌ５のパターン２１１、２２２、２２３、２３
４、２４５が形成された第３ないし第７誘電体層〜
と、キャパシタＣ１、Ｃ２、Ｃ３、Ｃ４および第６ない
し第９キャパシタＣ６、Ｃ７、Ｃ８、Ｃ９のパターン１
１１、１１２、１１３、１２４、１３７、１３８、１３
９、１４９並びに一部キャパシタＣ１、Ｃ２、Ｃ６、Ｃ
７のためのダミーパターン１１０、１３０が形成された
第６ないし第１０誘電体層〜(10)とが下部から上部に
積層されている。
【００２４】図３、図４に示す本実施の形態のように、
小型化を図る導電性パターン最適化のために、キャパシ
タＣ３、Ｃ８のパターン１１３、１３８およびダミーパ
ターン１１０、１３０だけでなく一部インダクタＬ２の
パターン２２２、２２２'を第６および第７誘電体層の
上面に形成させてもよく、入力端Ｔ５に連結されたアン
テナを導電性パターン２００に形成して第１１誘電体層
(11)を追加してもよい。
小型化を図る導電性パターン最適化のために、キャパシ
タＣ３、Ｃ８のパターン１１３、１３８およびダミーパ
ターン１１０、１３０だけでなく一部インダクタＬ２の
パターン２２２、２２２'を第６および第７誘電体層の
上面に形成させてもよく、入力端Ｔ５に連結されたアン
テナを導電性パターン２００に形成して第１１誘電体層
(11)を追加してもよい。
【００２５】各誘電体層のパターンをより詳細に説明す
ると、第１誘電体層の上面に縁端まで拡張された七つ
の接地端子Ｔ０を含む接地電極パターンを形成する。第
２誘電体層においては、前記接地端子Ｔ０に各々連結
されるキャパシタＣ５およびキャパシタＣ１０のパター
ン１２５、１４０が形成され、第３ないし第７誘電体層
〜には各フィルター回路部に含まれるインダクタを
成すパターンが形成される。第３ないし第７誘電体層
〜に形成されたインダクタパターンは各々の数値に応
じた所定の長さに設けられる。小型化を充たすべく制限
された面積において所定の数値を示す長さにインダクタ
パターンが形成されるよう、各層毎にパターンを分離形
成し各層のパターンをバイアホールにより連結する方式
にすることができる。
ると、第１誘電体層の上面に縁端まで拡張された七つ
の接地端子Ｔ０を含む接地電極パターンを形成する。第
２誘電体層においては、前記接地端子Ｔ０に各々連結
されるキャパシタＣ５およびキャパシタＣ１０のパター
ン１２５、１４０が形成され、第３ないし第７誘電体層
〜には各フィルター回路部に含まれるインダクタを
成すパターンが形成される。第３ないし第７誘電体層
〜に形成されたインダクタパターンは各々の数値に応
じた所定の長さに設けられる。小型化を充たすべく制限
された面積において所定の数値を示す長さにインダクタ
パターンが形成されるよう、各層毎にパターンを分離形
成し各層のパターンをバイアホールにより連結する方式
にすることができる。
【００２６】本実施の形態においても、第３誘電体層
に設けられたインダクタＬ３、Ｌ４、Ｌ５は所定値を示
すべく各々バイアホールにより連結され第４または第５
誘電体層、まで形成され、第１フィルター回路部１
０と第２フィルター回路部３０の接地されたインダクタ
Ｌ１、Ｌ４を成したパターンは第３誘電体層において各
々接地端子Ｔ０に連結されるよう側面まで拡張される。
さらに、第３フィルター回路部４０のインダクタＬ５は
低域フィルター回路部２０の出力端ａ'および第３出力
端ＯＵＴ３に連結されるよう各々第３誘電体層および
第４誘電体層において側面まで拡張されたパターン２
４５、２４５'とされ、ノッチ回路部２５を構成するイ
ンダクタＬ３を成すパターン２２３、２２３'、２２３"
は低域フィルター回路部２０の出力端ａ'に連結される
よう第５誘電体層において側面まで拡張されたパターン
２２３"とされる。
に設けられたインダクタＬ３、Ｌ４、Ｌ５は所定値を示
すべく各々バイアホールにより連結され第４または第５
誘電体層、まで形成され、第１フィルター回路部１
０と第２フィルター回路部３０の接地されたインダクタ
Ｌ１、Ｌ４を成したパターンは第３誘電体層において各
々接地端子Ｔ０に連結されるよう側面まで拡張される。
さらに、第３フィルター回路部４０のインダクタＬ５は
低域フィルター回路部２０の出力端ａ'および第３出力
端ＯＵＴ３に連結されるよう各々第３誘電体層および
第４誘電体層において側面まで拡張されたパターン２
４５、２４５'とされ、ノッチ回路部２５を構成するイ
ンダクタＬ３を成すパターン２２３、２２３'、２２３"
は低域フィルター回路部２０の出力端ａ'に連結される
よう第５誘電体層において側面まで拡張されたパターン
２２３"とされる。
【００２７】一方、低域フィルター回路部２０のインダ
クタＬ２は、他のキャパシタパターン１１３、１３８お
よびダミーパターン１１０、１３０と共に第６誘電体層
と第７誘電体層に形成され、各々低域フィルター回路部
２０の出力端ａ'と入力端ＩＮに連結されるよう側部ま
で拡張されたパターン２２２、２２２'とされる。
クタＬ２は、他のキャパシタパターン１１３、１３８お
よびダミーパターン１１０、１３０と共に第６誘電体層
と第７誘電体層に形成され、各々低域フィルター回路部
２０の出力端ａ'と入力端ＩＮに連結されるよう側部ま
で拡張されたパターン２２２、２２２'とされる。
【００２８】第２誘電体層に形成されたパターンを除く
キャパシタＣ１〜４、Ｃ６〜９は第６誘電体ないし第１
０誘電体層に設けられる。第６誘電体層には第１フィル
ター回路部１０と第２フィルター回路部３０においてイ
ンダクタＬ１、Ｌ４と直列連結されたキャパシタＣ３、
Ｃ８を形成したパターン１１３、１３８が設けられ、第
８誘電体層には第１フィルター回路部１０と第２フィル
ター回路部３０において相互に直列連結された異なるキ
ャパシタＣ１、Ｃ２、Ｃ６、Ｃ７のパターン１１１、１
１２、１３７、１３９が形成され、各々必要とする端子
Ｔ１、Ｔ５、Ｔｃ、Ｔ２に連結されるよう側部まで拡張
される。
キャパシタＣ１〜４、Ｃ６〜９は第６誘電体ないし第１
０誘電体層に設けられる。第６誘電体層には第１フィル
ター回路部１０と第２フィルター回路部３０においてイ
ンダクタＬ１、Ｌ４と直列連結されたキャパシタＣ３、
Ｃ８を形成したパターン１１３、１３８が設けられ、第
８誘電体層には第１フィルター回路部１０と第２フィル
ター回路部３０において相互に直列連結された異なるキ
ャパシタＣ１、Ｃ２、Ｃ６、Ｃ７のパターン１１１、１
１２、１３７、１３９が形成され、各々必要とする端子
Ｔ１、Ｔ５、Ｔｃ、Ｔ２に連結されるよう側部まで拡張
される。
【００２９】さらに、第９誘電体層および第１０誘電体
層には各々低域フィルター回路部２０および第３フィル
ター回路４０からインダクタＬ２、Ｌ５と並列連結され
たキャパシタＣ４、Ｃ９を具現したパターン１２４、１
４９が形成され、各々は端子Ｔｃ、Ｔ３に連結されるよ
う側部まで拡張される。
層には各々低域フィルター回路部２０および第３フィル
ター回路４０からインダクタＬ２、Ｌ５と並列連結され
たキャパシタＣ４、Ｃ９を具現したパターン１２４、１
４９が形成され、各々は端子Ｔｃ、Ｔ３に連結されるよ
う側部まで拡張される。
【００３０】ひいては、より好ましい実施の形態におい
ては、前記トリプレクサの入力端ＩＮに連結されるアン
テナパターン２００を第１１誘電体層にさらに形成して
最上段に積層することができる。
ては、前記トリプレクサの入力端ＩＮに連結されるアン
テナパターン２００を第１１誘電体層にさらに形成して
最上段に積層することができる。
【００３１】図５は図３と図４に示したパターンを設け
た誘電体層から成る積層チップ型トリプレクサの概略図
である。図５を参照すると、各側部まで延長されたパタ
ーンが層の間で連結されるよう側面端子が設けられてい
る。各側面端子Ｔ０、Ｔ１、Ｔ２、Ｔ３、Ｔ５、Ｔｃは
図１の等価回路において接地部、第１出力端ＯＵＴ１、
第２出力端ＯＵＴ２、第３出力端ＯＵＴ３、入力端ＩＮ
および低域フィルター回路部の出力端ａ'に各々対応
し、図３、４の説明において同様に併用された。
た誘電体層から成る積層チップ型トリプレクサの概略図
である。図５を参照すると、各側部まで延長されたパタ
ーンが層の間で連結されるよう側面端子が設けられてい
る。各側面端子Ｔ０、Ｔ１、Ｔ２、Ｔ３、Ｔ５、Ｔｃは
図１の等価回路において接地部、第１出力端ＯＵＴ１、
第２出力端ＯＵＴ２、第３出力端ＯＵＴ３、入力端ＩＮ
および低域フィルター回路部の出力端ａ'に各々対応
し、図３、４の説明において同様に併用された。
【００３２】前述したように、積層チップ型トリプレク
サを成す各誘電体層が提供されれば、通常の当業者にと
ってその製造方法は容易に理解されることであろう。例
えば、誘電物質から成るシートを誘電体層に形成し、各
シート毎に通常の印刷回路パターン形成法で図３と図４
に示すようにパターンを形成し、次いでこれを積層焼結
してから側部に形成された端子部と連結されるべく図５
のように外部電極を形成することによって容易に具現す
ることができる。
サを成す各誘電体層が提供されれば、通常の当業者にと
ってその製造方法は容易に理解されることであろう。例
えば、誘電物質から成るシートを誘電体層に形成し、各
シート毎に通常の印刷回路パターン形成法で図３と図４
に示すようにパターンを形成し、次いでこれを積層焼結
してから側部に形成された端子部と連結されるべく図５
のように外部電極を形成することによって容易に具現す
ることができる。
【００３３】以上説明した本発明は、上述の実施の形態
および添付の図面により限定されず、添付の請求の範囲
により限定されるものである。従って、請求の範囲に記
載の本発明の技術的思想を外れない範囲内において多様
なる形態の置換、変形および変更が可能なことは当該技
術分野において通常の知識を有する者にとって明らかで
ある。
および添付の図面により限定されず、添付の請求の範囲
により限定されるものである。従って、請求の範囲に記
載の本発明の技術的思想を外れない範囲内において多様
なる形態の置換、変形および変更が可能なことは当該技
術分野において通常の知識を有する者にとって明らかで
ある。
【００３４】
【発明の効果】上述のように、本発明によると、一つの
アンテナで受信した信号を三つの周波数帯域に正確に分
離可能な分岐特性を有するトリプレクサを提供し、こう
したトリプレクサを移動通信端末機に実装すべく小型化
を図って導電性パターンの形成された複数個の誘電体層
を積層した積層チップ型トリプレクサを提供することが
できる。
アンテナで受信した信号を三つの周波数帯域に正確に分
離可能な分岐特性を有するトリプレクサを提供し、こう
したトリプレクサを移動通信端末機に実装すべく小型化
を図って導電性パターンの形成された複数個の誘電体層
を積層した積層チップ型トリプレクサを提供することが
できる。
【図１】本発明の一実施の形態によるトリプレクサの等
価回路である。
価回路である。
【図２】（Ａ）および（Ｂ）は図１の等価回路を具えた
トリプレクサの挿入損失特性を示すグラフである。
トリプレクサの挿入損失特性を示すグラフである。
【図３】本発明の一実施の形態による積層チップ型トリ
プレクサを構成する各誘電体層を示す概略図である。
プレクサを構成する各誘電体層を示す概略図である。
【図４】本発明の一実施の形態による積層チップ型トリ
プレクサを構成する各誘電体層を示す概略図である。
プレクサを構成する各誘電体層を示す概略図である。
【図５】図３及び図４の誘電体層から成る積層チップ型
トリプレクサの概略斜視図である。
トリプレクサの概略斜視図である。
【図６】（Ａ）および（Ｂ）は従来の移動通信端末機に
おけるトリプルバンド方式を示すブロック図である。
おけるトリプルバンド方式を示すブロック図である。
１０ 第１フィルター回路部
２０ 低域フィルター回路部
３０ 第２フィルター回路部
４０ 第３フィルター回路部
フロントページの続き
(72)発明者 スン ヒュン ラ
大韓民国 キュンキ−ド ソンナム市 プ
ンダン−ク クミ−ドン 111 グランド
−ヴィル 411−202
(72)発明者 李 彰 鎔
大韓民国京畿道城南市盆唐区九美洞109−
2302
Ｆターム(参考） 5J024 AA01 BA04 CA03 CA04 DA04
DA29 EA01 EA02 EA07
5K011 BA03 DA27 JA01 KA02
5K062 AA11 AC02 AC05 BC02 BC04
BC05
Claims (14)
- 【請求項１】 入力端から受信された信号を第１、第２
および第３周波数帯域に分離するための回路を含むトリ
プレクサにおいて、 前記回路は、 前記入力端に回路部の一端が連結され、第１周波数帯域
を通過させるための第１フィルター回路部と、 前記入力端に回路部の一端が連結され、前記第１周波数
帯域より低い所定周波数帯域を通過させるための低域フ
ィルター回路部と、 前記低域フィルター回路部の他端に回路部の一端が連結
され、前記所定周波数帯域のうち第２周波数帯域を通過
させる第２フィルター回路部と、 前記低域フィルター回路部の他端に回路部の一端が連結
され、前記所定周波数帯域のうち第２周波数帯域より低
い第３周波数帯域を通過させる第３フィルター回路部
と、 前記第１、第２および第３フィルター回路部の他端に各
々設けられ、前記第１、第２および第３周波数帯域の信
号を各々提供するための第１、第２および第３出力端を
含み、 前記低域フィルター回路部は前記所定周波数帯域のうち
前記第１周波数帯域に隣接した周波数帯域を拡張させる
ためのノッチ回路部を含むことを特徴とするトリプレク
サ。 - 【請求項２】 前記第１フィルター回路部または前記第
２フィルター回路部のうち、少なくとも一つは、 直列連結された二つのキャパシタ、前記二つのキャパシ
タの間に一端が連結されたさらなるキャパシタおよび前
記さらなるキャパシタの他端に一端が連結され他端は接
地されたインダクタから成ることを特徴とする請求項１
に記載のトリプレクサ。 - 【請求項３】 前記第３フィルター回路部は、 並列連結されたキャパシタとインダクタから成る並列回
路および当該並列回路の他端に一端が連結され他端は接
地されたさらなるキャパシタから成ることを特徴とする
請求項１に記載のトリプレクサ。 - 【請求項４】 前記低域フィルター回路部は、 並列連結されたキャパシタとインダクタから成る並列回
路、当該並列回路の他端に一端が連結され前記所定周波
数帯域のうち前記第１周波数帯域に隣接した周波数帯域
を拡張するためのノッチ回路部および前記ノッチ回路部
の他端に一端が連結され他端は接地されたさらなるキャ
パシタから成ることを特徴とする請求項１に記載のトリ
プレクサ。 - 【請求項５】 前記ノッチ回路部は、少なくとも一つの
インダクタから成ることを特徴とする請求項４に記載の
トリプレクサ。 - 【請求項６】 前記入力端は、一つのアンテナに連結さ
れることを特徴とする請求項１に記載のトリプレクサ。 - 【請求項７】 前記第１周波数帯域は約１８５０〜１９
９０MHzで、前記第２周波数帯域は約１５６０〜１５８
０MHzで、前記第３周波数帯域は約８２４〜８９４MHzで
あることを特徴とする請求項１に記載のトリプレクサ。 - 【請求項８】 入力端から受信された信号を第１、第２
および第３周波数帯域に分離するための回路を具現すべ
く導電性パターンが各々形成された複数個の誘電体層を
含む積層チップ型トリプレクサにおいて、 前記導電性パターンの形成された回路は、 前記入力端に直列連結された第１および第２キャパシ
タ、前記第１および第２キャパシタの間に連結された第
３キャパシタおよび前記第３キャパシタに一端が連結さ
れ他端が接地された第１インダクタから成る第１フィル
ター回路部と、 前記入力端に一端が連結されて、第４キャパシタと第２
インダクタを並列連結して成る第１並列回路、前記第１
並列回路の他端に一端が連結された第３インダクタおよ
び前記第３インダクタの他端に一端が連結され他端は接
地された第５キャパシタとから成る低域フィルター回路
部と、 前記低域フィルター回路部の第１並列回路の他端に直列
連結された第６および第７キャパシタ、前記第６および
第７キャパシタの間に連結された第８キャパシタおよび
前記第８キャパシタに一端が連結され他端が接地された
第４インダクタから成る第２フィルター回路部と、 前記低域フィルター回路部の第１並列回路の他端に一端
が連結されて、第９キャパシタと第５インダクタから成
る第２並列回路および前記第２並列回路の他端に一端が
連結され他端は接地された第１０キャパシタから成る第
３フィルター回路部と、 を含むことを特徴とする積層チップ型トリプレクサ。 - 【請求項９】 前記積層チップ型トリプレクサは、当該
積層チップ型トリプレクサの上部に表面実装型アンテナ
を導電性パターンで形成した上面を有する誘電体層をさ
らに含むことを特徴とする請求項８に記載の積層チップ
型トリプレクサ。 - 【請求項１０】 前記積層チップ型トリプレクサは、少
なくとも一つの側面に前記誘電体層の積層方向に形成さ
れた端子として前記第１フィルター回路部に連結された
第１出力端、第２フィルター回路部の第２出力端および
第３フィルター回路部の第３出力端、そして少なくとも
一つの接地端子を各々備えることを特徴とする請求項８
に記載の積層チップ型トリプレクサ。 - 【請求項１１】 前記複数個の誘電体層は、接地パター
ンが形成された第１誘電体層、前記第５キャパシタおよ
び前記第１０キャパシタのパターンが形成された第２誘
電体層、前記第１ないし第５インダクタのパターンが形
成された第３誘電体層および第１ないし第４キャパシタ
と第６ないし第９キャパシタのパターンが形成された第
４誘電体層の順序で下部から上部に積層されることを特
徴とする請求項８に記載の積層チップ型トリプレクサ。 - 【請求項１２】 前記第３誘電体層は複数個の誘電体層
から成り、前記第３誘電体層に形成された少なくとも一
つのインダクタは少なくとも二つの誘電体層上面に形成
されバイアホールにより連結されることを特徴とする請
求項１１に記載の積層チップ型トリプレクサ。 - 【請求項１３】 前記第４誘電体層は、複数個の誘電体
層から成ることを特徴とする請求項１１に記載の積層チ
ップ型トリプレクサ。 - 【請求項１４】 前記第３誘電体層または前記第４誘電
体層のうち、少なくとも一つの誘電体層は、キャパシタ
パターンとインダクタパターンが共に形成されることを
特徴とする請求項１１に記載の積層チップ型トリプレク
サ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2001-86418 | 2001-12-27 | ||
| KR1020010086418A KR20030056243A (ko) | 2001-12-27 | 2001-12-27 | 트리플렉서 회로 및 이를 구현한 적층칩형 트리플렉서 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003198309A true JP2003198309A (ja) | 2003-07-11 |
Family
ID=19717717
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002208119A Pending JP2003198309A (ja) | 2001-12-27 | 2002-07-17 | トリプレクサ回路およびこれを具えた積層チップ型トリプレクサ |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6876840B2 (ja) |
| JP (1) | JP2003198309A (ja) |
| KR (1) | KR20030056243A (ja) |
| CN (1) | CN1428889A (ja) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005015758A1 (ja) * | 2003-08-07 | 2005-02-17 | Matsushita Electric Industrial Co., Ltd. | 整合装置とこれを用いた受信装置 |
| JP2005051782A (ja) * | 2003-07-30 | 2005-02-24 | Samsung Electronics Co Ltd | 通信／放送融合ｆｔｔｈでの加入者整合装置及びその提供方法 |
| JP2005142689A (ja) * | 2003-11-05 | 2005-06-02 | Hitachi Metals Ltd | 高周波部品 |
| US7190970B2 (en) | 2002-12-13 | 2007-03-13 | Murata Manufacturing Co., Ltd. | Multiplexer |
| JP2007266897A (ja) * | 2006-03-28 | 2007-10-11 | Kyocera Corp | 分波器 |
| JPWO2005057803A1 (ja) * | 2003-12-11 | 2008-04-17 | 日立金属株式会社 | マルチバンド高周波回路、マルチバンド高周波回路部品及びこれを用いたマルチバンド通信装置 |
| US7495528B2 (en) | 2005-05-27 | 2009-02-24 | Tdk Corporation | Triplexer circuit |
| WO2010137405A1 (ja) * | 2009-05-27 | 2010-12-02 | 株式会社村田製作所 | 高周波モジュール |
| US7880562B2 (en) | 2008-11-14 | 2011-02-01 | Tdk Corporation | Balanced-output triplexer |
| JP2011091862A (ja) * | 2006-12-19 | 2011-05-06 | Hitachi Metals Ltd | 分波回路、高周波回路、高周波部品、及び通信装置 |
| US8283995B2 (en) | 2008-11-17 | 2012-10-09 | Tdk Corporation | Balanced-output triplexer |
Families Citing this family (33)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7362171B2 (en) * | 2003-11-13 | 2008-04-22 | Nec Corporation | High-frequency amplifier |
| US7127133B2 (en) * | 2004-03-10 | 2006-10-24 | Alcatel | Monolithically integrated optic triplexer and method for making same |
| KR100650186B1 (ko) * | 2004-04-27 | 2006-11-24 | (주) 알엔투테크놀로지 | 멀티 밴드 필터 |
| US7135943B2 (en) * | 2004-07-11 | 2006-11-14 | Chi Mei Communication Sytems, Inc. | Diplexer formed in multi-layered substrate |
| US20060067254A1 (en) * | 2004-09-27 | 2006-03-30 | Sawtek, Inc. | Triband passive signal receptor network |
| US7606184B2 (en) * | 2005-01-04 | 2009-10-20 | Tdk Corporation | Multiplexers employing bandpass-filter architectures |
| FR2884085B1 (fr) * | 2005-04-01 | 2014-08-15 | Thales Sa | Dispositif et procede pour accroitre la robustesse ou la capacite des systemes de communication sans fil |
| DE102005020086B4 (de) * | 2005-04-29 | 2013-07-11 | Epcos Ag | Elektrisches Multiband-Bauelement |
| KR20060132093A (ko) * | 2005-06-17 | 2006-12-21 | 엘지이노텍 주식회사 | 트리플렉서 |
| KR101114163B1 (ko) * | 2005-08-29 | 2012-02-22 | 엘지이노텍 주식회사 | 트리플렉서 |
| JP2009510866A (ja) * | 2005-09-26 | 2009-03-12 | グロナヴ リミテッド | 多段共振増幅器システムおよび方法 |
| KR100737153B1 (ko) * | 2006-01-18 | 2007-07-06 | 엘지이노텍 주식회사 | 퀸트플렉서 |
| US8219060B2 (en) * | 2006-07-28 | 2012-07-10 | Qualcomm Incorporated | Dual inductor circuit for multi-band wireless communication device |
| US7761078B2 (en) * | 2006-07-28 | 2010-07-20 | Qualcomm Incorporated | Dual inductor circuit for multi-band wireless communication device |
| US7592882B2 (en) * | 2007-02-22 | 2009-09-22 | John Mezzalingua Associates, Inc. | Dual bandstop filter with enhanced upper passband response |
| KR100969766B1 (ko) * | 2007-09-13 | 2010-07-09 | 광운대학교 산학협력단 | 개선된 집적 수동 소자 기판내장형 대역통과 필터 |
| KR100895103B1 (ko) * | 2007-10-12 | 2009-04-28 | 한국전자통신연구원 | 트리플렉서 및 이를 포함하는 위성 송수신 안테나 시스템의고주파 모듈 |
| DE102009038148B4 (de) | 2009-08-20 | 2014-04-03 | Continental Automotive Gmbh | Triplexer für ein Multiband-Antennenmodul eines Fahrzeugs |
| TWI407692B (zh) * | 2010-03-09 | 2013-09-01 | Univ Nat Chiao Tung | 多頻雙工環路器 |
| US8970318B2 (en) * | 2010-05-28 | 2015-03-03 | Mediatek Inc. | Transforming circuit |
| US8995934B2 (en) | 2011-12-14 | 2015-03-31 | Apple Inc. | Wireless communications circuitry with a triplexer for separating radio-frequency signals in adjacent frequency bands |
| CN103606722B (zh) * | 2013-09-26 | 2015-10-28 | 深圳市麦捷微电子科技股份有限公司 | 叠层介质三工器 |
| US9553559B2 (en) * | 2014-03-19 | 2017-01-24 | Keithley Instruments, Inc. | Configurable bias tee |
| CN104506155A (zh) * | 2015-01-12 | 2015-04-08 | 深圳顺络电子股份有限公司 | 一种滤波器 |
| CN104579218B (zh) * | 2015-02-03 | 2017-12-05 | 深圳市麦捷微电子科技股份有限公司 | 一种小型化叠层片式三工器 |
| CN106329037A (zh) * | 2015-06-30 | 2017-01-11 | 展讯通信（上海）有限公司 | 一种无源信号分离集成电路 |
| CN105071009B (zh) * | 2015-09-14 | 2018-06-29 | 华南理工大学 | 一种基于公共谐振器的ltcc双工器 |
| DE112017001943T5 (de) * | 2016-04-08 | 2019-04-25 | Resonant Inc. | Funkfrequenzfilter, Triplexer hoher Selektivität und Kommunikationsvorrichtung |
| KR102513290B1 (ko) | 2016-07-11 | 2023-03-24 | 삼성전자주식회사 | 안테나를 포함하는 전자 장치 |
| CN107689803B (zh) * | 2016-08-05 | 2020-12-15 | 株式会社村田制作所 | 高频电路以及通信装置 |
| CN108649914B (zh) * | 2018-03-23 | 2020-04-28 | 深圳市麦捷微电子科技股份有限公司 | 一种ltcc叠层片式双工器 |
| WO2019178830A1 (zh) * | 2018-03-23 | 2019-09-26 | 深圳市麦捷微电子科技股份有限公司 | 一种ltcc叠层片式双工器 |
| CN109921758B (zh) * | 2019-03-25 | 2022-03-25 | 合肥联宝信息技术有限公司 | 电路板及滤波电路 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5339284A (en) * | 1992-07-17 | 1994-08-16 | Frederick Herold & Associates, Inc. | Signal processor for elimination of sidelobe responses and generation of error signals |
| FR2707063B1 (ja) * | 1993-06-25 | 1995-09-22 | Alcatel Mobile Comm France | |
| EP0999641B1 (en) * | 1998-11-06 | 2004-02-18 | Robert Bosch Gmbh | A switchable up-conversion loop for a transmitting stage of a mobile phone |
| US6298224B1 (en) * | 1999-02-22 | 2001-10-02 | Motorola, Inc. | Multiple frequency band receiver |
| JP2001136045A (ja) * | 1999-08-23 | 2001-05-18 | Murata Mfg Co Ltd | 積層型複合電子部品 |
| JP2001168669A (ja) * | 1999-12-09 | 2001-06-22 | Murata Mfg Co Ltd | 積層型デュプレクサ |
| JP2001352224A (ja) * | 2000-06-09 | 2001-12-21 | Toko Inc | バンドパスフィルタ |
| JP3711846B2 (ja) * | 2000-07-27 | 2005-11-02 | 株式会社村田製作所 | 高周波モジュール及びそれを用いた移動体通信装置 |
-
2001
- 2001-12-27 KR KR1020010086418A patent/KR20030056243A/ko not_active Application Discontinuation
-
2002
- 2002-07-17 JP JP2002208119A patent/JP2003198309A/ja active Pending
- 2002-07-17 US US10/196,271 patent/US6876840B2/en not_active Expired - Fee Related
- 2002-07-18 CN CN02126403A patent/CN1428889A/zh active Pending
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7190970B2 (en) | 2002-12-13 | 2007-03-13 | Murata Manufacturing Co., Ltd. | Multiplexer |
| JP2005051782A (ja) * | 2003-07-30 | 2005-02-24 | Samsung Electronics Co Ltd | 通信／放送融合ｆｔｔｈでの加入者整合装置及びその提供方法 |
| WO2005015758A1 (ja) * | 2003-08-07 | 2005-02-17 | Matsushita Electric Industrial Co., Ltd. | 整合装置とこれを用いた受信装置 |
| US7050016B2 (en) | 2003-08-07 | 2006-05-23 | Matsushita Electric Industrial Co., Ltd. | Matching unit and receiver apparatus using the same |
| JP2005142689A (ja) * | 2003-11-05 | 2005-06-02 | Hitachi Metals Ltd | 高周波部品 |
| JPWO2005057803A1 (ja) * | 2003-12-11 | 2008-04-17 | 日立金属株式会社 | マルチバンド高周波回路、マルチバンド高周波回路部品及びこれを用いたマルチバンド通信装置 |
| JP4548610B2 (ja) * | 2003-12-11 | 2010-09-22 | 日立金属株式会社 | マルチバンド高周波回路、マルチバンド高周波回路部品及びこれを用いたマルチバンド通信装置 |
| US7495528B2 (en) | 2005-05-27 | 2009-02-24 | Tdk Corporation | Triplexer circuit |
| JP2007266897A (ja) * | 2006-03-28 | 2007-10-11 | Kyocera Corp | 分波器 |
| JP2011091862A (ja) * | 2006-12-19 | 2011-05-06 | Hitachi Metals Ltd | 分波回路、高周波回路、高周波部品、及び通信装置 |
| US7880562B2 (en) | 2008-11-14 | 2011-02-01 | Tdk Corporation | Balanced-output triplexer |
| US8283995B2 (en) | 2008-11-17 | 2012-10-09 | Tdk Corporation | Balanced-output triplexer |
| WO2010137405A1 (ja) * | 2009-05-27 | 2010-12-02 | 株式会社村田製作所 | 高周波モジュール |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20030056243A (ko) | 2003-07-04 |
| US20030124984A1 (en) | 2003-07-03 |
| CN1428889A (zh) | 2003-07-09 |
| US6876840B2 (en) | 2005-04-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2003198309A (ja) | トリプレクサ回路およびこれを具えた積層チップ型トリプレクサ | |
| US7612634B2 (en) | High frequency module utilizing a plurality of parallel signal paths | |
| US8189613B2 (en) | High-frequency component | |
| US20040116098A1 (en) | Multiplexer | |
| US5880649A (en) | Multilayered frequency separator | |
| CN101485085A (zh) | 分频电路、高频电路及高频模块 | |
| US7852220B2 (en) | Composite high-frequency component | |
| US6677833B2 (en) | Multilayered band separator with grounding parasitic capacitor | |
| WO2002052724A1 (fr) | Multiplexeur | |
| JP4442056B2 (ja) | 複合型ｌｃフィルタ部品 | |
| US9160307B2 (en) | Duplexer module | |
| JP2013243600A (ja) | トリプレクサ | |
| JP4378703B2 (ja) | 高周波回路部品 | |
| JP2003087076A (ja) | チップ状ｌｃ複合部品およびそれを用いた回路 | |
| JP4357184B2 (ja) | フロントエンドモジュール | |
| JP5549820B2 (ja) | トリプレクサ | |
| JP2004260737A (ja) | 高周波スイッチモジュール及びそれを用いた無線電話通信装置 | |
| KR100999813B1 (ko) | 트리플렉서 | |
| KR100700967B1 (ko) | 이동 통신 단말기의 프런트 엔드 모듈 | |
| JP4678570B2 (ja) | 分波器及びこれを用いた高周波複合部品 | |
| JP2000082932A (ja) | 積層型分波器 | |
| JP2005333675A (ja) | モジュール | |
| KR100784411B1 (ko) | 듀얼밴드 단말기용 프론트 엔드 모듈 | |
| JP7424849B2 (ja) | フィルタ、マルチプレクサおよび通信用モジュール | |
| JP2009267811A (ja) | バンドパスフィルタ及び積層型バンドパスフィルタ。 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050927 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051115 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060627 |