JP2003197804A - 半導体素子収納用パッケージ - Google Patents

半導体素子収納用パッケージ

Info

Publication number
JP2003197804A
JP2003197804A JP2001394118A JP2001394118A JP2003197804A JP 2003197804 A JP2003197804 A JP 2003197804A JP 2001394118 A JP2001394118 A JP 2001394118A JP 2001394118 A JP2001394118 A JP 2001394118A JP 2003197804 A JP2003197804 A JP 2003197804A
Authority
JP
Japan
Prior art keywords
external lead
semiconductor element
lead terminal
insulating base
socket
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001394118A
Other languages
English (en)
Inventor
Ryuichi Imura
隆一 井村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2001394118A priority Critical patent/JP2003197804A/ja
Publication of JP2003197804A publication Critical patent/JP2003197804A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 絶縁基体の下面に設けられた外部リード端子
を外部のソケットに挿入した場合、ソケットに貼付され
た金属板に外部リード端子の径大部が接触し、外部リー
ド端子間で電気的な短絡が発生して半導体素子の各電極
を正常に外部回路基板の配線導体に接続できないという
問題があった。 【解決手段】 半導体素子3を収容するための絶縁基体
1の下面に形成され、複数の電極パッド8の外周部を覆
うように被着された絶縁層9の下面が、絶縁基体1の下
面に垂設された外部リード端子7の上端に形成された径
大部7aの下面より下方に位置している。

Description

【発明の詳細な説明】 【0001】 【発明の属する技術分野】本発明は、半導体素子収納用
パッケージに関し、特にMPU(Micro Processor Uni
t)等の半導体素子を収納するための半導体素子収納用
パッケージに関する。 【0002】 【従来の技術】MPU等の半導体素子を収容するための
半導体素子収納用パッケージ(以下、半導体パッケージ
という)として、ピングリッドアレイ型の半導体パッケ
ージが知られている。このピングリッドアレイ型の半導
体パッケージは、例えばアルミナセラミックス等の電気
絶縁材料から成り、その上面中央部に半導体素子を収容
するための凹部が形成されている絶縁基体に、この絶縁
基体の凹部内の上面から内部を介して下面にかけて導出
するタングステンやモリブデン等の高融点金属から成る
複数の配線用メタライズ導体、およびこの配線用メタラ
イズ導体に電気的に接続されて絶縁基体の下面に被着さ
れたタングステンやモリブデン等の高融点金属から成る
電極パッドを有する略四角平板状の配線基板と、配線基
板の電極パッドに銀ろう等のろう材を介して取着された
鉄−ニッケル−コバルト合金や鉄−ニッケル合金等の金
属から成る外部リード端子と、金属やセラミックから成
り、凹部を覆う蓋体とから構成されている。 【0003】なお、外部リード端子は、円柱状の軸部の
上端に円板状の径大部が形成されたピン状であり、径大
部の上面を電極パッドに突き当ててろう付けすることに
より、電極パッドに取着される。また、絶縁基体の下面
には、絶縁基体にロウ付けされた外部リード端子の接合
強度を大きくするとともに電極パッドが絶縁基体から剥
がれるのを防止するために、絶縁基体と同材質の例えば
アルミナセラミック等の電気絶縁材料からなる絶縁層が
電極パッドの外周部を覆うように被着されている。 【0004】そして、この半導体パッケージは、配線基
板の凹部内に半導体素子を収容固定するとともに、半導
体素子の各電極を凹部内の対応する各配線用メタライズ
導体にボンディングワイヤを介して電気的に接続し、し
かる後、絶縁基体の上面に凹部を覆うようにして蓋体を
接合し、絶縁基体と蓋体とからなる容器内部に半導体素
子を気密に封止することによって、製品としての半導体
装置となる。この半導体装置の外部リード端子を外部電
気回路基板に接続されたソケットに挿入して実装するこ
とで、半導体装置の内部に収納された半導体素子が外部
電気回路の配線導体に電気的に接続されることとなる。 【0005】なお、半導体装置の外部リード端子が挿入
されるソケットは、半導体装置の外部リード端子の並び
に対応した並びの端子挿入孔を有する電気絶縁性の樹脂
から成るガイド板と、このガイド板の下部に配置され、
端子挿入孔に挿入された外部リード端子に接触する金属
から成る接触子とを備えており、半導体装置の外部リー
ド端子を端子挿入孔に絶縁基体の下面がガイド板の上面
に接触するまで挿入することで、外部リード端子と接触
子とが電気的に良好に接続されるようになっている。そ
して、接触子と外部電気回路基板の配線導体とを予め電
気的に接続しておくことにより、半導体パッケージ内の
半導体素子と外部電気回路基板の配線導体とが電気的に
接続される。 【0006】 【発明が解決しようとする課題】しかしながら、近時の
半導体素子の高集積化に伴い、これを収容する半導体パ
ッケージにおいても外部リード端子の端子数が例えば10
00本以上と極めて多数となってきているとともに、半導
体装置の小型化の要求に伴って外部リード端子同士の間
隔も例えば1.27mm以下と極めて狭くなってきている。
そのため、ソケットのガイド板に形成される端子挿入孔
も狭い面積の中に多数形成する必要があり、このように
樹脂から成るガイド板に狭い面積の中に多数の端子挿入
孔が形成されていることから、ガイド板の強度が低下し
てガイド板に反りや変形が発生する。そのようなソケッ
トに半導体装置の外部リード端子を挿入した場合、半導
体パッケージに収容する半導体素子を外部電気回路基板
の配線導体にソケットを介して正常に接続することが困
難であった。そこで、樹脂製のガイド板の上面にガイド
板の端子挿入孔に対応した貫通孔を有する補強のための
金属板を貼り付けてガイド板に反りや変形が発生しない
ようにしたソケットが使用されるようになってきてい
る。 【0007】しかし、樹脂製のガイド板の上面に金属板
を貼り付けたソケットを用いた場合、半導体パッケージ
の外部リード端子をソケットの端子挿入孔に挿入した際
に、外部リード端子の径大部とガイド板の上面に貼りつ
けた金属板とが接触し易くなり、そのような接触がある
と、外部リード端子間で電気的な短絡が発生して半導体
素子の各電極を外部電気回路の配線導体に正常に接続で
きないという問題があった。 【0008】従って、本発明は上記の問題点に鑑み完成
されたものであり、その目的は、外部リード端子をソケ
ットに挿入した際に、外部リード端子間での電気的短絡
がなく、半導体素子の各電極を外部電気回路の配線導体
に正常に接続することができる半導体パッケージを提供
することにある。 【0009】 【課題を解決するための手段】本発明の半導体パッケー
ジは、上面に半導体素子を収容するための凹部が形成さ
れた絶縁基体と、該絶縁基体の下面に形成されたメタラ
イズ層から成る複数の電極パッドと、該電極パッドの外
周部を覆うように前記絶縁基体の下面に被着された絶縁
層と、略円柱状のリードピンの上端に略円板状の径大部
が形成されているとともに該径大部が前記電極パッドに
接合されて前記絶縁基体の下面に垂設された外部リード
端子とを備えた半導体素子収納用パッケージにおいて、
前記絶縁層の下面が前記径大部の下面より下方に位置し
ていることを特徴とする。 【0010】本発明の半導体パッケージによれば、絶縁
基体の下面に複数の電極パッドの外周部を覆うように被
着された絶縁層の下面が、電極パッドに垂設された外部
リード端子の径大部の下面より下方に位置することか
ら、外部リード端子をソケットに挿入した際に、ソケッ
ト上面の金属板と外部リード端子の径大部とが接触する
ことはなく、外部リード端子間は電気的に完全に絶縁さ
れるため、半導体素子の各電極を外部電気回路の配線導
体に正常に接続することができる。 【0011】 【発明の実施の形態】本発明の半導体パッケージにつき
添付の図面に基づいて説明する。図1は本発明の半導体
パッケージについて実施の形態の一例を示す断面図であ
る。同図において、1は絶縁基体、2は蓋体、3は半導
体素子であり、絶縁基体1と蓋体2とで半導体素子3を
収容するための容器が形成される。また、図2は、図1
に示す半導体パッケージの要部拡大断面図である。 【0012】本発明の絶縁基体1は、酸化アルミニウム
質焼結体,窒化アルミニウム質焼結体,ムライト質焼結
体等のセラミックスあるいはガラスセラミックスなどか
らなり、その上面の略中央部には半導体素子3を搭載す
る為の凹部から成る半導体素子搭載部4が形成されてお
り、半導体素子搭載部4の底面には半導体素子3が固着
搭載される。 【0013】この絶縁基体1は、半導体素子3を搭載す
る支持基板となるとともに半導体素子3を収容するため
の容器の一部を形成する。絶縁基体1は、例えば酸化ア
ルミニウム質焼結体から成る場合であれば、まず酸化ア
ルミニウムや酸化珪素,酸化マグネシウム,酸化カルシ
ウム等の原料粉末に適当な有機バインダーや溶剤,可塑
剤,分散剤等を添加混合して泥漿状となし、これを従来
周知のドクターブレード法等のシート成形技術によりシ
ート状となすことによって複数枚のセラミックグリーン
シートを得る。しかる後、このセラミックグリーンシー
トに適当な打ち抜き加工を施してこれらを上下に積層
し、最後に積層されたセラミックグリーンシートを還元
雰囲気中約1600℃の温度で焼成することによって製作さ
れる。 【0014】絶縁基体1には半導体素子搭載部4周辺か
ら絶縁基体1の下面にかけて導出されるタングステン,
モリブデン,マンガン等の金属粉末から成る複数のメタ
ライズ配線層5が被着形成されており、これらメタライ
ズ配線層5の半導体素子搭載部4の周辺部位には半導体
素子3の各電極がボンディングワイヤ6を介して接続さ
れる。このメタライズ配線層5は、後述する電極パッド
8に半導体素子3の各電極を電気的に接続する為のもの
である。メタライズ配線層5は、例えばタングステンか
ら成る場合であれば、タングステン粉末に適当な有機バ
インダー,溶剤,可塑剤等を添加混合して得た金属ペー
ストを、絶縁基体1となるセラミックグリーンシートに
従来周知のスクリーン印刷法により所定パターンに印刷
塗布し、これを絶縁基体1用のセラミックグリーンシー
トとともに焼成することにより、半導体素子搭載部4周
辺から絶縁基体1の下面にかけて被着形成される。 【0015】また、メタライズ配線層5は、その表面に
ニッケルや金等の耐蝕性に優れかつボンディングワイヤ
6との接続性に優れた金属が従来周知のめっき法により
0.1〜20μm程度の厚みに被着されており、これにより
メタライズ配線層5の酸化腐蝕が有効に防止されるとと
もにメタライズ配線層5とボンディングワイヤ6との接
続を容易かつ強固なものとなる。 【0016】さらに、絶縁基体1の下面には、図2に要
部拡大断面図で示すように、メタライズ配線層5と電気
的に接続されたタングステン,モリブデン,マンガン等
の金属粉末から成る多数個の電極パッド8が所定間隔
(1.27mm程度)で配設されている。これら電極パッド
8の形状は通常は円形とされるが、仕様に応じて多角形
等の種々の形状であってもよい。 【0017】これら電極パッド8は、絶縁基体1に後述
する外部リード端子7をロウ付けするための下地金属層
となるものであり、各電極パッド8には多数本の外部リ
ード端子7がそれぞれ銀ロウ等のロウ材を介して接合さ
れ垂設されている。電極パッド8は、メタライズ配線層
5と同様に、例えばタングステン粉末に適当な有機バイ
ンダーや溶剤,可塑剤等を添加混合して得た金属ペース
トを、絶縁基体1となるセラミックグリーンシートに従
来周知のスクリーン印刷法により所定パターン(間隔、
形状、寸法等)に印刷塗布し、これを絶縁基体1用のセ
ラミックグリーンシートとともに焼成することによりそ
の下面に所定間隔で被着形成される。 【0018】また、電極パッド8は、その表面にニッケ
ルや金等の耐蝕性に優れかつ銀ロウ等のロウ材との接合
性に優れる金属が、従来周知のめっき法により 0.1〜20
μmの厚みに被着されており、これにより電極パッド8
の酸化腐蝕が有効に防止されるとともに電極パッド8と
外部リード端子7との接続を容易かつ強固なものとな
る。 【0019】さらに絶縁基体1の下面には、電極パッド
8の中央部を露出させる開口部を有する絶縁層9が電極
パッド8の外周部を覆うようにして、絶縁基体1と同質
のセラミック材料により被着形成されている。この絶縁
層9は、絶縁基体1の下面に電極パッド8の外周部を覆
うように被着されていることにより、絶縁基体1と電極
パッド8との接合強度を高める補強部材として機能する
とともに、後述する外部リード端子7の径大部7aがソ
ケットの上面に接触するのを防止するための保護部材と
して機能する。 【0020】このような絶縁層9は、絶縁基体1用の原
料粉末と同じ原料粉末をペースト状にするとともに、そ
のペーストを絶縁基体1用のセラミックグリーンシート
にスクリーン印刷などにより所定のパターンに印刷塗布
し、それを電極パッド8と同様に絶縁基体1用のセラミ
ックグリーンシートとともに焼成することにより絶縁基
体1の下面に電極パッド8の外周部を覆うようにして被
着形成される。 【0021】なお、この絶縁層9の厚みは、絶縁層9の
下面が後述する外部リード端子7の径大部7aの下面よ
り下方に位置するような厚みとするために100〜300μm
の厚みとすることが好ましい。100μm未満では、外部
リード端子7をソケットに挿入した際に外部リード端子
7の径大部7aとソケット上面との完全な電気的絶縁を
確保することが困難となる。300μmを超えると、半導
体パッケージが不要に厚くなるとともに、そのような厚
みの絶縁層9を重ね塗り等によって効率よく形成するこ
とが困難となる。絶縁層9の厚みを100〜300μmとする
には、絶縁層9用のペーストを絶縁基体1用のセラミッ
クグリーンシートに印刷塗布する際に、複数回重ね塗り
をすればよい。 【0022】また、電極パッド8に垂設された外部リー
ド端子7は、例えば鉄−ニッケル−コバルト合金や鉄−
ニッケル合金等の金属から成り、略円柱状のリードピン
の上端に略円板状の径大部7aを有している。そして、
この径大部7aの上面を電極パッド8に突き当てて銀−
銅合金等から成るロウ材を介してろう付けすることによ
って、絶縁基体1の下面に垂設される。この外部リード
端子7は、半導体パッケージ内部に収容する半導体素子
3を外部電気回路基板に電気的に接続するための端子と
して機能し、外部リード端子7を外部電気回路基板に接
続されたソケットに挿入することによって、半導体パッ
ケージ内部に収容された半導体素子3が外部電気回路に
電気的に接続されることとなる。 【0023】なお、この外部リード端子7も、その表面
にニッケルや金等の耐蝕性に優れかつ半田との接合性に
優れる金属が従来周知のめっき法により 0.1〜20μmの
厚みに被着されており、これにより外部リード端子7の
酸化腐蝕が有効に防止される。 【0024】そして、本発明においては、絶縁層9の下
面が、絶縁基体1の下面に垂設された外部リード端子7
の上端に形成された略円板状の径大部7aの下面より下
方に位置しており、これにより、外部リード端子7をソ
ケットに挿入した場合、ソケット上面の金属板と外部リ
ード端子7の径大部7aとは接触することがない。その
結果、各外部リード端子7と金属板との間は電気的に完
全に絶縁されるため、半導体素子3の各電極を外部電気
回路の配線導体に正常に接続できる。このように、絶縁
層9の下面が外部リード端子7の径大部7aの下面より
も下方に位置するようにするには、絶縁層9の厚みを径
大部7aの厚みよりも十分に厚くすればよい。 【0025】また、絶縁層9に設けた開口部の内側面を
上端から下端に向かうにつれて外側に広がる形状として
おくのがよく、電極パッド8や外部リード端子7の表面
にニッケルや金等の金属をめっき法により被着させる際
にめっき液が絶縁層9の開口部内に良好に行き渡り、そ
の結果、電極パッド8や径大部7aの表面にニッケルや
金等の金属を良好に被着させることができる。絶縁層9
に設けた開口部の内側面を上記の形状とするには、絶縁
層9を形成する際に絶縁基体1用のセラミックグリーン
シートに絶縁層9用のペーストを複数回重ね塗りすると
きに、それらペースト層における開口径が順次大きくな
るように印刷塗布すればよい。 【0026】また、絶縁層9の下面は、外部リード端子
7の径大部7aの下面より50〜200μm下方に位置
することが好ましい。50μm未満の場合、外部リード
端子7をソケットに挿入した際に外部リード端子7の径
大部7aとソケット上面との完全な電気的絶縁を確保す
ることが困難となる。200μmを超えると、半導体パ
ッケージが不要に厚くなるとともに、そのような厚みの
絶縁層9を効率よく形成することが困難となる。 【0027】かくして、本発明の半導体パッケージによ
れば、絶縁基体1の半導体素子搭載部4底面に半導体素
子3を接合剤を介して接合固定するとともに、半導体素
子3の各電極をボンディングワイヤ6を介してメタライ
ズ配線層5に電気的に接続させ、しかる後、絶縁基体1
の上面に蓋体2をロウ材やガラス,樹脂等の封止材を介
して接合させ、絶縁基体1と蓋体2とから成る容器の内
部に半導体素子3を気密に封止することによって製品と
しての半導体装置となる。そして、この半導体装置は、
その外部リード端子7を外部電気回路基板に接続された
ソケットへ挿入することにより、外部リード端子7とソ
ケット上面の金属板との接触および外部リード端子7間
での電気的短絡が発生せずに外部電気回路基板に実装さ
れ、内部に収容する半導体素子3が外部電気回路に正常
に接続されることとなる。 【0028】なお、本発明は上述の実施の形態に限定さ
れるものではなく、本発明の要旨を逸脱しない範囲内で
種々の変更を施すこと何等差し支えない。 【0029】 【発明の効果】本発明は、半導体素子を収容するための
絶縁基体の下面に形成され、複数の電極パッドの外周部
を覆うように被着された絶縁層の下面が、絶縁基体の下
面に垂設された外部リード端子の上端に形成された径大
部の下面より下方に位置することから、外部リード端子
をソケットに挿入した際に、ソケット上面の金属板と外
部リード端子の径大部とが接触することはなく、外部リ
ード端子間は電気的に完全に絶縁されるため、半導体素
子の各電極を外部電気回路の配線導体に正常に接続する
ことができる。
【図面の簡単な説明】 【図1】本発明の半導体パッケージについて実施の形態
の一例を示す断面図である。 【図2】図1の半導体パッケージの要部拡大断面図であ
る。 【符号の説明】 1:絶縁基体 2:蓋体 3:半導体素子 7:外部リード端子 8:電極パッド 9:絶縁層

Claims (1)

  1. 【特許請求の範囲】 【請求項1】 上面に半導体素子を収容するための凹部
    が形成された絶縁基体と、該絶縁基体の下面に形成され
    たメタライズ層から成る複数の電極パッドと、該電極パ
    ッドの外周部を覆うように前記絶縁基体の下面に被着さ
    れた絶縁層と、略円柱状のリードピンの上端に略円板状
    の径大部が形成されているとともに該径大部が前記電極
    パッドに接合されて前記絶縁基体の下面に垂設された外
    部リード端子とを備えた半導体素子収納用パッケージに
    おいて、前記絶縁層の下面が前記径大部の下面より下方
    に位置していることを特徴とする半導体素子収納用パッ
    ケージ。
JP2001394118A 2001-12-26 2001-12-26 半導体素子収納用パッケージ Pending JP2003197804A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001394118A JP2003197804A (ja) 2001-12-26 2001-12-26 半導体素子収納用パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001394118A JP2003197804A (ja) 2001-12-26 2001-12-26 半導体素子収納用パッケージ

Publications (1)

Publication Number Publication Date
JP2003197804A true JP2003197804A (ja) 2003-07-11

Family

ID=27600941

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001394118A Pending JP2003197804A (ja) 2001-12-26 2001-12-26 半導体素子収納用パッケージ

Country Status (1)

Country Link
JP (1) JP2003197804A (ja)

Similar Documents

Publication Publication Date Title
JP3210835B2 (ja) 半導体素子収納用パッケージ
JP3526508B2 (ja) 半導体素子収納用パッケージ
JP2001102502A (ja) イメージセンサ素子収納用パッケージ
JP2003197804A (ja) 半導体素子収納用パッケージ
JPH0741162Y2 (ja) 半導体素子収納用パッケージ
JP4803917B2 (ja) 圧力検出装置用パッケージ
JP3406710B2 (ja) 半導体素子収納用パッケージ
JP4514318B2 (ja) 半導体素子収納基板
JP4794073B2 (ja) 圧力検出装置用パッケージ
JP4713029B2 (ja) 圧力検出装置用パッケージ
JP3181011B2 (ja) 半導体素子収納用パッケージ
JP3181013B2 (ja) 半導体素子収納用パッケージ
JP2728565B2 (ja) 半導体素子収納用パッケージの製造方法
JP3176267B2 (ja) 半導体素子収納用パッケージ
JP3631664B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP3420362B2 (ja) 半導体装置の実装構造
JP3950950B2 (ja) セラミック配線基板の製造方法
JP2541762Y2 (ja) 半導体素子収納用パッケージ
JP2728584B2 (ja) 半導体装置の製造方法
JP3323010B2 (ja) 半導体素子収納用パッケージ
JP4789357B2 (ja) 圧力検出装置用パッケージ
JPH1074856A (ja) 半導体素子収納用パッケージ
JP2565037Y2 (ja) 半導体素子収納用パッケージ
JP2003110041A (ja) 電子部品収納用パッケージ
JP3297603B2 (ja) 半導体素子収納用パッケージ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040607

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051129

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051206

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060203

A02 Decision of refusal

Effective date: 20060228

Free format text: JAPANESE INTERMEDIATE CODE: A02