JP2003188276A - 半導体素子のcmos及びその製造方法 - Google Patents
半導体素子のcmos及びその製造方法Info
- Publication number
- JP2003188276A JP2003188276A JP2002279826A JP2002279826A JP2003188276A JP 2003188276 A JP2003188276 A JP 2003188276A JP 2002279826 A JP2002279826 A JP 2002279826A JP 2002279826 A JP2002279826 A JP 2002279826A JP 2003188276 A JP2003188276 A JP 2003188276A
- Authority
- JP
- Japan
- Prior art keywords
- well
- oxide film
- cmos
- semiconductor device
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 68
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 42
- 230000002093 peripheral effect Effects 0.000 claims abstract description 47
- 238000000034 method Methods 0.000 claims abstract description 43
- 239000000758 substrate Substances 0.000 claims abstract description 21
- 150000004767 nitrides Chemical class 0.000 claims abstract description 19
- 238000005121 nitriding Methods 0.000 claims abstract description 6
- 239000012535 impurity Substances 0.000 claims description 41
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 28
- 229910052751 metal Inorganic materials 0.000 claims description 27
- 239000002184 metal Substances 0.000 claims description 27
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 4
- 229910018072 Al 2 O 3 Inorganic materials 0.000 claims description 3
- 238000010438 heat treatment Methods 0.000 claims 2
- 238000000752 ionisation method Methods 0.000 claims 1
- 239000010408 film Substances 0.000 description 74
- 238000005468 ion implantation Methods 0.000 description 13
- 150000002500 ions Chemical class 0.000 description 12
- 125000006850 spacer group Chemical group 0.000 description 9
- 239000007789 gas Substances 0.000 description 8
- 238000007796 conventional method Methods 0.000 description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- 229910052796 boron Inorganic materials 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 238000001259 photo etching Methods 0.000 description 5
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 4
- 238000002955 isolation Methods 0.000 description 4
- 230000009977 dual effect Effects 0.000 description 3
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- 101001135826 Homo sapiens Serine/threonine-protein phosphatase 2A activator Proteins 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 101710204573 Protein phosphatase PP2A regulatory subunit B Proteins 0.000 description 1
- 102100036782 Serine/threonine-protein phosphatase 2A activator Human genes 0.000 description 1
- 229910004156 TaNx Inorganic materials 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- -1 boron ions Chemical class 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823857—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
素子の特性、収率及び信頼性を向上させる半導体素子の
CMOS及びその製造方法を提供する。 【解決手段】 周辺回路部のnウェル57及びpウェル
及びセル部のpウェル55が備えられる半導体基板51
上にゲート酸化膜59を形成するステップと、前記周辺
回路部のnウェルとセル部のpウェル上部のゲート酸化
膜表面を窒化させるステップと、前記ゲート酸化膜上に
ゲート電極69を形成するステップとからなる。
Description
OS(Complementary MetalOxi
de Semiconductor)及びその製造方法
に関するものであり、特に、セル(Cell)部NMO
Sと周辺回路部PMOSのゲート酸化膜をDPN(De
coupled Plasma Nitridatio
n)処理してゲート酸化膜表面に窒化膜を形成すること
で素子の特性、収率及び信頼性を向上させる半導体素子
のCMOS及びその製造方法に関する。
るPMOSと、高速動作特性に優れるNMOSを対称に
構成したもので、集積度が低く製造工程が複雑である
が、消費電力が著しく少ないという利点がある。
回路部を示した平面図である。先ず、CMOSでセル部
100のNMOSは素子の動作時オフ電流を減らすため
にしきい電圧を約+1Vにしなければならず、周辺回路
部200のPMOSとNMOSは動作速度を大きくする
ために各々しきい電圧が約−/+0.5V以下にしなけ
ればならないので、個別的なマスク作業と過剰イオン注
入工程が必要でその製造工程が複雑である。
点、薄膜形成の容易性、線パターン形成の容易性、酸化
雰囲気に対する安定性及び平坦化が容易である等の特性
を有する多結晶シリコン層に形成する。前記ゲート電極
は、NMOS及びPMOS領域に全てn+多結晶シリコ
ンを用いているが、PMOS領域ではカウントドーピン
グによるベリッドチャネル(Buried chann
el)が形成されるのでショート(short)チャネ
ル効果及び漏洩電流が増大されるという問題点がある。
ゲート電極をNMOS領域にはn+多結晶シリコンに形
成し、PMOS領域にp+多結晶シリコンに形成するデ
ュアルゲート電極を用いてNMOS及びPMOS領域の
全てに表面チャネルを形成したものが提案された。図2
乃至図6は、従来技術による半導体素子のCMOS製造
方法を説明するための断面図であって、“A”はセル部
NMOSが形成される領域を示したものであり、“B”
は周辺回路部PMOSが形成される領域を示したもので
あり、“C”は周辺回路部NMOSが形成される領域を
示したものである。
領域を定義する素子分離膜13を形成する。また、イオ
ン注入マスクを用いてp型及びn型不純物を半導体基板
11に選択的に注入しドライブイン(Drive−i
n)工程を行ってpウェル15とnウェル17を形成す
る。図3を参照すると、熱酸化工程にて半導体基板11
上に第1酸化膜19を成長させた後、全面にしきい電圧
調節用不純物イオンを注入する。ここで、第1酸化膜1
9はしきい電圧調節用不純物のイオン注入工程時、半導
体基板11の表面欠陥の発生を防止する。
し、全面に第2酸化膜21とドーピングされない多結晶
シリコン層23を形成する。また、nウェルマスク(図
示省略)を用いたイオン注入工程でpウェル15上側の
多結晶シリコン層23にリン(P)イオン又は砒素(A
s)イオンのようなn型不純物イオンをドーピングす
る。次にpウェルマスクを用いたイオン注入工程でnウ
ェル17上側の多結晶シリコン層23に硼素(B)イオ
ン又はBF2イオンのようなp型不純物をドーピングす
る。
上に金属層29を形成する。また、ゲート電極用マスク
を用いたフォトエッチング工程で金属層29、多結晶シ
リコン層23及び第2酸化膜21をエッチングして各p
ウェル15とnウェル17上側に第2酸化膜21のゲー
ト酸化膜とゲート電極31を形成する。ここで、ゲート
電極31は多結晶シリコン層23と金属層29とが積層
されて形成される。
省略)を用いた低濃度のn型不純物のイオン注入及びド
ライブイン工程を行うことによってゲート電極31両側
のpウェル15表面内に低濃度n型不純物領域33を形
成する。また、pウェルマスク(図示省略)を用いた低
濃度のp型不純物のイオン注入及びドライブイン工程を
行うことによってゲート電極31両側のnウェル17表
面内に低濃度p型不純物領域35を形成する。
7を形成する。その後、nウェルマスク(図示省略)を
用いた高濃度のn型不純物のイオン注入及びドライブイ
ン工程を行うことによって窒化膜スペーサ37の一側の
pウェル15表面に高濃度n型不純物領域39を形成す
る。
た高濃度のp型不純物のイオン注入及びドライブイン工
程を行うことによって窒化膜スペーサ37の一側のnウ
ェル17表面に高濃度p型不純物領域41を形成する。
CMOS及びその製造方法は、デュアル多結晶シリコン
ゲート電極を形成するために次のような理由によって素
子の特性が低下される問題があった。PMOS領域のp
+多結晶シリコン層ゲート電極でゲート酸化膜部位で硼
素の活性化が成されないので、CMOSの多結晶シリコ
ンゲート電極でゲート電極の枯渇効果(Gate de
pletion effect)が発生して反転キャパ
シタンスを減少させ、しきい電圧を増加させる。
残存する硼素イオンが、ゲート酸化膜を通過して半導体
基板のチャネル領域に拡散する硼素浸透現象が発生し、
フラットバンド電圧及びしきい電圧を変化させGOI
(Ggate Oxide Integrality)
特性を低下させる。
従来の半導体素子のCMOS及びその製造方法における
問題点に鑑みてなされたものであって、本発明の目的
は、セル部NMOSと周辺回路部PMOSのゲート酸化
膜をDPN処理してゲート酸化膜表面に窒化膜を形成
し、表面チャネルを有するシングルゲートCMOSを形
成してn+多結晶シリコン層のゲート電極を用いた場合
にも過剰にイオンを注入する工程を経ることなく、セル
部NMOSのしきい電圧を約+0.9Vにし、周辺回路
部PMOSのしきい電圧を約−0.5V以下にし、周辺
回路部NMOSのしきい電圧を約+0.5V以下にし
て、表面チャネルのCMOSを容易に形成できる半導体
素子のCMOS及びその製造方法を提供することにあ
る。
になされた本発明による半導体素子のCMOS製造方法
は、周辺回路部のnウェル及びpウェル及びセル部のp
ウェルが備えられる半導体基板上にゲート酸化膜を形成
するステップと、前記周辺回路部のnウェルとセル部の
pウェル上部のゲート酸化膜表面を窒化させるステップ
と、前記ゲート酸化膜上にゲート電極を形成するステッ
プとからなることを特徴とする。
による半導体素子のCMOSは、周辺回路部のnウェル
とpウェル及びセル部のpウェルが備えられる半導体基
板と、前記半導体基板上に形成されるゲート酸化膜と、
前記周辺回路部のnウェルとセル部のpウェル上部の表
面に、ゲート酸化膜表面を窒化させて形成される窒化膜
と、前記ゲート酸化膜上に形成されたゲート電極とから
なることを特徴とする。
路部PMOSのゲート酸化膜をDPN処理してゲート酸
化膜表面に窒化膜を形成することにより、表面チャネル
を有するシングルゲートCMOSを形成してn+多結晶
シリコン層のゲート電極を用いた場合にも過剰にイオン
を注入する工程を経ることなく、セル部NMOSのしき
い電圧を約+0.9Vにし、周辺回路部PMOSのしき
い電圧を約−0.5V以下にし、周辺回路部NMOSが
約+0.5以下のしきい電圧を有するようにするもので
ある。
CMOS及びその製造方法の実施の形態の具体例を図面
を参照しながら説明する。
る半導体素子のCMOS及びその製造方法を説明するた
めの断面図であって、“A”はセル部NMOSが形成さ
れる領域を示したものであり、“B”は周辺回路部NM
OSが形成される領域を示したものであり、“C”は周
辺回路部PMOSが形成される領域を示したものであ
る。
領域を定義する素子分離膜53を形成する。また、イオ
ン注入マスクを用いてp型及びn型不純物を半導体基板
51に選択的にイオン注入し、ドライブイン工程を行っ
てpウェル55とnウェル57を形成する。その後、半
導体基板51を熱酸化させてゲート酸化膜である第1酸
化膜59を5〜100Åの厚さで成長させる。この時、
第1酸化膜59を、熱酸化膜でない膜として多結晶シリ
コンと反応性のないAl203、HfO2、Hf、Si
O2及び、Zr、SiO2などの、高誘電膜にて形成す
ることもできる。
1感光膜を塗布し第1感光膜を周辺回路部NMOSが形
成される領域(B)の上側だけに残るように露光及び現
像して第1感光膜パターン61を形成する。次に、第1
感光膜パターン61をマスクにDPN工程で、セル部N
MOSが形成される領域(A)と周辺回路部PMOSが
形成される領域(C)の第1酸化膜59表面を窒化膜6
3に変化させる。この時、DPN処理工程は0〜400
℃の温度、5〜20mTのチャンバ真空度、100〜7
00WのRFプラズマパワー及び10〜500sccm
流量の窒素ガス特にN2を用いた条件下で50〜100
秒の間行う。
に、NH3、N2O、NF3及びNOの気体のうちか
ら、選択された一つの気体を用いて行うか、前記気体を
混合して用いることもできる。また、ゲート酸化膜59
のDPN処理後、N2、Ar及び真空のうちから、選択
された一つの雰囲気で100〜800℃の温度で1〜3
0分間、全面を熱処理する。
1を除去し、ゲート酸化膜59を含む全面に各々100
〜1000Åの厚さで多結晶シリコン層65と金属層6
7を形成する。ここで、多結晶シリコン層65は、4.
1〜4.3eVの仕事関数を有するn型不純物がドーピ
ングされた多結晶シリコン層にて形成する。また、金属
層67は、W/WN層にて形成しゲート抵抗を低下させ
る役割を果たす。また、上記金属層67の代わりにシリ
サイドにて形成することもできる。
を用いたフォトエッチング工程で金属層67と多結晶シ
リコン層65をエッチングする。ここで、ゲート電極用
マスクを用いたフォトエッチング工程でセル部NMOS
が形成される領域(A)、周辺回路部NMOSが形成さ
れる領域(B)及び、周辺回路部PMOSが形成される
領域(C)各々の半導体基板51上に多結晶シリコン層
65と金属層67が積層されたゲート電極69が形成さ
れる。
成される領域(A)と、周辺回路部NMOSが形成され
る領域(B)のゲート電極69両側のpウェル55の表
面に低濃度n型不純物イオンを注入して低濃度n型不純
物領域71を形成する。また、周辺回路部PMOSが形
成される領域(C)のゲート電極69両側のnウェル5
7表面に低濃度p型不純物をイオン注入して低濃度p型
不純物領域73を形成する。
ーサ75を形成する。次に、セル部NMOSが形成され
る領域(A)の窒化膜スペーサ75の一側と周辺回路部
NMOSが形成される領域(B)のpウェル55表面に
高濃度n型不純物イオンを注入して高濃度n型不純物領
域77を形成し、LDD(Lightly Doped
Drain)構造のn型ソース/ドレイン不純物領域
を形成する。その後、窒化膜スペーサ75の一側の周辺
回路部PMOSが形成される領域(C)のnウェル57
表面に高濃度p型不純物イオンを注入して高濃度p型不
純物領域79を形成し、LDD構造のp型ソース/ドレ
イン不純物領域を形成する。
による半導体素子のCMOS及びその製造方法を示した
図であって、“A”はセル部NMOSが形成される領域
を示したものであり、“B”は周辺回路部NMOSが形
成される領域を示したものであり、“C”は周辺回路部
PMOSが形成される領域を示したものである。
性領域を定義する素子分離膜53を形成した後、イオン
注入マスクを用いてp型及びn型不純物を半導体基板5
1に選択的にイオン注入し、ドライブイン工程を行って
pウェル55とnウェル57を形成する。その後、半導
体基板51を熱酸化させてゲート酸化膜である第1酸化
膜59を5〜100Åの厚さで成長させる。この時、第
1酸化膜59を、熱酸化膜でない膜として多結晶シリコ
ンと反応性のないAl203、HfO2、Hf、SiO
2及び、Zr、SiO2などの高誘電膜にて形成するこ
ともできる。
第1感光膜を塗布し、第1感光膜を周辺回路部NMOS
が形成される領域(B)の上側にだけ残るように露光及
び現像して第1感光膜パターン61を形成する。次に、
第1感光膜パターン61をマスクにDPN工程を用い
て、セル部NMOSが形成される領域(A)と周辺回路
部PMOSが形成される領域(C)の第1酸化膜59表
面を窒化膜63に変化させる。この時、DPN処理工程
は0〜4000℃の温度、5〜20mTのチャンバ真空
度、100〜700WのRFプラズマパワー及び10〜
500sccm流量のN2を用いた条件下で50〜10
0秒の間行う。
NH3、N2O、NF3及びNOの気体のうちから、選
択された一つの気体を用いて行うか、前記気体を混合し
て用いることもできる。また、前記ゲート酸化膜59の
DPN処理後N2、Ar及び真空のうちから、選択され
た一つの雰囲気で100〜800℃の温度で1〜30分
間、全面を熱処理する。
61を除去し、ゲート酸化膜59を含む全面に各々10
0〜1000Åの厚さで第1金属層64と第2金属層6
6を順に形成する。ここで、第1金属層64は、4.1
〜4.3eVの仕事関数を有するTaNx、TaSix
Ny、Taなどの金属層にて形成することができ、第2
金属層66は、W/WN層にて形成されるのが望まし
く、ゲート抵抗を低下させる。また、第2金属層66の
代わりにシリサイドにて形成することもできる。
を用いたフォトエッチング工程で第2金属層66と第1
金属層64をエッチングする。ここで、ゲート電極用マ
スクを用いたフォトエッチング工程でセル部NMOSが
形成される領域(A)、周辺回路部NMOSが形成され
る領域(B)及び、周辺回路部PMOSが形成される領
域(C)各々の半導体基板51上に第1、第2金属層6
4、66が積層されたゲート電極69が形成される。
成される領域(A)と、周辺回路部NMOSが形成され
る領域(B)のゲート電極69両側のpウェル55の表
面に低濃度n型不純物をイオン注入して低濃度n型不純
物領域71を形成する。また、周辺回路部PMOSが形
成される領域(C)のゲート電極69両側のnウェル5
7表面に低濃度p型不純物をイオン注入して低濃度p型
不純物領域73を形成する。
ーサ75を形成する。次に、セル部NMOSが形成され
る領域(A)の窒化膜スペーサ75の一側と周辺回路部
NMOSが形成される領域(B)のゲート電極69の両
側のpウェル55表面に高濃度n型不純物を注入して高
濃度n型不純物領域77を形成することでLDD構造の
n型ソース/ドレイン不純物領域を形成する。その後、
窒化膜スペーサ75の一側の周辺回路部PMOSが形成
される領域(C)のnウェル57表面に高濃度p型不純
物イオンを注入して高濃度p型不純物領域79を形成
し、LDD構造のp型ソース/ドレイン不純物領域を形
成する。
無によるMOSのC−V(Capacitance V
oltage)曲線を示したグラフであり、図18は、
DPN処理されないゲート酸化膜を有するNMOSのD
it特性を示したグラフであり、図19は、DPN処理
されたゲート酸化膜を有するNMOSのDit特性を示
したグラフである。図17を参照すると、DPN処理さ
れたゲート酸化膜を有するNMOSのしきい電圧がDP
N処理されないゲート酸化膜を有するNMOSのしきい
電圧より+0.4〜+0.5V増加していることが分か
る。
PN処理されないゲート酸化膜を有するNMOSのD
it特性(1×1010/eVcm2)よりDPN処理
されたゲート酸化膜を有するNMOSのDit特性(1
×1011/eVcm2)のほうが優れていることが分
かる。
のではない。本発明の技術的範囲から逸脱しない範囲内
で多様に変更実施することが可能である。
体素子のCMOS及びその製造方法によれば、セル部N
MOSと周辺回路部PMOSのゲート酸化膜をDPN処
理してゲート酸化膜表面に窒化膜を形成し、表面チャネ
ルを有するシングルゲートCMOSを形成して以下のよ
うな効果がある。第一に、n+多結晶シリコン層のゲー
ト電極を用いた場合にも過剰のイオン注入の工程無しに
セル部NMOSのしきい電圧を約+0.9Vにし、周辺
回路部PMOSのしきい電圧を約−0.5V以下にし、
周辺回路部NMOSのしきい電圧を約+0.5V以下に
して表面チャネルのCMOSを容易に形成できる。第二
に、セル部NMOSは前記DPN処理されたゲート酸化
膜によって+0.9Vのしきい電圧を有するので+0.
9Vのしきい電圧を有するために別にバックバイアスを
印加することがなく低電力消費の素子を形成できる。
圧調節のためのイオン注入工程が不要であるので工程が
単純化される。第四に、ゲート電極形成時、ドーピング
工程を用いることがなく従来のデュアル多結晶シリコン
ゲート電極から発生したゲート電極の枯渇効果及び硼素
浸透現象を防止することができる。
た平面図である。
を説明するための断面図である。
を説明するための断面図である。
を説明するための断面図である。
を説明するための断面図である。
を説明するための断面図である。
S製造方法を説明するための断面図である。
S製造方法を説明するための断面図である。
S製造方法を説明するための断面図である。
OS製造方法を説明するための断面図である。
OS製造方法を説明するための断面図である。
OS製造方法を説明するための断面図である。
OS製造方法を説明するための断面図である。
OS製造方法を説明するための断面図である。
OS製造方法を説明するための断面図である。
OS製造方法を説明するための断面図である。
SのC−V曲線を示したグラフである。
MOSのDit特性を示したグラフである。
OSのDit特性を示したグラフである。
Claims (14)
- 【請求項1】 周辺回路部のnウェル及びpウェル及び
セル部のpウェルが備えられる半導体基板上にゲート酸
化膜を形成するステップと、 前記周辺回路部のnウェルとセル部のpウェル上部のゲ
ート酸化膜表面を窒化させるステップと、 前記ゲート酸化膜上にゲート電極を形成するステップと
からなることを特徴とする半導体素子のCMOS製造方
法。 - 【請求項2】 前記ゲート酸化膜は、5〜100Åの厚
さで形成することを特徴とする請求項1に記載の半導体
素子のCMOS製造方法。 - 【請求項3】 前記周辺回路部のnウェルとセル部のp
ウェル上部のゲート酸化膜表面を窒化させるステップ
で、前記ゲート酸化膜を、0〜400℃の温度、5〜2
0mTorrのチャンバ真空度、100〜700WのR
Fプラズマパワーを用いた条件下で50〜100秒の間
DPN(Decoupled Plasma Nitr
idation)処理し、さらに後続熱処理工程を行っ
て、前記ゲート酸化膜表面を窒化させることを特徴とす
る請求項1に記載の半導体素子のCMOS製造方法。 - 【請求項4】 前記DPN処理時、N2、NH3、N2
0、NF2及びNO気体のうちから選択された一つの気
体を流量10〜500sccm(standard c
c/min)にて流すことを特徴とする請求項3に記載
の半導体素子のCMOS製造方法。 - 【請求項5】 前記後続熱処理工程は、N2、Ar及び
真空のうちから選択された少なくとも一つ、又はこれら
の混合ガスの雰囲気で、100〜800℃の温度で1〜
30分間行うことを特徴とする請求項3に記載の半導体
素子のCMOS製造方法。 - 【請求項6】 前記ゲート酸化膜を、高誘電膜に形成す
ることを特徴とする請求項1に記載の半導体素子のCM
OS製造方法。 - 【請求項7】 前記高誘電膜は、Al203、Hf
O2、Hf、SiO2、Zr、及びSiO2のうちから
選択された一つによって誘電膜に形成することを特徴と
する請求項6に記載の半導体素子のCMOS製造方法。 - 【請求項8】 前記ゲート電極は、多結晶シリコン層/
金属層の積層構造にて形成することを特徴とする請求項
1に記載の半導体素子のCMOS製造方法。 - 【請求項9】 前記多結晶シリコン層は、4.1〜4.
3eVの仕事関数を有するn型不純物がドーピングされ
た多結晶シリコン層にて形成することを特徴とする請求
項8に記載の半導体素子のCMOS製造方法。 - 【請求項10】 前記金属層は、W/WN層にて形成す
ることを特徴とする請求項8に記載の半導体素子のCM
OS製造方法。 - 【請求項11】 前記ゲート電極は、第1及び第2金属
層の積層構造にて形成することを特徴とする請求項1に
記載の半導体素子のCMOS製造方法。 - 【請求項12】 前記第1金属層は、4.1〜4.3e
Vの仕事関数を有するTaNx、TaSixNy及びT
aのうちから選択された一つの金属層にて形成すること
を特徴とする請求項11に記載の半導体素子のCMOS
製造方法。 - 【請求項13】 前記第2金属層は、W/WN層にて形
成することを特徴とする請求項11に記載の半導体素子
のCMOS製造方法。 - 【請求項14】 周辺回路部のnウェルとpウェル及び
セル部のpウェルが備えられる半導体基板と、 前記半導体基板上に形成されるゲート酸化膜と、 前記周辺回路部のnウェルとセル部のpウェル上部の表
面に、ゲート酸化膜表面を窒化させて形成される窒化膜
と、 前記ゲート酸化膜上に形成されたゲート電極とからなる
ことを特徴とする半導体素子のCMOS。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2001-0067849A KR100400323B1 (ko) | 2001-11-01 | 2001-11-01 | 반도체 소자의 시모스(cmos) 및 그의 제조 방법 |
KR2001-067849 | 2001-11-01 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003188276A true JP2003188276A (ja) | 2003-07-04 |
JP4271920B2 JP4271920B2 (ja) | 2009-06-03 |
Family
ID=19715604
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002279826A Expired - Fee Related JP4271920B2 (ja) | 2001-11-01 | 2002-09-25 | 半導体素子のcmos及びその製造方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US6828185B2 (ja) |
JP (1) | JP4271920B2 (ja) |
KR (1) | KR100400323B1 (ja) |
CN (1) | CN1215554C (ja) |
TW (1) | TW578270B (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005277367A (ja) * | 2004-03-22 | 2005-10-06 | Hynix Semiconductor Inc | 電荷トラップを有するゲート誘電体を含む揮発性メモリセルトランジスタ及びその製造方法 |
CN100435320C (zh) * | 2003-09-09 | 2008-11-19 | 国际商业机器公司 | 用于分别优化在同一半导体芯片内的pmos和nmos晶体管的薄栅极电介质的方法以及由此制造的器件 |
US7638443B2 (en) | 2006-11-14 | 2009-12-29 | Asm Japan K.K. | Method of forming ultra-thin SiN film by plasma CVD |
JP2011009541A (ja) * | 2009-06-26 | 2011-01-13 | Renesas Electronics Corp | 半導体装置およびその製造方法 |
Families Citing this family (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20030044394A (ko) * | 2001-11-29 | 2003-06-09 | 주식회사 하이닉스반도체 | 듀얼 게이트절연막을 구비한 반도체소자의 제조 방법 |
US7155397B2 (en) * | 2002-01-22 | 2006-12-26 | Medco Health Solutions, Inc. | Apparatus and method for managing prescription benefits |
JP4004040B2 (ja) | 2002-09-05 | 2007-11-07 | 株式会社東芝 | 半導体装置 |
US6803611B2 (en) * | 2003-01-03 | 2004-10-12 | Texas Instruments Incorporated | Use of indium to define work function of p-type doped polysilicon |
TW589706B (en) * | 2003-07-11 | 2004-06-01 | Nanya Technology Corp | Method for forming a bottle trench |
JP2005183783A (ja) * | 2003-12-22 | 2005-07-07 | Seiko Epson Corp | 半導体装置の製造方法 |
US7138691B2 (en) * | 2004-01-22 | 2006-11-21 | International Business Machines Corporation | Selective nitridation of gate oxides |
US7381619B2 (en) * | 2004-04-27 | 2008-06-03 | Taiwan Semiconductor Manufacturing Company, Ltd. | Dual work-function metal gates |
TWI367560B (en) * | 2004-07-05 | 2012-07-01 | Samsung Electronics Co Ltd | Integrated circuit devices including a dual gate stack structure and methods of forming the same |
KR101128689B1 (ko) * | 2004-07-29 | 2012-03-26 | 매그나칩 반도체 유한회사 | 선택적 플라즈마 질화처리를 이용한 이미지센서 |
KR100611784B1 (ko) * | 2004-12-29 | 2006-08-10 | 주식회사 하이닉스반도체 | 다중 게이트절연막을 갖는 반도체장치 및 그의 제조 방법 |
US7265065B2 (en) | 2005-04-29 | 2007-09-04 | United Microelectronics Corp. | Method for fabricating dielectric layer doped with nitrogen |
JP4718894B2 (ja) * | 2005-05-19 | 2011-07-06 | 株式会社東芝 | 半導体装置の製造方法 |
US7282401B2 (en) | 2005-07-08 | 2007-10-16 | Micron Technology, Inc. | Method and apparatus for a self-aligned recessed access device (RAD) transistor gate |
US7700441B2 (en) * | 2006-02-02 | 2010-04-20 | Micron Technology, Inc. | Methods of forming field effect transistors, methods of forming field effect transistor gates, methods of forming integrated circuitry comprising a transistor gate array and circuitry peripheral to the gate array, and methods of forming integrated circuitry comprising a transistor gate array including first gates and second grounded isolation gates |
US7602001B2 (en) | 2006-07-17 | 2009-10-13 | Micron Technology, Inc. | Capacitorless one transistor DRAM cell, integrated circuitry comprising an array of capacitorless one transistor DRAM cells, and method of forming lines of capacitorless one transistor DRAM cells |
KR100906058B1 (ko) * | 2007-11-05 | 2009-07-03 | 주식회사 동부하이텍 | 반도체 소자의 다중 게이트 절연막 형성 방법 |
TWI385762B (zh) * | 2008-09-22 | 2013-02-11 | Nyquest Technology Corp | 半導體之製造方法(二) |
KR101486425B1 (ko) | 2008-11-19 | 2015-01-27 | 삼성전자주식회사 | 듀얼 게이트 반도체 장치의 제조방법 |
US7977180B2 (en) * | 2008-12-08 | 2011-07-12 | GlobalFoundries, Inc. | Methods for fabricating stressed MOS devices |
FR2965660A1 (fr) * | 2010-10-04 | 2012-04-06 | St Microelectronics Crolles 2 | Procédé de fabrication d'au moins trois transistors présentant trois tensions de seuil différentes |
US8329525B2 (en) | 2010-10-04 | 2012-12-11 | Stmicroelectronics, Inc. | Method for fabricating at least three metal-oxide semiconductor transistors having different threshold voltages |
US8551876B2 (en) * | 2011-08-18 | 2013-10-08 | United Microelectronics Corp. | Manufacturing method for semiconductor device having metal gate |
US9177868B2 (en) | 2014-03-28 | 2015-11-03 | International Business Machines Corporation | Annealing oxide gate dielectric layers for replacement metal gate field effect transistors |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5981324A (en) * | 1996-10-23 | 1999-11-09 | Samsung Electronics Co., Ltd. | Methods of forming integrated circuits having memory cell arrays and peripheral circuits therein |
US6048769A (en) * | 1997-02-28 | 2000-04-11 | Intel Corporation | CMOS integrated circuit having PMOS and NMOS devices with different gate dielectric layers |
FR2775120B1 (fr) * | 1998-02-18 | 2000-04-07 | France Telecom | Procede de nitruration de la couche d'oxyde de grille d'un dispositif semiconducteur et dispositif obtenu |
US6027961A (en) * | 1998-06-30 | 2000-02-22 | Motorola, Inc. | CMOS semiconductor devices and method of formation |
KR100281135B1 (ko) * | 1999-02-22 | 2001-02-01 | 김영환 | 반도체 소자의 게이트 산화막 형성 방법 |
KR100343137B1 (ko) * | 1999-04-07 | 2002-07-05 | 윤종용 | 불휘발성 메모리 장치 및 그 제조방법 |
JP3746669B2 (ja) * | 2000-10-17 | 2006-02-15 | 株式会社ルネサステクノロジ | 半導体装置の製造方法 |
-
2001
- 2001-11-01 KR KR10-2001-0067849A patent/KR100400323B1/ko active IP Right Grant
-
2002
- 2002-08-28 TW TW091119502A patent/TW578270B/zh not_active IP Right Cessation
- 2002-08-29 US US10/230,345 patent/US6828185B2/en not_active Expired - Lifetime
- 2002-09-25 JP JP2002279826A patent/JP4271920B2/ja not_active Expired - Fee Related
- 2002-10-31 CN CNB021479496A patent/CN1215554C/zh not_active Expired - Lifetime
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100435320C (zh) * | 2003-09-09 | 2008-11-19 | 国际商业机器公司 | 用于分别优化在同一半导体芯片内的pmos和nmos晶体管的薄栅极电介质的方法以及由此制造的器件 |
JP2005277367A (ja) * | 2004-03-22 | 2005-10-06 | Hynix Semiconductor Inc | 電荷トラップを有するゲート誘電体を含む揮発性メモリセルトランジスタ及びその製造方法 |
JP2011211223A (ja) * | 2004-03-22 | 2011-10-20 | Hynix Semiconductor Inc | 電荷トラップを有するゲート誘電体を含む揮発性メモリ及びその製造方法 |
US8115244B2 (en) | 2004-03-22 | 2012-02-14 | Hynix Semiconductor Inc. | Transistor of volatile memory device with gate dielectric structure capable of trapping charges |
US7638443B2 (en) | 2006-11-14 | 2009-12-29 | Asm Japan K.K. | Method of forming ultra-thin SiN film by plasma CVD |
JP2011009541A (ja) * | 2009-06-26 | 2011-01-13 | Renesas Electronics Corp | 半導体装置およびその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
US20030082863A1 (en) | 2003-05-01 |
JP4271920B2 (ja) | 2009-06-03 |
KR20030037347A (ko) | 2003-05-14 |
CN1417853A (zh) | 2003-05-14 |
KR100400323B1 (ko) | 2003-10-01 |
CN1215554C (zh) | 2005-08-17 |
TW578270B (en) | 2004-03-01 |
US6828185B2 (en) | 2004-12-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2003188276A (ja) | 半導体素子のcmos及びその製造方法 | |
JP4313065B2 (ja) | シリコンゲルマニウムゲートを利用した半導体素子及びその製造方法 | |
JP3077630B2 (ja) | 半導体装置およびその製造方法 | |
JP4018405B2 (ja) | ゲルマニウム含有ポリシリコンゲートを有するcmos型半導体装置及びその形成方法 | |
US6768179B2 (en) | CMOS of semiconductor device and method for manufacturing the same | |
US5998271A (en) | Method of producing an MOS transistor | |
US20060138550A1 (en) | Semiconductor device with multiple gate dielectric layers and method for fabricating the same | |
JP3395263B2 (ja) | 半導体装置およびその製造方法 | |
US20080054363A1 (en) | Dual gate cmos semiconductor device and method for manufacturing the same | |
JP2009070840A (ja) | 半導体装置及びその製造方法 | |
JP2005136351A (ja) | 半導体装置及びその製造方法 | |
JP2004303789A (ja) | 半導体装置及びその製造方法 | |
JPH1012744A (ja) | 半導体装置の製造方法 | |
JPH08186179A (ja) | 相補型半導体装置 | |
JP2006237425A (ja) | 半導体装置の製造方法 | |
JPH09190983A (ja) | 半導体装置の製造方法 | |
JPH09205151A (ja) | 相補型半導体装置の製造方法 | |
US20050247976A1 (en) | Notched spacer for CMOS transistors | |
JPH11233758A (ja) | 半導体装置およびその製造方法 | |
JPH0661438A (ja) | 半導体装置の製造方法 | |
JPH06140590A (ja) | 半導体装置の製造方法 | |
JP3277912B2 (ja) | 半導体装置の製造方法 | |
JP2002270849A (ja) | 半導体装置の製造方法および半導体装置 | |
KR20030001750A (ko) | 반도체 소자의 제조방법 | |
JPH11238874A (ja) | 半導体集積回路装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050606 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060818 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060829 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061128 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080401 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080701 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080729 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081126 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081204 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20081210 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090217 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090226 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120306 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4271920 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130306 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140306 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |