JP2003179491A - Ad変換器 - Google Patents
Ad変換器Info
- Publication number
- JP2003179491A JP2003179491A JP2001379105A JP2001379105A JP2003179491A JP 2003179491 A JP2003179491 A JP 2003179491A JP 2001379105 A JP2001379105 A JP 2001379105A JP 2001379105 A JP2001379105 A JP 2001379105A JP 2003179491 A JP2003179491 A JP 2003179491A
- Authority
- JP
- Japan
- Prior art keywords
- output
- converter
- voltage
- lsb
- scale value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
換器のオフセット誤差およびゲイン誤差を算出するこ
と。 【解決手段】AD変換部102と、AD変換部の出力に
1LSBの変化を与えるAD変換部入力の電圧差より小
さい電圧単位で出力電圧を調整可能な内部電圧発生部1
03と、AD変換部の入力としてモード指定MODEに
応じて外部入力Ainまたは内部電圧発生部の出力を選
択する選択器105と、内部電圧発生部の出力をリファ
レンス電圧VREFHおよびVREFL近辺において漸
次増減させるように制御する制御部104とを備え、テ
ストモード時には内部電圧発生部の出力をリファレンス
電圧近辺において漸次増減させ、AD変換部の出力のL
SBの反転を観測することにより、ゼロスケール値およ
びフルスケール値を算出する。
Description
よびゲイン誤差の測定を容易にするAD変換器に関す
る。
びゲイン誤差の算出においては、その性質上、例えば8
bitAD変換器の場合に、出力コード(0)と(1)
の切り換え点から0.5LSB相当のアナログ電圧を引
いた点(ゼロスケール値)と理論電圧値との差をオフセ
ット誤差としていた。同様に、出力コード(254)と
(255)の切り換え点に0.5LSB相当のアナログ
電圧を加えた点(フルスケール値)と理論電圧値との差
をゲイン誤差としていた。
フルスケール値は一般的に様々な解釈があり、コードの
切り換え点をゼロスケール値およびフルスケール値と定
義するものや、切り換え点から0.5LSBを引いたり
足したりした点と定義するものなど様々であるが、ここ
では、コード(0)と(1)の切り換え点から0.5L
SBを引いたものをゼロスケール値、コード(254)
と(255)の切り換え点に0.5LSBを加えたもの
をフルスケール値と定義する。
部の装置から入力電圧を与え、出力された結果を演算し
て初めてオフセット誤差およびゲイン誤差が判明するこ
とになる。このような従来のオフセット誤差およびゲイ
ン誤差の算出手法を図7に示す。図7において、701
はAD変換器、702はAD変換器701のオフセット
誤差およびゲイン誤差の算出のために使用する外部の検
査装置である。
ック発生装置、演算装置などが含まれている。検査装置
702で発生されるアナログ電圧Ainおよびクロック
CLKはAD変換器701に入力される。AD変換後、
AD変換器701は出力端子Doutから変換されたデ
ジタルコードを出力し、これが検査装置702に取り込
まれる。検査装置702はデジタルコードの演算を行
い、オフセット誤差およびゲイン誤差を算出する。この
ように、AD変換器のオフセット誤差およびゲイン誤差
の算出は外部の検査装置に依存することになる。
算出方法について詳述する。AD変換器の評価において
は、出力に1LSBの変化を与える電圧差よりも小さな
ステップで電圧を入力する必要がある。通常AD変換器
のアナログ入力には、出力に1LSBの変化を与える電
圧差の1/4のステップで入力する。もちろん1/4よ
り細かく入力することが望ましい。
/4のステップで電圧を入力すると、理想状態であれ
ば、AD変換された出力コードは1コードあたり4回出
現することになる。しかし、実際のデバイスは誤差を生
じるためにこの出現回数が異なってくる。出力コードご
とに入力電圧を足し、それを出現頻度で割り、コードご
との代表値を求めるのがヒストグラム法である。
(1)の切り換え点から0.5LSBを引いた点、フル
スケール値はコード(254)と(255)の切り換え
点に0.5LSBを加えた点であると上述したが、実際
の検査装置では、切り換え点の算出をせずに、コード
(1)およびコード(254)の代表値を求める方式を
用いることがある。
ロスケール値算出方法を示す。図2において、横軸はA
D変換器の入力電圧、縦軸はAD変換器が出力するデジ
タルコードである。横軸に出力に1LSBの変化を与え
る電圧差の1/4のステップで入力電圧が与えられ、A
D変換された結果がコード(0)、コード(1)、コー
ド(2)、コード(3)に得られている。ここで、点2
01がコード(1)の代表値、点202がコード(2)
の代表値、点203がコード(3)の代表値である。
の代表値201から1LSBを引いたものがゼロスケー
ル値204であり、この値と理論ゼロスケール値との差
分がオフセット誤差となる。また、コード(254)の
代表値に1LSBを加えたものがフルスケール値であ
り、この値と理論フルスケール値との差分がゲイン誤差
となる。
求めるのには1LSBを求める必要がある。1LSBの
算出方法としては、コード(254)の代表値とコード
(1)の代表値の差分を253で割ったものを1LSB
とすることができる。すなわち、従来の方式では、各コ
ードの代表値を求め、1LSBを求め、ゼロスケール値
およびフルスケール値を求め、その上で、AD変換器の
オフセット誤差およびゲイン誤差を算出する。
来のゼロスケール値およびフルスケール値の算出方法
は、上述したように、電圧発生装置や演算装置などの外
部の検査装置を常に必要とするという点で不便であり、
また、算出方法が検査装置の演算アルゴリズムに依存す
るという点で不自由であった。
あり、電圧発生装置や演算装置などの外部の検査装置を
使用することなく、クロック入力およびAD変換器出力
の観測のみでオフセット誤差およびゲイン誤差を算出す
ることが可能なAD変換器を提供することを目的とす
る。
に、本発明の請求項1に記載のAD変換器は、AD変換
部(AD変換部102)と、前記AD変換部の出力に1
LSBの変化を与えるAD変換部入力の電圧差より小さ
い電圧単位で出力電圧を調整可能な内部電圧発生部(内
部電圧発生部103)と、前記AD変換部の入力として
モード指定に応じて外部入力または前記内部電圧発生部
の出力を選択する選択器(選択器105)と、前記内部
電圧発生部の出力をリファレンス電圧近辺において漸次
増減させるように制御する制御部(制御部104)と、
を備える。
ド指定に応じて、AD変換部の出力に1LSBの変化を
与えるAD変換部入力の電圧差より小さい電圧単位で、
内部電圧発生部の出力電圧をリファレンス電圧近辺にお
いて漸次増減させ、これをAD変換部に入力し、AD変
換部の出力のLSBの反転を観測することにより、コー
ド(0)とコード(1)の切り換え点およびコード(2
54)とコード(255)の切り換え点が得られ、これ
からゼロスケール値およびフルスケール値を算出するこ
とができる。
請求項1記載のAD変換器において、前記内部電圧発生
部は、電源およびリファレンス電圧間を接続した抵抗列
と、前記抵抗列の各接続点から出力を取り出す複数のス
イッチにより構成されるものである。
項1に係るAD変換器に必要な内部電圧発生部を、抵抗
列および制御部から制御可能なスイッチで構成される標
準的な回路で容易に実現することができる。
請求項1または2記載のAD変換器において、前記制御
部は、前記モード指定に応じて、前記内部電圧発生部の
出力をリファレンス電圧近辺において漸次増減させ、前
記AD変換部の出力のLSBの反転を観測することによ
り、ゼロスケール値およびフルスケール値を算出するも
のである。
変換部出力のLSBの反転を観測する機能をAD変換器
に内蔵する制御部に与えることにより、オフセット誤差
およびゲイン誤差を求めるモード指定時に、自動的に制
御部にゼロスケール値およびフルスケール値を算出さ
せ、その結果を外部に取り出すことが可能になる
て図面を参照して詳細に説明する。図1は本発明の一実
施の形態に係るAD変換器の構成を示すブロック図であ
る。図1において、AD変換器101は、AD変換部1
02、内部電圧発生部103、制御部104、選択器1
05から構成され、端子として、アナログ電圧入力Ai
n、デジタルコード出力Dout、リファレンス電圧入
力VREFHおよびVREFL、クロック入力CLK、
モード指定MODEを備える。
行う通常モードと、オフセット誤差およびゲイン誤差を
算出するためのテストモードとの間の選択を指定する。
さらにテストモード時には、オフセット誤差を求めるモ
ードであるか、またはゲイン誤差を求めるモードである
かを指定する。選択器105は、AD変換部102の入
力として、通常モード時にはAinを選択し、テストモ
ード時には内部電圧発生部103の出力を選択する。
選択された入力に対してAD変換を施し、変換されたデ
ジタルコードをDoutに出力する。クロック入力CL
Kは制御部104を介してAD変換部102にサンプリ
ングクロックとして入力される。通常モードにおいて
は、内部電圧発生部は一切関係なく、AD変換器101
は通常のAD変換動作を行う。AD変換部102の内部
構成は、フラッシュ型、逐次比較型、その他のいずれの
形式であってもよい。
力に1LSBの変化を与えるAD変換部入力の電圧差よ
り小さい電圧単位で出力電圧を調整することができるよ
うに構成される。これは、図1に示すように、電源およ
びリファレンス電圧間に跨って、VDD、VREFH、
VREFL、VSSの順にそれぞれの間に接続された抵
抗列と、抵抗列の各接続点から出力を取り出す複数のス
イッチとで構成することができる。出力を取り出す際に
は複数のスイッチのいずれか1個をオンにする。ただ
し、出力電圧を同様に調整することができる他の構成で
あってもよい。
入力のフルスケール値であり、VREFLはゼロスケー
ル値である。また、リファレンス電圧VREFHおよび
VREFLは外部から与えられるものとしているが、A
D変換部102の内部で発生させる場合もあり得る。
ック入力CLKに同期して内部電圧発生部103の出力
をリファレンス電圧近辺において漸次増減させるように
制御する。以下、この動作について詳しく説明する。
て説明する。モード指定MODEがオフセット誤差を求
めるモードになると、内部電圧発生部103が図1に示
すように抵抗列とスイッチで構成されている場合、制御
部104は、まず抵抗列の最もVSS側のスイッチcを
オンにする。このとき発生した電圧は、選択器105を
介してAD変換部102に入力される。入力された電圧
はAD変換され、変換結果が外部端子Doutに出力さ
れる。ここでDoutのLSBに着目すると、入力がV
REFLレベルより低い電圧であるため、AD変換部1
02はコード(0)を出力する。すなわち、LSBに0
を出力する。
ら2番目のスイッチdをオンにする。AD変換部102
はやはりコード(0)を出力する。すなわちLSBに0
を出力する。次に、制御部104は抵抗列のVSS側か
ら3番目のスイッチeをオンにする。AD変換部102
はやはりコード(0)を出力する。すなわちLSBに0
を出力する。これを繰り返していくと、どこかでAD変
換部102のLSBが1に反転するときがある。
を図3および図5を用いて説明する。図3は内部電圧発
生部103のVREFL側の拡大図であり、図5はオフ
セット誤差を求めるモード時にデジタルコード出力Do
utのLSBを観測した波形図である。
スイッチcをオンにし、2発目のクロックでスイッチd
をオン、3発目のクロックでスイッチeをオン、と逐次
スイッチをオンしていく。その結果、図5では6発目の
クロックでDoutのLSBが反転している。すなわ
ち、図3におけるVREFLの一つ上側のスイッチをオ
ンにしたときに、この電圧がAD変換されてLSBが反
転したことになる。
れている場合、すなわち、AD変換部の出力に0.1L
SBの変化を生じさせる電圧単位でAD変換部入力を増
減させることができるように構成されている場合に、ゼ
ロスケール値は切り換え点から0.5LSBを引いた点
であるので、実際に反転した切り換え点(+0.1LS
B)から0.5LSBを引いて、オフセット誤差は約−
0.4LSBであったということが分かる。
を用いることなく、クロック入力CLKとAD変換器の
LSBを観測するだけでオフセット誤差が判明する。
明する。モード指定MODEがゲイン誤差を求めるモー
ドになると、制御部104は、まず内部電圧発生部10
3内の抵抗列の最もVDD側のスイッチxをオンにす
る。このとき発生した電圧は、選択器105を介してA
D変換部102に入力される。入力された電圧はAD変
換され、変換結果が外部端子Doutに出力される。こ
こでDoutのLSBに着目すると、入力がVREFH
レベルより高い電圧であるため、AD変換部102はフ
ルコードを出力する。すなわち、LSBに1を出力す
る。
ら2番目のスイッチyをオンにする。AD変換部102
はやはりフルコードを出力する。すなわちLSBに1を
出力する。次に、制御部104は抵抗列のVDD側から
3番目のスイッチzをオンにする。AD変換部102は
やはりフルコードを出力する。すなわちLSBに1を出
力する。これを繰り返していくと、どこかでAD変換部
102のLSBが0に反転するときがある。
4および図6を用いて説明する。図4は内部電圧発生部
103のVREFH側の拡大図であり、図6はゲイン誤
差を求めるモード時にデジタルコード出力DoutのL
SBを観測した波形図である。
スイッチxをオンにし、2発目のクロックでスイッチy
をオン、3発目のクロックでスイッチzをオン、と逐次
スイッチをオンしていく。その結果、図6では6発目の
クロックでDoutのLSBが反転している。すなわ
ち、図4におけるVREFHの一つ下側のスイッチをオ
ンにしたときに、この電圧がAD変換されてLSBが反
転したことになる。
れている場合、すなわち、AD変換部の出力に0.1L
SBの変化を生じさせる電圧単位でAD変換部入力を増
減させることができるように構成されている場合に、フ
ルスケール値は切り換え点に0.5LSBを加えた点で
あるので、実際に反転した切り換え点(−0.1LS
B)に0.5LSBを加えて、ゲイン誤差は約+0.4
LSBであったということが分かる。
を用いることなく、クロック入力CLKとAD変換器の
LSBを観測しているだけでゲイン誤差が判明する。
抗列の精度等を具体的に例示して説明したが、これらは
目的に応じて構成されたものであればよい。また、内部
電圧発生部の構成も抵抗列とスイッチで説明している
が、AD変換器の出力に1LSBの変化を生じさせる電
圧差より小さな電圧単位でAD変換入力を増減させるこ
とができるものであれば、他の構成であってもよい。
入力CLKとAD変換器のLSBを外部から観測する構
成例を説明したが、これらを観測する機能をAD変換器
に内蔵する制御部に与えることにより、テストモード指
定時に自動的に制御部にゼロスケール値およびフルスケ
ール値を算出させ、その結果を外部に取り出すことも可
能である。
ば、図7に示した従来の技術で考えられる構成に比べ
て、オフセット誤差およびゲイン誤差を、電圧発生装置
や演算装置を使用せずに、クロック入力とAD変換器の
LSBの観測のみで求めることができるため、AD変換
器の評価や検査において有利な回路構成であると言え
る。
AD変換器の出力に1LSBの変化を生じさせる電圧差
より小さな電圧単位でAD変換入力を増減させることが
できる内部電圧発生部をAD変換器に内蔵させ、オフセ
ット誤差およびゲイン誤差を算出するテストモード時に
は、内部電圧発生部の出力をリファレンス電圧近辺にお
いて漸次増減させ、前記AD変換部の出力のLSBの反
転を観測することにより、電圧発生装置や演算装置を使
用せずに、AD変換器のオフセット誤差およびゲイン誤
差を算出することが可能となるため、AD変換器の評価
や検査における効率を向上させることができる。
を示すブロック図である。
図である。
る。
る。
出力のLSBを観測した波形図である。
のLSBを観測した波形図である。
手法を示す図である。
Claims (3)
- 【請求項1】 AD変換部と、 前記AD変換部の出力に1LSBの変化を与えるAD変
換部入力の電圧差より小さい電圧単位で出力電圧を調整
可能な内部電圧発生部と、 前記AD変換部の入力としてモード指定に応じて外部入
力または前記内部電圧発生部の出力を選択する選択器
と、 前記内部電圧発生部の出力をリファレンス電圧近辺にお
いて漸次増減させるように制御する制御部と、を備える
ことを特徴とするAD変換器。 - 【請求項2】 前記内部電圧発生部は、電源およびリフ
ァレンス電圧間を接続した抵抗列と、前記抵抗列の各接
続点から出力を取り出す複数のスイッチにより構成され
ることを特徴とする請求項1記載のAD変換器。 - 【請求項3】 前記制御部は、前記モード指定に応じ
て、前記内部電圧発生部の出力をリファレンス電圧近辺
において漸次増減させ、前記AD変換部の出力のLSB
の反転を観測することにより、ゼロスケール値およびフ
ルスケール値を算出することを特徴とする請求項1また
は2記載のAD変換器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001379105A JP3514316B2 (ja) | 2001-12-12 | 2001-12-12 | Ad変換器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001379105A JP3514316B2 (ja) | 2001-12-12 | 2001-12-12 | Ad変換器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003179491A true JP2003179491A (ja) | 2003-06-27 |
JP3514316B2 JP3514316B2 (ja) | 2004-03-31 |
Family
ID=19186614
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001379105A Expired - Fee Related JP3514316B2 (ja) | 2001-12-12 | 2001-12-12 | Ad変換器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3514316B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007285764A (ja) * | 2006-04-13 | 2007-11-01 | Toshiba Lsi System Support Kk | 半導体装置及びその自己試験故障検出方法 |
WO2015049720A1 (ja) * | 2013-10-01 | 2015-04-09 | 富士通株式会社 | A/d変換器およびa/d変換器の校正方法 |
KR20160037556A (ko) * | 2014-09-29 | 2016-04-06 | 삼성중공업 주식회사 | 아날로그 입력 회로의 고장 여부를 진단하는 전자 장치 |
-
2001
- 2001-12-12 JP JP2001379105A patent/JP3514316B2/ja not_active Expired - Fee Related
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007285764A (ja) * | 2006-04-13 | 2007-11-01 | Toshiba Lsi System Support Kk | 半導体装置及びその自己試験故障検出方法 |
WO2015049720A1 (ja) * | 2013-10-01 | 2015-04-09 | 富士通株式会社 | A/d変換器およびa/d変換器の校正方法 |
US9509327B2 (en) | 2013-10-01 | 2016-11-29 | Fujitsu Limited | A/D converter and A/D converter calibrating method |
JPWO2015049720A1 (ja) * | 2013-10-01 | 2017-03-09 | 富士通株式会社 | A/d変換器およびa/d変換器の校正方法 |
KR20160037556A (ko) * | 2014-09-29 | 2016-04-06 | 삼성중공업 주식회사 | 아날로그 입력 회로의 고장 여부를 진단하는 전자 장치 |
KR101616445B1 (ko) * | 2014-09-29 | 2016-04-28 | 삼성중공업 주식회사 | 아날로그 입력 회로의 고장 여부를 진단하는 전자 장치 |
Also Published As
Publication number | Publication date |
---|---|
JP3514316B2 (ja) | 2004-03-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Wang et al. | A 12-bit 20-Msample/s pipelined analog-to-digital converter with nested digital background calibration | |
JP5299404B2 (ja) | アナログデジタル変換装置及びアナログデジタル変換方法 | |
US20050001747A1 (en) | All-analog calibration of string-DAC linearity: application to high voltage processes | |
JPH06104754A (ja) | 梯子型抵抗をトリミングするための既埋設修正データメモリを備えた多段アナログデジタル変換器 | |
JP2011041205A (ja) | 電圧発生回路、デジタルアナログ変換器、ランプ波発生回路、アナログデジタル変換器、イメージセンサシステム及び電圧発生方法 | |
JP2011103576A (ja) | アナログデジタル変換器 | |
US6507296B1 (en) | Current source calibration circuit | |
JP2010239305A (ja) | 補正信号生成装置およびa/d変換装置 | |
JP2008131298A (ja) | アナログ/ディジタル変換装置及びアナログ/ディジタル変換補正方法 | |
US6340943B1 (en) | Analog to digital converter method and apparatus | |
JP4526919B2 (ja) | A/d変換装置 | |
KR100777456B1 (ko) | D/a 컨버터와 a/d 컨버터 간 출력 교정방법 및 그아날로그 인코딩 장치 | |
JP3514316B2 (ja) | Ad変換器 | |
JP4613929B2 (ja) | A/d変換回路 | |
JPS6161577B2 (ja) | ||
JP4746792B2 (ja) | A/d変換装置 | |
JP2002261610A (ja) | A/d変換器 | |
JP2004289759A (ja) | A/d変換器 | |
KR20090071705A (ko) | 기준전압 선택회로를 이용한 아날로그-디지털 변환기 | |
JP2007266951A (ja) | アナログデジタル変換装置 | |
JP4519475B2 (ja) | A/dコンバータ | |
JP2006024975A (ja) | Adコンバータlsi | |
JP4551194B2 (ja) | アナログデジタル変換器 | |
JP2008294761A (ja) | 半導体集積回路 | |
JP3759457B2 (ja) | 試験回路及びこれを備えたパイプラインa/d変換器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040107 |
|
A61 | First payment of annual fees (during grant procedure) |
Effective date: 20040107 Free format text: JAPANESE INTERMEDIATE CODE: A61 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080123 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090123 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090123 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100123 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 7 Free format text: PAYMENT UNTIL: 20110123 |
|
LAPS | Cancellation because of no payment of annual fees |