JP2003174355A - ディジタル方式でプログラム可能なパルス幅変調（ｐｗｍ）変換器 - Google Patents
ディジタル方式でプログラム可能なパルス幅変調（ｐｗｍ）変換器Info
- Publication number
- JP2003174355A JP2003174355A JP2002226895A JP2002226895A JP2003174355A JP 2003174355 A JP2003174355 A JP 2003174355A JP 2002226895 A JP2002226895 A JP 2002226895A JP 2002226895 A JP2002226895 A JP 2002226895A JP 2003174355 A JP2003174355 A JP 2003174355A
- Authority
- JP
- Japan
- Prior art keywords
- pwm
- pulse width
- duty cycle
- counter
- width modulation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
- 238000000034 method Methods 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 8
- 239000013078 crystal Substances 0.000 description 3
- 241001125929 Trisopterus luscus Species 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 241000863514 Sabicea Species 0.000 description 1
- 241000270666 Testudines Species 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K7/00—Modulating pulses with a continuously-variable modulating signal
- H03K7/08—Duration or width modulation ; Duty cycle modulation
Abstract
(57)【要約】
【課題】 ディジタル方式でプログラム可能なパルス幅
変調（ＰＷＭ）変換器を提供すること。 【解決手段】 ディジタル方式でプログラム可能なパル
ス幅変調（ＰＷＭ）変換器は、０％から１００％のデュ
ーティサイクルの入力信号を、所望の開始デューティサ
イクルおよび停止デューティサイクルの範囲、例えば５
％から９５％に変化させる。これは、ＰＷＭ信号を変更
するための１組のクロック周波数を決定する比を形成す
る開始デューティサイクルと停止デューティサイクルと
を異なるものにし、新しい開始デューティサイクルおよ
び停止デューティサイクルのパラメータを設けることに
より、実現される。
変調（ＰＷＭ）変換器を提供すること。 【解決手段】 ディジタル方式でプログラム可能なパル
ス幅変調（ＰＷＭ）変換器は、０％から１００％のデュ
ーティサイクルの入力信号を、所望の開始デューティサ
イクルおよび停止デューティサイクルの範囲、例えば５
％から９５％に変化させる。これは、ＰＷＭ信号を変更
するための１組のクロック周波数を決定する比を形成す
る開始デューティサイクルと停止デューティサイクルと
を異なるものにし、新しい開始デューティサイクルおよ
び停止デューティサイクルのパラメータを設けることに
より、実現される。
Description
【０００１】
【発明の属する技術分野】本発明は、ディジタル方式で
プログラム可能なパルス幅変調（ＰＷＭ）変換器に関
し、より詳細にはＰＷＭ信号の開始および停止デューテ
ィサイクル（startand stop duty cycles）を変更する
ための変換器に関する。
プログラム可能なパルス幅変調（ＰＷＭ）変換器に関
し、より詳細にはＰＷＭ信号の開始および停止デューテ
ィサイクル（startand stop duty cycles）を変更する
ための変換器に関する。
【０００２】
【従来の技術】自動車の分野では、現在、位置センサお
よびトルクセンサが導入されている。特定のアプリケー
ションの１つとして、自動車のステアリングのためのも
のがある。このようなセンサは、２つの基本的な形式
で、すなわち、アナログおよびディジタルで出力を供給
する。ディジタル出力についてのフォーマットには、
ａ）Ａ／Ｄ（アナログ／ディジタル）変換器（ＡＤＣ）
から得られる直列および並列のデータ、ｂ）電圧−周波
数変換器（ＶＦＣ）から得られるアナログセンサ出力を
表すパルス周波数、および、ｃ）パルスのデューティサ
イクル（duty cycle）がセンサ出力を表すようなパルス
幅変調（ＰＷＭ）出力がある。
よびトルクセンサが導入されている。特定のアプリケー
ションの１つとして、自動車のステアリングのためのも
のがある。このようなセンサは、２つの基本的な形式
で、すなわち、アナログおよびディジタルで出力を供給
する。ディジタル出力についてのフォーマットには、
ａ）Ａ／Ｄ（アナログ／ディジタル）変換器（ＡＤＣ）
から得られる直列および並列のデータ、ｂ）電圧−周波
数変換器（ＶＦＣ）から得られるアナログセンサ出力を
表すパルス周波数、および、ｃ）パルスのデューティサ
イクル（duty cycle）がセンサ出力を表すようなパルス
幅変調（ＰＷＭ）出力がある。
【０００３】０％〜１００％のデューティサイクルを供
給してセンサのフルスケール出力を表すような様々なＰ
ＷＭ回路が開発されてきている。しかしながら、専門的
なアプリケーションでは、全センサのフルスケール出力
を表すために、開始および停止デューティサイクルを例
えば５％および９５％のように非常に特有なものとする
必要がある。
給してセンサのフルスケール出力を表すような様々なＰ
ＷＭ回路が開発されてきている。しかしながら、専門的
なアプリケーションでは、全センサのフルスケール出力
を表すために、開始および停止デューティサイクルを例
えば５％および９５％のように非常に特有なものとする
必要がある。
【０００４】
【発明が解決しようとする課題】上述したＰＷＭ信号を
（例えばステアリングを制御するための）フィードバッ
ク制御回路における制御信号として用いる際には、信頼
性が非常に重要となる。例えば、ディジタル的な見地か
らみると、０％のＰＷＭ信号を確認することは困難であ
る。このことは、ステアリングの（１回転以上の回転を
有する）角度回転（angular rotation）が感知されるよ
うな場合に特に当てはまり、これにより、ほぼ１００％
のデューティサイクルはすぐに０％となるので、上記デ
ューティサイクルは、例えば３５９度の回転を示した後
に０％を示す。また、感知システムがうまく作動しない
場合には、値０は典型的な故障モード（failure mode）
となりうる。
（例えばステアリングを制御するための）フィードバッ
ク制御回路における制御信号として用いる際には、信頼
性が非常に重要となる。例えば、ディジタル的な見地か
らみると、０％のＰＷＭ信号を確認することは困難であ
る。このことは、ステアリングの（１回転以上の回転を
有する）角度回転（angular rotation）が感知されるよ
うな場合に特に当てはまり、これにより、ほぼ１００％
のデューティサイクルはすぐに０％となるので、上記デ
ューティサイクルは、例えば３５９度の回転を示した後
に０％を示す。また、感知システムがうまく作動しない
場合には、値０は典型的な故障モード（failure mode）
となりうる。
【０００５】
【課題を解決するための手段】本発明は、総合的には、
ディジタル方式でプログラム可能なパルス幅変調（ＰＷ
Ｍ）変換器を提供することを目的とする。
ディジタル方式でプログラム可能なパルス幅変調（ＰＷ
Ｍ）変換器を提供することを目的とする。
【０００６】上記目的に従い、センサが、０％から１０
０％の範囲のデューティサイクルを有するＰＷＭ入力信
号によって表現されるフルスケール出力を有する、パル
ス幅変調（ＰＷＭ）システムであって、上記デューティ
サイクルの範囲を、開始デューティサイクルＰ１が０％
より大きく、１００％以下である停止デューティサイク
ルＰ２より小さくなるように、かつ、Ｐ１からＰ２が依
然として上記センサの上記フルスケール出力を表すよう
に、変換するための変換器を含み、上記変換器は、上記
ＰＷＭ入力信号のパルス幅をカウントしかつ該ＰＷＭ入
力信号のパルス繰り返しレートを感知するための第１の
クロック手段と、上記第１のクロック手段よりも高い所
定の周波数を有する第２のクロック手段と、を備え、上
記第１のクロック手段の周波数と上記第２のクロック手
段の周波数との比は、Ｐ２−Ｐ１に比例する、パルス幅
変調システムが設けられる。
０％の範囲のデューティサイクルを有するＰＷＭ入力信
号によって表現されるフルスケール出力を有する、パル
ス幅変調（ＰＷＭ）システムであって、上記デューティ
サイクルの範囲を、開始デューティサイクルＰ１が０％
より大きく、１００％以下である停止デューティサイク
ルＰ２より小さくなるように、かつ、Ｐ１からＰ２が依
然として上記センサの上記フルスケール出力を表すよう
に、変換するための変換器を含み、上記変換器は、上記
ＰＷＭ入力信号のパルス幅をカウントしかつ該ＰＷＭ入
力信号のパルス繰り返しレートを感知するための第１の
クロック手段と、上記第１のクロック手段よりも高い所
定の周波数を有する第２のクロック手段と、を備え、上
記第１のクロック手段の周波数と上記第２のクロック手
段の周波数との比は、Ｐ２−Ｐ１に比例する、パルス幅
変調システムが設けられる。
【０００７】別の実施の形態にかかるパルス幅変調シス
テムは、上記クロック手段により駆動される複数のカウ
ンタと、ディジタル形式のＰＷＭ信号を生成するために
上記カウンタの出力に反応する比較器と、を含み、少な
くとも１つのカウンタは、残りのカウンタのフルスケー
ルのカウントより小さいフルスケールカウントを有し、
上記フルスケールの比は、Ｐ２−Ｐ１に比例する。
テムは、上記クロック手段により駆動される複数のカウ
ンタと、ディジタル形式のＰＷＭ信号を生成するために
上記カウンタの出力に反応する比較器と、を含み、少な
くとも１つのカウンタは、残りのカウンタのフルスケー
ルのカウントより小さいフルスケールカウントを有し、
上記フルスケールの比は、Ｐ２−Ｐ１に比例する。
【０００８】さらに別の実施の形態にかかるパルス幅変
調システムは、上記Ｐ１値を上記少なくとも１つのカウ
ンタの上記出力に加えるための加算手段を含む。さらに
別の実施の形態にかかるパルス幅変調システムでは、上
記残りのカウンタの上記フルスケールのカウントは、上
記ＰＷＭ入力信号の上記パルス繰り返しレートに関連
し、上記１つのカウンタの上記フルスケールのカウント
は、上記第２のクロック手段の周波数により変更される
ＰＷＭ信号の上記パルス繰り返しレートに関連する。
調システムは、上記Ｐ１値を上記少なくとも１つのカウ
ンタの上記出力に加えるための加算手段を含む。さらに
別の実施の形態にかかるパルス幅変調システムでは、上
記残りのカウンタの上記フルスケールのカウントは、上
記ＰＷＭ入力信号の上記パルス繰り返しレートに関連
し、上記１つのカウンタの上記フルスケールのカウント
は、上記第２のクロック手段の周波数により変更される
ＰＷＭ信号の上記パルス繰り返しレートに関連する。
【０００９】また、０％から１００％の範囲のデューテ
ィサイクルを有するような、センサのフルスケール出力
を表す入力パルス幅変調（ＰＷＭ）信号を、開始デュー
ティサイクルＰ１が０％より大きく、１００％以下であ
る停止デューティサイクルＰ２より小さくなるように、
かつ、Ｐ１からＰ２が依然として上記センサの上記フル
スケール出力を表すように、変換するための方法であっ
て、上記入力ＰＷＭ信号のパルス幅およびパルス繰り返
しレートをカウントするための第１のクロック周波数を
設ける工程と、上記第１のクロック周波数より高い第２
のクロック周波数をＰ２−Ｐ１に比例する比によって設
け、このような第２のクロック周波数を用いて、上記入
力ＰＷＭ信号を変更してＰ１からＰ２へのフルスケール
出力を設ける工程と、を備える方法が提供される。
ィサイクルを有するような、センサのフルスケール出力
を表す入力パルス幅変調（ＰＷＭ）信号を、開始デュー
ティサイクルＰ１が０％より大きく、１００％以下であ
る停止デューティサイクルＰ２より小さくなるように、
かつ、Ｐ１からＰ２が依然として上記センサの上記フル
スケール出力を表すように、変換するための方法であっ
て、上記入力ＰＷＭ信号のパルス幅およびパルス繰り返
しレートをカウントするための第１のクロック周波数を
設ける工程と、上記第１のクロック周波数より高い第２
のクロック周波数をＰ２−Ｐ１に比例する比によって設
け、このような第２のクロック周波数を用いて、上記入
力ＰＷＭ信号を変更してＰ１からＰ２へのフルスケール
出力を設ける工程と、を備える方法が提供される。
【００１０】
【発明の実施の形態】図１は、（任意のタイプの回転セ
ンサまたは位置センサの出力となりうる）センサユニッ
ト１１が、アナログ信号を感知するパルス幅変調（ＰＷ
Ｍ）変換器に接続され、このアナログ信号を出力ライン
１３を通る０％〜１００％のデューティサイクル信号に
変換するような、本発明の変換器を示すブロック図であ
る。このような信号はｆ0１４で示され、このｆ0は入力
ＰＷＭ信号のパルス繰り返しレート（pulse repetition
rate）である。このようなＰＷＭ信号は、センサ１１
のフルスケール出力を表す。点線のブロック１６に示さ
れた図１の変換器は、信号１４を、同一のパルス繰り返
しレートｆ0を有するがディジタル方式で事前に選択さ
れたＰ１％〜Ｐ２％と示された開始および停止デューテ
ィサイクルを有する、ライン１７を通る出力信号に変換
する。これらは、典型的には、それぞれ５％および９５
％となりうる。Ｐ１およびＰ２のその他の値について
は、Ｐ２がＰ１より大きくなるように０〜１００の間で
選択することができる。
ンサまたは位置センサの出力となりうる）センサユニッ
ト１１が、アナログ信号を感知するパルス幅変調（ＰＷ
Ｍ）変換器に接続され、このアナログ信号を出力ライン
１３を通る０％〜１００％のデューティサイクル信号に
変換するような、本発明の変換器を示すブロック図であ
る。このような信号はｆ0１４で示され、このｆ0は入力
ＰＷＭ信号のパルス繰り返しレート（pulse repetition
rate）である。このようなＰＷＭ信号は、センサ１１
のフルスケール出力を表す。点線のブロック１６に示さ
れた図１の変換器は、信号１４を、同一のパルス繰り返
しレートｆ0を有するがディジタル方式で事前に選択さ
れたＰ１％〜Ｐ２％と示された開始および停止デューテ
ィサイクルを有する、ライン１７を通る出力信号に変換
する。これらは、典型的には、それぞれ５％および９５
％となりうる。Ｐ１およびＰ２のその他の値について
は、Ｐ２がＰ１より大きくなるように０〜１００の間で
選択することができる。
【００１１】プログラム可能なＰＷＭ変換器１６の主な
構成要素は、４つのカウンタ、Ｃ１、Ｃ２、Ｃ３および
Ｃ４と、ラッチＬ１およびＬ２と、から構成され、これ
らは、Ａ比較器２１、Ｂ比較器２２および加算器ユニッ
ト２３を駆動する。
構成要素は、４つのカウンタ、Ｃ１、Ｃ２、Ｃ３および
Ｃ４と、ラッチＬ１およびＬ２と、から構成され、これ
らは、Ａ比較器２１、Ｂ比較器２２および加算器ユニッ
ト２３を駆動する。
【００１２】これらのカウンタは、ＰＷＭ信号のパルス
幅をディジタル化（し、また、パルス繰り返しレートに
関連）するために用いられ、これらの比較器は、必要と
されるＰＷＭ信号をディジタル形式で生成するために用
いられる。入力されるＰＷＭ信号１４を所望の信号出力
１７に変換するためには、より高速なレート（rate）を
用いて、この入力されるＰＷＭ信号のパルス幅をカウン
トすることが必要である。このようなレートは、パルス
繰り返し周波数と、各パルス幅がカウントされるレー
ト、の両方に関連する。以上のことを可能とするため
に、ｆと示された結晶発振器（crystal oscillator）２
４が設けられており、除算器２６および２７は、この結
晶発振器によってそれぞれクロック源Ｃ0およびＣ1を供
給する。上記カウンタを参照するに、クロック源Ｃ
0は、カウンタＣ１、Ｃ３およびＣ４を駆動し、クロッ
ク源Ｃ1は、カウンタＣ２を駆動する。これらのカウン
タは、フルスケールのカウントを有する。ここで、本発
明のこの特定の実施の形態におけるカウンタＣ３はＸ2
カウントを有し、残りのカウンタＣ１、Ｃ２およびＣ４
はＸ1カウントを有する。
幅をディジタル化（し、また、パルス繰り返しレートに
関連）するために用いられ、これらの比較器は、必要と
されるＰＷＭ信号をディジタル形式で生成するために用
いられる。入力されるＰＷＭ信号１４を所望の信号出力
１７に変換するためには、より高速なレート（rate）を
用いて、この入力されるＰＷＭ信号のパルス幅をカウン
トすることが必要である。このようなレートは、パルス
繰り返し周波数と、各パルス幅がカウントされるレー
ト、の両方に関連する。以上のことを可能とするため
に、ｆと示された結晶発振器（crystal oscillator）２
４が設けられており、除算器２６および２７は、この結
晶発振器によってそれぞれクロック源Ｃ0およびＣ1を供
給する。上記カウンタを参照するに、クロック源Ｃ
0は、カウンタＣ１、Ｃ３およびＣ４を駆動し、クロッ
ク源Ｃ1は、カウンタＣ２を駆動する。これらのカウン
タは、フルスケールのカウントを有する。ここで、本発
明のこの特定の実施の形態におけるカウンタＣ３はＸ2
カウントを有し、残りのカウンタＣ１、Ｃ２およびＣ４
はＸ1カウントを有する。
【００１３】図２を簡単に参照して要約すれば、変換器
１６の目的は、０％〜１００％のデューティサイクルを
有するセンサユニット１１からの入力特性１４を、５％
の開始デューティサイクルおよび９５％の停止デューテ
ィサイクルを有するライン１７を通る出力特性に変換す
ることである。ここで、変換されたＰＷＭ信号は、依然
としてセンサのフルスケール出力を表しており、このこ
とは、直線２９により示されている。
１６の目的は、０％〜１００％のデューティサイクルを
有するセンサユニット１１からの入力特性１４を、５％
の開始デューティサイクルおよび９５％の停止デューテ
ィサイクルを有するライン１７を通る出力特性に変換す
ることである。ここで、変換されたＰＷＭ信号は、依然
としてセンサのフルスケール出力を表しており、このこ
とは、直線２９により示されている。
【００１４】動作上の観点から再度図１を参照するに、
上記カウンタの様々なクロック周波数およびフルスケー
ルのカウントは、関連しており、開始デューティサイク
ル％と停止デューティサイクル％との間の相違に応じて
選択されなければならない。ここでの例では、これは９
０％すなわち比０.９０である。
上記カウンタの様々なクロック周波数およびフルスケー
ルのカウントは、関連しており、開始デューティサイク
ル％と停止デューティサイクル％との間の相違に応じて
選択されなければならない。ここでの例では、これは９
０％すなわち比０.９０である。
【００１５】本発明の目的を達成するためには、次に示
す方程式に示す関係が満足されるべきである。 Ｐ２−Ｐ１＝ｆ0／ｆ1＝Ｘ2／Ｘ1＝Ｃ0／Ｃ1 ここで、ｆ0およびｆ1は、パルス繰り返しレートであ
り、Ｃ0およびＣ1はクロック周波数であり、Ｘ1および
Ｘ2はフルスケールのカウントであり、Ｘ1はカウンタ
１、２および４に対応し、Ｘ2はカウンタ３に対応す
る。
す方程式に示す関係が満足されるべきである。 Ｐ２−Ｐ１＝ｆ0／ｆ1＝Ｘ2／Ｘ1＝Ｃ0／Ｃ1 ここで、ｆ0およびｆ1は、パルス繰り返しレートであ
り、Ｃ0およびＣ1はクロック周波数であり、Ｘ1および
Ｘ2はフルスケールのカウントであり、Ｘ1はカウンタ
１、２および４に対応し、Ｘ2はカウンタ３に対応す
る。
【００１６】クロック周波数間の比については、開始デ
ューティサイクルと停止デューティサイクルとの間の相
違に等しくしなければならないが、これらの絶対値は、
システムの所望の感度限界（resolution）として選択さ
れる。また、同じようなことが、カウンタの全カウント
についても当てはまる。
ューティサイクルと停止デューティサイクルとの間の相
違に等しくしなければならないが、これらの絶対値は、
システムの所望の感度限界（resolution）として選択さ
れる。また、同じようなことが、カウンタの全カウント
についても当てはまる。
【００１７】ここで、図１およびその動作を参照する
に、０％〜１００％のデューティサイクルを有する外部
またはＰＷＭ信号周波数ｆ0が変換器１６（すなわち信
号１４）にフィードされると、カウンタ１は、トリガさ
れて信号１４の立ち上がりエッジでカウントを開始する
一方、このカウンタ１は、信号１４の立ち下りエッジで
カウントを停止する。信号１４がロー（low）になれ
ば、カウンタ１は、現在の値Ｋ1（このＫ1はカウンタ１
の出力である）をラッチしてラッチ１を介して「Ａ」比
較器２１に送る。同時に、信号１４はカウンタ１をリセ
ットする。ラッチ値Ｋ1は、比較器２１によってカウン
タ２の出力値（ライン３１参照）と比較され、パルス繰
り返しレートｆ1を有するＰＷＭ信号２８をライン３２
に発生させる。この新しくかつ変更されたＰＷＭ信号
は、ライン３２においてカウンタ３およびラッチＬ２の
両方に送られる。
に、０％〜１００％のデューティサイクルを有する外部
またはＰＷＭ信号周波数ｆ0が変換器１６（すなわち信
号１４）にフィードされると、カウンタ１は、トリガさ
れて信号１４の立ち上がりエッジでカウントを開始する
一方、このカウンタ１は、信号１４の立ち下りエッジで
カウントを停止する。信号１４がロー（low）になれ
ば、カウンタ１は、現在の値Ｋ1（このＫ1はカウンタ１
の出力である）をラッチしてラッチ１を介して「Ａ」比
較器２１に送る。同時に、信号１４はカウンタ１をリセ
ットする。ラッチ値Ｋ1は、比較器２１によってカウン
タ２の出力値（ライン３１参照）と比較され、パルス繰
り返しレートｆ1を有するＰＷＭ信号２８をライン３２
に発生させる。この新しくかつ変更されたＰＷＭ信号
は、ライン３２においてカウンタ３およびラッチＬ２の
両方に送られる。
【００１８】ｆ1の立ち上がりエッジはカウントを開始
するようにカウンタ３をトリガし、この信号２８がロー
（low）になれば、カウンタ３は、現在の値Ｋ1'をラッ
チしてラッチＬ２を介して加算器２３に送る。同時に、
カウンタ３はリセットされる。ｆ1のデューティサイク
ルに対応するこの値Ｋ1'は、Ｐ１％ＰＷＭ設定値に加算
され、この結果として生じた合計はＫ2となる。この合
計は、「Ｂ」比較器２２によりカウンタ４の出力値と比
較される。上記合計がカウンタ４の現在の値より大きい
場合には、Ｂ比較器の出力はハイ（high）を維持し、そ
うでない場合には、Ｂ比較器の出力はカウンタ４がオー
バフローするまでロー（low）となる。
するようにカウンタ３をトリガし、この信号２８がロー
（low）になれば、カウンタ３は、現在の値Ｋ1'をラッ
チしてラッチＬ２を介して加算器２３に送る。同時に、
カウンタ３はリセットされる。ｆ1のデューティサイク
ルに対応するこの値Ｋ1'は、Ｐ１％ＰＷＭ設定値に加算
され、この結果として生じた合計はＫ2となる。この合
計は、「Ｂ」比較器２２によりカウンタ４の出力値と比
較される。上記合計がカウンタ４の現在の値より大きい
場合には、Ｂ比較器の出力はハイ（high）を維持し、そ
うでない場合には、Ｂ比較器の出力はカウンタ４がオー
バフローするまでロー（low）となる。
【００１９】カウンタ４の値は、出力ＰＷＭ信号につい
て最小デューティサイクルＰ１および最大デューティサ
イクルＰ２を維持することができるように、常に、Ｐ１
ＰＷＭ設定値に対応する付加的なカウントを含む。換言
すれば、出力デューティサイクルは、カウンタ３の現在
のカウントの合計とＰ１設定値との間においてカウンタ
４のカウントの総数に比例した値である。この方法によ
り、変換器は、入力ＰＷＭ信号と同一のパルス繰り返し
レートを有するＰＷＭ信号を発生させる。
て最小デューティサイクルＰ１および最大デューティサ
イクルＰ２を維持することができるように、常に、Ｐ１
ＰＷＭ設定値に対応する付加的なカウントを含む。換言
すれば、出力デューティサイクルは、カウンタ３の現在
のカウントの合計とＰ１設定値との間においてカウンタ
４のカウントの総数に比例した値である。この方法によ
り、変換器は、入力ＰＷＭ信号と同一のパルス繰り返し
レートを有するＰＷＭ信号を発生させる。
【００２０】図３および図４は、１％のＰＷＭデューテ
ィサイクル入力と９９％のＰＷＭ入力との両方について
のタイミング図を示す。本発明の変換器によれば、これ
らは、図３および図４に示されたＫ1'＋Ｐ１デューティ
サイクル出力ＰＷＭ信号に変換される。中間の任意の信
号は変更されうる。両方のタイミング図において、比較
器出力は、実際にはこのタイミング図において最終的な
ＰＷＭ出力として示されたＫ2値となるＫ1'＋Ｐ１の合
計として示されている。
ィサイクル入力と９９％のＰＷＭ入力との両方について
のタイミング図を示す。本発明の変換器によれば、これ
らは、図３および図４に示されたＫ1'＋Ｐ１デューティ
サイクル出力ＰＷＭ信号に変換される。中間の任意の信
号は変更されうる。両方のタイミング図において、比較
器出力は、実際にはこのタイミング図において最終的な
ＰＷＭ出力として示されたＫ2値となるＫ1'＋Ｐ１の合
計として示されている。
【００２１】具体的には、入力（Ｐｉｎ）および出力
（Ｐｏｕｔ）ＰＷＭデューティサイクルは、次の変換関
数によって与えられる。 Ｐｏｕｔ＝{Ｐ１＋（ＰｉｎＸ2）／Ｘ1}＊１００％ この方程式から、中間のデューティサイクル値が５０％
に近づくにつれてどのような変位（modification）もゼ
ロに向かって減少する。よって、０.９に等しいＸ2／Ｘ
1については、Ｐｉｎは５.９％に変換され、９９％Ｐｉ
ｎは９４.１％に変換される。
（Ｐｏｕｔ）ＰＷＭデューティサイクルは、次の変換関
数によって与えられる。 Ｐｏｕｔ＝{Ｐ１＋（ＰｉｎＸ2）／Ｘ1}＊１００％ この方程式から、中間のデューティサイクル値が５０％
に近づくにつれてどのような変位（modification）もゼ
ロに向かって減少する。よって、０.９に等しいＸ2／Ｘ
1については、Ｐｉｎは５.９％に変換され、９９％Ｐｉ
ｎは９４.１％に変換される。
【００２２】上記方程式に関連して、多くの場合に様々
な値が任意に選択されたということができる。よって、
上記例に示された値については、入力パルス繰り返しレ
ートとして２Ｋｈｚの０％〜１００％のＰＷＭ信号が選
択された。加えて、５％の開始デューティサイクルおよ
び９５％の停止デューティサイクルが選択された。本シ
ステムを設定するためには、まず、ユーザは、カウンタ
１、３および４のリファレンス（reference）としてク
ロック源Ｃ0を選択する、例えばＣ0＝８.０Ｍｈｚにす
る必要がある。８０Ｍｈｚの結晶発振器２４（図１参
照）がシステムクロックとして選ばれ、１／１０除算器
（ten divider）２６による除算によって８.０Ｍｈｚの
Ｃ0が供給される。カウンタについての８.０Ｍｈｚの信
号と２.０Ｋｈｚのパルス繰り返しレートとを用いるこ
とによって、この信号の周期は、１／２Ｋｈｚとなり、
これにより、カウンタ１、２および４について必要とさ
れるカウントの総数は４０００となり、カウンタ３につ
いてのカウントの総数は比０.９すなわち３６００とな
る。この結果、比が０.９である２.２２Ｋｈｚのパルス
繰り返し周波数ｆ1が生ずる。
な値が任意に選択されたということができる。よって、
上記例に示された値については、入力パルス繰り返しレ
ートとして２Ｋｈｚの０％〜１００％のＰＷＭ信号が選
択された。加えて、５％の開始デューティサイクルおよ
び９５％の停止デューティサイクルが選択された。本シ
ステムを設定するためには、まず、ユーザは、カウンタ
１、３および４のリファレンス（reference）としてク
ロック源Ｃ0を選択する、例えばＣ0＝８.０Ｍｈｚにす
る必要がある。８０Ｍｈｚの結晶発振器２４（図１参
照）がシステムクロックとして選ばれ、１／１０除算器
（ten divider）２６による除算によって８.０Ｍｈｚの
Ｃ0が供給される。カウンタについての８.０Ｍｈｚの信
号と２.０Ｋｈｚのパルス繰り返しレートとを用いるこ
とによって、この信号の周期は、１／２Ｋｈｚとなり、
これにより、カウンタ１、２および４について必要とさ
れるカウントの総数は４０００となり、カウンタ３につ
いてのカウントの総数は比０.９すなわち３６００とな
る。この結果、比が０.９である２.２２Ｋｈｚのパルス
繰り返し周波数ｆ1が生ずる。
【００２３】４０００カウントを有するカウンタは、
２.０ＫｈｚＰＷＭ信号を復号するために用いられるの
で、同一のカウント値（４０００）を有する第２カウン
タＣ２については、２.２２ＫｈｚのＰＷＭ信号を復号
するために用いなければならない。ところが、図１に示
すように、カウンタ２は、クロック周波数Ｃ１を利用す
る。これが、２.２２ＫｈｚＰＷＭ信号を２.０Ｋｈｚ入
力ＰＷＭ信号に調和させる。すべてのカウンタを１２ビ
ットタイプ（４０９６）にして、２つの異なるクロック
周波数Ｃ0およびＣ1を有する４０００に加えて、必要と
される３６００のカウントの総数を実現することができ
る。
２.０ＫｈｚＰＷＭ信号を復号するために用いられるの
で、同一のカウント値（４０００）を有する第２カウン
タＣ２については、２.２２ＫｈｚのＰＷＭ信号を復号
するために用いなければならない。ところが、図１に示
すように、カウンタ２は、クロック周波数Ｃ１を利用す
る。これが、２.２２ＫｈｚＰＷＭ信号を２.０Ｋｈｚ入
力ＰＷＭ信号に調和させる。すべてのカウンタを１２ビ
ットタイプ（４０９６）にして、２つの異なるクロック
周波数Ｃ0およびＣ1を有する４０００に加えて、必要と
される３６００のカウントの総数を実現することができ
る。
【００２４】以上のように、ディジタル方式でプログラ
ム可能なＰＷＭ変換器を設けることができる。
ム可能なＰＷＭ変換器を設けることができる。
【図１】図１は、変換器を示すブロック図である。
【図２】図２は、特性曲線を示す図である。
【図３】図３は、図１についてのタイミング図である。
【図４】図４は、図１についてのタイミング図である。
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 アサド エム マドニ
アメリカ合衆国 カリフォルニア州
90064 ロサンジェルス ウッドバイン
ストリート 3281
(72)発明者 ジム ビー ヴオン
アメリカ合衆国 カリフォルニア州
91326 ノースリッジ タートル スプリ
ングス ロード 19761
(72)発明者 フィリップ ヴオン
アメリカ合衆国 カリフォルニア州
91326 ノースリッジ ファルコン リッ
ジ ウェイ 12026
Claims (5)
- 【請求項１】 センサが、０％から１００％の範囲のデ
ューティサイクルを有するＰＷＭ入力信号によって表現
されるフルスケール出力を有する、パルス幅変調（ＰＷ
Ｍ）システムにおいて、 前記デューティサイクルの範囲を、開始デューティサイ
クルＰ１が０％より大きく、１００％以下である停止デ
ューティサイクルＰ２より小さくなるように、かつ、Ｐ
１からＰ２が依然として前記センサの前記フルスケール
出力を表すように、変換するための変換器を含み、 前記変換器は、前記ＰＷＭ入力信号のパルス幅をカウン
トしかつ該ＰＷＭ入力信号のパルス繰り返しレートを感
知するための第１のクロック手段と、前記第１のクロッ
ク手段よりも高い所定の周波数を有する第２のクロック
手段と、を備え、 前記第１のクロック手段の周波数と前記第２のクロック
手段の周波数との比は、Ｐ２−Ｐ１に比例する、ことを
特徴とするパルス幅変調システム。 - 【請求項２】 ０％から１００％の範囲のデューティサ
イクルを有するような、センサのフルスケール出力を表
す入力パルス幅変調（ＰＷＭ）信号を、開始デューティ
サイクルＰ１が０％より大きく、１００％以下である停
止デューティサイクルＰ２より小さくなるように、か
つ、Ｐ１からＰ２が依然として前記センサの前記フルス
ケール出力を表すように、変換するための方法であっ
て、 前記入力ＰＷＭ信号のパルス幅およびパルス繰り返しレ
ートをカウントするための第１のクロック周波数を設け
る工程と、 前記第１のクロック周波数より高い第２のクロック周波
数をＰ２−Ｐ１に比例する比によって設け、このような
第２のクロック周波数を用いて、前記入力ＰＷＭ信号を
変更してＰ１からＰ２へのフルスケール出力を設ける工
程と、を備えることを特徴とする方法。 - 【請求項３】 前記クロック手段により駆動される複数
のカウンタと、ディジタル形式のＰＷＭ信号を生成する
ために前記カウンタの出力に反応する比較器と、を含
み、 少なくとも１つのカウンタは、残りのカウンタのフルス
ケールのカウントより小さいフルスケールカウントを有
し、 前記フルスケールの比は、Ｐ２−Ｐ１に比例する、請求
項１に記載のパルス幅変調システム。 - 【請求項４】 前記Ｐ１値を前記少なくとも１つのカウ
ンタの前記出力に加えるための加算手段を含む請求項３
に記載のパルス幅変調システム。 - 【請求項５】 前記残りのカウンタの前記フルスケール
のカウントは、前記ＰＷＭ入力信号の前記パルス繰り返
しレートに関連し、 前記１つのカウンタの前記フルスケールのカウントは、
前記第２のクロック手段の周波数により変更されるＰＷ
Ｍ信号の前記パルス繰り返しレートに関連する、請求項
３に記載のパルス幅変調システム。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US10/006092 | 2001-12-06 | ||
| US10/006,092 US6545621B1 (en) | 2001-12-06 | 2001-12-06 | Digitally programmable pulse-width modulation (PWM) converter |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003174355A true JP2003174355A (ja) | 2003-06-20 |
Family
ID=21719262
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002226895A Ceased JP2003174355A (ja) | 2001-12-06 | 2002-08-05 | ディジタル方式でプログラム可能なパルス幅変調（ｐｗｍ）変換器 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6545621B1 (ja) |
| EP (1) | EP1318604B1 (ja) |
| JP (1) | JP2003174355A (ja) |
| DE (1) | DE60203248T2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013502194A (ja) * | 2009-08-07 | 2013-01-17 | フリースケール セミコンダクター インコーポレイテッド | パルス幅変調周波数変換 |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7049870B2 (en) * | 2004-01-09 | 2006-05-23 | Potentia Semiconductor Corporation | Digital controllers for DC converters |
| US6985018B2 (en) * | 2004-03-29 | 2006-01-10 | Bei Sensors & Systems Company, Inc. | Programmable, multi-turn, pulse width modulation circuit for a non-contact angular position sensor |
| US20070132449A1 (en) * | 2005-12-08 | 2007-06-14 | Madni Asad M | Multi-turn non-contact angular position sensor |
| CN102017412B (zh) * | 2008-04-10 | 2013-05-22 | Nxp股份有限公司 | 旋转脉宽调制器 |
| US8502721B2 (en) | 2009-12-02 | 2013-08-06 | Scaleo Chip | Apparatus and methods thereof for reducing energy consumption for PWM controlled integrated circuits in vehicles |
| US8169354B2 (en) * | 2009-12-02 | 2012-05-01 | Scaleo Chip | Apparatus and methods thereof for reducing energy consumption for PWM controlled integrated circuits in vehicles |
| DE102011012849A1 (de) * | 2011-03-03 | 2012-09-06 | Borgwarner Beru Systems Gmbh | Verfahren und Schaltung zum Steuern der Heizleistung einer Heizvorrichtung eines Kraftfahrzeugs |
| US9564885B2 (en) | 2011-12-05 | 2017-02-07 | Rambus Inc. | Event-driven clock duty cycle control |
| CN108347236B (zh) * | 2017-01-22 | 2022-12-23 | 长城汽车股份有限公司 | Pwm信号转换方法和转换系统 |
| CN109088624B (zh) * | 2018-09-21 | 2020-06-16 | 上海客益电子有限公司 | 一种双路时钟信号转脉宽调制信号电路 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4567466A (en) * | 1982-12-08 | 1986-01-28 | Honeywell Inc. | Sensor communication system |
| EP0545581B1 (en) * | 1991-12-06 | 1999-04-21 | National Semiconductor Corporation | Integrated data processing system including CPU core and parallel, independently operating DSP module |
| US5451893A (en) * | 1994-05-13 | 1995-09-19 | Samsung Semiconductor, Inc. | Programmable duty cycle converter |
| US6157671A (en) * | 1997-11-06 | 2000-12-05 | Caterpillar Inc. | Apparatus and method for digitally monitoring a duty cycle of a pulse width modulated signal |
| US6323706B1 (en) * | 2000-02-24 | 2001-11-27 | Rambus Inc. | Apparatus and method for edge based duty cycle conversion |
-
2001
- 2001-12-06 US US10/006,092 patent/US6545621B1/en not_active Expired - Lifetime
-
2002
- 2002-06-18 DE DE60203248T patent/DE60203248T2/de not_active Expired - Fee Related
- 2002-06-18 EP EP02254244A patent/EP1318604B1/en not_active Expired - Fee Related
- 2002-08-05 JP JP2002226895A patent/JP2003174355A/ja not_active Ceased
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013502194A (ja) * | 2009-08-07 | 2013-01-17 | フリースケール セミコンダクター インコーポレイテッド | パルス幅変調周波数変換 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP1318604B1 (en) | 2005-03-16 |
| EP1318604A1 (en) | 2003-06-11 |
| DE60203248T2 (de) | 2006-03-30 |
| DE60203248D1 (de) | 2005-04-21 |
| US6545621B1 (en) | 2003-04-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4787712B2 (ja) | Ｐｗｍ信号生成回路およびそれを備えた電源装置 | |
| JP2003174355A (ja) | ディジタル方式でプログラム可能なパルス幅変調（ｐｗｍ）変換器 | |
| CN112771456B (zh) | 一种数字信号的调制方法及装置、开关电源控制方法及开关电源 | |
| US9374105B2 (en) | Converting time-encoded signal into analog output | |
| CN112325910B (zh) | 实现旋转变压器传感器驱动信号的方法、装置及存储介质 | |
| JPH1070444A (ja) | デジタルノイズフィルター | |
| JPS62160852A (ja) | 信号絶縁回路 | |
| JP2807581B2 (ja) | アナログ・デジタル変換回路 | |
| JP3514532B2 (ja) | クロック信号生成装置 | |
| RU2258297C2 (ru) | Электропривод постоянного тока | |
| JP3549910B2 (ja) | Ｄ／ａ変換装置 | |
| JP3763483B2 (ja) | レーダ方位補間回路 | |
| JPH03220919A (ja) | デジタル・アナログ変換器 | |
| RU2175812C2 (ru) | Преобразователь угла поворота вала в код | |
| JPH07321612A (ja) | 周波数逓倍回路 | |
| JPS6354823A (ja) | Ｐｌｌ回路 | |
| KR0183747B1 (ko) | 클럭 펄스의 주파수 변환방법 및 회로 | |
| RU2199757C1 (ru) | Способ частотно-импульсного преобразования непрерывного сигнала и интегральный преобразователь для его реализации | |
| JPH07307669A (ja) | Ａ／ｄ変換装置 | |
| JPS5829007B2 (ja) | デジタル・アナログ変換器 | |
| JPH01318179A (ja) | 乗算器 | |
| JPH02123815A (ja) | アナログ位相発生器 | |
| JPS5851303A (ja) | 数値制御装置 | |
| JPH0754911B2 (ja) | Ａ／ｄ変換器 | |
| JPH06104763A (ja) | パルス加算形ｄ／ａ変換器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050304 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070110 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070122 |
|
| A045 | Written measure of dismissal of application [lapsed due to lack of payment] |
Free format text: JAPANESE INTERMEDIATE CODE: A045 Effective date: 20070521 |