CN109088624B - 一种双路时钟信号转脉宽调制信号电路 - Google Patents

一种双路时钟信号转脉宽调制信号电路 Download PDF

Info

Publication number
CN109088624B
CN109088624B CN201811108793.3A CN201811108793A CN109088624B CN 109088624 B CN109088624 B CN 109088624B CN 201811108793 A CN201811108793 A CN 201811108793A CN 109088624 B CN109088624 B CN 109088624B
Authority
CN
China
Prior art keywords
signal
clock
width modulation
pulse width
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811108793.3A
Other languages
English (en)
Other versions
CN109088624A (zh
Inventor
朱金桥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Xianji Integrated Circuit Co ltd
Original Assignee
Shanghai Guestgood Electronics Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Guestgood Electronics Co ltd filed Critical Shanghai Guestgood Electronics Co ltd
Priority to CN201811108793.3A priority Critical patent/CN109088624B/zh
Publication of CN109088624A publication Critical patent/CN109088624A/zh
Priority to PCT/CN2019/104377 priority patent/WO2020057370A1/zh
Priority to US17/276,672 priority patent/US11451221B2/en
Application granted granted Critical
Publication of CN109088624B publication Critical patent/CN109088624B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
    • H03K19/17736—Structural details of routing resources
    • H03K19/1774—Structural details of routing resources for global signals, e.g. clock, reset
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K21/00—Details of pulse counters or frequency dividers
    • H03K21/02—Input circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/153—Arrangements in which a pulse is delivered at the instant when a predetermined characteristic of an input signal is present or at a fixed time interval after this instant
    • H03K5/1534—Transition or edge detectors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
    • H03K5/249—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors using clock signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K7/00—Modulating pulses with a continuously-variable modulating signal
    • H03K7/08—Duration or width modulation ; Duty cycle modulation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
    • H03K2005/0015—Layout of the delay element
    • H03K2005/00234—Layout of the delay element using circuits having two logic levels
    • H03K2005/00247—Layout of the delay element using circuits having two logic levels using counters

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Nonlinear Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

一种双路时钟信号转脉宽调制信号电路，包含：第一计数器，其输入端输入第一时钟信号，其输出端输出分频信号；边沿复位电路，其输入端输入分频信号，其输出端输出第一复位脉冲信号和第二复位脉冲信号，第一复位脉冲信号用于复位第二计数器，第二复位脉冲信号用于复位第三计数器；第二计数器，其输入端输入第二时钟信号和第一复位脉冲信号，其输出端输出第一脉宽调制信号；第三计数器，其输入端输入第二时钟信号和第二复位脉冲信号，其输出端输出第二脉宽调制信号；逻辑处理电路，其输入端输入第一脉宽调制信号和第二脉宽调制信号，其输出端输出脉宽调制信号。本发明精度高，系统稳定，抗干扰性好。

Description

一种双路时钟信号转脉宽调制信号电路
技术领域
本发明涉及一种双路时钟信号转脉宽调制信号电路。
背景技术
在很多工业控制系统中，脉宽调制技术(PWM)是被广泛应用的一种技术，在电机调速、信号隔离、开关调光、模数转换等等领域都不可或缺。脉宽调制信号(PWM)的速度和精度常常在系统中受到重点关注。
虽然脉宽调制信号(PWM)技术广为使用，但是脉宽调制信号(PWM)产生电路的方案并不丰富，目前主流的技术有两类，第一种为电压值切割三角波方案，这是一种纯模拟电路的方案，由于三角波的峰值和上升下降的线性度都不容易控制得十分精确，如果以开环的方式工作则其产生的脉宽调制信号(PWM)的绝对精度和线性度都不佳。第二种为基于数字电路的逻辑数值转脉宽调制信号(PWM)方案，这种技术的PWM精度和线性度都非常好，但是采用纯数字电路接口，而工业控制中存在大量的模拟量，则需要引入模数转换器和对应控制电路，所以一般这种技术以微控制器的方式出现，而基于微控制器的方案则又会出现系统稳定性、抗干扰性等等问题，模数转换器的性能也会限制系统的性能。
发明内容
本发明提供一种双路时钟信号转脉宽调制信号电路，实现了高精度的PWM信号输出，将PWM信号的占空等值于两路频率信号的周期的比值，而频率信号和PWM信号均有模拟和数字的双重属性，所以此结构非常适合应用在模数转换和数模转换领域，基于此结构的产品具有精度高，系统稳定，抗干扰性好的特点。
为了达到上述目的，本发明提供一种双路时钟信号转脉宽调制信号电路，双路时钟信号转脉宽调制信号电路的输入端输入两路时钟信号，其输出端输出脉宽调制信号；
所述的第一时钟信号的时钟周期大于或等于第二时钟信号的时钟周期；
所述的脉宽调制信号的高电平平均占空比等于第二时钟信号周期T0与第一时钟信号周期T1的比值再乘以比例系数K，即K×(T0/T1)，或者等于1减去第二时钟信号周期T0与第一时钟信号周期T1的比值再乘以比例系数K，即1-K×(T0/T1)。
所述的比例系数K＝1/2n，变量n为整数。
所述的变量n为0。
所述的脉宽调制信号的低电平脉冲的持续时间和高电平脉冲的持续时间都等于整数个第二时钟信号的时钟周期之和。
所述的双路时钟信号转脉宽调制信号电路包含：
脉宽调制电路，其输入端输入第一时钟信号和第二时钟信号，其输出端输出第一脉宽调制信号和第二脉宽调制信号；
逻辑处理电路，其输入端输入第一脉宽调制信号和第二脉宽调制信号，其输出端输出脉宽调制信号。
所述的第一脉宽调制信号和第二脉宽调制信号的平均频率相等，第一脉宽调制信号和第二脉宽调制信号的周期都等于整数个第二时钟信号的周期之和。
所述的第一脉宽调制信号和第二脉宽调制信号的低电平平均占空比等于第二时钟信号周期与第一时钟信号周期的比值的1/2，或者等于1减去第二时钟信号周期与第一时钟信号周期的比值的1/2。
所述的第一脉宽调制信号的平均频率等于分频信号的频率，该第一脉宽调制信号的低电平脉冲的持续时间和高电平脉冲的持续时间都是整数个第二时钟信号的时钟周期之和。所述的第二脉宽调制信号的平均频率等于分频信号的频率，该第二脉宽调制信号的低电平脉冲的持续时间和高电平脉冲的持续时间都是整数个第二时钟信号的时钟周期之和。
所述的逻辑处理电路对输入信号进行逻辑与操作。
所述的脉宽调制电路包含：
第一计数器，其输入端输入第一时钟信号，其输出端输出分频信号；
边沿复位电路，其输入端输入分频信号，其输出端输出第一复位脉冲信号和第二复位脉冲信号，第一复位脉冲信号用于复位第二计数器，第二复位脉冲信号用于复位第三计数器；
第二计数器，其输入端输入第二时钟信号和第一复位脉冲信号，其输出端输出第一脉宽调制信号；
第三计数器，其输入端输入第二时钟信号和第二复位脉冲信号，其输出端输出第二脉宽调制信号。
所述的分频信号的周期是第一时钟信号周期的整数倍。
所述的边沿复位电路在分频信号的上升沿处产生第一复位脉冲信号，在分频信号的下降沿处产生第二复位脉冲信号。
本发明实现了高精度的PWM信号输出，将PWM信号的占空比等值于两路频率信号的周期的比值，而频率信号和PWM信号均有模拟和数字的双重属性，所以此结构非常适合应用在模数转换和数模转领域，基于此结构的产品具有精度高，系统稳定，抗干扰性好的特点。
附图说明
图1是本发明提供的一种双路时钟信号转脉宽调制信号电路的电路图。
图2是图1中电路的信号时序图。
具体实施方式
以下根据图1和图2，具体说明本发明的较佳实施例。
如图1所示，本发明提供一种双路时钟信号转脉宽调制信号电路，其输入端输入两路异步时钟信号，其输出端输出脉宽调制信号PWM_OUT，第一时钟信号CLK1的时钟周期T1大于或等于第二时钟信号CLK0的时钟周期T0，脉宽调制信号PWM_OUT的高电平平均占空比Duty等于第二时钟信号周期与第一时钟信号周期的比值，即Duty＝K×(T0/T1)，或者等于1减去第二时钟信号周期与第一时钟信号周期的比值，即Duty＝1-K×(T0/T1)。所述的脉宽调制信号的周期是整数个第二时钟信号的周期之和。其中，比例系数K＝1/2n，变量n为整数。在本发明的一个较佳实施例中，变量n为0。
所述的双路时钟信号转脉宽调制信号电路进一步包含：
脉宽调制电路100，其输入端输入第一时钟信号CLK1和第二时钟信号CLK0，其输出端输出第一脉宽调制信号PWMA和第二脉宽调制信号PWMB，PWMA和PWMB的低电平占空比均为T0/(2*T1)，高电平占空比均为1-T0/(2*T1)；
逻辑处理电路105，其输入端输入第一脉宽调制信号PWMA和第二脉宽调制信号PWMB，其输出端输出脉宽调制信号PWM_OUT及其反信号PWM_OUTB，该逻辑处理电路105对输入信号进行逻辑与操作，PWM_OUT＝PWMA&PWMB，PWM_OUTB＝-(PWMA&PWMB)。
第一脉宽调制信号和第二脉宽调制信号的平均频率相等。第一脉宽调制信号和第二脉宽调制信号的周期都等于整数个第二时钟信号的周期之和。
所述的脉宽调制电路100进一步包含：
第一计数器101，其输入端输入第一时钟信号CLK1，其输出端输出分频信号CLKX，该分频信号CLKX的周期是第一时钟信号CLK1周期的整数倍；
边沿复位电路102，其输入端输入分频信号CLKX，其输出端输出第一复位脉冲信号RSTB_a和第二复位脉冲信号RSTB_b，在分频信号CLKX的上升沿处边沿复位电路102会产生第一复位脉冲信号RSTB_a，在分频信号CLKX的下降沿处边沿复位电路102会产生第二复位脉冲信号RSTB_b，第一复位脉冲信号RSTB_a用于复位第二计数器，第二复位脉冲信号RSTB_b用于复位第三计数器；
第二计数器103，其输入端输入第二时钟信号CLK0和第一复位脉冲信号RSTB_a，其输出端输出第一脉宽调制信号PWMA，该第一脉宽调制信号PWMA的平均频率等于分频信号CLKX的频率，该第一脉宽调制信号PWMA的平均周期等于第一复位脉冲信号RSTB_a的平均周期，该第一脉宽调制信号PWMA的低电平脉冲的持续时间和高电平脉冲的持续时间都是整数个第二时钟信号CLK0的时钟周期之和；
第三计数器104，其输入端输入第二时钟信号CLK0和第二复位脉冲信号RSTB_b，其输出端输出第二脉宽调制信号PWMB，该第二脉宽调制信号PWMB的平均频率等于分频信号CLKX的频率，该第二脉宽调制信号PWMB的平均周期等于第二复位脉冲信号RSTB_b的平均周期，该第二脉宽调制信号PWMB的低电平脉冲的持续时间和高电平脉冲的持续时间都是整数个第二时钟信号CLK0的时钟周期之和；
如图2所示，在本发明的一个实施例中，第一时钟信号CLK1的时钟周期为T1，第二时钟信号CLK0的时钟周期为T0，分频信号CLKX是第一时钟信号CLK1的8分频，在分频信号CLKX的上升沿处产生第一复位脉冲信号RSTB_a，在分频信号CLKX的下降沿处产生第二复位脉冲信号RSTB_b，第一脉宽调制信号PWMA和第二脉宽调制信号PWMB的低电平宽度都等于第二时钟信号CLK0的时钟周期的4倍，对第一脉宽调制信号PWMA和第二脉宽调制信号PWMB做逻辑操作产生两路互补的脉宽调制信号，脉宽调制信号PWM_OUT的频率是第一脉宽调制信号PWMA的频率的2倍(在大多数情况下是2倍关系，但是在一些边缘条件下，不是两倍关系)，PWM_OUT＝PWMA&PWMB，PWM_OUTB＝-(PWMA&PWMB)，则PWM_OUT的平均占空比为Duty＝(4*T1-4*T0)/(4*T1)＝(T1-T0)/T1＝1-T0/T1；而PWM_OUTB的平均占空比为Duty＝(4*T0)/(4*T1)＝T0/T1。
本发明精度高，系统稳定，抗干扰性好。
尽管本发明的内容已经通过上述优选实施例作了详细介绍，但应当认识到上述的描述不应被认为是对本发明的限制。上文所述之算法仅为典型的实施方式，任何两个频率信号与脉宽调制信号之间的算法都在本发明精神之内。在本领域技术人员阅读了上述内容后，对于本发明的多种修改和替代都将是显而易见的。

Claims (9)

1.一种双路时钟信号转脉宽调制信号电路，其特征在于，双路时钟信号转脉宽调制信号电路的输入端输入两路时钟信号，其输出端输出脉宽调制信号；
第一时钟信号的时钟周期大于或等于第二时钟信号的时钟周期；
所述的脉宽调制信号的高电平平均占空比等于第二时钟信号周期T0与第一时钟信号周期T1的比值再乘以比例系数K，即K×(T0/T1)，或者等于1减去第二时钟信号周期T0与第一时钟信号周期T1的比值再乘以比例系数K，即1-K×(T0/T1)；
所述的双路时钟信号转脉宽调制信号电路包含：
脉宽调制电路，其输入端输入第一时钟信号和第二时钟信号，其输出端输出第一脉宽调制信号和第二脉宽调制信号；
逻辑处理电路，其输入端输入第一脉宽调制信号和第二脉宽调制信号，其输出端输出脉宽调制信号；
所述的脉宽调制电路包含：
第一计数器，其输入端输入第一时钟信号，其输出端输出分频信号，分频信号的周期是第一时钟信号周期的整数倍；
边沿复位电路，其输入端输入分频信号，其输出端输出第一复位脉冲信号和第二复位脉冲信号，第一复位脉冲信号用于复位第二计数器，第二复位脉冲信号用于复位第三计数器；
第二计数器，其输入端输入第二时钟信号和第一复位脉冲信号，其输出端输出第一脉宽调制信号；
第三计数器，其输入端输入第二时钟信号和第二复位脉冲信号，其输出端输出第二脉宽调制信号。
2.如权利要求1所述的双路时钟信号转脉宽调制信号电路，其特征在于，所述的比例系数K＝1/2n，变量n为整数。
3.如权利要求2所述的双路时钟信号转脉宽调制信号电路，其特征在于，所述的变量n为0。
4.如权利要求1所述的双路时钟信号转脉宽调制信号电路，其特征在于，所述的脉宽调制信号的低电平脉冲的持续时间和高电平脉冲的持续时间都等于整数个第二时钟信号的时钟周期之和。
5.如权利要求1所述的双路时钟信号转脉宽调制信号电路，其特征在于，所述的第一脉宽调制信号和第二脉宽调制信号的平均频率相等，第一脉宽调制信号和第二脉宽调制信号的周期都等于整数个第二时钟信号的周期之和。
6.如权利要求1所述的双路时钟信号转脉宽调制信号电路，其特征在于，所述的第一脉宽调制信号和第二脉宽调制信号的低电平平均占空比等于第二时钟信号周期与第一时钟信号周期的比值的1/2，或者等于1减去第二时钟信号周期与第一时钟信号周期的比值的1/2。
7.如权利要求1所述的双路时钟信号转脉宽调制信号电路，其特征在于，所述的第一脉宽调制信号的平均频率等于分频信号的频率，该第一脉宽调制信号的低电平脉冲的持续时间和高电平脉冲的持续时间都是整数个第二时钟信号的时钟周期之和；所述的第二脉宽调制信号的平均频率等于分频信号的频率，该第二脉宽调制信号的低电平脉冲的持续时间和高电平脉冲的持续时间都是整数个第二时钟信号的时钟周期之和。
8.如权利要求1所述的双路时钟信号转脉宽调制信号电路，其特征在于，所述的逻辑处理电路对输入信号进行逻辑与操作。
9.如权利要求1所述的双路时钟信号转脉宽调制信号电路，其特征在于，所述的边沿复位电路在分频信号的上升沿处产生第一复位脉冲信号，在分频信号的下降沿处产生第二复位脉冲信号。
CN201811108793.3A 2018-09-21 2018-09-21 一种双路时钟信号转脉宽调制信号电路 Active CN109088624B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201811108793.3A CN109088624B (zh) 2018-09-21 2018-09-21 一种双路时钟信号转脉宽调制信号电路
PCT/CN2019/104377 WO2020057370A1 (zh) 2018-09-21 2019-09-04 一种双路时钟信号转脉宽调制信号电路
US17/276,672 US11451221B2 (en) 2018-09-21 2019-09-04 Dual clock signal to pulse-width modulated signal conversion circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811108793.3A CN109088624B (zh) 2018-09-21 2018-09-21 一种双路时钟信号转脉宽调制信号电路

Publications (2)

Publication Number Publication Date
CN109088624A CN109088624A (zh) 2018-12-25
CN109088624B true CN109088624B (zh) 2020-06-16

Family

ID=64842392

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811108793.3A Active CN109088624B (zh) 2018-09-21 2018-09-21 一种双路时钟信号转脉宽调制信号电路

Country Status (3)

Country Link
US (1) US11451221B2 (zh)
CN (1) CN109088624B (zh)
WO (1) WO2020057370A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109088624B (zh) 2018-09-21 2020-06-16 上海客益电子有限公司 一种双路时钟信号转脉宽调制信号电路
FR3086469A1 (fr) * 2018-09-24 2020-03-27 Stmicroelectronics (Grenoble 2) Sas Procede de reglage d'un signal de modulation de largeur d'impulsion pilotant un regulateur de tension a decoupage du type abaisseur de tension, et dispositif correspondant
CN111044780B (zh) * 2019-12-10 2021-12-10 上海艾为电子技术股份有限公司 一种数字音频功放电路及其电流采样控制电路
CN115276621B (zh) * 2022-07-07 2024-04-19 重庆御芯微信息技术有限公司 一种高精度脉宽调制方法和装置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09200008A (ja) * 1996-01-18 1997-07-31 Canon Inc 信号生成回路およびその方法
US6044113A (en) * 1999-02-17 2000-03-28 Visx, Inc. Digital pulse width modulator
US6545621B1 (en) * 2001-12-06 2003-04-08 Bei Sensors & Systems Company, Inc,. Digitally programmable pulse-width modulation (PWM) converter
JP3748548B2 (ja) * 2002-11-21 2006-02-22 株式会社リコー Ｐｗｍ信号発生回路
KR100500929B1 (ko) * 2002-11-27 2005-07-14 주식회사 하이닉스반도체 지연 고정 루프 회로
EP1661289B1 (en) * 2003-08-29 2007-03-07 Koninklijke Philips Electronics N.V. Phase detector
US7362152B2 (en) * 2004-03-24 2008-04-22 Texas Instruments Incorporated Apparatus and method for digital phase control of a pulse width modulation generator for microprocessor/DSP in integrated circuits
JP2006025135A (ja) * 2004-07-07 2006-01-26 Rohm Co Ltd パルス変調信号復調回路並びにそれを備えた受光回路及び電気機器
US7932761B1 (en) * 2009-02-09 2011-04-26 Altera Corporation Fine tuned pulse width modulation
US8653873B2 (en) * 2010-02-19 2014-02-18 Hewlett-Packard Development Company, L.P. Generation of adjustable phase reference waveform
KR101103065B1 (ko) 2010-02-25 2012-01-06 주식회사 하이닉스반도체 딜레이 회로
US8305126B2 (en) * 2011-01-13 2012-11-06 Oracle International Corporation Flop type selection for very large scale integrated circuits
CN102497710B (zh) 2011-12-30 2014-05-28 成都芯源系统有限公司 Led移相调光电路及其方法
CN104253593B (zh) * 2013-06-28 2017-09-05 戴泺格集成电路（天津）有限公司 生成脉冲宽度调制信号的系统和方法
US9543960B1 (en) * 2015-07-28 2017-01-10 Integrated Device Technology, Inc. Multi-stage frequency dividers having duty cycle correction circuits therein
US10707842B2 (en) * 2017-10-23 2020-07-07 Texas Instruments Incorporated Pulse width modulation technique with time-ratio duty cycle computation
CN109088624B (zh) * 2018-09-21 2020-06-16 上海客益电子有限公司 一种双路时钟信号转脉宽调制信号电路
US11012058B2 (en) * 2019-05-07 2021-05-18 Texas Instruments Incorporated Linear low side recycling modulation

Also Published As

Publication number Publication date
CN109088624A (zh) 2018-12-25
US11451221B2 (en) 2022-09-20
WO2020057370A1 (zh) 2020-03-26
US20220038086A1 (en) 2022-02-03

Similar Documents

Publication Publication Date Title
CN109088624B (zh) 一种双路时钟信号转脉宽调制信号电路
CN108445734B (zh) 时脉倍频、乘频及数字脉冲产生电路、时间数字转换器
US7378865B2 (en) Superconducting circuit for generating pulse signal
US8120401B2 (en) Methods and systems for digital pulse width modulator
US7977994B2 (en) Digital pulse-width-modulator with discretely adjustable delay line
JP2009528015A (ja) 自己補正式デジタル・パルス幅変調器（ｄｐｗｍ）
CN110830041A (zh) 占空比50%的连续整数分频器及包括其的锁相环电路
CN110266309B (zh) 数字调制器、频率合成器和提高调制器速度的方法
CN104640053A (zh) 扬声器的直流阻抗检测方法、电路以及d类音频放大器
CN101436857A (zh) 时脉产生器以及相关的时脉产生方法
CN116155248B (zh) 一种带跳周期功能的可编程数字脉宽调整器及控制器
US7327300B1 (en) System and method for generating a pulse width modulated signal having variable duty cycle resolution
US20030063699A1 (en) Generating non-integer clock division
Grabovski et al. High resolution FPGA-based symmetrical digital pulse width modulator
CN114625194B (zh) 参考电压产生电路及其产生方法
CN113746456B (zh) 一种可重构的复合波形产生电路
TWI744143B (zh) 可控制工作週期的倍頻器及其方法
US11830560B2 (en) Track-and-hold circuit
RU2288532C1 (ru) Фазосдвигающее устройство
JP7444244B2 (ja) トラック・アンド・ホールド回路
Thomas et al. High Resolution Digital Pulse Width Modulated Signal Scheme on FPGA
CN211296712U (zh) 时钟产生电路、多相开关变换器及其控制电路
WO2021205592A1 (ja) スイッチト・エミッタ・フォロワ回路
Hung Delay-line sharing based: a new CMOS digital PWM circuit
Senani et al. Nonsinusoidal Waveform Generators/Relaxation Oscillators Using Other Building Blocks

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20220801

Address after: 201306 building C, No. 888, Huanhu West 2nd Road, Lingang New Area, Pudong New Area, Shanghai

Patentee after: SHANGHAI XIANJI INTEGRATED CIRCUIT CO.,LTD.

Address before: 201210 room 415, No. 2, Lane 666, China (Shanghai) pilot Free Trade Zone, Pudong New Area, Shanghai

Patentee before: SHANGHAI GUESTGOOD ELECTRONICS Co.,Ltd.