JP2003173289A - メモリモジュールの信号取出方法及び信号取出装置、並びにメモリモジュール検査装置 - Google Patents
メモリモジュールの信号取出方法及び信号取出装置、並びにメモリモジュール検査装置Info
- Publication number
- JP2003173289A JP2003173289A JP2001372823A JP2001372823A JP2003173289A JP 2003173289 A JP2003173289 A JP 2003173289A JP 2001372823 A JP2001372823 A JP 2001372823A JP 2001372823 A JP2001372823 A JP 2001372823A JP 2003173289 A JP2003173289 A JP 2003173289A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- memory module
- address
- data signal
- read data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 基準メモリモジュールの入出力信号の取り込
みを確実に行う。 【解決手段】 レジスタ２１は、データ信号Ｄをクロッ
ク信号ＣＫ１のタイミンングで取り込み、リードデータ
信号ＲＤを出力する。レジスタ２２は、データ信号Ｄを
クロック信号ＣＫ２のタイミンングで取り込み、ライト
データ信号ＷＤを出力する。レジスタ２３は、アドレス
信号Ａをクロック信号ＣＫ３のタイミンングで取り込
み、アドレス信号Ａを出力する。同期回路３１，３２，
３３は、リードデータ信号ＲＤ，ライトデータ信号Ｗ
Ｄ，アドレス信号Ａをクロック信号ＣＫ４に同期させ
る。コマンドデコーダ４０は、アドレス信号Ａに含まれ
るコマンド信号をデコードし、マルチプレクサー５０
は、コマンドデコーダ４０からのセレクト信号Ｓにより
リードデータ信号ＲＤ又はライトデータ信号ＷＤを選択
して出力する。
みを確実に行う。 【解決手段】 レジスタ２１は、データ信号Ｄをクロッ
ク信号ＣＫ１のタイミンングで取り込み、リードデータ
信号ＲＤを出力する。レジスタ２２は、データ信号Ｄを
クロック信号ＣＫ２のタイミンングで取り込み、ライト
データ信号ＷＤを出力する。レジスタ２３は、アドレス
信号Ａをクロック信号ＣＫ３のタイミンングで取り込
み、アドレス信号Ａを出力する。同期回路３１，３２，
３３は、リードデータ信号ＲＤ，ライトデータ信号Ｗ
Ｄ，アドレス信号Ａをクロック信号ＣＫ４に同期させ
る。コマンドデコーダ４０は、アドレス信号Ａに含まれ
るコマンド信号をデコードし、マルチプレクサー５０
は、コマンドデコーダ４０からのセレクト信号Ｓにより
リードデータ信号ＲＤ又はライトデータ信号ＷＤを選択
して出力する。
Description
【０００１】
【発明の属する技術分野】本発明は、メモリモジュール
の良品比較検査に係り、特に基準となる良品のメモリモ
ジュールの入出力信号を取り出す信号取出方法及び信号
取出装置、並びにそれらを用いたメモリモジュール検査
装置に関する。
の良品比較検査に係り、特に基準となる良品のメモリモ
ジュールの入出力信号を取り出す信号取出方法及び信号
取出装置、並びにそれらを用いたメモリモジュール検査
装置に関する。
【０００２】
【従来の技術】ＤＩＭＭ（Ｄｕａｌ Ｉｎ−ｌｉｎｅ
Ｍｅｍｏｒｙ Ｍｏｄｕｌｅ）等のメモリモジュールを
検査する方法の１つして、良品比較検査がある。良品比
較検査は、実際の使用状態に置かれた良品の基準メモリ
モジュールの入出力信号を取り出して被検査メモリモジ
ュールへ供給し、被検査メモリモジュールの出力信号を
基準メモリモジュールの入出力信号と比較することによ
って、被検査メモリモジュールの良否を判定するもので
ある。なお、このような良品比較検査に関するものとし
て、特開２００１−１７６２９４号公報がある。
Ｍｅｍｏｒｙ Ｍｏｄｕｌｅ）等のメモリモジュールを
検査する方法の１つして、良品比較検査がある。良品比
較検査は、実際の使用状態に置かれた良品の基準メモリ
モジュールの入出力信号を取り出して被検査メモリモジ
ュールへ供給し、被検査メモリモジュールの出力信号を
基準メモリモジュールの入出力信号と比較することによ
って、被検査メモリモジュールの良否を判定するもので
ある。なお、このような良品比較検査に関するものとし
て、特開２００１−１７６２９４号公報がある。
【０００３】
【発明が解決しようとする課題】マザーボードに実装さ
れた基準メモリモジュールの入出力信号は、マザーボー
ド上のチップセットＬＳＩ等の制御回路との間で信号の
やり取りを行えるように、タイミング条件が最適化され
ている。基準メモリモジュールの入出力信号にはアドレ
ス信号とデータ信号とがあり、データ信号にはリード
（読出し）データ信号とライト（書込み）データ信号が
混在している。従来の良品比較検査では、基準メモリモ
ジュールのアドレス信号、リードデータ信号及びライト
データ信号を、１つのフリップフロップ回路で同じクロ
ック信号のタイミングで取り込んでいた。
れた基準メモリモジュールの入出力信号は、マザーボー
ド上のチップセットＬＳＩ等の制御回路との間で信号の
やり取りを行えるように、タイミング条件が最適化され
ている。基準メモリモジュールの入出力信号にはアドレ
ス信号とデータ信号とがあり、データ信号にはリード
（読出し）データ信号とライト（書込み）データ信号が
混在している。従来の良品比較検査では、基準メモリモ
ジュールのアドレス信号、リードデータ信号及びライト
データ信号を、１つのフリップフロップ回路で同じクロ
ック信号のタイミングで取り込んでいた。
【０００４】図４は、従来の各信号の一例を示すタイミ
ングチャートである。なお、図４（ａ）のリードデータ
信号と図４（ｂ）のライトデータ信号は同時に発生する
ものでなく、基準メモリモジュールが読出し状態の時は
リードデータ信号が、基準メモリモジュールが書込み状
態の時はライトデータ信号が発生する。一般に、基準メ
モリモジュールの近くの信号取り出し位置におけるリー
ドデータ信号、ライトデータ信号及びアドレス信号は、
図４（ａ），（ｂ），（ｃ）に示すように、タイミング
が一致しない。そのため、クロック信号（図４（ｄ））
は、フリップフロップ回路のセットアップ時間ｔｓ１，
ｔｓ２，ｔｓ３及びホールド時間ｔｈ１，ｔｈ２，ｔｈ
３を十分に確保できるタイミングが限られ、各信号の取
りこぼしを発生させる場合があった。
ングチャートである。なお、図４（ａ）のリードデータ
信号と図４（ｂ）のライトデータ信号は同時に発生する
ものでなく、基準メモリモジュールが読出し状態の時は
リードデータ信号が、基準メモリモジュールが書込み状
態の時はライトデータ信号が発生する。一般に、基準メ
モリモジュールの近くの信号取り出し位置におけるリー
ドデータ信号、ライトデータ信号及びアドレス信号は、
図４（ａ），（ｂ），（ｃ）に示すように、タイミング
が一致しない。そのため、クロック信号（図４（ｄ））
は、フリップフロップ回路のセットアップ時間ｔｓ１，
ｔｓ２，ｔｓ３及びホールド時間ｔｈ１，ｔｈ２，ｔｈ
３を十分に確保できるタイミングが限られ、各信号の取
りこぼしを発生させる場合があった。
【０００５】本発明は、基準メモリモジュールの入出力
信号の取り込みを確実に行うことを目的とする。
信号の取り込みを確実に行うことを目的とする。
【０００６】
【課題を解決するための手段】本発明のメモリモジュー
ルの信号取出方法は、メモリモジュールのアドレス信
号、リードデータ信号及びライトデータ信号をそれぞれ
別のクロック信号のタイミングで取り込み、取り込んだ
アドレス信号、リードデータ信号及びライトデータ信号
を同期させ、取り込んだアドレス信号に含まれるコマン
ド信号を解析し、コマンド信号の解析結果に基づいて、
同期させたリードデータ信号又はライトデータ信号を選
択して出力するものである。
ルの信号取出方法は、メモリモジュールのアドレス信
号、リードデータ信号及びライトデータ信号をそれぞれ
別のクロック信号のタイミングで取り込み、取り込んだ
アドレス信号、リードデータ信号及びライトデータ信号
を同期させ、取り込んだアドレス信号に含まれるコマン
ド信号を解析し、コマンド信号の解析結果に基づいて、
同期させたリードデータ信号又はライトデータ信号を選
択して出力するものである。
【０００７】また、本発明のメモリモジュールの信号取
出装置は、メモリモジュールのアドレス信号をアドレス
用クロック信号のタイミングで取り込むアドレス取り込
み手段と、メモリモジュールのリードデータ信号をリー
ドデータ用クロック信号のタイミングで取り込むリード
データ取り込み手段と、メモリモジュールのライトデー
タ信号をライトデータ用クロック信号のタイミングで取
り込むライトデータ取り込み手段と、アドレス取り込み
手段で取り込まれたアドレス信号、リードデータ取り込
み手段で取り込まれたリードデータ信号及びライトデー
タ取り込み手段で取り込まれたライトデータ信号を同期
させる同期手段と、アドレス取り込み手段で取り込まれ
たアドレス信号に含まれるコマンド信号を解析する解析
手段と、解析手段の解析結果に基づいて、同期手段で同
期させたリードデータ信号又はライトデータ信号を選択
して出力する選択手段とを備えたものである。
出装置は、メモリモジュールのアドレス信号をアドレス
用クロック信号のタイミングで取り込むアドレス取り込
み手段と、メモリモジュールのリードデータ信号をリー
ドデータ用クロック信号のタイミングで取り込むリード
データ取り込み手段と、メモリモジュールのライトデー
タ信号をライトデータ用クロック信号のタイミングで取
り込むライトデータ取り込み手段と、アドレス取り込み
手段で取り込まれたアドレス信号、リードデータ取り込
み手段で取り込まれたリードデータ信号及びライトデー
タ取り込み手段で取り込まれたライトデータ信号を同期
させる同期手段と、アドレス取り込み手段で取り込まれ
たアドレス信号に含まれるコマンド信号を解析する解析
手段と、解析手段の解析結果に基づいて、同期手段で同
期させたリードデータ信号又はライトデータ信号を選択
して出力する選択手段とを備えたものである。
【０００８】さらに、本発明のメモリモジュール検査装
置は、基準メモリモジュールと、基準メモリモジュール
の入出力信号を取り出す信号取出手段と、信号取出手段
で取り出された入出力信号を分配する信号分配手段と、
信号分配手段で分配された入出力信号を被検査メモリモ
ジュールへ転送し、被検査メモリモジュールの出力信号
及び信号分配手段で分配された入出力信号から被検査メ
モリモジュールの良否を判定する複数の信号転送及び判
定手段とを備え、信号取出手段が上記メモリモジュール
の信号取出装置からなるものである。
置は、基準メモリモジュールと、基準メモリモジュール
の入出力信号を取り出す信号取出手段と、信号取出手段
で取り出された入出力信号を分配する信号分配手段と、
信号分配手段で分配された入出力信号を被検査メモリモ
ジュールへ転送し、被検査メモリモジュールの出力信号
及び信号分配手段で分配された入出力信号から被検査メ
モリモジュールの良否を判定する複数の信号転送及び判
定手段とを備え、信号取出手段が上記メモリモジュール
の信号取出装置からなるものである。
【０００９】メモリモジュールのアドレス信号、リード
データ信号及びライトデータ信号をそれぞれ別のクロッ
ク信号のタイミングで取り込むので、各信号をそれぞれ
最適のタイミングで取り込むことができる。異なるタイ
ミングで取り込んだアドレス信号、リードデータ信号及
びライトデータ信号を同期させ、取り込んだアドレス信
号に含まれるコマンド信号の解析結果に基づいて、同期
させたリードデータ信号又はライトデータ信号を選択し
て出力する。従って、アドレス信号に同期したリードデ
ータ信号及びライトデータ信号が、データ信号として一
本化されて出力される。
データ信号及びライトデータ信号をそれぞれ別のクロッ
ク信号のタイミングで取り込むので、各信号をそれぞれ
最適のタイミングで取り込むことができる。異なるタイ
ミングで取り込んだアドレス信号、リードデータ信号及
びライトデータ信号を同期させ、取り込んだアドレス信
号に含まれるコマンド信号の解析結果に基づいて、同期
させたリードデータ信号又はライトデータ信号を選択し
て出力する。従って、アドレス信号に同期したリードデ
ータ信号及びライトデータ信号が、データ信号として一
本化されて出力される。
【００１０】
【発明の実施の形態】以下、本発明の実施の形態を添付
図面に従って説明する。図１は、本発明の一実施の形態
による信号取出装置の概略構成を示す図である。パーソ
ナルコンピュータのマザーボード１上に、チップセット
ＬＳＩ等の制御回路２と、図示しない信号引出し基板に
実装された基準ＤＩＭＭ３が搭載されている。基準ＤＩ
ＭＭ３は、基準となる良品のメモリモジュールであり、
予めその動作信頼性が確認されている。基準ＤＩＭＭ３
は、制御回路２からアドレスラインを介してアドレス信
号Ａ、クロックラインを介してクロック信号ＣＫを入力
し、制御回路２との間でデータラインを介してデータ信
号Ｄを入出力する。データ信号Ｄには、基準ＤＩＭＭ３
からのリードデータ信号と、基準ＤＩＭＭ３へのライト
データ信号とが混在している。信号取出装置１００は、
これらのアドレス信号Ａ、データ信号Ｄ及びクロック信
号ＣＫを基準ＤＩＭＭ３が実装された信号引出し基板か
ら入力する。なお、クロック信号ＣＫは、マザーボード
１から直接入力してもよい。
図面に従って説明する。図１は、本発明の一実施の形態
による信号取出装置の概略構成を示す図である。パーソ
ナルコンピュータのマザーボード１上に、チップセット
ＬＳＩ等の制御回路２と、図示しない信号引出し基板に
実装された基準ＤＩＭＭ３が搭載されている。基準ＤＩ
ＭＭ３は、基準となる良品のメモリモジュールであり、
予めその動作信頼性が確認されている。基準ＤＩＭＭ３
は、制御回路２からアドレスラインを介してアドレス信
号Ａ、クロックラインを介してクロック信号ＣＫを入力
し、制御回路２との間でデータラインを介してデータ信
号Ｄを入出力する。データ信号Ｄには、基準ＤＩＭＭ３
からのリードデータ信号と、基準ＤＩＭＭ３へのライト
データ信号とが混在している。信号取出装置１００は、
これらのアドレス信号Ａ、データ信号Ｄ及びクロック信
号ＣＫを基準ＤＩＭＭ３が実装された信号引出し基板か
ら入力する。なお、クロック信号ＣＫは、マザーボード
１から直接入力してもよい。
【００１１】信号取出装置１００は、遅延回路１１，１
２，１３，１４、レジスタ２１，２２，２３、同期回路
３１，３２，３３、コマンドデコーダ４０、及びマルチ
プレクサー５０を含んで構成されている。遅延回路１１
は、クロック信号ＣＫを遅延してリードデータ用のクロ
ック信号ＣＫ１を作成する。レジスタ２１は、データ信
号Ｄをクロック信号ＣＫ１のタイミンングで取り込み、
リードデータ信号ＲＤを出力する。遅延回路１２は、ク
ロック信号ＣＫを遅延してライトデータ用のクロック信
号ＣＫ２を作成する。レジスタ２２は、データ信号Ｄを
クロック信号ＣＫ２のタイミンングで取り込み、ライト
データ信号ＷＤを出力する。遅延回路１３は、クロック
信号ＣＫを遅延してアドレス用のクロック信号ＣＫ３を
作成する。レジスタ２３は、アドレス信号Ａをクロック
信号ＣＫ３のタイミンングで取り込み、アドレス信号Ａ
を出力する。
２，１３，１４、レジスタ２１，２２，２３、同期回路
３１，３２，３３、コマンドデコーダ４０、及びマルチ
プレクサー５０を含んで構成されている。遅延回路１１
は、クロック信号ＣＫを遅延してリードデータ用のクロ
ック信号ＣＫ１を作成する。レジスタ２１は、データ信
号Ｄをクロック信号ＣＫ１のタイミンングで取り込み、
リードデータ信号ＲＤを出力する。遅延回路１２は、ク
ロック信号ＣＫを遅延してライトデータ用のクロック信
号ＣＫ２を作成する。レジスタ２２は、データ信号Ｄを
クロック信号ＣＫ２のタイミンングで取り込み、ライト
データ信号ＷＤを出力する。遅延回路１３は、クロック
信号ＣＫを遅延してアドレス用のクロック信号ＣＫ３を
作成する。レジスタ２３は、アドレス信号Ａをクロック
信号ＣＫ３のタイミンングで取り込み、アドレス信号Ａ
を出力する。
【００１２】図２は、本発明の各信号の一例を示すタイ
ミングチャートである。なお、図２（ａ）のリードデー
タ信号と図２（ｃ）のライトデータ信号は同時に発生す
るものでなく、基準ＤＩＭＭ３が読出し状態の時はリー
ドデータ信号が、基準ＤＩＭＭ３が書込み状態の時はラ
イトデータ信号が発生する。遅延回路１１，１２，１３
の遅延時間をそれぞれ調整して、図２（ｂ），（ｄ），
（ｆ）に示すクロック信号ＣＫ１，ＣＫ２，ＣＫ３のタ
イミングを調整することにより、図２（ａ），（ｃ），
（ｅ）に示すセットアップ時間ｔｓ１，ｔｓ２，ｔｓ３
及びホールド時間ｔｈ１，ｔｈ２，ｔｈ３をそれぞれ最
も適切な量とすることができる。従って、レジスタ２
１，２２，２３は、各信号をそれぞれ最適のタイミング
で取り込むことができる。
ミングチャートである。なお、図２（ａ）のリードデー
タ信号と図２（ｃ）のライトデータ信号は同時に発生す
るものでなく、基準ＤＩＭＭ３が読出し状態の時はリー
ドデータ信号が、基準ＤＩＭＭ３が書込み状態の時はラ
イトデータ信号が発生する。遅延回路１１，１２，１３
の遅延時間をそれぞれ調整して、図２（ｂ），（ｄ），
（ｆ）に示すクロック信号ＣＫ１，ＣＫ２，ＣＫ３のタ
イミングを調整することにより、図２（ａ），（ｃ），
（ｅ）に示すセットアップ時間ｔｓ１，ｔｓ２，ｔｓ３
及びホールド時間ｔｈ１，ｔｈ２，ｔｈ３をそれぞれ最
も適切な量とすることができる。従って、レジスタ２
１，２２，２３は、各信号をそれぞれ最適のタイミング
で取り込むことができる。
【００１３】一方、遅延回路１４は、クロック信号ＣＫ
を遅延して同期用のクロック信号ＣＫ４を作成する。同
期回路３１は、レジスタ２１からのリードデータ信号Ｒ
Ｄをクロック信号ＣＫ４に同期させて、マルチプレクサ
ー５０へ出力する。同期回路３２は、レジスタ２２から
のライトデータ信号ＷＤをクロック信号ＣＫ４に同期さ
せて、マルチプレクサー５０へ出力する。同期回路３３
は、レジスタ２３からのアドレス信号Ａをクロック信号
ＣＫ４に同期させて、信号分配装置２００（図３参照）
へ出力する。
を遅延して同期用のクロック信号ＣＫ４を作成する。同
期回路３１は、レジスタ２１からのリードデータ信号Ｒ
Ｄをクロック信号ＣＫ４に同期させて、マルチプレクサ
ー５０へ出力する。同期回路３２は、レジスタ２２から
のライトデータ信号ＷＤをクロック信号ＣＫ４に同期さ
せて、マルチプレクサー５０へ出力する。同期回路３３
は、レジスタ２３からのアドレス信号Ａをクロック信号
ＣＫ４に同期させて、信号分配装置２００（図３参照）
へ出力する。
【００１４】同期回路３１，３２，３３としては、例え
ば、１段又は多段構成のレジスタを用いることができ
る。多段構成のレジスタを用いると、最終段より前のレ
ジスタで各信号のタイミングを調整した後、最終段のレ
ジスタで各信号を同一のクロック信号に同期させること
ができる。しかしながら、本発明の同期手段はレジスタ
に限らず、各信号を同期させるものであればよい。
ば、１段又は多段構成のレジスタを用いることができ
る。多段構成のレジスタを用いると、最終段より前のレ
ジスタで各信号のタイミングを調整した後、最終段のレ
ジスタで各信号を同一のクロック信号に同期させること
ができる。しかしながら、本発明の同期手段はレジスタ
に限らず、各信号を同期させるものであればよい。
【００１５】コマンドデコーダ４０は、レジスタ２３か
らアドレス信号Ａを入力し、アドレス信号Ａに含まれる
コマンド信号をデコードする。制御回路２が基準ＤＩＭ
Ｍ３へ読出しを指令するとき、アドレス信号Ａには、例
えば基準ＤＩＭＭ３内のＳＤＲＡＭへのチップセレクト
信号（ＣＳ），ライトイネーブル信号（ＷＥ），クロッ
クイネーブル信号（ＣＫＥ），ローアドレスストローブ
信号（ＲＡＳ），カラムアドレスストローブ信号（ＣＡ
Ｓ）等の各コマンド信号が含まれている。コマンドデコ
ーダ４０は、これらのコマンド信号をデコードして基準
ＤＩＭＭ３が読出し状態であることを判別し、セレクト
信号Ｓをマルチプレクサー５０へ出力する。
らアドレス信号Ａを入力し、アドレス信号Ａに含まれる
コマンド信号をデコードする。制御回路２が基準ＤＩＭ
Ｍ３へ読出しを指令するとき、アドレス信号Ａには、例
えば基準ＤＩＭＭ３内のＳＤＲＡＭへのチップセレクト
信号（ＣＳ），ライトイネーブル信号（ＷＥ），クロッ
クイネーブル信号（ＣＫＥ），ローアドレスストローブ
信号（ＲＡＳ），カラムアドレスストローブ信号（ＣＡ
Ｓ）等の各コマンド信号が含まれている。コマンドデコ
ーダ４０は、これらのコマンド信号をデコードして基準
ＤＩＭＭ３が読出し状態であることを判別し、セレクト
信号Ｓをマルチプレクサー５０へ出力する。
【００１６】マルチプレクサー５０は、同期回路３１か
らのリードデータ信号ＲＤと同期回路３２からのライト
データ信号ＷＤとを入力し、例えば、コマンドデコーダ
４０からセレクト信号Ｓを入力した場合はリードデータ
信号ＲＤを、セレクト信号Ｓを入力しなかった場合はラ
イトデータ信号ＷＤを選択し、データ信号Ｄとして信号
分配装置２００（図３参照）へ出力する。これにより、
アドレス信号Ａに同期したリードデータ信号ＲＤとライ
トデータ信号ＷＤとが、データ信号Ｄとして一本化され
て出力される。
らのリードデータ信号ＲＤと同期回路３２からのライト
データ信号ＷＤとを入力し、例えば、コマンドデコーダ
４０からセレクト信号Ｓを入力した場合はリードデータ
信号ＲＤを、セレクト信号Ｓを入力しなかった場合はラ
イトデータ信号ＷＤを選択し、データ信号Ｄとして信号
分配装置２００（図３参照）へ出力する。これにより、
アドレス信号Ａに同期したリードデータ信号ＲＤとライ
トデータ信号ＷＤとが、データ信号Ｄとして一本化され
て出力される。
【００１７】図３は、本発明の一実施の形態によるメモ
リモジュール検査装置の概略構成を示す図である。メモ
リモジュール検査装置は、制御回路２及び基準ＤＩＭＭ
３を搭載したマザーボード１、図１に示した信号取出装
置１００、信号分配装置２００、並びに複数の信号転送
及び判定装置３００を含んで構成されている。
リモジュール検査装置の概略構成を示す図である。メモ
リモジュール検査装置は、制御回路２及び基準ＤＩＭＭ
３を搭載したマザーボード１、図１に示した信号取出装
置１００、信号分配装置２００、並びに複数の信号転送
及び判定装置３００を含んで構成されている。
【００１８】信号分配装置２００は、信号取出装置１０
０から入力したアドレス信号Ａ及びデータ信号Ｄと、マ
ザーボード１から入力したクロック信号ＣＫとをそれぞ
れ分配し、複数の信号転送及び判定装置３００へ出力す
る。信号転送及び判定装置３００は、信号分配装置２０
０から入力したアドレス信号Ａ、データ信号Ｄ及びクロ
ック信号ＣＫを被検査ＤＩＭＭ４へパイプライン転送
し、被検査ＤＩＭＭ４からの出力データ信号と信号分配
装置２００からのデータ信号Ｄとを比較することによ
り、被検査ＤＩＭＭ４の良否を判定する。
０から入力したアドレス信号Ａ及びデータ信号Ｄと、マ
ザーボード１から入力したクロック信号ＣＫとをそれぞ
れ分配し、複数の信号転送及び判定装置３００へ出力す
る。信号転送及び判定装置３００は、信号分配装置２０
０から入力したアドレス信号Ａ、データ信号Ｄ及びクロ
ック信号ＣＫを被検査ＤＩＭＭ４へパイプライン転送
し、被検査ＤＩＭＭ４からの出力データ信号と信号分配
装置２００からのデータ信号Ｄとを比較することによ
り、被検査ＤＩＭＭ４の良否を判定する。
【００１９】以上説明した実施の形態によれば、信号取
出装置１００が基準ＤＩＭＭ３のアドレス信号、リード
データ信号及びライトデータ信号をそれぞれ最適のタイ
ミングで取り込むことができるので、制御回路２の調整
による各信号のタイミング条件が厳しい場合、あるいは
制御回路２の個体差によって各信号のタイミング条件が
変化した場合にも、各信号の取り込みを容易に行うこと
ができる。
出装置１００が基準ＤＩＭＭ３のアドレス信号、リード
データ信号及びライトデータ信号をそれぞれ最適のタイ
ミングで取り込むことができるので、制御回路２の調整
による各信号のタイミング条件が厳しい場合、あるいは
制御回路２の個体差によって各信号のタイミング条件が
変化した場合にも、各信号の取り込みを容易に行うこと
ができる。
【００２０】本発明は、ＤＩＭＭに限らず、各種のメモ
リモジュールの良品比較検査に適用することができる。
リモジュールの良品比較検査に適用することができる。
【００２１】
【発明の効果】本発明によれば、メモリモジュールのア
ドレス信号、リードデータ信号及びライトデータ信号を
それぞれ別のクロック信号のタイミングで取り込むの
で、各信号をそれぞれ最適のタイミングで取り込むこと
ができる。従って、基準メモリモジュールの入出力信号
の取り込みを確実に行うことができる。
ドレス信号、リードデータ信号及びライトデータ信号を
それぞれ別のクロック信号のタイミングで取り込むの
で、各信号をそれぞれ最適のタイミングで取り込むこと
ができる。従って、基準メモリモジュールの入出力信号
の取り込みを確実に行うことができる。
【図１】 本発明の一実施の形態による信号取出装置の
概略構成を示す図である。
概略構成を示す図である。
【図２】 本発明の各信号の一例を示すタイミングチャ
ートである。
ートである。
【図３】 本発明の一実施の形態によるメモリモジュー
ル検査装置の概略構成を示す図である。
ル検査装置の概略構成を示す図である。
【図４】 従来の各信号の一例を示すタイミングチャー
トである。
トである。
１…マザーボード、２…制御回路、３…基準ＤＩＭＭ、
４…被検査ＤＩＭＭ、１１，１２，１３，１４…遅延回
路、２１，２２，２３…レジスタ、３１，３２，３３…
同期回路、４０…コマンドデコーダ、５０…マルチプレ
クサー、１００…信号取出装置、２００…信号分配装
置、３００…信号転送及び判定装置
４…被検査ＤＩＭＭ、１１，１２，１３，１４…遅延回
路、２１，２２，２３…レジスタ、３１，３２，３３…
同期回路、４０…コマンドデコーダ、５０…マルチプレ
クサー、１００…信号取出装置、２００…信号分配装
置、３００…信号転送及び判定装置
Claims (3)
- 【請求項１】 メモリモジュールのアドレス信号、リー
ドデータ信号及びライトデータ信号をそれぞれ別のクロ
ック信号のタイミングで取り込み、 取り込んだアドレス信号、リードデータ信号及びライト
データ信号を同期させ、 取り込んだアドレス信号に含まれるコマンド信号を解析
し、 コマンド信号の解析結果に基づいて、同期させたリード
データ信号又はライトデータ信号を選択して出力するこ
とを特徴とするメモリモジュールの信号取出方法。 - 【請求項２】 メモリモジュールのアドレス信号をアド
レス用クロック信号のタイミングで取り込むアドレス取
り込み手段と、 メモリモジュールのリードデータ信号をリードデータ用
クロック信号のタイミングで取り込むリードデータ取り
込み手段と、 メモリモジュールのライトデータ信号をライトデータ用
クロック信号のタイミングで取り込むライトデータ取り
込み手段と、 前記アドレス取り込み手段で取り込まれたアドレス信
号、前記リードデータ取り込み手段で取り込まれたリー
ドデータ信号及び前記ライトデータ取り込み手段で取り
込まれたライトデータ信号を同期させる同期手段と、 前記アドレス取り込み手段で取り込まれたアドレス信号
に含まれるコマンド信号を解析する解析手段と、 前記解析手段の解析結果に基づいて、前記同期手段で同
期させたリードデータ信号又はライトデータ信号を選択
して出力する選択手段とを備えたことを特徴とするメモ
リモジュールの信号取出装置。 - 【請求項３】 基準メモリモジュールと、 前記基準メモリモジュールの入出力信号を取り出す信号
取出手段と、 前記信号取出手段で取り出された入出力信号を分配する
信号分配手段と、 前記信号分配手段で分配された入出力信号を被検査メモ
リモジュールへ転送し、被検査メモリモジュールの出力
信号及び前記信号分配手段で分配された入出力信号から
被検査メモリモジュールの良否を判定する複数の信号転
送及び判定手段とを備え、 前記信号取出手段は請求項２に記載のメモリモジュール
の信号取出装置からなることを特徴とするメモリモジュ
ール検査装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001372823A JP2003173289A (ja) | 2001-12-06 | 2001-12-06 | メモリモジュールの信号取出方法及び信号取出装置、並びにメモリモジュール検査装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001372823A JP2003173289A (ja) | 2001-12-06 | 2001-12-06 | メモリモジュールの信号取出方法及び信号取出装置、並びにメモリモジュール検査装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003173289A true JP2003173289A (ja) | 2003-06-20 |
Family
ID=19181647
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001372823A Pending JP2003173289A (ja) | 2001-12-06 | 2001-12-06 | メモリモジュールの信号取出方法及び信号取出装置、並びにメモリモジュール検査装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003173289A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20050050343A (ko) * | 2003-11-25 | 2005-05-31 | 가부시키가이샤 버팔로 | 메모리 모듈 및 메모리용 보조모듈 |
| JP2007058990A (ja) * | 2005-08-24 | 2007-03-08 | Nec Electronics Corp | インタフェース回路及び半導体装置 |
-
2001
- 2001-12-06 JP JP2001372823A patent/JP2003173289A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20050050343A (ko) * | 2003-11-25 | 2005-05-31 | 가부시키가이샤 버팔로 | 메모리 모듈 및 메모리용 보조모듈 |
| JP2007058990A (ja) * | 2005-08-24 | 2007-03-08 | Nec Electronics Corp | インタフェース回路及び半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101446991B1 (ko) | 프로토콜 인식 디지털 채널 장치 | |
| KR101545209B1 (ko) | 재설정가능한 테스터에서의 테스트 방법 | |
| US7177230B1 (en) | Memory controller and memory system | |
| JP2010122842A (ja) | 遅延調整装置、半導体装置及び遅延調整方法 | |
| KR20100097680A (ko) | 메모리 시스템 내 기록 타이밍을 측정하기 위한 방법 및 장치 | |
| US8422319B2 (en) | System and method for gate training in a memory system | |
| JP2003510732A (ja) | ２倍データ速度同期式動的ランダムアクセスメモリのための構成可能同期装置 | |
| US7193909B2 (en) | Signal processing circuits and methods, and memory systems | |
| JP2009176371A (ja) | 半導体集積回路装置とそのテスト方法 | |
| JP2010057164A (ja) | 通信装置及びそれを有する通信システム並びに通信方法 | |
| US20020046374A1 (en) | Method of testing memory device, method of manufacturing memory device, apparatus for testing memory device, method of testing memory module, method of manufacturing memory module, apparatus for testing memory module and method of manufacturing computer | |
| TWI471865B (zh) | 測試裝置以及測試方法 | |
| US7823031B2 (en) | Method and system for testing semiconductor memory device using internal clock signal of semiconductor memory device as data strobe signal | |
| JP2003173289A (ja) | メモリモジュールの信号取出方法及び信号取出装置、並びにメモリモジュール検査装置 | |
| US20060193188A1 (en) | Memory interface methods and apparatus | |
| WO2010058441A1 (ja) | 試験装置、試験方法、および、プログラム | |
| JP2003122625A (ja) | インターフェース回路 | |
| JP2007287218A (ja) | メモリインターフェース回路及びメモリ試験装置 | |
| US8429438B2 (en) | Method and apparatus for transferring data between asynchronous clock domains | |
| JP2000222877A (ja) | 半導体記憶装置 | |
| JP2008065872A (ja) | 検査用半導体集積回路及び検査システム並びに検査方法 | |
| JP2003242021A (ja) | シンクロナスｄｒａｍ制御回路 | |
| KR100466501B1 (ko) | 영상 신호처리 ａｓｉｃ의 비디오 디코더 인터페이스 장치 | |
| JP4001739B2 (ja) | メモリの検査解析方法及び装置 | |
| JP2006107071A (ja) | ロジックアナライザ内蔵型電子部品 |