JP2003170465A - Method for manufacturing semiconductor package and sealing mold therefor - Google Patents

Method for manufacturing semiconductor package and sealing mold therefor

Info

Publication number
JP2003170465A
JP2003170465A JP2001369397A JP2001369397A JP2003170465A JP 2003170465 A JP2003170465 A JP 2003170465A JP 2001369397 A JP2001369397 A JP 2001369397A JP 2001369397 A JP2001369397 A JP 2001369397A JP 2003170465 A JP2003170465 A JP 2003170465A
Authority
JP
Japan
Prior art keywords
resin
sealing
semiconductor package
frame
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001369397A
Other languages
Japanese (ja)
Inventor
Kenji Maeda
健児 前田
Original Assignee
Matsushita Electric Ind Co Ltd
松下電器産業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Ind Co Ltd, 松下電器産業株式会社 filed Critical Matsushita Electric Ind Co Ltd
Priority to JP2001369397A priority Critical patent/JP2003170465A/en
Publication of JP2003170465A publication Critical patent/JP2003170465A/en
Application status is Pending legal-status Critical

Links

Abstract

PROBLEM TO BE SOLVED: To provide a method for manufacturing a semiconductor package without leaking a sealing resin to the lower surface of a circuit board without bringing about a crack even when a ceramic circuit board is adopted when the package is manufactured by resin sealing in a transfer molding process.
SOLUTION: The method for manufacturing the semiconductor package comprises the step of fixing the circuit board such as a ceramic circuit board 2 or the like to the inner peripheral side of a frame 8 via an adhesive film 7, the step of mounting a semiconductor chip 3 on the upper surface of the board 2, and the step of clamping the frame 8 in which the board 2 on which the chip 3 is mounted by the upper mold 9b and the lower mold 9a, and the step of casting the sealing resin 11 in the cavity 10 formed at the inside of the frame 8, the resin sealing the chip 3 included in the cavity 10 and the upper part of the board 2. The method further comprises the steps of casting the resin 11 from above the board 2 in the step of resin molding. According to this, since the frame 8 is clamped, the crack is not generated, and intrusion of the resin 11 into the gap between the board 2 and the film 7 can be prevented.
COPYRIGHT: (C)2003,JPO

Description

【発明の詳細な説明】 【0001】 【発明の属する技術分野】本発明は、半導体パッケージの製造方法およびそのための封止金型に関する。 BACKGROUND OF THE INVENTION [0001] [Technical Field of the Invention The present invention relates to a manufacturing method and molding die for the semiconductor package. 【0002】 【従来の技術】近年、電子機器の小型化や消費電力の増大化が進むにつれ、半導体パッケージがプリント配線基板に高密度に実装されるようになってきた。 [0002] In recent years, as the size and power consumption increase of the electronic devices progresses, the semiconductor package has come to be densely mounted on a printed circuit board. 【0003】図6はCSPと呼ばれる小型の半導体パッケージの一例を示す。 [0003] Figure 6 shows an example of a small semiconductor package called CSP. この半導体パッケージ1では、配線基板2の上面に接着剤などを介して半導体チップ3が接合され、この半導体チップ3の上面の周縁部に形成された電極パッド(図示せず)と、前記配線基板2の上面の周縁部に形成された接続電極(図示せず)とが、ボンディングワイヤ4によって電気的に接続され、半導体チップ3、ボンディングワイヤ4、および配線基板2の上部が樹脂パッケージ5(封止樹脂)で覆われている。 In the semiconductor package 1, the semiconductor chip 3 is bonded via an adhesive to the upper surface of the wiring substrate 2, an electrode pad formed on the peripheral portion of the upper surface of the semiconductor chip 3 (not shown), the wiring substrate 2 of the top rim portion to form connection electrodes (not shown), but are electrically connected by a bonding wire 4, the semiconductor chip 3, the bonding wires 4, and the upper wiring board 2 is a resin package 5 (sealing are covered with a sealing resin). 配線基板2の下面には、前記接続電極に対してスルーホール内のコンタクトにより電気的に接続された外部接続電極6が形成されていて、この外部接続電極6によって、 On the lower surface of the wiring board 2, the external connection electrodes 6 are electrically connected by a contact in the through-hole with respect to the connecting electrode be formed, by the external connection electrodes 6,
プリント配線基板(図示せず)などに電気的に接続されるようになっている。 It is adapted to be electrically connected, such as a printed wiring board (not shown). 【0004】このような半導体パッケージ1の配線基板2としては、高密度配線が可能で、かつ高熱伝導性等の特性を備えたセラミック配線基板が重用されてきている。 [0004] Such a wiring substrate 2 of the semiconductor package 1, have been density wiring is possible, and duty ceramic wiring board having a property of high thermal conductivity and the like. 一方、樹脂封止には、半導体チップ3と配線基板2 On the other hand, the resin sealing the semiconductor chip 3 and the wiring board 2
とを封止金型のキャビティ内に配置し、このキャビティ内に樹脂注入するトランスファーモールド工法が重用されている。 Preparative placed in a molding die assembly cavity, transfer molding method for the resin injection is duty within this cavity. なぜなら、ポッティング樹脂封止工法や樹脂印刷封止工法などの他の封止工法に比べて、高生産性であり、自動化が容易である、等の利点を有するからである。 This is because, compared to other sealing method such as potting resin sealing method and the resin printing sealing method, a high productivity, automation is easy, because having the advantages such. 【0005】したがって、セラミック配線基板を使用しトランスファーモールド工法によって封止する、という半導体パッケージの製造方法が望まれるわけであるが、 Accordingly, sealed by transfer molding method using a ceramic wiring substrate, but not a method of manufacturing a semiconductor package is desired that,
セラミック配線基板は、硬くて脆いという性質を有しているため、封止金型で直接にクランプする通常の製造方法ではクラックが生じることがある。 Ceramic wiring board, because it has the property of hard and brittle and may crack occurs in the normal manufacturing process for directly clamped sealing mold. 【0006】この問題を解決する方法は、例えば特開2 [0006] How to solve this problem, for example, JP 2
000−133748号公報に開示されている。 It disclosed in 000-133748 JP. 同公報に記載された樹脂封止工程を図7によって説明する。 The resin sealing process described in the publication will be described with reference to FIG. セラミック配線基板2を、外部接続電極6が形成された下面の少なくとも周縁部(全面でもよい)において、接着フィルム7を介して枠体8に固定する。 The ceramic wiring substrate 2, at least the periphery of the lower surface of the external connection electrodes 6 are formed (or the entire surface), fixed to the frame 8 via the adhesive film 7. また、セラミック配線基板2の上面に半導体チップ3を接合し、この半導体チップ2の電極パッド(図示せず)と基板上面の接続電極(図示せず)とをボンディングワイヤ4により電気的に接続する。 Further, by bonding the semiconductor chip 3 on the upper surface of the ceramic wiring substrate 2 to electrically connect the electrode pads of the semiconductor chip 2 (not shown) and a substrate upper surface of the connection electrode (not shown) by a bonding wire 4 . 【0007】次いで、この枠体8に固定されたセラミック配線基板2を封止金型9の下金型9aの所定位置に配置し、枠体8を、凹部を持った上金型9bとの間でクランプする。 [0007] Next, place the ceramic wiring board 2 that is fixed to the frame 8 in a predetermined position of the lower die 9a of sealing mold 9, the frame 8, the recess of the upper mold 9b having to clamp between. それにより、下金型9a,枠体8,上金型9 Thereby, the lower mold 9a, the frame 8, the upper mold 9
bからなるキャビティ10内に半導体チップ3,ボンディングワイヤ4,セラミック配線基板2の上部が内包された状態となるので、このキャビティ10内に、溶融された封止樹脂11を上金型9b,枠体8間の樹脂注入口12から注入する。 Semiconductor chip 3 made of b cavity 10, the bonding wires 4, since a state in which the upper is contained in the ceramic wiring substrate 2, in the cavity 10 in the upper mold 9b a sealing resin 11 is melted, the frame injected from the resin injection port 12 between the body 8. 封止樹脂11が硬化したら完成品を取り出す。 The sealing resin 11 is taken out of the finished product Once cured. 【0008】このような製造方法によれば、セラミック配線基板2を固着した枠体8を封止金型9によってクランプするので、上述したようなセラミック配線基板2の破損は回避できる。 According to such a manufacturing method, since the clamp frame 8 which is fixed to the ceramic wiring board 2 by sealing mold 9, breakage of the ceramic wiring substrate 2 as described above can be avoided. つまり、セラミック配線基板2を使用し、かつ、トランスファーモールド工法を採用するという半導体パッケージ1の製造方法を実現できる。 In other words, by using the ceramic wiring substrate 2, and it can be realized a method of manufacturing a semiconductor package 1 that employs a transfer molding method. なお、セラミック配線基板2を接着フィルム7に固着しているのは、外部接続電極6を形成しているセラミック配線基板2の下面に封止樹脂が付着するのを防ぐためである。 Incidentally, are fixed to the ceramic wiring board 2 in the adhesive film 7 is to prevent the adhesion of the sealing resin on the lower surface of the ceramic wiring board 2 forming the external connection electrodes 6. 【0009】 【発明が解決しようとする課題】しかしながら、上記したようにして枠体8をクランプする方法は、セラミック配線基板2を直接にクランプする方法に比べて、基板下面側への樹脂漏れが発生しやすい。 [0009] SUMMARY OF THE INVENTION However, the method for clamping the frame 8 in the manner described above, compared with a method for clamping the ceramic wiring board 2 directly, resin leakage to the substrate lower surface side Likely to happen. これは、樹脂注入口12がセラミック配線基板2の側方に配置されているため、封止樹脂11はセラミック配線基板2の側面に垂直に加圧されるように注入され、その際にセラミック配線基板2と接着フィルム7との間で剥離が生じ、封止樹脂11が浸入してしまうためである。 This is because the resin injection port 12 is disposed on the side of the ceramic wiring substrate 2, the sealing resin 11 is injected as pressed perpendicularly pressurized to the side surface of the ceramic wiring substrate 2, a ceramic wiring when the peeling occurs between the substrate 2 and the adhesive film 7, because the sealing resin 11 resulting in infiltration. 【0010】つまり、セラミック配線基板2と接着フィルム7とは、接着フィルム7の粘着力のみの弱い力で接着している。 [0010] That is, the ceramic wiring substrate 2 and the adhesive film 7 is adhered by a weak force of only the adhesive force of the adhesive film 7. 一方、封止樹脂11はセラミック配線基板2の側面方向からキャビティ10内に流入するため、セラミック配線基板2の側面に樹脂注入圧がかかり、セラミック配線基板2から接着フィルム7を剥離させる方向の力が発生する。 Meanwhile, since the sealing resin 11 flowing from the side of the ceramic wiring board 2 into the cavity 10, takes the resin injection pressure on the side surface of the ceramic wiring substrate 2, the direction of the force to peel the adhesive film 7 of a ceramic wiring substrate 2 There occur. この剥離力がセラミック配線基板2と接着フィルム7との接着力よりも大きくなると、セラミック配線基板2から接着フィルム7が剥離され、その間隙に封止樹脂11が浸入して基板下面側へ回り込むのである。 When the peel force is greater than the adhesive force between the ceramic wiring substrate 2 and the adhesive film 7, the adhesive film 7 is peeled off from the ceramic wiring substrate 2, the sealing resin 11 in the gap goes around infiltrates the substrate lower surface is there. 【0011】このような場合に、セラミック配線基板2 [0011] In such a case, the ceramic wiring substrate 2
の下面に形成された外部接続電極6に封止樹脂11が付着することがあり、樹脂付着が発生した半導体パッケージ1は、電気機器の配線基板との電気接続を良好に保つのが難しくなる。 Of may sealing resin 11 to the external connection electrodes 6 formed on the lower surface is adhered, the semiconductor package 1 resin adhesion occurs, it keeps the electrical connection between the wiring substrate of the electrical device better difficult. 【0012】本発明は上記問題を解決するもので、セラミック配線基板などを用いてトランスファーモールド工法により樹脂封止する際に、基板下面に封止樹脂が付着しないようにすることを目的とする。 [0012] The present invention is intended to solve the above problems, in the resin sealing by a transfer molding method by using a ceramic wiring substrate, an object of the sealing resin on the substrate lower surface is prevented from adhering. 【0013】 【課題を解決するための手段】上記課題を解決するために、請求項1記載の発明は、配線基板を接着フィルムを介して枠体の内周側に固定する工程と、前記配線基板の上面に半導体素子を搭載する工程と、前記半導体素子を搭載した配線基板が固定された枠体を上金型と下金型とでクランプし、前記枠体の内側に形成されたキャビティに封止樹脂を注入して、前記キャビティに内包された半導体素子および配線基板の上部を樹脂封止する工程とを行なって半導体パッケージを製造するに際し、前記樹脂封止する工程において、前記配線基板の上方より封止樹脂を注入することを特徴とする。 [0013] In order to solve the above object, according to an aspect of, the invention of claim 1, wherein comprises the steps of fixing to the inner peripheral side of the frame wiring board via the adhesive film, said wiring mounting a semiconductor element on the upper surface of the substrate, the wiring substrate mounted with the semiconductor element is clamped by the upper mold and the lower mold a fixed frame, a cavity formed on the inside of the frame by injecting a sealing resin, the upper part of the semiconductor element and the wiring board which is contained in the cavity upon manufacturing a semiconductor package by performing the step of resin sealing, in the step of the resin sealing of the circuit board characterized by injecting a sealing resin from above. この構成によれば、封止樹脂の注入圧が配線基板を接着フィルムに押し込む方向に働くため、接着フィルムと配線基板との間に封止樹脂が入り込むのを防止できる。 According to this arrangement, to work in the direction to push the wiring substrate injection pressure of the sealing resin in the adhesive film, it is possible to prevent the sealing resin from entering between the adhesive film and the wiring board. よって、配線基板の下面のコンタクトあるいは電極に封止樹脂が付着するのを防止できる。 Therefore, it is possible to prevent the sealing resin from adhering to the lower surface of the contact or the electrode of the wiring board. 【0014】請求項2記載の発明は、請求項1に記載の半導体パッケージの製造方法において、配線基板がセラミック配線基板であることを特徴とするもので、枠体を封止金型でクランプする構成であるため、クラックが生じやすいセラミック材料を用いたセラミック配線基板の使用が可能になり、したがって高密度配線を実現できる。 [0014] According to a second aspect of the invention, in the method for manufacturing a semiconductor package according to claim 1, characterized in that the wiring board is a ceramic circuit board to clamp the frame in sealing mold because the configuration, use of a ceramic wiring substrate using the cracks tends ceramic material enables, thus realizing a high-density wiring. 【0015】請求項3記載の発明は、請求項1に記載の半導体パッケージの製造方法において、接着フィルムが、接着剤層と基材とからなる2層構造であり、前記接着剤層が、配線基板の下面に形成された電極の厚みよりも厚く設定されたことを特徴とするもので、電極による凹凸形状に接着剤層が容易に追従するため、配線基板と接着フィルムとの接着を良好に保つことができる。 [0015] According to a third aspect of the invention, in the method for manufacturing a semiconductor package according to claim 1, the adhesive film is a two-layer structure composed of the adhesive layer and the substrate, the adhesive layer is a wiring that it has been set larger than the thickness of the electrode formed on the lower surface of the substrate in those characterized, since the adhesive layer in irregularities due to the electrode is easily follow, good adhesion between the wiring board and the adhesive film it can be kept. 【0016】請求項4記載の発明は、請求項1に記載の半導体パッケージの製造方法において、封止樹脂の注入を、外周縁部10%を除いた前記配線基板の中央部の上方より行なうことを特徴とする。 [0016] The invention of claim 4, wherein, in the method for manufacturing a semiconductor package according to claim 1, the injection of the sealing resin, be carried out from above the central portion of the wiring substrate except for 10% outer peripheral portion the features. 一般に、外周縁部の上方から封止樹脂を注入すると、樹脂注入経路の延長部が配線基板の外周端に近くなるため、この外周端より外方にある接着フィルムに、流動性の大きい封止樹脂から剥離方向の力が作用し、配線基板と接着フィルムとの間に封止樹脂が浸入することがある。 In general, when injecting the sealing resin from above the outer peripheral edge portion, since the extended portion of the resin injection path is close to the outer peripheral edge of the wiring substrate, the adhesive film is from the outer peripheral edge outwards, the fluidity of the large sealing force from the resin peeling direction acts, there is the sealing resin from intruding between the wiring board and the adhesive film. このような現象を防止できるのが、外周縁部10%を除いた前記配線基板の中央部の上方である。 Can prevent such phenomenon, it is above the central portion of the wiring substrate except for 10% outer peripheral edge. ここで外周縁部10%とは、外周縁から一定幅の領域であって、配線基板の上面全体の面積の10%を占める領域をいう。 Here, the outer peripheral edge 10% an area of ​​constant width from the outer periphery, refers to a region occupying 10% of the total area top surface of the wiring board. 【0017】請求項5記載の発明は、請求項3に記載の半導体パッケージの製造方法において、接着フィルムの基材がポリイミド樹脂よりなることを特徴とするもので、ポリイミド樹脂は高温環境下でも変形しにくいため、セラミック配線基板に半導体素子を固着する際、セラミック配線基板と半導体素子とにボンディングワイヤを接合する際、および樹脂封止する際も、接着フィルムとセラミック配線基板との密着を保つことができ、隙間の発生を防止できる。 [0017] According to a fifth aspect of the invention, in the method for manufacturing a semiconductor package according to claim 3, in which the base material of the adhesive film is characterized by comprising a polyimide resin, polyimide resin deformed even under a high temperature environment since it is hard, when fixing a semiconductor element on a ceramic wiring substrate, when bonding the bonding wire to the ceramic wiring board and the semiconductor element, and when the resin sealing is also possible to maintain the adhesion between the adhesive film and the ceramic wiring board can be, it is possible to prevent the occurrence of a gap. 【0018】請求項6記載の発明は、半導体パッケージを製造する樹脂封止工程で使用される封止金型であって、配線基板が接着フィルムを介して内周側に固定された枠体をクランプする上金型と下金型とからなり、上記上金型は、前記配線基板およびその上面に搭載された半導体素子を内包するキャビティを枠体の内側に形成する凹部と、前記下金型上に設定された基板設置領域の上方に開口した樹脂注入口とを有したことを特徴とする。 [0018] According to a sixth aspect of the invention, a molding die used in the resin sealing step of manufacturing a semiconductor package, the inner periphery which is fixed to the frame wiring board via the adhesive film It consists of a upper mold and the lower mold clamping, the upper die, the recess and the lower mold to form a cavity for enclosing the semiconductor element mounted on the wiring board and the upper surface on the inside of the frame characterized in that and a resin injection port which opens above the substrate placement area that is set above. 【0019】請求項7記載の発明は、請求項6記載の封止金型において、上金型の樹脂注入口は、下金型上に設定された基板設置領域の外周縁部10%を除いた中央部の上方に開口したことを特徴とする。 [0019] The invention of claim 7, wherein, in the molding die assembly according to claim 6, the resin injection port of the upper mold, except for the outer peripheral edge 10 percent of substrate holding areas set on the lower die characterized in that an opening above the central portion. 【0020】 【発明の実施の形態】本発明の実施の形態における半導体パッケージの製造方法を、図面を参照しながら説明する。 DETAILED DESCRIPTION OF THE INVENTION The method of manufacturing a semiconductor package according to the embodiment of the present invention will be described with reference to the drawings. 完成品としての半導体パッケージは先に図6を用いて説明した従来のものと同様なので、図6を援用して詳しい説明を省略する。 The semiconductor package as a finished product similar to that of the related art described with reference to FIG. 6 above, omitting the detailed description with the aid of FIG. 【0021】図1に示すように、ランド状の外部接続電極6が下面に形成されたセラミック配線基板2を、その下面の少なくとも周縁部において、接着フィルム7を介して枠体8に固定する。 As shown in FIG. 1, a ceramic wiring substrate 2 lands shaped external connection electrodes 6 are formed on the lower surface, at least the periphery of its lower surface is fixed to the frame 8 via the adhesive film 7. この時には、セラミック配線基板2と接着フィルム7との間に隙間が出来ないように固着する。 At this time, it fixed so that there is no gap between the ceramic wiring substrate 2 and the adhesive film 7. 【0022】このためには、接着フィルム7は、図2に示すように、接着剤層7aと基材7bとからなる2層構造とし、接着剤層7aは、タングステン等の金属で形成されている外部接続電極6(厚み数ミクロンから数十ミクロン)による凹凸形状に追従できる厚さ、望ましくは外部接続電極6の厚みよりも厚く設定しておく。 [0022] For this purpose, the adhesive film 7, as shown in FIG. 2, a two-layer structure consisting of an adhesive layer 7a and the substrate 7b, the adhesive layer 7a is formed of a metal such as tungsten the external connection electrodes 6 thick can follow the uneven shape by the (several tens of microns thickness of several microns) of which are, preferably is set larger than the thickness of the external connection electrodes 6. 基材7 Base 7
bは、ポリイミド樹脂などの温度変化しにくい材料を用いる。 b uses the temperature hardly changes material such as polyimide resin. 接着剤層7aはアクリル樹脂、熱可塑性ポリイミド樹脂等を用いる。 The adhesive layer 7a is an acrylic resin, a thermoplastic polyimide resin. 【0023】次に、セラミック配線基板2の上面に接着剤などにより半導体チップ3を接合し、この半導体チップ3の電極パッド(図示せず)とセラミック配線基板2 Next, the ceramic wiring bonding the semiconductor chip 3 on the upper surface of the substrate 2 by an adhesive (not shown) the electrode pads of the semiconductor chip 3 and the ceramic wiring board 2
の上目の接続電極(図示せず)とをボンディングワイヤ4により電気的に接続する。 Electrically connected by the upward glance of the connection electrode (not shown) and the bonding wires 4. 【0024】次に、図3に示すように、枠体8に固定されたセラミック配線基板2を下金型7aの所定位置に配置し、枠体8を、上金型7bとの間でクランプして、下金型7a,枠体8,上金型7bからなるキャビティ10 Next, as shown in FIG. 3, the ceramic wiring board 2 that is fixed to the frame 8 is arranged at a predetermined position of the lower die 7a, the frame 8, clamped between the upper mold 7b and, the lower mold 7a, the frame 8, a cavity 10 consisting of the upper mold 7b
内に、半導体チップ3,ボンディングワイヤ4,セラミック配線基板2の上部を内包する。 Within, the semiconductor chip 3, the bonding wires 4, encloses the upper portion of the ceramic wiring substrate 2. 【0025】このためには、下金型7aは、凹状のワーク保持部9cなど、接着フィルム7,セラミック配線基板2,枠体8を所定の設置位置に位置決めし、セラミック配線基板2の上部を所望高さだけ露出させ得る構造を備えたものを用いる。 [0025] For this purpose, the lower die 7a, such as a concave workpiece holding portion 9c, the adhesive film 7, positioning the ceramic wiring substrate 2, the frame 8 in a predetermined installation position, the upper portion of the ceramic wiring board 2 use those having a structure capable of exposing only desired height. 上金型9bは、半導体チップ3, Upper mold 9b, the semiconductor chip 3,
ボンディングワイヤ4,セラミック配線基板2の上部を内包できるキャビティ104を構成する幅寸法と高さ寸法とを持った凹部9dと、下金型9aの基板設置位置の上方に相応するように凹部の中央部に開口した樹脂注入口12とを備えたものを用いる。 Bonding wire 4, a concave portion 9d having a width dimension and a height dimension of a cavity 104 capable of enclosing the upper portion of the ceramic wiring substrate 2, the center of the recess to correspond to the above the substrate mounting position of the lower die 9a It used after a opening resin injection port 12 in section. 図示を省略するが、上金型9bには、樹脂注入口12に連通し、内部に投入される固形熱硬化性樹脂などの封止樹脂を加熱溶融するポットと、このポット内で溶融された封止樹脂を突き上げるプランジャーと呼ばれる突き上げ治具とを設け、上金型9bと下金型9aのいすれかには、キャビティ内の空気を排出するための排気孔を設けておく。 Although not shown, the upper mold 9b, communicates with a resin injection port 12, and a pot for heating and melting the sealing resin such as a solid thermosetting resin to be introduced therein, it was melted in the pot a jig provided upthrust called plunger pushing up the sealing resin, the or Isure the upper mold 9b and the lower die 9a, preferably provided an exhaust hole for discharging the air in the cavity. 【0026】そして、上記したように枠体8を下金型9 [0026] Then, the lower mold the frame 8 as described above 9
aと上金型9bとでクランプした状態で、ポットに投入された固形の封止樹脂を加熱溶融し、プランジャーで突き上げることにより、溶融した封止樹脂11を樹脂注入口12を通じてキャビティ10内に圧入し、充満させる。 Whilst clamped between a upper die 9b, by heating and melting the sealing resin solids put into the pot, by pushing up in the plunger, the cavity 10 of the sealing resin 11 melted through resin injection port 12 press-fitted to, to fill. 【0027】キャビティ4内の封止樹脂が硬化したら、 [0027] When the sealing resin in the cavity 4 is cured,
上金型9b,下金型9aを開き、接着層9a、枠体8から剥離することにより、樹脂パッケージ5,半導体チップ3,ボンディングワイヤ4,セラミック配線基板2からなる半導体パッケージ1を取り出す。 Open upper mold 9b, the lower die 9a, adhesive layers 9a, by peeling from the frame body 8, the resin package 5, the semiconductor chip 3, the bonding wires 4, taking out the semiconductor package 1 made of a ceramic wiring substrate 2. 【0028】このような方法によれば、セラミック配線基板2を封止金型9によって直接にクランプしないので、セラミック配線基板2にクランプ破損が生じることはない。 According to this method, since it does not clamp directly to the ceramic wiring board 2 by sealing die 9, never clamp breakage occurs in the ceramic wiring substrate 2. 【0029】また、樹脂封止時に樹脂注入口12を通じて上方より封止樹脂11を圧入しているので、封止樹脂11はセラミック配線基板2の上面に下方への圧力をかけることになり、すなわち、セラミック配線基板2は接着フィルム7に押し込まれる圧力を受けることになり、 Further, since the press-sealing resin 11 from above through the resin injection port 12 at the time of resin sealing, the sealing resin 11 would put downward pressure on the upper surface of the ceramic wiring board 2, i.e. , ceramic wiring board 2 will receive pressure pushed into the adhesive film 7,
この時のセラミック配線基板2と接着フィルム7との接着力は接着フィルム7の粘着力と樹脂注入圧とを合算した力となる。 Adhesion strength between the ceramic wiring substrate 2 and the adhesive film 7 at this time is a force obtained by summing the adhesion and resin injection pressure of the adhesive film 7. このため、接着フィルム7はセラミック配線基板2から剥離しにくくなり、封止樹脂11はセラミック配線基板2と接着フィルム7との間に入り込みにくくなり、基板下面への封止樹脂11の付着は防止される。 Therefore, the adhesive film 7 not easily peeled off from the ceramic wiring substrate 2, the sealing resin 11 is less likely to enter between the ceramic wiring substrate 2 and the adhesive film 7, adhesion of the sealing resin 11 to the lower surface of the substrate is prevented It is. なおこのとき、樹脂注入口12を、セラミック配線基板2の中央点を通る軸に近づけておくほど、基板下面9への封止樹脂11の浸入を抑制する効果は高くなる。 At this time, the resin injection port 12, as previously closer to the axis passing through the center point of the ceramic wiring substrate 2, the effect of suppressing the intrusion of the sealing resin 11 to the lower surface of the substrate 9 becomes higher.
特に、基板平面サイズの10%の外縁エリアを除いた中央エリアの上方に樹脂注入口12を設けておけば、基板下面への封止樹脂11の浸入を効果的に防止できる。 In particular, if the resin injection port 12 provided above the center area excluding the outer edge area of ​​10% of the substrate plane size, can be effectively prevented the infiltration of the sealing resin 11 to the substrate lower surface. 【0030】さらに、接着フィルム7の基材7bにポリイミドのような温度変化しにくい材料を用いているので、セラミック配線基板2に半導体チップ3を固着する際、セラミック配線基板2と半導体チップ3とにボンディングワイヤ4を接合する際、樹脂封止する際に、セラミック配線基板2,接着フィルム7,枠体8からなる複合体が120℃から250℃程度の高温環境下に置かれても、接着フィルム7は寸法安定性を発揮する。 Furthermore, because of the use of temperature change hardly material such as polyimide on the substrate 7b of the adhesive film 7, when fixing the semiconductor chip 3 to the ceramic wiring substrate 2, and the ceramic wiring board 2 and the semiconductor chip 3 when bonding a bonding wire 4, when the resin sealing, the ceramic wiring substrate 2, the adhesive film 7, even if complex consisting of the frame 8 is placed in a high-temperature environment of about 250 ° C. from 120 ° C., the adhesive film 7 exhibits dimensional stability. したがって、接着フィルム7が大きく変形することはなく、セラミック配線基板2との密着が保たれ、隙間の発生が防止され、このことによっても、基板下面への封止樹脂1 Thus, not the adhesive film 7 is largely deformed, it maintained the adhesion to the ceramic wiring substrate 2, occurrence of a gap is prevented, by this, the sealing resin 1 to the substrate lower surface
1の付着が防止される。 1 adhesion is prevented. 【0031】なお、上記した実施の形態では、半導体チップ3をセラミック配線基板2に搭載した場合を説明したが、セラミック配線基板2に限定されず、樹脂基板あるいは金属基板にて構成された配線基板を使用する場合も、配線基板を直接にクランプせずに枠体8をクランプする本発明の方法は有用である。 [0031] In the above embodiment, a case has been described by mounting a semiconductor chip 3 to the ceramic wiring substrate 2 is not limited to a ceramic wiring substrate 2, a wiring substrate made of a resin substrate or a metal substrate when using also the method of the present invention to clamp the frame member 8 without clamping the wiring board directly is useful. 【0032】また、上記した実施の形態では、半導体チップ3を搭載し枠体8に固定されたセラミック配線基板2を下金型9aの所定位置に配置したが、下金型9aの上でセラミック配線基板2と枠体8とを固定し、半導体チップ3を搭載してもよい。 Further, in the embodiment described above, has been placed a ceramic wiring substrate 2 fixed to the frame 8 by mounting a semiconductor chip 3 to a predetermined position of the lower die 9a, ceramics on the lower die 9a the wiring substrate 2 and the frame 8 is fixed, it may be mounted semiconductor chips 3. 【0033】さらに、上記した実施の形態では、セラミック配線基板2の下面の周縁部のみを接着フィルム7に固着したが、下面の少なくとも周縁部において固着すればよく、図4に示すように下面全面を固着してもよい。 Furthermore, in the embodiment described above has been fixed to only the peripheral portion of the lower surface of the ceramic wiring board 2 in the adhesive film 7 may be secured at least the periphery of the lower surface, the entire lower surface as shown in FIG. 4 it may be fixed to. 【0034】上記した実施の形態では、半導体チップ3 [0034] In the embodiment described above, the semiconductor chip 3
を一個だけセラミック配線基板2に搭載した半導体パッケージ1を製造する場合を説明したが、図5に示すように、複数個の半導体チップ3をセラミック配線基板2に搭載して半導体パッケージ1を製造する場合にも、本発明の方法は有用である。 A case has been described of manufacturing the semiconductor package 1 mounted on a ceramic wiring substrate 2 only one of, as shown in FIG. 5, for manufacturing a semiconductor package 1 is mounted a plurality of semiconductor chips 3 to the ceramic wiring board 2 case also, the method of the present invention are useful. 【0035】上記した各実施の形態では、セラミック配線基板2の下面の広いエリアにランド状の外部接続電極6が形成されていて、これらの外部接続電極6を接着フィルム7とともに収容するワーク保持部9cが下金型9 [0035] In the embodiments described above, the ceramic wiring lands shaped external connection electrode 6 to a wide area of ​​the lower surface of the substrate 2 have been formed, the workpiece holding portion for storing the external connection electrodes 6 with the adhesive film 7 9c is the lower mold 9
aに形成された例を図示したが、セラミック配線基板2 Although illustrated examples formed a, ceramic wiring substrate 2
の下面の周縁部にのみ外部接続電極6が形成されていて、その外部接続電極6が入り込む接着フィルム7が使用される場合、あるいは樹脂封止後にボール状の外部接続電極6を設ける場合は、ワーク保持部9cは接着フィルム7のみを収容する大きさとすればよい。 If the external connection electrodes 6 only on the periphery of the lower surface have been formed, in which case the adhesive film 7 on which the external connection electrodes 6 enters is used, or after the resin sealing is provided a ball-shaped external connection electrodes 6, workpiece holding portion 9c may be sized to accommodate only the adhesive film 7. キャビティ10の形状も、樹脂パッケージ5の所望形状に応じて適宜に変更可能である。 The shape of the cavity 10 may be also arbitrary changed according to the desired shape of the resin package 5. 【0036】 【発明の効果】以上のように本発明によれば、半導体素子を搭載した配線基板を接着フィルムを介して枠体に接着し、この枠体を封止金型でクランプした状態で配線基板の上方から樹脂注入するようにしたため、配線基板と接着フィルムとの間に封止樹脂が浸入して、配線基板の下面すなわち電極形成面に封止樹脂が付着するのを防止でき、品質の良好な半導体パッケージが得られる。 According to the present invention as described above, according to the present invention, in a state in which adhered to the frame body wiring substrate mounted with the semiconductor element via an adhesive film was clamped the frame in sealing mold since the upper side of the wiring substrate so as to resin injection, the sealing resin infiltrates between the wiring board and the adhesive film, it is possible to prevent the sealing resin from adhering to the lower surface or electrodes forming surface of the wiring board, the quality good semiconductor package is obtained.

【図面の簡単な説明】 【図1】本発明の第1の実施の形態における半導体パッケージの製造方法であって、1個の半導体素子を搭載した配線基板を下面周縁部において接着フィルムを介して枠体に固定した状態を示す断面図【図2】図1に示した接着フィルム部分の拡大断面図【図3】図1に示した半導体素子,配線基板,接着フィルム,枠体を封止金型に配置して樹脂封止する工程を示す断面図【図4】本発明の第2の実施の形態における半導体パッケージの製造方法であって、1個の半導体素子を搭載した配線基板を下面全面において接着フィルムに接着した状態で樹脂封止する工程の断面図【図5】本発明の第3の実施の形態における半導体パッケージの製造方法であって、2個の半導体素子を搭載した配線基板を下面周縁部において BRIEF DESCRIPTION OF THE DRAWINGS [Figure 1] A method of manufacturing a semiconductor package according to the first embodiment of the present invention, through an adhesive film wiring board having one semiconductor element at the lower surface peripheral edge portion the semiconductor device shown in the sectional view Figure 2 is an enlarged cross-sectional view of the adhesive film portion shown in FIG. 1 FIG. 3 FIG. 1 showing a fixed state to the frame, the wiring substrate, the adhesive film, seal the frame clasp a method of manufacturing a semiconductor package according to a second embodiment of a cross-sectional view FIG. 4 the invention showing a process by placing the mold resin sealing, the entire lower surface of the wiring board having one semiconductor element a method of manufacturing a semiconductor package according to a third embodiment of a cross-sectional view the present invention; FIG step of resin-sealing in a state adhered to the adhesive film in the two wiring board where the semiconductor element is mounted the lower surface peripheral edge portion 接着フィルムに接着した状態で樹脂封止する工程の断面図【図6】従来よりある半導体パッケージの断面図【図7】従来の半導体パッケージの製造方法における樹脂封止工程の断面図【符号の説明】 1 半導体パッケージ2 セラミック配線基板3 半導体チップ6 外部接続電極7 接着フィルム7a 接着剤層7b 基材8 枠体9 封止金型9a 下金型9b 上金型10 キャビティ11 封止樹脂12 樹脂注入口 Sectional view of a resin sealing step in the method of manufacturing the bonded cross-sectional view of a process of resin sealing in a state 6 is a cross-sectional view of a semiconductor package in the conventional 7 conventional semiconductor package adhesive film [code Description ] 1 semiconductor package 2 ceramic wiring board 3 semiconductor chip 6 external connection electrodes 7 adhesive film 7a adhesive layer 7b substrate 8 frame 9 sealing die 9a under mold 9b upper die 10 cavity 11 sealing resin 12 resin Notes entrance

───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 4F202 AD04 AD18 AD23 AD27 AH37 CA11 CA12 CB01 CB12 CB17 CK06 CQ01 CQ05 4F206 AD04 AD18 AD23 AD27 AH37 JA02 JA07 JB12 JB17 JF05 JF35 JL02 JM04 JN21 JQ81 5F061 AA01 BA03 CA21 DA07 ────────────────────────────────────────────────── ─── front page of continued F-term (reference) 4F202 AD04 AD18 AD23 AD27 AH37 CA11 CA12 CB01 CB12 CB17 CK06 CQ01 CQ05 4F206 AD04 AD18 AD23 AD27 AH37 JA02 JA07 JB12 JB17 JF05 JF35 JL02 JM04 JN21 JQ81 5F061 AA01 BA03 CA21 DA07

Claims (1)

  1. 【特許請求の範囲】 【請求項1】 配線基板を接着フィルムを介して枠体の内周側に固定する工程と、前記配線基板の上面に半導体素子を搭載する工程と、前記半導体素子を搭載した配線基板が固定された枠体を上金型と下金型とでクランプし、前記枠体の内側に形成されたキャビティに封止樹脂を注入して、前記キャビティに内包された半導体素子および配線基板の上部を樹脂封止する工程とを行なって半導体パッケージを製造するに際し、 前記樹脂封止する工程において、前記配線基板の上方より封止樹脂を注入することを特徴とする半導体パッケージの製造方法。 Mounting and fixing the Patent Claims 1. A wiring board on the inner peripheral side of the frame through the adhesive film, the step of mounting a semiconductor element on an upper surface of the wiring substrate, the semiconductor element wiring board is clamped by the upper mold and the lower mold a fixed frame has, by injecting sealing resin into a cavity formed inside the frame body, a semiconductor element is encapsulated in said cavity and upon the top of the wiring substrate manufacturing a semiconductor package by performing the step of resin sealing, in the step of the resin sealing, the manufacture of semiconductor packages, which comprises injecting the sealing resin from above of the circuit board Method. 【請求項2】 配線基板がセラミック配線基板であることを特徴とする請求項1記載の半導体パッケージの製造方法。 2. A method of manufacturing a semiconductor package according to claim 1, wherein the wiring board is a ceramic circuit board. 【請求項3】 接着フィルムが、接着剤層と基材とからなる2層構造であり、前記接着剤層が、配線基板の下面に形成された電極の厚みよりも厚く設定されたことを特徴とする請求項1記載の半導体パッケージの製造方法。 Wherein the adhesive film is a two-layer structure composed of the adhesive layer and the substrate, wherein the adhesive layer was set larger than the thickness of the formed on the lower surface of the wiring substrate electrodes the method of manufacturing a semiconductor package according to claim 1,. 【請求項4】 封止樹脂の注入を、外周縁部10%を除いた前記配線基板の中央部の上方より行なうことを特徴とする請求項1記載の半導体パッケージの製造方法。 4. The injection of the sealing resin, the manufacturing method according to the semiconductor package of claim 1, wherein the performing from above the central portion of the wiring substrate except for 10% outer peripheral edge. 【請求項5】 接着フィルムの基材がポリイミド樹脂よりなることを特徴とする請求項3記載の半導体パッケージの製造方法。 5. A method of manufacturing a semiconductor package according to claim 3, wherein the base material of the adhesive film characterized by comprising a polyimide resin. 【請求項6】 半導体パッケージを製造する樹脂封止工程で使用される封止金型であって、 配線基板が接着フィルムを介して内周側に固定された枠体をクランプする上金型と下金型とからなり、 前記上金型は、前記配線基板およびその上面に搭載された半導体素子を内包するキャビティを枠体の内側に形成する凹部と、前記下金型上に設定された基板設置領域の上方に開口した樹脂注入口とを有したことを特徴とする封止金型。 6. A molding die for use in the resin sealing step of manufacturing the semiconductor package, and the upper mold wiring board clamps the fixed frame on the inner peripheral side via the adhesive film It consists of a lower die, the substrate wherein the mold which is set a cavity containing the semiconductor element mounted on the wiring board and the upper surface and a recess formed on the inner side of the frame, on the lower tool molding die, characterized in that above the installation area and an open resin injection port. 【請求項7】 上金型の樹脂注入口が、下金型上に設定された基板設置領域の外周縁部10%を除いた中央部の上方に開口したことを特徴とする請求項6記載の封止金型。 7. The upper mold of the resin injection port, according to claim 6, characterized in that an opening above the central portion excluding the outer peripheral edge 10 percent of substrate holding areas set on the lower die of sealing die.
JP2001369397A 2001-12-04 2001-12-04 Method for manufacturing semiconductor package and sealing mold therefor Pending JP2003170465A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001369397A JP2003170465A (en) 2001-12-04 2001-12-04 Method for manufacturing semiconductor package and sealing mold therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001369397A JP2003170465A (en) 2001-12-04 2001-12-04 Method for manufacturing semiconductor package and sealing mold therefor

Publications (1)

Publication Number Publication Date
JP2003170465A true JP2003170465A (en) 2003-06-17

Family

ID=19178795

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001369397A Pending JP2003170465A (en) 2001-12-04 2001-12-04 Method for manufacturing semiconductor package and sealing mold therefor

Country Status (1)

Country Link
JP (1) JP2003170465A (en)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007506279A (en) * 2003-09-18 2007-03-15 クリー インコーポレイテッドCree Inc. Molded chip manufacturing method and apparatus
JP2010274495A (en) * 2009-05-28 2010-12-09 Towa Corp Mold for resin sealing of electronic component and resin sealing method
JP4819796B2 (en) * 2004-04-08 2011-11-24 フィーコ ビー.ブイ. Method and device for supplying encapsulant material to a mold cavity
JP2013251489A (en) * 2012-06-04 2013-12-12 Denso Corp Manufacturing method of mold package
US8878219B2 (en) 2008-01-11 2014-11-04 Cree, Inc. Flip-chip phosphor coating method and devices fabricated utilizing method
US9024349B2 (en) 2007-01-22 2015-05-05 Cree, Inc. Wafer level phosphor coating method and devices fabricated utilizing method
US9041285B2 (en) 2007-12-14 2015-05-26 Cree, Inc. Phosphor distribution in LED lamps using centrifugal force
US9159888B2 (en) 2007-01-22 2015-10-13 Cree, Inc. Wafer level phosphor coating method and devices fabricated utilizing method
US9166126B2 (en) 2011-01-31 2015-10-20 Cree, Inc. Conformally coated light emitting devices and methods for providing the same
US10295147B2 (en) 2006-11-09 2019-05-21 Cree, Inc. LED array and method for fabricating same

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007506279A (en) * 2003-09-18 2007-03-15 クリー インコーポレイテッドCree Inc. Molded chip manufacturing method and apparatus
US10164158B2 (en) 2003-09-18 2018-12-25 Cree, Inc. Molded chip fabrication method and apparatus
US9105817B2 (en) 2003-09-18 2015-08-11 Cree, Inc. Molded chip fabrication method and apparatus
US9093616B2 (en) 2003-09-18 2015-07-28 Cree, Inc. Molded chip fabrication method and apparatus
JP4819796B2 (en) * 2004-04-08 2011-11-24 フィーコ ビー.ブイ. Method and device for supplying encapsulant material to a mold cavity
US10295147B2 (en) 2006-11-09 2019-05-21 Cree, Inc. LED array and method for fabricating same
US9024349B2 (en) 2007-01-22 2015-05-05 Cree, Inc. Wafer level phosphor coating method and devices fabricated utilizing method
US9159888B2 (en) 2007-01-22 2015-10-13 Cree, Inc. Wafer level phosphor coating method and devices fabricated utilizing method
US9041285B2 (en) 2007-12-14 2015-05-26 Cree, Inc. Phosphor distribution in LED lamps using centrifugal force
US8878219B2 (en) 2008-01-11 2014-11-04 Cree, Inc. Flip-chip phosphor coating method and devices fabricated utilizing method
JP2010274495A (en) * 2009-05-28 2010-12-09 Towa Corp Mold for resin sealing of electronic component and resin sealing method
US9166126B2 (en) 2011-01-31 2015-10-20 Cree, Inc. Conformally coated light emitting devices and methods for providing the same
JP2013251489A (en) * 2012-06-04 2013-12-12 Denso Corp Manufacturing method of mold package

Similar Documents

Publication Publication Date Title
JP4246243B2 (en) Semiconductor integrated circuit device
US7015069B2 (en) Method of manufacturing a semiconductor device and a semiconductor device
US5635671A (en) Mold runner removal from a substrate-based packaged electronic device
EP1335428B1 (en) Resin-moulded semiconductor device and method for manufacturing the same
US5859475A (en) Carrier strip and molded flex circuit ball grid array
US6429508B1 (en) Semiconductor package having implantable conductive lands and method for manufacturing the same
JP3562311B2 (en) Method for fabricating a lead frame and resin-sealed semiconductor device
US6700188B2 (en) Low-pin-count chip package having concave die pad and/or connections pads
CN1104045C (en) Manufacturing dual sided wire bonded integrated circuit chip packages using offset wire bonds and support block cavities
JP3611948B2 (en) Semiconductor device and manufacturing method thereof
US5366933A (en) Method for constructing a dual sided, wire bonded integrated circuit chip package
US6548328B1 (en) Circuit device and manufacturing method of circuit device
US5843808A (en) Structure and method for automated assembly of a tab grid array package
US6576993B2 (en) Packages formed by attaching a semiconductor chip to a leadframe with a footprint of about the same size as the chip
US4965227A (en) Process for manufacturing plastic pin grid arrays and the product produced thereby
US6911353B2 (en) Semiconductor device and method of manufacturing same
US6828661B2 (en) Lead frame and a resin-sealed semiconductor device exhibiting improved resin balance, and a method for manufacturing the same
JP3155741B2 (en) Semiconductor package with a bga structure of Csp
US5653891A (en) Method of producing a semiconductor device with a heat sink
JP3679786B2 (en) A method of manufacturing a semiconductor device
US6922339B2 (en) Heat dissipating structure of printed circuit board and fabricating method thereof
US6342730B1 (en) Low-pin-count chip package and manufacturing method thereof
US6246115B1 (en) Semiconductor package having a heat sink with an exposed surface
US5144412A (en) Process for manufacturing plastic pin grid arrays and the product produced thereby
US5474958A (en) Method for making semiconductor device having no die supporting surface

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20041025

Free format text: JAPANESE INTERMEDIATE CODE: A621

A977 Report on retrieval

Effective date: 20060901

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070403

A521 Written amendment

Effective date: 20070604

Free format text: JAPANESE INTERMEDIATE CODE: A523

A131 Notification of reasons for refusal

Effective date: 20080722

Free format text: JAPANESE INTERMEDIATE CODE: A131

A02 Decision of refusal

Effective date: 20081209

Free format text: JAPANESE INTERMEDIATE CODE: A02