JP3879823B2 - Thin semiconductor device molding method and mold - Google Patents

Thin semiconductor device molding method and mold Download PDF

Info

Publication number
JP3879823B2
JP3879823B2 JP2001358278A JP2001358278A JP3879823B2 JP 3879823 B2 JP3879823 B2 JP 3879823B2 JP 2001358278 A JP2001358278 A JP 2001358278A JP 2001358278 A JP2001358278 A JP 2001358278A JP 3879823 B2 JP3879823 B2 JP 3879823B2
Authority
JP
Japan
Prior art keywords
semiconductor element
mold
package
wiring board
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001358278A
Other languages
Japanese (ja)
Other versions
JP2003158143A (en
Inventor
澄夫 穂苅
人志 渋江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2001358278A priority Critical patent/JP3879823B2/en
Publication of JP2003158143A publication Critical patent/JP2003158143A/en
Application granted granted Critical
Publication of JP3879823B2 publication Critical patent/JP3879823B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18165—Exposing the passive side of the semiconductor or solid-state body of a wire bonded chip

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体素子とその半導体素子が実装された配線基板の一面に樹脂製パッケージが形成された薄型半導体装置のモールド方法及びそのモールド金型にに関するものである。
【０００２】
【従来の技術】
先ず、従来技術の薄型半導体装置について説明する。
【０００３】
図４は従来技術の薄型半導体装置の製造方法を説明するための主製造工程図、図５は従来技術の薄型半導体装置の樹脂パッケージに用いるモールド金型の一部断面図、図６は図５に示したモールド金型を用いてモールドしている状態を示す一部断面図、図７は従来技術の薄型半導体装置をマザー基板に実装する状態を示した断面図、図８は従来技術の他のモールド金型の構造を示した断面図、図９は図８に示したモールド金型を用いてプリント基板に実装されている各種部品をモールドする状態を示した断面図、そして図１０は図８に示したモールド金型でモールドされた従来技術の薄型半導体装置の断面図である。
【０００４】
従来技術の薄型半導体装置のパッケージ（封止）形態の一つとして、配線基板に薄型半導体素子を組み込み、一面から樹脂でパッケージ（封止）したいわゆるＡｍｋｏｒ社などが製品化しているｅｔＣＳＰなどが知られている。
【０００５】
このような薄型半導体装置は、図４に示したような主工程を経て得ることができる。即ち、先ず、図４Ａに示したダイボンド工程で、配線基板１０に薄型半導体素子Ｓを固定する。配線基板１０には薄型半導体素子Ｓを組み込むための空洞部１１が、そしてその周辺に搭載しようとする薄型半導体素子Ｓの電極に対応する回路配線１２などが形成されており、また、薄型配線基板１０の裏面に、予め、粘着層を備えた仮固定テープ２０が貼り付けられている。半導体素子Ｓはその空洞部１１に露出している仮固定テープ２０ヘその粘着層を利用してダイボンドされる。
【０００６】
次に、図４Ｂに示すワイヤボンド工程で、薄型半導体素子Ｓの電極部と配線基板１の回路配線１２とを、例えば、金線などのワイヤーＷを用いて接続する。
【０００７】
そして次に、図４Ｃに示したモールド工程で、金型（不図示）を用いて、前記配線基板１０の表面、薄型半導体素子Ｓ、ワイヤーＷを、それらが存在する側から樹脂Ｒで覆い、パッケージ３０をモールド（成型）する。
【０００８】
そして次に、図４Ｄに示したテープ剥離工程で、モールドされた配線基板１０から仮固定テープ２０を剥離、除去する。
【０００９】
次に、図４Ｅに示した半田ボール形成工程で、回路配線１２と導通し、配線基板１０の裏面に貫通しているバイアホール１３の表面に半田ボール１４を形成する。半田ボール１４はセットのマザー基板（不図示）への実装の信頼性を向上させるための有効な構造であるが、特に小型パッケージに於いては安定した実装平面が確保できることから、ボール付けしない場合もある。
【００１０】
最後に、図４Ｆに示したシングレーション工程で、大判の配線基板から複数の最終的な薄型半導体装置１Ｂを切り出す。これが従来技術の薄型半導体装置１Ｂである。通常、生産性の向上を目的として、１枚の大判の配線基板に複数個の半導体装置１Ｂが形成される形態になっている。このような薄型半導体装置１Ｂの厚みは約３００μｍ或いはそれ以下である。
【００１１】
図４Ｃのモールドは図５に示したようなモールド金型を用いて行われる。
【００１２】
このモールド金型４０は下金型４１と上金型４２とから構成されている。下金型４１は、そのキャビティ面に配線基板１０或いは半導体素子Ｓと仮固定テープ２０とが重ねられた厚みとそれら半導体素子Ｓを覆い、ワイヤーＷが接続されている回路配線１２の一部分がモールドされなければならない部分の配線基板１０の面積に相当する窪みのキャビティ４１１が形成されている。
【００１３】
上金型４２は、そのキャビティ面に、少なくともワイヤーＷの高さより若干高く、そしてワイヤーＷが配線基板１０上の配線回路１２に接続されている部分を含む面積のキャビティ４２１が形成されている。更に、溶融樹脂Ｒを注入するゲート４２２が形成されている。
【００１４】
このような構造のモールド金型４０を用い、図６に示したように、図４Ｂに示した仮固定テープ２０に固定されているワイヤーボンド済み半導体素子Ｓと配線基板１０とを下金型４１のキャビティ４１１内に載置し、この上に上金型４２を被せ、クランプし、その状態でゲート４２２から熱硬化性の溶融樹脂Ｒを注入し、配線基板１０の一面に半導体素子Ｓ、ワイヤーＷを覆い、硬化させると、パッケージ３０が形成され、薄型半導体装置１Ｂが得られる。
【００１５】
このモールド方法は、一般に、トランスファーモールド方式と称され、モールド金型４０を１８０℃前後に加熱した状態で熱硬化性樹脂Ｒを注入し、モールドする方式である。このような配線基板１０の一面に、トランスファーモールド法によって樹脂Ｒからなるパッケージ３０を形成するパッケージング技術においては、モールド時は、配線基板１０、半導体素子Ｓなどが１８０℃前後の高温状態で熱硬化性樹脂Ｒにより固められるため、硬化後、モールド金型４０から取り出されて常温になった時には、図７に示したように、配線基板１０、半導体素子Ｓ（シリコン）、熱硬化性樹脂Ｒ（例えば、工ポキシレジン）のそれぞれの熱膨張係数の違いや熱硬化性樹脂Ｒそのものの硬化収縮により、パッケージ３０を中心に薄型半導体装置１Ｂが反ってしてしまうという問題が生じる。
【００１６】
それ故、このモールド工程で発生した反りは、その後の工程でハンドリングミスを誘発し、生産性の低下にもつながるが、最大の問題は図７に示したように電子機器側のマザー基板５０に実装する際に、薄型半導体装置１Ｂの反りにより、接続不良が多発してしまうという問題である。
【００１７】
パッケージ３０の反り量は被モールド体である半導体素子Ｓが大型化すればするほど、また薄型化すればするほど大きくなる。このような大型化、薄型化された薄型半導体装置１Ｂに顕著に発生する反りは、電子機器のマザー基板５０への実装時に、マザー基板５０の電極端子への接続、信頼性をより著しく低下させる原因となる。
【００１８】
また、前記のような反りは、図１０に示したように、プリント基板６１上にＬＳＩチップ６２、ＩＣチップ６３、チップコンデンサ６４などを実装し、樹脂モールドされたＬＣＣ（リードレスチップキャリヤー）のような半導体装置１Ｃを得る場合にも生じるとされている。このような場合の反りを修正するための技術は、特開平８−２１３４１８に開示されている。図８及び図９に、そのためのモールド金型を再掲した。ただし、これらの図面に付した符号は公報に掲載されている図面に付された符号と異なっていることを予め断っておく。
【００１９】
図８に示したように、このモールド金型７０も、下金型７１と上金型７２とから構成されている。
【００２０】
その下金型７１は、モールドしようとするＬＳＩチップ６２、ＩＣチップ６３、チップコンデンサ６４などの部品が実装されたプリント基板６１部分が載置されるキャビティ７１１を形成する面が突起台座７１２に形成されている構造のものである。
【００２１】
一方の上金型７２は、前記の各種部品に対応したキャビティ面に、前記の各種部品及びプリント基板６１の厚みの約２倍ほどの深さのキャビティ７２１が形成されている構造のものである。上金型７２にはキャビティ７２１に通じるゲート７２２及びゲート７２２へ通じるランナー７２３も形成されている。
【００２２】
このような構造の下金型７１の前記キャビティ７１１の突起台座７１２に、図９に示したように、前記の各種部品が実装されているプリント基板６１部分を載置し、その上から上金型７２１を被せてクランプした後、ランナー７２３及びゲート７２２を通じて溶融された熱硬化性樹脂Ｒをキャビティに注入し、その後、モールド金型７０などが冷却した後、そのモールド金型７０から被モールド物体を取り出すと、図５に示したモールド金型４０を用いてモールドした場合に通常生じる反りとは逆方向にプリント基板６１が台形状に反った半導体装置１Ｃを得ている。
【００２３】
そしてこのようにプリント基板６１が台形状に反った半導体装置１Ｃのパッケージ６５の熱硬化性樹脂Ｒが硬化収縮することによりプリント基板６１が反っても、プリント基板６１が予め逆に反り返った形状となっていることから、前記の硬化収縮による反りによってプリント基板６１がほぼ平坦になるとされている。
【００２４】
【発明が解決しようとする課題】
しかし、図に示した構造から明らかなように、従来技術の半導体装置１Ｃは、
１．各種部品（６２、６３、６４）がプリント基板６１の上に実装されていること
２．各種部品が実装された部分のプリント基板６１のみが反るというよりも台形に変形された構造で成形されていること
３．各種部品の上方を覆うパッケージ６５の厚みが各種部品の高さの２倍に近い厚みであること
４．各種部品の上方を覆うパッケージ６５が断面台形の構造でモールドされていること
などから、従来の熱硬化性樹脂Ｒの硬化収縮による前記プリント基板６１部分の反りを、この公開された発明の技術による反り返し構造で平坦化することは非常に難しい。
【００２５】
従って、本発明はこのような課題を解決しようとするものであって、熱硬化性樹脂でモールドされたパッケージが形成される薄型半導体装置であっても、反り返ろうとする薄型半導体装置を確実に平坦化してモールドできる薄型半導体装置のモールド方法及びそのモールド金型を得ることを目的とするものである。
【００２６】
【課題を解決するための手段】
それ故、本発明の薄型半導体装置のモールド方法では、 半導体素子と該半導体素子を実装しようとする配線基板とがほぼ同一平面を形成するように前記配線基板の厚さ方向に貫通する空洞部内に前記半導体素子が配設され、該半導体素子の電極と前記配線基板の配線回路が接続手段を介して接続された配線基板の一面に樹脂製パッケージが前記半導体素子の一方の面及び前記接続手段を覆うように形成され、しかも前記配線基板の前記樹脂製パッケージが形成された面とは反対側の面に前記配線基板の厚さ方向に貫通するバイヤホールに接続された状態で半田ボールを形成し、該半田ボールによってマザー基板の電極端子との接続を達成するようにした薄型半導体装置のモジュール方法であって、
前記半導体素子と前記配線基板とを前記半導体素子の一方の面及び前記接続手段を覆うように熱硬化性樹脂でモールドしてパッケージを形成する場合に、前記熱硬化性樹脂でモールドされる面とは反対側の面を仮固定テープで金型に固定した状態でモールドし、該モールドした熱硬化性樹脂を硬化させた時に硬化収縮によって生じる前記パッケージの反りを見込んで、前記半導体素子と前記配線基板とを前記反りと同等の逆反りで反り返した状態で樹脂モールドする方法を採って、前記課題を解決している。
【００２７】
また、本発明の薄型半導体装置用モールド金型では、下金型と上金型との間に、半導体素子と該半導体素子を実装しようとする配線基板とがほぼ同一面を形成するように前記配線基板の厚さ方向に貫通する空洞内に前記半導体素子が配設され、該半導体素子の電極と前記配線基板の配線回路が接続手段を介して接続された配線基板の一面に樹脂製パッケージを前記半導体素子の一方の面及び前記接続手段を覆うように形成し、しかも前記配線基板の前記樹脂製パッケージが形成される面とは反対側の面に前記配線基板の厚さ方向に貫通するバイヤホールに接続された状態で半田ボールを形成し、該半田ボールによってマザー基板の電極端子との接続を達成するための薄型半導体装置の前記樹脂製パッケージ成形用モールド金型であって、
前記下金型のキャビティ面が所定の曲率で凸型湾曲面に形成されており、
前記上金型のキャビティ面が前記所定の深さで前記凸型湾曲面の全面に対向し、そして前記凸型湾曲面の曲率と同一の曲率で凹型湾曲面に形成され、
前記下金型の凸型湾曲面に前記配線基板及び前記半導体素子の前記熱硬化性樹脂でモールドされる面とは反対側の面が仮固定テープで固定されるようになっている構造を採って前記課題を解決している。
【００２８】
このモールド金型の場合の前記凸型湾曲面及び凹型湾曲面の曲率は、前記半導体素子と前記配線基板とを樹脂でモールドしてパッケージを形成する場合に、そのモールドした樹脂を硬化させた時に硬化収縮によって生じる前記パッケージの反りと同等の逆反りでモールドできる曲率であることが望ましい。
【００２９】
従って、本発明の薄型半導体装置のモールド方法によれば、少なくとも半導体素子がモールドされているパッケージを均一な厚さでモールドでき、そのモールド後、常温に戻ったときに、パッケージの反りを容易に逆に反り返すことができ、そのパッケージを、そしてその中にモールドされている半導体素子をほぼ平坦に維持させることができる。
【００３０】
また、本発明の薄型半導体装置用モールド金型によれば、少なくとも半導体素子部分を覆うパッケージを薄い均一な厚さでモールドすることができ、しかも、そのモールド後、常温に戻ったときに、そのパッケージの反りを容易に逆に反り返えすことができる曲率でモールドすることができる。
【００３１】
【発明の実施の形態】
以下、図１乃至図３を用いて、本発明の一実施形態の薄型半導体装置のモールド方法及びそのモールド金型を説明する。
【００３２】
図１は本発明の一実施形態の薄型半導体装置用モールド金型の構造を示した一部断面図、図２は図１に示したモールド金型を用いて薄型半導体装置をモールドしている状態を示したそのモールド金型と薄型半導体装置との一部断面図、そして図３は図１のモールド金型を用いてモールドされた薄型半導体装置をマザー基板に実装する状態を示す薄型半導体装置とマザー基板との断面図である。
【００３３】
先ず初めに、図１を用いて本発明の一実施形態の薄型半導体装置用モールド金型の構造及び構成を説明する。
【００３４】
符号８０は本発明の一実施形態の薄型半導体装置用モールド金型を指す。このモールド金型８０は下金型８１と上金型８２とから構成されている。
【００３５】
下金型８１は、そのキャビティ８１１が所定の曲率で凸型湾曲面８１２に形成されており、上金型８２は、そのキャビティ８２１が所定の深さで前記凸型湾曲面８１１の全面に対向し、そしてその凸型湾曲面８１１の曲率と同一の曲率で凹型湾曲面８２２に形成された構造のものである。また、上金型８２にはキャビティ８２１に通じるゲート８２３とこのゲート８２３に通じるランナー８２４も形成されている。
【００３６】
この下金型８１の凸型湾曲面８１２及び凹型湾曲面８２２の曲率は、モールドしようとする半導体素子Ｓと配線基板１０とを樹脂Ｒでモールドしてパッケージ３０を形成する場合に、そのモールドした樹脂Ｒを硬化させた時に硬化収縮によって生じるパッケージ３０の反りと同等の逆反りでモールドできる曲率とする。
【００３７】
本発明の薄型半導体装置のモールド方法はこのようなモールド金型８０を用いて行う。即ち、図２に示したように、モールド金型８０の下金型８１の凸型湾曲面８１２に、図４Ｂに示した半導体素子Ｓとその半導体素子Ｓを実装しようとする配線基板１０とがほぼ同一面を形成するように配設され、仮固定テープ２０で固定され、ワイヤーボンドされたそれら半導体素子Ｓと配線基板１０とを載置し、その上から上金型８２を、その凹型湾曲面８２２が凸型湾曲面８１２に一致して対向するように載せ、両金型をクランプする。
【００３８】
次に、図２に示したように、下金型８１と上金型８２とをクランプした後、ランナー８２４からゲート８２３を通じてキャビティ内に熱硬化性の溶融樹脂Ｒを注入する。その溶融樹脂Ｒが配線基板１０、半導体素子Ｓの一面及びワイヤーＷを覆う。
【００３９】
その溶融樹脂Ｒを硬化させると、樹脂製パッケージ３０Ａは少なくともワイヤーボンドされている範囲内のモールド部分がそのワイヤーＷの膨らみ部分を覆う薄い厚さで均一に成形され、極めて薄いパッケージ３０の半製品の薄型半導体装置が得られる。
【００４０】
しかもそのパッケージ３０Ａは、前記凸型湾曲面８１２及び前記凹型湾曲面８２２が前記熱硬化性樹脂を硬化させた時に硬化収縮によって通常生じるパッケージ３０の反りを予め見込んで、モールドされたパッケージ３０（或いは、半導体素子Ｓと配線基板１０）を前記反りと同等の逆反りで反り返した状態でモールドされていることから、クランプが解かれた下金型８１と上金型８２とから取り出した前記逆反り状態の半製品の薄型半導体装置は、そのパッケージ３０の温度が常温に戻った後は、ほぼ平坦になる。
【００４１】
その後、図４Ｄの仮固定テープ剥離工程、図４Ｅの半田ボール形成工程、図Ｆのシングレーション工程などの加工工程を経て、図３に示したように、目的とする良好な平坦性のある薄型半導体装置１Ａを得ることができる。
【００４２】
従って、図３に示したように、この薄型半導体装置１Ａを電子機器側のマザー基板５０へ実装する時に、接続不良の少ない安定した実装が可能となる。
【００４３】
【発明の効果】
以上説明したように、本発明によれば、パッケージが極めて薄い厚さであるにも係わら、そして反りのない平坦な薄型半導体装置を得ることができる。
【００４４】
従って、生産工程においては良好なハンドリングができ、高い生産性を維持することができる。また、この薄型半導体装置は平坦であることから電子機器側のマザー基板へ高い信頼性をもって実装することができる。
【図面の簡単な説明】
【図１】 本発明の一実施形態の薄型半導体装置用モールド金型の構造を示した一部断面図である。
【図２】 図１に示したモールド金型を用いて薄型半導体装置をモールドしている状態を示したそのモールド金型と薄型半導体装置との一部断面図である。
【図３】 図１のモールド金型を用いてモールドされた薄型半導体装置をマザー基板に実装する状態を示す薄型半導体装置とマザー基板との断面図である。
【図４】 従来技術の薄型半導体装置の製造方法を説明するための主製造工程図である。
【図５】 従来技術の薄型半導体装置の樹脂パッケージに用いるモールド金型の一部断面図である。
【図６】 図５に示したモールド金型を用いてモールドしている状態を示す一部断面図である。
【図７】 従来技術の薄型半導体装置をマザー基板に実装する状態を示した断面図である。
【図８】 従来技術の他のモールド金型の構造を示した断面図である。
【図９】 図８に示したモールド金型を用いてプリント基板に実装されている各種部品をモールドする状態を示した断面図である。
【図１０】 図８に示したモールド金型でモールドされた従来技術の薄型半導体装置の断面図である。
【符号の説明】
１０…配線基板、１１…空洞部、１２…回路配線、１３…バイアホール、１４…半田ボール、２０…仮固定テープ、５０…マザー基板、８０…本発明のモールド金型、８１…下金型、８１１…キャビティ、８１２…凸型湾曲面、８２…上金型、８２１…キャビティ、８２２…凹型湾曲面、８２３…ゲート、８２４…ランナー、Ｓ…半導体素子、Ｗ…ワイヤー、Ｒ…（溶融）樹脂[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a molding method of a thin semiconductor device in which a resin package is formed on one surface of a semiconductor element and a wiring board on which the semiconductor element is mounted, and a molding die thereof.
[0002]
[Prior art]
First, a conventional thin semiconductor device will be described.
[0003]
4 is a main manufacturing process diagram for explaining a manufacturing method of a conventional thin semiconductor device, FIG. 5 is a partial sectional view of a mold used for a resin package of the conventional thin semiconductor device, and FIG. 7 is a partial cross-sectional view showing a state in which molding is performed using the mold shown in FIG. 7, FIG. 7 is a cross-sectional view showing a state in which a conventional thin semiconductor device is mounted on a mother substrate, and FIG. 9 is a cross-sectional view showing the structure of the mold, FIG. 9 is a cross-sectional view showing a state in which various components mounted on the printed circuit board are molded using the mold shown in FIG. 8, and FIG. FIG. 9 is a cross-sectional view of a conventional thin semiconductor device molded with a mold shown in FIG.
[0004]
As one of the package (sealing) forms of a thin semiconductor device of the prior art, there is known etCSP etc. which is commercialized by the so-called Amkor Co., Ltd. in which a thin semiconductor element is incorporated in a wiring board and packaged (sealed) with resin from one side. It has been.
[0005]
Such a thin semiconductor device can be obtained through the main process as shown in FIG. That is, first, the thin semiconductor element S is fixed to the wiring board 10 in the die bonding step shown in FIG. 4A. The wiring board 10 is formed with a cavity 11 for incorporating the thin semiconductor element S, and circuit wiring 12 corresponding to the electrodes of the thin semiconductor element S to be mounted on the periphery thereof, and the thin wiring board. A temporary fixing tape 20 having an adhesive layer is attached in advance to the back surface of 10. The semiconductor element S is die-bonded to the temporary fixing tape 20 exposed in the cavity 11 using the adhesive layer.
[0006]
Next, in the wire bonding step shown in FIG. 4B, the electrode portion of the thin semiconductor element S and the circuit wiring 12 of the wiring substrate 1 are connected using, for example, a wire W such as a gold wire.
[0007]
Then, in the molding step shown in FIG. 4C, using a mold (not shown), the surface of the wiring board 10, the thin semiconductor element S, and the wire W are covered with the resin R from the side where they exist, The package 30 is molded.
[0008]
Then, in the tape peeling process shown in FIG. 4D, the temporary fixing tape 20 is peeled and removed from the molded wiring board 10.
[0009]
Next, in the solder ball formation step shown in FIG. 4E, the solder balls 14 are formed on the surface of the via hole 13 that is electrically connected to the circuit wiring 12 and penetrates the back surface of the wiring board 10. The solder ball 14 is an effective structure for improving the reliability of mounting on a mother board (not shown) of a set. However, a stable mounting plane can be ensured particularly in a small package, so that the ball is not attached. There is also.
[0010]
Finally, a plurality of final thin semiconductor devices 1B are cut out from a large-sized wiring board in the thinning process shown in FIG. 4F. This is a conventional thin semiconductor device 1B. Usually, for the purpose of improving productivity, a plurality of semiconductor devices 1B are formed on one large-sized wiring board. The thickness of such a thin semiconductor device 1B is about 300 μm or less.
[0011]
The mold of FIG. 4C is performed using a mold die as shown in FIG.
[0012]
The mold 40 is composed of a lower mold 41 and an upper mold 42. The lower mold 41 has a thickness in which the wiring substrate 10 or the semiconductor element S and the temporary fixing tape 20 are overlapped on the cavity surface, covers the semiconductor element S, and a part of the circuit wiring 12 to which the wire W is connected is molded. A recessed cavity 411 corresponding to the area of the wiring board 10 in the portion to be formed is formed.
[0013]
The upper mold 42 is formed with a cavity 421 having an area including a portion where the wire W is connected to the wiring circuit 12 on the wiring board 10 at least slightly higher than the height of the wire W on the cavity surface. Further, a gate 422 for injecting the molten resin R is formed.
[0014]
Using the mold 40 having such a structure, as shown in FIG. 6, the wire-bonded semiconductor element S and the wiring board 10 fixed to the temporary fixing tape 20 shown in FIG. In this state, a thermosetting molten resin R is injected from the gate 422, and the semiconductor element S and the wire are placed on one surface of the wiring substrate 10. When W is covered and cured, the package 30 is formed, and the thin semiconductor device 1B is obtained.
[0015]
This molding method is generally called a transfer molding method, and is a method in which the thermosetting resin R is injected and molded while the mold 40 is heated to around 180 ° C. In the packaging technology in which the package 30 made of the resin R is formed on one surface of the wiring substrate 10 by the transfer molding method, the wiring substrate 10, the semiconductor element S, etc. are heated at a high temperature of about 180 ° C. during molding. Since it is hardened by the curable resin R, when it is taken out from the mold die 40 and becomes room temperature after being cured, as shown in FIG. 7, the wiring substrate 10, the semiconductor element S (silicon), the thermosetting resin R There arises a problem that the thin semiconductor device 1 </ b> B is warped around the package 30 due to a difference in thermal expansion coefficient of each (for example, engineered epoxy resin) and curing shrinkage of the thermosetting resin R itself.
[0016]
Therefore, the warp generated in this molding process induces a handling mistake in the subsequent process and leads to a decrease in productivity. However, the biggest problem is that the mother board 50 on the electronic device side has a problem as shown in FIG. When mounting, it is a problem that poor connection frequently occurs due to warpage of the thin semiconductor device 1B.
[0017]
The amount of warpage of the package 30 increases as the semiconductor element S, which is a molded body, becomes larger and thinner. The warp that occurs remarkably in such a large and thin thin semiconductor device 1B significantly reduces the connection and reliability of the mother substrate 50 to the electrode terminals when the electronic device is mounted on the mother substrate 50. Cause.
[0018]
Further, as shown in FIG. 10, the warp as described above is caused by mounting an LSI chip 62, an IC chip 63, a chip capacitor 64, etc. on a printed circuit board 61 and resin-molding LCC (leadless chip carrier). This also occurs when such a semiconductor device 1C is obtained. A technique for correcting the warp in such a case is disclosed in Japanese Patent Laid-Open No. 8-213418. 8 and 9 reprinted the mold for that purpose. However, it should be noted in advance that the reference numerals attached to these drawings are different from those attached to the drawings published in the publication.
[0019]
As shown in FIG. 8, the mold die 70 also includes a lower die 71 and an upper die 72.
[0020]
The lower mold 71 has a surface on which the cavity 711 on which the printed circuit board 61 portion on which components such as the LSI chip 62, the IC chip 63, and the chip capacitor 64 to be molded are mounted is formed on the protruding base 712. It is of the structure that has been.
[0021]
On the other hand, the upper mold 72 has a structure in which a cavity 721 having a depth of about twice the thickness of the various components and the printed circuit board 61 is formed on the cavity surface corresponding to the various components. . The upper mold 72 is also formed with a gate 722 leading to the cavity 721 and a runner 723 leading to the gate 722.
[0022]
As shown in FIG. 9, the printed board 61 portion on which the above-described various components are mounted is placed on the protruding base 712 of the cavity 711 of the lower mold 71 having such a structure, and the upper mold is placed thereon. After the mold 721 is placed and clamped, the thermosetting resin R melted through the runner 723 and the gate 722 is injected into the cavity, and then the mold die 70 and the like are cooled. 5 is obtained, the semiconductor device 1C is obtained in which the printed circuit board 61 warps in a trapezoidal shape in the opposite direction to the warp normally generated when molding is performed using the mold 40 shown in FIG.
[0023]
Thus, even if the printed circuit board 61 is warped by the thermosetting resin R of the package 65 of the semiconductor device 1C in which the printed circuit board 61 is warped in a trapezoidal shape, the printed circuit board 61 is warped in advance in reverse. Therefore, the printed circuit board 61 is assumed to be substantially flat due to the warp due to the curing shrinkage.
[0024]
[Problems to be solved by the invention]
However, as is apparent from the structure shown in the figure, the conventional semiconductor device 1C has
1. Various components (62, 63, 64) are mounted on the printed circuit board 61.2. 2. Molded in a trapezoidally deformed structure rather than warping only the printed circuit board 61 where various components are mounted. 3. The thickness of the package 65 covering the top of the various parts is close to twice the height of the various parts. Since the package 65 covering the top of various parts is molded with a trapezoidal cross-sectional structure, the warp of the printed circuit board 61 due to the curing shrinkage of the conventional thermosetting resin R is caused by the technique of the disclosed invention. It is very difficult to flatten with a warped structure.
[0025]
Therefore, the present invention is intended to solve such a problem, and even if a thin semiconductor device in which a package molded with a thermosetting resin is formed, the thin semiconductor device to be warped is surely obtained. An object of the present invention is to obtain a molding method of a thin semiconductor device that can be molded by flattening and a molding die thereof.
[0026]
[Means for Solving the Problems]
Therefore, in the mold method of a thin semiconductor device of the present invention, in the cavity of a wiring substrate to be mounted a semiconductor element and said semiconductor element penetrating in a thickness direction of the wiring board so as to form a substantially coplanar The semiconductor element is disposed , and a resin package is provided on one surface of the semiconductor element and the connection means on one surface of the wiring board in which the electrode of the semiconductor element and the wiring circuit of the wiring board are connected via the connection means. A solder ball is formed in a state of being connected to a via hole penetrating in the thickness direction of the wiring substrate on the surface of the wiring substrate opposite to the surface on which the resin package is formed. , A module method of a thin semiconductor device that achieves connection with the electrode terminal of the mother substrate by the solder ball ,
When the package is formed by molding the semiconductor element and the wiring board with a thermosetting resin so as to cover one surface of the semiconductor element and the connection means, a surface molded with the thermosetting resin; Is molded in a state where the opposite side surface is fixed to the mold with a temporary fixing tape, and the semiconductor element and the wiring are expected in consideration of warpage of the package caused by curing shrinkage when the molded thermosetting resin is cured. The above-mentioned problem is solved by adopting a method of resin molding in a state where the substrate is turned back with a reverse warp equivalent to the warp.
[0027]
Further, in the mold for thin semiconductor device of the present invention, the as between the lower mold and the upper mold, and a wiring substrate to be mounted a semiconductor element and said semiconductor element forming a substantially flush The semiconductor element is disposed in a cavity penetrating in the thickness direction of the wiring board, and a resin package is provided on one surface of the wiring board in which the electrodes of the semiconductor element and the wiring circuit of the wiring board are connected through connection means. A via which is formed so as to cover one surface of the semiconductor element and the connection means , and penetrates in a thickness direction of the wiring substrate on a surface opposite to the surface on which the resin package of the wiring substrate is formed. the solder ball is formed in a state of being connected to the hole, it met the resin package forming mold die of a thin semiconductor device for accomplishing the connection between the electrode terminals of the mother board by solder balls,
The cavity surface of the lower mold is formed on the convex curved surface with a predetermined curvature,
The cavity surface of the upper mold is opposed to the entire surface of the convex curved surface at the predetermined depth, and is formed on the concave curved surface with the same curvature as the curvature of the convex curved surface;
The surface opposite to the surface of the wiring board and the semiconductor element molded with the thermosetting resin is fixed to the convex curved surface of the lower mold with a temporary fixing tape. The above problems are solved.
[0028]
The curvature of the convex curved surface and the concave curved surface in the case of this mold is determined when the molded resin is cured when the semiconductor element and the wiring substrate are molded with resin to form a package. It is desirable that the curvature be such that it can be molded with a reverse warp equivalent to the warp of the package caused by curing shrinkage.
[0029]
Therefore, according to the molding method of a thin semiconductor device of the present invention, a package in which at least a semiconductor element is molded can be molded with a uniform thickness, and the package can be easily warped when the temperature returns to room temperature after the molding. Conversely, it can be warped and the package, and the semiconductor element molded therein, can be kept substantially flat.
[0030]
Further, according to the mold for a thin semiconductor device of the present invention, the package covering at least the semiconductor element portion can be molded with a thin uniform thickness, and when the mold returns to room temperature after the molding, The package can be molded with a curvature that can easily reverse the warp of the package.
[0031]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, a molding method of a thin semiconductor device and a molding die thereof according to an embodiment of the present invention will be described with reference to FIGS.
[0032]
FIG. 1 is a partial cross-sectional view showing the structure of a molding die for a thin semiconductor device according to an embodiment of the present invention, and FIG. 2 shows a state in which the thin semiconductor device is molded using the molding die shown in FIG. FIG. 3 is a partial cross-sectional view of the mold mold and the thin semiconductor device, and FIG. 3 is a view showing a state in which the thin semiconductor device molded using the mold mold of FIG. It is sectional drawing with a mother board | substrate.
[0033]
First, the structure and configuration of a mold for a thin semiconductor device according to an embodiment of the present invention will be described with reference to FIG.
[0034]
Reference numeral 80 denotes a mold for a thin semiconductor device according to an embodiment of the present invention. The mold 80 is composed of a lower mold 81 and an upper mold 82.
[0035]
The lower mold 81 has a cavity 811 formed on the convex curved surface 812 with a predetermined curvature, and the upper mold 82 has the cavity 821 opposed to the entire surface of the convex curved surface 811 with a predetermined depth. The concave curved surface 822 has the same curvature as that of the convex curved surface 811. The upper mold 82 is also provided with a gate 823 that communicates with the cavity 821 and a runner 824 that communicates with the gate 823.
[0036]
The curvatures of the convex curved surface 812 and the concave curved surface 822 of the lower mold 81 are determined when the package 30 is formed by molding the semiconductor element S and the wiring substrate 10 to be molded with the resin R. The curvature is such that the resin R can be molded with a reverse warp equivalent to the warp of the package 30 caused by curing shrinkage when the resin R is cured.
[0037]
The molding method of the thin semiconductor device of the present invention is performed using such a mold 80. That is, as shown in FIG. 2, the semiconductor element S shown in FIG. 4B and the wiring substrate 10 on which the semiconductor element S is to be mounted are formed on the convex curved surface 812 of the lower mold 81 of the mold 80. The semiconductor element S and the wiring substrate 10 which are disposed so as to form substantially the same surface and are fixed by the temporary fixing tape 20 and wire bonded are placed, and the upper die 82 is placed on the concave curve from above. The surface 822 is placed so as to coincide with and face the convex curved surface 812, and both molds are clamped.
[0038]
Next, as shown in FIG. 2, after the lower mold 81 and the upper mold 82 are clamped, the thermosetting molten resin R is injected into the cavity from the runner 824 through the gate 823. The molten resin R covers the wiring substrate 10, one surface of the semiconductor element S, and the wire W.
[0039]
When the molten resin R is cured, the resin package 30A is uniformly formed with a thin thickness so that at least the mold portion within the wire-bonded range covers the bulge portion of the wire W, and the semi-finished product of the extremely thin package 30 The thin semiconductor device can be obtained.
[0040]
In addition, the package 30A is preliminarily anticipated from the warpage of the package 30 that normally occurs due to curing shrinkage when the convex curved surface 812 and the concave curved surface 822 cure the thermosetting resin. Since the semiconductor element S and the wiring board 10) are molded in a state of being bent back with a reverse warp equivalent to the warp, the reverse warp taken out from the lower die 81 and the upper die 82 with the clamps released. The semi-finished thin semiconductor device in an open state becomes substantially flat after the temperature of the package 30 returns to room temperature.
[0041]
4D, followed by processing steps such as the temporary fixing tape peeling step, the solder ball forming step shown in FIG. 4E, and the singlation step shown in FIG. F. As shown in FIG. The semiconductor device 1A can be obtained.
[0042]
Therefore, as shown in FIG. 3, when the thin semiconductor device 1A is mounted on the mother board 50 on the electronic device side, stable mounting with few defective connections is possible.
[0043]
【The invention's effect】
As described above, according to the present invention, it is possible to obtain a flat thin semiconductor device having no warp even though the package is extremely thin.
[0044]
Therefore, good handling can be performed in the production process, and high productivity can be maintained. Further, since this thin semiconductor device is flat, it can be mounted with high reliability on a mother substrate on the electronic device side.
[Brief description of the drawings]
FIG. 1 is a partial cross-sectional view showing a structure of a mold for a thin semiconductor device according to an embodiment of the present invention.
FIG. 2 is a partial cross-sectional view of the molding die and the thin semiconductor device showing a state where the thin semiconductor device is molded using the molding die shown in FIG. 1;
3 is a cross-sectional view of the thin semiconductor device and the mother substrate showing a state in which the thin semiconductor device molded using the mold of FIG. 1 is mounted on the mother substrate.
FIG. 4 is a main manufacturing process diagram for explaining a manufacturing method of a thin semiconductor device according to the prior art;
FIG. 5 is a partial cross-sectional view of a mold used for a resin package of a thin semiconductor device according to the prior art.
6 is a partial cross-sectional view showing a state in which molding is performed using the mold shown in FIG.
FIG. 7 is a cross-sectional view showing a state in which a conventional thin semiconductor device is mounted on a mother substrate.
FIG. 8 is a cross-sectional view showing the structure of another mold of the prior art.
9 is a cross-sectional view showing a state where various components mounted on a printed board are molded using the mold shown in FIG.
10 is a cross-sectional view of a conventional thin semiconductor device molded with the mold shown in FIG. 8. FIG.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 10 ... Wiring board, 11 ... Cavity, 12 ... Circuit wiring, 13 ... Via hole, 14 ... Solder ball, 20 ... Temporary fixing tape, 50 ... Mother board, 80 ... Mold die of this invention, 81 ... Lower die , 811 ... cavity, 812 ... convex curved surface, 82 ... upper mold, 821 ... cavity, 822 ... concave curved surface, 823 ... gate, 824 ... runner, S ... semiconductor element, W ... wire, R ... (melting) resin

Claims (3)

半導体素子と該半導体素子を実装しようとする配線基板とがほぼ同一平面を形成するように前記配線基板の厚さ方向に貫通する空洞部内に前記半導体素子が配設され、該半導体素子の電極と前記配線基板の配線回路が接続手段を介して接続された配線基板の一面に樹脂製パッケージが前記半導体素子の一方の面及び前記接続手段を覆うように形成され、しかも前記配線基板の前記樹脂製パッケージが形成された面とは反対側の面に前記配線基板の厚さ方向に貫通するバイヤホールに接続された状態で半田ボールを形成し、該半田ボールによってマザー基板の電極端子との接続を達成するようにした薄型半導体装置のモジュール方法であって、
前記半導体素子と前記配線基板とを前記半導体素子の一方の面及び前記接続手段を覆うように熱硬化性樹脂でモールドしてパッケージを形成する場合に、前記熱硬化性樹脂でモールドされる面とは反対側の面を仮固定テープで金型に固定した状態でモールドし、該モールドした熱硬化性樹脂を硬化させた時に硬化収縮によって生じる前記パッケージの反りを見込んで、前記半導体素子と前記配線基板とを前記反りと同等の逆反りで反り返した状態で樹脂モールドすることを特徴とする薄型半導体装置のモールド方法。The semiconductor element is disposed in a cavity that penetrates in the thickness direction of the wiring board so that the semiconductor element and the wiring board on which the semiconductor element is to be mounted are substantially flush with each other, A resin package is formed on one surface of the wiring board to which the wiring circuit of the wiring board is connected via a connecting means so as to cover one surface of the semiconductor element and the connecting means , and the resin board of the wiring board is formed . A solder ball is formed on a surface opposite to the surface on which the package is formed in a state of being connected to a via hole penetrating in the thickness direction of the wiring board, and the solder ball is used to connect the electrode terminal of the mother board. met method modules thin semiconductor apparatus that achieve that,
When the package is formed by molding the semiconductor element and the wiring board with a thermosetting resin so as to cover one surface of the semiconductor element and the connection means, a surface molded with the thermosetting resin; Is molded in a state where the opposite side surface is fixed to the mold with a temporary fixing tape, and the semiconductor element and the wiring are expected in consideration of warpage of the package caused by curing shrinkage when the molded thermosetting resin is cured. A method of molding a thin semiconductor device, wherein the substrate is resin-molded in a state where the substrate is warped with a reverse warp equivalent to the warp. 下金型と上金型との間に、半導体素子と該半導体素子を実装しようとする配線基板とがほぼ同一面を形成するように前記配線基板の厚さ方向に貫通する空洞内に前記半導体素子が配設され、該半導体素子の電極と前記配線基板の配線回路が接続手段を介して接続された配線基板の一面に樹脂製パッケージを前記半導体素子の一方の面及び前記接続手段を覆うように形成し、しかも前記配線基板の前記樹脂製パッケージが形成される面とは反対側の面に前記配線基板の厚さ方向に貫通するバイヤホールに接続された状態で半田ボールを形成し、該半田ボールによってマザー基板の電極端子との接続を達成するための薄型半導体装置の前記樹脂製パッケージ成形用モールド金型であって、
前記下金型のキャビティ面が所定の曲率で凸型湾曲面に形成されており、
前記上金型のキャビティ面が前記所定の深さで前記凸型湾曲面の全面に対向し、そして前記凸型湾曲面の曲率と同一の曲率で凹型湾曲面に形成され、
前記下金型の凸型湾曲面に前記配線基板及び前記半導体素子の前記熱硬化性樹脂でモールドされる面とは反対側の面が仮固定テープで固定されるようになっていることを特徴とする薄型半導体装置用モールド金型。Between the lower mold and the upper mold, the semiconductor element and the wiring board on which the semiconductor element is to be mounted form substantially the same plane so that the semiconductor is in a cavity penetrating in the thickness direction of the wiring board. An element is disposed, and a resin package is covered on one surface of the wiring substrate to which the electrode of the semiconductor element and the wiring circuit of the wiring substrate are connected via the connecting means so as to cover one surface of the semiconductor element and the connecting means formed in, yet the solder balls in the connection state in the via holes penetrating in the thickness direction of the wiring board on the opposite side to form the wiring the surface resin package is formed of a substrate, the solder met the resin package forming mold die of a thin semiconductor device for accomplishing the connection between the electrode terminals of the mother board by a ball,
The cavity surface of the lower mold is formed on the convex curved surface with a predetermined curvature,
The cavity surface of the upper mold is opposed to the entire surface of the convex curved surface at the predetermined depth, and is formed on the concave curved surface with the same curvature as the curvature of the convex curved surface;
The surface opposite to the surface of the wiring substrate and the semiconductor element molded with the thermosetting resin is fixed to the convex curved surface of the lower mold with a temporary fixing tape. A mold for a thin semiconductor device. 前記凸型湾曲面及び凹型湾曲面の曲率は、前記半導体素子と前記配線基板とを熱硬化性樹脂でモールドしてパッケージを形成する場合に、該モールドした熱硬化性樹脂を硬化させた時に硬化収縮によって生じる前記パッケージの反りと同等の逆反りでモールドできる曲率であることを特徴とする請求項２に記載の薄型半導体装置用モールド金型。  Curvatures of the convex curved surface and the concave curved surface are cured when the semiconductor element and the wiring board are molded with a thermosetting resin to form a package and the molded thermosetting resin is cured. 3. The mold for a thin semiconductor device according to claim 2, wherein the mold has a curvature that allows molding with a reverse warp equivalent to the warp of the package caused by shrinkage.
JP2001358278A 2001-11-22 2001-11-22 Thin semiconductor device molding method and mold Expired - Fee Related JP3879823B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001358278A JP3879823B2 (en) 2001-11-22 2001-11-22 Thin semiconductor device molding method and mold

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001358278A JP3879823B2 (en) 2001-11-22 2001-11-22 Thin semiconductor device molding method and mold

Publications (2)

Publication Number Publication Date
JP2003158143A JP2003158143A (en) 2003-05-30
JP3879823B2 true JP3879823B2 (en) 2007-02-14

Family

ID=19169480

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001358278A Expired - Fee Related JP3879823B2 (en) 2001-11-22 2001-11-22 Thin semiconductor device molding method and mold

Country Status (1)

Country Link
JP (1) JP3879823B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101540070B1 (en) * 2014-10-27 2015-07-29 삼성전자주식회사 Package substrate and a method of manufacturing semiconductor packages
US9349684B2 (en) 2014-08-28 2016-05-24 Samsung Electronics Co., Ltd. Semiconductor package and electronic apparatus including the same

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4794354B2 (en) * 2006-05-23 2011-10-19 Ｏｋｉセミコンダクタ株式会社 Manufacturing method of semiconductor device
JP2008155579A (en) * 2006-12-26 2008-07-10 Bridgestone Flowtech Corp Injection-molding method and injection-molding mold
JP5774385B2 (en) * 2011-06-22 2015-09-09 トヨタ紡織株式会社 Method for manufacturing vehicle interior material
KR102087318B1 (en) * 2019-03-29 2020-04-23 박오희 Semi-conductor molding forming manufacturing method and device thereof
CN113365812B (en) 2019-03-29 2023-03-21 东丽株式会社 Fiber-reinforced plastic molded body
JP7313259B2 (en) 2019-10-30 2023-07-24 株式会社ディスコ Processing method of resin substrate
CN115298021A (en) 2020-03-31 2022-11-04 东丽株式会社 Fiber-reinforced plastic molded body
CN113799316A (en) * 2020-06-17 2021-12-17 五行科技股份有限公司 Method for manufacturing composite board

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9349684B2 (en) 2014-08-28 2016-05-24 Samsung Electronics Co., Ltd. Semiconductor package and electronic apparatus including the same
KR101540070B1 (en) * 2014-10-27 2015-07-29 삼성전자주식회사 Package substrate and a method of manufacturing semiconductor packages

Also Published As

Publication number Publication date
JP2003158143A (en) 2003-05-30

Similar Documents

Publication Publication Date Title
US7015593B2 (en) Semiconductor device having contact prevention spacer
EP1335428B1 (en) Resin-moulded semiconductor device and method for manufacturing the same
US8304883B2 (en) Semiconductor device having multiple semiconductor elements
KR100551641B1 (en) A method of manufacturing a semiconductor device and a semiconductor device
US7521290B2 (en) Method of manufacturing circuit device
US20060172464A1 (en) Method of embedding semiconductor element in carrier and embedded structure thereof
JP3581814B2 (en) Resin sealing method and resin sealing device
JP3879823B2 (en) Thin semiconductor device molding method and mold
US20090315192A1 (en) Method of manufacturing semiconductor device and semiconductor device
KR19990068199A (en) Package for semiconductor device having frame-shaped mold part and fabricating method thereof
US7781259B2 (en) Method of manufacturing a semiconductor using a rigid substrate
JP4001608B2 (en) Semiconductor device and manufacturing method of semiconductor device
US7122407B2 (en) Method for fabricating window ball grid array semiconductor package
US8198141B2 (en) Intermediate structure of semiconductor device and method of manufacturing the same
JP2002093982A (en) Semiconductor device and manufacturing method therefor
JP4010860B2 (en) Hybrid integrated circuit device and manufacturing method thereof
JP2001024001A (en) Manufacture of resin-encapsulated semiconductor device and lead frame
JP3141634B2 (en) Semiconductor device manufacturing method and resin sealing mold
US6710434B1 (en) Window-type semiconductor package and fabrication method thereof
JPH0936155A (en) Manufacture of semiconductor device
JP3398580B2 (en) Semiconductor device manufacturing method and substrate frame
JP2503360Y2 (en) Resin-sealed semiconductor integrated circuit device
JP4823161B2 (en) Semiconductor device
JP3964438B2 (en) Semiconductor device and manufacturing method of semiconductor device
CN101118861A (en) Chip packaging structure and manufacturing method therefor

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041015

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060706

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060712

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060911

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20061018

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20061031

LAPS Cancellation because of no payment of annual fees