JP2010274495A - Mold for resin sealing of electronic component and resin sealing method - Google Patents

Mold for resin sealing of electronic component and resin sealing method Download PDF

Info

Publication number
JP2010274495A
JP2010274495A JP2009128361A JP2009128361A JP2010274495A JP 2010274495 A JP2010274495 A JP 2010274495A JP 2009128361 A JP2009128361 A JP 2009128361A JP 2009128361 A JP2009128361 A JP 2009128361A JP 2010274495 A JP2010274495 A JP 2010274495A
Authority
JP
Japan
Prior art keywords
mold
chip
resin
electronic component
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009128361A
Other languages
Japanese (ja)
Other versions
JP5313047B2 (en
Inventor
Masatoshi Okada
雅俊 岡田
Takeshi Kubota
剛 窪田
Tamotsu Usui
保 臼井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Towa Corp
Original Assignee
Towa Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Towa Corp filed Critical Towa Corp
Priority to JP2009128361A priority Critical patent/JP5313047B2/en
Publication of JP2010274495A publication Critical patent/JP2010274495A/en
Application granted granted Critical
Publication of JP5313047B2 publication Critical patent/JP5313047B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49171Fan-out arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors

Landscapes

  • Moulds For Moulding Plastics Or The Like (AREA)
  • Injection Moulding Of Plastics Or The Like (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To suppress problems such as cracking of chips mounted on a chip mounting surface and peeling of chips from the chip mounting surface caused by a deformation of a substrate due to the resin pressure of fluid resin. <P>SOLUTION: In the molding mold for resin sealing of an electronic component composed of a lower mold 17 and an upper mold 12, a projection 18 is provided on the mold surface so as not to be planarly overlapped with a plurality of external electrodes 9 of the substrate 1 mounted on the mold surface of the lower mold 17. The projection 18 has substantially the same thickness as the thickness of the plurality of external electrodes 9. The deformation wherein the substrate 1 is formed to be convex to the side of the non-chip mounting surface 8 generated caused by the resin pressure of the fluid resin 14 applied to the substrate 1 in such a state that the lower mold 17 and the upper mold 12 are clamped, is prevented by supporting the substrate 1 with the projection 18. <P>COPYRIGHT: (C)2011,JPO&INPIT

Description

本発明は、半導体チップ等(以下、「チップ」という)が装着された基板を成形型の型面に固定し、該チップを樹脂封止する際に使用される、電子部品の樹脂封止用の成形型及び樹脂封止方法に関するものである。   The present invention is for resin sealing of electronic parts used when a substrate on which a semiconductor chip or the like (hereinafter referred to as “chip”) is mounted is fixed to a mold surface of the mold and the chip is resin-sealed. The present invention relates to a mold and a resin sealing method.

チップを樹脂封止して電子部品を製造することについて、図1を参照して説明する。図1(1)は電子部品を製造する工程におけるチップが装着された基板を示す平面図、図1(2)はその電子部品を製造する従来の工程において基板が下型に固定され成形型が型締めされた状態を図1(1)のA−A線に沿って示す部分断面図である。なお、本出願書類に含まれるいずれの図についても、わかりやすくするために、適宜省略し又は誇張して模式的に描かれている。   Manufacturing an electronic component by sealing a chip with a resin will be described with reference to FIG. FIG. 1 (1) is a plan view showing a substrate on which a chip is mounted in a process for manufacturing an electronic component, and FIG. 1 (2) is a diagram illustrating a conventional process for manufacturing the electronic component in which a substrate is fixed to a lower mold and a mold is used. It is a fragmentary sectional view which shows the state clamped along the AA line of FIG. 1 (1). In addition, in order to make it easy to understand, any figure included in this application document is schematically omitted or exaggerated as appropriate.

従来、基板に装着したメモリ、CPU等のチップを樹脂封止して電子部品を製造するには、次のようにしている。まず、プリント基板からなる基板1のチップ装着面2に設けられたダイボンディング用のパターン3に、1個又は複数個のチップ4を装着する。次に、相対向する1対の型からなる樹脂封止用の成形型(後述)を使用して、チップ4を樹脂封止する。ここで、基板1の基材(ベース材)としては、ガラスエポキシ等の樹脂ベース材に加えて、アルミナ等のセラミックベース材も使用されている。   Conventionally, an electronic component is manufactured by resin-sealing chips such as a memory and a CPU mounted on a substrate as follows. First, one or a plurality of chips 4 are mounted on a die bonding pattern 3 provided on a chip mounting surface 2 of a printed circuit board 1. Next, the chip 4 is resin-sealed using a mold for resin sealing (described later) composed of a pair of molds facing each other. Here, as a base material (base material) of the substrate 1, a ceramic base material such as alumina is used in addition to a resin base material such as glass epoxy.

図1に示されているように、チップ4のボンディングパッド5と基板1のボンディングパッド6とは、ワイヤ7によって電気的に接続されている。基板1におけるチップ装着面とは反対側の面、言い換えればチップ非装着面8には、パッド、ランド等と呼ばれる複数の外部電極9が設けられている。外部電極9は、電子部品とその電子部品の外部に存在する機器との間を電気的に接続する目的で設けられている。外部電極9は、所定の厚さ(例えば、17μm厚、35μm厚、70μm厚等)の銅箔によって構成されている。更に、チップ非装着面8の全体にわたって、外部電極9の所定の領域を開口させるようにして、保護膜であるソルダーレジスト10が形成されている。   As shown in FIG. 1, the bonding pad 5 of the chip 4 and the bonding pad 6 of the substrate 1 are electrically connected by a wire 7. A plurality of external electrodes 9 called pads and lands are provided on the surface of the substrate 1 opposite to the chip mounting surface, in other words, on the chip non-mounting surface 8. The external electrode 9 is provided for the purpose of electrically connecting the electronic component and a device existing outside the electronic component. The external electrode 9 is made of a copper foil having a predetermined thickness (for example, 17 μm thickness, 35 μm thickness, 70 μm thickness, etc.). Furthermore, a solder resist 10 as a protective film is formed so as to open a predetermined region of the external electrode 9 over the entire chip non-mounting surface 8.

外部電極9がチップ非装着面8に配置されている態様は、電子部品の仕様に対応して様々である。例えば、図1(1)に示されているように、外部電極9がチップ非装着面8の周辺付近に配置されている場合がある。また、外部電極9がチップ非装着面8に一様に配置されている場合がある。また、外部電極9がチップ非装着面8に不規則に配置されている場合、言い換えれば外部電極9の配置密度に大小があるようにして外部電極9が配置されている場合がある。更に、外部電極9同士を接続するためのパターン(図示なし)、外部電極9と基板1のボンディングパッド6とを接続するためのパターン(図示なし)等が設けられている場合もある。なお、最終的には、外部電極9に球状又は柱状の突起状電極(バンプ)が形成される。   The manner in which the external electrodes 9 are arranged on the chip non-mounting surface 8 varies depending on the specifications of the electronic component. For example, as shown in FIG. 1A, the external electrode 9 may be disposed near the periphery of the chip non-mounting surface 8. In some cases, the external electrodes 9 are uniformly arranged on the chip non-mounting surface 8. Further, when the external electrodes 9 are irregularly arranged on the chip non-mounting surface 8, in other words, the external electrodes 9 may be arranged such that the arrangement density of the external electrodes 9 is large or small. Furthermore, a pattern (not shown) for connecting the external electrodes 9 to each other, a pattern (not shown) for connecting the external electrodes 9 and the bonding pads 6 of the substrate 1 may be provided. Finally, a spherical or columnar protruding electrode (bump) is formed on the external electrode 9.

図1(2)に示されているように、チップ4を樹脂封止するための樹脂成形方式としては、トランスファ成形が使用される。そして、樹脂封止用の成形型として、相対向する下型11と上型12とが使用される。下型11と上型12とは、併せて樹脂封止用の成形型を構成する。下型11には、基板1が固定される窪み13が設けられている。上型12には、チップ4とワイヤ7とを完全に含むようにして、樹脂封止用の流動性樹脂14が充填されるべき空間であるキャビティ15が設けられている。また、上型12には、キャビティ15につながる空間であって流動性樹脂14が流動する流路16が設けられている。また、上型12のキャビティ15と流路16との周辺においては、ヒータ(図示なし)が設けられている。   As shown in FIG. 1 (2), transfer molding is used as a resin molding method for sealing the chip 4 with resin. And the lower mold | type 11 and the upper mold | type 12 which oppose each other are used as a shaping | molding die for resin sealing. The lower mold 11 and the upper mold 12 together constitute a mold for resin sealing. The lower mold 11 is provided with a recess 13 to which the substrate 1 is fixed. The upper mold 12 is provided with a cavity 15 that is a space to be filled with the fluid resin 14 for resin sealing so as to completely include the chip 4 and the wire 7. Further, the upper mold 12 is provided with a flow path 16 that is a space connected to the cavity 15 and in which the fluid resin 14 flows. A heater (not shown) is provided around the cavity 15 and the flow path 16 of the upper mold 12.

チップ4を樹脂封止する際の工程は以下の通りである。まず、下型11の窪み13に、チップ4が装着された基板1を配置する。基板1は、吸着等の周知の手段によって、窪み13において固定される。次に、下型11と上型12とを型締めする。次に、流路16を経由して、エポキシ樹脂、シリコーン樹脂等の熱硬化性樹脂からなる流動性樹脂14をキャビティ15に注入して充填する。その後に、ヒータ(図示なし)を使用して流動性樹脂14を加熱することによって、流動性樹脂14を硬化させて硬化樹脂(図示なし)を形成する。これにより、キャビティ15において硬化樹脂が形成され、その硬化樹脂によってチップ4を樹脂封止したことになる。次に、下型11と上型12とを型開きした後に、基板1とチップ4と硬化樹脂とを含む成形品、すなわち封止済基板を取り出す(例えば、特許文献1参照)。   The steps for resin-sealing the chip 4 are as follows. First, the substrate 1 on which the chip 4 is mounted is placed in the recess 13 of the lower mold 11. The substrate 1 is fixed in the recess 13 by a known means such as adsorption. Next, the lower mold 11 and the upper mold 12 are clamped. Next, a fluid resin 14 made of a thermosetting resin such as an epoxy resin or a silicone resin is injected and filled into the cavity 15 via the flow path 16. Thereafter, the fluid resin 14 is heated by using a heater (not shown) to cure the fluid resin 14 to form a cured resin (not shown). Thereby, a cured resin is formed in the cavity 15, and the chip 4 is resin-sealed with the cured resin. Next, after the lower mold 11 and the upper mold 12 are opened, a molded product including the substrate 1, the chip 4, and the cured resin, that is, a sealed substrate is taken out (see, for example, Patent Document 1).

特開2004−214430号(第9頁、図2)JP 2004-214430 (9th page, FIG. 2)

ところで、近年、電子部品に対する薄型化の要請がいっそう強まってきたことに伴い、基板1の薄型化が進んできた。これにより、キャビティ16に流動性樹脂14を充填する際に、流動性樹脂14の樹脂圧によって基板1に下向きの力が加わり、基板1において下向きに凸になるような変形が発生する場合が生じてきた。特に、外部電極9がチップ非装着面8の周辺付近に配置されている場合には、基板1の変形は大きくなる。これにより、チップ装着面2に装着されたチップ4が割れること、チップ装着面2からチップ4がはく離すること等の問題が発生している。また、基板1のベース材としてセラミックベース材を使用する場合には、基板1自体の破損を生じるおそれもある。   By the way, in recent years, as the demand for thinning electronic components has become stronger, the substrate 1 has been made thinner. As a result, when filling the cavity 16 with the fluid resin 14, a downward force is applied to the substrate 1 due to the resin pressure of the fluid resin 14, and the substrate 1 may be deformed to protrude downward. I came. In particular, when the external electrode 9 is disposed near the periphery of the chip non-mounting surface 8, the deformation of the substrate 1 becomes large. As a result, problems such as the chip 4 mounted on the chip mounting surface 2 breaking and the chip 4 peeling off from the chip mounting surface 2 have occurred. Further, when a ceramic base material is used as the base material of the substrate 1, the substrate 1 itself may be damaged.

本発明の課題は、流動性樹脂の樹脂圧に起因する基板の変形によって、チップ装着面に装着されたチップの割れ、チップ装着面からのチップのはく離等の問題が発生することである。   An object of the present invention is to cause problems such as cracking of a chip mounted on a chip mounting surface and peeling of a chip from the chip mounting surface due to deformation of the substrate caused by the resin pressure of the fluid resin.

以下、「課題を解決するための手段」と「発明の効果」との説明におけるかっこ内の符号は、説明における用語と図面に示された構成要素とを対比しやすくする目的で記載されたものである。また、これらの符号等は、「図面に示された構成要素に限定して、説明における用語の意義を解釈すること」を意味するものではない。   Hereinafter, the reference numerals in parentheses in the descriptions of “means for solving the problems” and “effects of the invention” are described for the purpose of facilitating the comparison between the terms in the description and the components shown in the drawings. It is. Further, these symbols and the like do not mean that “the meaning of the terms in the description is limited to the components shown in the drawings”.

上述の課題を解決するために、本発明に係る電子部品の樹脂封止用の成形型は、チップ(4)が装着されたチップ装着面(2)と、該チップ装着面(2)の反対面からなるチップ非装着面(8)と、該チップ非装着面(8)に設けられた複数の外部電極(9)とを有する基板(1)が載置される第1の型(17、20)と、該第1の型(17、20)に相対向する第2の型(12、19)と、チップ(4)が収容される空間からなり第2の型(12、19)に設けられるキャビティ(15)とを備える電子部品の樹脂封止用の成形型であって、第1の型(17、20)の型面において複数の外部電極(9)に平面的に重ならないようにして設けられた凸部(18)を備えるとともに、凸部(18)は、複数の外部電極(9)の厚さと実質的に等しい厚さを有することを特徴とする。   In order to solve the above-described problems, a molding die for resin sealing of an electronic component according to the present invention includes a chip mounting surface (2) on which a chip (4) is mounted, and the opposite of the chip mounting surface (2). A first die (17,) on which a substrate (1) having a chip non-mounting surface (8) comprising a surface and a plurality of external electrodes (9) provided on the chip non-mounting surface (8) is placed. 20), a second mold (12, 19) opposite to the first mold (17, 20), and a space in which the chip (4) is accommodated. The second mold (12, 19) A molding die for resin sealing of an electronic component including a cavity (15) provided so as not to overlap a plurality of external electrodes (9) in a mold surface of the first die (17, 20). And the protrusion (18) is substantially the same as the thickness of the plurality of external electrodes (9). It characterized by having a correct thickness.

また、本発明に係る電子部品の樹脂封止用の成形型は、上述の成形型において、凸部(18)は第1の型(17、20)の型面における凸部(18)以外の部分が所定の量だけ機械加工によって除去されることによって形成されたことを特徴とする。   Moreover, the molding die for resin sealing of the electronic component according to the present invention is the molding die described above, wherein the convex portion (18) is other than the convex portion (18) on the mold surface of the first die (17, 20). The portion is formed by being removed by machining by a predetermined amount.

また、本発明に係る電子部品の樹脂封止用の成形型は、上述の成形型において、凸部(18)は第1の型(17、20)の型面における凸部(18)以外の部分が所定の量だけエッチングによって除去されることによって形成されたことを特徴とする。   Moreover, the molding die for resin sealing of the electronic component according to the present invention is the molding die described above, wherein the convex portion (18) is other than the convex portion (18) on the mold surface of the first die (17, 20). The portion is formed by being removed by etching by a predetermined amount.

また、本発明に係る電子部品の樹脂封止用の成形型は、上述の成形型において、凸部(18)は第1の型(17、20)の型面においてめっきによって形成されたことを特徴とする。   Moreover, the molding die for resin sealing of the electronic component according to the present invention is the above-mentioned molding die, wherein the convex portion (18) is formed by plating on the die surface of the first die (17, 20). Features.

また、本発明に係る電子部品の樹脂封止方法は、チップ(4)が装着されたチップ装着面(2)と、該チップ装着面(2)の反対面からなるチップ非装着面(8)と、該チップ非装着面(8)に設けられた複数の外部電極(9)とを有する基板(1)が載置される第1の型(17、20)と、該第1の型(17、20)に相対向する第2の型(12、19)と、チップ(4)が収容される空間からなり第2の型(12、19)に設けられるキャビティ(15)とを備える電子部品の樹脂封止用の成形型を使用する電子部品の樹脂封止方法であって、第1の型(17、20)の型面に基板(1)を載置する工程と、流動性樹脂(14、21)によってキャビティ(15)を満たされた状態にする工程と、第1の型(17、20)と第2の型(12、19)とを型締めする工程と、キャビティ(15)に満たされた流動性樹脂(14、21)を硬化させることによって硬化樹脂を形成する工程と、第1の型(17、20)と第2の型(12、19)とを型開きする工程と、基板(1)とチップ(4)と硬化樹脂とを含む成形品を取り出す工程とを備えるとともに、型締めする工程では、第1の型(17、20)の型面において複数の外部電極(9)に平面的に重ならないようにして設けられた凸部(18)を使用して基板(1)を支え、凸部(18)は複数の外部電極(9)の厚さと実質的に等しい厚さを有することを特徴とする。   Further, the resin sealing method for an electronic component according to the present invention includes a chip mounting surface (2) on which the chip (4) is mounted and a chip non-mounting surface (8) composed of the opposite surface of the chip mounting surface (2). And a first mold (17, 20) on which a substrate (1) having a plurality of external electrodes (9) provided on the chip non-mounting surface (8) is placed, and the first mold ( 17, 20) and the second mold (12, 19) opposite to each other, and an electron including a cavity (15) that is formed of a space in which the chip (4) is accommodated and is provided in the second mold (12, 19). An electronic component resin sealing method using a molding die for resin sealing of a component, the step of placing a substrate (1) on a mold surface of a first mold (17, 20), and a fluid resin The step of filling the cavity (15) with (14, 21), the first mold (17, 20) and the second mold (1 19), a step of forming a cured resin by curing the fluid resin (14, 21) filled in the cavity (15), and a first die (17, 20). The step of opening the second mold (12, 19) and the step of taking out a molded product including the substrate (1), the chip (4), and the cured resin, and the step of clamping the mold include The substrate (1) is supported by using the projections (18) provided so as not to overlap the plurality of external electrodes (9) on the mold surface of the molds (17, 20). ) Has a thickness substantially equal to the thickness of the plurality of external electrodes (9).

また、本発明に係る電子部品の樹脂封止方法は、上述の樹脂封止方法において、凸部(18)は第1の型(17、20)の型面における凸部(18)以外の部分が所定の量だけ機械加工によって除去されることによって形成されたことを特徴とする。   Moreover, the resin sealing method of the electronic component which concerns on this invention is a part other than the convex part (18) in the type | mold surface of a 1st type | mold (17, 20) in the above-mentioned resin sealing method. Is formed by removing a predetermined amount by machining.

また、本発明に係る電子部品の樹脂封止方法は、上述の樹脂封止方法において、凸部(18)は第1の型(17、20)の型面における凸部(18)以外の部分が所定の量だけエッチングによって除去されることによって形成されたことを特徴とする。   Moreover, the resin sealing method of the electronic component which concerns on this invention is a part other than the convex part (18) in the type | mold surface of a 1st type | mold (17, 20) in the above-mentioned resin sealing method. Is formed by being removed by etching by a predetermined amount.

また、本発明に係る電子部品の樹脂封止方法は、上述の樹脂封止方法において、凸部(18)は第1の型(17、20)の型面においてめっきによって形成されたことを特徴とする。   In the resin sealing method for an electronic component according to the present invention, in the above-described resin sealing method, the convex portion (18) is formed by plating on the mold surface of the first mold (17, 20). And

本発明によれば、流動性樹脂(14、21)の樹脂圧が基板(1)に加えられることに起因して発生する、基板(1)がチップ非装着面(8)側に凸になるような変形を、凸部(18)が基板(1)を支えることによって防止することができる。これにより、チップ装着面(2)に装着されたチップ(4)の割れ、チップ装着面(2)からのチップ(4)のはく離等の問題を防止することができる。   According to the present invention, the substrate (1) generated due to the resin pressure of the fluid resin (14, 21) being applied to the substrate (1) is convex toward the chip non-mounting surface (8) side. Such deformation can be prevented by the convex portion (18) supporting the substrate (1). Thereby, problems, such as a crack of the chip (4) mounted on the chip mounting surface (2) and peeling of the chip (4) from the chip mounting surface (2), can be prevented.

図1(1)は電子部品を製造する過程におけるチップが装着された基板を示す平面図、図1(2)はその電子部品を製造する従来の工程において基板が下型に固定され成形型が型締めされた状態を図1(1)のA−A線に沿って示す部分断面図である。FIG. 1 (1) is a plan view showing a substrate on which a chip is mounted in the process of manufacturing an electronic component, and FIG. 1 (2) is a diagram illustrating a conventional process for manufacturing the electronic component in which a substrate is fixed to a lower mold and a mold is formed. It is a fragmentary sectional view which shows the state clamped along the AA line of FIG. 1 (1). 図2(1)は電子部品を製造する過程におけるチップが装着された基板を示す平面図、図2(2)は実施例1に係る電子部品の樹脂封止方法において基板が下型に固定され成形型が型締めされた状態を図2(1)のB−B線に沿って示す部分断面図である。FIG. 2A is a plan view showing a substrate on which a chip is mounted in the process of manufacturing an electronic component, and FIG. 2B is a diagram showing the substrate is fixed to the lower mold in the resin sealing method for an electronic component according to the first embodiment. It is a fragmentary sectional view which shows the state by which the shaping | molding die was clamped along the BB line of FIG. 2 (1). 図3(1)は電子部品を製造する過程におけるチップが装着された基板を示す平面図、図3(2)は実施例1に係る電子部品の樹脂封止方法において基板が下型に固定され成形型が型締めされた状態を図3(1)のC−C線に沿って示す部分断面図である。FIG. 3A is a plan view showing a substrate on which a chip is mounted in the process of manufacturing an electronic component. FIG. 3B is a diagram illustrating a method for fixing a substrate to a lower mold in the resin sealing method for an electronic component according to the first embodiment. It is a fragmentary sectional view which shows the state by which the shaping | molding die was clamped along CC line of FIG. 3 (1). 図4(1)は電子部品を製造する過程におけるチップが装着された基板を示す平面図、図4(2)は実施例2に係る電子部品の樹脂封止方法において基板が下型に固定され成形型が型締めされた状態を図4(1)のD−D線に沿って示す部分断面図である。FIG. 4A is a plan view showing a substrate on which a chip is mounted in the process of manufacturing an electronic component, and FIG. 4B is a diagram showing a substrate fixed to the lower mold in the resin sealing method for an electronic component according to the second embodiment. It is a fragmentary sectional view which shows the state by which the shaping | molding die was clamped along the DD line | wire of FIG. 4 (1).

以下、図面を参照しながら、本発明の実施の形態について説明する。   Hereinafter, embodiments of the present invention will be described with reference to the drawings.

本発明に係る電子部品の樹脂封止用の成形型及び樹脂封止方法の実施例1を、図2及び図3を参照して説明する。図2(1)は電子部品を製造する過程におけるチップが装着された基板を示す平面図、図2(2)は本実施例に係る電子部品の樹脂封止方法において基板が下型に固定され成形型が型締めされた状態を図2(1)のB−B線に沿って示す部分断面図である。図3(1)は電子部品を製造する過程におけるチップが装着された基板を示す平面図、図3(2)は本実施例に係る電子部品の樹脂封止方法において基板が下型に固定され成形型が型締めされた状態を図3(1)のC−C線に沿って示す部分断面図である。   Embodiment 1 of a mold for resin sealing of an electronic component and a resin sealing method according to the present invention will be described with reference to FIGS. FIG. 2A is a plan view showing a substrate on which a chip is mounted in the process of manufacturing an electronic component, and FIG. 2B is a diagram showing the substrate is fixed to the lower mold in the resin sealing method for an electronic component according to this embodiment. It is a fragmentary sectional view which shows the state by which the shaping | molding die was clamped along the BB line of FIG. 2 (1). FIG. 3A is a plan view showing a substrate on which a chip is mounted in the process of manufacturing an electronic component, and FIG. 3B is a diagram showing the substrate fixed to the lower mold in the resin sealing method for an electronic component according to this embodiment. It is a fragmentary sectional view which shows the state by which the shaping | molding die was clamped along CC line of FIG. 3 (1).

図2及び図3に示されているように、本実施例では、電子部品の樹脂封止用の成形型として下型17と上型12とを使用する。下型17の窪み13における型面には、その型面の中央部におけるテーブル状の凸部18と、その型面の周辺部における棚状の凸部18とが、それぞれ設けられている。それらの凸部18は、基板1が窪み13に配置された状態においてチップ非装着面8における外部電極9が配置されていない部分に、平面視した場合にほぼ対応して設けられている。また、凸部18は、基板1の外部電極9の厚さにほぼ等しい高さ(実質的に等しい高さ)を有する。図2及び図3においては、棚状の凸部18が窪み13の両端に示されており、テーブル状の凸部18が窪み13の両端以外の部分に示されている。凸部18は、例えば、振動切削加工を含む切削加工等の機械加工によって形成される。   As shown in FIGS. 2 and 3, in this embodiment, a lower mold 17 and an upper mold 12 are used as molds for resin sealing of electronic components. The mold surface in the recess 13 of the lower mold 17 is provided with a table-like convex portion 18 at the center of the mold surface and a shelf-like convex portion 18 at the periphery of the mold surface. These convex portions 18 are provided substantially corresponding to a portion of the chip non-mounting surface 8 where the external electrode 9 is not disposed in a state where the substrate 1 is disposed in the depression 13 when viewed in plan. Further, the convex portion 18 has a height (substantially equal height) substantially equal to the thickness of the external electrode 9 of the substrate 1. 2 and 3, the shelf-like convex portions 18 are shown at both ends of the recess 13, and the table-like convex portions 18 are shown at portions other than both ends of the recess 13. The convex portion 18 is formed by, for example, machining such as cutting including vibration cutting.

本実施例に係る電子部品の樹脂封止用の成形型によれば、キャビティ15に流動性樹脂14が充填される際に、流動性樹脂14の樹脂圧によって基板1に加えられる下向きの力が、基板1を介して凸部18に加えられる。このことにより、下向きの力を受けた基板1を凸部18が支える。したがって、流動性樹脂14の樹脂圧が基板1に加えられることに起因して発生する、基板1が下向きに凸になるような変形が、凸部18によって防止される。   According to the molding die for resin sealing of an electronic component according to this embodiment, when the fluid resin 14 is filled in the cavity 15, the downward force applied to the substrate 1 by the resin pressure of the fluid resin 14 is applied. , Added to the convex portion 18 through the substrate 1. Thereby, the convex part 18 supports the board | substrate 1 which received downward force. Therefore, the convex portion 18 prevents the substrate 1 from being deformed so as to protrude downward due to the resin pressure of the fluid resin 14 being applied to the substrate 1.

本実施例に係る電子部品の樹脂封止方法によれば、キャビティ15に流動性樹脂14を注入する工程において、下向きの力を受けた基板1を凸部18によって支える。したがって、流動性樹脂14の樹脂圧が基板1に加えられることに起因して発生する、基板1が下向きに凸になるような変形を、凸部18によって防止することができる。そして、基板1が下向きに凸になるような変形を防止した状態のもとで、流動性樹脂14を硬化させて硬化樹脂(図示なし)を形成することにより、その硬化樹脂によってチップ4を樹脂封止することができる。   According to the resin sealing method for an electronic component according to the present embodiment, the substrate 1 that receives the downward force is supported by the convex portion 18 in the step of injecting the fluid resin 14 into the cavity 15. Therefore, it is possible to prevent the protrusion 18 from causing the substrate 1 to protrude downward due to the resin pressure of the fluid resin 14 being applied to the substrate 1. And in the state which prevented the deformation | transformation which the board | substrate 1 becomes convex downward, the fluid resin 14 is hardened and a hardening resin (not shown) is formed, Resin the chip | tip 4 with the hardening resin. It can be sealed.

以上説明したように、本実施例によれば、流動性樹脂14の樹脂圧が基板1に加えられることに起因する基板1が下向きに凸になるような変形を、凸部18によって防止することができる。これにより、チップ装着面2に装着されたチップ4の割れ、チップ装着面2からのチップ4のはく離等の問題を防止することができる。   As described above, according to the present embodiment, the convex portion 18 prevents deformation of the substrate 1 that protrudes downward due to the resin pressure of the fluid resin 14 being applied to the substrate 1. Can do. As a result, problems such as cracking of the chip 4 mounted on the chip mounting surface 2 and peeling of the chip 4 from the chip mounting surface 2 can be prevented.

なお、本実施例では、チップ4を樹脂封止するための樹脂成形方式、言い換えれば流動性樹脂14をキャビティ15に注入する方式として、トランスファ成形を使用した。これに限らず、流動性樹脂14をキャビティ15に注入する方式として、射出成形を使用することもできる。   In this embodiment, transfer molding is used as a resin molding method for sealing the chip 4 with resin, in other words, as a method for injecting the fluid resin 14 into the cavity 15. Not only this but injection molding can also be used as a system which injects fluid resin 14 into cavity 15.

以下、本発明の実施例2を、図4を参照して説明する。図4(1)は、本発明の対象である電子部品を製造する過程におけるチップが装着された基板を示す平面図である。図4(2)は、本実施例に係る電子部品の樹脂封止方法において基板が上型に固定され成形型が型締めされた状態を図4(1)のD−D線に沿って示す部分断面図である。本実施例においては、チップ4を樹脂封止するための樹脂成形方式として、圧縮成形を使用する。   A second embodiment of the present invention will be described below with reference to FIG. FIG. 4A is a plan view showing a substrate on which a chip is mounted in the process of manufacturing the electronic component that is the subject of the present invention. FIG. 4B shows a state where the substrate is fixed to the upper mold and the mold is clamped along the line DD in FIG. 4A in the resin sealing method of the electronic component according to the present embodiment. It is a fragmentary sectional view. In this embodiment, compression molding is used as a resin molding method for sealing the chip 4 with resin.

図4(2)に示されているように、本実施例では、電子部品の樹脂封止用の成形型として下型19と上型20とを使用する。基板1は、吸着等の周知の手段によって、上型20の型面に固定される。本実施例では、上型20の型面において、その型面の中央部におけるテーブル状の凸部18と、その型面の周辺部における棚状の凸部18とが、いずれも図の下向きに突出するようにして形成されている。また、下型19にキャビティ15が設けられ、そのキャビティ15が流動性樹脂21によって満たされた状態になっている。   As shown in FIG. 4B, in this embodiment, a lower mold 19 and an upper mold 20 are used as molds for resin sealing of electronic components. The substrate 1 is fixed to the mold surface of the upper mold 20 by a known means such as suction. In the present embodiment, on the mold surface of the upper mold 20, the table-like convex portion 18 at the center portion of the mold surface and the shelf-like convex portion 18 at the peripheral portion of the mold surface are both downward in the figure. It is formed so as to protrude. Further, the lower mold 19 is provided with a cavity 15, and the cavity 15 is filled with the fluid resin 21.

本実施例に係る電子部品の樹脂封止方法は、次の通りである。まず、上型20の型面に基板1を位置合わせした後に固定する。   The resin sealing method of the electronic component according to the present embodiment is as follows. First, the substrate 1 is aligned with the mold surface of the upper mold 20 and then fixed.

次に、キャビティ15を流動性樹脂21によって満たされた状態にする。ここで、次の方法を使用することができる。第1の方法は、固体の樹脂材料をキャビティ15に供給した後に、その樹脂材料を加熱して軟化させ溶融させる方法である。固体の樹脂材料としては、シート状、粉状、顆粒状、錠剤状等の形態を有する材料を使用することができる。第2の方法は、常温で液状の樹脂材料(液状樹脂)を、ディスペンサ等を使用してキャビティ15に供給する方法である。   Next, the cavity 15 is filled with the fluid resin 21. Here, the following method can be used. The first method is a method in which after a solid resin material is supplied to the cavity 15, the resin material is heated to soften and melt. As the solid resin material, a material having a form such as a sheet, powder, granule, or tablet can be used. The second method is a method of supplying a liquid resin material (liquid resin) at room temperature to the cavity 15 using a dispenser or the like.

次に、下型19と上型20とを型締めする。このことによって、チップ4とワイヤ7とを流動性樹脂21に浸漬させた状態で、下型19と上型20とを型締めすることになる。したがって、流動性樹脂21による上向きの樹脂圧が基板1に加えられる。その後に、流動性樹脂21を引き続き加熱することによって、流動性樹脂21を硬化させる。   Next, the lower mold 19 and the upper mold 20 are clamped. As a result, the lower mold 19 and the upper mold 20 are clamped in a state where the chip 4 and the wire 7 are immersed in the fluid resin 21. Therefore, upward resin pressure by the fluid resin 21 is applied to the substrate 1. Thereafter, the fluid resin 21 is cured by continuously heating the fluid resin 21.

次に、下型19と上型20とを型開きする。その後に、基板1とチップ4と硬化樹脂(図示なし)とを含む成形品、すなわち封止済基板を取り出す。   Next, the lower mold 19 and the upper mold 20 are opened. Thereafter, a molded product including the substrate 1, the chip 4, and the cured resin (not shown), that is, a sealed substrate is taken out.

本実施例に係る電子部品の樹脂封止用の成形型及び樹脂封止方法によれば、チップ4とワイヤ7とを流動性樹脂21に浸漬させた状態で下型19と上型20とを型締めする工程において、樹脂圧による上向きの力を受けた基板1を凸部18によって支える。したがって、樹脂圧が基板1に加えられることに起因して発生する、基板1が上向きに凸になるような変形を、凸部18によって防止することができる。これにより、チップ装着面2に装着されたチップ4の割れ、チップ装着面2からのチップ4のはく離等の問題を防止することができる。   According to the molding die for resin sealing of an electronic component and a resin sealing method according to the present embodiment, the lower die 19 and the upper die 20 are placed in a state where the chip 4 and the wire 7 are immersed in the fluid resin 21. In the mold clamping process, the substrate 1 that receives the upward force due to the resin pressure is supported by the protrusions 18. Therefore, it is possible to prevent the convex portion 18 from deforming the substrate 1 to be upwardly convex due to the resin pressure being applied to the substrate 1. As a result, problems such as cracking of the chip 4 mounted on the chip mounting surface 2 and peeling of the chip 4 from the chip mounting surface 2 can be prevented.

本実施例の説明では、圧縮成形に使用される金型について、図2(2)に示されたトランスファ成形に使用される金型と同様に、中央部における凸部18を説明した。圧縮成形に使用される金型が、言い換えれば上型20が、外部電極9の間に位置する凸部18を有していることは、図3(2)に示されている場合と同様である。   In the description of the present embodiment, as for the mold used for compression molding, the convex portion 18 at the center has been described in the same manner as the mold used for transfer molding shown in FIG. The mold used for compression molding, in other words, the upper mold 20 has the convex portions 18 located between the external electrodes 9 is the same as the case shown in FIG. is there.

なお、ここまでの各実施例では、図2(1)等に示されているように、外部電極9がチップ非装着面8の周辺付近に配置されている場合について説明した。これに限らず、外部電極9がチップ非装着面8に一様に配置されている場合、及び、外部電極9がチップ非装着面8に不規則に配置されている場合においても、本発明を適用することができる。加えて、外部電極9同士を接続するためのパターンや、外部電極9と基板1のボンディングパッド6とを接続するためのパターン等がチップ非装着面8に設けられている場合においても、本発明を適用することができる。   In each of the embodiments described so far, the case where the external electrode 9 is arranged near the periphery of the chip non-mounting surface 8 has been described as shown in FIG. The present invention is not limited to this, and the present invention can be applied to the case where the external electrodes 9 are uniformly disposed on the chip non-mounting surface 8 and the case where the external electrodes 9 are irregularly disposed on the chip non-mounting surface 8. Can be applied. In addition, even when a pattern for connecting the external electrodes 9, a pattern for connecting the external electrodes 9 and the bonding pads 6 of the substrate 1, and the like are provided on the chip non-mounting surface 8. Can be applied.

また、切削加工等の機械加工を使用して凸部18が形成されることとした。機械加工に限らず、次のような周知の方法を使用して凸部18が形成されることとしてもよい。第1の方法は、図1(2)に示された状態の下型11から、図中の窪み13の型面における所定の部分を必要な厚さだけ除去することによって、除去されなかった部分を凸部18として形成する方法である。所定の部分を除去する方法としては、エッチングを使用することができる。この方法においては、適当なマスク用部材を使用して、除去される部分(凸部18に相当する部分以外の部分)を露出させる。そして、その露出させた部分において、エッチングを使用して適当な量(深さ)だけ、下型11を除去する。   Further, the convex portion 18 is formed by using machining such as cutting. Not only machining but the following well-known methods may be used and the convex part 18 may be formed. The first method is to remove a predetermined portion of the mold surface of the recess 13 in the figure from the lower mold 11 in the state shown in FIG. Is formed as the convex portion 18. Etching can be used as a method for removing the predetermined portion. In this method, a portion to be removed (a portion other than the portion corresponding to the convex portion 18) is exposed using an appropriate mask member. Then, in the exposed portion, the lower mold 11 is removed by an appropriate amount (depth) using etching.

第2の方法は、図1(2)に示された状態の下型11から、必要な部分にめっきを施すことによって凸部18を形成する方法である。この方法においては、適当なマスク用部材を使用して、必要な部分、すなわち凸部18に相当する部分を露出させる。そして、その露出した部分において、周知の方法によってめっきを使用した電鋳加工を施すことによって、凸部18を形成する。   The second method is a method of forming the convex portion 18 by plating a necessary portion from the lower mold 11 in the state shown in FIG. In this method, a necessary portion, that is, a portion corresponding to the convex portion 18 is exposed using an appropriate mask member. And the convex part 18 is formed in the exposed part by performing the electroforming process which uses metal plating by a well-known method.

なお、第1の方法と第2の方法とのいずれにおいても使用されるマスク用部材として、光反応性のレジストフィルム、レジストインク等を使用することができる。そして、フォトリソグラフィ技術によって、光反応性のレジストフィルム等をパターニングする。   In addition, a photoreactive resist film, a resist ink, etc. can be used as a member for a mask used in both the first method and the second method. Then, a photoreactive resist film or the like is patterned by a photolithography technique.

上述した第1の方法及び第2の方法によれば、フォトリソグラフィ技術によって、光反応性のレジストフィルム等をパターニングする。このことにより、型面に対して一括して作用して、型面から所定の部分を除去すること、及び、型面の露出した部分において電鋳加工を施すことができる。したがって、機械加工に比べて短時間に凸部18を形成することができる。また、機械加工に比べて、複雑な形状の凸部18を容易に形成することができる。   According to the first method and the second method described above, the photoreactive resist film or the like is patterned by photolithography. Accordingly, it is possible to remove a predetermined portion from the mold surface by collectively acting on the mold surface, and to perform electroforming on the exposed portion of the mold surface. Therefore, the convex part 18 can be formed in a short time compared with machining. In addition, the convex portion 18 having a complicated shape can be easily formed as compared with machining.

また、1枚の基板1に1個のチップ4が装着された例を説明した。これに限らず、1枚の基板1に複数個のチップ4が装着され、それらのチップ4が樹脂封止されて1個の電子部品が製造される場合に本発明を適用することもできる。   Further, an example in which one chip 4 is mounted on one substrate 1 has been described. The present invention is not limited to this, and the present invention can also be applied to the case where a plurality of chips 4 are mounted on one substrate 1 and the chips 4 are resin-sealed to produce one electronic component.

また、1枚の基板1に複数個の領域を設け、それらの領域に1個又は複数個のチップ4がそれぞれ装着された場合に、本発明を適用することもできる。この場合には、樹脂封止後の1枚の基板1が1個の電子部品に相当する構成を採用してもよい。また、1枚の基板1が個片化されることによって形成された各領域に相当する部分が1個の電子部品にそれぞれ相当する構成を、採用してもよい。更に、1枚の基板1が個片化されることによって形成された複数の領域に相当する部分が1個の電子部品にそれぞれ相当する構成を、採用してもよい。   The present invention can also be applied to the case where a plurality of regions are provided on a single substrate 1 and one or a plurality of chips 4 are respectively mounted on these regions. In this case, a configuration in which one substrate 1 after resin sealing corresponds to one electronic component may be employed. Moreover, you may employ | adopt the structure in which the part corresponded to each area | region formed when the one board | substrate 1 was separated into pieces each corresponded to one electronic component. Furthermore, a configuration may be adopted in which portions corresponding to a plurality of regions formed by separating one substrate 1 into pieces are respectively equivalent to one electronic component.

また、チップ4としてメモリ、CPU等の半導体チップを例に挙げて説明した。これに限らず、チップ4として、パワー半導体チップ等の他の種類の半導体チップや、半導体以外のチップ状の素子等を使用することもできる。更に、チップ4として、発光ダイオード(LED)、レーザ・ダイオード等の発光素子を使用することもできる。この場合には、流動性樹脂14として透光性を有する樹脂が使用される。   The chip 4 has been described by taking a semiconductor chip such as a memory and a CPU as an example. Not limited to this, the chip 4 may be another type of semiconductor chip such as a power semiconductor chip, a chip-like element other than a semiconductor, or the like. Furthermore, a light emitting element such as a light emitting diode (LED) or a laser diode can be used as the chip 4. In this case, a resin having translucency is used as the fluid resin 14.

また、チップ4のボンディングパッド5と基板1のボンディングパッド6とを電気的に接続するためには、ワイヤ7によるワイヤボンディングを使用した。これに限らず、上述した接続を、フリップチップボンディングを使用して行ってもよい。   Further, in order to electrically connect the bonding pad 5 of the chip 4 and the bonding pad 6 of the substrate 1, wire bonding using a wire 7 was used. However, the present invention is not limited to this, and the above-described connection may be performed using flip chip bonding.

また、本発明は、上述の各実施例に限定されるものではなく、本発明の趣旨を逸脱しない範囲内で、必要に応じて、任意にかつ適宜に組み合わせ、変更し、又は選択して採用できるものである。   In addition, the present invention is not limited to the above-described embodiments, and may be arbitrarily combined, changed, or selected as necessary without departing from the spirit of the present invention. It can be done.

1 基板
2 チップ装着面
3 ダイボンディング用のパターン
4 チップ
5 チップのボンディングパッド
6 基板のボンディングパッド
7 ワイヤ
8 チップ非装着面
9 外部電極
10 ソルダーレジスト
11、17、19 下型
12、20 上型
13 窪み
14 流動性樹脂
15 キャビティ
16 流路
18 凸部
21 流動性樹脂
DESCRIPTION OF SYMBOLS 1 Substrate 2 Chip mounting surface 3 Die bonding pattern 4 Chip 5 Chip bonding pad 6 Substrate bonding pad 7 Wire 8 Chip non-mounting surface 9 External electrode 10 Solder resist 11, 17, 19 Lower mold 12, 20 Upper mold 13 Indentation 14 Flowable resin 15 Cavity 16 Channel 18 Protrusion 21 Flowable resin

Claims (8)

チップが装着されたチップ装着面と、該チップ装着面の反対面からなるチップ非装着面と、該チップ非装着面に設けられた複数の外部電極とを有する基板が載置される第1の型と、該第1の型に相対向する第2の型と、前記チップが収容される空間からなり前記第2の型に設けられるキャビティとを備える電子部品の樹脂封止用の成形型であって、
前記第1の型の型面において前記複数の外部電極に平面的に重ならないようにして設けられた凸部を備えるとともに、
前記凸部は、前記複数の外部電極の厚さと実質的に等しい厚さを有することを特徴とする電子部品の樹脂封止用の成形型。
A first substrate on which a chip mounting surface on which a chip is mounted, a chip non-mounting surface composed of a surface opposite to the chip mounting surface, and a plurality of external electrodes provided on the chip non-mounting surface is placed. A mold for resin-sealing an electronic component, comprising: a mold; a second mold opposite to the first mold; and a cavity formed in a space for accommodating the chip. There,
In the mold surface of the first mold, provided with a convex portion provided so as not to planarly overlap the plurality of external electrodes,
The convex part has a thickness substantially equal to the thickness of the plurality of external electrodes, and is a molding die for resin sealing of an electronic component.
請求項1に記載された電子部品の樹脂封止用の成形型において、
前記凸部は前記第1の型の型面における前記凸部以外の部分が所定の量だけ機械加工によって除去されることによって形成されたことを特徴とする電子部品の樹脂封止用の成形型。
In the molding die for resin sealing of the electronic component according to claim 1,
The convex part is formed by removing a part other than the convex part on the mold surface of the first mold by a predetermined amount by machining. .
請求項1に記載された電子部品の樹脂封止用の成形型において、
前記凸部は前記第1の型の型面における前記凸部以外の部分が所定の量だけエッチングによって除去されることによって形成されたことを特徴とする電子部品の樹脂封止用の成形型。
In the molding die for resin sealing of the electronic component according to claim 1,
A mold for resin-sealing an electronic component, wherein the projection is formed by removing a portion of the mold surface of the first mold other than the projection by a predetermined amount.
請求項1に記載された電子部品の樹脂封止用の成形型において、
前記凸部は前記第1の型の型面においてめっきによって形成されたことを特徴とする電子部品の樹脂封止用の成形型。
In the molding die for resin sealing of the electronic component according to claim 1,
The convex part is formed by plating on the mold surface of the first mold, and is a molding die for resin sealing of an electronic component.
チップが装着されたチップ装着面と、該チップ装着面の反対面からなるチップ非装着面と、該チップ非装着面に設けられた複数の外部電極とを有する基板が載置される第1の型と、該第1の型に相対向する第2の型と、前記チップが収容される空間からなり前記第2の型に設けられるキャビティとを備える電子部品の樹脂封止用の成形型を使用する電子部品の樹脂封止方法であって、
前記第1の型の型面に前記基板を載置する工程と、
流動性樹脂によって前記キャビティを満たされた状態にする工程と、
前記第1の型と前記第2の型とを型締めする工程と、
前記キャビティに満たされた前記流動性樹脂を硬化させることによって硬化樹脂を形成する工程と、
前記第1の型と前記第2の型とを型開きする工程と、
前記基板と前記チップと前記硬化樹脂とを含む成形品を取り出す工程とを備えるとともに、
前記型締めする工程では、前記第1の型の型面において前記複数の外部電極に平面的に重ならないようにして設けられた凸部を使用して前記基板を支え、
前記凸部は前記複数の外部電極の厚さと実質的に等しい厚さを有することを特徴とする電子部品の樹脂封止方法。
A first substrate on which a chip mounting surface on which a chip is mounted, a chip non-mounting surface composed of a surface opposite to the chip mounting surface, and a plurality of external electrodes provided on the chip non-mounting surface is placed. A molding die for resin sealing of an electronic component, comprising: a die; a second die opposite to the first die; and a cavity provided in the second die, the space containing the chip. A resin sealing method for an electronic component to be used,
Placing the substrate on the mold surface of the first mold;
Filling the cavity with a flowable resin;
Clamping the first mold and the second mold;
Forming a cured resin by curing the flowable resin filled in the cavity;
Opening the first mold and the second mold; and
And a step of taking out a molded product including the substrate, the chip, and the cured resin,
In the clamping step, the substrate is supported by using convex portions provided so as not to overlap the plurality of external electrodes on the mold surface of the first mold,
The method according to claim 1, wherein the convex portion has a thickness substantially equal to a thickness of the plurality of external electrodes.
請求項5に記載された電子部品の樹脂封止方法において、
前記凸部は前記第1の型の型面における前記凸部以外の部分が所定の量だけ機械加工によって除去されることによって形成されたことを特徴とする電子部品の樹脂封止方法。
In the resin sealing method of the electronic component according to claim 5,
The method of resin sealing an electronic component, wherein the convex portion is formed by removing a portion other than the convex portion on the mold surface of the first mold by a predetermined amount.
請求項5に記載された電子部品の樹脂封止方法において、
前記凸部は前記第1の型の型面における前記凸部以外の部分が所定の量だけエッチングによって除去されることによって形成されたことを特徴とする電子部品の樹脂封止方法。
In the resin sealing method of the electronic component according to claim 5,
The method of resin sealing an electronic component, wherein the convex portion is formed by removing a portion other than the convex portion on the mold surface of the first mold by a predetermined amount.
請求項5に記載された電子部品の樹脂封止方法において、
前記凸部は前記第1の型の型面においてめっきによって形成されたことを特徴とする電子部品の樹脂封止方法。
In the resin sealing method of the electronic component according to claim 5,
The method for sealing an electronic component according to claim 1, wherein the convex portion is formed on the mold surface of the first mold by plating.
JP2009128361A 2009-05-28 2009-05-28 Mold for resin sealing of electronic parts and resin sealing method Active JP5313047B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009128361A JP5313047B2 (en) 2009-05-28 2009-05-28 Mold for resin sealing of electronic parts and resin sealing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009128361A JP5313047B2 (en) 2009-05-28 2009-05-28 Mold for resin sealing of electronic parts and resin sealing method

Publications (2)

Publication Number Publication Date
JP2010274495A true JP2010274495A (en) 2010-12-09
JP5313047B2 JP5313047B2 (en) 2013-10-09

Family

ID=43421914

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009128361A Active JP5313047B2 (en) 2009-05-28 2009-05-28 Mold for resin sealing of electronic parts and resin sealing method

Country Status (1)

Country Link
JP (1) JP5313047B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2015173906A1 (en) * 2014-05-14 2017-04-20 三菱電機株式会社 Manufacturing method of semiconductor device
CN106949940A (en) * 2015-10-08 2017-07-14 罗伯特·博世有限公司 Sensor device for sensing at least one flow behavior of the fluid media (medium) of flowing

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000156435A (en) * 1998-06-22 2000-06-06 Fujitsu Ltd Semiconductor device and manufacture thereof
JP2003170465A (en) * 2001-12-04 2003-06-17 Matsushita Electric Ind Co Ltd Method for manufacturing semiconductor package and sealing mold therefor
JP2003174123A (en) * 2001-12-05 2003-06-20 Hitachi Ltd Semiconductor device and method for manufacturing the same
JP2003188315A (en) * 1994-02-10 2003-07-04 Hitachi Ltd Semiconductor device and its manufacturing method
JP2003188200A (en) * 2001-12-14 2003-07-04 Matsushita Electric Ind Co Ltd Semiconductor device and its manufacturing method
JP2007054972A (en) * 2005-08-22 2007-03-08 Apic Yamada Corp Resin mold
JP2007081232A (en) * 2005-09-15 2007-03-29 Renesas Technology Corp Method for manufacturing semiconductor device
JP2008277872A (en) * 1994-12-20 2008-11-13 Renesas Technology Corp Semiconductor device
JP2009094195A (en) * 2007-10-05 2009-04-30 Shinko Electric Ind Co Ltd Wiring board and method of manufacturing the same

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003188315A (en) * 1994-02-10 2003-07-04 Hitachi Ltd Semiconductor device and its manufacturing method
JP2008277872A (en) * 1994-12-20 2008-11-13 Renesas Technology Corp Semiconductor device
JP2000156435A (en) * 1998-06-22 2000-06-06 Fujitsu Ltd Semiconductor device and manufacture thereof
JP2003170465A (en) * 2001-12-04 2003-06-17 Matsushita Electric Ind Co Ltd Method for manufacturing semiconductor package and sealing mold therefor
JP2003174123A (en) * 2001-12-05 2003-06-20 Hitachi Ltd Semiconductor device and method for manufacturing the same
JP2003188200A (en) * 2001-12-14 2003-07-04 Matsushita Electric Ind Co Ltd Semiconductor device and its manufacturing method
JP2007054972A (en) * 2005-08-22 2007-03-08 Apic Yamada Corp Resin mold
JP2007081232A (en) * 2005-09-15 2007-03-29 Renesas Technology Corp Method for manufacturing semiconductor device
JP2009094195A (en) * 2007-10-05 2009-04-30 Shinko Electric Ind Co Ltd Wiring board and method of manufacturing the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2015173906A1 (en) * 2014-05-14 2017-04-20 三菱電機株式会社 Manufacturing method of semiconductor device
CN106949940A (en) * 2015-10-08 2017-07-14 罗伯特·博世有限公司 Sensor device for sensing at least one flow behavior of the fluid media (medium) of flowing

Also Published As

Publication number Publication date
JP5313047B2 (en) 2013-10-09

Similar Documents

Publication Publication Date Title
JP5526575B2 (en) Semiconductor element substrate manufacturing method and semiconductor device
JP2010165940A (en) Resin sealing method of semiconductor device
JP2010165940A5 (en)
KR101316289B1 (en) Circuit apparatus and method for manufacturing the same
JP2004179284A (en) Method of sealing with resin, method of manufacturing semiconductor device, and resin material
JPH10261753A (en) Resin sealed type semiconductor device
JP2016178196A (en) Semiconductor device and method of manufacturing the same
JP5308108B2 (en) Circuit device manufacturing method
JP5313047B2 (en) Mold for resin sealing of electronic parts and resin sealing method
JP2010050323A (en) Electronic device, and method of manufacturing the same
WO2010106779A1 (en) Method for manufacturing substrate for semiconductor element, and semiconductor device
JP4732138B2 (en) Semiconductor device and manufacturing method thereof
TW201824404A (en) A method of semiconductor package without substrate
JP2010010569A (en) Circuit device and method of manufacturing the same
JP2009231296A (en) Heat radiation type multiple hole semiconductor package
JP4065180B2 (en) Resin sealing mold
KR101025775B1 (en) Lead frame and method of manufacturing semiconductor package using the same
JP2010153521A (en) Resin sealing method for semiconductor element
JP2013135077A (en) Substrate for semiconductor package, semiconductor package, and method of manufacturing substrate for semiconductor package and semiconductor package
JP2012186388A (en) Lead frame substrate for led element and manufacturing method of the same
JP5477999B2 (en) Semiconductor device and manufacturing method of semiconductor device
JP4353267B2 (en) Manufacturing method of electronic parts
JP2005081695A (en) Resin molding mold
JP2022046334A (en) Lead frame, semiconductor device, and manufacturing method of lead frame
JP4375427B2 (en) Electronic component and manufacturing method thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110628

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121211

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121218

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130110

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130409

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130521

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130611

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130703

R150 Certificate of patent or registration of utility model

Ref document number: 5313047

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250