JP2013135077A - Substrate for semiconductor package, semiconductor package, and method of manufacturing substrate for semiconductor package and semiconductor package - Google Patents

Substrate for semiconductor package, semiconductor package, and method of manufacturing substrate for semiconductor package and semiconductor package Download PDF

Info

Publication number
JP2013135077A
JP2013135077A JP2011284331A JP2011284331A JP2013135077A JP 2013135077 A JP2013135077 A JP 2013135077A JP 2011284331 A JP2011284331 A JP 2011284331A JP 2011284331 A JP2011284331 A JP 2011284331A JP 2013135077 A JP2013135077 A JP 2013135077A
Authority
JP
Japan
Prior art keywords
lead frame
semiconductor package
substrate
semiconductor
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011284331A
Other languages
Japanese (ja)
Inventor
Fumiya Isaka
文哉 伊坂
Akiji Shibata
明司 柴田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Priority to JP2011284331A priority Critical patent/JP2013135077A/en
Publication of JP2013135077A publication Critical patent/JP2013135077A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Led Device Packages (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a thin and low-cost substrate for a semiconductor package and a semiconductor package.SOLUTION: A substrate 10 for a semiconductor package includes: a lead frame 11 having, on one surface, a mounting region 11a on which a semiconductor element 2 is mounted and a bonding region 11b electrically connected to the semiconductor element 2; and a resin layer 12 coating the one surface of the lead frame 11 so that the mounting region 11a and the bonding region 11b are exposed, and filling a gap 16 between the mounting region 11a and the bonding region 11b. The resin layer 12 is formed by hardening liquid resin 12'.

Description

本発明は、半導体パッケージ用基板、半導体パッケージ、およびそれらの製造方法に関する。   The present invention relates to a substrate for a semiconductor package, a semiconductor package, and a manufacturing method thereof.

近年、スマートフォンに代表される高機能の携帯端末が普及してきており、電子デバイスの小型化・薄型化のニーズが高まっている。また、省エネルギーの観点から発光素子としてＬＥＤ（Light Emitting Diode）がフラットディスプレーのバックライトや照明、または小型携帯端末のインジケータに広く利用されている。   In recent years, high-functional portable terminals represented by smartphones have become widespread, and the need for miniaturization and thinning of electronic devices is increasing. Also, from the viewpoint of energy saving, LEDs (Light Emitting Diodes) are widely used as backlights and illuminations for flat displays or indicators for small portable terminals as light emitting elements.

携帯端末に用いられる電子デバイスのパッケージ構造は半導体チップを搭載しており、論理回路用としてＢＧＡ（Ball Grid Array）、電源制御やアナログ回路用としてＱＦＰ
（Quad Flat Plastic package）またはＱＦＮ（Quad Flat No lead）等のように表面実装型のパッケージが適用されている。ＬＥＤチップを搭載するパッケージも同様に、主なものは砲弾型から表面実装型へと変わってきている。 The package structure of electronic devices used in portable terminals is equipped with semiconductor chips, BGA (Ball Grid Array) for logic circuits, and QFP for power supply control and analog circuits.
Surface mount type packages such as (Quad Flat Plastic package) or QFN (Quad Flat No lead) are applied. Similarly, the packages on which LED chips are mounted have changed from the shell type to the surface mount type.

適用される主なパッケージ材料としては、ＢＧＡでは有機基板、ＱＦＰではリードフレーム、ＱＦＮではリードフレームの片面に引き剥がしの容易なフィルムを有するもの等が用いられる。ＬＥＤのパッケージとしては、ＳＯＮ（Small Outline No lead）構造が普
及してきており、有機基板やセラミック基板、白色の樹脂が成型されたリードフレーム等が用いられる。ＱＦＮパッケージやＳＯＮパッケージでは薄型化とともに優れた放熱性が要求される。半導体チップのパッケージおよびＬＥＤチップのパッケージの構造について、それぞれ説明する。 As the main package material to be applied, an organic substrate is used for BGA, a lead frame is used for QFP, and a QFN has a film that can be easily peeled off on one side of the lead frame. As an LED package, a SON (Small Outline No lead) structure has become widespread, and an organic substrate, a ceramic substrate, a lead frame molded with a white resin, or the like is used. The QFN package and the SON package are required to have excellent heat dissipation as well as being thinner. The structures of the semiconductor chip package and the LED chip package will be described.

ＱＦＰやＱＦＮなどの電子デバイスにおける半導体チップのパッケージにおいては、パッケージ材料としてリードフレームが用いられるが、半導体チップをリードフレーム上に搭載し、ワイヤでボンディングしてエポキシ樹脂でモールド加工される。モールド加工によりリードフレームの隙間は樹脂で充填される。   In a semiconductor chip package in an electronic device such as QFP or QFN, a lead frame is used as a package material. The semiconductor chip is mounted on the lead frame, bonded with a wire, and molded with an epoxy resin. The gap between the lead frames is filled with resin by molding.

ＬＥＤのパッケージにおいては、リードフレームにＬＥＤチップが搭載されるリードフレームパッケージや、ベース基材に配線パターンが形成されたプリント基板にＬＥＤチップが搭載されるプリント基板パッケージなどがある。   Examples of LED packages include a lead frame package in which an LED chip is mounted on a lead frame, and a printed circuit board package in which an LED chip is mounted on a printed board in which a wiring pattern is formed on a base substrate.

リードフレームパッケージの構造例を図８に示す（例えば、特許文献１参照）。図８において、リードフレーム１１１は、ＬＥＤチップ１０２を搭載する搭載領域１１１ａ、およびＬＥＤチップ１０２と電気的に接続されるボンディング領域１１１ｂを有する。リードフレーム１１１の厚さとしては、例えば１５０μｍ以上２５０μｍ以下のものが用いられる。   An example of the structure of the lead frame package is shown in FIG. 8 (see, for example, Patent Document 1). In FIG. 8, the lead frame 111 has a mounting region 111 a for mounting the LED chip 102 and a bonding region 111 b electrically connected to the LED chip 102. As the thickness of the lead frame 111, for example, a thickness of 150 μm or more and 250 μm or less is used.

リードフレーム１１１をＬＥＤチップ１０２のパッケージに用いる場合、ＬＥＤチップ１０２からの光の反射率を向上させるために、リードフレーム１１１の隙間を充填する樹脂層１１２が形成される。この樹脂層１１２は、モールド樹脂をモールド加工により充填して形成される反射層である。また樹脂層１１２の形成と同時に、搭載領域１１１ａおよびボンディング領域１１１ｂを囲む環状のリフレクタ１２０が形成される場合がある。リフレクタ１２０は、樹脂層１１２と同様に光を反射させるが、光に指向性を与えるため所定の角度で傾斜している。ＬＥＤチップ１０２は、搭載領域１１１ａに搭載されてワイヤ１０３によりボンディング領域１１１ｂと接続されることで実装される。実装されたＬＥ
Ｄチップ１０２は、環状のリフレクタ１２０内の凹部に充填される封止樹脂１０４によって封止される。 When the lead frame 111 is used for the package of the LED chip 102, a resin layer 112 that fills the gap between the lead frames 111 is formed in order to improve the reflectance of light from the LED chip 102. This resin layer 112 is a reflective layer formed by filling a mold resin by molding. Simultaneously with the formation of the resin layer 112, an annular reflector 120 surrounding the mounting region 111a and the bonding region 111b may be formed. The reflector 120 reflects light in the same manner as the resin layer 112, but is inclined at a predetermined angle in order to give directivity to the light. The LED chip 102 is mounted by being mounted on the mounting region 111 a and connected to the bonding region 111 b by the wire 103. Implemented LE
The D chip 102 is sealed with a sealing resin 104 that fills a recess in the annular reflector 120.

また、プリント基板パッケージの構造例を図９に示す。図９においては、上記特許文献１のリードフレーム１１１に代えてプリント基板２３０が用いられる。プリント基板２３０は、ベース基材２３１の一方の面に配線パターン２３２が形成された片面配線基板である。ベース基材２３１は、その貫通孔にメッキが充填されたメッキ充填部２３３を有する。配線パターン２３２は、所定パターンからなっており、ＬＥＤチップ２０２を搭載する搭載領域２３２ａおよびＬＥＤチップ２０２と電気的に接続されるボンディング領域２３２ｂを有する。プリント基板２３０によれば、配線パターン２３２がベース基材２３１によって支持されており、配線パターン２３２を薄型化してプリント基板パッケージ２００自体の厚さを薄型化することができる。プリント基板２３０としては、例えば、配線パターン２３２の厚さ３５μｍ、ベース基材２３１の厚さ５０〜７５μｍのものを用いることができる。   An example of the structure of the printed circuit board package is shown in FIG. In FIG. 9, a printed circuit board 230 is used instead of the lead frame 111 of the above-mentioned Patent Document 1. The printed board 230 is a single-sided wiring board in which a wiring pattern 232 is formed on one surface of the base substrate 231. The base substrate 231 has a plating filling portion 233 in which plating is filled in the through hole. The wiring pattern 232 has a predetermined pattern, and includes a mounting area 232 a for mounting the LED chip 202 and a bonding area 232 b electrically connected to the LED chip 202. According to the printed board 230, the wiring pattern 232 is supported by the base substrate 231, and the thickness of the printed board package 200 itself can be reduced by making the wiring pattern 232 thinner. As the printed circuit board 230, for example, a wiring pattern 232 having a thickness of 35 μm and a base substrate 231 having a thickness of 50 to 75 μm can be used.

プリント基板２３０をＬＥＤチップ２０２のパッケージに用いる場合、上述したリードフレームパッケージ１００と同様に、モールド加工により樹脂層２１２が形成される。プリント基板パッケージ２００においては、樹脂層２１２は、配線パターン２３２の隙間を充填し、配線パターン２３２から露出するベース基材２３１を被覆する。また、リフレクタ２２０が形成される場合がある。そして、ＬＥＤチップ２０２は、プリント基板２３０に実装されて、封止樹脂２０４で封止される。   When the printed board 230 is used for the package of the LED chip 202, the resin layer 212 is formed by molding as in the lead frame package 100 described above. In the printed circuit board package 200, the resin layer 212 fills the gap between the wiring patterns 232 and covers the base substrate 231 exposed from the wiring patterns 232. In addition, the reflector 220 may be formed. The LED chip 202 is mounted on the printed board 230 and sealed with a sealing resin 204.

ただし、プリント基板パッケージ２００においては、プリント基板２３０のベース基材２３１がパッケージ中に残存するため、実装時などの加熱に対して所定の耐性（耐熱性）を有することが要求される。ベース基材２３１としては、例えば、耐熱性や放熱性に優れるセラミック基板や、耐熱性に優れるポリイミド基板（例えば、特許文献２参照）などが用いられる。   However, in the printed circuit board package 200, since the base substrate 231 of the printed circuit board 230 remains in the package, the printed circuit board package 200 is required to have a predetermined resistance (heat resistance) to heating during mounting or the like. As the base material 231, for example, a ceramic substrate having excellent heat resistance and heat dissipation, a polyimide substrate having excellent heat resistance (for example, see Patent Document 2), and the like are used.

上述したように、いずれのパッケージにおいてもモールドによる成形加工が行われる。モールド加工においては、リードフレームまたはプリント基板を金型に挟み込み、金型内に、高温の溶融した樹脂（モールド樹脂）を所定の圧力で注入することによって、溶融樹脂を隙間に充填し樹脂層を形成する。モールド加工の条件としては、成型温度が１８０℃程度、樹脂の注入圧力が５ＭＰａ以上となっている。   As described above, in any package, a forming process using a mold is performed. In the molding process, a lead frame or a printed circuit board is sandwiched between molds, and a high-temperature molten resin (mold resin) is injected into the mold at a predetermined pressure, so that the molten resin is filled in the gaps and the resin layer is formed. Form. The mold processing conditions include a molding temperature of about 180 ° C. and a resin injection pressure of 5 MPa or more.

特開２００８−１９２６３５号公報JP 2008-192635 A 特開２００５−１１６８４６号公報JP 2005-116646 A

ところで、近年、携帯端末などにおいては薄型化が要求されており、携帯端末に用いられる半導体パッケージにおいても同様に薄型化が要求されている。   By the way, in recent years, thinning is required for portable terminals and the like, and similarly thinning is required for semiconductor packages used for portable terminals.

しかしながら、特許文献１においては、モールド加工によって樹脂層を形成するため、用いるリードフレームは少なくとも１５０μｍの厚さが必要とされ、パッケージの薄型化が困難となっている。１５０μｍよりも薄くなるとリードフレームの機械的強度が不足するため、モールド加工の成型温度や注入圧力によって微細なリードパターンが浮き上がることになる。その結果、半導体チップやＬＥＤチップの搭載領域の反対側の面、つまりリードフレームの、外部配線基板と接続する端子側の面に樹脂が染み出して、端子がフラッ
シュバリに被覆される問題が生じる。特に、リードフレームの厚さが薄くなるほど、樹脂の染み出しが生じやすくなる。 However, in Patent Document 1, since the resin layer is formed by molding, the lead frame to be used is required to have a thickness of at least 150 μm, and it is difficult to reduce the thickness of the package. If the thickness is less than 150 μm, the mechanical strength of the lead frame is insufficient, so that a fine lead pattern is raised depending on the molding temperature and injection pressure of the molding process. As a result, the resin oozes out to the surface opposite to the mounting area of the semiconductor chip or the LED chip, that is, the surface of the lead frame on the terminal side connected to the external wiring board, so that the terminal is covered with the flash burr . In particular, the thinner the lead frame, the more likely the resin will ooze out.

フラッシュバリの問題は、デフラッシュ工程により除去する方法、または端子面に予めフィルムを貼り付けてモールド加工を行う方法によって解消することができるが、工程数が増加し複雑となる。また、端子面に予めフィルムを貼り付ける場合では、モールド加工における成型温度への耐性を備え、かつリードフレームに反りを生じさせないようなフィルムとしてポリイミド等の高価な材料を用いる必要があるため、製造コストがさらに増加することになる。   The problem of flash burrs can be solved by a method of removing by a deflash process or a method of pasting a film on a terminal surface and performing a mold process, but the number of processes increases and becomes complicated. In addition, when pasting a film on the terminal surface in advance, it is necessary to use an expensive material such as polyimide as a film that has resistance to the molding temperature in molding and does not cause warping of the lead frame. Cost will increase further.

一方、特許文献２においては、半導体素子をプリント基板に実装することで半導体パッケージを薄型化するとともに端子側への樹脂の染み出しを防止することができる。ただし、特許文献２においては、プリント基板におけるベース基材の厚さの分だけパッケージが厚くなるため改善の余地がある。しかも、高価なセラミック基板やポリイミド基板を含むプリント基板を用いる必要性があるため、半導体パッケージのコストが増加することになる。   On the other hand, in Patent Document 2, by mounting a semiconductor element on a printed circuit board, the semiconductor package can be thinned and the leakage of resin to the terminal side can be prevented. However, in Patent Document 2, there is room for improvement because the package becomes thicker by the thickness of the base substrate in the printed circuit board. In addition, since it is necessary to use an expensive ceramic substrate or a printed board including a polyimide substrate, the cost of the semiconductor package increases.

本発明は、このような問題に鑑みて成されたもので、その目的は、薄型かつ安価な半導体パッケージ用基板、半導体パッケージ、およびそれらの製造方法を提供することにある。   The present invention has been made in view of such problems, and an object of the present invention is to provide a thin and inexpensive semiconductor package substrate, a semiconductor package, and a manufacturing method thereof.

本発明の第１の態様は、半導体素子が搭載される搭載領域と、前記半導体素子と電気的に接続されるボンディング領域と、を一方の面に備えるリードフレームを有する半導体パッケージ用基板であって、前記搭載領域および前記ボンディング領域が露出するように前記リードフレームの前記一方の面を被覆するとともに前記搭載領域と前記ボンディング領域との隙間を充填する樹脂層を備え、前記樹脂層は液状樹脂が硬化して形成される半導体パッケージ用基板である。   According to a first aspect of the present invention, there is provided a semiconductor package substrate having a lead frame having a mounting region on which a semiconductor element is mounted and a bonding region electrically connected to the semiconductor element on one surface. A resin layer covering the one surface of the lead frame so as to expose the mounting region and the bonding region and filling a gap between the mounting region and the bonding region, and the resin layer is made of a liquid resin It is the board | substrate for semiconductor packages formed by hardening.

本発明の第２の態様は、第１の態様の半導体パッケージ用基板において、前記リードフレームのもう一方の面に、剥離可能な支持フィルムを備える半導体パッケージ用基板である。   According to a second aspect of the present invention, there is provided the semiconductor package substrate according to the first aspect, further comprising a peelable support film on the other surface of the lead frame.

本発明の第３の態様は、第１の態様又は第２の態様の半導体パッケージ用基板において、前記リードフレームの厚さが３５μｍ以上１００μｍ以下の半導体パッケージ用基板である。   According to a third aspect of the present invention, there is provided the semiconductor package substrate according to the first aspect or the second aspect, wherein the lead frame has a thickness of 35 μm or more and 100 μm or less.

本発明の第４の態様は、第１〜第３の態様のいずれかの半導体パッケージ用基板において、露出した前記搭載領域および前記ボンディング領域のみにメッキ層を備える半導体パッケージ用基板である。   According to a fourth aspect of the present invention, there is provided the semiconductor package substrate according to any one of the first to third aspects, wherein a plating layer is provided only in the exposed mounting region and the bonding region.

本発明の第５の態様は、第１〜第４の態様のいずれかの半導体パッケージ用基板と、前記半導体パッケージ用基板に実装される半導体素子と、を備える半導体パッケージである。   A fifth aspect of the present invention is a semiconductor package comprising the semiconductor package substrate according to any one of the first to fourth aspects, and a semiconductor element mounted on the semiconductor package substrate.

本発明の第６の態様は、半導体素子が搭載される搭載領域と、前記半導体素子と電気的に接続されるボンディング領域と、を一方の面に備えるリードフレームを有する半導体パッケージ用基板の製造方法であって、剥離可能な支持フィルムをもう一方の面に備えた前記リードフレームを準備する工程と、前記搭載領域および前記ボンディング領域が露出するように前記リードフレームの前記一方の面に液状樹脂を塗布するとともに前記搭載領域
と前記ボンディング領域との隙間を充填する工程と、前記液状樹脂を硬化させて樹脂層を形成する工程と、を有する半導体パッケージ用基板の製造方法である。 According to a sixth aspect of the present invention, there is provided a method for manufacturing a substrate for a semiconductor package having a lead frame having a mounting area on which a semiconductor element is mounted and a bonding area electrically connected to the semiconductor element on one surface. A step of preparing the lead frame having a peelable support film on the other surface; and a liquid resin on the one surface of the lead frame so that the mounting region and the bonding region are exposed. A method for manufacturing a substrate for a semiconductor package, comprising: applying and filling a gap between the mounting region and the bonding region; and curing the liquid resin to form a resin layer.

本発明の第７の態様は、第６の態様の半導体パッケージ用基板の製造方法において、前記樹脂層を形成する工程の後、露出した前記搭載領域および前記ボンディング領域にメッキ層を形成する工程を有する半導体パッケージ用基板の製造方法である。   According to a seventh aspect of the present invention, in the method for manufacturing a semiconductor package substrate according to the sixth aspect, after the step of forming the resin layer, a step of forming a plating layer on the exposed mounting region and bonding region. A method for manufacturing a semiconductor package substrate.

本発明の第８の態様は、第６の態様または第７の態様のいずれかの半導体パッケージ用基板の製造方法において、前記液状樹脂をスクリーン印刷により塗布する半導体パッケージ用基板の製造方法である。   According to an eighth aspect of the present invention, there is provided a method for manufacturing a semiconductor package substrate according to the sixth aspect or the seventh aspect, wherein the liquid resin is applied by screen printing.

本発明の第９の態様は、半導体素子が搭載される搭載領域と、前記半導体素子と電気的に接続されるボンディング領域と、を一方の面に備えるリードフレームを有する半導体パッケージの製造方法であって、剥離可能な支持フィルムをもう一方の面に備えた前記リードフレームを準備する工程と、前記搭載領域および前記ボンディング領域が露出するように前記リードフレームの前記一方の面に液状樹脂を塗布して、前記搭載領域と前記ボンディング領域との前記隙間を充填する工程と、前記液状樹脂を硬化させて樹脂層を形成する工程と、を有する半導体パッケージの製造方法である。   According to a ninth aspect of the present invention, there is provided a method of manufacturing a semiconductor package having a lead frame including a mounting region on which a semiconductor element is mounted and a bonding region electrically connected to the semiconductor element on one surface. Preparing a lead frame having a peelable support film on the other surface, and applying a liquid resin to the one surface of the lead frame so that the mounting region and the bonding region are exposed. A method of manufacturing a semiconductor package, comprising: filling the gap between the mounting region and the bonding region; and curing the liquid resin to form a resin layer.

本発明によれば、薄型かつ安価な半導体パッケージ用基板および半導体パッケージが得られる。   According to the present invention, a thin and inexpensive semiconductor package substrate and semiconductor package can be obtained.

本発明の一実施形態に係るＬＥＤパッケージ用基板の断面図である。It is sectional drawing of the board | substrate for LED packages which concerns on one Embodiment of this invention. 本発明の一実施形態に係るＬＥＤパッケージの断面図である。It is sectional drawing of the LED package which concerns on one Embodiment of this invention. 本発明のその他の実施形態に係るＬＥＤパッケージ用基板の断面図である。It is sectional drawing of the board | substrate for LED packages which concerns on other embodiment of this invention. 本発明の一実施形態に係るＬＥＤパッケージの製造方法における工程図である。It is process drawing in the manufacturing method of the LED package which concerns on one Embodiment of this invention. 本発明の一実施形態に係るＱＦＮパッケージ用基板の断面図である。It is sectional drawing of the board | substrate for QFN packages which concerns on one Embodiment of this invention. 本発明の一実施形態に係るＱＦＮパッケージの断面図である。It is sectional drawing of the QFN package which concerns on one Embodiment of this invention. 本発明の一実施形態に係るＱＦＮパッケージの製造方法における工程図である。It is process drawing in the manufacturing method of the QFN package concerning one embodiment of the present invention. リードフレームを用いた従来のＬＥＤパッケージの断面図である。It is sectional drawing of the conventional LED package using a lead frame. プリント基板を用いた従来のＬＥＤパッケージの断面図である。It is sectional drawing of the conventional LED package using a printed circuit board.

以下に、本発明に係る半導体パッケージ用基板および半導体パッケージの実施形態について図を用いて説明する。具体的には、半導体パッケージとして、ＬＥＤチップを搭載するＬＥＤパッケージ、および半導体チップを搭載するＱＦＮパッケージについてそれぞれ説明する。図１および図２は半導体素子としてＬＥＤチップを搭載した場合を示しており、図１は本発明の一実施形態に係るＬＥＤパッケージ用基板の断面図を示し、図２は本発明の一実施形態に係るＬＥＤパッケージの断面図を示す。   Embodiments of a semiconductor package substrate and a semiconductor package according to the present invention will be described below with reference to the drawings. Specifically, an LED package on which an LED chip is mounted and a QFN package on which the semiconductor chip is mounted will be described as semiconductor packages. 1 and 2 show a case where an LED chip is mounted as a semiconductor element, FIG. 1 shows a cross-sectional view of an LED package substrate according to an embodiment of the present invention, and FIG. 2 shows an embodiment of the present invention. Sectional drawing of the LED package which concerns on is shown.

（ＬＥＤパッケージ用基板）
半導体パッケージ用基板１０としてのＬＥＤパッケージ用基板１０ａは、図１に示すように半導体素子２としてのＬＥＤチップ２ａが搭載される搭載領域１１ａと、ＬＥＤチップ２ａと電気的に接続されるボンディング領域１１ｂと、を一方の面に有するリードフレーム１１、並びに搭載領域１１ａおよびボンディング領域１１ｂが露出するようにリードフレーム１１の一方の面を被覆するとともに搭載領域１１ａとボンディング領域１１ｂと
の隙間１６を充填する樹脂層１２を備える。そして、樹脂層１２は、液状樹脂が硬化して形成される。 (LED package substrate)
As shown in FIG. 1, an LED package substrate 10a as a semiconductor package substrate 10 includes a mounting region 11a on which an LED chip 2a as a semiconductor element 2 is mounted and a bonding region 11b electrically connected to the LED chip 2a. And the lead frame 11 on one surface, and one surface of the lead frame 11 is covered so that the mounting region 11a and the bonding region 11b are exposed, and the gap 16 between the mounting region 11a and the bonding region 11b is filled. A resin layer 12 is provided. The resin layer 12 is formed by curing a liquid resin.

リードフレーム１１は、金属箔（例えば銅箔など）がパンチング加工やエッチング加工されて所定パターンが形成されたものであり、一方の面（図中の上面）に搭載領域１１ａおよびボンディング領域１１ｂを有する。搭載領域１１ａは、ＬＥＤチップ２ａが搭載される領域を示し、ボンディング領域１１ｂは、搭載されるＬＥＤチップ２ａの電極（図示略）と電気的に接続される領域を示す。搭載領域１１ａおよびボンディング領域１１ｂは、リードフレーム１１において、隙間１６を介して離間しており、電気的に接続されていない状態となっている。また、搭載領域１１ａおよびボンディング領域１１ｂには樹脂層１２が被覆されておらず、表面が露出している。また、リードフレーム１１のもう一方の面（図中の下面）は、表面が露出しており、搭載されるＬＥＤチップ２ａから生じる熱を放熱することができる。   The lead frame 11 has a predetermined pattern formed by punching or etching a metal foil (for example, a copper foil), and has a mounting area 11a and a bonding area 11b on one surface (the upper surface in the figure). . The mounting area 11a indicates an area where the LED chip 2a is mounted, and the bonding area 11b indicates an area electrically connected to an electrode (not shown) of the mounted LED chip 2a. The mounting region 11a and the bonding region 11b are separated from each other through the gap 16 in the lead frame 11, and are not electrically connected. Further, the mounting region 11a and the bonding region 11b are not covered with the resin layer 12, and the surface is exposed. Further, the other surface (lower surface in the drawing) of the lead frame 11 is exposed, and heat generated from the mounted LED chip 2a can be dissipated.

リードフレーム１１の厚さとしては３５μｍ以上１００μｍ以下であることが好ましい。厚さが３５μｍよりも薄い場合、リードフレーム１１の機械的強度が低く、取り扱い性が悪化するばかりか放熱性が低下することになる。一方、１００μｍよりも厚い場合、ＬＥＤパッケージ用基板１０ａ自体の厚さが大きくなる。さらに、隙間１６の深さが増し、隙間１６への樹脂層１２の充填が困難となる。   The thickness of the lead frame 11 is preferably 35 μm or more and 100 μm or less. When the thickness is less than 35 μm, the mechanical strength of the lead frame 11 is low, and not only the handleability is deteriorated but also the heat dissipation is lowered. On the other hand, when the thickness is larger than 100 μm, the thickness of the LED package substrate 10a itself is increased. Furthermore, the depth of the gap 16 increases, and it becomes difficult to fill the gap 16 with the resin layer 12.

リードフレーム１１のうち、露出した搭載領域１１ａおよびボンディング領域１１ｂには、メッキ層１３を備えることが好ましい。リードフレーム１１の露出する面のみにメッキ層１３を備えることによって、メッキ層１３に用いる貴金属の使用量を抑制し、ＬＥＤパッケージ用基板１０ａのコストを低減することができる。メッキ層１３に用いる貴金属としては、光の反射率を向上する金または銀などがあげられる。   Of the lead frame 11, the exposed mounting region 11a and bonding region 11b are preferably provided with a plating layer 13. By providing the plating layer 13 only on the exposed surface of the lead frame 11, the amount of noble metal used for the plating layer 13 can be suppressed, and the cost of the LED package substrate 10a can be reduced. Examples of the noble metal used for the plating layer 13 include gold or silver that improves the reflectance of light.

上記リードフレーム１１にＬＥＤチップ２ａが搭載される場合、発光する光の一部がリードフレーム１１の隙間１６から裏面側に透過して光の出力が低下することになるため、隙間１６には光の反射部材としての樹脂層１２が充填されることになる。樹脂層１２は、反射部材として機能するうえに、ＬＥＤパッケージ用基板１０ａに所定の機械的強度を付与する。樹脂層１２は、図２に示すように、搭載領域１１ａおよびボンディング領域１１ｂを露出するようにリードフレーム１１の一方の面を被覆するとともに、搭載領域１１ａとボンディング領域１１ｂとの隙間１６を充填している。そして、本実施形態において、樹脂層１２は液状樹脂が硬化して形成されたものとなっている。   When the LED chip 2 a is mounted on the lead frame 11, a part of the emitted light is transmitted from the gap 16 of the lead frame 11 to the back surface side, and the light output is reduced. The resin layer 12 as the reflective member is filled. In addition to functioning as a reflecting member, the resin layer 12 imparts a predetermined mechanical strength to the LED package substrate 10a. As shown in FIG. 2, the resin layer 12 covers one surface of the lead frame 11 so as to expose the mounting region 11a and the bonding region 11b, and fills the gap 16 between the mounting region 11a and the bonding region 11b. ing. In the present embodiment, the resin layer 12 is formed by curing a liquid resin.

ここで、樹脂層１２の形成について説明する。
上述したように、樹脂層１２は、液状樹脂が硬化して形成されている。液状樹脂は、リードフレーム１１の一方の面を被覆するとともに搭載領域１１ａとボンディング領域１１ｂとの隙間１６を充填するように塗布される。ただし、搭載領域１１ａおよびボンディング領域１１ｂが露出するように塗布される。塗布された液状樹脂は硬化されて、所定の形状の樹脂層１２が形成される。樹脂層１２は、リードフレーム１１の隙間１６を充填し、薄い塗膜としてリードフレーム１１の一方の面の一部を被覆している。 Here, the formation of the resin layer 12 will be described.
As described above, the resin layer 12 is formed by curing a liquid resin. The liquid resin is applied so as to cover one surface of the lead frame 11 and to fill the gap 16 between the mounting region 11a and the bonding region 11b. However, it is applied so that the mounting region 11a and the bonding region 11b are exposed. The applied liquid resin is cured to form a resin layer 12 having a predetermined shape. The resin layer 12 fills the gap 16 of the lead frame 11 and covers a part of one surface of the lead frame 11 as a thin coating film.

液状樹脂は、塗布する際には樹脂を高温で加熱する必要性がなく、リードフレームの微細なパターン部分に対して熱的な負荷をかけない。さらに、塗布によって隙間１６に流れ込むことが可能であるため、樹脂注入の圧力を必要とせず、パターン部分に対する機械的な負荷を低減することができる。したがって、液状樹脂を用いることで、微細なパターン部分に対する熱的および機械的な負荷を低減できるため、リードフレーム１１の機械的強度に寄与する厚さが限定されない。すなわち、従来よりも薄いリードフレーム１１であっても、隙間１６を充填する樹脂層１２を形成することができる。   The liquid resin does not need to be heated at a high temperature when applied, and does not apply a thermal load to the fine pattern portion of the lead frame. Furthermore, since it is possible to flow into the gap 16 by application, the pressure of resin injection is not required, and the mechanical load on the pattern portion can be reduced. Therefore, since the thermal and mechanical load on the fine pattern portion can be reduced by using the liquid resin, the thickness that contributes to the mechanical strength of the lead frame 11 is not limited. That is, even if the lead frame 11 is thinner than the conventional one, the resin layer 12 filling the gap 16 can be formed.

樹脂層１２に用いる液状樹脂としては、特に限定されないが、熱硬化性樹脂を用いることが好ましい。熱硬化性樹脂を用いることにより耐熱性に優れる樹脂層１２とすることができる。熱硬化性樹脂としては、例えば、シリコーン系樹脂やエポキシ系樹脂などがあげられる。また、液状樹脂の粘度は、リードフレーム１１の隙間１６を充填できるだけの粘度であれば良い。また、液状樹脂には、反射率の高い白色系の絶縁樹脂を用いることが好ましい。   Although it does not specifically limit as liquid resin used for the resin layer 12, It is preferable to use a thermosetting resin. By using a thermosetting resin, it can be set as the resin layer 12 excellent in heat resistance. Examples of the thermosetting resin include silicone resins and epoxy resins. The viscosity of the liquid resin may be a viscosity that can fill the gap 16 of the lead frame 11. In addition, it is preferable to use a white insulating resin having a high reflectance for the liquid resin.

なお、樹脂層１２のうち、リードフレーム１１の表面を被覆する部分は薄い塗膜であるため、ＬＥＤパッケージ用基板１０ａの厚さを大きく増加させることはない。   In addition, since the part which coat | covers the surface of the lead frame 11 among the resin layers 12 is a thin coating film, the thickness of the board | substrate 10a for LED packages is not increased greatly.

（ＬＥＤパッケージ）
本実施形態のＬＥＤパッケージ１ａは、図２に示すように、ＬＥＤパッケージ用基板１０ａと、実装されるＬＥＤチップ２ａと、を備える。 (LED package)
As shown in FIG. 2, the LED package 1a of the present embodiment includes an LED package substrate 10a and a mounted LED chip 2a.

上述したＬＥＤパッケージ用基板１０ａに実装されるＬＥＤチップ２ａは特に限定されず、上面と下面にそれぞれ電極を有するＬＥＤチップ、または上面に２つ以上の電極を有するＬＥＤチップなどを用いることができる。図１においては、上面と下面にそれぞれ電極（図示略）を有するＬＥＤチップ２ａが搭載されており、ＬＥＤチップ２ａの上面の電極とボンディング領域１１ｂとがワイヤ３により電気的に接続されている。   The LED chip 2a mounted on the LED package substrate 10a described above is not particularly limited, and an LED chip having electrodes on the upper surface and the lower surface, an LED chip having two or more electrodes on the upper surface, or the like can be used. In FIG. 1, an LED chip 2 a having electrodes (not shown) on the upper surface and the lower surface is mounted, and the electrode on the upper surface of the LED chip 2 a and the bonding region 11 b are electrically connected by a wire 3.

封止樹脂４は、ＬＥＤチップ２ａを封止するものであれば特に限定されない。ＬＥＤの場合、封止樹脂４は、発光される光に指向性を付与するもの、または分散性を付与するものなどが用いられる。封止樹脂４としては、例えばシリコーン樹脂などを用いることができる。また、その形状も特に限定されず、例えば図２に示すように表面を球状または曲面とすることができる。また、封止樹脂４には蛍光体が添加され、所定の色の光を発光させることができる。   The sealing resin 4 is not particularly limited as long as it seals the LED chip 2a. In the case of an LED, the sealing resin 4 may be one that imparts directivity to the emitted light, or one that imparts dispersibility. As the sealing resin 4, for example, a silicone resin can be used. Further, the shape is not particularly limited, and for example, the surface can be spherical or curved as shown in FIG. Moreover, a phosphor is added to the sealing resin 4 so that light of a predetermined color can be emitted.

なお、上記ＬＥＤパッケージ１ａにおいては、図１に示すＬＥＤパッケージ用基板１０ａを用いた場合について説明したが、図３に示す、リードフレーム１１のもう一方の面に剥離可能な支持フィルム１４を備えるＬＥＤパッケージ用基板１０ａを用いることもできる。支持フィルム１４を備えることによって、ＬＥＤパッケージ用基板１０ａの製造中は、その機械的強度を向上し、取り扱い性を向上することができる。また、支持フィルム１４は剥離可能であるため、ＬＥＤパッケージ用基板１０ａの製造後に残存せず、薄型化することができる。すなわち、薄型のリードフレーム１１から形成されるＬＥＤパッケージ用基板１０ａにおいては、支持フィルム１４によって機械的強度が向上するだけで厚さは増加しない。   In addition, in the said LED package 1a, although the case where the board | substrate 10a for LED packages shown in FIG. 1 was used was demonstrated, LED provided with the support film 14 which can be peeled on the other surface of the lead frame 11 shown in FIG. The package substrate 10a can also be used. By providing the support film 14, the mechanical strength can be improved and the handleability can be improved during the manufacture of the LED package substrate 10a. Moreover, since the support film 14 is peelable, it does not remain after manufacturing the LED package substrate 10a and can be thinned. That is, in the LED package substrate 10 a formed from the thin lead frame 11, the support film 14 improves the mechanical strength and does not increase the thickness.

（ＬＥＤパッケージの製造方法）
次に、上述したＬＥＤパッケージ１ａの製造方法について図４を用いて説明する。
図４は、本発明の一実施形態に係るＬＥＤパッケージの製造方法における工程図を示す。本実施形態の製造方法にはＬＥＤパッケージ用基板１０ａの製造工程が含まれている。 (LED package manufacturing method)
Next, a method for manufacturing the LED package 1a described above will be described with reference to FIG.
FIG. 4 is a process chart in the method for manufacturing an LED package according to an embodiment of the present invention. The manufacturing method of this embodiment includes a manufacturing process of the LED package substrate 10a.

本実施形態のＬＥＤパッケージ１ａは、ＬＥＤチップ２ａが搭載される搭載領域１１ａと、ＬＥＤチップ２ａと電気的に接続されるボンディング領域１１ｂと、を一方の面に備えるリードフレーム１１を用いて製造される。具体的には、剥離可能な支持フィルム１４をもう一方の面に備えたリードフレーム１１を準備する工程と、搭載領域１１ａおよびボンディング領域１１ｂが露出するようにリードフレーム１１の一方の面に液状樹脂１２’を塗布するとともに搭載領域１１ａとボンディング領域１１ｂとの隙間１６を充填する工程と、液状樹脂１２’を硬化させて樹脂層１２を形成する工程と、樹脂層１２を形成する
工程の後、露出した搭載領域１１ａおよびボンディング領域１１ｂにメッキ層１３を形成する工程と、支持フィルム１４を剥離する工程と、リードフレーム１１にＬＥＤチップ２ａを実装する工程と、を有する。 The LED package 1a of the present embodiment is manufactured using a lead frame 11 including a mounting area 11a on which the LED chip 2a is mounted and a bonding area 11b electrically connected to the LED chip 2a on one surface. The Specifically, a step of preparing a lead frame 11 provided with a peelable support film 14 on the other surface, and a liquid resin on one surface of the lead frame 11 so that the mounting region 11a and the bonding region 11b are exposed. After the step of applying 12 ′ and filling the gap 16 between the mounting region 11a and the bonding region 11b, the step of forming the resin layer 12 by curing the liquid resin 12 ′, and the step of forming the resin layer 12, It has the process of forming the plating layer 13 in the mounting area | region 11a and the bonding area | region 11b which were exposed, the process of peeling the support film 14, and the process of mounting the LED chip 2a in the lead frame 11.

まず、ＬＥＤパッケージ用基板１０ａの製造方法について説明する。
剥離可能な支持フィルム１４をもう一方の面に備えたリードフレーム１１を準備する。本実施形態においては、支持フィルム１４に貼り合わされた銅箔１５をフォトリソグラフィ技術によりエッチングして、所定パターンのリードフレーム１１を形成する（図４（ａ）、図４（ｂ））。リードフレーム１１は、搭載領域１１ａおよびボンディング領域１１ｂを有しており、搭載領域１１ａおよびボンディング領域１１ｂは隙間１６を介して離間している。なお、支持フィルム１４を備えたリードフレーム１１としては、パンチング加工などによって予め形成されたリードフレーム１１を支持フィルム１４に貼り合わせたものでも良い。 First, a method for manufacturing the LED package substrate 10a will be described.
A lead frame 11 having a peelable support film 14 on the other surface is prepared. In the present embodiment, the copper foil 15 bonded to the support film 14 is etched by a photolithography technique to form a lead frame 11 having a predetermined pattern (FIGS. 4A and 4B). The lead frame 11 has a mounting area 11 a and a bonding area 11 b, and the mounting area 11 a and the bonding area 11 b are separated by a gap 16. In addition, as the lead frame 11 provided with the support film 14, the lead frame 11 formed in advance by punching or the like may be bonded to the support film 14.

支持フィルム１４は、リードフレーム１１から剥離可能なフィルムであって、リードフレーム１１に所定の機械的強度を付与するとともに、隙間１６の底となって充填される液状樹脂１２’の流れ出しを防止する部材である。支持フィルム１４としては、塗布する液状樹脂１２’の加熱温度または乾燥温度において耐熱性を有するものであればよく、特に高い耐熱性は要求されない。支持フィルム１４として、ＰＥＴなどの安価なフィルムを用いることで、製造コストを削減することができる。ただし、耐熱性に優れるポリイミド樹脂を用いても良く、この場合は、ＬＥＤチップの実装工程まで貼り合わせておくことが可能となり、実装工程におけるＬＥＤパッケージ用基板の取り扱い性を向上することができる。支持フィルム１４の厚さとしては、貼り合わされるリードフレーム１１に所定の機械的強度を付与できるものであれば限定されない。   The support film 14 is a film that can be peeled off from the lead frame 11, imparts a predetermined mechanical strength to the lead frame 11, and prevents the liquid resin 12 ′ filling the bottom of the gap 16 from flowing out. It is a member. The support film 14 only needs to have heat resistance at the heating temperature or drying temperature of the liquid resin 12 'to be applied, and is not particularly required to have high heat resistance. By using an inexpensive film such as PET as the support film 14, the manufacturing cost can be reduced. However, a polyimide resin having excellent heat resistance may be used, and in this case, it is possible to attach the LED chip to the mounting process, and the handling of the LED package substrate in the mounting process can be improved. The thickness of the support film 14 is not limited as long as a predetermined mechanical strength can be imparted to the lead frame 11 to be bonded.

続いて、スクリーン印刷によりリードフレーム１１の一方の面の所定領域に液状樹脂１２’としての熱硬化性樹脂を塗布する（図４（ｃ））。液状樹脂１２’は、支持フィルム１４により受け止められて、隙間１６に充填される。塗布された液状樹脂１２’を加熱または乾燥することによって硬化して、樹脂層１２を形成する。形成される樹脂層１２は、搭載領域１１ａおよびボンディング領域１１ｂが露出するように被覆されるとともに、隙間１６を充填している。   Subsequently, a thermosetting resin as the liquid resin 12 ′ is applied to a predetermined region on one surface of the lead frame 11 by screen printing (FIG. 4C). The liquid resin 12 ′ is received by the support film 14 and filled in the gap 16. The applied liquid resin 12 ′ is cured by heating or drying to form the resin layer 12. The formed resin layer 12 is covered so that the mounting region 11 a and the bonding region 11 b are exposed, and fills the gap 16.

続いて、表面に露出する搭載領域１１ａおよびボンディング領域１１ｂにメッキ処理を行い、メッキ層１３を形成する（図４（ｄ））。メッキ処理においては、下地層となるニッケルメッキを行った後に、金メッキまたは銀メッキを施す。樹脂層１２を形成する工程の後に、メッキ処理を行うことによって、リードフレーム１１の一方の面における露出する面（搭載領域１１ａおよびボンディング領域１１ｂ）にのみ、メッキ層１３を形成することができる。なお、本実施形態においては、リードフレーム１１のメッキ処理を樹脂層１２の形成後に設けているが、樹脂層１２の形成前に、リードフレーム１１の一方の面または両面にメッキ処理を施しても良い。   Subsequently, the mounting region 11a and the bonding region 11b exposed on the surface are plated to form a plating layer 13 (FIG. 4D). In the plating process, after performing nickel plating as a base layer, gold plating or silver plating is performed. By performing a plating process after the step of forming the resin layer 12, the plating layer 13 can be formed only on the exposed surface (the mounting region 11a and the bonding region 11b) of one surface of the lead frame 11. In the present embodiment, the lead frame 11 is plated after the resin layer 12 is formed. However, the lead frame 11 may be plated on one or both surfaces before the resin layer 12 is formed. good.

続いて、リードフレーム１１から支持フィルム１４を剥離することで、リードフレーム１１のもう一方の面を露出させる（図４（ｅ））。以上により、ＬＥＤパッケージ用基板１０ａが製造される。   Subsequently, the support film 14 is peeled from the lead frame 11 to expose the other surface of the lead frame 11 (FIG. 4E). Thus, the LED package substrate 10a is manufactured.

続いて、支持フィルム１４の剥離後、搭載領域１１ａにＬＥＤチップ２を搭載し、ＬＥＤチップ２ａの電極（図示略）とボンディング領域１１ｂとをワイヤ３により電気的に接続する（図４（ｆ））。なお、本実施形態においては、支持フィルム１４を剥離する工程の後にＬＥＤチップ２ａを実装する工程を設けているが、工程の順序を変更して、実装する工程の後に、剥離する工程を設けてもよい。   Subsequently, after the support film 14 is peeled off, the LED chip 2 is mounted on the mounting region 11a, and the electrode (not shown) of the LED chip 2a and the bonding region 11b are electrically connected by the wire 3 (FIG. 4F). ). In addition, in this embodiment, although the process of mounting LED chip 2a is provided after the process of peeling the support film 14, the order of the process is changed, and the process of peeling is provided after the mounting process. Also good.

最後に、搭載されたＬＥＤチップ２ａを封止するように、蛍光液体を含む樹脂を塗布し封止樹脂４を形成して、本実施形態のＬＥＤパッケージ１ａを製造する（図４（ｇ））。   Finally, a resin containing a fluorescent liquid is applied to form a sealing resin 4 so as to seal the mounted LED chip 2a, and the LED package 1a of this embodiment is manufactured (FIG. 4G). .

（ＱＦＮパッケージ用基板およびＱＦＮパッケージ）
上記実施形態においては、半導体素子としてＬＥＤチップを用いる場合について説明したが、半導体素子として半導体チップを用いることもできる。図５および図６は半導体素子として半導体チップを用いた場合を示しており、図５は本発明の一実施形態に係るＱＦＮパッケージ用基板の断面図を示し、図６は本発明の一実施形態に係るＱＦＮパッケージの断面図を示す。以下では、ＱＦＮパッケージ用基板およびＱＦＮパッケージについて上記ＬＥＤパッケージと異なる点を主に説明する。 (QFN package substrate and QFN package)
In the above embodiment, the case where the LED chip is used as the semiconductor element has been described. However, a semiconductor chip can also be used as the semiconductor element. 5 and 6 show a case where a semiconductor chip is used as a semiconductor element, FIG. 5 shows a cross-sectional view of a substrate for a QFN package according to an embodiment of the present invention, and FIG. 6 shows an embodiment of the present invention. Sectional drawing of the QFN package which concerns on is shown. Hereinafter, the difference between the QFN package substrate and the QFN package from the LED package will be mainly described.

ＱＦＮパッケージ用基板１０ｂは、図５に示すように、上記ＬＥＤパッケージ用基板１０ａと同様に、搭載領域１１ａおよびボンディング領域１１ｂを有するリードフレーム１１を備えており、隙間１６には液状樹脂が硬化した樹脂層１２が形成されている。ＱＦＮパッケージ１ｂは、ＱＦＮパッケージ用基板１０ｂの搭載領域１１ａに半導体素子２としての半導体チップ２ｂが搭載され、ボンディング領域１１ｂとワイヤ３により電気的に接続されている。リードフレーム１１のもう一方の面（図中の下面）は、外部配線基板に接続するための実装用の端子となる。また、リードフレーム１１の表面に露出する面にはメッキ層１３が形成されているが、メッキ層１３に用いる貴金属としては、例えば、金、ニッケル、パラジウムを組み合わせて、または単体で使用することができる。   As shown in FIG. 5, the QFN package substrate 10b includes a lead frame 11 having a mounting region 11a and a bonding region 11b, similar to the LED package substrate 10a. The liquid resin is cured in the gap 16. A resin layer 12 is formed. In the QFN package 1b, the semiconductor chip 2b as the semiconductor element 2 is mounted on the mounting region 11a of the QFN package substrate 10b, and is electrically connected to the bonding region 11b by the wire 3. The other surface (the lower surface in the drawing) of the lead frame 11 serves as a mounting terminal for connection to the external wiring board. A plated layer 13 is formed on the surface exposed on the surface of the lead frame 11. As the noble metal used for the plated layer 13, for example, gold, nickel, palladium can be used in combination or as a single body. it can.

ＱＦＮパッケージ１ｂの製造方法は図７に示す工程で製造される。本実施形態の製造方法には、ＱＦＮパッケージ用基板１０ｂの製造工程が含まれている。   The manufacturing method of the QFN package 1b is manufactured by the process shown in FIG. The manufacturing method of this embodiment includes a manufacturing process of the QFN package substrate 10b.

まず、支持フィルム１４に貼り合わされた銅箔１５をフォトリソグラフィ技術によりエッチングして、支持フィルム１４をもう一方の面に備えたリードフレーム１１を形成する（図７（ａ）、図７（ｂ））。スクリーン印刷によりリードフレーム１１の一方の面の所定領域に液状樹脂１２’としての熱硬化性樹脂を塗布し、硬化することで樹脂層１２を形成する（図７（ｃ））。リードフレーム１１から支持フィルム１４を剥離することでリードフレーム１１のもう一方の面を露出させる。露出した面は、外部基板に接続するための実装用の端子となる（図７（ｄ））。表面に露出する搭載領域１１ａ、ボンディング領域１１ｂおよびリードフレーム１１の裏面側（図中の下方）にメッキ処理を行い、メッキ層１３を形成する。メッキ処理においては、下地層となるニッケルメッキを行った後に、金メッキを施す。ニッケルメッキと金メッキとの間にパラジウムメッキを介在させてもよい（図７（ｅ））。メッキ処理後、搭載領域１１ａに半導体チップ２ｂを搭載し、半導体チップ２ｂの接続端子（図示略）とボンディング領域１１ｂとをワイヤ３により電気的に接続する（図７（ｆ））。最後に、搭載された半導体チップ２ｂを封止するように、モールド樹脂を塗布し封止樹脂４を形成して、本実施形態のＱＦＮパッケージ１ｂを製造する（図７（ｇ））。   First, the copper foil 15 bonded to the support film 14 is etched by photolithography to form the lead frame 11 having the support film 14 on the other surface (FIGS. 7A and 7B). ). A thermosetting resin as a liquid resin 12 ′ is applied to a predetermined region on one surface of the lead frame 11 by screen printing and cured to form the resin layer 12 (FIG. 7C). By peeling the support film 14 from the lead frame 11, the other surface of the lead frame 11 is exposed. The exposed surface becomes a mounting terminal for connection to the external substrate (FIG. 7D). A plating process is performed on the mounting area 11a exposed on the front surface, the bonding area 11b, and the back side of the lead frame 11 (downward in the figure) to form a plating layer 13. In the plating process, gold plating is performed after nickel plating as an underlayer. Palladium plating may be interposed between nickel plating and gold plating (FIG. 7 (e)). After the plating process, the semiconductor chip 2b is mounted on the mounting area 11a, and the connection terminals (not shown) of the semiconductor chip 2b and the bonding area 11b are electrically connected by the wire 3 (FIG. 7 (f)). Finally, a mold resin is applied to form a sealing resin 4 so as to seal the mounted semiconductor chip 2b, and the QFN package 1b of this embodiment is manufactured (FIG. 7G).

なお、上記実施形態においては、支持フィルム１４を剥離する工程の後に半導体チップ２ｂを実装する工程を設けているが、工程の順序を変更して実装する工程後に剥離する工程を設けてもよい。また、実装用の装置構造に合わせて、長尺のＱＦＮパッケージ用基板１０ｂを搬送して半導体チップ２ｂを実装してもよいし、短冊状に切断したＱＦＮパッケージ用基板１０ｂを用いてもよい。   In addition, in the said embodiment, although the process of mounting the semiconductor chip 2b is provided after the process of peeling the support film 14, you may provide the process of peeling after the process of mounting by changing the order of a process. Further, according to the mounting device structure, the long QFN package substrate 10b may be transported to mount the semiconductor chip 2b, or a QFN package substrate 10b cut into a strip shape may be used.

（本実施形態の効果）
本実施形態によれば、以下に示す１つまたは複数の効果を奏する。 (Effect of this embodiment)
According to the present embodiment, one or more effects shown below are produced.

本実施形態において、リードフレームの隙間を充填する樹脂層は、液状樹脂が硬化して形成される。液状樹脂は、塗布する際には低い温度であり、リードフレームの微細なパターン部分に対する熱的負荷が小さい。また、液状樹脂は、隙間への充填の際に充填する圧力を必要としないので微細なパターン部分に余分な機械的負荷をかけない。このため、薄く機械的強度の低いリードフレームの場合であっても、変形を生じることなく、樹脂層を形成することができる。すなわち、リードフレームの厚さが限定されず、薄型の半導体パッケージ用基板とすることができる。   In this embodiment, the resin layer that fills the gaps in the lead frame is formed by curing the liquid resin. The liquid resin has a low temperature when applied, and the thermal load on the fine pattern portion of the lead frame is small. Further, since the liquid resin does not require a pressure for filling the gap, an extra mechanical load is not applied to the fine pattern portion. For this reason, even in the case of a thin lead frame having low mechanical strength, the resin layer can be formed without causing deformation. That is, the thickness of the lead frame is not limited, and a thin semiconductor package substrate can be obtained.

また、本実施形態においては液状樹脂を硬化させて樹脂層を形成するため、従来のモールド加工により樹脂層を形成する場合と比較して、モールド加工により生じるバリなどの残留物を除去する工程を省略し、製造コストを低減することができる。しかも、モールド金型などの高価な治具を用いる必要性がなく、製造コストを低減することができる。   Further, in the present embodiment, since the liquid resin is cured to form the resin layer, a process of removing residues such as burrs generated by the molding process compared to the case where the resin layer is formed by the conventional molding process. It can be omitted and the manufacturing cost can be reduced. In addition, there is no need to use an expensive jig such as a mold, and the manufacturing cost can be reduced.

また、半導体パッケージ用基板はリードフレームを有するため、高価なプリント基板を有するプリント基板パッケージと比較して、安価な半導体パッケージ用基板とすることができる。   Further, since the semiconductor package substrate has a lead frame, the semiconductor package substrate can be made cheaper than a printed substrate package having an expensive printed substrate.

また、本実施形態において、リードフレームのもう一方の面に、剥離可能な支持フィルムを備えることが好ましい。この構成によれば、支持フィルムを備えるため、半導体パッケージ用基板の製造中の機械的強度を向上し、取り扱い性を向上することができる。また、液状樹脂の液漏れを防止し、塗布によって樹脂層を形成することができる。しかも、製造後には、支持フィルムを剥離することができるため、薄型の半導体パッケージ用基板とすることができる。   Moreover, in this embodiment, it is preferable to provide a peelable support film on the other surface of the lead frame. According to this configuration, since the support film is provided, the mechanical strength during manufacture of the semiconductor package substrate can be improved, and the handleability can be improved. Moreover, the liquid resin can be prevented from leaking and the resin layer can be formed by coating. And since a support film can be peeled after manufacture, it can be set as a thin substrate for semiconductor packages.

また、本実施形態において、リードフレームの厚さが３５μｍ以上１００μｍ以下であることが好ましい。この構成によれば、薄型であるとともに、放熱性に優れる半導体パッケージとすることができる。   In the present embodiment, the lead frame preferably has a thickness of 35 μm or more and 100 μm or less. According to this configuration, the semiconductor package can be thin and has excellent heat dissipation.

また、本実施形態において、露出した搭載領域およびボンディング領域にメッキ層を備えることが好ましい。この構成によれば、リードフレーム全面にメッキ層を有さないため、メッキ層の形成領域が少なく、安価な半導体パッケージ用基板および半導体パッケージとすることができる。
また、樹脂層を形成する工程の後にメッキ層の形成工程を設けることで、メッキ層の形成領域を少なくして、メッキに用いる貴金属の使用量を減少し製造コストを低減することができる。 Moreover, in this embodiment, it is preferable to provide a plating layer in the exposed mounting area and bonding area. According to this configuration, since there is no plating layer on the entire surface of the lead frame, an area for forming the plating layer is small, and an inexpensive semiconductor package substrate and semiconductor package can be obtained.
Also, by providing a plating layer forming step after the resin layer forming step, the plating layer forming area can be reduced, the amount of noble metal used for plating can be reduced, and the manufacturing cost can be reduced.

また、本実施形態において、スクリーン印刷によって液状樹脂が塗布されることが好ましい。スクリーン印刷によれば、バリなどの残留物を生じることなく、樹脂層を形成することができる。   Moreover, in this embodiment, it is preferable that liquid resin is apply | coated by screen printing. According to the screen printing, the resin layer can be formed without generating a residue such as burrs.

なお、上記実施形態においては、搭載領域およびボンディング領域を囲むリフレクタがない場合の半導体パッケージ用基板について説明したが、リフレクタを設けることも可能である。また、上記実施形態においてはＱＦＮパッケージ用基板について説明したが、ＳＯＮパッケージ用基板についても同様に製造可能である。   In the above-described embodiment, the semiconductor package substrate in the case where there is no reflector surrounding the mounting region and the bonding region has been described. However, a reflector may be provided. In the above embodiment, the QFN package substrate has been described. However, the SON package substrate can be manufactured in the same manner.

１ 半導体パッケージ
１ａ ＬＥＤパッケージ
１ｂ ＱＦＮパッケージ
２ 半導体素子
２ａ ＬＥＤチップ
２ｂ 半導体チップ
３ ワイヤ
４ 封止樹脂
１０ 半導体パッケージ用基板
１０ａ ＬＥＤパッケージ用基板
１０ｂ ＱＦＮパッケージ用基板
１１ リードフレーム
１１ａ 搭載領域
１１ｂ ボンディング領域
１２ 樹脂層
１２’ 液状樹脂
１３ メッキ層
１４ 支持フィルム
１６ 隙間 DESCRIPTION OF SYMBOLS 1 Semiconductor package 1a LED package 1b QFN package 2 Semiconductor element 2a LED chip 2b Semiconductor chip 3 Wire 4 Sealing resin 10 Semiconductor package substrate 10a LED package substrate 10b QFN package substrate 11 Lead frame 11a Mounting area 11b Bonding area 12 Resin Layer 12 'Liquid resin 13 Plating layer 14 Support film 16 Gap

Claims (9)

半導体素子が搭載される搭載領域と、前記半導体素子と電気的に接続されるボンディング領域と、を一方の面に備えるリードフレームを有する半導体パッケージ用基板であって、
前記搭載領域および前記ボンディング領域が露出するように前記リードフレームの前記一方の面を被覆するとともに前記搭載領域と前記ボンディング領域との隙間を充填する樹脂層を備え、
前記樹脂層は液状樹脂が硬化して形成されること
を特徴とする半導体パッケージ用基板。 A semiconductor package substrate having a lead frame having a mounting area on which a semiconductor element is mounted and a bonding area electrically connected to the semiconductor element on one surface,
A resin layer covering the one surface of the lead frame so that the mounting region and the bonding region are exposed and filling a gap between the mounting region and the bonding region;
The substrate for a semiconductor package, wherein the resin layer is formed by curing a liquid resin. 請求項１に記載の半導体パッケージ用基板において、
前記リードフレームのもう一方の面に、剥離可能な支持フィルムを備えること
を特徴とする半導体パッケージ用基板。 The semiconductor package substrate according to claim 1,
A semiconductor package substrate comprising a peelable support film on the other surface of the lead frame. 請求項１または２に記載の半導体パッケージ用基板において、
前記リードフレームの厚さが３５μｍ以上１００μｍ以下であること
を特徴とする半導体パッケージ用基板。 The semiconductor package substrate according to claim 1 or 2,
A semiconductor package substrate, wherein the lead frame has a thickness of 35 μm or more and 100 μm or less. 請求項１〜３のいずれかに記載の半導体パッケージ用基板において、
露出した前記搭載領域および前記ボンディング領域のみにメッキ層を備えること
を特徴とする半導体パッケージ用基板。 The semiconductor package substrate according to any one of claims 1 to 3,
A substrate for a semiconductor package, comprising a plating layer only in the exposed mounting region and bonding region. 請求項１〜４のいずれかに記載の半導体パッケージ用基板と、前記半導体パッケージ用基板に実装される半導体素子と、を備えることを特徴とする半導体パッケージ。   A semiconductor package comprising: the semiconductor package substrate according to claim 1; and a semiconductor element mounted on the semiconductor package substrate. 半導体素子が搭載される搭載領域と、前記半導体素子と電気的に接続されるボンディング領域と、を一方の面に備えるリードフレームを有する半導体パッケージ用基板の製造方法であって、
剥離可能な支持フィルムをもう一方の面に備えた前記リードフレームを準備する工程と、
前記搭載領域および前記ボンディング領域が露出するように前記リードフレームの前記一方の面に液状樹脂を塗布するとともに前記搭載領域と前記ボンディング領域との隙間を充填する工程と、
前記液状樹脂を硬化させて樹脂層を形成する工程と、を有すること
を特徴とする半導体パッケージ用基板の製造方法。 A method for manufacturing a substrate for a semiconductor package having a lead frame having a mounting region on which a semiconductor element is mounted and a bonding region electrically connected to the semiconductor element on one surface,
Preparing the lead frame with a peelable support film on the other side;
Applying a liquid resin to the one surface of the lead frame so that the mounting region and the bonding region are exposed, and filling a gap between the mounting region and the bonding region;
And a step of curing the liquid resin to form a resin layer. 請求項６に記載の半導体パッケージ用基板の製造方法において、
前記樹脂層を形成する工程の後、露出した前記搭載領域および前記ボンディング領域にメッキ層を形成する工程を有すること
を特徴とする半導体パッケージ用基板の製造方法。 In the manufacturing method of the board | substrate for semiconductor packages of Claim 6,
A method of manufacturing a substrate for a semiconductor package, comprising a step of forming a plating layer in the exposed mounting region and the bonding region after the step of forming the resin layer. 請求項６または７に記載の半導体パッケージ用基板の製造方法において、
前記液状樹脂をスクリーン印刷により塗布すること
を特徴とする半導体パッケージ用基板の製造方法。 In the manufacturing method of the board | substrate for semiconductor packages of Claim 6 or 7,
A method for producing a substrate for a semiconductor package, wherein the liquid resin is applied by screen printing. 半導体素子が搭載される搭載領域と、前記半導体素子と電気的に接続されるボンディング領域と、を一方の面に備えるリードフレームを有する半導体パッケージの製造方法であって、
剥離可能な支持フィルムをもう一方の面に備えた前記リードフレームを準備する工程と
、
前記搭載領域および前記ボンディング領域が露出するように前記リードフレームの前記一方の面に液状樹脂を塗布して、前記搭載領域と前記ボンディング領域との前記隙間を充填する工程と、
前記液状樹脂を硬化させて樹脂層を形成する工程と、を有すること
を特徴とする半導体パッケージの製造方法。 A method for manufacturing a semiconductor package having a lead frame including a mounting region on which a semiconductor element is mounted and a bonding region electrically connected to the semiconductor element on one surface,
Preparing the lead frame with a peelable support film on the other side;
Applying a liquid resin to the one surface of the lead frame so as to expose the mounting region and the bonding region, and filling the gap between the mounting region and the bonding region;
And a step of curing the liquid resin to form a resin layer.
JP2011284331A 2011-12-26 2011-12-26 Substrate for semiconductor package, semiconductor package, and method of manufacturing substrate for semiconductor package and semiconductor package Pending JP2013135077A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011284331A JP2013135077A (en) 2011-12-26 2011-12-26 Substrate for semiconductor package, semiconductor package, and method of manufacturing substrate for semiconductor package and semiconductor package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011284331A JP2013135077A (en) 2011-12-26 2011-12-26 Substrate for semiconductor package, semiconductor package, and method of manufacturing substrate for semiconductor package and semiconductor package

Publications (1)

Publication Number Publication Date
JP2013135077A true JP2013135077A (en) 2013-07-08

Family

ID=48911582

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011284331A Pending JP2013135077A (en) 2011-12-26 2011-12-26 Substrate for semiconductor package, semiconductor package, and method of manufacturing substrate for semiconductor package and semiconductor package

Country Status (1)

Country Link
JP (1) JP2013135077A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103489794A (en) * 2013-09-29 2014-01-01 华进半导体封装先导技术研发中心有限公司 Method for improving lead frame hardness in QFN packaging lead frame manufacturing technology
WO2020044656A1 (en) * 2018-08-28 2020-03-05 サンコール株式会社 Bus bar assembly and method of manufacturing same

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103489794A (en) * 2013-09-29 2014-01-01 华进半导体封装先导技术研发中心有限公司 Method for improving lead frame hardness in QFN packaging lead frame manufacturing technology
WO2020044656A1 (en) * 2018-08-28 2020-03-05 サンコール株式会社 Bus bar assembly and method of manufacturing same
JP2020035824A (en) * 2018-08-28 2020-03-05 サンコール株式会社 Bus bar assembly and manufacturing method therefor
JP7142517B2 (en) 2018-08-28 2022-09-27 サンコール株式会社 Busbar assembly and manufacturing method thereof

Similar Documents

Publication Publication Date Title
JP5038623B2 (en) Optical semiconductor device and manufacturing method thereof
TWI528508B (en) Method for manufacturing ceramic package structure of high power light emitting diode
TWI420695B (en) Compound semiconductor device package module structure and fabricating method thereof
EP2479810B1 (en) Light-emitting device package and method of manufacturing the same
JP4910220B1 (en) LED module device and manufacturing method thereof
CN102263194A (en) Semiconductor packaging and method for manufacturing same
JP5860289B2 (en) Manufacturing method of LED device
JP2008270733A (en) Packaging method of led with high heat conducting efficiency and its structure
JP5940799B2 (en) Electronic component mounting package, electronic component package, and manufacturing method thereof
JP2012033855A (en) Led module, led package, wiring board, and manufacturing method therefor
JP2009524930A (en) Light emitting diode package and manufacturing method thereof
JP4914998B1 (en) LED module device and manufacturing method thereof
KR101181224B1 (en) Led package and fabricating method of the same
TW201511347A (en) LED package structure and manufacturing method thereof
JP2014146763A (en) Lead frame, lead fame with resin, multifaceted body of lead frame, multifaceted body of lead frame with resin, optical semiconductor device, multifaceted body of optical semiconductor device
JP2014082408A (en) Lead frame for led light-emitting element, manufacturing method therefor and led package using the same
JP2006100753A (en) Semiconductor module and its manufacturing method
KR101051690B1 (en) Optical package and manufacturing method of the same
JP2013135077A (en) Substrate for semiconductor package, semiconductor package, and method of manufacturing substrate for semiconductor package and semiconductor package
JP2014192211A (en) Lead frame for led light emitting element, method of manufacturing the same, and method of manufacturing led package
JP2012104542A (en) Lead frame for led light-emitting element, led package using the same and manufacturing method therefor
JP2015038902A (en) Led module device and manufacturing method of the same
KR101129002B1 (en) Optical package and manufacturing method of the same
KR101146659B1 (en) Optical package and manufacturing method of the same
KR101158497B1 (en) Tape type light package and manufacturing method of the same

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20130628