KR101158497B1 - Tape type light package and manufacturing method of the same - Google Patents

Tape type light package and manufacturing method of the same Download PDF

Info

Publication number
KR101158497B1
KR101158497B1 KR1020100046346A KR20100046346A KR101158497B1 KR 101158497 B1 KR101158497 B1 KR 101158497B1 KR 1020100046346 A KR1020100046346 A KR 1020100046346A KR 20100046346 A KR20100046346 A KR 20100046346A KR 101158497 B1 KR101158497 B1 KR 101158497B1
Authority
KR
South Korea
Prior art keywords
circuit pattern
package
tape type
forming
pattern layer
Prior art date
Application number
KR1020100046346A
Other languages
Korean (ko)
Other versions
KR20110126860A (en
Inventor
백지흠
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020100046346A priority Critical patent/KR101158497B1/en
Priority to PCT/KR2011/001461 priority patent/WO2011136470A2/en
Priority to TW100107308A priority patent/TWI542031B/en
Publication of KR20110126860A publication Critical patent/KR20110126860A/en
Application granted granted Critical
Publication of KR101158497B1 publication Critical patent/KR101158497B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)

Abstract

본 발명은, 도전성 재료로 이루어진 회로패턴층상에 형성되며, 홀을 포함하는 절연층; 상기 홀에 의해 노출된 회로패턴층 중 다이패드부에 부착된 광소자와 상기 광소자와 전기적으로 연결되는 연결부; ; 및 상기 광소자 및 연결부를 매립하는 수지부를 포함하는 것을 특징으로 하는 테이프 타입 광 패키지 및 그 제조 방법에 관한 것이다. 이에 의해, 기존의 리드 프레임 방식에 따른 패키지를 테이프 기판을 이용한 패키지를 형성함으로써 전체 패키지의 부피 및 두께를 줄일 수 있다. 또한, 점발광 방식에서 면발광 방식의 패키지 형성이 가능하도록 하여 집적도가 높은 패키지 생산이 가능하다. 더욱이, 캡슐화와 렌즈를 동시에 제작하여 원가를 낮추고 공정을 단순화하여 생산성을 높일 수 있다.The present invention is formed on a circuit pattern layer made of a conductive material, the insulating layer including a hole; An optical element attached to the die pad part of the circuit pattern layer exposed by the hole and a connection part electrically connected to the optical element; ; And it relates to a tape type optical package and a manufacturing method thereof comprising a resin portion for embedding the optical element and the connecting portion. As a result, by forming a package using a tape substrate in the package according to the existing lead frame method, it is possible to reduce the volume and thickness of the entire package. In addition, it is possible to form a package of the surface emitting method in the point emission method is possible to produce a package of high integration. Moreover, encapsulation and lenses can be manufactured simultaneously to reduce costs and simplify the process to increase productivity.

Description

테이프 타입 광 패키지 및 그 제조 방법 {TAPE TYPE LIGHT PACKAGE AND MANUFACTURING METHOD OF THE SAME}Tape type optical package and manufacturing method thereof {TAPE TYPE LIGHT PACKAGE AND MANUFACTURING METHOD OF THE SAME}

본 발명은 광 패키지 및 그 제조 방법에 관한 것으로서, 더욱 상세하게는, 패키지의 부피 및 두께를 줄이고 집적도가 높은 테이프 타입 광 패키지 및 그 제조 방법에 관한 것이다.The present invention relates to an optical package and a method of manufacturing the same, and more particularly, to a tape type optical package and a method of manufacturing the tape type optical package having a high degree of integration and reducing the volume and thickness of the package.

발광 다이오드(diode)는 순방향으로 전압을 가했을 때 발광하는 반도체 소자이다. LED (Light Emitting Diode, 엘이디) 라고도 불린다. 발광 원리는 전계 발광 효과를 이용하고 있다. 또한, 수명도 백열전구보다 상당히 길다. 발광색은 사용되는 재료에 따라서 다르며 자외선 영역에서 가시광선, 적외선 영역까지 발광하는 것을 제조할 수 있다. 일리노이 대학의 닉 호로니악이 1962년에 최초로 개발하였다. 또한, 오늘날까지 여러 가지 용도로 사용되었으며 향후 형광등이나 전구를 대체할 광원으로 기대되고 있다.A light emitting diode is a semiconductor device that emits light when a voltage is applied in the forward direction. Also called LED (Light Emitting Diode). The luminous principle utilizes the electroluminescent effect. In addition, the service life is considerably longer than incandescent bulbs. The emission color varies depending on the material used, and it can be produced to emit light from the ultraviolet region to the visible and infrared region. It was first developed in 1962 by Nick Horoniak of the University of Illinois. In addition, it has been used for various purposes to this day and is expected to be a light source to replace a fluorescent lamp or a bulb in the future.

도 1a은 종래 기술의 일 실시형태에 따른 광 패키지의 단면도를 나타낸다. 도 1a를 참조하면, 광 패키지는 발광하는 GaN 화학물 광소자에 골드 와이어 (102) 본딩을 통해 도선을 통전시켜 주며 하부에 히트싱크 (10)를 형성하여 열방출을 할 수 있도록 구성된다. 또한, 외부 지지대 및 광 패키지 부분에 금속 리드 (20)를 와이어 본딩을 통해 전기를 가해주고 빛이 날 수 있는 구조로 되어 있다. 이러한 구조는 개별 광소자 (60)마다 하나의 패키지의 형태를 이루고 있다.1A shows a cross-sectional view of an optical package according to one embodiment of the prior art. Referring to FIG. 1A, an optical package is configured to conduct conductive wires through bonding gold wires 102 to a light emitting GaN chemical optical device, and to form heat sinks 10 at a lower portion thereof to enable heat emission. In addition, the external support and the optical package portion has a structure that can be applied to the light by applying electricity to the metal lead 20 through wire bonding. This structure is in the form of one package for each optical element 60.

이와 같은 종래의 광 패키지는 리드 프레임 타입의 패키지 형태를 이루고 있다. 그러나 리드 프레임 타입은 패키지 효용 영역이 높지 않아 광소자를 집적화하기 힘들며 광소자 사이즈 대비 패키지 사이즈가 상대적으로 크기 때문에 부품화하여 실제품에 장착시 제품의 두께나 외곽 면적이 커질 수 밖에 없다.Such a conventional optical package forms a lead frame type package. However, the lead frame type does not have a high package utilization area, making it difficult to integrate optical devices. Since the package size is relatively large compared to the optical device size, the lead frame type has a large thickness and an outer area when it is mounted on a real product.

또한, 광소자에서 발생된 열을 방출하기 위해 별도로 하부의 히트 싱크가 필요하여 그 만큼 두께 및 부피가 증가하게 된다.In addition, in order to dissipate heat generated in the optical device, a separate heat sink is required, thereby increasing thickness and volume.

도 1b는 종래 기술의 또 다른 실시형태에 따른 광 패키지의 단면도를 나타낸다. 도 1b을 참조하면, 와이어 (102) 본딩을 보호하는 캡슐화 공정에서 형광체 및 수지 복합체를 도포한 후에 빛에 직진성과 광효율을 높이기 위해 플라스틱 렌즈 (25)를 사용한다. 이는 전술한 광 패키지의 소형화의 한계의 원인으로 작용하며, 공정상 비용 문제를 발생시킨다.1B shows a cross-sectional view of an optical package according to another embodiment of the prior art. Referring to FIG. 1B, the plastic lens 25 is used to increase the straightness and the light efficiency after applying the phosphor and the resin composite in the encapsulation process of protecting the wire 102 bonding. This acts as a cause of the limitation of the miniaturization of the optical package described above, and causes a cost problem in the process.

따라서, 더욱 저렴한 비용으로 더욱 소형화된 광 패키지를 제조할 수 있는 기술이 필요하다.Therefore, there is a need for a technique that can produce a smaller optical package at a lower cost.

본 발명은 상술한 문제를 해결하기 위하여 안출된 것으로, 본 발명의 목적은, 더욱 저렴한 비용으로 광 패키지 자체의 부피를 줄이고 최종 제품의 두께 및 외각 부피를 줄임에 따라 소형화 및 집적화가 가능한 테이프 타입 광 패키지 및 그 제조 방법을 제공하는 데 있다.SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned problems, and an object of the present invention is to reduce the volume of the optical package itself at a lower cost, and to reduce the thickness and the outer volume of the final product, thereby miniaturizing and integrating the tape type optical fiber. It is to provide a package and a method of manufacturing the same.

본 발명에 따른 테이프 타입 광 패키지의 구조는, 도전성 재료로 이루어진 회로패턴층상에 형성되며, 홀을 포함하는 절연층; 상기 홀에 의해 노출된 회로패턴층 중 다이패드부에 부착된 광소자와 상기 광소자와 전기적으로 연결되는 연결부; 및 상기 광소자 및 연결부를 매립하는 수지부를 포함하는 것을 특징으로 하여, 리드 프레임을 사용하지 않고 테이프 타입의 절연막을 사용하여 광 패키지의 소형화 및 집적화를 실현할 수 있다.A structure of a tape type optical package according to the present invention includes: an insulating layer formed on a circuit pattern layer made of a conductive material and including a hole; An optical element attached to the die pad part of the circuit pattern layer exposed by the hole and a connection part electrically connected to the optical element; And a resin portion filling the optical element and the connecting portion, and it is possible to realize miniaturization and integration of the optical package using a tape type insulating film without using a lead frame.

특히, 상기 테이프 타입 광 패키지는, 상기 절연층상에 형성되며, 상기 광소자 및 연결부 주위를 감싸도록 격벽을 이루는 솔더 레지스트층을 더 포함하며, 상기 수지부는, 상기 솔더 레지스트층의 격벽 내부에 형성될 수 있다.In particular, the tape type optical package further includes a solder resist layer formed on the insulating layer and forming a partition wall so as to surround the optical device and the connection part, and the resin part is formed inside the partition wall of the solder resist layer. Can be.

여기서, 상기 도전성 재료는 구리이며, 이 경우, 상기 회로패턴층의 외면은 금으로 도금되며, 상기 연결부의 재료는 금인 것이 바람직하다.Here, the conductive material is copper, in this case, the outer surface of the circuit pattern layer is plated with gold, the material of the connecting portion is preferably gold.

또한, 상기 절연 테이프는 폴리이미드 필름 (polyimide film)을 사용할 수 있다. In addition, the insulating tape may be a polyimide film (polyimide film).

그리고 상기 수지부의 재료는 형광체 및 투명 레진을 포함하며, 이 경우, 상기 투명 레진의 재료는 실리콘 (Si)인 것이 바람직하다.The material of the resin portion includes a phosphor and a transparent resin, and in this case, the material of the transparent resin is preferably silicon (Si).

특히, 상기 수지부는 수평형상이거나, 렌즈 기능까지 할 수 있는 볼록 렌즈 형상일 수 있다.In particular, the resin portion may have a horizontal shape or a convex lens shape capable of functioning as a lens.

본 발명에 따른 테이프 타입 광 패키지 제조 방법은, (a) 절연층에 홀을 형성하는 단계; (b) 상기 절연층 아래에 도전성 재료로 이루어진 회로패턴층을 형성하는 단계; (c) 상기 홀에 의해 노출된 회로패턴층 중 다이패드 부분에 광소자를 부착하는 단계; (d) 상기 광소자와, 상기 다이패드부와 단락된 회로패턴층의 노출된 부분을 연결부를 통해 전기적으로 연결하는 단계; (e) 상기 광소자 및 연결부를 매립하는 수지부를 형성하는 단계를 포함하는 것을 특징으로 한다.The tape type optical package manufacturing method according to the present invention comprises the steps of: (a) forming a hole in the insulating layer; (b) forming a circuit pattern layer made of a conductive material under the insulating layer; (c) attaching an optical device to a die pad portion of the circuit pattern layer exposed by the hole; (d) electrically connecting the optical device and an exposed portion of the circuit pattern layer short-circuited with the die pad part through a connection part; (e) forming a resin part filling the optical device and the connection part.

특히, 상기 테이프 타입 광 패키지 제조 방법은, 상기 (b) 단계와 (c) 단계 사이에, 상기 홀에 의해 노출된 회로패턴층의 주위를 감싸도록 상기 절연층상에 격벽을 이루는 솔더 레지스트층을 형성하는 단계를 더 포함하고, 상기 (e) 단계는, 상기 솔더 레지스트층의 격벽 내부에 상기 광소자 및 연결부를 매립하도록 수지부를 형성하는 단계로 이루어질 수 있다.Particularly, in the tape type optical package manufacturing method, a solder resist layer forming a partition on the insulating layer is formed between the steps (b) and (c) to surround the circuit pattern layer exposed by the hole. The method may further include forming a resin part to fill the optical device and the connection part in the partition wall of the solder resist layer.

여기서, 상기 (a) 단계의 절연 테이프는 폴리이미드 필름 (polyimide film)인 것이 바람직하다.Here, the insulating tape of the step (a) is preferably a polyimide film (polyimide film).

또한, 상기 (b) 단계의 도전성 재료는 구리이며, 이 경우, 상기 (b) 단계는, 회로패턴층 외면을 금으로 도금하는 단계를 더 포함하며, 상기 (d) 단계의 연결부의 재료는 금인 것이 바람직하다.In addition, the conductive material of the step (b) is copper, in this case, the step (b) further comprises the step of plating the outer surface of the circuit pattern layer with gold, the material of the connection of the step (d) is gold It is preferable.

특히, 상기 (e) 단계는, 상기 솔더 레지스트층의 격벽 내부에 형광체 및 투명 레진을 도포하여 수지부를 형성하는 단계이며, 이 경우, 상기 (e) 단계는상기 수지부를 수평형상으로 형성하거나, 상기 형광체 및 투명 레진을 과도포하여 볼록 렌즈 형상의 수지부를 형성하는 단계인 것일 수도 있다.In particular, step (e) is a step of forming a resin part by applying a phosphor and a transparent resin inside the partition wall of the solder resist layer, in this case, the step (e) is to form the resin part in a horizontal shape or It may be a step of forming a convex lens-shaped resin portion by over-coating the phosphor and the transparent resin.

본 발명에 의하면, 기존의 리드 프레임 방식에 따른 패키지를 테이프 기판을 이용한 패키지로 형성함으로써 전체 패키지의 부피 및 두께를 줄일 수 있다. 또한, 점발광 방식에서 면발광 방식의 패키지 형성이 가능하도록 하여 집적도가 높은 패키지 생산이 가능하다. 더욱이, 캡슐화와 렌즈를 동시에 제작하여 원가를 낮추고 공정을 단순화하여 생산성을 높일 수 있다.According to the present invention, the volume and thickness of the entire package can be reduced by forming the package according to the conventional lead frame method into a package using a tape substrate. In addition, it is possible to form a package of the surface emitting method in the point emission method is possible to produce a package of high integration. Moreover, encapsulation and lenses can be manufactured simultaneously to reduce costs and simplify the process to increase productivity.

도 1a은 종래 기술의 일 실시형태에 따른 광 패키지의 단면도
도 1b는 종래 기술의 또 다른 실시형태에 따른 광 패키지의 단면도
도 2a은 본 발명의 일 실시형태에 따른 테이프 타입 광 패키지 제조 공
정의 단면도
도 2b는 종래 방식의 일 실시형태에 따른 광 패키지와 본 발명의 일 실
시형태에 따른 테이프 타입 광 패키지의 비교 단면도
도 3는 본 발명의 일 실시형태에 따른 테이프 타입 광 패키지의 집적도
를 더욱 상세히 나타내는 단면도 및 상면도
도 4a는 본 발명의 또 다른 실시형태에 따른 테이프 타입 광 패키지 제
조 공정의 단면도
도 4b는 종래 방식의 일 실시형태에 따른 광 패키지와 본 발명의 또 다
른 실시형태에 따른 테이프 타입 광 패키지의 비교 단면도
도 5는 본 발명의 또 다른 실시형태에 따른 테이프 타입 광 패키지의 집
적도를 더욱 상세히 나타내는 단면도 및 상면도1A is a cross-sectional view of an optical package according to one embodiment of the prior art
1B is a cross-sectional view of an optical package according to another embodiment of the prior art
2A is a tape type optical package manufacturing hole according to an embodiment of the present invention.
Definition Section
2B shows an optical package and one seal of the invention in accordance with one embodiment of the conventional scheme.
Comparative cross section of tape type optical package
3 is an integrated view of a tape type optical package according to an embodiment of the present invention.
Cross section and top view showing more details
Figure 4a is a tape type optical package agent according to another embodiment of the present invention
Cross section
4B illustrates another example of an optical package and an embodiment of the present invention.
Comparative cross section of a tape type optical package according to another embodiment
5 is a collection of a tape type optical package according to another embodiment of the present invention.
Cross section and top view showing the equatorial in more detail

이하에서는 첨부한 도면을 참조하여 테이프 타입 광 패키지 및 그 제조 방법에 대해서 상세히 설명한다. 다만, 실시형태를 설명함에 있어서, 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그에 대한 상세한 설명은 생략한다.Hereinafter, a tape type optical package and a manufacturing method thereof will be described in detail with reference to the accompanying drawings. In the following description, well-known functions or constructions are not described in detail to avoid unnecessarily obscuring the subject matter of the present invention.

도 2a은 본 발명의 일 실시형태에 따른 테이프 타입 광 패키지 제조 공정의 단면도이다. 도 2a 를 참조하면, 먼저 필름 형태의 절연층 (103), 예를 들어, 폴리이미드 필름 (polyimid film)을 준비하고(S1), 필름 형태의 절연층 (103)에 펀칭을 통해 홀 (105 및 106)을 형성한다 (S2). 더욱 상세하게는 이러한 홀 (105 및 106)은 광소자가 위치할 중앙 홀인 디바이스 홀 (105) 및 광소자에 전원을 공급하기 위해 연결부 (예를 들어, 와이어)가 통과될 비아홀 (106)을 포함한다. 그리고 구리 박판을 라미네이트한다 (S3). 이후, 여러 약품 처리를 통해 표면을 활성화시킨 후, 포토레지스트를 도포하고 노광 및 현상공정을 수행한다. 현상공정이 완료후 에칭 공정을 통해 필요한 회로를 형성하고 포토레지스트를 박리함으로써 회로패턴층 (104)을 형성한다 (S4). 그리고 회로패턴층 (104) 및 하부 비아홀 (105 및 106)영역에 골드 도금을 실시하여 본딩가능하도록 표면 처리하고, 필름 형태의 절연층 (103) 중, 본딩을 위한 표면 및 외부 전원 공급을 위한 홀을 제외하고 솔더레지스트를 도포한다 (S5). 구체적으로는, 회로패턴층 (104) 중 광소자가 부착될 부분인 다이패드부와, 이러한 광소자를 와이어를 통해 본딩할 부분의 회로패턴층 부분을 둘러싸도록 격벽을 형성하는 솔더레지스트층 (101)을 형성한다. 이와 같이 격벽을 형성하는 솔더레지스트층 (101)은 회로패턴층 (104)을 보호함과 동시에 형광체를 올릴 수 있는 SR 댐을 만들어 형광체를 수평으로 도포할 수 있게 한다. 이후, 절연성 필름 (103)면에 있는 광소자 (60)가 위치할 동박면, 즉 다이패드부에 기존 다이 본딩을 실시하여 광소자 (60)를 접합한다 (S6). 이후, 광소자 (60)의 전원을 공급하기 위해, 금을 재료로 한 와이어 (102)를 비아홀 (106)을 통해 다이패드부와 단락된 회로패턴층과 전기적으로 연결한다 (S7). 그리고 솔더 레지스트층 (101)의 격벽 내부에 광소자 (60) 및 와이어 (102)를 매립하도록 수지부 (100a)을 형성한다 (S8). 더욱 상세하게는 격벽을 형성하는 솔더레지스트층 (101) 내부의 경계면에 화이트 LED를 위해 제조된 형광체 및 투명 레진을 도포하여 수평 형상의 수지부 (100a)를 형성하여 광 패키지를 완성한다.2A is a cross-sectional view of a tape type optical package manufacturing process according to one embodiment of the present invention. Referring to FIG. 2A, first, an insulating layer 103 in the form of a film, for example, a polyimide film is prepared (S1), and a hole 105 and a punched through the insulating layer 103 in the form of a film. 106) (S2). More specifically, these holes 105 and 106 include a device hole 105, which is the central hole in which the optical element is to be located, and a via hole 106 through which a connection (e.g. wire) will be passed to power the optical element. . And a thin copper plate is laminated (S3). Then, after activating the surface through various chemical treatments, a photoresist is applied, and an exposure and development process are performed. After the development process is completed, the circuit pattern layer 104 is formed by forming the necessary circuit through the etching process and peeling off the photoresist (S4). The surface of the circuit pattern layer 104 and the lower via holes 105 and 106 is gold plated to be bonded to each other, and the surface of the insulating layer 103 in the form of a film for bonding and holes for external power supply. Except for applying a solder resist (S5). Specifically, the die pad portion, which is a portion of the circuit pattern layer 104 to which the optical element is attached, and the solder resist layer 101 forming a partition so as to surround the circuit pattern layer portion of the portion where the optical element is to be bonded through a wire. Form. As described above, the solder resist layer 101 forming the partition wall protects the circuit pattern layer 104 and simultaneously creates an SR dam capable of raising the phosphor so that the phosphor can be horizontally coated. Subsequently, the die 60 is bonded to the copper foil surface on which the optical device 60 on the insulating film 103 is to be positioned, that is, the die pad part to bond the optical device 60 (S6). Thereafter, in order to supply power to the optical device 60, the wire 102 made of gold material is electrically connected to the circuit pattern layer short-circuited with the die pad part via the via hole 106 (S7). And the resin part 100a is formed so that the optical element 60 and the wire 102 may be embedded in the partition of the soldering resist layer 101 (S8). More specifically, the phosphor and the transparent resin prepared for the white LED is applied to the interface inside the solder resist layer 101 forming the partition wall to form a horizontal resin portion 100a to complete the optical package.

도 2b는 종래 방식의 일 실시형태에 따른 광 패키지와 본 발명의 일 실시형태에 따른 테이프 타입 광 패키지의 비교 단면도이다. 도 2b에 도시된 바와 같이, 본 발명은 하부 히트 싱크 (10) 및 금속 리드부 (20)를 사용하지 않고, 필름 형태의 절연층 (103)과 하부의 회로패턴층 (104)을 통해 소형화 및 집적화된 광 패키지를 구현할 수 있다.2B is a cross-sectional view of an optical package according to an embodiment of the conventional method and a tape type optical package according to an embodiment of the present invention. As shown in FIG. 2B, the present invention can be miniaturized without using the lower heat sink 10 and the metal lead portion 20 through the insulating layer 103 in the form of a film and the lower circuit pattern layer 104. Integrated optical packages can be implemented.

도 2c는 본 발명의 일 실시형태에 따른 테이프 타입 광 패키지의 폴리이미드면 상면도 및 회로패턴부의 상면도를 나타낸다. 도 2c에 도시된 바와 같이 종래의 광 패키지의 상면도 (도 2b 의 우측그림) 에 비해 훨씬 뛰어난 집적도를 나타낸다.2C shows a top view of the polyimide surface and a top view of the circuit pattern portion of the tape type optical package according to the embodiment of the present invention. As shown in FIG. 2C, the top view of the conventional optical package (shown on the right side of FIG. 2B) shows a much higher degree of integration.

도 3는 본 발명의 일 실시형태에 따른 테이프 타입 광 패키지의 집적도를 더욱 상세히 나타내는 단면도 및 상면도이다. 도 3을 참조하면, 동일한 면적을 기준으로 패키지를 형성할 경우, 금속 리드부 (20) 및 하부 히트 싱크 (10)의 구조를 갖는 좌측의 종래의 광소자 배열에 비해, 우측의 본 발명은 매우 많은 양의 광 패키지가 형성됨을 보여준다. 3 is a cross-sectional view and a top view illustrating the degree of integration of a tape type optical package according to an embodiment of the present invention in more detail. Referring to FIG. 3, when the package is formed based on the same area, the present invention on the right side is very large compared to the conventional optical element array on the left side having the structure of the metal lead portion 20 and the lower heat sink 10. It is shown that a large amount of optical package is formed.

도 4a는 본 발명의 또 다른 실시형태에 따른 테이프 타입 광 패키지 제조 공정의 단면도이다. 도 2a 를 참조하면, 먼저 필름 형태의 절연층 (103), 예를 들어, 폴리이미드 필름 (polyimid film)을 준비하고(S1), 필름 형태의 절연층 (103)에 펀칭을 통해 홀 (105 및 106)을 형성한다 (S2). 더욱 상세하게는 이러한 홀 (105 및 106)은 광소자가 위치할 중앙 홀인 디바이스 홀 (105) 및 광소자에 전원을 공급하기 위해 와이어가 통과될 비아홀 (106)을 포함한다. 그리고 구리 박판을 라미네이트한다 (S3). 이후, 여러 약품 처리를 통해 표면을 활성화시킨 후, 포토레지스트를 도포하고 노광 및 현상공정을 수행한다. 현상공정이 완료후 에칭 공정을 통해 필요한 회로를 형성하고 포토레지스트를 박리함으로써 회로패턴층 (104)을 형성한다 (S4). 그리고 회로패턴층 (104) 및 하부 비아홀 (105 및 106)영역에 골드 도금을 실시하여 본딩가능하도록 표면 처리하고, 필름 형태의 절연층 (103) 중, 본딩을 위한 표면 및 외부 전원 공급을 위한 홀을 제외하고 솔더레지스트를 도포한다 (S5). 구체적으로는, 회로패턴층 (104) 중 광소자가 부착될 부분인 다이패드부와, 이러한 광소자를 와이어를 통해 본딩할 부분의 회로패턴층 부분을 둘러싸도록 격벽을 형성하는 솔더레지스트층 (101)을 형성한다. 이후, 필름 형태의 절연층 (103) 면에 있는 광소자 (60)가 위치할 동박면, 즉 다이패드부에 기존의 다이 본딩을 실시하여 광소자 (60)를 접합한다 (S6). 이후, 광소자 (60)의 전원을 공급하기 위해, 금을 재료로 한 와이어 (102)를 비아홀 (106)을 통해 다이패드부와 단락된 회로패턴층과 전기적으로 연결한다 (S7). 그리고 솔더 레지스트층 (101)의 격벽 내부에 광소자 (60) 및 와이어 (102)를 매립하도록 수지부 (100b)을 형성한다 (S8). 더욱 상세하게는 솔더 레지스트층(101)의 격벽 내부의 경계면에 화이트 LED를 위해 제조된 형광체 및 투명 레진을 과도포하여 볼록 렌즈 형상의 수지부 (100b)을 형성하여 광 패키지를 완성한다. 여기서 형광체 및 투명 레진을 과도포하는 경우 표면 장력으로 인해 도시된 바와 같은 볼록 렌즈 형상의 수지부가 형성된다. 이에 의해, 기존의 수지부 및 플라스틱 렌즈를 동시에 형성할 수 있다.4A is a cross-sectional view of a tape type optical package manufacturing process according to another embodiment of the present invention. Referring to FIG. 2A, first, an insulating layer 103 in the form of a film, for example, a polyimide film is prepared (S1), and a hole 105 and a punched through the insulating layer 103 in the form of a film. 106) (S2). More specifically, these holes 105 and 106 include a device hole 105, which is a central hole in which an optical element is to be located, and a via hole 106 through which wires will be passed to supply power to the optical element. And a thin copper plate is laminated (S3). Then, after activating the surface through various chemical treatments, a photoresist is applied, and an exposure and development process are performed. After the development process is completed, the circuit pattern layer 104 is formed by forming the necessary circuit through the etching process and peeling off the photoresist (S4). The surface of the circuit pattern layer 104 and the lower via holes 105 and 106 is gold plated to be bonded to each other, and the surface of the insulating layer 103 in the form of a film for bonding and holes for external power supply. Except for applying a solder resist (S5). Specifically, the die pad portion, which is a portion of the circuit pattern layer 104 to which the optical element is attached, and the solder resist layer 101 forming a partition so as to surround the circuit pattern layer portion of the portion where the optical element is to be bonded through a wire. Form. Subsequently, the optical device 60 is bonded by performing conventional die bonding on the copper foil surface on which the optical device 60 on the surface of the insulating layer 103 in the form of a film, that is, the die pad unit (S6). Thereafter, in order to supply power to the optical device 60, the wire 102 made of gold material is electrically connected to the circuit pattern layer short-circuited with the die pad part via the via hole 106 (S7). And the resin part 100b is formed so that the optical element 60 and the wire 102 may be embedded in the partition of the soldering resist layer 101 (S8). In more detail, the convex lens-shaped resin part 100b is formed by over-coating a phosphor and a transparent resin manufactured for a white LED on the interface inside the partition of the solder resist layer 101 to complete the optical package. In the case where the phosphor and the transparent resin are over-coated, a convex lens-shaped resin portion as shown is formed due to the surface tension. Thereby, the existing resin part and a plastic lens can be formed simultaneously.

도 4b는 종래 방식의 일 실시형태에 따른 광 패키지와 본 발명의 또 다른 실시형태에 따른 테이프 타입 광 패키지의 비교 단면도이다. 도 4b에 도시된 바와 같이, 본 발명은 하부 히트 싱크 (10) 및 금속 리드부 (20)를 사용하지 않고, 필름 형태의 절연층 (103)과 하부의 회로패턴층 (104)을 통해 소형화 및 집적화된 광 패키지를 구현할 수 있다. 더욱이, 빛의 직진성과 광효율을 높이기 위해, 수지부 및 플라스틱 렌즈의 기능을 동시에 갖는 수지부 (100b)가 더 형성되어 있다.4B is a comparative cross-sectional view of an optical package according to an embodiment of the conventional method and a tape type optical package according to another embodiment of the present invention. As shown in FIG. 4B, the present invention can be miniaturized without using the lower heat sink 10 and the metal lead portion 20 through the insulating layer 103 and the lower circuit pattern layer 104 in the form of a film. Integrated optical packages can be implemented. Furthermore, in order to increase the straightness and the light efficiency of the light, a resin portion 100b having the functions of the resin portion and the plastic lens at the same time is further formed.

도 4c는 본 발명의 또 다른 실시형태에 따른 테이프 타입 광 패키지의 폴리이미드면 상면도 및 회로패턴부의 상면도를 나타낸다. 도 4c에 도시된 바와 같이 종래의 광 패키지의 상면도 (도 4b 의 우측그림) 에 비해 훨씬 뛰어난 집적도를 나타낸다.4C is a top view of a polyimide surface and a top view of a circuit pattern portion of the tape type optical package according to another embodiment of the present invention. As shown in FIG. 4C, the top view of the conventional optical package (shown on the right side of FIG. 4B) shows a much higher degree of integration.

도 5는 본 발명의 또 다른 실시형태에 따른 테이프 타입 광 패키지의 집적도를 더욱 상세히 나타내는 단면도 및 상면도이다. 도 5를 참조하면, 동일한 면적을 기준으로 패키지를 형성할 경우, 금속 리드부 (10) 및 하부 히트 싱크 (20)의 구조를 갖는 좌측의 종래의 광소자 배열에 비해, 우측의 본 발명은 수지부 및 플라스틱 렌즈의 기능을 동시에 갖는 매우 많은 양의 광 패키지가 형성됨을 보여준다. 5 is a cross-sectional view and a top view illustrating in more detail an integration degree of a tape type optical package according to another embodiment of the present invention. Referring to FIG. 5, in the case of forming a package based on the same area, the present invention on the right side of the present invention may be compared with that of the conventional optical element array on the left side having the structure of the metal lead portion 10 and the lower heat sink 20. It is shown that a very large amount of optical package is formed which simultaneously functions as a branch and a plastic lens.

전술한 바와 같은 본 발명의 상세한 설명에서는 구체적인 실시예에 관해 설명하였다. 그러나 본 발명의 범주에서 벗어나지 않는 한도 내에서는 여러 가지 변형이 가능하다. 본 발명의 기술적 사상은 본 발명의 전술한 실시예에 국한되어 정해져서는 안 되며, 특허청구범위뿐만 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.In the foregoing detailed description of the present invention, specific examples have been described. However, various modifications are possible within the scope of the present invention. The technical spirit of the present invention should not be limited to the above-described embodiments of the present invention, but should be determined by the claims and equivalents thereof.

10: 히트 싱크 20: 금속 리드부
30: 스티치 본드 40: 실리콘 서브-마운트
50: 볼 본드 60: 광소자
70: 솔더볼 80: 볼 본드
90: 전기적/열적 전도성 에폭시 102: 금 와이어
100a: 수평 형상 수지부 100b: 볼록 렌즈 형상 수지부
101: 솔더 레지스트층 103: 절연층
104: 회로패턴층 105: 디바이스 홀
106: 비아홀 10: heat sink 20: metal lead portion
30: stitch bond 40: silicon sub-mount
50: ball bond 60: optical element
70: solder ball 80: ball bond
90: electrically / thermally conductive epoxy 102: gold wire
100a: horizontal shape resin part 100b: convex lens shape resin part
101: solder resist layer 103: insulating layer
104: circuit pattern layer 105: device hole
106: Via Hole

Claims (17)

구리로 이루어진 회로패턴층 상에 형성되고, 홀을 포함하며, 폴리이미드 필름(polyimide film)으로 이루어진 절연층;
상기 홀에 의해 노출된 회로패턴층 중 다이패드부에 부착된 광소자;
상기 광소자와 전기적으로 연결되고, 금을 포함하여 이루어진 연결부;
상기 절연층 상에 형성되며, 상기 광소자 및 상기 연결부 주위를 감싸도록 격벽을 이루는 솔더 레지스트층;
상기 솔더 레지스트층의 격벽 내부에 형성되어 상기 광소자와 상기 연결부를 매립하는 수지부; 를 포함하고,
상기 회로패턴층의 외면은 도금된 테이프 타입 광 패키지.
An insulating layer formed on a circuit pattern layer made of copper and including holes and made of a polyimide film;
An optical element attached to the die pad part of the circuit pattern layer exposed by the hole;
A connection part electrically connected to the optical device and including gold;
A solder resist layer formed on the insulating layer and forming a partition wall to surround the optical device and the connection part;
A resin part formed in the partition wall of the solder resist layer to fill the optical element and the connection part; Including,
The outer surface of the circuit pattern layer is plated tape type optical package.
삭제delete 삭제delete 제 1항에 있어서,
상기 회로패턴층의 외면은 금으로 도금된 테이프 타입 광 패키지.
The method of claim 1,
The outer surface of the circuit pattern layer is a gold plated tape type optical package.
삭제delete 제 1항에 있어서,
상기 수지부의 재료는 형광체 및 투명 레진을 포함하는 테이프 타입 광 패키지.
The method of claim 1,
The material of the resin portion is a tape type optical package comprising a phosphor and a transparent resin.
제 6항에 있어서,
상기 투명 레진의 재료는 실리콘 (Si)인 테이프 타입 광 패키지.
The method according to claim 6,
The tape-type optical package of the transparent resin is silicon (Si).
제 1항에 있어서,
상기 수지부는 수평형상인 테이프 타입 광 패키지.
The method of claim 1,
A tape type optical package having the resin portion in a horizontal shape.
제 1항에 있어서,
상기 수지부는 볼록 렌즈 형상인 테이프 타입 광 패키지.
The method of claim 1,
The resin portion is a tape type optical package having a convex lens shape.
(a) 폴리이미드 필름 (polyimide film)으로 이루어진 절연층에 홀을 형성하는 단계;
(b) 상기 절연층 아래에 구리로 이루어진 회로패턴층을 형성하고, 상기 회로패턴층 외면을 도금하는 단계;
(c) 상기 홀에 의해 노출된 회로패턴층 중 다이패드부 부분에 광소자를 부착하는 단계;
(d) 상기 광소자와, 상기 다이패드부와 단락된 회로패턴층의 노출된 부분을 금을 포함하여 이루어진 연결부를 통해 전기적으로 연결하는 단계;
(e) 상기 광소자 및 상기 연결부를 매립하는 수지부를 형성하는 단계를 포함하되,
상기 (b) 단계와 (c) 단계 사이에,
상기 홀에 의해 노출된 회로패턴층의 주위를 감싸도록 상기 절연층상에 격벽을 이루는 솔더 레지스트층을 형성하는 단계를 더 포함하고,
상기 (e) 단계는,
상기 솔더 레지스트층의 격벽 내부에 상기 광소자 및 상기 연결부를 매립하도록 수지부를 형성하는 단계를 포함하여 이루어지는 테이프 타입 광 패키지 제조 방법.
(a) forming a hole in an insulating layer made of a polyimide film;
(b) forming a circuit pattern layer made of copper under the insulating layer and plating an outer surface of the circuit pattern layer;
(c) attaching an optical device to a die pad portion of the circuit pattern layer exposed by the hole;
(d) electrically connecting the optical device with the exposed portion of the circuit pattern layer short-circuited with the die pad part through a connection part including gold;
(e) forming a resin part filling the optical device and the connection part,
Between steps (b) and (c),
Forming a solder resist layer forming a partition on the insulating layer to surround the circuit pattern layer exposed by the hole;
In step (e),
And forming a resin part to fill the optical element and the connection part in the partition wall of the solder resist layer.
삭제delete 삭제delete 삭제delete 제 10항에 있어서,
상기 (b) 단계에서, 상기 회로패턴 외면 도금은, 금으로 이루어지는 테이프 타입 광 패키지 제조 방법.
The method of claim 10,
In the step (b), the circuit pattern outer surface plating is made of gold, the tape type optical package manufacturing method.
제 10항에 있어서,
상기 (e) 단계는,
상기 솔더 레지스트층의 격벽 내부에 형광체 및 투명 레진을 도포하여 수지부를 형성하는 단계인 테이프 타입 광 패키지 제조 방법.
The method of claim 10,
In step (e),
And forming a resin part by applying a phosphor and a transparent resin into the partition walls of the solder resist layer.
제 15항에 있어서,
상기 (e) 단계는,
상기 수지부를 수평형상으로 형성하는 단계인 테이프 타입 광 패키지 제조 방법.
16. The method of claim 15,
In step (e),
Tape type optical package manufacturing method which is the step of forming the resin portion in a horizontal shape.
제 15항에 있어서,
상기 (e) 단계는,
상기 형광체 및 투명 레진을 과도포하여 볼록 렌즈 형상의 수지부를 형성하는 단계인 테이프 타입 광 패키지 제조 방법.16. The method of claim 15,
In step (e),
A method of manufacturing a tape type optical package, wherein the phosphor and the transparent resin are overcoated to form a convex lens-shaped resin part.
KR1020100046346A 2010-04-28 2010-05-18 Tape type light package and manufacturing method of the same KR101158497B1 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020100046346A KR101158497B1 (en) 2010-05-18 2010-05-18 Tape type light package and manufacturing method of the same
PCT/KR2011/001461 WO2011136470A2 (en) 2010-04-28 2011-03-03 Optical package and manufacturing method thereof
TW100107308A TWI542031B (en) 2010-04-28 2011-03-04 Optical package and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100046346A KR101158497B1 (en) 2010-05-18 2010-05-18 Tape type light package and manufacturing method of the same

Publications (2)

Publication Number Publication Date
KR20110126860A KR20110126860A (en) 2011-11-24
KR101158497B1 true KR101158497B1 (en) 2012-06-21

Family

ID=45395742

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100046346A KR101158497B1 (en) 2010-04-28 2010-05-18 Tape type light package and manufacturing method of the same

Country Status (1)

Country Link
KR (1) KR101158497B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101324697B1 (en) * 2012-06-08 2013-11-04 스템코 주식회사 Board for light emitting device package, method for fabricating light emitting device package and light emitting device package by the same method

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008041290A (en) 2006-08-02 2008-02-21 Akita Denshi Systems:Kk Lighting device and manufacturing method therefor
KR100853963B1 (en) * 2007-04-12 2008-08-25 주식회사 이츠웰 Very high current smd led lamp using pcb
US20080224161A1 (en) * 2007-03-13 2008-09-18 Sharp Kabushiki Kaisha Semiconductor Light Emitting Device and Multiple Lead Frame for Semiconductor Light Emitting Device
KR20100102893A (en) * 2009-03-12 2010-09-27 삼성전기주식회사 Light emitting diode package and method of manufacturing the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008041290A (en) 2006-08-02 2008-02-21 Akita Denshi Systems:Kk Lighting device and manufacturing method therefor
US20080224161A1 (en) * 2007-03-13 2008-09-18 Sharp Kabushiki Kaisha Semiconductor Light Emitting Device and Multiple Lead Frame for Semiconductor Light Emitting Device
KR100853963B1 (en) * 2007-04-12 2008-08-25 주식회사 이츠웰 Very high current smd led lamp using pcb
KR20100102893A (en) * 2009-03-12 2010-09-27 삼성전기주식회사 Light emitting diode package and method of manufacturing the same

Also Published As

Publication number Publication date
KR20110126860A (en) 2011-11-24

Similar Documents

Publication Publication Date Title
TWI382561B (en) Power light emitting die package with reflecting lens and the method of making the same
JP4123105B2 (en) Light emitting device
JP4870233B1 (en) Chip LED
US8399267B2 (en) Methods for packaging light emitting devices and related microelectronic devices
KR20120094279A (en) Light emitting device package and method of fabricating the same
JP5940799B2 (en) Electronic component mounting package, electronic component package, and manufacturing method thereof
KR101181224B1 (en) Led package and fabricating method of the same
KR20120094280A (en) Light emitting device package and method of fabricating the same
US9209373B2 (en) High power plastic leaded chip carrier with integrated metal reflector cup and direct heat sink
US20100084673A1 (en) Light-emitting semiconductor packaging structure without wire bonding
TWI472067B (en) Optical package and method of manufacturing the same
KR20120085085A (en) Cob type light emitting module and method of the light emitting module
KR101051690B1 (en) Optical package and manufacturing method of the same
JP5936885B2 (en) Semiconductor light emitting device
KR101329194B1 (en) Optical module and manufacturing method thereof
KR101363980B1 (en) Optical module and manufacturing method thereof
US20080042157A1 (en) Surface mount light emitting diode package
KR101519110B1 (en) method of manufacturing LED package module
KR101158497B1 (en) Tape type light package and manufacturing method of the same
KR100954858B1 (en) A high-luminance led package and method for manufacturing thereof
KR101129002B1 (en) Optical package and manufacturing method of the same
JP2006049715A (en) Luminous light source, illuminating unit, and display unit
JP2004241729A (en) Light-emitting source, lighting system, display unit and method for manufacturing light-emitting source
KR101250381B1 (en) Optical package and manufacturing method of the same
KR101146659B1 (en) Optical package and manufacturing method of the same

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150506

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160504

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170512

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180509

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190514

Year of fee payment: 8