JP2003188315A - Semiconductor device and its manufacturing method - Google Patents

Semiconductor device and its manufacturing method

Info

Publication number
JP2003188315A
JP2003188315A JP2003005231A JP2003005231A JP2003188315A JP 2003188315 A JP2003188315 A JP 2003188315A JP 2003005231 A JP2003005231 A JP 2003005231A JP 2003005231 A JP2003005231 A JP 2003005231A JP 2003188315 A JP2003188315 A JP 2003188315A
Authority
JP
Japan
Prior art keywords
resin
substrate
chip
molding
frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003005231A
Other languages
Japanese (ja)
Other versions
JP3839408B2 (en
Inventor
Shigeharu Tsunoda
重晴 角田
Junichi Saeki
準一 佐伯
Isamu Yoshida
勇 吉田
Kazuya Oji
一也 大路
Michiharu Honda
美智晴 本田
Makoto Kitano
誠 北野
Nae Yoneda
奈柄 米田
Kuniyuki Eguchi
州志 江口
Kunihiko Nishi
邦彦 西
Ichiro Anjo
一郎 安生
Kenichi Otsuka
憲一 大塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2003005231A priority Critical patent/JP3839408B2/en
Publication of JP2003188315A publication Critical patent/JP2003188315A/en
Application granted granted Critical
Publication of JP3839408B2 publication Critical patent/JP3839408B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Abstract

<P>PROBLEM TO BE SOLVED: To provide a structure for a highly manufacturable BGA package and a method of manufacturing the package. <P>SOLUTION: Semiconductor components, such as an IC chip 1, a substrate 2, etc., are fixed and supported by using a supporting frame 5, etc. Then the components are sealed with a resin 14. A molding tool 16, etc., uses a structure equipped with split components 60 and projecting sections 22 with a cured rubber-based resin material or a substrate 71 with release agent on which a release agent is applied to the surfaces 66 of electrodes. Since the semiconductor components are sealed with the resin 14, the reliability and heat dissipating efficiency of the BGA package are improved and the package can easily cope with pins even when the number of the pins increases. In addition, the productive efficiency of the package can be improved and the package can be produced stably, because the molding step can be automated and can be reduced in man power. Thus the highly reliable resin-sealed BGA package can be obtained at a low cost. In addition, when the molding tool structure is used, the occurrence of voids and resin burrs on the surfaces of the substrate 2 and electrodes can be prevented. <P>COPYRIGHT: (C)2003,JPO

Description

【発明の詳細な説明】 【0001】 【産業上の利用分野】本発明は、半導体プラスチックパ
ッケージの製造において、特に、BGAパッケージの構
成部品の固定支持方式及び製造方法に関するものであ
る。 【0002】 【従来の技術】半導体パッケージの構造は、高密度実装
化を図るために小型・薄型化する方向に進んでいる。ま
た、1チップ当りの情報処理量も増大する傾向にあり、
1パッケージ当りの入出力用のピン数が増加する傾向に
ある。しかし、パッケージのサイズを余り大きくするこ
とはできないため、ピン数の増加に伴って、各リードピ
ン間隔が非常に狭くなる傾向にある。このため、回路基
板上に実装する上で高度な実装技術が求められているの
が現状である。この実装を容易にすべく、近年、パッケ
ージの外部接続形態が従来の構造とは違うPGA(ピン
グリッド アレイ)やBGA(ボール グリッド ア
レイ)といった外部接続構造をもつパッケージが見られ
るようになってきた。 【0003】このBGAパッケージには、フェースアッ
プタイプと、フェースダウンタイプとがある。 【0004】フェースアップタイプのBGAパッケージ
の例として、米国特許5,216,278号に開示され
ているBGAの構造概略を図49〜図51を用いて説明
する。 【0005】図49に、BGAパッケージの断面図を示
す。ICチップ1と基板2は、接着剤等により固定され
ている。この基板材質としては、有機物(例えばBTレ
ジン)を用いている。ICチップ1と基板上のパッド1
2とは、ワイヤボンディング13によって電気的に接続
されている。 【0006】図50に、図49を上方より見たときの平
面図を示す。ワイヤボンディング13で接続された基板
上のパッド12からは、電極3と連絡するための配線1
05が設けられており、それぞれスルーホール106を
通じて基板裏面との導通している。 【0007】図51に、図49を下方より見たときの平
面図を示す。この電極3は、格子状に配置されておりこ
こへ金属バンプ4を接合し電気配線は完了する。この構
成品のICチップ1を搭載した基板面をレジン14で蓋
うことで保護しパッケージ形状の完成となっている。 【0008】半導体パッケージを成形するときに生産性
の面から見ると成形金型内に複数個のキャビティを設置
してレジン充填を行うことが通常である。このため、こ
の構造では金型内での位置決めが困難になること、成形
品の取り出し工程が非常に複雑になる等の問題がある。
これら要因により生産コストの上昇が考えられ高額品と
なる問題がある。 【0009】また、フェースダウンタイプのBGAパッ
ケージの例を、米国特許5,148,265号に開示さ
れているBGAの構造概略を、図52〜図53を用いて
説明する。 【0010】図52に、BGAパッケージの斜視図を示
す。構成としては、ICチップ1の回路面上にシリコー
ンゴムなどの挿入物32を置きその上に配線パターンの
ある配線フィルム31を置いたものから構成されてい
る。ICチップ1と配線フィルム31はワイヤボンディ
ング13にて結線している。 【0011】図53に、接続部の拡大断面図を示す。挿
入物32は、柔軟性のある例えばシリコーンレジン等を
用いている。この構成品のICチップ1と配線フィルム
上の電極33を除いた部分をシリコーンレジン等の柔軟
なレジン14で蓋うことで保護しパッケージ形状の完成
となっている。この時、先のフェースアップタイプで述
べたものと同様の問題点が考えられる。すなわち、生産
性の面から見てみると成形をするときに金型内に複数個
のキャビティを設置してレジン充填を行うことが通常で
ある。このため、この構造では金型内での位置決めが困
難になること、成形品の取り出し工程が非常に複雑にな
る等の問題がある。これらの要因により生産コストの上
昇も考えられ高額品となる問題がある。 【0012】一方、基板を含んだ形での成形方式につい
ては、通常、上型と下型の間に基板を設置しその間に設
けたキャビティ内にレジンを充填することが行われてい
る。このため、基板上にレジンを充填するための流路で
あるランナやゲート部を設けなければならず電気回路を
設計する上での制約となる。さらに、不必要となるラン
ナ、ゲートを除去する工程において、基板にダメージを
与えるなど信頼性の低下にもつながる恐れがある。 【0013】また、基板上にレジンを充填するための流
路であるランナやゲート部のない成形方式としては、特
公昭61−46049号公報、特開平4−184944
号公報他多数の例が見られる。特公昭61−46049
号公報では、キャビティ内にレジンを充填するための流
路であるランナやゲート部を成形金型に作り、キャビテ
ィ部分を別の板部品(キャビティプレートと称す)で作
り、基板とともに金型内に設置して成形する方式となっ
ている。この方式においては、基板の電気回路を設計す
る上での制約はないが、薄型の製品を作るときは、キャ
ビティプレートも薄くなるためプレート自体の変形や基
板上に発生するレジンバリの除去など別の問題が生じる
恐れがある。さらに、1回の成形毎にキャビティプレー
トを交換しなければならず成形工程の自動化が難しい等
の問題点がある。 【0014】特開平4−184944号公報では、レジ
ンを充填するための流路であるランナやゲート部を金型
内に組み込んでこの部分が金型を開いたときに摺動する
金型構造を記載している。しかしながら、摺動部上をレ
ジンが流動するためこの摺動部にレジンが流入しやす
く、レジンバリとなって摺動抵抗となり動作不良を起こ
しやすい欠点がある。また、この動作不良は生産上重大
な問題となり得る。 【0015】 【発明が解決しようとする課題】上記従来技術は、レジ
ン成形に用いる成形金型内での上記部品の位置決めが困
難である問題があった。また、成形工程が複雑になるな
ど自動化、省人化を図りにくいという問題があった。こ
れらの要因により、製品が高価格化するという問題があ
った。 【0016】基板を含む成形では、金型内のレジン流路
に摺動部がありこの部分にレジンが侵入してレジンバリ
となり動作不良を起こしやすく生産効率が低下するとい
う問題があった。そして、レジン流路であるランナやゲ
ート部を成形金型に作りキャビティ部分を別の板部品
(キャビティプレート)とし基板と共に金型内に設置し
て成形する方式では、薄型の製品を作るときは、キャビ
ティプレートも薄くなるためプレート自体が変形すると
いう問題があった。さらに、成形毎にキャビティプレー
トを交換する必要があり成形工程の自動化が難しく成形
効率が低下し製品が高価格化するという問題があった。 【0017】本発明は、上記欠点をなくし、生産性が高
く低価格となりえるBGAパッケージ構造並びに製造法
を提供することを目的とする。 【0018】 【課題を解決するための手段】本発明は、上記目的を達
成するために、ICチップ、基板又は配線フィルムを固
定支持する支持フレームを用いたBGAパッケージ構造
とする。ICチップ、基板又は配線フィルムをレジンで
覆うBGAパッケージ構造とする。 【0019】本発明のより具体的に述べれば以下のとお
りとなる。 【0020】本発明の第1の態様としては、ICチップ
とそれを搭載・接続する積層回路基板(以降、基板と略
す)あるいは絶縁性基材上に配線パターンを形成した配
線フィルム(以降、配線フィルムと略す)とそれらの電気
回路部品を外部と接続する電極部を設け、その電極部に
金属性バンプを形成してなる半導体装置において、前記
ICチップ、基板あるいは配線フィルムを固定支持する
支持フレームを有し、電極部以外の少なくとも一部を有
機物で封止したことを特徴とする半導体装置が提供され
る。 【0021】この場合、上記支持フレームを金属材料で
構成することが好ましい。 【0022】上記支持フレームは、ICチップ、基板又
は、配線フィルムのいずれかを固定支持することが好ま
しい。 【0023】本発明の第2の態様としては、ICチップ
とそれを搭載・接続する積層回路基板(以降、基板と略
す)あるいは絶縁性基材上に配線パターンを形成した配
線フィルム(以降、配線フィルムと略す)とそれらの電気
回路部品を外部と接続する電極部を設け、その電極部に
金属性バンプを形成してなる半導体装置において、前記
ICチップ、基板あるいは配線フィルムを固定支持する
支持フレームを放熱板とすることを特徴とする半導体装
置が提供される。 【0024】本発明の第3の態様としては、ICチップ
とそれを搭載・接続する積層回路基板(以降、基板と略
す)あるいは絶縁性基材上に配線パターンを形成した配
線フィルム(以降、配線フィルムと略す)とそれらの電気
回路部品を外部と接続する電極部を設け、その電極部に
金属性バンプを形成してなる半導体装置において、前記
ICチップ、基板あるいは配線フィルムを固定支持する
支持フレームの外枠を取外したことを特徴とした半導体
装置が提供される。 【0025】上記各態様においては、ICチップと基板
を固定支持し、ICチップと基板はボンディングワイヤ
で接続することが好ましい。 【0026】また、ICチップと配線フィルムを固定支
持し、ICチップと配線フィルムはボンディングワイ
ヤ、金属バンプでの接合あるいは導電性樹脂による接着
接合で接続することが好ましい。 【0027】上記第1の態様においては、有機物で封止
する形態は、ICチップと基板をボンディングワイヤで
接続したチップ搭載面並びに基板上の外部と接続する電
極部を除く全ての構成部品を封止あるいはチップ搭載面
並びに基板側面までの封止あるいはチップ搭載面のみを
封止してもよい。 【0028】上記第1の態様においては、有機物で封止
する形態は、ICチップと配線フィルムを金属接合ある
いは導電性樹脂で接続して構成したICチップと配線フ
ィルムの搭載面並びに配線フィルム上の外部電極部を除
いた部分の封止あるいはICチップと配線フィルムの接
合面までの封止あるいは構成品の全てを封止するもので
あってもよい。 【0029】本発明の第4の態様としては、積層回路基
板(以降、”基板”と略す)または絶縁性基材上に配線
パターンを形成した配線フィルムと、ICチップと、を
支持フレーム上に搭載し、ICチップと、上記基板また
は配線フィルムと、を電気的に接続し、上記ICチップ
と、上記基板または上記配線フィルムと、上記支持フレ
ームと、のうちの少なくとも一つについて、少なくとも
その一部を有機材料で、充填封止し、その後、はんだバ
ンプを形成することを特徴とする半導体装置の製造方法
が提供される。 【0030】この場合、上記有機材料の充填封止は、成
形金型を用いて行うことが好ましい。 【0031】さらには、上記成形金型は、上型と、上記
はんだバンプの形成位置に対応して設けられ、上記はん
だバンプを形成する部分の形状を成形するための突起物
を有する下型と、からなるものであって、上記有機材料
の充填封止は、上記互いに電気的に接続された、ICチ
ップと、基板または配線フィルムと、を搭載した支持フ
レームを、上記上型と上記下型との間に挟持し、該成形
金型内に樹脂を押圧することで行うものであってもよ
い。 【0032】本発明の第5の態様としては、半導体装置
の樹脂成形に用いられる成形金型において、上型と、キ
ャビティを備えた下型と、からなり、上記下型は、上記
半導体装置の外部に露出される電極部の配置パターンと
同一のパターンで配置された突起物を、上記キャビティ
に有するものであること、を特徴とする成形金型が提供
される。 【0033】この場合、上記下型は、上記突起物の設け
られた面に、エアベントを有することが好ましい。 【0034】上記エアベントは、上記上記突起物の設け
られている領域の略中央に設けられていることが好まし
い。 【0035】上記下型は、複数の部品から構成されたも
のであり、上記エアベントは、該部品と部品との境界に
おける隙間として形成されていることが好ましい。さら
には、一部の上記部品は、上記キャビティ内へ突き出し
可能に構成されていることが好ましい。 【0036】また、上記突起物の登頂部を被覆した、弾
性を備えた柔軟物をさらに有することが好ましい。 【0037】上記柔軟物は、ゴム系樹脂であってもよ
い。 【0038】上記柔軟物は、シリコンゴム系、または、
ポリ4フッ化エチレン系の、樹脂であってもよい。 【0039】上記突起物の設けられている面は、上記キ
ャビティの底面であることが好ましい。 【0040】本発明の第6の態様としては、積層回路基
板(以下、”基板”と略す)、または、絶縁性基材上に
配線パターンを形成した配線フィルムと、上記基板また
は上記配線フィルムと、電気的に接続されたICチップ
と、上記ICチップと、上記基板または配線フィルムと
を搭載した、支持フレームと、上記ICチップと、上記
基板または上記配線フィルムと、上記支持フレームとの
うちの少なくとも一つについて、少なくともその一部を
封止した封止材と、上記基板または配線フィルムを通じ
て、上記ICチップと電気的に接続され、且つ、外部に
露出した複数の電極部と、を有することを特徴とする半
導体装置が提供される。 【0041】上記電極部は、格子状に配置されていても
よい。 【0042】 【作用】上述の第1〜第3の態様について説明する。 【0043】上記した手段を用いれば、成形金型キャビ
ティ内での位置決めが容易となり成形工程での多数個取
りができる。支持フレームに放熱板としての作用を持た
せること、基板強度を補強し反りを低減できる。また、
ICチップ、基板又は配線フィルムをレジンで封止する
ことによる耐湿信頼性の向上やBGAパッケージの反り
の低減が図れる。併せて、支持フレームを用いることで
各工程の自動化が容易となり生産性の効率向上ができ
る。 【0044】第4、第5、第6の態様についてまとめて
説明する。 【0045】まず、基板または配線フィルムと、ICチ
ップと、を支持フレーム上に搭載し、電気的に接続す
る。そして、これらのうちの少なくとも一つについて、
少なくともその一部を有機材料で、充填封止する。該封
止は、ICチップ等を搭載した支持フレームを、成形金
型の上型と下型との間に挟持し、該成形金型内に樹脂を
押圧することで行う。 【0046】この場合、上記有機材料の充填封止は、成
形金型(上型/下型)を用いて行う。製作しようとして
いる半導体装置がBGAタイプのものであるのならば、
下型のキャビティ底面には、半導体装置の電極部配置パ
ターンと同一のパターンで配置された突起物を設けてお
く。該突起物によって、電極パッド部の周辺の形状を形
作る。 【0047】このような突起物を設けると、下型のキャ
ビティ(特に、突起物が設けられている領域)では、上
型のキャビティに比べて有機材料の流れが悪くなり、該
突起物を設けている領域には空気(ボイド)が残りがち
となる。そのため、上記突起物の設けられた面にエアベ
ントを設けることで、このようなボイトの残留を防止す
る。該エアベントは、下型を構成する複数の部品間の隙
間として実現すれば、技術的に容易に実現可能である
(下型を一つの部品で構成し、これに単独の孔を設ける
ことで実現しても当然構わない)。BGAタイプでは、
半導体装置の下側面の全体に電極パッドが配置されるた
め、最終的には、ボイドも該下側面の中央に集まってく
る。従って、エアベントも、該下側面の中央(すなわ
ち、突起物の設けられている領域の略中央)とすること
で、最後まで確実に空気(ボイド)を排出できる。 【0048】上述したとおり、有機材料の流れは、上型
のキャビティの方がよい。そのため、成形途中、支持フ
レーム等は、上型のキャビティを充填した有機材料によ
って、突起物の側に押された状態となる。これにより、
突起物の登頂部に設けた柔軟物(例えば、ゴム系樹脂、
特に、シリコンゴム系、ポリ4フッ化エチレン系)が弾
性変形し、電極パッド部と該突起物の登頂部との間の隙
間を埋める。これにより、該隙間でのバリの発生を防止
できる。 【0049】下型を構成する部品のうちの一部を、キャ
ビティ内へ突出可能にしておけば、成形品の離型を助け
る突出しピンの役割をも果たさせることができる。 【0050】以上の様に有機材料で封止した後、電極パ
ッド部にはんだバンプを形成することで、第6の態様と
して述べた半導体装置が完成する。 【0051】 【実施例】本発明の実施例を、図1〜図37を用いて説
明する。図1は、第1の実施例のBGAパッケージ構造
の概略を表す斜視図である。フェースアップタイプのB
GAパッケージの構成は、ICチップ1、積層回路基板
2、基板実装面上にある外部導通用の電極3とそれに接
合して外部の電極となる金属バンプ4及びそれらを固定
するための支持フレーム(i)5より成り立っている。
すなわち、支持フレーム(i)5は、外枠6と基板固定
用枠吊りリード7と基板固定用枠8とタブ吊りリード9
とタブ10より構成されている。このタブ10を中心と
してICチップ1並びに基板2が上下から接着剤などに
より固定された状態となる。基板2の基材としては絶縁
物であれば良い。配線は、ICチップ1のパッド11部
と基板2の配線パッド部12とは金線13等によるワイ
ヤボンディングにて電気的に接続されている。ワイヤボ
ンディングで接続された基板2表面のパッド12からは
基板2裏面にある電極3と導通を得るための配線(図示
せず)がされている。これら電気配線は絶縁物(図示せ
ず)で保護されていることは云うまでもない。基板2裏
面へと導通したものはそれぞれの電極3へと配線されて
いる。この状態で成形金型へ設置され基板2実装面にあ
る電極3を除いた部分全体をレジン14により封止して
保護しパッケージ形状の完成となる。レジン封止後、こ
の電極3へ金属バンプ例えばはんだボール等を接合し電
気配線が完了となり製品となる。 【0052】図2〜図4に製造プロセスの概略とそれぞ
れの概略図を併せて示す。レジン成形は、多数個取りの
成形が通常行われており、この場合の製造プロセスにつ
いて以降説明する。図2は、構成部品であるICチップ
1、基板2、支持フレーム(i)5を組み立てるときの
工程の概略(a)を示したものである。すなわち、支持
フレーム(i)5は複数個の成形ができるように多連と
なり(c)に示すような構造となる。この多連支持フレ
ーム(i)5(c)上の各々のタブ10部にICチップ
1(b)を搭載し接着剤などにより固定する。次に、基
板2(d)を多連支持フレーム(i)5(c)裏側より
タブ10裏側並びに基板固定用枠8部へ接着剤などによ
り固定しタブ10部を間に挟んだ三層構造を製造する。
この多連支持フレーム(i)5(c)の外枠上には各製
造プロセスを自動的に行うためのガイド穴(図示せず)
を設けている。その後、ICチップ1上のパッド部(図
示せず)と基板2上のパット部(図示せず)を金線13
等によるワイヤボンディングを行い基板2との導通を取
りチップ/基板搭載多連支持フレーム15(e)を完成
する。 【0053】図3に、チップ/基板搭載多連支持フレー
ム15を用いてレジン成形する工程の概略(a)を示
す。ここでは、熱硬化型樹脂であるエポキシレジンを用
いてトランスファ成形する場合について説明する。成形
金型(i)16(c)内に設けられたキャビティ17内
にチップ/基板搭載多連支持フレーム15(b)を設置
する。この時、成形金型(i)16は、エポキシレジン
が硬化する温度に加熱した状態にある。次に、成型加工
されたレジンタブレット(図示せず)を金型内のポット
部(図示せず)に投入しプランジャ(図示せず)にて押
圧する。プランジャ(図示せず)にて押圧されたレジン
14は加熱溶融し金型内のランナ18→ゲート19を流
動しキャビティ17内へと流入し硬化反応により硬化し
成形品となる。キャビティ17内の状態を拡大図(d)
にて説明する。すなわち、上型20と下型21の間に多
連支持フレーム15を挟みキャビティ17内にチップ/
基板を搭載したタブ10部を設置する。この時、チップ
/基板搭載多連支持フレーム15の位置は、支持フレー
ム上に設けた位置決め穴(図示せず)と金型内の位置決
めピン(図示せず)によりキャビティ17内での位置決
めをすることは云うまでもない。このように、キャビテ
ィ17内に設置した状態でレジンを流入させ電極部以外
を全て蓋いレジン封止を完成する。この時、下型21の
キャビティ部に設けた突起部22により基板2実装面側
にある電極3部へのレジン14の侵入を阻止し電極3部
のみを露出した状態でレジン成形を完了する。 【0054】図4に、成形品〜完成品までの工程の概略
(a)を示す。レジン封止した成形品23(b)は、レ
ジン成形後不用となる支持フレーム外枠6部分並びにゲ
ート19、ランナ18部分は、切断金型24(c)にて
切断され成形品23から分離される。分離された切断成
形品25(d)は次に、外部電極部を形成するための工
程(e)へと進む。すなわち、先に露出させておいた基
板実装面の電極3部へ例えばボール状のはんだ4を供給
し加熱接合し最終的な外部電極部26を完成させて全て
の工程を完了しレジン封止型のBGAパッケージ(f)
を完成する。このように、チップ/基板搭載多連支持フ
レーム15を用いることでレジン封止工程は、現状行わ
れている一般的なトランスファ成形手法でできるため生
産コストの低減、生産効率の向上が図れる。また、チッ
プ/基板をレジン封止することで有機物で構成された基
板の場合は、基板からの吸湿も防止できるため大幅な耐
湿信頼性の向上が図れるものと考える。さらに、稼働時
にチップ発熱が多く冷却する必要がある製品の場合に
は、チップ下のタブ部並びに基板固定枠部分を通して放
熱効果が向上する特徴がある。さらに、高放熱性が必要
となる場合は、先に切断した支持フレーム外枠6部分を
切断せずに放熱板として用いることもできる特徴があ
る。 【0055】本発明の第2の実施例を図5に示す。図5
は、支持フレーム構成部の中でタブ吊りリード部及びタ
ブ部のない支持フレーム(ii)27で構成したBGAパ
ッケージ構造の斜視図である。すなわち、ICチップ1
と基板2を直接接着し支持フレーム(ii)27との接着
は、基板2と基板固定用枠8部分で行ったものである。
このような構造とするとパッケージ厚さを薄くできるな
どの効果がある。また、基板2上のパッド12の配置は
自由に設計できる特徴がある。さらに、チップと基板を
接続するワイヤボンディング工程も容易となる特徴があ
る。また、レジン成形は、図3の(c)、(d)に示す
成形金型16を図26に示す成形金型(ii)40構造の
物と入れ替えて行えば良い。また、図4の(c)に示す
切断金型24は成形品形状により入れ替えることは云う
までもない。 【0056】本発明の第3の実施例を図6に示す。これ
は、基板固定用枠吊りリード7を曲げて基板固定用枠部
分8を基板2の電極3がある実装面側で固定接着する支
持フレーム(iii)28で構成したBGAパッケージ構
造の斜視図である。このような構造にすると基板2上の
パッド配置は自由となり数が多い場合でも対応ができる
特徴がある。さらに、チップと基板を接続するワイヤボ
ンディング工程も容易となる特徴がある。また、レジン
成形は、図3の(c)、(d)に示す成形金型16を図
27に示す成形金型(iii)41構造の物と入れ替えて
行えば良い。また、図4の(c)に示す切断金型24は
成形品形状により入れ替えることは云うまでもない。 【0057】以上第1〜3の実施例は、基板2の電極3
部以外を全てレジンで封止した構造であり高い耐湿信頼
性を確保できる効果がある。この封止は、無機物による
密封方式を用いても同様の効果があることは云うまでも
ない。 【0058】次に、基板側面までレジン封止したパッケ
ージ構造を説明する。この構造の第4の実施例を図7に
示す。支持フレームの構造は、第1の実施例と同様のも
のである。第5の実施例を図8に示す。支持フレーム構
造は、第2の実施例と同様なものである。 【0059】第4、5の実施例は、基板の電極3数が多
くレジン封止が困難となる場合に容易に対応できる特徴
がある。レジン成形は、図3の(c)、(d)に示す成
形金型16を第4の実施例では図28に示す成形金型
(iv)42構造、第5の実施例では図29に示す成形金
型(v)43構造の物と入れ替えて行えば良い。また、
図4の(c)に示す切断金型24は成形品形状により入
れ替えることは云うまでもない。そして、成形金型のキ
ャビティ部の製作(下型キャビティ部の突起部不用)も
容易になり生産コストも低減できる特徴がある。 【0060】次に、チップ/基板搭載面をレジン封止し
たパッケージ構造を説明する。この構造の第6の実施例
を図9に示す。支持フレームの構造は、第1の実施例と
同様のものである。第7の実施例を図10に示す。支持
フレーム構造は、第2の実施例と同様なものである。成
形金型の製作も容易になり生産コストも低減できる特徴
がある。 【0061】第6、7の実施例は、基板の電極3数が多
くレジン封止が困難となる場合に容易に対応できる特徴
がある。レジン成形は、図3の(c)、(d)に示す成
形金型16を第6の実施例では図30に示す成形金型
(vi)46構造、第7の実施例では図31に示す成形金
型(vii)47構造の物と入れ替えて行えば良い。ま
た、図4の(c)に示す切断金型24は成形品形状によ
り入れ替えることは云うまでもない。そして、成形金型
のキャビティ部の製作(下型キャビティ部の突起部不
用)も容易になり生産コストも低減できる特徴がある。 【0062】以上述べた第1〜7の実施例で使用した基
板材質は有機物で構成されたものを中心に説明したが、
目的に応じて無機物を用いてもなんら支障のないことは
云うまでもない。さらに、第1〜7の実施例で共通して
いえることは、支持フレームを用いることで成形後不用
となるランナ、ゲートの切断時にも基板へのダメージを
なくすことができる。すなわち、レジン封止品は、支持
フレーム外枠とは基板固定用枠吊りリードのみでつなが
っているので切断時に基板に加わる応力をなくすことが
でき信頼性を向上できる効果がある。さらに、稼働時に
チップ発熱が多く高放熱性が必要となる場合は、先に切
断した支持フレーム外枠6部分を切断せずに放熱板とし
て用いることができる特徴がある。 【0063】第1〜7の実施例で用いた支持フレームの
1成形品部分のパターンを図11〜図16に示す。図1
1は、第1、4、6の実施例に用いた支持フレームを示
したものである。外枠6と基板固定用枠8は、基板固定
用枠吊りリード7により連結され、タブ10は、タブ吊
りリード9により基板固定用枠8と連結された構造とな
っている。図12は、第2、5、7の実施例に用いた支
持フレームを示したものである。外枠6と基板固定用枠
8は、基板固定用枠吊りリード7により連結された構造
となっている。図13は、第3の実施例に用いた支持フ
レームを示したものである。外枠6と基板固定用枠8
は、基板固定用枠吊りリード7により連結された構造と
なっている。その基板固定用枠吊りリード7は折り曲げ
られ、基板固定用枠8は外枠6より下の位置にある構造
となっている。ここでは、各要素の連結を4ヶ所で行っ
たものについて述べたが必要に応じて連結するリード数
を増減しても良い。 【0064】図14〜図16は、基板固定用枠8の形態
でなく4点で接着するような基板固定用リード30形状
としたときの支持フレームの1成形品部分を示したもの
である。このような支持フレームを用いても先に述べた
ことと同様の効果があることは云うまでもない。これら
図11〜図16の支持フレームは、例えば、Fe−Ni
合金、Cu合金等金属材料を用いても良い。また、各要
素の連結を4ヶ所で行ったものについて述べたが必要に
応じて連結するリード数を増減しても良い。 【0065】そして、図14〜図16で説明した支持フ
レームの外枠6には、各製造プロセスでの位置決めをす
るためのガイド穴29を設けた構造となっている。 【0066】次に、本発明の第8の実施例であるフェー
スダウンタイプのBGAパッケージ構造の斜視図を図1
7に示す。BGAパッケージの構成は、ICチップ1、
耐熱絶縁性基材上に配線パターンを形成した配線フィル
ム31(以降、配線フィルムと略す)、絶縁性の挿入物
32、配線フィルム31上にある電極33とそれに接合
して外部への電極となる金属バンプ4及びそれらを固定
するための支持フレーム(iv)34より成り立ってい
る。すなわち、支持フレーム(iv)34は、外枠部6と
タブ吊りリード9部とタブ部10より構成されている。
このタブ部10にICチップ1の裏面側を接着剤などに
より固定する。配線は、ICチップ1のパッド部(図示
せず)と配線フィルム31の配線パッド部(図示せず)
を金属接合し電気的に接続されている。このフィルム3
1上のパッドから各々の外部電極33へと配線がつなが
っている。この状態で成形金型へ設置され外部電極33
部分、タブ10の裏面側を除いた部分をレジン14によ
り封止して保護しパッケージ形状の完成となる。レジン
封止後、この電極部33へ金属バンプ4例えばはんだボ
ール等を接合し電気配線が完了となり製品となる。 【0067】製造プロセスは、第1の実施例で説明した
ものと構成部材が異なるので図18にその概略を示す。
レジン成形は、多数個取りの成形が通常行われているの
でこの場合について説明する。図18は、構成部品であ
るICチップ1、配線フィルム31、挿入物32、支持
フレーム(iv)34を組み立てるときの工程の概略
(a)を示したものである。すなわち、支持フレーム
(iv)34は複数個の成形ができるように多連となり
(e)に示すような構造となる。この多連支持フレーム
(iv)34(e)上のタブ部10にICチップ1(d)
を搭載接着する。次に、ICチップ1のパッド部以外の
部分に絶縁性の挿入物32(c)を置き接着する。最後
に、配線フィルム31(b)のパッド部(図示せず)と
チップパッド部(図示せず)の位置合わせをし、挿入物
32(c)と接着する。この多連支持フレーム(iv)3
4(e)の外枠上には各製造プロセスを自動的に行うた
めのガイド穴(図示せず)を設けている。ICチップ1
と配線フィルム31の導通は、例えば、Au、はんだ合
金他の金属材料を加熱接合あるいは導電性樹脂例えば金
属粉入りのエポキシ樹脂他を用いて接着接合する。これ
により、チップ/配線フィルム搭載多連フレーム35
(f)の完成となる。その後は、第1の実施例で説明し
た図3〜図4で示す工程と同様の経過を経る。この工程
の中で、レジン成形は、図3の(c)、(d)に示す成
形金型16を図32に示す成形金型(viii)48の構造
の物と入れ替えて行えば良い。また、図4(c)に示す
切断金型24は成形品形状に合わせて入れ替えることは
云うまでもない。このような構造にするとタブ10裏面
が露出していることより高放熱性を得られる特徴があ
る。さらに、冷却フィン等の強制冷却機構を容易に取り
付けられる特徴がある。また、配線フィルム31上の外
部電極33以外はレジンで封止されるので耐湿信頼性が
向上する特徴がある。 【0068】次に、配線フィルム31上の外部電極33
以外は全てレジン14で封止した第9の実施例を図19
に示す。レジン成形は、図3の(c)、(d)に示す成
形金型16を図33に示す成形金型(ix)49の構造の
物と入れ替えて行えば良い。また、図4(c)に示す切
断金型24は成形品形状に合わせて入れ替えることは云
うまでもない。このような構造にすると高い耐湿信頼性
を要求されるものに適した特徴を有したものとなる。 【0069】次に、第10の実施例を図20に示す。こ
れは、チップ/配線フィルムパッド部接合部分のみレジ
ン封止したものである。レジン成形は、図3の(c)、
(d)に示す成形金型16を図34に示す成形金型
(x)50の構造の物と入れ替えて行えば良い。また、
図4(c)に示す切断金型24は成形品形状に合わせて
入れ替えることは云うまでもない。このような構造にす
るとパッケージの薄型化に適した特徴を有するものとな
る。 【0070】本構造において、外部電極数が多くなりチ
ップサイズ内で配置しきれない場合のBGAパッケージ
構造を第11の実施例として図21に示す。支持フレー
ム(v)36は、タブ部10の4辺より拡張タブ37を
必要に応じて張り出させチップ外側電極設置用として用
いる。この拡張タブ37並びにタブ吊りリード9を折り
曲げることでICチップ1上に配される拡張配線フィル
ム38上の電極部39と同じ高さになるように予め高さ
調整をしておく。これにより、拡張配線フィルム38を
接着固定した時の平面度を保持するようにする。この状
態で、レジン封止を行いBGAパッケージとする。製造
プロセスは、図18で説明した各構成部品の組立て工程
を経て第1の実施例で説明した図3〜図4で示す工程と
同様の経過を経る。この工程の中で、レジン成形は、図
3(c)、(d)に示す成形金型16を図35に示す成
形金型(xi)51の構造の物と入れ替えて行えば良い。
また、図4(c)に示す切断金型24は成形品形状に合
わせて入れ替えることは云うまでもない。このように、
支持フレーム(v)36の拡張タブ部37の形状を変更
することで多数の電極数に容易に対応できる特徴があ
る。また、拡張配線フィルム38の平面度も容易に確保
できる特徴がある。そして、タブ部10は露出した状態
であるため、冷却機構を取付けも容易になる特徴があ
る。さらに、拡張タブ部37を通しての放熱効果が大き
い特徴もある。また、レジン封止による耐湿信頼性の向
上は云うまでもない。 【0071】第12の実施例を図22に、第13の実施
例を図23に示す。これは、製品の必要度に応じてレジ
ン14封止部分を変えたものである。レジン成形は、図
3(c)、(d)に示す成形金型16を第12の実施例
では図36に示す成形金型(xii)52の構造の物と、
第13の実施例では図37に示す成形金型(Xiii)53
の構造の物と入れ替えて行えば良い。また、図4(c)
に示す切断金型24は成形品形状に合わせて入れ替える
ことは云うまでもない。これら、パッケージ構造も第1
1の実施例で述べたと同様の特徴を備えていることは云
うまでもない。 【0072】第8〜13の実施例で共通していえること
は、支持フレームを用いることで成形後不用となるラン
ナ、ゲートの切断時にも基板へのダメージをなくすこと
ができる。すなわち、レジン封止品は、支持フレーム外
枠とはタブ吊りリードのみでつながっているので切断時
にチップ,配線フィルムに加わる応力をなくすことがで
き信頼性を向上できる効果がある。さらに、稼働時にチ
ップ発熱が多く高放熱性が必要となる場合は、拡張タブ
部が放熱板となり冷却効率が高くなる特徴がある。そし
て、先に切断した支持フレーム外枠6部分を切断せずに
放熱板として用いることもできる特徴がある。 【0073】第8〜13の実施例で用いた支持フレーム
の1成形品部分のパターンを図24、図25にまとめ
た。図24は、第8〜10の実施例に用いた支持フレー
ムを示したものである。外枠6とタブ10はタブ吊りリ
ード9で連結された構造となっている。図25は、第1
1〜13の実施例に用いた支持フレームを示したもので
ある。外枠6とタブ10はタブ吊りリード9で連結さ
れ、タブ10の4辺からは拡張タブ37が張り出した構
造となっている。その拡張タブ37とタブ吊りリード9
は折り曲げられ、拡張配線フィルム38上の電極部39
が全て同じ高さになるように予め高さ調整された構造と
なっている。ここでは、各要素の連結を4ヶ所で行った
ものについて述べたが必要に応じて連結するリードの数
を増減しても良い。また、図24、図25の支持フレー
ムは、例えば、Fe−Ni合金、Cu合金他の金属材料
を用いても良い。そして、図24、図25の支持フレー
ムはの外枠6には、各製造プロセスでの位置決めをする
ためのガイド穴29を設けた構造となっている。 【0074】第1、2、3、8、9、11、12の実施
例を成形する上では、成形品にボイド等が発生する外
観不良をなくすこと、はんだバンプ等を接合する上で
基板電極表面にレジンバリの発生がないこと、の2つの
課題を解決することが必要である。そこで、以下におい
て、該2つの問題を解決する方法をそれぞれ説明する。 【0075】の問題を解決するための方法について説
明する。 【0076】まず、上記実施例のパッケージを成形した
ときのレジン充填状態を、模式的に図38〜図40を用
いて説明する。これは、課題のボイド発生過程とそれ
を防ぐための方式を示したものである。 【0077】図38は、成形時のレジン充填状態を模式
的に表したものである。 【0078】図38(a)はゲート19を通過したレジ
ン14がキャビティ内を充填する過程を示す。図38
(b)は、図38(a)のI−I線断面図である。図3
9(a)、図39(b)は、その後のレジン充填状態を
示したものである。 【0079】実線54は上型キャビティ部のレジン流動
先端を、また、破線54は、同時刻の下型キャビティ部
のレジン流動先端を、模式的に示したものである。 【0080】図39からわかるように、上型キャビティ
56部と下型キャビティ57部とではレジン流路の形状
が大きく異なる。このため、レジン流動時には上型キャ
ビティ部56の方が下型キャビティ57部に比べ大幅に
早く充填が完了する。流路が複雑である下型キャビティ
57部は、これに遅れて充填される。上型キャビティ5
6部の充填が完了した後、下型キャビティ57部では、
4辺周囲より中央部に向かってレジンの充填が進んでい
く。このため、図39に示されているように、下型キャ
ビティ57部では、下型キャビティ内の空気(ボイド)
58が逃げ場を失い閉じ込められた状態となる。 【0081】そして、最終的にレジン充填が完了した状
態でも、図40に示すとおり、下型キャビティ57の中
央部に空気(ボイド)58が残ったままとなり、成形不
良となる。 【0082】本発明では成形金型の下型キャビティ部に
エアベントを設けることで、ボイド58を無くして成形
不良を防いでいる。以下、該成形金型を、第14の実施
例として図41〜図42を用いて説明する。 【0083】図41は、下型キャビティ部57の中央部
分を拡大したものである。本実施例では、ボイドとなる
空気を逃がすための通路(以降、エアベントと呼ぶ)5
9を、下型キャビティ部57に設けている。 【0084】エアベントは、空気のみを逃し、レジンは
侵入できないような大きさとしなければならない。この
ような大きさの孔を直接形成することは技術的に困難で
あるため、本発明では、下型を複数の部品に分割し、こ
れら部品同士の境界においてエアベントを形成してい
る。具体的には、下型キャビティ部57にある程度の大
きさを孔を設け、該孔に、分割部品60を栓のごとく嵌
合させている。そして、両者の境界面61に所定のすき
まを残すことで、該すきまをエアベント59としてい
る。従って、ボイドは、該エアベント59をとおって、
下型キャビティ57の厚さ方向へと逃げることになる。 【0085】下型キャビティ部57には、既に述べたと
おり、電極部を残すための突起部22が格子状に設けら
れている。分割部品60の上面にも、同様に、突起部2
2を設けている。 【0086】さらに、本実施例では、この分割部品60
に突出しピンも兼ねさせている。つまり、該分割部品6
0を必要に応じてキャビティ57の内側方向へ突き出す
ようにすることで、成形品23の離型を助ける。該分割
部品60の突出し動作は、分割部品60の外側端部を、
上下方向に移動可能に構成された固定板63に取り付け
ることで実現している。これにより、固定板63の上下
方向への移動に伴って、分割部品60はキャビティ内へ
突出可能となっている。 【0087】このような金型を用いた場合の一連の成形
工程を図42を用いて説明する。 【0088】図42(a)は、金型キャビティ内に設置
した支持フレーム5(ここでは、実施例1を例に取
る。)、基板2、ICチップ1のキャビティ中央部を拡
大した断面を示したものである。 【0089】図42(b)はレジン14の充填過程を示
したものである。閉じ込められたボイド58は、エアベ
ント59を通じて、下型キャビティの厚さ方向に流れ
て、キャビティの外へと排出される。図中、該ボイト5
8の流れを矢印で示した。 【0090】図42(c)は、レジン14の充填および
加熱硬化完了後に成形品を離型する際の様子を示したも
のである。固定板63を金型に接近するように移動させ
ると、分割部品60はキャビティ内部へ突出した状態と
なる。これにより成形品23は金型から離型される。ま
た、エアベント59にわずかにレジンが侵入することで
生じたレジンバリ64も、分割部品60の該摺動動作に
伴って剥がれ落ちる。従って、次の成形時にはエアベン
ト59は再び正常な状態に戻る。 【0091】ここでは下型キャビティ部を2分割した場
合について述べたが必要に応じて複数個の分割をしても
なんら差し支えないことは云うまでもない。 【0092】さらに、分割部品60の形状は矩形であっ
たが他の形状(長方形、円形他)でもなんら差し支えな
いことは云うまでもない。 【0093】また、レジンバリの除去を容易にするため
の表面処理、例えば、ポリ4フッ化エチレンコーティン
グ他の処理を行ってもなんら差し支えないことは云うま
でもない。 【0094】このように下型キャビティ部にエアベント
を設けることによりボイドをなくすことができる。さら
に、エアベントを設けるための構成部品(ここでは、分
割部品60)に突出しピンを兼ねさせることで、エアベ
ント部に付着したレジンバリを自動的に除去できる。そ
のため、モールド工程の自動化が容易である。 【0095】次に、上記課題の基板電極表面上のレジ
ンバリ発生過程とそれを防ぐための方法を説明する。 【0096】その前に、レジンバリの発生過程について
図43を用いて説明する。 【0097】図43(a)は、基板電極部と下型キャビ
ティ突起部を拡大した断面を示したものである。 【0098】基板2の電極3の周辺や配線(図示せず)
は、絶縁物65で覆われている。キャビティ内では、基
板2の電極表面66と、下型キャビティの突起部22の
登頂部67と、が接した状態となっている。つまり、固
体表面同士が接している。該接触部分をさらに拡大し模
式的に描いたのが図43(b)である。電極表面66お
よび登頂部67は、共にその表面に微細な凹凸がある。
そのため、両者の接触部には、隙間68が存在する。こ
のような隙間68のある状態でレジン成形を行うと、図
43(c)のように、この隙間68へレジン14が侵入
し、レジンバリ64として電極表面66に残ることにな
る。 【0099】さらに、基板全体から見ると、基板自体の
反り変形や厚さバラツキに起因したレジンバリの発生も
考えられる。 【0100】これら要因に起因したレジンバリの発生を
防止する方法としては、基板を下型キャビティの突起部
に強制的に押し付けることで隙間を無くす方法が考えら
れる。しかし、この方法では、押し付ける力によって基
板が損傷すること等が考えられる。そのため、本発明で
は、離型剤あるいはゴム系樹脂を用いてこの隙間を埋め
ることで、レジンバリを防ぐ方法を提案する。以下、離
型剤を用いる方法を第15の実施例として、また、ゴム
系樹脂を用いる方法を第16の実施例として説明する。 【0101】第15の実施例を図44〜図45を用いて
説明する。 【0102】まず、基板2の電極3と同一のパターンで
配置されたダミー突起物69を備えた、ダミーの型71
を用意する。そして、該ダミー突起物69の登頂部に離
型剤70を塗布する(図44(a)参照)。ダミー突起
物69への離型剤の塗布は、例えば、離型剤を塗布した
板等に、該ダミー突起物69を当てることで容易に可能
である。離型剤としては、例えば、溶剤に分散させた、
シリコーン樹脂系のものあるいはポリ4フッ化エチレン
樹脂系のものがよい。また、成形温度付近で液状に近い
状態となるものであれば、ワックス系のものでも良い。 【0103】次に、基板2を、ダミーの型71に乗せる
(図44(b)参照)。この場合、ダミー突起物69
と、電極3との位置あわせを行っておく。これにより、
電極3の表面(電極表面66)へ離型剤70を転写する
ことができる(図44(c)参照)。 【0104】このようにして電極表面66に離型剤70
を転写された基板2を、レジン成形用の金型にいれる。
すると、基板2の電極表面66と、下型キャビティの突
起部22の登頂部67とは、離型剤70を介して接触し
た状態となる(図45(a)参照)。 【0105】電極表面66と突起部22の表面との間の
隙間は、離型剤70によって埋めらる。これにより、成
形時に該隙間にレジンが侵入することは妨げられ、レジ
ンバリの発生を防ぐことができる(図45(b)参
照)。 【0106】成形後、電極表面66並びに登頂部67に
は離型剤70が付着している(図45(c)参照)。従
って、これを除去した後、電極表面66にはんだバンプ
他の外部電極を形成することで、パッケージが完成す
る。 【0107】第16の実施例を図46〜図47を用いて
説明する。 【0108】該方法では、予め特別の金型を準備してお
く必要がある。先ず、金型の準備段階を説明する。 【0109】先ず、基板2の電極3に、熱硬化型のゴム
系樹脂72を塗布する(図46(a))。熱硬化型のゴ
ム系樹脂としては、例えば、シリコーン樹脂系やポリ4
フッ化エチレン系のものが良い。該ゴム系樹脂72の塗
布は、実施例15における離型剤の塗布方法と同様の方
法を適用可能である。 【0110】続いて、該基板2を成形用の金型に載せる
(図46(b)参照)ことで、下型キャビティの突起部
22にゴム系樹脂72を転写する(図46(c)参
照)。この後、所定の硬化条件にてゴム系樹脂72を硬
化させる。 【0111】このようにして突起部22にゴム系樹脂7
2を備えた金型を作製することができる。次に、この金
型を用いてのレジン成形の様子を図47を用いて説明す
る。 【0112】基板2を先の金型にいれると、基板2の電
極表面66と、下型キャビティの突起部22とは、ゴム
系樹脂硬化物73を介して接触した状態となる(図47
(a)参照))。先に述べたとおり、レジン成形時に
は、下型キャビティ部よりも早い時期に上型キャビティ
の方にレジンが充填される(図38〜図40参照)。従
って、下型キャビティ部へのレジン充填が起こっている
時、上型キャビティ部に充填されているレジンによっ
て、基板2は、下型キャビティの突起部22側へ押し付
けられている。このように基板2が下側に押しつけられ
ることで、電極表面66とゴム系樹脂硬化物73とは密
着する。さらに、これに伴って該ゴム系樹脂硬化物73
が突起物22の表面凹凸に倣って弾性変形することで、
電極表面66と、ゴム系樹脂硬化物73との隙間は埋め
られる(図47(b)参照)。これにより成形時に両者
の間にレジンが侵入し、レジンバリが発生するのを防ぐ
ことができる。 【0113】成形終了後に成形品23を離型すれば、弾
性変形していたゴム系樹脂硬化物73は元の状態に復元
する(図47(c)参照)。従って、該金型は、そのま
ま次回の成形に用いることができる。 【0114】この後、基板2の電極3上にはんだバンプ
他の外部電極を形成することで、パッケージは完成す
る。 【0115】第15の実施例および第16の実施例の効
果を説明する。 【0116】電極表面66にレジンバリができている
と、当該電極表面にははんだバンプを形成することがで
きない。従って、ここでははんだバンプの形成時の歩留
まりに基づいて効果を検討する。はんだバンプ形成可能
率を図48に示した。ここに示したデータは、ここで
は、電極数が400ヶの場合の例である。 【0117】基板電極表面と金型突起部との間に柔軟物
がない方式においては、はんだバンプ形成率は、約50
%であった。これに対して柔軟物(上述の離型剤70あ
るいはゴム系樹脂硬化物72)を金型突起部に設けた第
15、16の実施例では、ほぼ100%の値となってい
た。従って、第15、16の実施例のように基板電極表
面と金型突起部との間に柔軟物を介在させることで、基
板の反りや厚さのバラツキを吸収し、また、両表面の密
着性も向上させて、レジンバリの発生を防止できる。 【0118】ここでは、離型剤、ゴム系硬化物について
述べたが成形温度にて変形する柔軟物であれば同様の効
果があることは云うまでもない。 【0119】 【発明の効果】本発明によれば、支持フレームを用いる
ことで生産性の向上、低価格化を図ることが容易とな
る。また、BGA素子をレジン封止することで耐湿信頼
性等の大幅な向上が図れる。また、第11〜13の実施
例のように電極数が多くチップ外側にも電極を配置する
ような構造においても、支持フレームの構造の中でタブ
の形状を変更した拡張タブ形状とすることで容易に対応
できる。これら、支持フレームを用いることで、通常行
われている成形手法を取り入れることで成形工程の自動
化、省人化が容易であり、生産効率の向上、安定生産が
可能となる。 【0120】レジン成形時に発生するボイドや基板電極
表面のレジンバリを防止する成形金型構造により生産効
率の向上、安定生産が可能となる。
Description: BACKGROUND OF THE INVENTION 1. Field of the Invention
In the manufacture of packages, especially the structure of BGA packages
The present invention relates to a fixed support method and a manufacturing method for a component.
You. 2. Description of the Related Art A semiconductor package has a high-density mounting structure.
In order to reduce the size, the size and thickness have been reduced. Ma
In addition, the amount of information processing per chip also tends to increase,
The number of input / output pins per package tends to increase
is there. However, if you increase the size of the package
As the number of pins increases, each lead pin
Tend to be very narrow. Therefore, the circuit board
Advanced mounting technology is required for mounting on a board
Is the current situation. In recent years, package
The external connection form of the page is different from the conventional structure.
Grid array) or BGA (ball grid
Package with external connection structure such as
It has come to be. [0003] This BGA package has a face-up
Type and face-down type. [0004] Face-up type BGA package
Is disclosed in US Pat. No. 5,216,278.
Of the structure of the BGA is described with reference to FIGS.
I do. FIG. 49 shows a sectional view of a BGA package.
You. The IC chip 1 and the substrate 2 are fixed with an adhesive or the like.
ing. As the material of the substrate, an organic material (for example, BT
Gin). IC chip 1 and pad 1 on substrate
2 electrically connected by wire bonding 13
Have been. FIG. 50 shows a flat view when FIG. 49 is viewed from above.
FIG. Substrate connected by wire bonding 13
From the upper pad 12, the wiring 1 for communicating with the electrode 3
05 are provided, and the through holes 106 are respectively provided.
Through the back surface of the substrate. FIG. 51 shows a flat view when FIG. 49 is viewed from below.
FIG. The electrodes 3 are arranged in a grid.
Here, the metal bumps 4 are joined to complete the electric wiring. This structure
Cover the substrate surface on which the manufactured IC chip 1 is mounted with resin 14
This protects the package and completes the package shape. Productivity when molding a semiconductor package
From the point of view, multiple cavities are installed in the mold
It is usual to perform resin filling. For this reason,
With the above structure, positioning in the mold becomes difficult,
There is a problem that the product removal process becomes very complicated.
Due to these factors, production costs may increase, resulting in expensive products.
There is a problem. Also, a face-down type BGA package is used.
An example of a cage is disclosed in US Pat. No. 5,148,265.
The schematic structure of the BGA is described with reference to FIGS.
explain. FIG. 52 is a perspective view of a BGA package.
You. The configuration is such that silicon is placed on the circuit surface of the IC chip 1.
Place an insert 32 such as rubber, and place a wiring pattern
It is composed of a certain wiring film 31
You. The IC chip 1 and the wiring film 31 are wire bonded.
Ring 13. FIG. 53 shows an enlarged sectional view of the connection portion. Insertion
The container 32 is made of a flexible resin such as silicone resin.
Used. IC chip 1 and wiring film of this component
The part excluding the upper electrode 33 is made of a soft material such as silicone resin.
Completion of package shape by protecting with resin 14
It has become. At this time, the face-up type
The same problems as the solid ones can be considered. Ie production
From the viewpoint of properties, when molding, multiple
It is usual to install a cavity for resin filling
is there. For this reason, this structure makes positioning in the mold difficult.
And the process of removing molded parts becomes very complicated.
Problems. These factors increase production costs.
There is a problem that it is possible to raise the price and the product becomes expensive. On the other hand, a molding method including a substrate is described.
Usually, a board is placed between the upper mold and the lower mold, and
Filling resin into the cavity
You. Therefore, the flow path for filling the resin on the substrate
It is necessary to provide certain runners and gates,
This is a constraint in designing. In addition, unnecessary runs
In the process of removing the gate, the substrate may be damaged.
May lead to lower reliability. Further, a flow for filling the resin on the substrate is provided.
As a molding method without runners and gates,
JP-B-61-46049, JP-A-4-184944
And many other examples. Tokiko Sho 61-46049
In Japanese Patent Publication No.
The runners and gates, which are roads, are
Part is made of another plate part (called a cavity plate).
It is a method of setting and molding in a mold together with the substrate
ing. In this method, the electric circuit of the board is designed.
There are no restrictions on the product, but when making thin products,
Because the thickness of the plate is also thin, deformation and
Other problems such as removal of resin burrs generated on the board
There is fear. Furthermore, cavity play is performed for each molding.
Must be replaced, and it is difficult to automate the molding process.
There is a problem. Japanese Patent Application Laid-Open No. 4-184944 discloses a cash register.
Runners and gates, which are flow paths for filling
This part slides when the mold is opened
The mold structure is described. However, there is no
Resin easily flows into this sliding part because the resin flows
And it becomes resin burrs, causing sliding resistance and malfunction.
There is a disadvantage that it is easy to do. This malfunction is serious in production.
Can be a problem. [0015] The above-mentioned prior art is a cash register.
It is difficult to position the above parts in the molding die used for
There was a problem that was difficult. Also, make the molding process complicated.
There was a problem that it was difficult to achieve automation and labor saving. This
Due to these factors, there is a problem that the price of the product increases.
Was. In molding including a substrate, a resin flow path in a mold is provided.
There is a sliding part in the resin
Is likely to cause malfunctions and reduce production efficiency.
There was a problem. And the runners and
Make the sheet part in the molding die and make the cavity part a separate plate part
(Cavity plate) and place it in the mold with the substrate
When making thin products, mold
When the plate itself is deformed,
There was a problem. In addition, cavity play for each molding
It is difficult to automate the molding process because it is necessary to replace
There has been a problem that the efficiency is reduced and the price of the product is increased. The present invention eliminates the above-mentioned disadvantages and achieves high productivity.
And low cost BGA package structure and manufacturing method
The purpose is to provide. [0018] The present invention achieves the above object.
To secure the IC chip, substrate, or wiring film.
BGA package structure using a fixed supporting frame
And IC chip, substrate or wiring film with resin
BGA package structure to cover. More specifically, the present invention is as follows.
It becomes. According to a first aspect of the present invention, there is provided an IC chip.
And a laminated circuit board on which it is mounted and connected (hereinafter abbreviated as
Or a wiring pattern formed on an insulating substrate.
Wire film (hereinafter abbreviated as wiring film) and their electricity
Provide an electrode section for connecting circuit components to the outside, and
In a semiconductor device formed with a metal bump,
Fixing and supporting IC chips, substrates or wiring films
It has a support frame and has at least a part other than the electrode part.
A semiconductor device characterized by being sealed with equipment is provided.
You. In this case, the support frame is made of a metal material.
It is preferable to configure. The above-mentioned supporting frame is composed of an IC chip, a substrate or
It is preferable to fix and support one of the wiring films.
New According to a second aspect of the present invention, there is provided an IC chip.
And a laminated circuit board on which it is mounted and connected (hereinafter abbreviated as
Or a wiring pattern formed on an insulating substrate.
Wire film (hereinafter abbreviated as wiring film) and their electricity
Provide an electrode section for connecting circuit components to the outside, and
In a semiconductor device formed with a metal bump,
Fixing and supporting IC chips, substrates or wiring films
A semiconductor device characterized in that the supporting frame is a heat sink.
Device is provided. According to a third aspect of the present invention, there is provided an IC chip.
And a laminated circuit board on which it is mounted and connected (hereinafter abbreviated as
Or a wiring pattern formed on an insulating substrate.
Wire film (hereinafter abbreviated as wiring film) and their electricity
Provide an electrode section for connecting circuit components to the outside, and
In a semiconductor device formed with a metal bump,
Fixing and supporting IC chips, substrates or wiring films
Semiconductor characterized by removing the outer frame of the support frame
An apparatus is provided. In each of the above embodiments, the IC chip and the substrate
And the IC chip and substrate are bonded wires
It is preferable to connect with. The IC chip and the wiring film are fixedly supported.
The IC chip and the wiring film
Bonding with metal bumps or bonding with conductive resin
It is preferable to connect by joining. [0027] In the first embodiment, the organic material is sealed.
In this case, the IC chip and the substrate are bonded with bonding wires.
The connected chip mounting surface and the
Sealing or chip mounting surface for all components except poles
And sealing only to the side of the board or only the chip mounting surface
It may be sealed. In the first embodiment, sealing with an organic substance is performed.
The form to do is metal bonding IC chip and wiring film
Or an IC chip connected with conductive resin
Remove the mounting surface of the film and the external electrodes on the wiring film.
Sealing the contacted part or connecting the IC chip to the wiring film
Seals up to the mating surface or seals all components.
There may be. According to a fourth aspect of the present invention, there is provided a laminated circuit board.
Wiring on board (hereinafter abbreviated as “substrate”) or insulating substrate
The wiring film with the pattern formed and the IC chip
Mounted on a support frame, the IC chip and the substrate or
Is electrically connected to the wiring film and the IC chip
, The substrate or the wiring film, and the support frame.
And at least one of the
Part of it is filled and sealed with an organic material.
Manufacturing method of semiconductor device characterized by forming a pump
Is provided. In this case, the filling and sealing of the organic material is performed as follows.
It is preferable to use a mold. Further, the molding die includes an upper die,
Provided corresponding to the solder bump formation position,
Projection for molding the shape of the part forming the bump
And a lower mold having the organic material
Of the IC chip, which are electrically connected to each other,
And a support foil on which a board or wiring film is mounted.
The frame is sandwiched between the upper mold and the lower mold, and the molding is performed.
It may be done by pressing resin into the mold
No. According to a fifth aspect of the present invention, a semiconductor device
In the molding die used for resin molding of
And a lower mold having a cavity.
The arrangement pattern of the electrode part exposed outside the semiconductor device and
The protrusions arranged in the same pattern are
Molding dies are provided.
Is done. In this case, the lower die is provided with the protrusions.
It is preferable to have an air vent on the surface provided. The air vent is provided with the projection.
It is preferable that it is provided in the approximate center of the area
No. The lower mold is composed of a plurality of parts.
The air vent is located at the boundary between the parts.
It is preferable that the gap is formed as a gap. Further
Some of the parts protrude into the cavity
Preferably, it is configured to be possible. Also, a bullet covering the top of the protrusion is
It is preferable to further have a flexible material having properties. The flexible material may be a rubber-based resin.
No. The above-mentioned flexible material is made of silicone rubber or
It may be a polytetrafluoroethylene-based resin. The surface on which the projections are provided is
Preferably it is the bottom of the cavity. According to a sixth aspect of the present invention, there is provided a laminated circuit board.
Board (hereinafter abbreviated as “substrate”) or insulating substrate
A wiring film on which a wiring pattern is formed;
Is an IC chip electrically connected to the wiring film
And the IC chip, the substrate or the wiring film,
The supporting frame, the IC chip, and the
Between the substrate or the wiring film and the support frame
At least part of at least one of them
Through the sealed sealing material and the substrate or wiring film
And is electrically connected to the IC chip and externally
And a plurality of exposed electrode portions.
A conductor device is provided. Even if the above-mentioned electrode portions are arranged in a lattice shape,
Good. The first to third aspects will be described. If the above-mentioned means is used, the mold cavity
Positioning in the tee is easy,
I can do it. Acts as a heat sink on the support frame
In addition, the strength of the substrate can be reinforced and the warpage can be reduced. Also,
Sealing IC chip, substrate or wiring film with resin
To improve humidity resistance and warp of BGA package
Can be reduced. In addition, by using a support frame
Automation of each process is easy and productivity efficiency can be improved.
You. The fourth, fifth and sixth aspects are summarized
explain. First, a substrate or a wiring film and an IC chip
On the support frame and connect them electrically.
You. And for at least one of these,
At least a part thereof is filled and sealed with an organic material. The seal
Stop the support frame with the IC chip etc.
Hold the mold between the upper mold and the lower mold, and put resin in the mold.
This is done by pressing. In this case, the filling and sealing of the organic material is performed as follows.
This is performed using a mold (upper / lower mold). Trying to make
If the semiconductor device is of BGA type,
On the bottom surface of the cavity of the lower mold, the electrode arrangement
Provide protrusions arranged in the same pattern as the turn
Good. The protrusions shape the periphery of the electrode pad.
create. When such projections are provided, the lower die
In the case of Viti (especially the area where protrusions are provided)
The flow of organic material becomes worse compared to the mold cavity,
Air (void) tends to remain in the area where protrusions are provided.
It becomes. Therefore, the air vent is placed on the surface on which the projections are provided.
The installation of such a point prevents such
You. The air vent is provided between a plurality of parts constituting the lower mold.
If it is realized as an interval, it can be easily realized technically
(The lower mold is composed of one part, and a single hole is provided in this.
Of course, it can be realized by doing this). For BGA type,
Electrode pads are placed on the entire lower surface of the semiconductor device.
Eventually, voids also gather in the center of the lower surface
You. Therefore, the air vent is also located at the center (
(Approximately the center of the area where the protrusions are provided)
Thus, the air (void) can be reliably discharged to the end. As described above, the flow of the organic material is
The cavity is better. Therefore, during the molding,
The frame is made of an organic material that fills the cavity of the upper mold.
As a result, the state is pushed toward the protrusion. This allows
A flexible material (for example, rubber-based resin,
In particular, silicone rubber-based and polytetrafluoroethylene-based
Gap between the electrode pad and the top of the protrusion
Fill the gap. This prevents burrs from forming in the gap
it can. Some of the parts constituting the lower mold are partially
If it is possible to project into the cavity, it will help release the molded product
Can also serve as a protruding pin. After sealing with an organic material as described above, the electrode
By forming solder bumps on the pad portion, the sixth aspect and
The semiconductor device described above is completed. An embodiment of the present invention will be described with reference to FIGS.
I will tell. FIG. 1 shows a BGA package structure of the first embodiment.
It is a perspective view showing the outline of. Face-up type B
The configuration of the GA package is IC chip 1, laminated circuit board
2. External conduction electrode 3 on the board mounting surface and contact
Metal bumps 4 to be combined as external electrodes and fix them
Support frame (i) 5 for carrying out the operation.
That is, the support frame (i) 5 is fixed to the outer frame 6 and the substrate.
Frame hanging lead 7, board fixing frame 8, and tab hanging lead 9
And a tab 10. Around this tab 10
The IC chip 1 and the substrate 2 from above and below with adhesive
It will be in a more fixed state. Insulated as base material for substrate 2
Anything is good. The wiring is the pad 11 part of the IC chip 1.
And the wiring pad portion 12 of the substrate 2
They are electrically connected by wire bonding. Wire bo
From the pad 12 on the surface of the substrate 2
Wiring for obtaining conduction with the electrode 3 on the back surface of the substrate 2 (illustration
Without). These electrical wirings are insulators (not shown).
Needless to say, it is protected by zu). Back of substrate 2
What is conducted to the surface is wired to each electrode 3
I have. In this state, it is set on the molding die and
The entire part except for the electrode 3 is sealed with a resin 14.
Protect and complete the package shape. After resin sealing,
A metal bump, such as a solder ball, is joined to the
The wiring is completed and the product is completed. FIGS. 2 to 4 show the outline of the manufacturing process and the respective processes.
These schematic diagrams are also shown. Resin molding is a multi-piece
Molding is usually performed, and the manufacturing process in this case is
And will be described below. FIG. 2 shows an IC chip as a component.
1. When assembling the substrate 2, the support frame (i) 5
FIG. 3 shows the outline (a) of the process. That is, support
The frame (i) 5 is a multi-unit so that multiple moldings can be made.
Thus, a structure as shown in FIG. This multiple support frame
IC chip on each tab 10 part on the room (i) 5 (c)
1 (b) is mounted and fixed with an adhesive or the like. Next,
Plate 2 (d) from multiple support frame (i) 5 (c) from the back
Adhesive or the like to the back side of the tab 10 and to the substrate fixing frame 8
To form a three-layer structure with ten tabs interposed therebetween.
Each product is placed on the outer frame of this multiple support frame (i) 5 (c).
Guide holes (not shown) for automatically performing the manufacturing process
Is provided. Then, the pad portion on the IC chip 1 (see FIG.
(Not shown) and a pad (not shown) on the substrate 2
Wire connection to establish conduction with the substrate 2.
Completed multiple support frame 15 (e) with chip / substrate mounting
I do. FIG. 3 shows a chip / substrate mounted multiple supporting frame.
The schematic (a) of the step of resin molding using the system 15 is shown.
You. Here, epoxy resin, a thermosetting resin, is used.
The case of transfer molding will be described. Molding
Inside the cavity 17 provided in the mold (i) 16 (c)
The multiple support frame 15 (b) mounted on chip / substrate
I do. At this time, the molding die (i) 16 is made of an epoxy resin.
Is heated to a temperature at which it cures. Next, molding
Potted resin tablet (not shown) in mold
Part (not shown) and push with plunger (not shown)
Press. Resin pressed by plunger (not shown)
14 is heated and melted and flows through the runner 18 → gate 19 in the mold.
Moves into the cavity 17 and is cured by a curing reaction.
It becomes a molded product. The state inside the cavity 17 is enlarged (d).
Will be described. That is, there is a large gap between the upper mold 20 and the lower mold 21.
The chip /
Ten tabs on which the substrate is mounted are installed. At this time, tip
/ The position of the board-mounted multiple support frame 15 is
Positioning holes (not shown) provided on the
Positioning in cavity 17 by female pin (not shown)
Needless to say, Thus, the cavities
Resin flows in the state where it is installed in
To complete the resin sealing. At this time, the lower mold 21
The mounting surface side of the substrate 2 by the projections 22 provided in the cavity portion
To prevent the resin 14 from invading the three electrodes 3
The resin molding is completed with only the exposed parts. FIG. 4 shows an outline of steps from a molded product to a finished product.
(A) is shown. The molded product 23 (b) sealed with resin is
6 parts of the support frame outer frame and
Port 19 and runner 18 are cut with a cutting die 24 (c).
It is cut and separated from the molded product 23. Cutting isolated
Next, the shape 25 (d) is processed to form an external electrode portion.
Proceed to step (e). In other words, the previously exposed base
Supplying, for example, ball-shaped solder 4 to the electrodes 3 on the board mounting surface
And heat bonding to complete the final external electrode part 26
Completed the process and completed the resin-sealed BGA package (f)
To complete. In this way, the chip / substrate mounting multiple support
By using the frame 15, the resin sealing process is currently performed.
It can be produced by the general transfer molding method
Production costs can be reduced and production efficiency can be improved. In addition,
Group made of organic material by resin-sealing
In the case of a board, moisture absorption from the board can be prevented, so
It is thought that the improvement of the humidity reliability can be achieved. In addition, during operation
For products that generate a lot of chip heat and need to be cooled
Is released through the tab under the chip and the board fixing frame.
There is a feature that the heat effect is improved. In addition, high heat dissipation is required
In the case where
It can be used as a heat sink without cutting.
You. FIG. 5 shows a second embodiment of the present invention. FIG.
Is the tab suspension lead and tab in the support frame component.
BGA package composed of a support frame (ii) 27 without
It is a perspective view of a package structure. That is, the IC chip 1
And the substrate 2 are directly bonded and bonded to the support frame (ii) 27.
Is performed on the substrate 2 and the substrate fixing frame 8.
With such a structure, the package thickness can be reduced.
Which effect has. The arrangement of the pads 12 on the substrate 2 is
There are features that can be freely designed. In addition, the chip and substrate
The feature is that the wire bonding process for connection is easy.
You. The resin molding is shown in FIGS. 3 (c) and (d).
The molding die 16 has a structure of a molding die (ii) 40 shown in FIG.
Just replace it with something. Also, as shown in FIG.
It can be said that the cutting mold 24 is replaced depending on the shape of the molded product.
Not even. FIG. 6 shows a third embodiment of the present invention. this
Is bent by bending the frame-holding lead 7 for fixing the substrate.
A support for fixing and bonding the part 8 on the mounting surface side where the electrode 3 of the substrate 2 is located
BGA package structure composed of holding frame (iii) 28
It is a perspective view of a structure. With such a structure, on the substrate 2
Pads can be arranged freely, and even if there are many pads
There are features. In addition, a wire box connecting the chip and the substrate
There is a feature that the binding process is also easy. Also resin
The molding is performed with the molding die 16 shown in FIGS. 3 (c) and 3 (d).
Replace the molding die (iii) shown in FIG.
Just do it. Further, the cutting mold 24 shown in FIG.
Needless to say, replacement is performed depending on the shape of the molded product. In the first to third embodiments, the electrode 3 of the substrate 2
All parts except the part are sealed with resin.
This has the effect of ensuring the performance. This seal is made of inorganic material
Needless to say, the same effect can be obtained by using the sealing method.
Absent. Next, a package sealed with resin to the side of the substrate
The page structure will be described. FIG. 7 shows a fourth embodiment of this structure.
Show. The structure of the support frame is similar to that of the first embodiment.
It is. FIG. 8 shows a fifth embodiment. Support frame structure
The structure is similar to that of the second embodiment. In the fourth and fifth embodiments, the number of electrodes 3 on the substrate is large.
Features that can easily cope with difficult resin sealing
There is. Resin molding is performed as shown in FIGS. 3 (c) and 3 (d).
In the fourth embodiment, a molding die 16 shown in FIG.
(Iv) Molded metal shown in FIG.
What is necessary is just to replace it with the thing of type | form (v) 43 structure. Also,
The cutting mold 24 shown in FIG.
It goes without saying that it is replaced. And the key of the molding die
Production of cavity part (protrusion part of lower mold cavity is unnecessary)
There is a feature that it becomes easy and the production cost can be reduced. Next, the chip / substrate mounting surface is resin-sealed.
The package structure will be described. Sixth embodiment of this structure
Is shown in FIG. The structure of the support frame is the same as that of the first embodiment.
It is similar. FIG. 10 shows a seventh embodiment. support
The frame structure is similar to that of the second embodiment. Success
Features that make it easier to manufacture molds and reduce production costs
There is. In the sixth and seventh embodiments, the number of electrodes 3 on the substrate is large.
Features that can easily cope with difficult resin sealing
There is. Resin molding is performed as shown in FIGS. 3 (c) and 3 (d).
In the sixth embodiment, a molding die 16 shown in FIG.
(Vi) 46 structures, in the seventh embodiment, a molding metal shown in FIG.
What is necessary is just to replace with the thing of the type (vii) 47 structure. Ma
In addition, the cutting die 24 shown in FIG.
It goes without saying that they are replaced. And the mold
Of the cavity of the lower mold
), And the production cost can be reduced. The groups used in the first to seventh embodiments described above
Although the plate material has been mainly described as being composed of organic substances,
There is no problem even if inorganic substances are used according to the purpose.
Needless to say. Further, in common with the first to seventh embodiments.
What can be said is that using a support frame makes it unnecessary after molding
Damage to the substrate even when the runner and gate are cut
Can be eliminated. In other words, the resin-sealed product
The frame outer frame is connected only with the board fixing frame suspension leads.
To reduce the stress applied to the substrate during cutting.
This has the effect of improving reliability. In addition, during operation
If high heat dissipation is required due to a large amount of chip heat, turn off first.
Cut the supporting frame outer frame 6 as a heat sink without cutting it
There is a feature that can be used. The support frame used in the first to seventh embodiments
FIGS. 11 to 16 show patterns of one molded product. FIG.
Reference numeral 1 denotes a support frame used in the first, fourth, and sixth embodiments.
It was done. The outer frame 6 and the frame 8 for fixing the substrate are fixed to the substrate.
The tab 10 is connected by a frame suspension lead 7
Lead 9 connected to the frame 8 for fixing the substrate.
ing. FIG. 12 shows the supports used in the second, fifth and seventh embodiments.
It shows a holding frame. Outer frame 6 and board fixing frame
8 is a structure connected by the frame fixing lead 7 for fixing the substrate.
It has become. FIG. 13 shows a supporting member used in the third embodiment.
It shows a frame. Outer frame 6 and board fixing frame 8
Is a structure connected by a frame fixing lead 7 for fixing a substrate.
Has become. The board fixing frame hanging lead 7 is bent.
The frame 8 for fixing the substrate is located below the outer frame 6.
It has become. Here, the connection of each element is performed in four places.
The number of leads to be linked if necessary
May be increased or decreased. FIGS. 14 to 16 show the form of the frame 8 for fixing the substrate.
Rigid board fixing leads 30 that are bonded at four points
Showing one molded product part of the support frame when
It is. Even with such a support frame,
Needless to say, the same effect can be obtained. these
The support frame in FIGS. 11 to 16 is made of, for example, Fe-Ni.
A metal material such as an alloy and a Cu alloy may be used. In addition,
I mentioned that the connection of the element was performed at four places, but it was necessary
The number of leads to be connected may be increased or decreased accordingly. Then, the support flange described with reference to FIGS.
The outer frame 6 of the frame is used for positioning in each manufacturing process.
And a guide hole 29 for providing the same. Next, the eighth embodiment of the present invention will be described.
FIG. 1 is a perspective view of a down-type BGA package structure.
FIG. The configuration of the BGA package is IC chip 1,
Wiring fill with wiring pattern formed on heat-resistant insulating substrate
31 (hereinafter abbreviated as wiring film), insulating insert
32, an electrode 33 on the wiring film 31 and bonding to the electrode 33
To fix the metal bumps 4 as electrodes to the outside
Support frame (iv) 34 for
You. That is, the support frame (iv) 34 is
A tab suspension lead 9 and a tab 10 are provided.
The back side of the IC chip 1 is attached to the tab portion 10 with an adhesive or the like.
Fix more. Wiring is performed on the pad portion of the IC chip 1 (illustration
No) and the wiring pad part of the wiring film 31 (not shown)
And are electrically connected. This film 3
The wiring is connected from the pad on 1 to each external electrode 33.
ing. In this state, the external electrode 33 is set on the molding die.
And the portion of the tab 10 excluding the back surface side is
To complete the package shape. Resin
After sealing, a metal bump 4 such as a solder bump is
And the electrical wiring is completed to complete the product. The manufacturing process has been described in the first embodiment.
The components are different from those of FIG.
In resin molding, multi-cavity molding is usually performed.
Now, this case will be described. FIG. 18 shows the components.
IC chip 1, wiring film 31, insert 32, support
Outline of the process when assembling the frame (iv) 34
FIG. That is, the support frame
(Iv) 34 becomes a multiple so that a plurality of moldings can be performed.
The structure is as shown in FIG. This multiple support frame
(Iv) The IC chip 1 (d) is attached to the tab portion 10 on 34 (e).
And glue it. Next, other than the pad portion of the IC chip 1
An insulating insert 32 (c) is placed on the part and adhered. last
And a pad portion (not shown) of the wiring film 31 (b).
Align the chip pad (not shown) and insert
32 (c). This multiple support frame (iv) 3
4 (e), each manufacturing process is automatically performed on the outer frame.
Guide holes (not shown) are provided. IC chip 1
For example, the conduction between the wiring film 31 and Au
Heat bonding of gold or other metal material or conductive resin such as gold
Adhesive bonding using epoxy resin or the like containing genus powder. this
The chip / wiring film mounting multiple frame 35
(F) is completed. After that, the first embodiment will be described.
The same process as the process shown in FIGS. This process
Among them, resin molding is performed as shown in FIGS. 3 (c) and 3 (d).
The structure of the molding die (viii) 48 shown in FIG.
You just need to replace it with another one. Also, as shown in FIG.
It is not possible to replace the cutting mold 24 according to the shape of the molded product.
Needless to say. With such a structure, the back surface of the tab 10
Has a feature that high heat dissipation can be obtained
You. Furthermore, a forced cooling mechanism such as cooling fins can be easily installed.
There are features that can be attached. In addition, outside on the wiring film 31
Since the parts other than the unit electrodes 33 are sealed with resin, the moisture resistance reliability is improved.
There are features to improve. Next, the external electrodes 33 on the wiring film 31
The ninth embodiment in which all the other components are sealed with the resin 14 is shown in FIG.
Shown in Resin molding is performed as shown in FIGS. 3 (c) and 3 (d).
The molding die 16 has a structure of a molding die (ix) 49 shown in FIG.
Just replace it with something. In addition, the cutting shown in FIG.
It is not possible to replace the cutting die 24 according to the shape of the molded product.
Needless to say. High humidity reliability with this structure
Is required. Next, a tenth embodiment is shown in FIG. This
This means that only the chip / wiring film pad joints
It is sealed. The resin molding is performed as shown in FIG.
The molding die 16 shown in (d) is replaced with the molding die shown in FIG.
(X) What is necessary is just to replace it with the thing of 50 structure. Also,
The cutting mold 24 shown in FIG.
It goes without saying that they are interchanged. Such a structure
Then, it has characteristics suitable for thinning the package.
You. In this structure, the number of external electrodes increases, and
BGA package when it cannot be arranged within the chip size
The structure is shown in FIG. 21 as an eleventh embodiment. Support frame
(V) 36 extends the tab 37 from the four sides of the tab 10.
Can be extended as necessary to set the outer electrode of the chip
I have. Fold the extension tab 37 and the tab suspension lead 9
The extended wiring fill that is arranged on the IC chip 1 by bending
Height so that it is the same height as the electrode section 39 on the
Make adjustments. Thereby, the extension wiring film 38 is
The flatness when adhesively fixed is maintained. This state
In this state, resin sealing is performed to form a BGA package. Manufacture
The process is an assembling step of each component described in FIG.
3 to 4 described in the first embodiment through
It goes through the same process. In this process, resin molding
The molding die 16 shown in FIGS. 3 (c) and 3 (d) is formed as shown in FIG.
What is necessary is just to replace with the thing of the structure of the shaping | molding die (xi) 51, and to perform.
Further, the cutting die 24 shown in FIG.
Needless to say, they are replaced. in this way,
Change the shape of the expansion tab 37 of the support frame (v) 36
This makes it easy to handle a large number of electrodes.
You. Also, the flatness of the extension wiring film 38 is easily ensured.
There are features that can be done. And the tab part 10 is exposed.
Therefore, it is easy to install a cooling mechanism.
You. Furthermore, the heat radiation effect through the expansion tab portion 37 is large.
There are also features. In addition, resin sealing improves moisture resistance reliability.
Needless to say above. FIG. 22 shows the twelfth embodiment, and FIG.
An example is shown in FIG. This can be a cash register depending on product needs.
14 is a modification of the sealing portion. Resin molding
A molding die 16 shown in FIGS. 3 (c) and (d) is used in a twelfth embodiment.
Then, the structure of the molding die (xii) 52 shown in FIG.
In the thirteenth embodiment, a molding die (Xiii) 53 shown in FIG.
What is necessary is just to replace with the thing of the structure of. FIG. 4 (c)
Is replaced according to the shape of the molded product.
Needless to say. These are the first package structures
It has the same features as described in the first embodiment.
Needless to say. What can be said in common with the eighth to thirteenth embodiments
Is a run that becomes unnecessary after molding by using a support frame.
No damage to the substrate even when cutting the gate
Can be. That is, the resin-sealed product is located outside the support frame.
When cutting, the frame is connected only with tab suspension leads.
In addition, the stress applied to the chip and wiring film can be eliminated.
This has the effect of improving reliability. In addition,
If a large amount of heat is generated and high heat dissipation is required,
There is a feature that the part becomes a heat sink and the cooling efficiency is increased. Soshi
Without cutting the support frame outer frame 6
There is a feature that can be used as a heat sink. Support frame used in the eighth to thirteenth embodiments
24 and 25 summarize the pattern of one molded product part
Was. FIG. 24 shows the support frames used in the eighth to tenth embodiments.
It shows the system. Outer frame 6 and tab 10 are tab hanging
The structure is connected by a card 9. FIG. 25 shows the first
The support frame used in Examples 1 to 13 is shown.
is there. The outer frame 6 and the tab 10 are connected by a tab suspension lead 9.
The extension tabs 37 project from four sides of the tab 10.
It is made. The extension tab 37 and the tab suspension lead 9
Is bent, and the electrode portion 39 on the extended wiring film 38 is bent.
And height adjusted in advance so that they all have the same height
Has become. Here, the connection of each element was performed in four places
The number of leads that are mentioned but connected as needed
May be increased or decreased. 24 and 25.
For example, Fe-Ni alloy, Cu alloy and other metal materials
May be used. 24 and 25.
Is positioned on the outer frame 6 in each manufacturing process.
Guide hole 29 is provided. Implementation of first, second, third, eighth, ninth, eleventh and twelfth
When molding an example, it is important to avoid
Eliminating visual defects, joining solder bumps, etc.
No resin burrs on the substrate electrode surface
It is necessary to solve the problem. So, smell below
Next, a method for solving the two problems will be described. A method for solving the above problem will be described.
I will tell. First, the package of the above embodiment was molded.
The resin filling state at this time is schematically shown in FIGS.
Will be described. This is the process of void generation
This is a method for preventing the problem. FIG. 38 is a schematic view showing the state of resin filling during molding.
It is a representation. FIG. 38 (a) shows a register which has passed through the gate 19.
4 shows a process in which the cavity 14 fills the cavity. FIG.
FIG. 38B is a sectional view taken along a line II of FIG. FIG.
9 (a) and FIG. 39 (b) show the resin filling state thereafter.
It is shown. The solid line 54 indicates the resin flow in the upper mold cavity.
The tip and the broken line 54 indicate the lower mold cavity at the same time.
1 schematically shows the resin flow tip of the present invention. As can be seen from FIG. 39, the upper die cavity
The shape of the resin flow path between 56 parts and the lower mold cavity 57 parts
Are very different. For this reason, the upper die
The bitty portion 56 is significantly larger than the lower mold cavity 57
Filling is completed quickly. Lower mold cavity with complicated flow path
57 parts are charged later. Upper mold cavity 5
After the filling of 6 parts is completed, in the lower mold cavity 57 parts,
Resin filling is progressing toward the center from around four sides
Good. For this reason, as shown in FIG.
In the part 57, air (void) in the lower mold cavity
58 is in a state of being trapped due to a loss of escape. The state in which the resin filling is finally completed
Even in the state, as shown in FIG.
Air (void) 58 remains in the center, and molding is not possible.
It will be good. In the present invention, in the lower mold cavity of the molding die,
By providing air vent, molding without void 58
It prevents defects. Hereinafter, the molding die is referred to as a fourteenth embodiment.
An example will be described with reference to FIGS. FIG. 41 shows a central portion of the lower mold cavity portion 57.
It is an enlargement of the minutes. In the present embodiment, it becomes a void.
A passage for releasing air (hereinafter referred to as an air vent) 5
9 is provided in the lower mold cavity portion 57. The air vent allows only air to escape, while the resin
It must be large enough to prevent intrusion. this
It is technically difficult to form holes of such a size directly.
Therefore, in the present invention, the lower mold is divided into a plurality of
An air vent is formed at the boundary between these parts.
You. Specifically, the lower mold cavity portion 57 has a certain size.
A hole is provided, and the divided part 60 is fitted into the hole like a stopper.
Have been combined. Then, a predetermined gap is formed on the boundary surface 61 between them.
Leaving the air vent 59
You. Therefore, the void passes through the air vent 59,
This escapes in the thickness direction of the lower mold cavity 57. The lower mold cavity portion 57 has
The protrusions 22 for leaving the electrode portion are provided in a lattice shape.
Have been. Similarly, on the upper surface of the divided component 60, the projection 2
2 are provided. Further, in this embodiment, the divided part 60
The pin also serves as a protruding pin. That is, the divided part 6
0 is projected to the inside of the cavity 57 if necessary
By doing so, the release of the molded article 23 is assisted. The division
The projecting operation of the part 60 is performed by
Attached to fixed plate 63 configured to be vertically movable
It is realized by doing. Thereby, the upper and lower sides of the fixed plate 63
Part 60 is moved into the cavity
It is possible to protrude. A series of moldings using such a mold
The steps will be described with reference to FIG. FIG. 42 (a) shows a state in which it is set in a mold cavity.
Support frame 5 (here, taking the first embodiment as an example).
You. ), The center of the cavity of the substrate 2 and the IC chip 1 is expanded.
It shows a large cross section. FIG. 42B shows the process of filling the resin 14.
It was done. The trapped void 58 is
Flows in the thickness direction of the lower mold cavity through
And is discharged out of the cavity. In FIG.
The flow of No. 8 was indicated by an arrow. FIG. 42 (c) shows the state of filling the resin 14 and
The appearance of releasing the molded product after completion of heat curing was also shown.
It is. Move the fixing plate 63 so as to approach the mold,
Then, the split part 60 is in a state of protruding into the cavity.
Become. Thus, the molded product 23 is released from the mold. Ma
In addition, when the resin slightly enters the air vent 59,
The resin burrs 64 generated also cause the sliding operation of the divided component 60.
It peels off with it. Therefore, during the next molding, the air vent
5959 returns to a normal state again. Here, when the lower mold cavity is divided into two parts,
I mentioned about the combination, but if necessary,
It goes without saying that there is no problem. Further, the shape of the divided part 60 is rectangular.
However, other shapes (rectangular, circular, etc.) are acceptable.
Needless to say. In order to facilitate removal of resin burrs,
Surface treatment, for example, polytetrafluoroethylene coating
It is safe to do other processing.
not. As described above, the air vent is provided in the lower mold cavity.
The void can be eliminated by providing. Further
Next, the components for providing the air vent (here,
By making the split part 60) also serve as an extension pin, the air vent
The resin burrs attached to the contact part can be automatically removed. So
Therefore, automation of the molding process is easy. Next, the registration on the substrate electrode surface of the above-mentioned problem is performed.
The following describes the process of occurrence of interference and the method for preventing it. Before that, the generation process of resin burrs
This will be described with reference to FIG. FIG. 43A shows a substrate electrode portion and a lower mold cavity.
2 shows a cross-sectional view in which a tee projection is enlarged. The periphery of the electrode 3 of the substrate 2 and wiring (not shown)
Is covered with an insulator 65. In the cavity, the base
Between the electrode surface 66 of the plate 2 and the projection 22 of the lower mold cavity.
The top 67 is in contact with the top 67. That is,
The body surfaces are in contact. The contact area is further expanded and
FIG. 43 (b) is a schematic drawing. Electrode surface 66
The top and the top 67 both have fine irregularities on the surface.
Therefore, a gap 68 exists at the contact portion between the two. This
When resin molding is performed with a gap 68 as shown in FIG.
The resin 14 enters the gap 68 as shown in FIG.
Then, the resin burrs 64 remain on the electrode surface 66.
You. Further, when viewed from the whole substrate,
Resin burrs also occur due to warpage and thickness variations
Conceivable. The occurrence of resin burrs caused by these factors is
As a method to prevent this, the substrate must be
A way to eliminate the gap by forcibly pressing
It is. However, in this method, the pressing force
The board may be damaged. Therefore, in the present invention
Fills this gap with a release agent or rubber-based resin.
We propose a method to prevent resin burrs. Below,
The fifteenth embodiment employs a method using a molding agent,
A method using a base resin will be described as a sixteenth embodiment. The fifteenth embodiment will be described with reference to FIGS.
explain. First, in the same pattern as the electrode 3 of the substrate 2
Dummy mold 71 with dummy projections 69 arranged
Prepare. Then, it is separated from the top of the dummy projection 69.
The mold 70 is applied (see FIG. 44A). Dummy projection
The release agent was applied to the object 69 by, for example, applying a release agent.
Easily possible by applying the dummy projection 69 to a plate, etc.
It is. As the release agent, for example, dispersed in a solvent,
Silicone resin or polytetrafluoroethylene
A resin type is preferred. Also, it is almost liquid near the molding temperature
Any wax-based material may be used as long as it is in a state. Next, the substrate 2 is placed on the dummy mold 71.
(See FIG. 44 (b)). In this case, the dummy projection 69
And the electrode 3 are aligned. This allows
Transfer the release agent 70 to the surface of the electrode 3 (electrode surface 66)
(See FIG. 44 (c)). Thus, the release agent 70 is applied to the electrode surface 66.
Is transferred into a resin molding die.
Then, the electrode surface 66 of the substrate 2 and the protrusion of the lower mold cavity are projected.
The rising part 67 of the rising part 22 is in contact with the top part 67 through the release agent 70.
(See FIG. 45A). The distance between the electrode surface 66 and the surface of the projection 22
The gap is filled with the release agent 70. As a result,
The resin is prevented from entering the gap during molding,
Can be prevented (see FIG. 45 (b)).
See). After molding, the electrode surface 66 and the top 67
Has a release agent 70 attached thereto (see FIG. 45 (c)). Subordinate
After removing this, solder bumps are formed on the electrode surface 66.
The package is completed by forming other external electrodes.
You. The sixteenth embodiment will be described with reference to FIGS.
explain. In this method, a special mold is prepared in advance.
It is needed. First, the preparation stage of the mold will be described. First, a thermosetting rubber was applied to the electrode 3 of the substrate 2.
The base resin 72 is applied (FIG. 46A). Thermosetting type
For example, silicone resins and poly-4
A fluorinated ethylene type is preferred. Coating of the rubber-based resin 72
The cloth is the same as the method of applying the release agent in Example 15.
The law is applicable. Subsequently, the substrate 2 is placed on a molding die.
(See FIG. 46 (b).)
The rubber-based resin 72 is transferred to the substrate 22 (see FIG. 46 (c)).
See). Thereafter, the rubber-based resin 72 is hardened under predetermined hardening conditions.
To make In this way, the rubber-based resin 7
2 can be manufactured. Then this gold
The state of resin molding using a mold will be described with reference to FIG.
You. When the substrate 2 is placed in the former mold, the power of the substrate 2 is
The pole surface 66 and the projection 22 of the lower mold cavity are made of rubber.
It comes into contact with the cured resin 73 (FIG. 47).
(A))). As mentioned earlier, during resin molding
Is the upper mold cavity earlier than the lower mold cavity.
Is filled with resin (see FIGS. 38 to 40). Subordinate
Therefore, resin filling in the lower mold cavity is occurring
When the resin is filled in the upper mold cavity,
Then, the substrate 2 is pressed against the protrusion 22 side of the lower mold cavity.
Have been killed. In this way, the substrate 2 is pressed down,
As a result, the electrode surface 66 and the rubber-based resin
To wear. Further, with this, the rubber-based resin cured product 73
Is elastically deformed following the surface irregularities of the projection 22,
The gap between the electrode surface 66 and the cured rubber-based resin 73 is filled.
(See FIG. 47 (b)). As a result, both
Prevents resin from entering between and causing resin burrs
be able to. If the molded product 23 is released after the completion of molding,
Rubber-based resin cured product 73 that has undergone sexual deformation is restored to its original state
(See FIG. 47 (c)). Therefore, the mold is
It can be used for the next molding. Thereafter, solder bumps are formed on the electrodes 3 of the substrate 2.
The package is completed by forming other external electrodes.
You. Effects of the fifteenth and sixteenth embodiments
The result is explained. Resin burrs are formed on the electrode surface 66
In addition, solder bumps can be formed on the electrode surface.
I can't. Therefore, here, the yield at the time of forming the solder bumps
Consider the effect based on the ball. Solder bump formation possible
The rates are shown in FIG. The data shown here is
Is an example when the number of electrodes is 400. A flexible object is provided between the substrate electrode surface and the mold projection.
In the method without the solder bump, the solder bump formation rate is about 50%.
%Met. On the other hand, a flexible material (the release agent 70
Or a rubber-based resin cured product 72) provided on a mold projection.
In Examples 15 and 16, the value is almost 100%.
Was. Therefore, as in the fifteenth and sixteenth embodiments, the substrate electrode surface
By interposing a flexible object between the surface and the mold projection,
Absorbs warpage and thickness variations of the board, and
The adhesion is also improved, and the occurrence of resin burrs can be prevented. Here, a release agent and a rubber-based cured product are used.
As described above, the same effect can be obtained if the material is deformable at the molding temperature.
It goes without saying that there is a fruit. According to the present invention, a support frame is used.
This makes it easier to improve productivity and lower prices.
You. In addition, the BGA element is sealed with resin for moisture-proof reliability.
Significant improvement in properties and the like can be achieved. In addition, implementation of the eleventh to thirteenth
As shown in the example, the number of electrodes is large and electrodes are arranged outside the chip.
Even in such a structure, the tab in the structure of the support frame
Easy to handle by changing the shape of the expansion tab to the shape of
it can. By using these support frames, normal
Automated molding process by incorporating known molding techniques
It is easy to reduce labor and labor, improve production efficiency, and achieve stable production.
It becomes possible. Voids and substrate electrodes generated during resin molding
Productive effect due to molding die structure that prevents resin burrs on the surface
The rate can be improved and stable production can be achieved.

【図面の簡単な説明】 【図1】第1の実施例のBGAパッケージ構造の斜視図
である。 【図2】チップ/基板搭載多連フレーム完成までの工程
図である。 【図3】レジン成形するまでの工程図である。 【図4】成形品から完成までの工程図である。 【図5】第2の実施例のBGAパッケージ構造の斜視図
である。 【図6】第3の実施例のBGAパッケージ構造の斜視図
である。 【図7】第4の実施例のBGAパッケージ構造の斜視図
である。 【図8】第5の実施例のBGAパッケージ構造の斜視図
である。 【図9】第6の実施例のBGAパッケージ構造の斜視図
である。 【図10】第7の実施例のBGAパッケージ構造の斜視
図である。 【図11】第1、4、6の実施例で用いた支持フレーム
の形状図である。 【図12】第2、5、7の実施例で用いた支持フレーム
の形状図である。 【図13】第3の実施例で用いた支持フレームの形状図
である。 【図14】支持フレームの形状を変えたときの形状図で
ある。 【図15】支持フレームの形状を変えたときの形状図で
ある。 【図16】支持フレームの形状を変えたときの形状図で
ある。 【図17】第8の実施例のBGAパッケージ構造の斜視
図である。 【図18】チップ/配線フィルム搭載多連フレーム完成
までの工程図である。 【図19】第9の実施例のBGAパッケージ構造の斜視
図である。 【図20】第10の実施例のBGAパッケージ構造の斜
視図である。 【図21】第11の実施例のBGAパッケージ構造の斜
視図である。 【図22】第12の実施例のBGAパッケージ構造の斜
視図である。 【図23】第13の実施例のBGAパッケージ構造の斜
視図である。 【図24】第8、9、10の実施例で用いた支持フレー
ムの形状図である。 【図25】第11、12、13の実施例で用いた支持フ
レームの形状図である。 【図26】第2の実施例を成形するときの成形金型の斜
視図である。 【図27】第3の実施例の成形するときの成形金型の斜
視図である。 【図28】第4の実施例の成形するときの成形金型の斜
視図である。 【図29】第5の実施例の成形するときの成形金型の斜
視図である。 【図30】第6の実施例の成形するときの成形金型の斜
視図である。 【図31】第7の実施例の成形するときの成形金型の斜
視図である。 【図32】第8の実施例の成形するときの成形金型の斜
視図である。 【図33】第9の実施例の成形するときの成形金型の斜
視図である。 【図34】第10の実施例の成形するときの成形金型の
斜視図である。 【図35】第11の実施例の成形するときの成形金型の
斜視図である。 【図36】第12の実施例の成形するときの成形金型の
斜視図である。 【図37】第13の実施例の成形するときの成形金型の
斜視図である。 【図38】レジン充填過程の状態模式図である。 【図39】レジン充填過程の状態模式図である。 【図40】レジン充填過程終了時の状態模式図である。 【図41】本発明の実施例14の下型キャビティ中央部
の拡大図である。 【図42】本発明の実施例14の作用を示す金型キャビ
ティ中央部の模式図である。 【図43】基板電極部と下型キャビティ突起部との接触
状態を模式的に示した図である。 【図44】本発明の実施例15の基板電極表面に離型剤
を塗布する工程を示す図である。 【図45】離型剤付き基板の成形過程を表す図である。 【図46】本発明の実施例16の突起物22に熱硬化型
ゴム系樹脂を付着させる工程を示す図である。 【図47】ゴム系樹脂硬化物73の付着された突起物2
2を備えた金型を用いて成形する過程を表す図である。 【図48】はんだバンプ形成率の比較図である。 【図49】従来のフェースアップタイプのBGAパッケ
ージの断面図である。 【図50】図49を上側から見た平面図である。 【図51】図49を下側から見た平面図である。 【図52】従来のフェースダウンタイプのBGAパッケ
ージの斜視図である。 【図53】図41の接続部分を拡大した断面図である。 【符号の説明】 1・・・ICチップ、2・・・積層回路基板、4・・・
金属バンプ、5・・・支持フレーム(i)、7・・・基
板固定用枠、15・・・チップ/板搭載多連支持フレー
ム、27・・・支持フレーム(ii)、28・・・支持フ
レーム(iii)、29・・・ガイド穴、30・・・基板
固定用リード、31・・・配線フィルム、32・・・絶
縁性挿入物、34・・・支持フレーム(iv)、35・・
・チップ/配線フィルム搭載支持フレーム、36・・・
支持フレーム(v)、37・・・拡張タブ、38・・・
拡張配線フィルム、58・・・ボイド、60・・・分割
部品、62・・・突出しピン、64・・・レジンバリ、
66・・・電極表面、69・・・ダミー突起物、70・
・・離型剤、71・・・離型剤付き基板、72・・・熱
硬化型のゴム系樹脂、73・・・ゴム系樹脂硬化物
BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a perspective view of a BGA package structure according to a first embodiment. FIG. 2 is a process chart until completion of a chip / substrate mounting multiple frame. FIG. 3 is a process chart until resin molding. FIG. 4 is a process chart from a molded article to completion. FIG. 5 is a perspective view of a BGA package structure according to a second embodiment. FIG. 6 is a perspective view of a BGA package structure according to a third embodiment. FIG. 7 is a perspective view of a BGA package structure according to a fourth embodiment. FIG. 8 is a perspective view of a BGA package structure according to a fifth embodiment. FIG. 9 is a perspective view of a BGA package structure according to a sixth embodiment. FIG. 10 is a perspective view of a BGA package structure according to a seventh embodiment. FIG. 11 is a diagram showing the shape of a support frame used in the first, fourth and sixth embodiments. FIG. 12 is a shape diagram of a support frame used in the second, fifth, and seventh embodiments. FIG. 13 is a shape diagram of a support frame used in the third embodiment. FIG. 14 is a shape diagram when the shape of the support frame is changed. FIG. 15 is a shape diagram when the shape of the support frame is changed. FIG. 16 is a shape diagram when the shape of the support frame is changed. FIG. 17 is a perspective view of a BGA package structure according to an eighth embodiment. FIG. 18 is a process chart until completion of a multiple frame mounting a chip / wiring film. FIG. 19 is a perspective view of a BGA package structure according to a ninth embodiment. FIG. 20 is a perspective view of a BGA package structure according to a tenth embodiment. FIG. 21 is a perspective view of a BGA package structure according to an eleventh embodiment. FIG. 22 is a perspective view of a BGA package structure according to a twelfth embodiment. FIG. 23 is a perspective view of a BGA package structure according to a thirteenth embodiment. FIG. 24 is a shape diagram of a support frame used in the eighth, ninth, and tenth embodiments. FIG. 25 is a diagram showing the shape of a support frame used in the eleventh, twelfth and thirteenth embodiments. FIG. 26 is a perspective view of a molding die when molding the second embodiment. FIG. 27 is a perspective view of a molding die during molding according to the third embodiment. FIG. 28 is a perspective view of a molding die during molding according to a fourth embodiment. FIG. 29 is a perspective view of a molding die during molding according to the fifth embodiment. FIG. 30 is a perspective view of a molding die during molding according to a sixth embodiment. FIG. 31 is a perspective view of a molding die during molding according to a seventh embodiment. FIG. 32 is a perspective view of a molding die during molding according to the eighth embodiment. FIG. 33 is a perspective view of a molding die during molding according to the ninth embodiment. FIG. 34 is a perspective view of a molding die when molding according to the tenth embodiment. FIG. 35 is a perspective view of a molding die when molding according to the eleventh embodiment. FIG. 36 is a perspective view of a molding die during molding according to a twelfth embodiment. FIG. 37 is a perspective view of a molding die during molding according to a thirteenth embodiment. FIG. 38 is a schematic view of a state during a resin filling process. FIG. 39 is a schematic view of a state during a resin filling process. FIG. 40 is a schematic diagram of a state at the time of completion of a resin filling process. FIG. 41 is an enlarged view of a central portion of a lower mold cavity according to Example 14 of the present invention. FIG. 42 is a schematic diagram of a center portion of a mold cavity showing an operation of the fourteenth embodiment of the present invention. FIG. 43 is a view schematically showing a contact state between a substrate electrode portion and a lower mold cavity protrusion. FIG. 44 is a view illustrating a step of applying a release agent to the surface of a substrate electrode according to Example 15 of the present invention. FIG. 45 is a view illustrating a forming process of a substrate with a release agent. FIG. 46 is a diagram illustrating a step of attaching a thermosetting rubber-based resin to the protrusion 22 according to Embodiment 16 of the present invention. 47 is a projection 2 to which a cured rubber-based resin 73 is attached.
FIG. 5 is a diagram illustrating a process of molding using a mold provided with a mold 2. FIG. 48 is a comparison diagram of a solder bump formation rate. FIG. 49 is a cross-sectional view of a conventional face-up type BGA package. FIG. 50 is a plan view of FIG. 49 as viewed from above. FIG. 51 is a plan view of FIG. 49 as viewed from below. FIG. 52 is a perspective view of a conventional face-down type BGA package. FIG. 53 is an enlarged cross-sectional view of a connection portion in FIG. 41. [Description of Signs] 1 ... IC chip, 2 ... Laminated circuit board, 4 ...
Metal bumps, 5: Support frame (i), 7: Board fixing frame, 15: Chip / board mounting multiple support frame, 27: Support frame (ii), 28: Support Frame (iii), 29: guide hole, 30: board fixing lead, 31: wiring film, 32: insulating insert, 34: support frame (iv), 35 ...
・ Chip / wiring film mounting support frame, 36 ...
Support frame (v), 37 ... expansion tab, 38 ...
Extended wiring film, 58: void, 60: split part, 62: protruding pin, 64: resin burr,
66 ... electrode surface, 69 ... dummy projection, 70
..Release agent, 71: Substrate with release agent, 72: Thermosetting rubber-based resin, 73: Cured rubber-based resin

─────────────────────────────────────────────────────
【手続補正書】 【提出日】平成15年2月10日(2003.2.1
0) 【手続補正1】 【補正対象書類名】明細書 【補正対象項目名】特許請求の範囲 【補正方法】変更 【補正内容】 【特許請求の範囲】 【請求項1】 半導体装置の製造方法であって、配線基
板又は配線フィルムである基体部材とフレームを接着す
る工程と、半導体チップと該基体部材を電気的に接続す
る工程と、金型を用いて該半導体チップを樹脂封止する
工程を有し、該樹脂封止工程では、該フレームを用いて
該金型内で位置決めを行い該半導体チップを樹脂封止す
ることを特徴とする半導体装置の製造方法。 【請求項2】 請求項1に記載の半導体装置の製造方法
であって、さらに、前記樹脂封止された半導体チップに
半田バンプを形成する工程を有することを特徴とする半
導体装置の製造方法。 【請求項3】 請求項1に記載の半導体装置の製造方法
であって、前記基体部材は絶縁基材と該絶縁基材の両面
上に形成された配線パターンを有し、該基材の両面では
電気的に接続されており、該基体部材の一方の面に前記
半導体チップを搭載し、該半導体チップを搭載した面の
反対側にバンプを形成することを特徴とする半導体装置
の製造方法。 【請求項4】 請求項1に記載の半導体装置の製造方法
であって、前記フレームは複数の半導体チップを支持し
ていることを特徴とする半導体装置の製造方法。 【請求項5】 請求項4に記載の半導体装置の製造方法
であって、さらに、前記複数の半導体チップを支持する
フレームから半導体チップを個別化する工程を有するこ
とを特徴とする半導体装置の製造方法。 【請求項6】 請求項4に記載の半導体装置の製造方法
であって、前記樹脂封止工程において、前記フレームに
固定された複数の半導体チップはトランスファーモール
ドされることを特徴とする半導体装置の製造方法。 【請求項7】 請求項1に記載の半導体装置の製造方法
であって、前記フレームの材料はFe−Ni合金であること
を特徴とする半導体装置の製造方法。 【請求項8】 請求項1に記載の半導体装置の製造方法
であって、前記フレームの材料はCu合金であることを特
徴とする半導体装置の製造方法。 【請求項9】 請求項1に記載の半導体装置の製造方法
であって、前記半導体チップと前記基体部材を電気的に
接続する工程において前記半導体チップと前記基体部材
はワイヤボンディングにより接続し、かつ前記フレーム
は該半導体チップおよび該基体部材と電気的に接続され
ていないことを特徴とする半導体装置の製造方法。 【請求項10】 半導体装置の製造方法であって、配線
基板又は配線フィルムである基体部材と半導体チップを
フレームに固定する工程と、該半導体チップと該基体部
材を電気的に接続する工程と、該半導体チップを金型を
用いて樹脂封止する工程を有し、該樹脂封止工程では、
該複数の半導体チップが固定するフレームを用いて該金
型内で位置決めを行い該半導体チップを樹脂封止するこ
とを特徴とする半導体装置の製造方法。 【請求項11】 請求項10に記載の半導体装置の製造
方法であって、さらに、前記樹脂封止された半導体チッ
プに半田バンプを形成する工程を有することを特徴とす
る半導体装置の製造方法。 【請求項12】 請求項10に記載の半導体装置の製造
方法であって、前記基体部材は絶縁基材の上に配線パタ
ーンが形成され、該基材の両面で電気的に接続されてお
り、該基体部材の一方の面に前記半導体チップを搭載
し、該半導体チップを搭載した面の反対側にバンプを形
成することを特徴とする半導体装置の製造方法。 【請求項13】 請求項10に記載の半導体装置の製造
方法であって、前記フレームは複数の半導体チップを支
持していることを特徴とする半導体装置の製造方法。 【請求項14】 請求項10に記載の半導体装置の製造
方法であって、さらに、前記複数の半導体チップを支持
するフレームから半導体チップを個別化する工程を有す
ることを特徴とする半導体装置の製造方法。 【請求項15】 請求項10に記載の半導体装置の製造
方法であって、前記樹脂封止工程において、前記フレー
ムに固定された複数の半導体チップはトランスファーモ
ールドされることを特徴とする半導体装置の製造方法。 【請求項16】 請求項10に記載の半導体装置の製造
方法であって、前記半導体チップと前記基体部材を電気
的に接続する工程において前記半導体チップと前記基体
部材はワイヤボンディングにより接続し、かつ前記フレ
ームは該半導体チップおよび該基体部材と電気的に接続
されていないことを特徴とする半導体装置の製造方法。 【請求項17】 半導体装置の製造方法であって、配線
基板又は配線フィルムである基体部材と半導体チップを
フレームに固定する工程と、該半導体チップと該基体部
材とを電気的に接続する工程と、該半導体チップを樹脂
封止する工程と、該樹脂封止された半導体チップに半田
バンプを形成する工程を有することを特徴とする半導体
装置の製造方法。 【請求項18】 半導体装置の製造方法であって、配線
基板又は配線フィルムである基体部材に半導体チップを
搭載する工程と、該半導体チップと該基体部材を電気的
に接続する工程と、該基体部材を該基体部材を固定する
フレームに接着する工程と、該半導体チップを樹脂封止
する工程と、該樹脂封止された半導体チップに半田バン
プを形成する工程を有することを特徴とする半導体装置
の製造方法。 【請求項19】 半導体装置の製造方法であって、配線
基板又は配線フィルムである基体部材と該基体部材を固
定するフレームを接着する工程と、半導体チップを該基
体部材に搭載する工程と、該半導体チップと該基体部材
を電気的に接続する工程と、該半導体チップを樹脂封止
する工程と、該樹脂封止された半導体チップに半田バン
プを形成する工程を有することを特徴とする半導体装置
の製造方法。 【請求項20】 請求項17に記載の半導体装置の製造
方法であって、該封止工程において、前記フレームに形
成された位置決め穴により、金型で該フレームを位置決
し樹脂封止することを特徴とする半導体装置の製造方
法。 【請求項21】 請求項17に記載の半導体装置の製造
方法であって、該封止工程において、前記複数の半導体
チップを固定したフレームを金型に配置し、該複数の半
導体チップのいくつかをまとめて樹脂封止することを特
徴とする半導体装置の製造方法。 【請求項22】 請求項1に記載の半導体装置の製造方
法であって、前記基体部材は積層回路基板であることを
特徴とする半導体装置の製造方法。
────────────────────────────────────────────────── ───
[Procedure amendment] [Submission date] February 10, 2003 (2003.2.1
0) [Procedure amendment 1] [Document name to be amended] Specification [Item name to be amended] Claims [Correction method] Change [Contents of amendment] [Claims] 1. Manufacturing method of semiconductor device Wherein a step of bonding a frame and a base member, which is a wiring board or a wiring film, a step of electrically connecting a semiconductor chip to the base member, and a step of resin-sealing the semiconductor chip using a mold A method of manufacturing a semiconductor device, wherein in the resin sealing step, positioning is performed in the mold using the frame, and the semiconductor chip is resin-sealed. 2. The method of manufacturing a semiconductor device according to claim 1, further comprising a step of forming a solder bump on said resin-sealed semiconductor chip. 3. The method of manufacturing a semiconductor device according to claim 1, wherein said base member has an insulating base and a wiring pattern formed on both sides of said insulating base. Wherein the semiconductor chip is mounted on one surface of the base member, and a bump is formed on the opposite side of the surface on which the semiconductor chip is mounted. 4. The method for manufacturing a semiconductor device according to claim 1, wherein said frame supports a plurality of semiconductor chips. 5. The method of manufacturing a semiconductor device according to claim 4, further comprising a step of individualizing the semiconductor chip from a frame supporting the plurality of semiconductor chips. Method. 6. The method of manufacturing a semiconductor device according to claim 4, wherein the plurality of semiconductor chips fixed to the frame are transfer-molded in the resin sealing step. Production method. 7. The method of manufacturing a semiconductor device according to claim 1, wherein a material of the frame is an Fe—Ni alloy. 8. The method of manufacturing a semiconductor device according to claim 1, wherein the material of the frame is a Cu alloy. 9. The method of manufacturing a semiconductor device according to claim 1, wherein in the step of electrically connecting the semiconductor chip and the base member, the semiconductor chip and the base member are connected by wire bonding; The method for manufacturing a semiconductor device, wherein the frame is not electrically connected to the semiconductor chip and the base member. 10. A method of manufacturing a semiconductor device, comprising: a step of fixing a semiconductor chip and a base member, which is a wiring board or a wiring film, to a frame; and a step of electrically connecting the semiconductor chip and the base member. The method includes a step of sealing the semiconductor chip with a resin using a mold, and in the resin sealing step,
A method for manufacturing a semiconductor device, comprising: positioning in a mold using a frame to which the plurality of semiconductor chips are fixed, and sealing the semiconductor chip with a resin. 11. The method for manufacturing a semiconductor device according to claim 10, further comprising a step of forming a solder bump on the resin-sealed semiconductor chip. 12. The method for manufacturing a semiconductor device according to claim 10, wherein the base member has a wiring pattern formed on an insulating base, and is electrically connected to both surfaces of the base. A method for manufacturing a semiconductor device, comprising: mounting the semiconductor chip on one surface of the base member; and forming a bump on the opposite side of the surface on which the semiconductor chip is mounted. 13. The method of manufacturing a semiconductor device according to claim 10, wherein the frame supports a plurality of semiconductor chips. 14. The method of manufacturing a semiconductor device according to claim 10, further comprising a step of individualizing the semiconductor chip from a frame supporting the plurality of semiconductor chips. Method. 15. The method of manufacturing a semiconductor device according to claim 10, wherein the plurality of semiconductor chips fixed to the frame are transfer-molded in the resin sealing step. Production method. 16. The method for manufacturing a semiconductor device according to claim 10, wherein in the step of electrically connecting the semiconductor chip and the base member, the semiconductor chip and the base member are connected by wire bonding, and The method for manufacturing a semiconductor device, wherein the frame is not electrically connected to the semiconductor chip and the base member. 17. A method for manufacturing a semiconductor device, comprising: a step of fixing a semiconductor chip and a base member, which is a wiring board or a wiring film, to a frame; and a step of electrically connecting the semiconductor chip and the base member. A method for manufacturing a semiconductor device, comprising: a step of resin-sealing the semiconductor chip; and a step of forming solder bumps on the resin-sealed semiconductor chip. 18. A method for manufacturing a semiconductor device, comprising: mounting a semiconductor chip on a base member that is a wiring board or a wiring film; electrically connecting the semiconductor chip to the base member; A semiconductor device comprising: a step of bonding a member to a frame for fixing the base member; a step of resin-sealing the semiconductor chip; and a step of forming solder bumps on the resin-sealed semiconductor chip. Manufacturing method. 19. A method for manufacturing a semiconductor device, comprising: bonding a base member, which is a wiring board or a wiring film, to a frame for fixing the base member; mounting a semiconductor chip on the base member; A semiconductor device comprising: a step of electrically connecting a semiconductor chip to the base member; a step of resin-sealing the semiconductor chip; and a step of forming solder bumps on the resin-sealed semiconductor chip. Manufacturing method. 20. The method for manufacturing a semiconductor device according to claim 17, wherein in the sealing step, the positioning of the frame with a mold using a positioning hole formed in the frame and resin sealing are performed. A method for manufacturing a semiconductor device. 21. The method for manufacturing a semiconductor device according to claim 17, wherein in the sealing step, a frame to which the plurality of semiconductor chips are fixed is arranged in a mold, and some of the plurality of semiconductor chips are mounted. A method for manufacturing a semiconductor device, comprising: 22. The method of manufacturing a semiconductor device according to claim 1, wherein the base member is a laminated circuit board.

───────────────────────────────────────────────────── フロントページの続き (72)発明者 吉田 勇 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所生産技術研究所内 (72)発明者 大路 一也 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所生産技術研究所内 (72)発明者 本田 美智晴 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所生産技術研究所内 (72)発明者 北野 誠 茨城県土浦市神立町502番地 株式会社日 立製作所機械研究所内 (72)発明者 米田 奈柄 茨城県土浦市神立町502番地 株式会社日 立製作所機械研究所内 (72)発明者 江口 州志 茨城県日立市大みか町七丁目1番1号 株 式会社日立製作所日立研究所内 (72)発明者 西 邦彦 東京都小平市上水本町五丁目20番1号 株 式会社日立製作所半導体事業部内 (72)発明者 安生 一郎 東京都小平市上水本町五丁目20番1号 株 式会社日立製作所半導体事業部内 (72)発明者 大塚 憲一 東京都小平市上水本町五丁目20番1号 株 式会社日立製作所半導体事業部内   ────────────────────────────────────────────────── ─── Continuation of front page    (72) Inventor Isamu Yoshida             292 Yoshida-cho, Totsuka-ku, Yokohama-shi, Kanagawa             Hitachi, Ltd., Production Technology Laboratory (72) Inventor Kazuya Oji             292 Yoshida-cho, Totsuka-ku, Yokohama-shi, Kanagawa             Hitachi, Ltd., Production Technology Laboratory (72) Inventor Michiharu Honda             292 Yoshida-cho, Totsuka-ku, Yokohama-shi, Kanagawa             Hitachi, Ltd., Production Technology Laboratory (72) Inventor Makoto Kitano             502 Kandate-cho, Tsuchiura-shi, Ibaraki Pref.             Inside Ritsumeikan Machinery Research Laboratory (72) Inventor Nana Yoneda             502 Kandate-cho, Tsuchiura-shi, Ibaraki Pref.             Inside Ritsumeikan Machinery Research Laboratory (72) Inventor Shuji Eguchi             7-1-1, Omika-cho, Hitachi City, Ibaraki Prefecture             Hitachi, Ltd., Hitachi Laboratory (72) Inventor Kunihiko Nishi             5-20-1, Josuihoncho, Kodaira-shi, Tokyo             Hitachi, Ltd., Semiconductor Division (72) Inventor Ichiro Yasuo             5-20-1, Josuihoncho, Kodaira-shi, Tokyo             Hitachi, Ltd., Semiconductor Division (72) Inventor Kenichi Otsuka             5-20-1, Josuihoncho, Kodaira-shi, Tokyo             Hitachi, Ltd., Semiconductor Division

Claims (1)

【特許請求の範囲】 【請求項1】ICチップとそれを搭載・接続する積層回
路基板(以降、基板と略す)あるいは絶縁性基材上に配
線パターンを形成した配線フィルム(以降、配線フィル
ムと略す)とそれらの電気回路部品を外部と接続する電
極部を設け、その電極部に金属性バンプを形成してなる
半導体装置において、前記ICチップ、基板あるいは配
線フィルムを固定支持する支持フレームを有し、電極部
以外の少なくとも一部を有機物で封止したことを特徴と
する半導体装置。
Claims: 1. A wiring film having a wiring pattern formed on an IC chip and a laminated circuit board (hereinafter abbreviated as a substrate) for mounting and connecting the IC chip or an insulating base material (hereinafter referred to as a wiring film). In a semiconductor device having an electrode portion for connecting these electric circuit components to the outside and forming a metal bump on the electrode portion, a supporting frame for fixing and supporting the IC chip, substrate or wiring film is provided. A semiconductor device wherein at least a part other than the electrode portion is sealed with an organic material.
JP2003005231A 1994-02-10 2003-01-14 Semiconductor device and manufacturing method thereof Expired - Lifetime JP3839408B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003005231A JP3839408B2 (en) 1994-02-10 2003-01-14 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP6-16105 1994-02-10
JP1610594 1994-02-10
JP2003005231A JP3839408B2 (en) 1994-02-10 2003-01-14 Semiconductor device and manufacturing method thereof

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2209795A Division JP3404438B2 (en) 1994-02-10 1995-02-09 Semiconductor device and manufacturing method thereof

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2006156286A Division JP4065889B2 (en) 1994-02-10 2006-06-05 Manufacturing method of semiconductor device having BGA package structure

Publications (2)

Publication Number Publication Date
JP2003188315A true JP2003188315A (en) 2003-07-04
JP3839408B2 JP3839408B2 (en) 2006-11-01

Family

ID=27614959

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003005231A Expired - Lifetime JP3839408B2 (en) 1994-02-10 2003-01-14 Semiconductor device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP3839408B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010274495A (en) * 2009-05-28 2010-12-09 Towa Corp Mold for resin sealing of electronic component and resin sealing method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010274495A (en) * 2009-05-28 2010-12-09 Towa Corp Mold for resin sealing of electronic component and resin sealing method

Also Published As

Publication number Publication date
JP3839408B2 (en) 2006-11-01

Similar Documents

Publication Publication Date Title
KR0169187B1 (en) Semiconductor device and its manufacture
US6692987B2 (en) BOC BGA package for die with I-shaped bond pad layout
US6001672A (en) Method for transfer molding encapsulation of a semiconductor die with attached heat sink
CN102683221B (en) Semiconductor device and its assemble method
JP2000294673A (en) Manufacture of semiconductor device
JP3173459B2 (en) Method for manufacturing semiconductor device
JP2004349316A (en) Semiconductor device and its manufacturing method
JP3404438B2 (en) Semiconductor device and manufacturing method thereof
JP2010165777A (en) Semiconductor device and method of manufacturing the same
JP4732138B2 (en) Semiconductor device and manufacturing method thereof
JP2003188315A (en) Semiconductor device and its manufacturing method
US20040063272A1 (en) Semiconductor devices and methods of making the devices
JP4313407B2 (en) Manufacturing method of semiconductor device
JP3968321B2 (en) Semiconductor device and manufacturing method thereof
JP4065889B2 (en) Manufacturing method of semiconductor device having BGA package structure
JPH10256455A (en) Semiconductor package having offset die pad and its manufacture
JP4485210B2 (en) Semiconductor device, electronic device, method for manufacturing semiconductor device, and method for manufacturing electronic device
JPH09312372A (en) Manufacture of semiconductor device
CN217334014U (en) Semiconductor device with a plurality of transistors
JP2555931B2 (en) Method for manufacturing semiconductor device
JP2004015015A (en) Semiconductor device and its manufacturing method
JPH10112519A (en) Integrated circuit device with heat dissipation means and its manufacture
JP4688647B2 (en) Semiconductor device and manufacturing method thereof
JP4840305B2 (en) Manufacturing method of semiconductor device
JP2001077275A (en) Lead frame and manufacture of resin-sealed semiconductor device using the same

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20040309

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051220

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060404

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060605

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060718

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060802

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090811

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100811

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110811

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110811

Year of fee payment: 5

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110811

Year of fee payment: 5

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120811

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120811

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130811

Year of fee payment: 7

EXPY Cancellation because of completion of term