JP4065889B2 - Manufacturing method of semiconductor device having BGA package structure - Google Patents
Manufacturing method of semiconductor device having BGA package structure Download PDFInfo
- Publication number
- JP4065889B2 JP4065889B2 JP2006156286A JP2006156286A JP4065889B2 JP 4065889 B2 JP4065889 B2 JP 4065889B2 JP 2006156286 A JP2006156286 A JP 2006156286A JP 2006156286 A JP2006156286 A JP 2006156286A JP 4065889 B2 JP4065889 B2 JP 4065889B2
- Authority
- JP
- Japan
- Prior art keywords
- resin
- substrate
- chip
- molding
- bga package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Description
本発明は、半導体プラスチックパッケージの製造において、特に、BGAパッケージの構成部品の固定支持方式及び製造方法に関するものである。 The present invention relates to a method for fixing and supporting a component part of a BGA package, particularly in manufacturing a semiconductor plastic package.
半導体パッケージの構造は、高密度実装化を図るために小型・薄型化する方向に進んでいる。また、1チップ当りの情報処理量も増大する傾向にあり、1パッケージ当りの入出力用のピン数が増加する傾向にある。しかし、パッケージのサイズを余り大きくすることはできないため、ピン数の増加に伴って、各リードピン間隔が非常に狭くなる傾向にある。このため、回路基板上に実装する上で高度な実装技術が求められているのが現状である。この実装を容易にすべく、近年、パッケージの外部接続形態が従来の構造とは違うPGA(ピン グリッド アレイ)やBGA(ボール グリッド アレイ)といった外部接続構造をもつパッケージが見られるようになってきた。 The structure of a semiconductor package is progressing in the direction of miniaturization and thinning in order to achieve high-density mounting. Also, the amount of information processing per chip tends to increase, and the number of input / output pins per package tends to increase. However, since the size of the package cannot be increased too much, the interval between the lead pins tends to become very narrow as the number of pins increases. For this reason, at present, advanced mounting technology is required for mounting on a circuit board. In order to facilitate this mounting, in recent years, packages with external connection structures such as PGA (pin grid array) and BGA (ball grid array), which have different external connection forms from the conventional structure, have been seen. .
このBGAパッケージには、フェースアップタイプと、フェースダウンタイプとがある。 This BGA package includes a face-up type and a face-down type.
フェースアップタイプのBGAパッケージの例として、米国特許5,216,278号明細書(特許文献1)に開示されているBGAの構造概略を図49〜図51を用いて説明する。 As an example of a face-up type BGA package, a schematic structure of a BGA disclosed in US Pat. No. 5,216,278 (Patent Document 1) will be described with reference to FIGS.
図49に、BGAパッケージの断面図を示す。ICチップ1と基板2は、接着剤等により固定されている。この基板材質としては、有機物(例えばBTレジン)を用いている。ICチップ1と基板上のパッド12とは、ワイヤボンディング13によって電気的に接続されている。
FIG. 49 shows a cross-sectional view of the BGA package. The
図50に、図49を上方より見たときの平面図を示す。ワイヤボンディング13で接続された基板上のパッド12からは、電極3と連絡するための配線105が設けられており、それぞれスルーホール106を通じて基板裏面との導通している。
FIG. 50 is a plan view of FIG. 49 viewed from above. A
図51に、図49を下方より見たときの平面図を示す。この電極3は、格子状に配置されておりここへ金属バンプ4を接合し電気配線は完了する。この構成品のICチップ1を搭載した基板面をレジン14で蓋うことで保護しパッケージ形状の完成となっている。
FIG. 51 is a plan view of FIG. 49 viewed from below. The
半導体パッケージを成形するときに生産性の面から見ると成形金型内に複数個のキャビティを設置してレジン充填を行うことが通常である。このため、この構造では金型内での位置決めが困難になること、成形品の取り出し工程が非常に複雑になる等の問題がある。これら要因により生産コストの上昇が考えられ高額品となる問題がある。 From the viewpoint of productivity when molding a semiconductor package, it is usual to fill a resin by installing a plurality of cavities in a molding die. For this reason, this structure has problems such as difficulty in positioning in the mold, and the process of taking out the molded product becomes very complicated. Due to these factors, there is a problem that the production cost is increased and the product becomes expensive.
また、フェースダウンタイプのBGAパッケージの例を、米国特許5,148,265号明細書(特許文献2)に開示されているBGAの構造概略を、図52〜図53を用いて説明する。 In addition, an example of a face-down type BGA package will be described with reference to FIGS. 52 to 53, illustrating a schematic structure of a BGA disclosed in US Pat. No. 5,148,265 (Patent Document 2).
図52に、BGAパッケージの斜視図を示す。構成としては、ICチップ1の回路面上にシリコーンゴムなどの挿入物32を置きその上に配線パターンのある配線フィルム31を置いたものから構成されている。ICチップ1と配線フィルム31はワイヤボンディング13にて結線している。
FIG. 52 is a perspective view of the BGA package. As a configuration, an
図53に、接続部の拡大断面図を示す。挿入物32は、柔軟性のある例えばシリコーンレジン等を用いている。この構成品のICチップ1と配線フィルム上の電極33を除いた部分をシリコーンレジン等の柔軟なレジン14で蓋うことで保護しパッケージ形状の完成となっている。この時、先のフェースアップタイプで述べたものと同様の問題点が考えられる。すなわち、生産性の面から見てみると成形をするときに金型内に複数個のキャビティを設置してレジン充填を行うことが通常である。このため、この構造では金型内での位置決めが困難になること、成形品の取り出し工程が非常に複雑になる等の問題がある。これらの要因により生産コストの上昇も考えられ高額品となる問題がある。
FIG. 53 shows an enlarged cross-sectional view of the connection portion. The
一方、基板を含んだ形での成形方式については、通常、上型と下型の間に基板を設置しその間に設けたキャビティ内にレジンを充填することが行われている。このため、基板上にレジンを充填するための流路であるランナやゲート部を設けなければならず電気回路を設計する上での制約となる。さらに、不必要となるランナ、ゲートを除去する工程において、基板にダメージを与えるなど信頼性の低下にもつながる恐れがある。 On the other hand, with respect to a molding method including a substrate, usually, a substrate is placed between an upper die and a lower die, and a resin is filled in a cavity provided therebetween. For this reason, a runner or a gate portion that is a flow path for filling the resin on the substrate must be provided, which is a restriction in designing an electric circuit. Further, in the process of removing unnecessary runners and gates, there is a possibility that reliability may be lowered, for example, the substrate is damaged.
また、基板上にレジンを充填するための流路であるランナやゲート部のない成形方式としては、特公昭61−46049号公報(特許文献3)、特開平4−184944号公報(特許文献4)他多数の例が見られる。特公昭61−46049号公報では、キャビティ内にレジンを充填するための流路であるランナやゲート部を成形金型に作り、キャビティ部分を別の板部品(キャビティプレートと称す)で作り、基板とともに金型内に設置して成形する方式となっている。この方式においては、基板の電気回路を設計する上での制約はないが、薄型の製品を作るときは、キャビティプレートも薄くなるためプレート自体の変形や基板上に発生するレジンバリの除去など別の問題が生じる恐れがある。さらに、1回の成形毎にキャビティプレートを交換しなければならず成形工程の自動化が難しい等の問題点がある。
Further, as a molding method without a runner or a gate portion which is a flow path for filling a resin on a substrate, Japanese Patent Publication No. 61-46049 (Patent Document 3) and Japanese Patent Application Laid-Open No. 4-184944 (
特開平4−184944号公報では、レジンを充填するための流路であるランナやゲート部を金型内に組み込んでこの部分が金型を開いたときに摺動する金型構造を記載している。しかしながら、摺動部上をレジンが流動するためこの摺動部にレジンが流入しやすく、レジンバリとなって摺動抵抗となり動作不良を起こしやすい欠点がある。また、この動作不良は生産上重大な問題となり得る。
上記従来技術は、レジン成形に用いる成形金型内での上記部品の位置決めが困難である問題があった。また、成形工程が複雑になるなど自動化、省人化を図りにくいという問題があった。これらの要因により、製品が高価格化するという問題があった。 The prior art has a problem that it is difficult to position the components in a molding die used for resin molding. In addition, there is a problem that it is difficult to achieve automation and labor saving because the molding process is complicated. Due to these factors, there is a problem that the price of the product is increased.
基板を含む成形では、金型内のレジン流路に摺動部がありこの部分にレジンが侵入してレジンバリとなり動作不良を起こしやすく生産効率が低下するという問題があった。そして、レジン流路であるランナやゲート部を成形金型に作りキャビティ部分を別の板部品(キャビティプレート)とし基板と共に金型内に設置して成形する方式では、薄型の製品を作るときは、キャビティプレートも薄くなるためプレート自体が変形するという問題があった。さらに、成形毎にキャビティプレートを交換する必要があり成形工程の自動化が難しく成形効率が低下し製品が高価格化するという問題があった。 In the molding including the substrate, there is a problem in that the resin flow path in the mold has a sliding portion, and the resin enters the portion to become a resin burr, which tends to cause a malfunction and lowers the production efficiency. In the method of making the runner and gate part, which is the resin flow path, in the mold and setting the cavity part as another plate part (cavity plate) in the mold together with the substrate, when making a thin product, Since the cavity plate is also thin, there is a problem that the plate itself is deformed. Furthermore, since it is necessary to replace the cavity plate for each molding, there is a problem that it is difficult to automate the molding process, the molding efficiency is lowered, and the price of the product is increased.
本発明は、上記欠点をなくし、生産性が高く低価格となりえるBGAパッケージ構造並びに製造法を提供することを目的とする。 An object of the present invention is to provide a BGA package structure and a manufacturing method that can eliminate the above-described drawbacks and can be highly productive and inexpensive.
本発明は、上記目的を達成するために、ICチップ、基板又は配線フィルムを固定支持する支持フレームを用いたBGAパッケージ構造とする。ICチップ、基板又は配線フィルムをレジンで覆うBGAパッケージ構造とする。 In order to achieve the above object, the present invention has a BGA package structure using a support frame for fixing and supporting an IC chip, a substrate or a wiring film. A BGA package structure in which an IC chip, a substrate, or a wiring film is covered with a resin.
本発明のより具体的に述べれば以下のとおりとなる。 More specifically, the present invention is as follows.
本発明の第1の態様としては、ICチップとそれを搭載・接続する積層回路基板(以降、基板と略す)あるいは絶縁性基材上に配線パターンを形成した配線フィルム(以降、配線フィルムと略す)とそれらの電気回路部品を外部と接続する電極部を設け、その電極部に金属性バンプを形成してなる半導体装置において、前記ICチップ、基板あるいは配線フィルムを固定支持する支持フレームを有し、電極部以外の少なくとも一部を有機物で封止したことを特徴とする半導体装置が提供される。 As a first aspect of the present invention, an IC chip and a laminated circuit board (hereinafter abbreviated as a substrate) on which the IC chip is mounted and connected, or a wiring film (hereinafter abbreviated as a wiring film) in which a wiring pattern is formed on an insulating substrate. ) And an electrode portion for connecting these electric circuit components to the outside, and a semiconductor device in which metallic bumps are formed on the electrode portion, and a support frame for fixing and supporting the IC chip, substrate or wiring film A semiconductor device is provided in which at least a part other than the electrode portion is sealed with an organic substance.
この場合、上記支持フレームを金属材料で構成することが好ましい。 In this case, the support frame is preferably made of a metal material.
上記支持フレームは、ICチップ、基板又は、配線フィルムのいずれかを固定支持することが好ましい。 It is preferable that the support frame fixedly supports any one of an IC chip, a substrate, and a wiring film.
本発明の第2の態様としては、ICチップとそれを搭載・接続する積層回路基板(以降、基板と略す)あるいは絶縁性基材上に配線パターンを形成した配線フィルム(以降、配線フィルムと略す)とそれらの電気回路部品を外部と接続する電極部を設け、その電極部に金属性バンプを形成してなる半導体装置において、前記ICチップ、基板あるいは配線フィルムを固定支持する支持フレームを放熱板とすることを特徴とする半導体装置が提供される。 As a second aspect of the present invention, an IC chip and a laminated circuit board (hereinafter abbreviated as a substrate) on which the IC chip is mounted and connected, or a wiring film (hereinafter abbreviated as a wiring film) in which a wiring pattern is formed on an insulating substrate. ) And an electrode portion for connecting those electric circuit components to the outside, and a metal frame is formed on the electrode portion, a support frame for fixing and supporting the IC chip, substrate or wiring film is provided on the heat sink A semiconductor device is provided.
本発明の第3の態様としては、ICチップとそれを搭載・接続する積層回路基板(以降、基板と略す)あるいは絶縁性基材上に配線パターンを形成した配線フィルム(以降、配線フィルムと略す)とそれらの電気回路部品を外部と接続する電極部を設け、その電極部に金属性バンプを形成してなる半導体装置において、前記ICチップ、基板あるいは配線フィルムを固定支持する支持フレームの外枠を取外したことを特徴とした半導体装置が提供される。 As a third aspect of the present invention, an IC chip and a laminated circuit board (hereinafter abbreviated as a substrate) on which the IC chip is mounted and connected, or a wiring film (hereinafter abbreviated as a wiring film) in which a wiring pattern is formed on an insulating substrate. And an external frame of a support frame for fixing and supporting the IC chip, the substrate or the wiring film in a semiconductor device in which an electrode part for connecting these electric circuit components to the outside is provided and a metal bump is formed on the electrode part A semiconductor device characterized in that is removed is provided.
上記各態様においては、ICチップと基板を固定支持し、ICチップと基板はボンディングワイヤで接続することが好ましい。 In each of the above embodiments, it is preferable that the IC chip and the substrate are fixedly supported, and the IC chip and the substrate are connected by a bonding wire.
また、ICチップと配線フィルムを固定支持し、ICチップと配線フィルムはボンディングワイヤ、金属バンプでの接合あるいは導電性樹脂による接着接合で接続することが好ましい。 The IC chip and the wiring film are preferably fixedly supported, and the IC chip and the wiring film are preferably connected by bonding with bonding wires or metal bumps or adhesive bonding with a conductive resin.
上記第1の態様においては、有機物で封止する形態は、ICチップと基板をボンディングワイヤで接続したチップ搭載面並びに基板上の外部と接続する電極部を除く全ての構成部品を封止あるいはチップ搭載面並びに基板側面までの封止あるいはチップ搭載面のみを封止してもよい。 In the first aspect, the form of sealing with an organic substance is such that all components except the chip mounting surface in which the IC chip and the substrate are connected by bonding wires and the electrode portion connected to the outside on the substrate are sealed or chip. You may seal only the mounting surface and the substrate side surface or only the chip mounting surface.
上記第1の態様においては、有機物で封止する形態は、ICチップと配線フィルムを金属接合あるいは導電性樹脂で接続して構成したICチップと配線フィルムの搭載面並びに配線フィルム上の外部電極部を除いた部分の封止あるいはICチップと配線フィルムの接合面までの封止あるいは構成品の全てを封止するものであってもよい。 In the first aspect, the form of sealing with an organic substance is such that the IC chip and the wiring film are connected by metal bonding or conductive resin, and the mounting surface of the IC chip and the wiring film and the external electrode portion on the wiring film are used. It may be a part that seals all of the components except for the sealing of the part excluding, or the sealing up to the joint surface of the IC chip and the wiring film.
本発明の第4の態様としては、積層回路基板(以降、”基板”と略す)または絶縁性基材上に配線パターンを形成した配線フィルムと、ICチップと、を支持フレーム上に搭載し、ICチップと、上記基板または配線フィルムと、を電気的に接続し、上記ICチップと、上記基板または上記配線フィルムと、上記支持フレームと、のうちの少なくとも一つについて、少なくともその一部を有機材料で、充填封止し、その後、はんだバンプを形成することを特徴とする半導体装置の製造方法が提供される。 As a fourth aspect of the present invention, a laminated circuit board (hereinafter abbreviated as “substrate”) or a wiring film in which a wiring pattern is formed on an insulating substrate, and an IC chip are mounted on a support frame, An IC chip and the substrate or the wiring film are electrically connected, and at least a part of at least one of the IC chip, the substrate or the wiring film, and the support frame is organic. There is provided a method for manufacturing a semiconductor device, characterized by filling and sealing with a material and then forming solder bumps.
この場合、上記有機材料の充填封止は、成形金型を用いて行うことが好ましい。 In this case, the filling and sealing of the organic material is preferably performed using a molding die.
さらには、上記成形金型は、上型と、上記はんだバンプの形成位置に対応して設けられ、上記はんだバンプを形成する部分の形状を成形するための突起物を有する下型と、からなるものであって、上記有機材料の充填封止は、上記互いに電気的に接続された、ICチップと、基板または配線フィルムと、を搭載した支持フレームを、上記上型と上記下型との間に挟持し、該成形金型内に樹脂を押圧することで行うものであってもよい。 Further, the molding die includes an upper mold and a lower mold that is provided corresponding to the position where the solder bump is formed and has a protrusion for molding the shape of the portion where the solder bump is formed. The organic material filling and sealing is performed by placing a support frame on which the IC chip and the substrate or the wiring film, which are electrically connected to each other, are mounted, between the upper mold and the lower mold. It is also possible to carry out by pressing the resin into the molding die.
本発明の第5の態様としては、半導体装置の樹脂成形に用いられる成形金型において、上型と、キャビティを備えた下型と、からなり、上記下型は、上記半導体装置の外部に露出される電極部の配置パターンと同一のパターンで配置された突起物を、上記キャビティに有するものであること、を特徴とする成形金型が提供される。 According to a fifth aspect of the present invention, a molding die used for resin molding of a semiconductor device includes an upper die and a lower die having a cavity, and the lower die is exposed to the outside of the semiconductor device. There is provided a molding die characterized in that the cavity has protrusions arranged in the same pattern as the arrangement pattern of the electrode portions to be formed.
この場合、上記下型は、上記突起物の設けられた面に、エアベントを有することが好ましい。 In this case, the lower mold preferably has an air vent on the surface on which the protrusions are provided.
上記エアベントは、上記突起物の設けられている領域の略中央に設けられていることが好ましい。 It is preferable that the air vent is provided at substantially the center of the region where the protrusion is provided.
上記下型は、複数の部品から構成されたものであり、上記エアベントは、該部品と部品との境界における隙間として形成されていることが好ましい。さらには、一部の上記部品は、上記キャビティ内へ突き出し可能に構成されていることが好ましい。 The lower mold is composed of a plurality of parts, and the air vent is preferably formed as a gap at the boundary between the parts. Furthermore, it is preferable that some of the components are configured to protrude into the cavity.
また、上記突起物の登頂部を被覆した、弾性を備えた柔軟物をさらに有することが好ましい。 Moreover, it is preferable to further have a flexible material with elasticity covering the top of the protrusion.
上記柔軟物は、ゴム系樹脂であってもよい。 The flexible material may be a rubber-based resin.
上記柔軟物は、シリコンゴム系、または、ポリ4フッ化エチレン系の、樹脂であってもよい。 The flexible material may be a silicone rubber-based or polytetrafluoroethylene-based resin.
上記突起物の設けられている面は、上記キャビティの底面であることが好ましい。 The surface on which the protrusion is provided is preferably the bottom surface of the cavity.
本発明の第6の態様としては、積層回路基板(以下、”基板”と略す)、または、絶縁性基材上に配線パターンを形成した配線フィルムと、上記基板または上記配線フィルムと、電気的に接続されたICチップと、上記ICチップと、上記基板または配線フィルムとを搭載した、支持フレームと、上記ICチップと、上記基板または上記配線フィルムと、上記支持フレームとのうちの少なくとも一つについて、少なくともその一部を封止した封止材と、上記基板または配線フィルムを通じて、上記ICチップと電気的に接続され、且つ、外部に露出した複数の電極部と、を有することを特徴とする半導体装置が提供される。 As a sixth aspect of the present invention, a laminated circuit board (hereinafter abbreviated as “substrate”), a wiring film in which a wiring pattern is formed on an insulating base, the substrate or the wiring film, At least one of a support frame, an IC chip, the substrate or the wiring film, and the support frame on which the IC chip, the IC chip, and the substrate or the wiring film are mounted. And a plurality of electrode portions that are electrically connected to the IC chip and exposed to the outside through the substrate or the wiring film. A semiconductor device is provided.
上記電極部は、格子状に配置されていてもよい。 The electrode portions may be arranged in a lattice shape.
上述の第1〜第3の態様について説明する。 The above first to third aspects will be described.
上記した手段を用いれば、成形金型キャビティ内での位置決めが容易となり成形工程での多数個取りができる。支持フレームに放熱板としての作用を持たせること、基板強度を補強し反りを低減できる。また、ICチップ、基板又は配線フィルムをレジンで封止することによる耐湿信頼性の向上やBGAパッケージの反りの低減が図れる。併せて、支持フレームを用いることで各工程の自動化が容易となり生産性の効率向上ができる。 By using the above-mentioned means, positioning within the molding die cavity is facilitated, and a large number of pieces can be taken in the molding process. By providing the support frame with a function as a heat sink, it is possible to reinforce the substrate strength and reduce warpage. In addition, the moisture resistance reliability can be improved and the warpage of the BGA package can be reduced by sealing the IC chip, the substrate or the wiring film with a resin. In addition, the use of the support frame makes it easy to automate each process and improve the efficiency of productivity.
第4、第5、第6の態様についてまとめて説明する。 The fourth, fifth, and sixth aspects will be described together.
まず、基板または配線フィルムと、ICチップと、を支持フレーム上に搭載し、電気的に接続する。そして、これらのうちの少なくとも一つについて、少なくともその一部を有機材料で、充填封止する。該封止は、ICチップ等を搭載した支持フレームを、成形金型の上型と下型との間に挟持し、該成形金型内に樹脂を押圧することで行う。 First, a substrate or a wiring film and an IC chip are mounted on a support frame and electrically connected. At least one of these is filled and sealed with an organic material. The sealing is performed by holding a support frame on which an IC chip or the like is mounted between an upper mold and a lower mold of a molding die and pressing a resin into the molding die.
この場合、上記有機材料の充填封止は、成形金型(上型/下型)を用いて行う。製作しようとしている半導体装置がBGAタイプのものであるのならば、下型のキャビティ底面には、半導体装置の電極部配置パターンと同一のパターンで配置された突起物を設けておく。該突起物によって、電極パッド部の周辺の形状を形作る。 In this case, filling and sealing of the organic material is performed using a molding die (upper die / lower die). If the semiconductor device to be manufactured is of the BGA type, protrusions arranged in the same pattern as the electrode portion arrangement pattern of the semiconductor device are provided on the bottom surface of the lower mold cavity. A shape around the electrode pad portion is formed by the protrusion.
このような突起物を設けると、下型のキャビティ(特に、突起物が設けられている領域)では、上型のキャビティに比べて有機材料の流れが悪くなり、該突起物を設けている領域には空気(ボイド)が残りがちとなる。そのため、上記突起物の設けられた面にエアベントを設けることで、このようなボイトの残留を防止する。該エアベントは、下型を構成する複数の部品間の隙間として実現すれば、技術的に容易に実現可能である(下型を一つの部品で構成し、これに単独の孔を設けることで実現しても当然構わない)。BGAタイプでは、半導体装置の下側面の全体に電極パッドが配置されるため、最終的には、ボイドも該下側面の中央に集まってくる。従って、エアベントも、該下側面の中央(すなわち、突起物の設けられている領域の略中央)とすることで、最後まで確実に空気(ボイド)を排出できる。 When such protrusions are provided, the flow of the organic material in the lower mold cavity (particularly the area where the protrusions are provided) is worse than that of the upper mold cavity, and the areas where the protrusions are provided. The air tends to remain. Therefore, by providing an air vent on the surface on which the protrusions are provided, such remaining of the void is prevented. If the air vent is realized as a gap between a plurality of parts constituting the lower mold, it can be technically easily realized (realized by configuring the lower mold with one part and providing a single hole in it. Of course it doesn't matter.) In the BGA type, since the electrode pad is disposed on the entire lower surface of the semiconductor device, the void finally gathers at the center of the lower surface. Therefore, by setting the air vent to the center of the lower side surface (that is, approximately the center of the region where the protrusions are provided), air (void) can be reliably discharged to the end.
上述したとおり、有機材料の流れは、上型のキャビティの方がよい。そのため、成形途中、支持フレーム等は、上型のキャビティを充填した有機材料によって、突起物の側に押された状態となる。これにより、突起物の登頂部に設けた柔軟物(例えば、ゴム系樹脂、特に、シリコンゴム系、ポリ4フッ化エチレン系)が弾性変形し、電極パッド部と該突起物の登頂部との間の隙間を埋める。これにより、該隙間でのバリの発生を防止できる。 As described above, the flow of the organic material is better in the upper mold cavity. Therefore, during the molding, the support frame and the like are in a state of being pushed to the protrusion side by the organic material filling the upper mold cavity. As a result, a flexible material (for example, rubber-based resin, in particular, silicon rubber-based, polytetrafluoroethylene-based) provided at the top of the protrusion is elastically deformed, and the electrode pad portion and the top of the protrusion are Fill in the gaps between them. Thereby, generation | occurrence | production of the burr | flash in this clearance gap can be prevented.
下型を構成する部品のうちの一部を、キャビティ内へ突出可能にしておけば、成形品の離型を助ける突出しピンの役割をも果たさせることができる。 If a part of the components constituting the lower mold can be protruded into the cavity, it can also serve as a protruding pin that helps mold release of the molded product.
以上の様に有機材料で封止した後、電極パッド部にはんだバンプを形成することで、第6の態様として述べた半導体装置が完成する。 After sealing with an organic material as described above, solder bumps are formed on the electrode pad portion, thereby completing the semiconductor device described as the sixth aspect.
本発明によれば、支持フレームを用いることで生産性の向上、低価格化を図ることが容易となる。また、BGA素子をレジン封止することで耐湿信頼性等の大幅な向上が図れる。また、第11〜13の実施例のように電極数が多くチップ外側にも電極を配置するような構造においても、支持フレームの構造の中でタブの形状を変更した拡張タブ形状とすることで容易に対応できる。これら、支持フレームを用いることで、通常行われている成形手法を取り入れることで成形工程の自動化、省人化が容易であり、生産効率の向上、安定生産が可能となる。 According to the present invention, it becomes easy to improve productivity and reduce cost by using a support frame. Further, by sealing the BGA element with a resin, it is possible to significantly improve the moisture resistance reliability. In addition, even in the structure in which the number of electrodes is large and the electrodes are also arranged outside the chip as in the first to thirteenth embodiments, an extended tab shape in which the shape of the tab is changed in the structure of the support frame is used. Can be easily handled. By using these support frames, it is easy to automate the molding process and save labor by adopting the usual molding technique, and it is possible to improve production efficiency and achieve stable production.
レジン成形時に発生するボイドや基板電極表面のレジンバリを防止する成形金型構造により生産効率の向上、安定生産が可能となる。 A molding mold structure that prevents voids generated during resin molding and resin burrs on the surface of the substrate electrode enables improvement in production efficiency and stable production.
本発明の実施例を、図1〜図37を用いて説明する。図1は、第1の実施例のBGAパッケージ構造の概略を表す斜視図である。フェースアップタイプのBGAパッケージの構成は、ICチップ1、積層回路基板2、基板実装面上にある外部導通用の電極3とそれに接合して外部の電極となる金属バンプ4及びそれらを固定するための支持フレーム(i)5より成り立っている。すなわち、支持フレーム(i)5は、外枠6と基板固定用枠吊りリード7と基板固定用枠8とタブ吊りリード9とタブ10より構成されている。このタブ10を中心としてICチップ1並びに基板2が上下から接着剤などにより固定された状態となる。基板2の基材としては絶縁物であれば良い。配線は、ICチップ1のパッド11部と基板2の配線パッド部12とは金線13等によるワイヤボンディングにて電気的に接続されている。ワイヤボンディングで接続された基板2表面のパッド12からは基板2裏面にある電極3と導通を得るための配線(図示せず)がされている。これら電気配線は絶縁物(図示せず)で保護されていることは云うまでもない。基板2裏面へと導通したものはそれぞれの電極3へと配線されている。この状態で成形金型へ設置され基板2実装面にある電極3を除いた部分全体をレジン14により封止して保護しパッケージ形状の完成となる。レジン封止後、この電極3へ金属バンプ例えばはんだボール等を接合し電気配線が完了となり製品となる。
An embodiment of the present invention will be described with reference to FIGS. FIG. 1 is a perspective view showing an outline of the BGA package structure of the first embodiment. The configuration of the face-up type BGA package is to fix the
図2〜図4に製造プロセスの概略とそれぞれの概略図を併せて示す。レジン成形は、多数個取りの成形が通常行われており、この場合の製造プロセスについて以降説明する。図2は、構成部品であるICチップ1、基板2、支持フレーム(i)5を組み立てるときの工程の概略(a)を示したものである。すなわち、支持フレーム(i)5は複数個の成形ができるように多連となり(c)に示すような構造となる。この多連支持フレーム(i)5(c)上の各々のタブ10部にICチップ1(b)を搭載し接着剤などにより固定する。次に、基板2(d)を多連支持フレーム(i)5(c)裏側よりタブ10裏側並びに基板固定用枠8部へ接着剤などにより固定しタブ10部を間に挟んだ三層構造を製造する。この多連支持フレーム(i)5(c)の外枠上には各製造プロセスを自動的に行うためのガイド穴(図示せず)を設けている。その後、ICチップ1上のパッド部(図示せず)と基板2上のパット部(図示せず)を金線13等によるワイヤボンディングを行い基板2との導通を取りチップ/基板搭載多連支持フレーム15(e)を完成する。
The outline of the manufacturing process and each schematic view are shown together in FIGS. In resin molding, multi-cavity molding is usually performed, and the manufacturing process in this case will be described below. FIG. 2 shows an outline (a) of the steps when assembling the
図3に、チップ/基板搭載多連支持フレーム15を用いてレジン成形する工程の概略(a)を示す。ここでは、熱硬化型樹脂であるエポキシレジンを用いてトランスファ成形する場合について説明する。成形金型(i)16(c)内に設けられたキャビティ17内にチップ/基板搭載多連支持フレーム15(b)を設置する。この時、成形金型(i)16は、エポキシレジンが硬化する温度に加熱した状態にある。次に、成型加工されたレジンタブレット(図示せず)を金型内のポット部(図示せず)に投入しプランジャ(図示せず)にて押圧する。プランジャ(図示せず)にて押圧されたレジン14は加熱溶融し金型内のランナ18→ゲート19を流動しキャビティ17内へと流入し硬化反応により硬化し成形品となる。キャビティ17内の状態を拡大図(d)にて説明する。すなわち、上型20と下型21の間に多連支持フレーム15を挟みキャビティ17内にチップ/基板を搭載したタブ10部を設置する。この時、チップ/基板搭載多連支持フレーム15の位置は、支持フレーム上に設けた位置決め穴(図示せず)と金型内の位置決めピン(図示せず)によりキャビティ17内での位置決めをすることは云うまでもない。このように、キャビティ17内に設置した状態でレジンを流入させ電極部以外を全て蓋いレジン封止を完成する。この時、下型21のキャビティ部に設けた突起部22により基板2実装面側にある電極3部へのレジン14の侵入を阻止し電極3部のみを露出した状態でレジン成形を完了する。
FIG. 3 shows an outline (a) of a resin molding process using the chip / substrate mounting
図4に、成形品〜完成品までの工程の概略(a)を示す。レジン封止した成形品23(b)は、レジン成形後不用となる支持フレーム外枠6部分並びにゲート19、ランナ18部分は、切断金型24(c)にて切断され成形品23から分離される。分離された切断成形品25(d)は次に、外部電極部を形成するための工程(e)へと進む。すなわち、先に露出させておいた基板実装面の電極3部へ例えばボール状のはんだ4を供給し加熱接合し最終的な外部電極部26を完成させて全ての工程を完了しレジン封止型のBGAパッケージ(f)を完成する。このように、チップ/基板搭載多連支持フレーム15を用いることでレジン封止工程は、現状行われている一般的なトランスファ成形手法でできるため生産コストの低減、生産効率の向上が図れる。また、チップ/基板をレジン封止することで有機物で構成された基板の場合は、基板からの吸湿も防止できるため大幅な耐湿信頼性の向上が図れるものと考える。さらに、稼働時にチップ発熱が多く冷却する必要がある製品の場合には、チップ下のタブ部並びに基板固定枠部分を通して放熱効果が向上する特徴がある。さらに、高放熱性が必要となる場合は、先に切断した支持フレーム外枠6部分を切断せずに放熱板として用いることもできる特徴がある。
FIG. 4 shows an outline (a) of steps from a molded product to a finished product. The resin-sealed molded product 23 (b) is separated from the molded
本発明の第2の実施例を図5に示す。図5は、支持フレーム構成部の中でタブ吊りリード部及びタブ部のない支持フレーム(ii)27で構成したBGAパッケージ構造の斜視図である。すなわち、ICチップ1と基板2を直接接着し支持フレーム(ii)27との接着は、基板2と基板固定用枠8部分で行ったものである。このような構造とするとパッケージ厚さを薄くできるなどの効果がある。また、基板2上のパッド12の配置は自由に設計できる特徴がある。さらに、チップと基板を接続するワイヤボンディング工程も容易となる特徴がある。また、レジン成形は、図3の(c)、(d)に示す成形金型16を図26に示す成形金型(ii)40構造の物と入れ替えて行えば良い。また、図4の(c)に示す切断金型24は成形品形状により入れ替えることは云うまでもない。
A second embodiment of the present invention is shown in FIG. FIG. 5 is a perspective view of the BGA package structure constituted by the support frame (ii) 27 having no tab suspension lead portion and no tab portion in the support frame constituting portion. That is, the
本発明の第3の実施例を図6に示す。これは、基板固定用枠吊りリード7を曲げて基板固定用枠部分8を基板2の電極3がある実装面側で固定接着する支持フレーム(iii)28で構成したBGAパッケージ構造の斜視図である。このような構造にすると基板2上のパッド配置は自由となり数が多い場合でも対応ができる特徴がある。さらに、チップと基板を接続するワイヤボンディング工程も容易となる特徴がある。また、レジン成形は、図3の(c)、(d)に示す成形金型16を図27に示す成形金型(iii)41構造の物と入れ替えて行えば良い。また、図4の(c)に示す切断金型24は成形品形状により入れ替えることは云うまでもない。
A third embodiment of the present invention is shown in FIG. This is a perspective view of a BGA package structure constituted by a support frame (iii) 28 in which the board fixing
以上第1〜3の実施例は、基板2の電極3部以外を全てレジンで封止した構造であり高い耐湿信頼性を確保できる効果がある。この封止は、無機物による密封方式を用いても同様の効果があることは云うまでもない。
As described above, the first to third embodiments have a structure in which all but the
次に、基板側面までレジン封止したパッケージ構造を説明する。この構造の第4の実施例を図7に示す。支持フレームの構造は、第1の実施例と同様のものである。第5の実施例を図8に示す。支持フレーム構造は、第2の実施例と同様なものである。 Next, a package structure in which the resin is sealed up to the side surface of the substrate will be described. A fourth embodiment of this structure is shown in FIG. The structure of the support frame is the same as that of the first embodiment. A fifth embodiment is shown in FIG. The support frame structure is the same as that of the second embodiment.
第4、5の実施例は、基板の電極3数が多くレジン封止が困難となる場合に容易に対応できる特徴がある。レジン成形は、図3の(c)、(d)に示す成形金型16を第4の実施例では図28に示す成形金型(iv)42構造、第5の実施例では図29に示す成形金型(v)43構造の物と入れ替えて行えば良い。また、図4の(c)に示す切断金型24は成形品形状により入れ替えることは云うまでもない。そして、成形金型のキャビティ部の製作(下型キャビティ部の突起部不用)も容易になり生産コストも低減できる特徴がある。
The fourth and fifth embodiments have a feature that can easily cope with the case where the number of
次に、チップ/基板搭載面をレジン封止したパッケージ構造を説明する。この構造の第6の実施例を図9に示す。支持フレームの構造は、第1の実施例と同様のものである。第7の実施例を図10に示す。支持フレーム構造は、第2の実施例と同様なものである。成形金型の製作も容易になり生産コストも低減できる特徴がある。 Next, a package structure in which the chip / substrate mounting surface is resin-sealed will be described. A sixth embodiment of this structure is shown in FIG. The structure of the support frame is the same as that of the first embodiment. A seventh embodiment is shown in FIG. The support frame structure is the same as that of the second embodiment. It has the feature that it is easy to manufacture a molding die and can reduce the production cost.
第6、7の実施例は、基板の電極3数が多くレジン封止が困難となる場合に容易に対応できる特徴がある。レジン成形は、図3の(c)、(d)に示す成形金型16を第6の実施例では図30に示す成形金型(vi)46構造、第7の実施例では図31に示す成形金型(vii)47構造の物と入れ替えて行えば良い。また、図4の(c)に示す切断金型24は成形品形状により入れ替えることは云うまでもない。そして、成形金型のキャビティ部の製作(下型キャビティ部の突起部不用)も容易になり生産コストも低減できる特徴がある。
The sixth and seventh embodiments have a feature that can easily cope with the case where the number of
以上述べた第1〜7の実施例で使用した基板材質は有機物で構成されたものを中心に説明したが、目的に応じて無機物を用いてもなんら支障のないことは云うまでもない。さらに、第1〜7の実施例で共通していえることは、支持フレームを用いることで成形後不用となるランナ、ゲートの切断時にも基板へのダメージをなくすことができる。すなわち、レジン封止品は、支持フレーム外枠とは基板固定用枠吊りリードのみでつながっているので切断時に基板に加わる応力をなくすことができ信頼性を向上できる効果がある。さらに、稼働時にチップ発熱が多く高放熱性が必要となる場合は、先に切断した支持フレーム外枠6部分を切断せずに放熱板として用いることができる特徴がある。
Although the substrate materials used in the first to seventh embodiments described above have been described mainly with organic materials, it goes without saying that there is no problem even if inorganic materials are used according to the purpose. Furthermore, what can be said in common in the first to seventh embodiments is that the use of the support frame can eliminate damage to the substrate even when the runner and gate that are not required after molding are cut. That is, since the resin-sealed product is connected to the outer frame of the support frame only by the substrate fixing frame suspension leads, the stress applied to the substrate at the time of cutting can be eliminated and the reliability can be improved. Furthermore, when chip heat generation is high during operation and high heat dissipation is required, the support frame
第1〜7の実施例で用いた支持フレームの1成形品部分のパターンを図11〜図16に示す。図11は、第1、4、6の実施例に用いた支持フレームを示したものである。外枠6と基板固定用枠8は、基板固定用枠吊りリード7により連結され、タブ10は、タブ吊りリード9により基板固定用枠8と連結された構造となっている。図12は、第2、5、7の実施例に用いた支持フレームを示したものである。外枠6と基板固定用枠8は、基板固定用枠吊りリード7により連結された構造となっている。図13は、第3の実施例に用いた支持フレームを示したものである。外枠6と基板固定用枠8は、基板固定用枠吊りリード7により連結された構造となっている。その基板固定用枠吊りリード7は折り曲げられ、基板固定用枠8は外枠6より下の位置にある構造となっている。ここでは、各要素の連結を4ヶ所で行ったものについて述べたが必要に応じて連結するリード数を増減しても良い。
The patterns of one molded product part of the support frame used in the first to seventh examples are shown in FIGS. FIG. 11 shows the support frame used in the first, fourth, and sixth embodiments. The
図14〜図16は、基板固定用枠8の形態でなく4点で接着するような基板固定用リード30形状としたときの支持フレームの1成形品部分を示したものである。このような支持フレームを用いても先に述べたことと同様の効果があることは云うまでもない。これら図11〜図16の支持フレームは、例えば、Fe−Ni合金、Cu合金等金属材料を用いても良い。また、各要素の連結を4ヶ所で行ったものについて述べたが必要に応じて連結するリード数を増減しても良い。
14 to 16 show one molded product portion of the support frame when the
そして、図14〜図16で説明した支持フレームの外枠6には、各製造プロセスでの位置決めをするためのガイド穴29を設けた構造となっている。
And the
次に、本発明の第8の実施例であるフェースダウンタイプのBGAパッケージ構造の斜視図を図17に示す。BGAパッケージの構成は、ICチップ1、耐熱絶縁性基材上に配線パターンを形成した配線フィルム31(以降、配線フィルムと略す)、絶縁性の挿入物32、配線フィルム31上にある電極33とそれに接合して外部への電極となる金属バンプ4及びそれらを固定するための支持フレーム(iv)34より成り立っている。すなわち、支持フレーム(iv)34は、外枠部6とタブ吊りリード9部とタブ部10より構成されている。このタブ部10にICチップ1の裏面側を接着剤などにより固定する。配線は、ICチップ1のパッド部(図示せず)と配線フィルム31の配線パッド部(図示せず)を金属接合し電気的に接続されている。このフィルム31上のパッドから各々の外部電極33へと配線がつながっている。この状態で成形金型へ設置され外部電極33部分、タブ10の裏面側を除いた部分をレジン14により封止して保護しパッケージ形状の完成となる。レジン封止後、この電極部33へ金属バンプ4例えばはんだボール等を接合し電気配線が完了となり製品となる。
Next, a perspective view of a face-down type BGA package structure according to an eighth embodiment of the present invention is shown in FIG. The configuration of the BGA package consists of an
製造プロセスは、第1の実施例で説明したものと構成部材が異なるので図18にその概略を示す。レジン成形は、多数個取りの成形が通常行われているのでこの場合について説明する。図18は、構成部品であるICチップ1、配線フィルム31、挿入物32、支持フレーム(iv)34を組み立てるときの工程の概略(a)を示したものである。すなわち、支持フレーム(iv)34は複数個の成形ができるように多連となり(e)に示すような構造となる。この多連支持フレーム(iv)34(e)上のタブ部10にICチップ1(d)を搭載接着する。次に、ICチップ1のパッド部以外の部分に絶縁性の挿入物32(c)を置き接着する。最後に、配線フィルム31(b)のパッド部(図示せず)とチップパッド部(図示せず)の位置合わせをし、挿入物32(c)と接着する。この多連支持フレーム(iv)34(e)の外枠上には各製造プロセスを自動的に行うためのガイド穴(図示せず)を設けている。ICチップ1と配線フィルム31の導通は、例えば、Au、はんだ合金他の金属材料を加熱接合あるいは導電性樹脂例えば金属粉入りのエポキシ樹脂他を用いて接着接合する。これにより、チップ/配線フィルム搭載多連フレーム35(f)の完成となる。その後は、第1の実施例で説明した図3〜図4で示す工程と同様の経過を経る。この工程の中で、レジン成形は、図3の(c)、(d)に示す成形金型16を図32に示す成形金型(viii)48の構造の物と入れ替えて行えば良い。また、図4(c)に示す切断金型24は成形品形状に合わせて入れ替えることは云うまでもない。このような構造にするとタブ10裏面が露出していることより高放熱性を得られる特徴がある。さらに、冷却フィン等の強制冷却機構を容易に取り付けられる特徴がある。また、配線フィルム31上の外部電極33以外はレジンで封止されるので耐湿信頼性が向上する特徴がある。
Since the manufacturing process is different from that described in the first embodiment, its outline is shown in FIG. Since resin molding is usually performed in a multi-piece molding, this case will be described. FIG. 18 shows an outline (a) of steps when assembling the
次に、配線フィルム31上の外部電極33以外は全てレジン14で封止した第9の実施例を図19に示す。レジン成形は、図3の(c)、(d)に示す成形金型16を図33に示す成形金型(ix)49の構造の物と入れ替えて行えば良い。また、図4(c)に示す切断金型24は成形品形状に合わせて入れ替えることは云うまでもない。このような構造にすると高い耐湿信頼性を要求されるものに適した特徴を有したものとなる。
Next, FIG. 19 shows a ninth embodiment in which all except the
次に、第10の実施例を図20に示す。これは、チップ/配線フィルムパッド部接合部分のみレジン封止したものである。レジン成形は、図3の(c)、(d)に示す成形金型16を図34に示す成形金型(x)50の構造の物と入れ替えて行えば良い。また、図4(c)に示す切断金型24は成形品形状に合わせて入れ替えることは云うまでもない。このような構造にするとパッケージの薄型化に適した特徴を有するものとなる。 Next, a tenth embodiment is shown in FIG. This is a resin-sealed only chip / wiring film pad joint. Resin molding may be performed by replacing the molding die 16 shown in FIGS. 3C and 3D with the molding die (x) 50 shown in FIG. Needless to say, the cutting die 24 shown in FIG. 4C is replaced in accordance with the shape of the molded product. Such a structure has characteristics suitable for reducing the thickness of the package.
本構造において、外部電極数が多くなりチップサイズ内で配置しきれない場合のBGAパッケージ構造を第11の実施例として図21に示す。支持フレーム(v)36は、タブ部10の4辺より拡張タブ37を必要に応じて張り出させチップ外側電極設置用として用いる。この拡張タブ37並びにタブ吊りリード9を折り曲げることでICチップ1上に配される拡張配線フィルム38上の電極部39と同じ高さになるように予め高さ調整をしておく。これにより、拡張配線フィルム38を接着固定した時の平面度を保持するようにする。この状態で、レジン封止を行いBGAパッケージとする。製造プロセスは、図18で説明した各構成部品の組立て工程を経て第1の実施例で説明した図3〜図4で示す工程と同様の経過を経る。この工程の中で、レジン成形は、図3(c)、(d)に示す成形金型16を図35に示す成形金型(xi)51の構造の物と入れ替えて行えば良い。また、図4(c)に示す切断金型24は成形品形状に合わせて入れ替えることは云うまでもない。このように、支持フレーム(v)36の拡張タブ部37の形状を変更することで多数の電極数に容易に対応できる特徴がある。また、拡張配線フィルム38の平面度も容易に確保できる特徴がある。そして、タブ部10は露出した状態であるため、冷却機構を取付けも容易になる特徴がある。さらに、拡張タブ部37を通しての放熱効果が大きい特徴もある。また、レジン封止による耐湿信頼性の向上は云うまでもない。
In this structure, the BGA package structure when the number of external electrodes increases and cannot be arranged within the chip size is shown in FIG. 21 as an eleventh embodiment. The support frame (v) 36 is used for installing the chip outer electrode by extending the
第12の実施例を図22に、第13の実施例を図23に示す。これは、製品の必要度に応じてレジン14封止部分を変えたものである。レジン成形は、図3(c)、(d)に示す成形金型16を第12の実施例では図36に示す成形金型(xii)52の構造の物と、第13の実施例では図37に示す成形金型(Xiii)53の構造の物と入れ替えて行えば良い。また、図4(c)に示す切断金型24は成形品形状に合わせて入れ替えることは云うまでもない。これら、パッケージ構造も第11の実施例で述べたと同様の特徴を備えていることは云うまでもない。
The twelfth embodiment is shown in FIG. 22, and the thirteenth embodiment is shown in FIG. In this case, the
第8〜13の実施例で共通していえることは、支持フレームを用いることで成形後不用となるランナ、ゲートの切断時にも基板へのダメージをなくすことができる。すなわち、レジン封止品は、支持フレーム外枠とはタブ吊りリードのみでつながっているので切断時にチップ,配線フィルムに加わる応力をなくすことができ信頼性を向上できる効果がある。さらに、稼働時にチップ発熱が多く高放熱性が必要となる場合は、拡張タブ部が放熱板となり冷却効率が高くなる特徴がある。そして、先に切断した支持フレーム外枠6部分を切断せずに放熱板として用いることもできる特徴がある。
What can be said in common in the eighth to thirteenth embodiments is that, by using a support frame, damage to the substrate can be eliminated even when the runner and gate that are not required after molding are cut. That is, since the resin-sealed product is connected to the outer frame of the support frame only by the tab suspension leads, the stress applied to the chip and the wiring film at the time of cutting can be eliminated, and the reliability can be improved. Further, when the chip generates a large amount of heat during operation and high heat dissipation is required, the expansion tab portion becomes a heat dissipation plate, and the cooling efficiency is high. And there exists the characteristic which can also be used as a heat sink, without cut | disconnecting the support frame
第8〜13の実施例で用いた支持フレームの1成形品部分のパターンを図24、図25にまとめた。図24は、第8〜10の実施例に用いた支持フレームを示したものである。外枠6とタブ10はタブ吊りリード9で連結された構造となっている。図25は、第11〜13の実施例に用いた支持フレームを示したものである。外枠6とタブ10はタブ吊りリード9で連結され、タブ10の4辺からは拡張タブ37が張り出した構造となっている。その拡張タブ37とタブ吊りリード9は折り曲げられ、拡張配線フィルム38上の電極部39が全て同じ高さになるように予め高さ調整された構造となっている。ここでは、各要素の連結を4ヶ所で行ったものについて述べたが必要に応じて連結するリードの数を増減しても良い。また、図24、図25の支持フレームは、例えば、Fe−Ni合金、Cu合金他の金属材料を用いても良い。そして、図24、図25の支持フレームの外枠6には、各製造プロセスでの位置決めをするためのガイド穴29を設けた構造となっている。
The patterns of one molded part of the support frame used in the eighth to thirteenth examples are summarized in FIGS. FIG. 24 shows the support frame used in the eighth to tenth embodiments. The
第1、2、3、8、9、11、12の実施例を成形する上では、(1)成形品にボイド等が発生する外観不良をなくすこと、(2)はんだバンプ等を接合する上で基板電極表面にレジンバリの発生がないこと、の2つの課題を解決することが必要である。そこで、以下において、該2つの問題を解決する方法をそれぞれ説明する。 In forming the first, second, third, eighth, ninth, eleventh, and twelfth embodiments, (1) eliminating appearance defects that cause voids in the molded product, and (2) joining solder bumps and the like. Therefore, it is necessary to solve the two problems that no resin burr is generated on the surface of the substrate electrode. In the following, a method for solving the two problems will be described.
(1)の問題を解決するための方法について説明する。 A method for solving the problem (1) will be described.
まず、上記実施例のパッケージを成形したときのレジン充填状態を、模式的に図38〜図40を用いて説明する。これは、課題(1)のボイド発生過程とそれを防ぐための方式を示したものである。 First, the resin filling state when the package of the above embodiment is molded will be schematically described with reference to FIGS. 38 to 40. This shows the void generation process of the problem (1) and a method for preventing it.
図38は、成形時のレジン充填状態を模式的に表したものである。 FIG. 38 schematically shows the resin filling state during molding.
図38(a)はゲート19を通過したレジン14がキャビティ内を充填する過程を示す。図38(b)は、図38(a)のI−I線断面図である。図39(a)、図39(b)は、その後のレジン充填状態を示したものである。
FIG. 38A shows a process in which the
実線54は上型キャビティ部のレジン流動先端を、また、破線54は、同時刻の下型キャビティ部のレジン流動先端を、模式的に示したものである。
The
図39からわかるように、上型キャビティ56部と下型キャビティ57部とではレジン流路の形状が大きく異なる。このため、レジン流動時には上型キャビティ部56の方が下型キャビティ57部に比べ大幅に早く充填が完了する。流路が複雑である下型キャビティ57部は、これに遅れて充填される。上型キャビティ56部の充填が完了した後、下型キャビティ57部では、4辺周囲より中央部に向かってレジンの充填が進んでいく。このため、図39に示されているように、下型キャビティ57部では、下型キャビティ内の空気(ボイド)58が逃げ場を失い閉じ込められた状態となる。
As can be seen from FIG. 39, the shape of the resin flow path is greatly different between the
そして、最終的にレジン充填が完了した状態でも、図40に示すとおり、下型キャビティ57の中央部に空気(ボイド)58が残ったままとなり、成形不良となる。
Even in the state where the resin filling is finally completed, as shown in FIG. 40, air (void) 58 remains in the center of the
本発明では成形金型の下型キャビティ部にエアベントを設けることで、ボイド58を無くして成形不良を防いでいる。以下、該成形金型を、第14の実施例として図41〜図42を用いて説明する。 In the present invention, by providing an air vent in the lower mold cavity of the molding die, the void 58 is eliminated to prevent molding defects. Hereinafter, the molding die will be described as a fourteenth embodiment with reference to FIGS.
図41は、下型キャビティ部57の中央部分を拡大したものである。本実施例では、ボイドとなる空気を逃がすための通路(以降、エアベントと呼ぶ)59を、下型キャビティ部57に設けている。
FIG. 41 is an enlarged view of the central portion of the lower
エアベントは、空気のみを逃し、レジンは侵入できないような大きさとしなければならない。このような大きさの孔を直接形成することは技術的に困難であるため、本発明では、下型を複数の部品に分割し、これら部品同士の境界においてエアベントを形成している。具体的には、下型キャビティ部57にある程度の大きさの孔を設け、該孔に、分割部品60を栓のごとく嵌合させている。そして、両者の境界面61に所定のすきまを残すことで、該すきまをエアベント59としている。従って、ボイドは、該エアベント59をとおって、下型キャビティ57の厚さ方向へと逃げることになる。
The air vent must be sized so that only air can escape and the resin cannot enter. Since it is technically difficult to directly form a hole having such a size, in the present invention, the lower mold is divided into a plurality of parts, and an air vent is formed at the boundary between these parts. Specifically, a hole of a certain size is provided in the
下型キャビティ部57には、既に述べたとおり、電極部を残すための突起部22が格子状に設けられている。分割部品60の上面にも、同様に、突起部22を設けている。
As described above, the lower
さらに、本実施例では、この分割部品60に突出しピンも兼ねさせている。つまり、該分割部品60を必要に応じてキャビティ57の内側方向へ突き出すようにすることで、成形品23の離型を助ける。該分割部品60の突出し動作は、分割部品60の外側端部を、上下方向に移動可能に構成された固定板63に取り付けることで実現している。これにより、固定板63の上下方向への移動に伴って、分割部品60はキャビティ内へ突出可能となっている。
Further, in the present embodiment, the divided
このような金型を用いた場合の一連の成形工程を図42を用いて説明する。 A series of molding steps when such a mold is used will be described with reference to FIG.
図42(a)は、金型キャビティ内に設置した支持フレーム5(ここでは、実施例1を例に取る。)、基板2、ICチップ1のキャビティ中央部を拡大した断面を示したものである。
FIG. 42A shows an enlarged cross section of the central portion of the cavity of the support frame 5 (here, Example 1 is taken as an example), the
図42(b)はレジン14の充填過程を示したものである。閉じ込められたボイド58は、エアベント59を通じて、下型キャビティの厚さ方向に流れて、キャビティの外へと排出される。図中、該ボイト58の流れを矢印で示した。
FIG. 42B shows the filling process of the
図42(c)は、レジン14の充填および加熱硬化完了後に成形品を離型する際の様子を示したものである。固定板63を金型に接近するように移動させると、分割部品60はキャビティ内部へ突出した状態となる。これにより成形品23は金型から離型される。また、エアベント59にわずかにレジンが侵入することで生じたレジンバリ64も、分割部品60の該摺動動作に伴って剥がれ落ちる。従って、次の成形時にはエアベント59は再び正常な状態に戻る。
FIG. 42 (c) shows a state where the molded product is released after the
ここでは下型キャビティ部を2分割した場合について述べたが必要に応じて複数個の分割をしてもなんら差し支えないことは云うまでもない。 Here, the case where the lower mold cavity is divided into two parts has been described, but it goes without saying that a plurality of parts can be divided as required.
さらに、分割部品60の形状は矩形であったが他の形状(長方形、円形他)でもなんら差し支えないことは云うまでもない。
Furthermore, although the shape of the divided
また、レジンバリの除去を容易にするための表面処理、例えば、ポリ4フッ化エチレンコーティング他の処理を行ってもなんら差し支えないことは云うまでもない。 It goes without saying that surface treatment for facilitating removal of the resin burr, for example, polytetrafluoroethylene coating or other treatments, may be performed.
このように下型キャビティ部にエアベントを設けることによりボイドをなくすことができる。さらに、エアベントを設けるための構成部品(ここでは、分割部品60)に突出しピンを兼ねさせることで、エアベント部に付着したレジンバリを自動的に除去できる。そのため、モールド工程の自動化が容易である。 Thus, voids can be eliminated by providing an air vent in the lower mold cavity. Furthermore, the resin burrs adhering to the air vent portion can be automatically removed by protruding the component part (here, the divided part 60) for providing the air vent so as to serve as a pin. Therefore, it is easy to automate the molding process.
次に、上記課題(2)の基板電極表面上のレジンバリ発生過程とそれを防ぐための方法を説明する。 Next, the resin burr generation process on the substrate electrode surface of the above problem (2) and a method for preventing it will be described.
その前に、レジンバリの発生過程について図43を用いて説明する。 Before that, the process of generating resin burrs will be described with reference to FIG.
図43(a)は、基板電極部と下型キャビティ突起部を拡大した断面を示したものである。 FIG. 43 (a) shows an enlarged cross section of the substrate electrode portion and the lower mold cavity protrusion.
基板2の電極3の周辺や配線(図示せず)は、絶縁物65で覆われている。キャビティ内では、基板2の電極表面66と、下型キャビティの突起部22の登頂部67と、が接した状態となっている。つまり、固体表面同士が接している。該接触部分をさらに拡大し模式的に描いたのが図43(b)である。電極表面66および登頂部67は、共にその表面に微細な凹凸がある。そのため、両者の接触部には、隙間68が存在する。このような隙間68のある状態でレジン成形を行うと、図43(c)のように、この隙間68へレジン14が侵入し、レジンバリ64として電極表面66に残ることになる。
The periphery of the
さらに、基板全体から見ると、基板自体の反り変形や厚さバラツキに起因したレジンバリの発生も考えられる。 Furthermore, when viewed from the whole substrate, the occurrence of resin burrs due to warpage deformation and thickness variation of the substrate itself can be considered.
これら要因に起因したレジンバリの発生を防止する方法としては、基板を下型キャビティの突起部に強制的に押し付けることで隙間を無くす方法が考えられる。しかし、この方法では、押し付ける力によって基板が損傷すること等が考えられる。そのため、本発明では、離型剤あるいはゴム系樹脂を用いてこの隙間を埋めることで、レジンバリを防ぐ方法を提案する。以下、離型剤を用いる方法を第15の実施例として、また、ゴム系樹脂を用いる方法を第16の実施例として説明する。 As a method of preventing the occurrence of resin burr due to these factors, a method of eliminating the gap by forcibly pressing the substrate against the protrusion of the lower mold cavity is conceivable. However, in this method, the substrate may be damaged by the pressing force. Therefore, the present invention proposes a method for preventing resin burrs by filling this gap with a release agent or a rubber-based resin. Hereinafter, a method using a release agent will be described as a fifteenth embodiment, and a method using a rubber-based resin will be described as a sixteenth embodiment.
第15の実施例を図44〜図45を用いて説明する。 A fifteenth embodiment will be described with reference to FIGS.
まず、基板2の電極3と同一のパターンで配置されたダミー突起物69を備えた、ダミーの型71を用意する。そして、該ダミー突起物69の登頂部に離型剤70を塗布する(図44(a)参照)。ダミー突起物69への離型剤の塗布は、例えば、離型剤を塗布した板等に、該ダミー突起物69を当てることで容易に可能である。離型剤としては、例えば、溶剤に分散させた、シリコーン樹脂系のものあるいはポリ4フッ化エチレン樹脂系のものがよい。また、成形温度付近で液状に近い状態となるものであれば、ワックス系のものでも良い。
First, a
次に、基板2を、ダミーの型71に乗せる(図44(b)参照)。この場合、ダミー突起物69と、電極3との位置あわせを行っておく。これにより、電極3の表面(電極表面66)へ離型剤70を転写することができる(図44(c)参照)。
Next, the board |
このようにして電極表面66に離型剤70を転写された基板2を、レジン成形用の金型に入れる。すると、基板2の電極表面66と、下型キャビティの突起部22の登頂部67とは、離型剤70を介して接触した状態となる(図45(a)参照)。
The
電極表面66と突起部22の表面との間の隙間は、離型剤70によって埋められる。これにより、成形時に該隙間にレジンが侵入することは妨げられ、レジンバリの発生を防ぐことができる(図45(b)参照)。
A gap between the
成形後、電極表面66並びに登頂部67には離型剤70が付着している(図45(c)参照)。従って、これを除去した後、電極表面66にはんだバンプ他の外部電極を形成することで、パッケージが完成する。
After molding, a
第16の実施例を図46〜図47を用いて説明する。 A sixteenth embodiment will be described with reference to FIGS.
該方法では、予め特別の金型を準備しておく必要がある。先ず、金型の準備段階を説明する。 In this method, it is necessary to prepare a special mold in advance. First, the mold preparation stage will be described.
先ず、基板2の電極3に、熱硬化型のゴム系樹脂72を塗布する(図46(a))。熱硬化型のゴム系樹脂としては、例えば、シリコーン樹脂系やポリ4フッ化エチレン系のものが良い。該ゴム系樹脂72の塗布は、実施例15における離型剤の塗布方法と同様の方法を適用可能である。
First, a thermosetting rubber-based
続いて、該基板2を成形用の金型に載せる(図46(b)参照)ことで、下型キャビティの突起部22にゴム系樹脂72を転写する(図46(c)参照)。この後、所定の硬化条件にてゴム系樹脂72を硬化させる。
Subsequently, by placing the
このようにして突起部22にゴム系樹脂72を備えた金型を作製することができる。次に、この金型を用いてのレジン成形の様子を図47を用いて説明する。
In this manner, a mold having the
基板2を先の金型にいれると、基板2の電極表面66と、下型キャビティの突起部22とは、ゴム系樹脂硬化物73を介して接触した状態となる(図47(a)参照))。先に述べたとおり、レジン成形時には、下型キャビティ部よりも早い時期に上型キャビティの方にレジンが充填される(図38〜図40参照)。従って、下型キャビティ部へのレジン充填が起こっている時、上型キャビティ部に充填されているレジンによって、基板2は、下型キャビティの突起部22側へ押し付けられている。このように基板2が下側に押しつけられることで、電極表面66とゴム系樹脂硬化物73とは密着する。さらに、これに伴って該ゴム系樹脂硬化物73が突起物22の表面凹凸に倣って弾性変形することで、電極表面66と、ゴム系樹脂硬化物73との隙間は埋められる(図47(b)参照)。これにより成形時に両者の間にレジンが侵入し、レジンバリが発生するのを防ぐことができる。
When the
成形終了後に成形品23を離型すれば、弾性変形していたゴム系樹脂硬化物73は元の状態に復元する(図47(c)参照)。従って、該金型は、そのまま次回の成形に用いることができる。
If the molded
この後、基板2の電極3上にはんだバンプ他の外部電極を形成することで、パッケージは完成する。
Thereafter, an external electrode such as a solder bump is formed on the
第15の実施例および第16の実施例の効果を説明する。 The effects of the fifteenth embodiment and the sixteenth embodiment will be described.
電極表面66にレジンバリができていると、当該電極表面にははんだバンプを形成することができない。従って、ここでははんだバンプの形成時の歩留まりに基づいて効果を検討する。はんだバンプ形成可能率を図48に示した。ここに示したデータは、ここでは、電極数が400個の場合の例である。
If a resin burr is formed on the
基板電極表面と金型突起部との間に柔軟物がない方式においては、はんだバンプ形成率は、約50%であった。これに対して柔軟物(上述の離型剤70あるいはゴム系樹脂硬化物72)を金型突起部に設けた第15、16の実施例では、ほぼ100%の値となっていた。従って、第15、16の実施例のように基板電極表面と金型突起部との間に柔軟物を介在させることで、基板の反りや厚さのバラツキを吸収し、また、両表面の密着性も向上させて、レジンバリの発生を防止できる。
In a method in which there is no flexible material between the substrate electrode surface and the mold protrusion, the solder bump formation rate was about 50%. On the other hand, in the fifteenth and sixteenth embodiments in which the flexible material (the above-mentioned
ここでは、離型剤、ゴム系硬化物について述べたが、成形温度にて変形する柔軟物であれば同様の効果があることは云うまでもない。 Here, the release agent and the rubber-based cured product have been described, but it goes without saying that the same effect can be obtained as long as it is a flexible material that deforms at the molding temperature.
1・・・ICチップ、2・・・積層回路基板、4・・・金属バンプ、5・・・支持フレーム(i)、7・・・基板固定用枠、15・・・チップ/板搭載多連支持フレーム、27・・・支持フレーム(ii)、28・・・支持フレーム(iii)、29・・・ガイド穴、30・・・基板固定用リード、31・・・配線フィルム、32・・・絶縁性挿入物、34・・・支持フレーム(iv)、35・・・チップ/配線フィルム搭載支持フレーム、36・・・支持フレーム(v)、37・・・拡張タブ、38・・・拡張配線フィルム、58・・・ボイド、60・・・分割部品、62・・・突出しピン、64・・・レジンバリ、66・・・電極表面、69・・・ダミー突起物、70・・・離型剤、71・・・離型剤付き基板、72・・・熱硬化型のゴム系樹脂、73・・・ゴム系樹脂硬化物
DESCRIPTION OF
Claims (6)
一つのフレームに複数の配線部材を保持し、各配線部材に半導体チップを搭載する第一の工程と、
前記半導体チップを複数個一括して樹脂封止する第二の工程と、
前記配線部材にバンプを形成する第三の工程とを有し、
前記配線部材は配線基板または配線フィルムであることを特徴とするBGAパッケージ構造を有する半導体装置の製造方法。 A method of manufacturing a semiconductor device having a BGA package structure,
A first step of holding a plurality of wiring members in one frame and mounting a semiconductor chip on each wiring member;
A second step of resin-sealing the pre-Symbol semiconductors chips plurality collectively,
And a third step of forming a bump on the wiring member,
Method of manufacturing a semiconductor device having a BGA package structure before Sharing, ABS line member wiring board also characterized wiring film der Rukoto.
さらに、前記フレームから前記半導体チップを個別に切断する工程を有することを特徴とするBGAパッケージ構造を有する半導体装置の製造方法。 A method for manufacturing a semiconductor device having the BGA package structure according to claim 1,
The method for manufacturing a semiconductor device having a BGA package structure, further comprising the step of individually cutting the semiconductor chip from the frame.
前記第二の工程では、トランスファーモールドにより樹脂封止することを特徴とするBGAパッケージ構造を有する半導体装置の製造方法。 A method of manufacturing a semiconductor device having the BGA package structure according to claim 1 or 2,
In the second step, a method of manufacturing a semiconductor device having a BGA package structure, wherein the resin sealing is performed by transfer molding.
前記第一の工程では、前記配線部材と前記半導体チップとの間に絶縁性挿入物を設けることを特徴とするBGAパッケージ構造を有する半導体装置の製造方法。 A method for manufacturing a semiconductor device having the BGA package structure according to claim 1,
In the first step, an insulating insert is provided between the wiring member and the semiconductor chip. A method of manufacturing a semiconductor device having a BGA package structure, wherein:
前記フレームの材料は、Fe-Ni合金であることを特徴とするBGAパッケージ構造を有する半導体装置の製造方法。 A method for manufacturing a semiconductor device having the BGA package structure according to claim 1,
A method of manufacturing a semiconductor device having a BGA package structure, wherein the material of the frame is an Fe-Ni alloy.
前記フレームの材料は、Cu合金であることを特徴とするBGAパッケージ構造を有する半導体装置の製造方法。 A method of manufacturing a semiconductor device having a BGA package structure according to any one of claims 1 to 4,
A method of manufacturing a semiconductor device having a BGA package structure, wherein the material of the frame is a Cu alloy.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006156286A JP4065889B2 (en) | 1994-02-10 | 2006-06-05 | Manufacturing method of semiconductor device having BGA package structure |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1610594 | 1994-02-10 | ||
JP2006156286A JP4065889B2 (en) | 1994-02-10 | 2006-06-05 | Manufacturing method of semiconductor device having BGA package structure |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003005231A Division JP3839408B2 (en) | 1994-02-10 | 2003-01-14 | Semiconductor device and manufacturing method thereof |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007219819A Division JP4313407B2 (en) | 1994-02-10 | 2007-08-27 | Manufacturing method of semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006287252A JP2006287252A (en) | 2006-10-19 |
JP4065889B2 true JP4065889B2 (en) | 2008-03-26 |
Family
ID=37408734
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006156286A Expired - Lifetime JP4065889B2 (en) | 1994-02-10 | 2006-06-05 | Manufacturing method of semiconductor device having BGA package structure |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4065889B2 (en) |
-
2006
- 2006-06-05 JP JP2006156286A patent/JP4065889B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2006287252A (en) | 2006-10-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR0169187B1 (en) | Semiconductor device and its manufacture | |
US6638790B2 (en) | Leadframe and method for manufacturing resin-molded semiconductor device | |
US6326700B1 (en) | Low profile semiconductor package and process for making the same | |
JP2972096B2 (en) | Resin-sealed semiconductor device | |
JP2000323623A (en) | Semiconductor device | |
US20020027266A1 (en) | Semiconductor device and a method of manufacturing the same | |
US5981873A (en) | Printed circuit board for ball grid array semiconductor package | |
JP3173459B2 (en) | Method for manufacturing semiconductor device | |
JP2002110718A (en) | Manufacturing method of semiconductor device | |
JPH11354572A (en) | Semiconductor chip package and its manufacture | |
JP3404438B2 (en) | Semiconductor device and manufacturing method thereof | |
US6861294B2 (en) | Semiconductor devices and methods of making the devices | |
JP3839408B2 (en) | Semiconductor device and manufacturing method thereof | |
JP4065889B2 (en) | Manufacturing method of semiconductor device having BGA package structure | |
JP4313407B2 (en) | Manufacturing method of semiconductor device | |
US20010042912A1 (en) | Dual-die integrated circuit package | |
JP3968321B2 (en) | Semiconductor device and manufacturing method thereof | |
JP3976311B2 (en) | Lead frame manufacturing method | |
JP4688647B2 (en) | Semiconductor device and manufacturing method thereof | |
JP2555931B2 (en) | Method for manufacturing semiconductor device | |
JP2001077285A (en) | Lead frame and manufacture of resin-sealed semiconductor device using the same | |
JP2001077275A (en) | Lead frame and manufacture of resin-sealed semiconductor device using the same | |
JPH10112519A (en) | Integrated circuit device with heat dissipation means and its manufacture | |
JP3915338B2 (en) | Lead frame and method for manufacturing resin-encapsulated semiconductor device using the same | |
JP2001077136A (en) | Manufacture of plastic molded semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070626 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070827 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070918 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071114 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071211 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080107 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110111 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110111 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110111 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110111 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120111 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130111 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130111 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140111 Year of fee payment: 6 |
|
EXPY | Cancellation because of completion of term |