JP5308108B2 - Circuit device manufacturing method - Google Patents
Circuit device manufacturing method Download PDFInfo
- Publication number
- JP5308108B2 JP5308108B2 JP2008233781A JP2008233781A JP5308108B2 JP 5308108 B2 JP5308108 B2 JP 5308108B2 JP 2008233781 A JP2008233781 A JP 2008233781A JP 2008233781 A JP2008233781 A JP 2008233781A JP 5308108 B2 JP5308108 B2 JP 5308108B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- resin
- mold
- sealing resin
- resin sheet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 19
- 229920005989 resin Polymers 0.000 claims description 213
- 239000011347 resin Substances 0.000 claims description 213
- 238000007789 sealing Methods 0.000 claims description 123
- 238000000034 method Methods 0.000 claims description 23
- 229920001187 thermosetting polymer Polymers 0.000 claims description 22
- 239000000945 filler Substances 0.000 claims description 17
- 239000007788 liquid Substances 0.000 claims description 11
- 239000000203 mixture Substances 0.000 claims description 7
- 238000002844 melting Methods 0.000 claims description 3
- 230000008018 melting Effects 0.000 claims description 3
- 239000000843 powder Substances 0.000 claims description 2
- 239000000463 material Substances 0.000 description 12
- 239000004065 semiconductor Substances 0.000 description 11
- 229910052751 metal Inorganic materials 0.000 description 9
- 239000002184 metal Substances 0.000 description 9
- 229910000679 solder Inorganic materials 0.000 description 8
- 238000002347 injection Methods 0.000 description 7
- 239000007924 injection Substances 0.000 description 7
- 238000001723 curing Methods 0.000 description 5
- 229920005992 thermoplastic resin Polymers 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 238000001746 injection moulding Methods 0.000 description 4
- 230000002093 peripheral effect Effects 0.000 description 4
- 239000007787 solid Substances 0.000 description 4
- 239000010949 copper Substances 0.000 description 3
- 239000003822 epoxy resin Substances 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 229920000647 polyepoxide Polymers 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910001111 Fine metal Inorganic materials 0.000 description 2
- 239000004734 Polyphenylene sulfide Substances 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- ZUOUZKKEUPVFJK-UHFFFAOYSA-N diphenyl Chemical compound C1=CC=CC=C1C1=CC=CC=C1 ZUOUZKKEUPVFJK-UHFFFAOYSA-N 0.000 description 2
- 238000013007 heat curing Methods 0.000 description 2
- QWVGKYWNOKOFNN-UHFFFAOYSA-N o-cresol Chemical compound CC1=CC=CC=C1O QWVGKYWNOKOFNN-UHFFFAOYSA-N 0.000 description 2
- 239000008188 pellet Substances 0.000 description 2
- 229920000069 polyphenylene sulfide Polymers 0.000 description 2
- 238000003825 pressing Methods 0.000 description 2
- 238000001721 transfer moulding Methods 0.000 description 2
- HECLRDQVFMWTQS-RGOKHQFPSA-N 1755-01-7 Chemical compound C1[C@H]2[C@@H]3CC=C[C@@H]3[C@@H]1C=C2 HECLRDQVFMWTQS-RGOKHQFPSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 235000010290 biphenyl Nutrition 0.000 description 1
- 239000004305 biphenyl Substances 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 230000008602 contraction Effects 0.000 description 1
- 229910002026 crystalline silica Inorganic materials 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000005496 eutectics Effects 0.000 description 1
- 239000005350 fused silica glass Substances 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 229920003986 novolac Polymers 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000004382 potting Methods 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Description
本発明は回路装置の製造方法に関し、特に、比較的大型の回路基板の下面も含めて樹脂封止する回路装置の製造方法に関する。 The present invention relates to a method for manufacturing a circuit device, and more particularly, to a method for manufacturing a circuit device that is resin-sealed including the lower surface of a relatively large circuit board.
トランジスタやチップ素子から成る混成集積回路が上面に組み込まれた回路基板を封止する方法としては、ケース材を用いた封止方法と、樹脂により樹脂封止する方法が有る。 As a method for sealing a circuit board in which a hybrid integrated circuit including transistors and chip elements is incorporated on the upper surface, there are a sealing method using a case material and a resin sealing method using a resin.
ケース材を用いた場合では、中空部を備えた蓋状のケース材を回路基板に嵌合させることで、回路基板の上面に形成された混成集積回路を、ケース材の中空部に収納する。 In the case of using the case material, the hybrid integrated circuit formed on the upper surface of the circuit board is accommodated in the hollow part of the case material by fitting the lid-like case material provided with the hollow part to the circuit board.
樹脂封止が採用された場合は、金型を用いた射出成形により回路基板の上面に形成された混成集積回路が被覆される。図6(A)を参照して、樹脂封止された混成集積回路装置100の構成を説明する。混成集積回路100では、先ず、アルミニウム等の金属から成る回路基板101の上面が全面的に絶縁層102により被覆されている。そして、絶縁層102の上面に形成された導電パターン103に回路素子が接続されて所定の混成集積回路が構成されている。回路基板101の上面に配置される素子としては、金属細線107により接続された半導体素子105Aとチップ素子105Bが図示されている。回路基板101の端部では、パッド状の導電パターン103にリード104が固着されている。
When resin sealing is employed, the hybrid integrated circuit formed on the upper surface of the circuit board is covered by injection molding using a mold. With reference to FIG. 6A, the structure of the hybrid integrated circuit device 100 sealed with resin will be described. In the hybrid integrated circuit 100, first, the upper surface of the circuit board 101 made of a metal such as aluminum is entirely covered with the insulating layer 102. A circuit element is connected to the
封止樹脂106は熱可塑性樹脂であり、回路基板101の上面、側面および下面を被覆している。ここで、回路基板101の上面に形成された回路素子から発生した熱を、回路基板101を経由して良好に外部に放出させるためには、回路基板101の下面を被覆する封止樹脂106を薄くすることが有効である。しかしながら、回路基板101の下面を被覆する封止樹脂106の厚みを例えば0.5mm程度に薄く設定すると、回路基板101の下面が部分的に封止樹脂106により被覆されない問題が発生する。この理由は、金型を用いて封止樹脂106を射出成形する工程にて、回路基板101の下面と金型の内壁下面との間隙が狭くなり、この間隙に十分に封止樹脂が行き渡らなくなるからである。 The sealing resin 106 is a thermoplastic resin, and covers the upper surface, side surface, and lower surface of the circuit board 101. Here, in order to release heat generated from the circuit elements formed on the upper surface of the circuit board 101 to the outside through the circuit board 101, a sealing resin 106 that covers the lower surface of the circuit board 101 is used. Thinning is effective. However, if the thickness of the sealing resin 106 that covers the lower surface of the circuit board 101 is set to be as thin as, for example, about 0.5 mm, there arises a problem that the lower surface of the circuit board 101 is not partially covered with the sealing resin 106. This is because the gap between the lower surface of the circuit board 101 and the lower surface of the inner wall of the mold is narrowed in the step of injection molding the sealing resin 106 using a mold, and the sealing resin does not sufficiently reach the gap. Because.
この問題を回避するための方法を、図6(B)を参照して説明する(下記特許文献1)。ここでは、支持部材110により回路基板101を下面から支持した状態でインジェクションモールドを行っている。具体的には、支持部材101は熱可塑性樹脂から成り、内側の面は回路基板101の下面および側面の一部に当接するサイズである。また、支持部材101の外側の面は金型112の内壁下面および側面に接触する大きさとなっている。従って、支持部材110により支持された状態の回路基板101を金型112のキャビティ114に収納させると、回路基板101の下面と金型112の内壁下面との間隙に支持部材110が位置する。この状態で、熱可塑性樹脂をキャビティ114に注入することにより、回路基板101の樹脂封止が行われる。この方法によると、回路基板101の下面と金型112の内壁下面との間隙には支持部材110が位置しており、この間隙に液状の熱硬化性樹脂を注入する必要がないので、回路基板101の下面が部分的に被覆されないことによるボイドの発生が防止される。また、樹脂封止時の注入圧から金属細線等を保護するために、回路素子が被覆されるように回路基板101の上面にポッティング樹脂120が形成されている。
モールド金型を使用した封止樹脂の形成方法としては、上記したインジェクションモールドの他にもトランスファーモールドがあり、このトランスファーモールドではエポキシ樹脂等の熱硬化性樹脂により、回路基板101の上面、側面および下面が被覆される。近年に於いてはインジェクションモールドよりもトランスファーモールドの方が多用されている。その理由は、インジェクションモールドよりもトランスファーモールドの方が、低温且つ低圧にて樹脂封止を行うので、半導体素子等の回路素子に与える悪影響が小さいからである。 As a method for forming a sealing resin using a mold, there is a transfer mold in addition to the above-described injection mold. In this transfer mold, the upper surface, side surfaces and side surfaces of the circuit board 101 are formed by a thermosetting resin such as an epoxy resin. The lower surface is covered. In recent years, transfer molds are more frequently used than injection molds. The reason is that the transfer mold performs the resin sealing at a low temperature and a low pressure rather than the injection mold, and therefore has less adverse effect on circuit elements such as semiconductor elements.
トランスファーモールドも、図6(B)に示したような金型112を使用して樹脂封止を行う。従って、回路基板101の下面を被覆する封止樹脂を薄くすると、金型112の内壁下面と回路基板101の下面との間隙に封止樹脂が充填されない恐れがある。また、上記した特許文献1に記載された技術は、PPS(ポリフェニレンスルファイド)等の熱可塑性樹脂を用いたインジェクションモールドにより回路基板101を樹脂封止するためのものである。従って、インジェクションモールドに使用される熱可塑性樹脂と、トランスファーモールドに使用される熱硬化性樹脂とは性質が大きく異なるので、インジェクションモールドに関する特許文献1に記載された技術をトランスファーモールドに適用させることは困難である。
The transfer mold is also resin-sealed using a
本発明は上記した問題点を鑑みて成されたものであり、熱硬化性樹脂から成る封止樹脂により一体的に回路基板を封止し、更に、回路基板の下面を薄く封止樹脂により被覆する回路装置の製造方法を提供することにある。 The present invention has been made in view of the above-described problems. The circuit board is integrally sealed with a sealing resin made of a thermosetting resin, and the lower surface of the circuit board is thinly covered with the sealing resin. Another object of the present invention is to provide a method for manufacturing a circuit device.
本発明の回路装置の製造方法は、導電パターンおよび回路素子から成る混成集積回路を回路基板の上面に組み込む工程と、前記回路基板をモールド金型のキャビティに収納させて、前記キャビティに封止樹脂を注入することで、前記回路基板の上面、側面および下面を、熱硬化性樹脂を含む封止樹脂により封止する工程と、を備え、前記封止する工程では、熱硬化性樹脂を含む樹脂シートを、前記回路基板と前記モールド金型の内壁下面との間に介在させ、溶融した前記樹脂シートにより前記回路基板の下面を被覆し、前記封止する工程では、前記回路基板の対向する側辺から導出されるリードを前記モールド金型で狭持することにより、前記樹脂シートが前記回路基板の下面に押圧された状態で固定され、溶融した前記樹脂シートから成る封止樹脂により前記回路基板の下面が被覆される厚さは、前記樹脂シートよりも薄いことを特徴とする。
The method of manufacturing a circuit device according to the present invention includes a step of incorporating a hybrid integrated circuit comprising a conductive pattern and a circuit element on the upper surface of a circuit board, and housing the circuit board in a cavity of a mold, and sealing resin in the cavity. Sealing the upper surface, the side surface, and the lower surface of the circuit board with a sealing resin containing a thermosetting resin, and in the sealing step, the resin containing the thermosetting resin In the step of interposing the sheet between the circuit board and the lower surface of the inner wall of the mold, covering the lower surface of the circuit board with the molten resin sheet, and sealing, the opposite side of the circuit board The resin sheet is fixed in a state of being pressed against the lower surface of the circuit board by sandwiching the lead led out from the side with the mold, and is composed of the molten resin sheet Thickness lower surface of the circuit board is covered by a sealing resin, characterized in that thinner than the resin sheet.
本発明によれば、熱硬化性樹脂を含む薄い樹脂シートを、回路基板の下面とモールド金型の内壁下面との間隙に介在させた状態で、トランスファーモールドを行っている。従って、回路基板の下面とモールド金型の内壁下面との間隙に、溶融して加熱硬化した樹脂シートが充填されるので、加熱硬化された樹脂シートにより回路基板の下面を薄く被覆することができる。 According to the present invention, transfer molding is performed in a state where a thin resin sheet containing a thermosetting resin is interposed in the gap between the lower surface of the circuit board and the lower surface of the inner wall of the mold. Therefore, the gap between the lower surface of the circuit board and the lower surface of the inner wall of the mold is filled with the molten and heat-cured resin sheet, so that the lower surface of the circuit board can be thinly covered with the heat-cured resin sheet. .
更に本発明は、モールドに使用される金型の形状を変更しないため、既存の金型をそのまま使用することができるので、本発明を採用することによるコスト増加は小さい。 Furthermore, since the present invention does not change the shape of the mold used for the mold, the existing mold can be used as it is, so that the cost increase by adopting the present invention is small.
図1を参照して、本発明の回路装置の製造方法により製造される混成集積回路装置10の構成を説明する。図1(A)は混成集積回路装置10の斜視図であり、図1(B)は図1(A)のX−X’線に於ける断面図であり、図1(C)は樹脂の構成を説明するための断面図である。 With reference to FIG. 1, the structure of the hybrid integrated circuit device 10 manufactured by the method for manufacturing a circuit device of the present invention will be described. 1A is a perspective view of the hybrid integrated circuit device 10, FIG. 1B is a sectional view taken along line XX ′ of FIG. 1A, and FIG. It is sectional drawing for demonstrating a structure.
図1(A)および図1(B)を参照して、混成集積回路装置10では、回路基板12の上面に、導電パターン16と回路素子から成る混成集積回路が構築され、この回路と接続されたリード17が外部に導出している。更に、回路基板12の上面に構築された混成集積回路、回路基板12の上面、側面および下面は、熱硬化性樹脂から成る封止樹脂14により一体的に被覆されている。
1A and 1B, in the hybrid integrated circuit device 10, a hybrid integrated circuit including a
回路基板12は、アルミニウムや銅等の金属から成る基板である。回路基板12の材料としてアルミニウムが採用されると、回路基板12の上面および下面は陽極酸化膜(アルマイト膜)により被覆される。回路基板12の具体的な大きさは、例えば縦×横×厚さ=61mm×42.5mm×1.5mm程度である。ここで、回路基板12の材料として金属以外が採用されても良く、例えば、セラミックや樹脂材料が回路基板12の材料として採用されても良い。
The
回路基板12の側面は、ここでは上面に対して垂直な面を呈しているが、上面に対して傾斜した傾斜面でも良い。回路基板12の側面が傾斜面から成る場合は、回路基板の上面から連続して下方に傾斜する第1傾斜面と、回路基板の下面から連続して上方に傾斜する第2傾斜面が設けられる。
Here, the side surface of the
絶縁層18は、回路基板12の表面全域を覆うように形成されている。絶縁層18は、フィラーが高充填されたエポキシ樹脂から成る。フィラーが充填されることにより、絶縁層18の熱抵抗が低減されているので、内蔵される回路素子から発生した熱は、絶縁層18を経由して良好に回路基板12に伝導される。
The insulating layer 18 is formed so as to cover the entire surface of the
導電パターン16は厚みが50μm程度の銅等の金属膜から成り、所定の電気回路が実現されるように絶縁層18の表面に形成される。また、リード17が導出する辺に、導電パターン16からなるパッドが形成される。
The
半導体素子20Aおよびチップ素子20Bの回路素子は、半田等の接合材を介して、導電パターン16の所定の箇所に固着されている。半導体素子20Aとしては、トランジスタ、LSIチップ、ダイオード等が採用される。ここでは、半導体素子20Aと導電パターン16とは、金属細線22を介して接続される。チップ素子20Bとしては、チップ抵抗やチップコンデンサ等が採用される。チップ素子20Bの両端の電極は、半田等の接合材を介して導電パターン16に固着されている。更にまた、樹脂封止型のパッケージ等も、回路素子として導電パターン16に固着することができる。
The circuit elements of the
回路素子を接合させる接合材としては、半田または導電性ペースト等が採用される。ここで、半田としては、鉛共晶半田または鉛フリー半田を用いることができる。更にまた、採用される半田としては、封止樹脂14が形成される際の温度(例えば180℃)よりも融点が高い高温半田が採用される。導電性ペーストとしては、Agペースト、Cuペースト等が採用される。 As a bonding material for bonding circuit elements, solder, conductive paste, or the like is employed. Here, as the solder, lead eutectic solder or lead-free solder can be used. Furthermore, as the solder to be employed, high-temperature solder having a melting point higher than the temperature (for example, 180 ° C.) when the sealing resin 14 is formed is employed. As the conductive paste, Ag paste, Cu paste or the like is employed.
リード17は、回路基板12の周辺部に設けられたパッドに固着され、入力信号や出力信号が通過する外部接続端子として機能している。図1(B)を参照すると、回路基板12の対向する2つの辺に沿って多数個のリード17が設けられている。ここで、リード17は回路基板12の4辺から導出させることも可能であり、1つの辺から導出させることも可能である。
The
封止樹脂14は、熱硬化性樹脂を用いるトランスファーモールドにより形成される。図1(B)では、封止樹脂14により、導電パターン16、半導体素子20A、チップ素子20B、金属細線22が封止されている。そして、回路基板12の上面、側面および下面が封止樹脂14により被覆されている。封止樹脂14を構成する熱硬化性樹脂としては、エポキシ樹脂、オルソクレゾールノボラック・ビフェニール、ジシクロペンタジエン等が採用される。また、封止樹脂14には、熱抵抗の低減等を目的としてフィラーが混入されている。例えば、封止樹脂14に混入されるフィラーの割合は、70重量%以上90重量%以下である。そして、フィラーの種類としては、結晶シリカと破砕シリカの混合物が採用されているが、溶融シリカ、アルミナまたは窒化ケイ素が採用されても良い。更に、混入されるフィラーの平均粒径は、例えば、20μm以上30μm以下である。
The sealing resin 14 is formed by transfer molding using a thermosetting resin. In FIG. 1B, the
図1(C)を参照して、封止樹脂14に関して更に説明する。封止樹脂14は、第1封止樹脂14Aと、第2封止樹脂14Bとから成る。紙面では、第1封止樹脂14Aと第2封止樹脂14Bとの境界が描かれているが、実際の回路装置では両者は一体化している。詳細は下記するが、第1封止樹脂14Aは金型のキャビティに液状の樹脂を注入することで形成され、第2封止樹脂14Bは回路基板12の下面に配置された樹脂シートを溶融することで形成される。回路基板12の下面を被覆する第2封止樹脂14Bの厚みT1は、例えば0.1mm以上0.3mm以下であり非常に薄い。薄い第2封止樹脂14Bは熱抵抗も小さくなるので、半導体素子等の回路素子から放出された熱は、回路基板12および第2封止樹脂14Bを経由して良好に外部に放出される。
The sealing resin 14 will be further described with reference to FIG. The sealing resin 14 includes a first sealing resin 14A and a second sealing resin 14B. On the paper surface, the boundary between the first sealing resin 14A and the second sealing resin 14B is drawn, but both are integrated in an actual circuit device. As described in detail below, the first sealing resin 14A is formed by injecting a liquid resin into the cavity of the mold, and the second sealing resin 14B melts the resin sheet disposed on the lower surface of the
本実施の形態では、第2封止樹脂14Bに含まれるフィラーは、第1封止樹脂14Aに含まれるフィラーよりも均一に分散した状態となっている。具体的には、第1封止樹脂14Aは、金型のキャビティに液状の樹脂を注入することにより形成される。従って、液状の熱硬化性樹脂の流動が阻まれる領域では、フィラーが滞留して比較的密な状態となる。例えば、チップ素子20Bや半導体素子20Aが配置された領域A1では、液状の封止樹脂の流動がこれらの素子により阻まれて、フィラーが密な状態となる。一方、半導体素子等の回路素子が配置されていない領域A2では、封止樹脂の流動が良好であるので、領域A1よりも比較的疎にフィラーが配置される。
In the present embodiment, the filler contained in the second sealing resin 14B is in a state of being more uniformly dispersed than the filler contained in the first sealing resin 14A. Specifically, the first sealing resin 14A is formed by injecting a liquid resin into the mold cavity. Accordingly, in the region where the flow of the liquid thermosetting resin is blocked, the filler stays and becomes relatively dense. For example, in the region A1 where the chip element 20B and the
一方、回路基板12の下面を被覆する第2封止樹脂14Bは、射出成形により形成されるのではなく、回路基板12の下面に配置された樹脂シートを溶融して加熱硬化することで形成される。従って、第2封止樹脂14Bは樹脂封止の工程にて基本的には流動しないので、第2封止樹脂14B全域にわたり比較的均一にフィラーが充填される。このことにより、第2封止樹脂14Bの熱抵抗が全体にわたり均一となるので、回路基板12下面からの放熱が全体的に良好となる。
On the other hand, the second sealing resin 14B that covers the lower surface of the
図1(C)を参照すると、回路基板12の下面全面と側面の下部の一部が、第2封止樹脂14Bにより被覆されているが、回路基板12の下面のみが第2封止樹脂14Bにより被覆され、回路基板12の側面および上面は第1封止樹脂14Aにより被覆されても良い。更には、回路基板12の下面の中心部付近が第2封止樹脂14Bにより被覆され、回路基板12の上面、側面及び下面の周辺部が第1封止樹脂14Aにより被覆されても良い。
Referring to FIG. 1C, the entire lower surface of the
図2から図5を参照して、上記した構成の混成集積回路装置の製造方法を説明する。 A method of manufacturing the hybrid integrated circuit device having the above configuration will be described with reference to FIGS.
図2を参照して、先ず、上面に混成集積回路が組み込まれた回路基板12を金型30のキャビティ36の内部に収納させる。図2(A)は本工程を示す平面図であり、図2(B)は図2(A)のB−B’線に於ける断面図であり、図2(C)は図2(A)のC−C’線における断面図である。
With reference to FIG. 2, first, the
図2(A)および図2(B)を参照して、アルミニウム等の金属から成る矩形形状の回路基板12の上面には、エッチングにより所定形状とされた導電パターン16が形成されている。そして、導電パターン16の所定位置に、半導体素子20Aおよびチップ素子20Bを固着して混成集積回路が形成されている。また、図2(A)に示すように、回路基板12の上下側辺に沿って、パッド状の導電パターンに複数個のリード17が固着されている。
2A and 2B, a
図2(B)を参照して、ここでは、樹脂シート42を下金型34に載置した後に、この樹脂シート42の上面に回路基板12を載置している。そして、上金型32と下金型34とを当接させることで、キャビティ36の内部に回路基板12が収納される。また、回路基板12の両側辺から導出するリード17は、上金型32と下金型34に狭持されて固定されている。この様に上下金型によりリード17が狭持されることにより、キャビティ36の内部における回路基板12の上下方向および左右方向の位置が固定されている。尚、この工程の初期段階に於いては、樹脂シート42は、粒状の熱硬化性樹脂が加圧加工された固体の状態である。また、金型30には不図示のヒータが装備されており、樹脂シート42が溶融して加熱硬化する温度(例えば170℃以上)に金型30は加熱されている。この金型30の加熱は、樹脂シート42を載置する前から開始しても良いし、樹脂シート42を載置して後から開始しても良い。
Referring to FIG. 2B, here, after the
図2(A)を参照して、金型30の構成を説明する。金型30は、キャビティ36にランナー38を経由して複数のポッドが連通した構成と成っている。ここでは、1つのキャビティ36に、ランナー38を経由して3つのポッド40A、40B、40Cが直列に連通している。ポッド40A、40B、40Cは、円柱状の熱硬化性樹脂から成るペレットが収納される空間である。ランナー38は、ペレットが溶融された液状の封止樹脂がポッドからキャビティ36のゲート44に輸送される経路である。封止樹脂の注入口であるゲート44に対向するキャビティ36の側壁にはエアベント46が2つ設けられている。エアベント46は、ゲート44から封止樹脂がキャビティ36に注入されたときに、キャビティ36の空気を外部に逃がす経路である。
With reference to FIG. 2 (A), the structure of the metal mold | die 30 is demonstrated. The
図2(C)を参照すると、下金型34の一部を空洞化させることでポッド40Aが設けられており、この構成はポッド40B、40Cも同様である。ここで、ポッド40A等は上金型32に設けられても良い。
Referring to FIG. 2C, a
図3を参照して、次に、樹脂シート42を溶融させて回路基板12の下面を薄く封止樹脂により被覆する。図3(A)は本工程を示す断面図であり、図3(B)は樹脂シート42が溶融する前の状態を示す拡大断面図であり、図3(C)は樹脂シート42が溶融した後の状態を示す拡大断面図である。
Referring to FIG. 3, next, the
ここで、回路基板12の下面を被覆する樹脂シート42に関して説明する。樹脂シート42は、溶融して加熱硬化されることで、回路基板12を被覆する封止樹脂の一部を成すものである。具体的には、樹脂シート42は、フィラーや硬化剤等が添加された粉末状の熱硬化性樹脂を所定形状のシート状に加圧成型されている。樹脂シート42の組成としては、金型のキャビティ36に注入される封止樹脂と同様でも良いし、異なっても良い。樹脂シート42の具体的な組成としては、上記した封止樹脂と同様であり、フィラーや硬化剤等が添加された熱硬化性樹脂が粒状に成形されたものである。ここで、熱硬化性樹脂は直径が1mm以下の粒状とされている。
Here, the
また、樹脂シート42は極めて高い圧力にて常温で加圧成形されるので、充填率(樹脂シート42の全体に対して樹脂粉等の構成要素が占める体積割合)は99%程度であり、後に説明するタブレットよりも高い。従って、樹脂シート42に含まれる空気は極めて少量であるので、この樹脂シート42を被覆する封止樹脂にボイドが発生することが抑止される。
In addition, since the
図3(B)を参照して、樹脂シート42の厚みT2は、製造される混成集積回路装置10にて回路基板12の下面を被覆する封止樹脂の厚み(図1(C)に示したT1)よりも厚く形成されている。具体的には、図1(C)に示した封止樹脂の厚みT1が0.1mm以上0.3mm以下の場合は、樹脂シート42の厚さT2は0.5mm以上0.6mm以下に設定される。一方、上記したように、キャビティ36の内部に於ける回路基板12の位置は、金型によりリード17が狭持されることで固定される。従って、リード17の形状および位置は、回路基板12の下面と下金型34の内壁上面との距離が、T1(図1(C)参照)と成るように設定されている。このことから、下金型34に樹脂シート42と回路基板12とを重畳して載置して、金型30によりリード17を狭持すると、上方から下方に押し曲げる応力によりリード17が弾性変形し、結果的に回路基板12の下面により樹脂シート42が下金型34に押しつけられて固定される。この図では、金型により狭持されることで、弾性変形したリード17の状態を示している。
Referring to FIG. 3B, the thickness T2 of the
金型30は上記したように加熱されているので、時間の経過と共に樹脂シート42は溶融して軟化し、液状又は半固形状の樹脂シート42により回路基板12の下面は被覆される。
Since the
また、図3(C)を参照して、上記したようにリード17は弾性変形した状態で金型に狭持されているので、樹脂シート42が軟化して支持力を失うと、リード17の形状が元に戻り、回路基板12が下方に沈み込む。そして、回路基板12の沈み込みと共に、軟化した樹脂シート42の一部分は回路基板12の下方から側方へ移動し、回路基板12の側面の下端付近を被覆する。この様に、沈み込んだ回路基板12の下面を被覆する樹脂シート42の厚みT3は、例えば0.1mm以上0.3mm以下であり、図1(C)に示す封止樹脂の厚みT1と同等である。
Further, referring to FIG. 3C, since the
また、図3(A)を参照すると、樹脂シート42の平面的な大きさは回路基板12よりも大きく形成され、樹脂シート42の周辺部は回路基板12から側方にはみ出ている。この様に樹脂シート42を回路基板12よりも平面的に大きく形成することで、溶融した樹脂シート42により回路基板12の下面が全面的に被覆されると共に、回路基板12の側面も含めて被覆される。
3A, the planar size of the
ここで、樹脂シート42の平面的な大きさは、樹脂シート42と同等でも良いし、樹脂シート42よりも若干小さくても良い。樹脂シート42が回路基板12よりも小さい場合は、回路基板12の中心部付近が樹脂シート42により被覆され、回路基板12の下面は下金型34から離間された状態となり、後の工程にて注入される樹脂により被覆される。
Here, the planar size of the
図4(A)を参照して、次に、キャビティ36に封止樹脂を注入する。具体的には、下金型34に設けたポッド40Aに、タブレット48を投入して加熱溶融した後に、プランジャー50にてタブレット48を加圧する。タブレット48は、上記した樹脂シート42と同様の組成であり、フィラー等の添加物が混入された粉状の熱硬化性樹脂を筒状に加圧成型したものである。上記したように、金型は170℃程度以上に加熱されているので、ポッド40Aにタブレット48を投入すると、タブレット48は徐々に溶融する。溶融して液状または半固形状の状態となった封止樹脂がランナー38を流通してゲート44を通過した後に、キャビティ36に供給される。以下の説明では、ゲート44から供給される封止樹脂を第1封止樹脂14Aと称し、溶融した樹脂シート42から成る封止樹脂を第2封止樹脂14Bと称する。
Next, referring to FIG. 4A, a sealing resin is injected into the cavity 36. Specifically, the tablet 48 is put into the pod 40 </ b> A provided in the
また、図2(A)に示したように、金型には複数個のポッド40A、40B、40Cが設けられており、これら全てのポッドに対して、同時にタブレット48が投入されプランジャー50により加圧される。そして、ポッド40A、40B、40Cからランナー38を経由して第1封止樹脂14Aがキャビティ36に供給される。ゲート44から第1封止樹脂14Aが注入されるに伴い、キャビティ36内部の空気は、エアベント46から外部に放出される。また、回路基板12の上面に配置された導電パターンおよび回路素子は、第1封止樹脂14Aにより被覆される。
Further, as shown in FIG. 2A, the mold is provided with a plurality of
図4(B)を参照して、注入された液状の第1封止樹脂14Aは、キャビティ36に充填される。ここで、金型の温度は、第1封止樹脂14Aが加熱硬化する温度よりも高温となっているので、キャビティ36に充填された第1封止樹脂14Aは時間の経過と共に重合して硬化する。図に示すように、樹脂シート42から成る第2封止樹脂14Bにより回路基板12の下面と側面の下部が被覆されている場合は、回路基板12の上面および側面の上部が第2封止樹脂14Bにより被覆される。一方、第2封止樹脂14Bにより回路基板12の下面のみが被覆される場合は、回路基板12の上面と側面が全面的に第1封止樹脂14Aにより被覆される。また、第2封止樹脂14Bにより回路基板12の中心部付近のみが部分的に被覆される場合は、回路基板12の上面、側面および下面の周辺部が第1封止樹脂14Aにより被覆される。
With reference to FIG. 4B, the injected liquid first sealing resin 14 </ b> A fills the cavity 36. Here, since the temperature of the mold is higher than the temperature at which the first sealing resin 14A is heated and cured, the first sealing resin 14A filled in the cavity 36 is polymerized and cured over time. To do. As shown in the figure, when the lower surface of the
金型にて加熱することにより、第1封止樹脂14Aおよび第2封止樹脂14Bの両方が十分に重合して加熱硬化したら、上金型32と下金型34とを離間させ、成型品である混成集積回路装置を取り出す。その後に、エアベント46およびランナー38に充填された部分の封止樹脂14を、封止樹脂14本体から分離する。
When both the first sealing resin 14A and the second sealing resin 14B are sufficiently polymerized and heated and cured by heating with the mold, the
図4(B)を参照すると、第1封止樹脂14Aと第2封止樹脂との境界が示されている。しかしながら、回路基板12の下面に充填された第2封止樹脂14Bと、ゲート44から注入される第1封止樹脂14Aとは、液状または半固形状の状態で混合されるので、両者は一体化して形成されている。ここで、第1封止樹脂14Aおよび第2封止樹脂14Bが、溶融されてから硬化するまでに必要とされる時間は10秒〜20秒程度である。
Referring to FIG. 4B, the boundary between the first sealing resin 14A and the second sealing resin is shown. However, since the second sealing resin 14B filled in the lower surface of the
本工程では、樹脂シート42を溶融させた第2封止樹脂14Bを、ゲート44から注入される第1封止樹脂14Aよりも先に加熱硬化させている。この様にすることで、回路基板12の大部分を被覆する第1封止樹脂14Aの硬化収縮により、第1封止樹脂14Aと第2封止樹脂14Bとの境界部分に加圧力を加え、この部分の耐湿性を確保することができる。一方、第2封止樹脂14Bが第1封止樹脂14Aよりも後に硬化収縮してしまうと、第2封止樹脂14Bに作用する硬化収縮により、前記境界部分にクラックが発生して耐湿性が劣化してしまう恐れがある。
In this step, the second sealing resin 14B in which the
第2封止樹脂14Bを第1封止樹脂14Aよりも先に硬化させる方法としては、これらの樹脂を加熱する時間を調整する方法と、樹脂の組成を調整する方法がある。上記した実施の形態では、第2封止樹脂14Bと成る樹脂シート42を先にキャビティ36の内部にて加熱し、その後に、第1封止樹脂14Aとなるタブレット48をポッド40Aに投入している。また、樹脂の組成を調整する場合は、樹脂シート42に含まれる熱硬化性樹脂として、タブレット48に含まれる熱硬化性樹脂よりも、加熱硬化に必要とされる時間が短いものを採用する。この場合は、樹脂シート42とタブレット48とが加熱され始めるタイミングを同時にしても良い。
As a method of curing the second sealing resin 14B before the first sealing resin 14A, there are a method of adjusting the time for heating these resins and a method of adjusting the composition of the resin. In the above-described embodiment, the
図5を参照して、回路基板12を樹脂封止する他の方法を説明する。ここでは、回路基板12の右側の側辺のみに沿ってリード17が固着される回路装置を樹脂封止する方法を説明する。同図を参照して、紙面上にて右側の側面に沿ってリード17が固着されているので、図2(B)を参照して上記したように、リード17を金型30により狭持することで回路基板12の位置を固定することは困難である。ここでは、上金型32の内壁に当接ピン52を設け、この当接ピン52にて回路基板12の上面の左端付近を下方に押圧することにより、回路基板12の位置を固定している。この当接ピン52は、上金型32の内壁に固定されても良いし、上下方向に移動する可動式でもよい。更には、回路基板12の下方に載置された樹脂シート42も、リード17および当接ピン52の押圧力により固定されている。尚、回路基板12を固定する方法以外は、図2から図4を参照した製造方法と同一である。
With reference to FIG. 5, another method for resin-sealing the
10 混成集積回路装置
12 回路基板
14 封止樹脂
14A 第1封止樹脂
14B 第2封止樹脂
16 導電パターン
17 リード
18 絶縁層
20A 半導体素子
20B チップ素子
22 金属細線
30 金型
32 上金型
34 下金型
36 キャビティ
38 ランナー
40,40A,40B,40C ポッド
42 樹脂シート
44 ゲート
46 エアベント
48 タブレット
50 プランジャー
52 当接ピン
DESCRIPTION OF SYMBOLS 10 Hybrid
Claims (6)
前記回路基板をモールド金型のキャビティに収納させて、前記キャビティに封止樹脂を注入することで、前記回路基板の上面、側面および下面を、熱硬化性樹脂を含む封止樹脂により封止する工程と、を備え、
前記封止する工程では、熱硬化性樹脂を含む樹脂シートを、前記回路基板と前記モールド金型の内壁下面との間に介在させ、溶融した前記樹脂シートにより前記回路基板の下面を被覆し、
前記回路基板の対向する側辺から導出されるリードを前記モールド金型で狭持することにより、前記樹脂シートが前記回路基板の下面に押圧された状態で固定され、
溶融した前記樹脂シートから成る封止樹脂により前記回路基板の下面が被覆される厚さは、前記樹脂シートよりも薄いことを特徴とする回路装置の製造方法。 Incorporating a hybrid integrated circuit comprising conductive patterns and circuit elements on the upper surface of the circuit board;
The circuit board is housed in a cavity of a mold, and a sealing resin is injected into the cavity, thereby sealing the upper surface, the side surface, and the lower surface of the circuit board with a sealing resin containing a thermosetting resin. A process,
In the sealing step, a resin sheet containing a thermosetting resin is interposed between the circuit board and the lower surface of the inner wall of the mold, and the lower surface of the circuit board is covered with the molten resin sheet,
By sandwiching the lead led out from the opposite side of the circuit board with the mold, the resin sheet is fixed in a pressed state on the lower surface of the circuit board,
A method of manufacturing a circuit device, wherein a thickness of a lower surface of the circuit board covered with a sealing resin made of the molten resin sheet is thinner than the resin sheet.
前記樹脂シートを、前記注入される前記封止樹脂よりも先に加熱硬化させることを特徴とする請求項1に記載の回路装置の製造方法。 In the sealing step, after melting the resin sheet, a liquid sealing resin is injected into the cavity from the gate of the mold,
The method for manufacturing a circuit device according to claim 1, wherein the resin sheet is heated and cured before the sealing resin to be injected.
The filler contained in the sealing resin that is made of the molten resin sheet and covers the lower surface of the circuit board is injected from the gate of the mold and is included in the sealing resin that covers the upper surface of the circuit board. 6. The method of manufacturing a circuit device according to claim 1, wherein the circuit device is more uniformly dispersed than the filler.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008233781A JP5308108B2 (en) | 2008-09-11 | 2008-09-11 | Circuit device manufacturing method |
US12/557,882 US8084301B2 (en) | 2008-09-11 | 2009-09-11 | Resin sheet, circuit device and method of manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008233781A JP5308108B2 (en) | 2008-09-11 | 2008-09-11 | Circuit device manufacturing method |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010067852A JP2010067852A (en) | 2010-03-25 |
JP5308108B2 true JP5308108B2 (en) | 2013-10-09 |
Family
ID=42193172
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008233781A Active JP5308108B2 (en) | 2008-09-11 | 2008-09-11 | Circuit device manufacturing method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5308108B2 (en) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012004435A (en) * | 2010-06-18 | 2012-01-05 | On Semiconductor Trading Ltd | Method for manufacturing circuit device and resin sealing device |
JP5563917B2 (en) | 2010-07-22 | 2014-07-30 | セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー | Circuit device and manufacturing method thereof |
JP5607447B2 (en) | 2010-07-22 | 2014-10-15 | セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー | Circuit equipment |
KR20130138010A (en) * | 2012-06-08 | 2013-12-18 | 현대모비스 주식회사 | Portable electronic communicating apparatus and method for preparing the same |
JP2015215061A (en) * | 2014-05-12 | 2015-12-03 | 日本精工株式会社 | Rolling bearing |
CN117334644B (en) * | 2023-11-29 | 2024-02-13 | 四川弘智远大科技有限公司 | Real-time solidification structure of integrated circuit encapsulation |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05102216A (en) * | 1991-10-09 | 1993-04-23 | Hitachi Ltd | Semiconductor device |
JP2781689B2 (en) * | 1992-01-22 | 1998-07-30 | 九州日本電気株式会社 | Method for manufacturing semiconductor device |
JP2758769B2 (en) * | 1992-02-28 | 1998-05-28 | 九州日本電気株式会社 | Semiconductor device manufacturing method |
JP3455116B2 (en) * | 1998-09-30 | 2003-10-14 | 株式会社三井ハイテック | Method for manufacturing semiconductor device |
JP4623871B2 (en) * | 2001-06-28 | 2011-02-02 | 三洋電機株式会社 | Hybrid integrated circuit device |
-
2008
- 2008-09-11 JP JP2008233781A patent/JP5308108B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2010067852A (en) | 2010-03-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI260036B (en) | Semiconductor device, method of manufacturing semiconductor device, resin molding die, and semiconductor manufacturing system | |
KR101316289B1 (en) | Circuit apparatus and method for manufacturing the same | |
US8084301B2 (en) | Resin sheet, circuit device and method of manufacturing the same | |
US8481367B2 (en) | Method of manufacturing circuit device | |
JP5308108B2 (en) | Circuit device manufacturing method | |
KR101323978B1 (en) | High thermal performance packaging for circuit dies | |
JP2004133516A (en) | Ic card and its manufacturing method | |
JP5542318B2 (en) | Resin sheet and circuit device manufacturing method using the same | |
KR20040030659A (en) | Chip lead frames | |
JP5308107B2 (en) | Circuit device manufacturing method | |
JP2011114134A (en) | Method of manufacturing circuit device | |
KR101316273B1 (en) | Circuit apparatus | |
JP3711333B2 (en) | Semiconductor device manufacturing method and resin sealing device | |
JP5313047B2 (en) | Mold for resin sealing of electronic parts and resin sealing method | |
JP2006086337A (en) | Resin-sealed electronic device and manufacturing method thereof | |
JP2010086996A (en) | Method of manufacturing circuit device | |
WO2013061603A1 (en) | Circuit device manufacturing method | |
WO2013076932A1 (en) | Production method for circuit device | |
JP2013105759A (en) | Circuit device | |
JP2013105758A (en) | Circuit device and manufacturing method thereof | |
JP6171920B2 (en) | Mold package | |
CN115335987A (en) | Semiconductor device and method for manufacturing semiconductor device | |
JP2013120914A (en) | Manufacturing method of circuit device | |
JP2010086991A (en) | Circuit arrangement and manufacturing method thereof | |
JP2002083833A (en) | Semiconductor device and its manufacturing method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20110609 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110905 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120725 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120731 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121023 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121128 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130213 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20130215 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130405 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130604 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130628 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5308108 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D04 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |