JP2013105759A - Circuit device - Google Patents

Circuit device Download PDF

Info

Publication number
JP2013105759A
JP2013105759A JP2011246252A JP2011246252A JP2013105759A JP 2013105759 A JP2013105759 A JP 2013105759A JP 2011246252 A JP2011246252 A JP 2011246252A JP 2011246252 A JP2011246252 A JP 2011246252A JP 2013105759 A JP2013105759 A JP 2013105759A
Authority
JP
Japan
Prior art keywords
sealing resin
resin
circuit board
circuit
sealing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011246252A
Other languages
Japanese (ja)
Inventor
Hideyuki Sakamoto
英行 坂本
Mamoru Ando
守 安藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Components Industries LLC
Original Assignee
Semiconductor Components Industries LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Components Industries LLC filed Critical Semiconductor Components Industries LLC
Priority to JP2011246252A priority Critical patent/JP2013105759A/en
Publication of JP2013105759A publication Critical patent/JP2013105759A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19105Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Abstract

PROBLEM TO BE SOLVED: To provide a circuit device where a circuit board is resin-sealed by multiple resin materials which ensure moisture resistance.SOLUTION: In a hybrid integrated circuit device of this invention, an upper surface and side surfaces of a circuit board 14 where a circuit element is disposed on the upper surface are coated by a first sealing resin 18, and a lower surface of the circuit board 14 and side surfaces of the first sealing resin 18 are coated by a second sealing resin 20. Further, a lower surface of the first sealing resin 18 is partially protruded to form a resin protruding part 12 and side surfaces of the resin protruding part 12 are coated by the second sealing resin 20 thereby improving the adhesion strength between the first sealing resin 18 and the second sealing resin 20.

Description

本発明は、上面に回路素子が組み込まれた回路基板が樹脂封止された回路装置に関する。   The present invention relates to a circuit device in which a circuit board having a circuit element incorporated on an upper surface is sealed with a resin.

トランジスタやチップ素子から成る混成集積回路が上面に組み込まれた回路基板を封止する方法としては、ケース材を用いた封止方法と、樹脂により樹脂封止する方法が有る。   As a method for sealing a circuit board in which a hybrid integrated circuit including transistors and chip elements is incorporated on the upper surface, there are a sealing method using a case material and a resin sealing method using a resin.

ケース材を用いた場合では、中空部を備えた蓋状のケース材を回路基板に嵌合させることで、回路基板の上面に形成された混成集積回路を、ケース材の中空部に収納する。   In the case of using the case material, the hybrid integrated circuit formed on the upper surface of the circuit board is accommodated in the hollow part of the case material by fitting the lid-like case material provided with the hollow part to the circuit board.

樹脂封止が採用された場合は、金型を用いた射出成形により回路基板の上面に形成された混成集積回路が被覆される。図7(A)を参照して、樹脂封止された混成集積回路装置100の構成を説明する。混成集積回路100では、先ず、アルミニウム等の金属から成る回路基板101の上面が全面的に絶縁層102により被覆されている。そして、絶縁層102の上面に形成された導電パターン103に回路素子が接続されて所定の混成集積回路が構成されている。回路基板101の上面に配置される素子としては、金属細線107により接続された半導体素子105Aとチップ素子105Bが図示されている。回路基板101の端部では、パッド状の導電パターン103にリード104が固着されている。封止樹脂106は熱可塑性樹脂であり、回路基板101の上面、側面および下面を被覆している。   When resin sealing is employed, the hybrid integrated circuit formed on the upper surface of the circuit board is covered by injection molding using a mold. With reference to FIG. 7A, a structure of the resin-encapsulated hybrid integrated circuit device 100 will be described. In the hybrid integrated circuit 100, first, the upper surface of the circuit board 101 made of a metal such as aluminum is entirely covered with the insulating layer 102. A circuit element is connected to the conductive pattern 103 formed on the upper surface of the insulating layer 102 to constitute a predetermined hybrid integrated circuit. As elements disposed on the upper surface of the circuit board 101, a semiconductor element 105A and a chip element 105B connected by a thin metal wire 107 are illustrated. A lead 104 is fixed to the pad-like conductive pattern 103 at the end of the circuit board 101. The sealing resin 106 is a thermoplastic resin, and covers the upper surface, side surface, and lower surface of the circuit board 101.

上記した混成集積回路装置100の製造方法を、図7(B)を参照して説明する(下記特許文献1)。ここでは、支持部材110により回路基板101を下面から支持した状態でインジェクションモールドを行っている。具体的には、支持部材110は熱可塑性樹脂から成り、内側の面は回路基板101の下面および側面の一部に当接するサイズである。また、支持部材110の外側の面は金型112の内壁下面および側面に接触する大きさとなっている。従って、支持部材110により支持された状態の回路基板101を金型112のキャビティ114に収納させると、回路基板101の下面と金型112の内壁下面との間隙に支持部材110が位置する。この状態で、熱可塑性樹脂をキャビティ114に注入することにより、回路基板101の樹脂封止が行われる。この方法によると、回路基板101の下面と金型112の内壁下面との間隙には支持部材110が位置しており、この間隙に液状の樹脂を注入する必要がないので、回路基板101の下面が部分的に被覆されないことによるボイドの発生が防止される。また、樹脂封止時の注入圧から金属細線等を保護するために、回路素子が被覆されるように回路基板101の上面にポッティング樹脂120が形成されている。   A method for manufacturing the hybrid integrated circuit device 100 will be described with reference to FIG. 7B (Patent Document 1 below). Here, the injection molding is performed with the support member 110 supporting the circuit board 101 from the lower surface. Specifically, the support member 110 is made of a thermoplastic resin, and the inner surface has a size that contacts the lower surface and part of the side surface of the circuit board 101. Further, the outer surface of the support member 110 is in contact with the inner wall lower surface and side surfaces of the mold 112. Therefore, when the circuit board 101 supported by the support member 110 is stored in the cavity 114 of the mold 112, the support member 110 is positioned in the gap between the lower surface of the circuit board 101 and the lower surface of the inner wall of the mold 112. In this state, the circuit board 101 is resin-sealed by injecting a thermoplastic resin into the cavity 114. According to this method, the support member 110 is located in the gap between the lower surface of the circuit board 101 and the lower surface of the inner wall of the mold 112, and it is not necessary to inject liquid resin into the gap. The generation of voids due to the fact that is not partially covered is prevented. In addition, a potting resin 120 is formed on the upper surface of the circuit board 101 so as to cover the circuit elements in order to protect the fine metal wires and the like from the injection pressure during resin sealing.

特許第3316449号公報Japanese Patent No. 3316449

しかしながら、上記した製造方法では、回路基板101は、キャビティ114に注入される封止樹脂と、支持部材110から構成されるので、両者の界面が封止樹脂に残存してしまうおそれがある。この界面に於ける両樹脂の密着性が弱い場合、界面を経由して装置内部に水分が進入し、回路基板101が外部とショートする恐れがある。   However, in the above-described manufacturing method, the circuit board 101 is composed of the sealing resin injected into the cavity 114 and the support member 110, so that the interface between the two may remain in the sealing resin. If the adhesiveness between the two resins at this interface is weak, moisture may enter the apparatus via the interface and the circuit board 101 may be short-circuited with the outside.

本発明は上記した問題点を鑑みて成されたものであり、本発明の目的は、耐湿性が確保された複数の樹脂材料で回路基板および回路素子が樹脂封止された回路装置を提供することにある。   The present invention has been made in view of the above-described problems, and an object of the present invention is to provide a circuit device in which a circuit board and circuit elements are resin-sealed with a plurality of resin materials having moisture resistance ensured. There is.

本発明の回路装置は、回路基板と、前記回路基板の上面に配置された回路素子と、前記回路素子、前記回路基板の上面および側面を被覆する第1封止樹脂と、前記第1封止樹脂の下面および側面を被覆する第2封止樹脂と、を備え、前記第1封止樹脂の下面を部分的に下方に突起させた樹脂突起部の側面を前記第2封止樹脂により被覆することを特徴とする。   The circuit device of the present invention includes a circuit board, a circuit element disposed on the upper surface of the circuit board, a first sealing resin that covers the circuit element, the upper surface and side surfaces of the circuit board, and the first sealing. A second sealing resin that covers the lower surface and side surfaces of the resin, and the side surfaces of the resin protrusions that protrude downward from the lower surface of the first sealing resin are covered with the second sealing resin. It is characterized by that.

本発明によれば、回路基板を被覆する第1封止樹脂の下面を部分的に樹脂突起部として突起させ、この樹脂突起部の側面を外側の第2封止樹脂で被覆している。これにより、回路基板を被覆する第1封止樹脂と、この第1封止樹脂を更に封止する第2封止樹脂との密着強度が向上する。   According to the present invention, the lower surface of the first sealing resin covering the circuit board is partially protruded as a resin protrusion, and the side surface of the resin protrusion is covered with the outer second sealing resin. Thereby, the adhesion strength between the first sealing resin covering the circuit board and the second sealing resin further sealing the first sealing resin is improved.

本発明の回路装置を示す図であり、(A)は斜視図であり、(B)および(C)は断面図である。BRIEF DESCRIPTION OF THE DRAWINGS It is a figure which shows the circuit apparatus of this invention, (A) is a perspective view, (B) and (C) are sectional drawings. 本発明の回路装置を示す平面図である。It is a top view which shows the circuit apparatus of this invention. 本発明の回路装置の第1封止樹脂を示す図であり、(A)は斜視図であり、(B)は部分的に拡大された斜視図である。It is a figure which shows the 1st sealing resin of the circuit apparatus of this invention, (A) is a perspective view, (B) is the perspective view expanded partially. 本発明の回路装置の製造方法を示す図であり、(A)は断面図であり、(B)は回路基板を抜き出して示す平面図である。It is a figure which shows the manufacturing method of the circuit apparatus of this invention, (A) is sectional drawing, (B) is a top view which extracts and shows a circuit board. 本発明の回路装置の製造方法を示す図であり、(A)は成形される第1封止樹脂を示す斜視図であり、(B)および(C)は断面図である。It is a figure which shows the manufacturing method of the circuit apparatus of this invention, (A) is a perspective view which shows the 1st sealing resin shape | molded, (B) And (C) is sectional drawing. 本発明の回路装置の製造方法を示す図であり、(A)は成形される第2封止樹脂を示す斜視図であり、(B)および(C)は断面図である。It is a figure which shows the manufacturing method of the circuit apparatus of this invention, (A) is a perspective view which shows 2nd sealing resin shape | molded, (B) And (C) is sectional drawing. 背景技術の回路装置を示す図であり、(A)は混成集積回路装置を示す断面図であり、(B)は樹脂封止工程を示す断面図である。It is a figure which shows the circuit device of background art, (A) is sectional drawing which shows a hybrid integrated circuit device, (B) is sectional drawing which shows a resin sealing process.

図1を参照して、本形態が適用される混成集積回路装置10の構成を説明する。図1(A)は混成集積回路装置10の斜視図であり、図1(B)は図1(A)のB−B’線に於ける断面図であり、(C)はC−C’線に於ける断面図である。   A configuration of a hybrid integrated circuit device 10 to which the present exemplary embodiment is applied will be described with reference to FIG. 1A is a perspective view of the hybrid integrated circuit device 10, FIG. 1B is a sectional view taken along line BB ′ of FIG. 1A, and FIG. 1C is CC ′. It is sectional drawing in a line.

混成集積回路装置10は、回路基板14の上面に、導電パターン22と回路素子から成る混成集積回路が組み込まれ、この回路と電気的に接続されたリード24が外部に導出している。更に、回路基板14の上面に構築された混成集積回路、回路基板14の上面、側面および下面は、熱硬化性樹脂から成る封止樹脂16により一体的に被覆されている。   In the hybrid integrated circuit device 10, a hybrid integrated circuit composed of a conductive pattern 22 and circuit elements is incorporated on the upper surface of the circuit board 14, and leads 24 electrically connected to the circuit are led out to the outside. Furthermore, the hybrid integrated circuit constructed on the upper surface of the circuit board 14, and the upper surface, side surfaces, and lower surface of the circuit board 14 are integrally covered with a sealing resin 16 made of a thermosetting resin.

回路基板14は、アルミニウムや銅等の金属から成る基板であり、具体的な大きさは、例えば縦×横×厚さ=61mm×42mm×1mm程度である。ここで、回路基板14の材料として金属以外が採用されても良く、例えば、セラミックや樹脂材料が回路基板14の材料として採用されても良い。   The circuit board 14 is a board made of a metal such as aluminum or copper, and its specific size is, for example, about vertical × horizontal × thickness = 61 mm × 42 mm × 1 mm. Here, a material other than metal may be employed as the material of the circuit board 14, and for example, ceramic or resin material may be employed as the material of the circuit board 14.

絶縁層26は、フィラーが高充填されたエポキシ樹脂から成り、回路基板14の上面全域を覆うように形成されている。   The insulating layer 26 is made of an epoxy resin highly filled with a filler, and is formed so as to cover the entire upper surface of the circuit board 14.

導電パターン22は厚みが50μm程度の銅等の金属膜から成り、所定の電気回路が実現されるように絶縁層26の表面に形成される。また、リード24が導出する辺に、導電パターン22からなるパッドが形成される。   The conductive pattern 22 is made of a metal film such as copper having a thickness of about 50 μm, and is formed on the surface of the insulating layer 26 so as to realize a predetermined electric circuit. A pad made of the conductive pattern 22 is formed on the side from which the lead 24 is led out.

半導体素子28およびチップ素子30(回路素子)は、半田等の接合材を介して、導電パターン22の所定の箇所に固着されている。半導体素子28としては、トランジスタ、LSIチップ、ダイオード等が採用される。ここでは、半導体素子28と導電パターン22とは、金属細線34を経由して接続される。チップ素子30としては、チップ抵抗やチップコンデンサ等が採用され、両端の電極は半田等の接合材を介して導電パターン22に固着されている。また、半導体素子28が、多量の熱を放出するパワー系の素子である場合は、厚さが数ミリ程度の金属片から成るヒートシンクを介して回路基板14の上面に固着される。   The semiconductor element 28 and the chip element 30 (circuit element) are fixed to predetermined portions of the conductive pattern 22 through a bonding material such as solder. As the semiconductor element 28, a transistor, an LSI chip, a diode, or the like is employed. Here, the semiconductor element 28 and the conductive pattern 22 are connected via a thin metal wire 34. As the chip element 30, a chip resistor, a chip capacitor, or the like is employed, and electrodes at both ends are fixed to the conductive pattern 22 via a bonding material such as solder. Further, when the semiconductor element 28 is a power element that emits a large amount of heat, the semiconductor element 28 is fixed to the upper surface of the circuit board 14 via a heat sink made of a metal piece having a thickness of about several millimeters.

リード24は、回路基板14の周辺部に設けられたパッドに固着され、入力信号や出力信号が通過する外部接続端子として機能している。図1(B)を参照すると、回路基板14の対向する2つの辺に沿って多数個のリード24が設けられているが、1つの側辺または4つの側辺に沿ってリード24が配置されても良い。   The lead 24 is fixed to a pad provided in the peripheral portion of the circuit board 14 and functions as an external connection terminal through which an input signal and an output signal pass. Referring to FIG. 1B, a large number of leads 24 are provided along two opposing sides of the circuit board 14, but the leads 24 are arranged along one side or four sides. May be.

封止樹脂16は、熱硬化性樹脂を用いるトランスファーモールドにより形成される。本形態では、複数回のトランスファーモールドにより、封止樹脂16が形成される。図1(B)では、封止樹脂16により、導電パターン22、半導体素子28、チップ素子30、金属細線34が封止されている。更に、回路基板14の上面、側面および下面が封止樹脂16により被覆されている。   The sealing resin 16 is formed by transfer molding using a thermosetting resin. In this embodiment, the sealing resin 16 is formed by a plurality of transfer moldings. In FIG. 1B, the conductive pattern 22, the semiconductor element 28, the chip element 30, and the fine metal wire 34 are sealed with the sealing resin 16. Further, the upper surface, the side surface, and the lower surface of the circuit board 14 are covered with the sealing resin 16.

更に、図1(A)を参照して、紙面上にて左右方向に対向する封止樹脂16の側面中間部に固定部19が設けられている。固定部19は、平面視で封止樹脂16の側面を略半円状に内側に窪ませた部位であり、この部分にビス等の固定手段が配置されることで、封止樹脂16の下面がヒートシンク等の放熱体に当接される。   Further, referring to FIG. 1 (A), a fixing portion 19 is provided at an intermediate portion of the side surface of the sealing resin 16 facing in the left-right direction on the paper surface. The fixing portion 19 is a portion in which the side surface of the sealing resin 16 is recessed inward in a substantially semicircular shape in plan view, and a fixing means such as a screw is disposed in this portion, so that the lower surface of the sealing resin 16 Is brought into contact with a heat sink such as a heat sink.

図1(B)を参照して、封止樹脂16に関して更に説明する。まず、封止樹脂16の外観は、下面および側面が第2封止樹脂20から成り、上面の周辺部は第2封止樹脂20から成り、それ以外の上面は第1封止樹脂18が露出する面となる。   The sealing resin 16 will be further described with reference to FIG. First, as for the appearance of the sealing resin 16, the lower surface and side surfaces are made of the second sealing resin 20, the peripheral portion of the upper surface is made of the second sealing resin 20, and the first sealing resin 18 is exposed on the other upper surfaces. It becomes the surface to do.

換言すると、第1封止樹脂18は回路基板14の下面を露出した状態で回路素子および回路基板14を被覆しており、第2封止樹脂20は回路基板14の下面および第1封止樹脂18の側面を包み込むように封止している。第1封止樹脂18と第2封止樹脂20との界面は外部から回路基板14に向かって水分が進入しやすい経路となり得るが、この構成によりこの経路が長く設定されるので耐湿性が向上する。   In other words, the first sealing resin 18 covers the circuit element and the circuit board 14 with the lower surface of the circuit board 14 exposed, and the second sealing resin 20 is the lower surface of the circuit board 14 and the first sealing resin. The side surfaces of 18 are sealed. The interface between the first sealing resin 18 and the second sealing resin 20 can be a path through which moisture easily enters from the outside toward the circuit board 14, but this path is set longer by this configuration, so that the moisture resistance is improved. To do.

第1封止樹脂18は1回目のトランスファーモールドにより形成され、半導体素子28等の回路素子、リード24の接続部分、回路基板14の上面および側面を被覆している。第1封止樹脂18は、フィラーが充填されたエポキシ樹脂等の熱硬化性樹脂から成る。また、回路基板14の下面は基本的には第1封止樹脂では被覆されずに下方に露出している。第1封止樹脂18は、半導体素子28から発生する熱の経路である回路基板14の下面を被覆しない。従って、高い放熱性を要求されないことから、第1封止樹脂18の材料としては放熱性の低い樹脂材料が採用される。また、リード24が導出する第1封止樹脂18の側面は、樹脂封止時の離型性が考慮されて、リード24の導出部分が外部に突出する傾斜面と成っている。ここで、回路基板14の下面は必ずしも第1封止樹脂18から下方に露出させる必要はなく、厚さが数十μm程度の薄い樹脂バリのような第1封止樹脂18により回路基板14の下面が被覆されても良い。   The first sealing resin 18 is formed by the first transfer molding, and covers the circuit elements such as the semiconductor elements 28, the connection portions of the leads 24, and the upper and side surfaces of the circuit board 14. The first sealing resin 18 is made of a thermosetting resin such as an epoxy resin filled with a filler. Further, the lower surface of the circuit board 14 is basically not covered with the first sealing resin and exposed downward. The first sealing resin 18 does not cover the lower surface of the circuit board 14 that is a path of heat generated from the semiconductor element 28. Therefore, since high heat dissipation is not required, a resin material with low heat dissipation is used as the material of the first sealing resin 18. Further, the side surface of the first sealing resin 18 led out by the lead 24 is an inclined surface in which the lead-out portion of the lead 24 protrudes to the outside in consideration of releasability during resin sealing. Here, the lower surface of the circuit board 14 is not necessarily exposed downward from the first sealing resin 18, and the first sealing resin 18 such as a thin resin burr having a thickness of about several tens of μm is used to form the circuit board 14. The lower surface may be covered.

第2封止樹脂20は2回目のトランスファーモールドにより形成され、第1封止樹脂の側面および下面、回路基板14の下面を被覆している。第2封止樹脂20の厚みは一様ではない。   The second sealing resin 20 is formed by the second transfer molding, and covers the side surface and the lower surface of the first sealing resin and the lower surface of the circuit board 14. The thickness of the second sealing resin 20 is not uniform.

具体的には、図1(B)を参照して、回路基板14の下面、第1封止樹脂18の下面および、リード24が導出する対向する第1封止樹脂18の側面を被覆する第2封止樹脂20の厚みは一定に設定される。回路基板14および第1封止樹脂18の下面を被覆する第2封止樹脂20の厚みL1は、例えば0.1mm以上0.3mm以下である。回路基板14の下面を被覆する第2封止樹脂20をこの様に薄くすることにより、第2封止樹脂20の熱抵抗が低減され、半導体素子28から発生した熱が、回路基板14および第2封止樹脂20を経由して良好に外部に放出される。第1封止樹脂18の側面を被覆する第2封止樹脂20の厚みL2も、L1と同程度である。   Specifically, referring to FIG. 1B, the lower surface of the circuit board 14, the lower surface of the first sealing resin 18, and the side surfaces of the opposing first sealing resin 18 led out by the leads 24 are covered. 2 The thickness of the sealing resin 20 is set constant. The thickness L1 of the second sealing resin 20 that covers the lower surfaces of the circuit board 14 and the first sealing resin 18 is, for example, not less than 0.1 mm and not more than 0.3 mm. By thinning the second sealing resin 20 covering the lower surface of the circuit board 14 in this way, the thermal resistance of the second sealing resin 20 is reduced, and the heat generated from the semiconductor element 28 is reduced by the circuit board 14 and the first sealing resin 20. 2 It is discharged to the outside through the sealing resin 20 well. The thickness L2 of the second sealing resin 20 covering the side surface of the first sealing resin 18 is also approximately the same as L1.

一方、図1(C)を参照して、リード24が導出しない側面(図1(A)で左右方向に対向する側面)では、第1封止樹脂18の側面を被覆する第2封止樹脂の厚さL3は例えば5mm程度であり、図1(B)の場合と比較すると厚く被覆される。これは、図1(A)に示す固定部19を設けるためである。   On the other hand, referring to FIG. 1C, the second sealing resin that covers the side surface of the first sealing resin 18 on the side surface (the side surface facing in the left-right direction in FIG. 1A) from which the lead 24 is not led out. The thickness L3 is, for example, about 5 mm, which is thicker than that in the case of FIG. This is because the fixing portion 19 shown in FIG.

ここで、図1(B)では、第1封止樹脂18の上面は第2封止樹脂20から露出しているように図示されているが、厚さが数十μm程度の薄い樹脂バリのような第2封止樹脂20により第1封止樹脂18の上面が被覆されても良い。   Here, in FIG. 1B, the upper surface of the first sealing resin 18 is illustrated as being exposed from the second sealing resin 20, but a thin resin burr having a thickness of about several tens of μm is illustrated. The upper surface of the first sealing resin 18 may be covered with the second sealing resin 20.

また、回路基板14の4隅に対応して、第1封止樹脂18の下面を円柱状に下方に突起させた樹脂突起部12が設けられている。樹脂突起部12の幅は2.0mm程度であり、高さは回路基板14の下面を被覆する第2封止樹脂20と同様に、0.1mm以上0.3mm以下である。樹脂突起部12の側面は第2封止樹脂20により被覆され、樹脂突起部12の下面は第2封止樹脂20から下方に露出するか或いは第2封止樹脂20により薄く覆われる。この様に、第1封止樹脂18の下面を部分的に下方に突出させて樹脂突起部12とし、この樹脂突起部12の側面を第2封止樹脂20で被覆する事により、第1封止樹脂18と第2封止樹脂20とが良好に嵌合し、両者の剥離が防止される。   Further, corresponding to the four corners of the circuit board 14 are provided resin protrusions 12 in which the lower surface of the first sealing resin 18 is protruded downward in a columnar shape. The width of the resin protrusion 12 is about 2.0 mm, and the height is not less than 0.1 mm and not more than 0.3 mm, similar to the second sealing resin 20 that covers the lower surface of the circuit board 14. The side surface of the resin protrusion 12 is covered with the second sealing resin 20, and the lower surface of the resin protrusion 12 is exposed downward from the second sealing resin 20 or is thinly covered with the second sealing resin 20. In this way, the lower surface of the first sealing resin 18 is partially protruded downward to form the resin protrusion 12, and the side surface of the resin protrusion 12 is covered with the second sealing resin 20. The stop resin 18 and the second sealing resin 20 fit well, and peeling of both is prevented.

更にまた、樹脂突起部12と回路基板14とが離間する距離L4は、例えば0.5mm以上に設定される。回路基板14の端部側面は金属材料が露出する面であり、この部分は第1封止樹脂18と第2封止樹脂20との境界36を経由して外部と連続している。従って、この境界36を経由して外部とショートする可能性が有るが、本形態では樹脂突起部12を回路基板14の端部から離間させることによりこのショートの危険性を少なくしている。   Furthermore, the distance L4 between the resin protrusion 12 and the circuit board 14 is set to 0.5 mm or more, for example. The side surface of the end portion of the circuit board 14 is a surface from which the metal material is exposed, and this portion is continuous with the outside via a boundary 36 between the first sealing resin 18 and the second sealing resin 20. Therefore, there is a possibility of short-circuiting with the outside via the boundary 36. In this embodiment, the risk of this short-circuit is reduced by separating the resin protrusion 12 from the end of the circuit board 14.

上記した第1封止樹脂18および第2封止樹脂20は、エポキシ樹脂等の樹脂材料、フィラーおよび硬化促進剤等の混合物である。ここで、第1封止樹脂18と第2封止樹脂20とは同じ材料から構成されても良いし、異なる材料から構成されても良い。   The first sealing resin 18 and the second sealing resin 20 described above are a mixture of a resin material such as an epoxy resin, a filler, and a curing accelerator. Here, the 1st sealing resin 18 and the 2nd sealing resin 20 may be comprised from the same material, and may be comprised from a different material.

例えば、第2封止樹脂20に含まれるフィラーの量を、第1封止樹脂18に含まれるフィラーの量よりも多くしても良い。具体的には、第2封止樹脂20にフィラーが含まれる割合を83重量%以上87重量%以下(例えば85重量%)とし、第1封止樹脂にフィラーが含まれる割合を78重量%以上82重量%以下(例えば80重量%)とする。第2封止樹脂20が大量のフィラーを含むことにより熱抵抗が低減するので、第2封止樹脂20の放熱性が良好となる。従って、半導体素子28等の回路素子が動作することにより発生した熱が、回路基板14および第2封止樹脂20を経由して良好に外部に放出される。一方、第1封止樹脂18に含まれるフィラーの量を少なくすることにより、樹脂注入の際に硬いフィラーが回路素子や金属細線34に衝突する頻度が少なくなるので、樹脂封止の工程に於ける回路素子の損傷が抑制される。   For example, the amount of filler contained in the second sealing resin 20 may be larger than the amount of filler contained in the first sealing resin 18. Specifically, the ratio of the filler contained in the second sealing resin 20 is 83 wt% or more and 87 wt% or less (for example, 85 wt%), and the ratio of the filler contained in the first sealing resin is 78 wt% or more. 82 wt% or less (for example, 80 wt%). Since the second sealing resin 20 contains a large amount of filler, the thermal resistance is reduced, so that the heat dissipation of the second sealing resin 20 is improved. Therefore, the heat generated by the operation of the circuit element such as the semiconductor element 28 is released to the outside through the circuit board 14 and the second sealing resin 20. On the other hand, by reducing the amount of filler contained in the first sealing resin 18, the frequency with which the hard filler collides with the circuit elements and the fine metal wires 34 during resin injection is reduced. Damage to circuit elements is suppressed.

また、第1封止樹脂18に含まれるフィラーの種類と、第2封止樹脂20に含まれるフィラーの種類を異ならせても良い。例えば、第2封止樹脂20に含まれるフィラーとしてアルミナ(Al)を採用し、第1封止樹脂18に含まれるフィラーとしてシリカ(SiO)を採用しても良い。第2封止樹脂20に含まれるフィラーとして熱伝導性に優れるアルミナを採用することにより、第2封止樹脂20を経由した放熱の効果が向上される。更に、両樹脂にフィラーとしてアルミナおよびシリカが含まれる場合は、第2封止樹脂20に採用されるフィラーにアルミナが含まれる割合を第1封止樹脂18よりも多くしても良い。 Further, the type of filler contained in the first sealing resin 18 and the type of filler contained in the second sealing resin 20 may be different. For example, alumina (Al 2 O 3 ) may be employed as the filler contained in the second sealing resin 20, and silica (SiO 2 ) may be employed as the filler contained in the first sealing resin 18. By adopting alumina having excellent thermal conductivity as the filler contained in the second sealing resin 20, the effect of heat dissipation via the second sealing resin 20 is improved. Furthermore, when both resins contain alumina and silica as fillers, the proportion of alumina contained in the filler employed in the second sealing resin 20 may be greater than that of the first sealing resin 18.

更に、第2封止樹脂20が硬化収縮する量(収縮率)を第1封止樹脂18よりも大きくしても良い。具体的には、第1封止樹脂18の硬化収縮に伴う収縮率は0.4%であり、第2封止樹脂20の収縮率は0.5%である。各樹脂の収縮率は、フィラーの含有率を調整することにより、変化させることができる。これにより、第1封止樹脂18の側面および下面を包み込む第2封止樹脂20の効果収縮に伴う圧縮力が第1封止樹脂18に作用し、両者が境界36にて嵌合する作用が大きくなり剥離が防止される。   Furthermore, the amount (shrinkage rate) by which the second sealing resin 20 cures and shrinks may be larger than that of the first sealing resin 18. Specifically, the shrinkage rate associated with cure shrinkage of the first sealing resin 18 is 0.4%, and the shrinkage rate of the second sealing resin 20 is 0.5%. The shrinkage ratio of each resin can be changed by adjusting the filler content. Thereby, the compressive force accompanying the effective shrinkage of the second sealing resin 20 that wraps around the side surface and the lower surface of the first sealing resin 18 acts on the first sealing resin 18, and both are fitted at the boundary 36. Increases to prevent peeling.

図2を参照して、第1封止樹脂18および第2封止樹脂20の構成を更に説明する。この図は混成集積回路装置10を上方から見た平面図であり、実際には見えない回路基板14および第1封止樹脂18の外縁を点線にて示している。   With reference to FIG. 2, the structure of the 1st sealing resin 18 and the 2nd sealing resin 20 is further demonstrated. This figure is a plan view of the hybrid integrated circuit device 10 as viewed from above, and the outer edges of the circuit board 14 and the first sealing resin 18 that are not actually seen are indicated by dotted lines.

この図を参照して、まず第1封止樹脂18の外縁(側辺)は、回路基板14と第2封止樹脂20の間に配置されている。また、紙面上で左右方向に対向する第1封止樹脂18の側辺の中間部分は、例えば端部よりも2.0〜3.0mm以上内側に配置されており、これにより凹状領域13が形成されている。また、第2封止樹脂20の側面中央部を内側に窪ませた固定部19の一部は、この凹状領域13に配置されている。   With reference to this figure, first, the outer edge (side) of the first sealing resin 18 is disposed between the circuit board 14 and the second sealing resin 20. Further, an intermediate portion of the side of the first sealing resin 18 facing in the left-right direction on the paper surface is disposed, for example, at an inner side of 2.0 to 3.0 mm or more from the end, whereby the concave region 13 is formed. Is formed. In addition, a part of the fixing portion 19 in which the central portion of the side surface of the second sealing resin 20 is recessed is disposed in the concave region 13.

混成集積回路装置10の使用状況下では、固定部19にはネジ等の固定手段が固定されて応力が作用する。また、第1封止樹脂18と第2封止樹脂20との境界部分は異種材料の界面であるので、封止樹脂16の他の部分と比較すると機械的強度が弱い。このことから本形態では、第1封止樹脂18の側面を内側に窪ませて凹状領域13を形成することで、第1封止樹脂18と第2封止樹脂20との界面を固定部19から離間し、固定部19に加えられる応力で界面から両樹脂が剥離することを防止している。更に、固定部19の内側の端部が凹状領域13に配置されるで、固定部19を設けるために第1封止樹脂18を紙面上にて左右方向に過度に拡大させる必要がなく、これにより装置全体が小型化される。   Under the usage condition of the hybrid integrated circuit device 10, a fixing means such as a screw is fixed to the fixing portion 19 and a stress acts. In addition, since the boundary portion between the first sealing resin 18 and the second sealing resin 20 is an interface of different materials, the mechanical strength is weaker than other portions of the sealing resin 16. Therefore, in the present embodiment, the side surface of the first sealing resin 18 is recessed inward to form the concave region 13, whereby the interface between the first sealing resin 18 and the second sealing resin 20 is fixed to the fixing portion 19. The two resins are prevented from being separated from the interface by the stress applied to the fixing portion 19. Furthermore, since the inner end portion of the fixing portion 19 is disposed in the concave region 13, there is no need to excessively enlarge the first sealing resin 18 in the left-right direction on the paper surface in order to provide the fixing portion 19. As a result, the entire apparatus is reduced in size.

また、第1封止樹脂18の各角部の下面には、上記した樹脂突起部12が配置されている。   Further, the resin protrusions 12 described above are disposed on the lower surfaces of the respective corners of the first sealing resin 18.

図3および図4を参照して、次に、第1封止樹脂18の形状を更に説明する。図3(A)は第1封止樹脂18を示す斜視図であり、図3(B)は第1封止樹脂18の角部を拡大して示す斜視図であり、図4(A)は図3(A)のB−B’線での断面図であり、図4(B)は回路基板14を示す平面図である。   Next, the shape of the first sealing resin 18 will be further described with reference to FIGS. 3 and 4. 3A is a perspective view showing the first sealing resin 18, FIG. 3B is an enlarged perspective view showing a corner of the first sealing resin 18, and FIG. FIG. 4 is a cross-sectional view taken along line BB ′ in FIG. 3A, and FIG. 4B is a plan view showing the circuit board 14.

図3(A)および図4(A)を参照して、第1封止樹脂18の4隅は、紙面上左右方向に突出する突出部21を呈すると共に、回路基板14の上面が第1封止樹脂18から露出する露出部25が形成されている。この露出部25は、回路基板14を第1封止樹脂18で樹脂封止する工程にて、金型で回路基板14の上面を押圧固定することで形成される部位である。従って、第1封止樹脂18を形成する工程にて、回路基板14を金型で押圧しなければ、第1封止樹脂18に露出部は形成されない。また、各突出部21の下面には、図1(C)に示した樹脂突起部12が設けられている。   Referring to FIGS. 3A and 4A, the four corners of the first sealing resin 18 exhibit protrusions 21 protruding in the left-right direction on the paper surface, and the upper surface of the circuit board 14 is the first sealing. An exposed portion 25 exposed from the stop resin 18 is formed. The exposed portion 25 is a portion formed by pressing and fixing the upper surface of the circuit board 14 with a mold in the step of resin-sealing the circuit board 14 with the first sealing resin 18. Therefore, in the step of forming the first sealing resin 18, the exposed portion is not formed in the first sealing resin 18 unless the circuit board 14 is pressed with a mold. Moreover, the resin projection part 12 shown in FIG.1 (C) is provided in the lower surface of each protrusion part 21. As shown in FIG.

図3(B)を参照して、突出部21には、露出部25を両側から囲むように、壁部23A、23Bが設けられている。ここで、外側に配置された壁部23Bの高さL12は、内側に配置された壁部23Aの高さL11よりも低く設定されている。即ち、外側の壁部23Bの上面は、内側の壁部23Aの上面よりも下方に配置されている。これにより、樹脂封止の工程にて露出部25が形成される凹状の部分に樹脂が行き渡らずにボイドが発生することが防止される。具体的には、樹脂封止の工程にて露出部25の部分に流入した液状の樹脂は、低い外側の壁部23Bの上方を外側に向かって流動する。これにより、露出部25が設けられた凹状部分に充分に樹脂が行き渡り、ボイドが防止される。この事項は、他の突出部21に関しても同様である。   Referring to FIG. 3B, wall portions 23A and 23B are provided on protruding portion 21 so as to surround exposed portion 25 from both sides. Here, the height L12 of the wall portion 23B disposed on the outer side is set to be lower than the height L11 of the wall portion 23A disposed on the inner side. That is, the upper surface of the outer wall portion 23B is disposed below the upper surface of the inner wall portion 23A. This prevents the resin from reaching the concave portion where the exposed portion 25 is formed in the resin sealing step and generating voids. Specifically, the liquid resin that has flowed into the exposed portion 25 in the resin sealing step flows outwardly above the lower outer wall portion 23B. Thereby, resin spreads enough to the concave part in which the exposed part 25 was provided, and a void is prevented. The same applies to the other protrusions 21.

図4(B)を参照して、第1封止樹脂18から回路基板14の上面が露出する露出部25は、回路基板14の4隅に設けられる。具体的には、露出部25は、回路基板14の端部から半径5.0mm〜10.0mm以内の領域に設けられる。この角部の領域は、プレス加工やダイシング加工により回路基板14の上面を被覆する絶縁層26にクラックが生じている場合が多いので、導電パターン22や半導体素子28等の回路素子は配置されていない。このことから、この角部の回路基板14の上面が露出部25として第1封止樹脂18から外部に露出しても、回路基板14の上面に組み込まれる混成集積回路には悪影響は及ばない。   With reference to FIG. 4B, exposed portions 25 where the upper surface of the circuit board 14 is exposed from the first sealing resin 18 are provided at the four corners of the circuit board 14. Specifically, the exposed portion 25 is provided in an area within a radius of 5.0 mm to 10.0 mm from the end of the circuit board 14. In this corner area, the insulating layer 26 covering the upper surface of the circuit board 14 is often cracked by pressing or dicing, so that circuit elements such as the conductive pattern 22 and the semiconductor element 28 are arranged. Absent. Therefore, even if the upper surface of the corner circuit board 14 is exposed to the outside as the exposed portion 25 from the first sealing resin 18, there is no adverse effect on the hybrid integrated circuit incorporated on the upper surface of the circuit board 14.

上記したように、本形態では、回路基板14の各面および回路素子を封止樹脂16により被覆し、この封止樹脂16を第1封止樹脂18および第2封止樹脂20から構成している。このことから、第1封止樹脂18と第2封止樹脂20の境界36(図1(C))が封止樹脂16の内部に存在することになる。従って、両樹脂の境界36に於ける密着力が小さいと、使用状況下に於いて境界36を経由して外部から水分が侵入する恐れがある。   As described above, in this embodiment, each surface of the circuit board 14 and the circuit element are covered with the sealing resin 16, and the sealing resin 16 includes the first sealing resin 18 and the second sealing resin 20. Yes. Therefore, the boundary 36 (FIG. 1C) between the first sealing resin 18 and the second sealing resin 20 exists inside the sealing resin 16. Therefore, if the adhesive force at the boundary 36 between the two resins is small, moisture may enter from the outside via the boundary 36 under the usage conditions.

本形態では、図1(C)を参照して、第1封止樹脂18の下面を部分的に下方に突起させて樹脂突起部12を形成し、この樹脂突起部12の側面を第2封止樹脂20で被覆している。これにより、第1封止樹脂18の樹脂突起部12が第2封止樹脂20に埋め込まれ、第1封止樹脂18と第2封止樹脂20との密着強度が向上される。また、図2を参照して、この樹脂突起部12は、回路基板14の4隅に対応して4箇所設けられているので、各隅部にて樹脂突起部12による密着の効果が得られる。   In this embodiment, referring to FIG. 1C, the lower surface of the first sealing resin 18 is partially protruded downward to form the resin protruding portion 12, and the side surface of the resin protruding portion 12 is second sealed. Covered with a stop resin 20. Thereby, the resin protrusion 12 of the first sealing resin 18 is embedded in the second sealing resin 20, and the adhesion strength between the first sealing resin 18 and the second sealing resin 20 is improved. Referring to FIG. 2, since the resin protrusions 12 are provided at four locations corresponding to the four corners of the circuit board 14, the effect of adhesion by the resin protrusions 12 can be obtained at each corner. .

更に本形態では、図1(C)を参照して、第1封止樹脂18の側面(境界36)は、下部が上部よりも外側に広がる傾斜面と成っている。これにより、境界36にて第1封止樹脂18と第2封止樹脂20との嵌合が強化されてアンカー効果が発生し、両樹脂の剥離が防止される。   Further, in the present embodiment, referring to FIG. 1C, the side surface (boundary 36) of the first sealing resin 18 is an inclined surface in which the lower part extends outward from the upper part. Thereby, fitting with the 1st sealing resin 18 and the 2nd sealing resin 20 is strengthened in the boundary 36, an anchor effect occurs, and exfoliation of both resin is prevented.

また、境界36における第1封止樹脂18と第2封止樹脂20との嵌合作用をより大きくするために、第1封止樹脂18の表面の粗度を一定以上にしても良い。例えば、第1封止樹脂18の表面の粗度は、13.0μRZ以上15.0μRZ以下が好適である。これは、樹脂封止の工程にて、第1封止樹脂18を成形するモールド金型の内壁を、同様の粗度を有する面とすることにより実現される。第1封止樹脂18の表面の粗度を13μRZ以上とすることにより、境界36にて、第1封止樹脂18の表面に第2封止樹脂20が良好に嵌合する。また、第1封止樹脂18の表面の粗度を15μRZ以下とすることで、第1封止樹脂18を樹脂成形する際に、モールド金型から第1封止樹脂18を良好に離型させることができる。   Further, in order to increase the fitting action between the first sealing resin 18 and the second sealing resin 20 at the boundary 36, the roughness of the surface of the first sealing resin 18 may be set to a certain level or more. For example, the roughness of the surface of the first sealing resin 18 is preferably 13.0 μRZ or more and 15.0 μRZ or less. This is realized by making the inner wall of the mold for molding the first sealing resin 18 into a surface having the same roughness in the resin sealing step. By setting the roughness of the surface of the first sealing resin 18 to 13 μRZ or more, the second sealing resin 20 fits well to the surface of the first sealing resin 18 at the boundary 36. In addition, by setting the surface roughness of the first sealing resin 18 to 15 μRZ or less, the first sealing resin 18 can be satisfactorily released from the mold when the first sealing resin 18 is resin-molded. be able to.

図5から図6を参照して、次に、上記した構成の混成集積回路装置の製造方法を説明する。図5は上記した第1封止樹脂18を形成する1回目のトランスファーモールドを示し、図6は第2封止樹脂20を形成する2回目のトランスファーモールドを示す。   Next, a method for manufacturing a hybrid integrated circuit device having the above-described configuration will be described with reference to FIGS. FIG. 5 shows a first transfer mold for forming the first sealing resin 18 described above, and FIG. 6 shows a second transfer mold for forming the second sealing resin 20.

図5を参照して、まず、第1封止樹脂18で回路基板14を被覆する工程を説明する。図5(A)は本工程で製造される第1封止樹脂18を示す斜視図であり、図5(B)および図5(C)はトランスファーモールドを行う本工程を示す断面図である。ここで、図5(B)の断面図は図5(A)のB−B’線に対応し、図5(C)の断面図は図5(A)のC−C’線に対応している。   With reference to FIG. 5, first, a process of covering the circuit board 14 with the first sealing resin 18 will be described. FIG. 5A is a perspective view showing the first sealing resin 18 manufactured in this step, and FIGS. 5B and 5C are cross-sectional views showing this step in which transfer molding is performed. Here, the cross-sectional view in FIG. 5B corresponds to the line BB ′ in FIG. 5A, and the cross-sectional view in FIG. 5C corresponds to the line CC ′ in FIG. ing.

図5(B)を参照して、まず、半導体素子等の回路素子が上面に組み込まれた回路基板14を金型27に収納する。具体的には、回路基板14の上面に半導体素子等の回路素子を固着し、この回路素子と導電パターンとを電気的に接続する。更に、回路基板14の周辺部に配置されたパッドにリード24を固着する。その後、下金型31に回路基板14を収納して下金型31に上金型29を当接させることで、両金型の間隙として形成されるキャビティ39に回路基板14が収納される。また、リード24は上下方向から上金型29および下金型31により挟持されることで固定され、これによりキャビティ39の内部に於ける回路基板14の位置が厚み方向および左右方向に対して固定される。更にまた、金型27でリード24を狭持することにより回路基板14の下面が下金型31の内壁に当接し、これにより本工程では回路基板14の下面が第1封止樹脂18で覆われず露出することに成る。   Referring to FIG. 5B, first, a circuit board 14 having a circuit element such as a semiconductor element incorporated on its upper surface is housed in a mold 27. Specifically, a circuit element such as a semiconductor element is fixed to the upper surface of the circuit board 14, and the circuit element and the conductive pattern are electrically connected. Further, the leads 24 are fixed to the pads arranged around the circuit board 14. Thereafter, the circuit board 14 is housed in the lower mold 31 and the upper mold 29 is brought into contact with the lower mold 31 so that the circuit board 14 is housed in the cavity 39 formed as a gap between the two molds. The lead 24 is fixed by being sandwiched between the upper die 29 and the lower die 31 from above and below, whereby the position of the circuit board 14 in the cavity 39 is fixed in the thickness direction and the left-right direction. Is done. Furthermore, the lower surface of the circuit board 14 is brought into contact with the inner wall of the lower mold 31 by holding the leads 24 with the mold 27, whereby the lower surface of the circuit board 14 is covered with the first sealing resin 18 in this step. It will be exposed.

次に、図5(C)を参照して、加熱されることで液状または半固形の状態となった第1封止樹脂18を、キャビティ39に注入する。本形態では、図5(A)および図5(C)を参照して、リード24が導出しない側辺にゲート42を設け、ゲート42に対向する位置にエアベント44を設けている。従って、ゲート42から第1封止樹脂18を注入するに従い、キャビティ39内部の空気はエアベント44を経由して外部に放出される。   Next, with reference to FIG. 5C, the first sealing resin 18 that has been heated to be in a liquid or semi-solid state is injected into the cavity 39. In this embodiment, referring to FIGS. 5A and 5C, a gate 42 is provided on the side where the lead 24 is not led out, and an air vent 44 is provided at a position facing the gate 42. Therefore, as the first sealing resin 18 is injected from the gate 42, the air inside the cavity 39 is released to the outside via the air vent 44.

キャビティ39の全域に第1封止樹脂18が注入されることで、回路基板14の側面および上面、半導体素子等の回路素子が第1封止樹脂18により樹脂封止される。一方、回路基板14の下面は下金型31の内壁に当接しているので第1封止樹脂18では基本的に被覆されない。しかしながら、回路基板14の下面と下金型31の内壁との間に間隙がある場合は、この間隙に進入した第1封止樹脂18から成る薄い樹脂膜により回路基板14の下面が被覆される。   By injecting the first sealing resin 18 over the entire area of the cavity 39, the side and top surfaces of the circuit board 14 and circuit elements such as semiconductor elements are resin-sealed with the first sealing resin 18. On the other hand, since the lower surface of the circuit board 14 is in contact with the inner wall of the lower mold 31, it is basically not covered with the first sealing resin 18. However, when there is a gap between the lower surface of the circuit board 14 and the inner wall of the lower mold 31, the lower surface of the circuit board 14 is covered with a thin resin film made of the first sealing resin 18 that has entered the gap. .

キャビティ39に注入された第1封止樹脂18が加熱硬化したら、上金型29と下金型31とを離型し、第1封止樹脂18を金型27から取り出す。本工程では、上金型29に円筒状の孔部を設け、この孔部にイジェクトピン38が収納されている。イジェクトピン38の下面は、キャビティ39に第1封止樹脂18を封入する間は上金型29の内壁と同一平面上に位置し、第1封止樹脂18が硬化した後に金型27から第1封止樹脂18を取り出す際に、下方に移動する。これにより、成形された第1封止樹脂18がイジェクトピン38により押し出されて離型される。イジェクトピン38は、上金型29に4つ設けられ、これに対応して第1封止樹脂18の上面には、押圧痕としての当接部40が設けられる(図5(A)参照)。   When the first sealing resin 18 injected into the cavity 39 is heated and cured, the upper mold 29 and the lower mold 31 are released, and the first sealing resin 18 is taken out from the mold 27. In this step, a cylindrical hole is provided in the upper mold 29, and the eject pin 38 is accommodated in this hole. The lower surface of the eject pin 38 is positioned on the same plane as the inner wall of the upper mold 29 while the first sealing resin 18 is sealed in the cavity 39. After the first sealing resin 18 is cured, When the 1 sealing resin 18 is taken out, it moves downward. As a result, the molded first sealing resin 18 is pushed out by the eject pin 38 and released. Four eject pins 38 are provided on the upper mold 29, and correspondingly, a contact portion 40 as a press mark is provided on the upper surface of the first sealing resin 18 (see FIG. 5A). .

図5(B)を参照して、リード24が導出される側辺では、上金型29の側面は下部が上部よりも外側に広がる傾斜面であり、下金型31の側面は上部が下部よりも外側に広がる傾斜面である。両金型の側面がこの様な形状を呈することにより、キャビティ39で成形された第1封止樹脂を、両金型の内壁から容易に離型することができる。   Referring to FIG. 5B, on the side where the lead 24 is led out, the side surface of the upper mold 29 is an inclined surface in which the lower part extends outward from the upper part, and the side surface of the lower mold 31 is lower at the upper part. It is an inclined surface that spreads outward. Since the side surfaces of both molds have such a shape, the first sealing resin molded in the cavity 39 can be easily released from the inner walls of both molds.

一方、図5(C)を参照して、リード24が導出しない側辺では、上金型29の側面は下部が上部よりも外側に傾斜する傾斜面であり、下金型31は側面を有さない。このようにすることで、成形される第1封止樹脂18の側面が一様に傾斜する傾斜面と成り、後に形成される第2封止樹脂とのアンカー効果が得られる。   On the other hand, referring to FIG. 5C, on the side where the lead 24 is not led out, the side surface of the upper mold 29 is an inclined surface in which the lower part is inclined outward from the upper part, and the lower mold 31 has a side surface. No. By doing in this way, the side surface of the 1st sealing resin 18 shape | molded becomes an inclined surface which inclines uniformly, and the anchor effect with the 2nd sealing resin formed later is acquired.

図5(C)を参照して、本工程では、回路基板14の周辺部にて下金型31の内壁を部分的に窪ませた凹部76を設けている。本工程にてこの凹部76に第1封止樹脂18が注入されることで、図4(A)に示す樹脂突起部12が形成される。この樹脂突起部12は、次工程にて回路基板14のクリアランスを確保する。   Referring to FIG. 5C, in this step, a recess 76 is provided in which the inner wall of the lower mold 31 is partially recessed at the periphery of the circuit board 14. By injecting the first sealing resin 18 into the recess 76 in this step, the resin protrusion 12 shown in FIG. 4A is formed. The resin protrusion 12 ensures the clearance of the circuit board 14 in the next process.

更に本工程では、上金型29の内壁の一部を内側に突出させて押圧部41を設け、この押圧部41で回路基板14の周辺端部を押圧しても良い。具体的には、図5(A)に示した露出部25に対応する箇所および形状で、回路基板14の上面の周端部を上方から押圧している。これにより、回路基板14は厚み方向に固定されて樹脂封止時の移動が防止される。更には、押圧部41の押圧力により回路基板14の下面が下金型31の側壁に密着するので、回路基板14の下面に第1封止樹脂18が侵入することが抑制される。   Further, in this step, a pressing portion 41 may be provided by projecting a part of the inner wall of the upper mold 29 inward, and the peripheral end portion of the circuit board 14 may be pressed by the pressing portion 41. Specifically, the peripheral end portion of the upper surface of the circuit board 14 is pressed from above at a location and shape corresponding to the exposed portion 25 shown in FIG. Thereby, the circuit board 14 is fixed in the thickness direction, and movement during resin sealing is prevented. Furthermore, since the lower surface of the circuit board 14 comes into close contact with the side wall of the lower mold 31 by the pressing force of the pressing portion 41, the first sealing resin 18 is prevented from entering the lower surface of the circuit board 14.

また、本工程で用いる金型27の内壁は粗面形状と成っている。具体的には、金型27の内壁は、第1封止樹脂18の表面の粗度が13.0μRZ以上15.0μRZ以下と成るような形状を呈している。この範囲であれば、第1金型27の内壁から容易に第1封止樹脂18を離型できる。   Further, the inner wall of the mold 27 used in this step has a rough surface shape. Specifically, the inner wall of the mold 27 has a shape such that the surface roughness of the first sealing resin 18 is 13.0 μRZ or more and 15.0 μRZ or less. Within this range, the first sealing resin 18 can be easily released from the inner wall of the first mold 27.

上記工程により、図5(A)に示す形状の第1封止樹脂18が形成される。図1を参照して上記したように、第1封止樹脂18のリード24が導出する側面は、リード24が導出する中間部分が外側に向かって突出する傾斜面である。一方、リード24が導出しない第1封止樹脂18の側面は上部が内側に傾く一様な傾斜面であり、これにより次工程で形成される第2封止樹脂とのアンカー効果が発生する。更に、第1封止樹脂18の上面は平坦面であり、これにより次工程にて金型内壁に安定して第1封止樹脂の上面全域を当接できる。   Through the above process, the first sealing resin 18 having the shape shown in FIG. 5A is formed. As described above with reference to FIG. 1, the side surface of the first sealing resin 18 from which the lead 24 is led out is an inclined surface from which an intermediate portion from which the lead 24 leads out projects outward. On the other hand, the side surface of the first sealing resin 18 from which the lead 24 is not led out is a uniform inclined surface with the upper portion inclined inward, thereby generating an anchor effect with the second sealing resin formed in the next step. Furthermore, the upper surface of the first sealing resin 18 is a flat surface, which allows the entire upper surface of the first sealing resin to be in contact with the inner wall of the mold stably in the next step.

図6を参照して、次に、2回目のトランスファーモールドを行い、上記工程にて形成された第1封止樹脂18と回路基板14とを第2封止樹脂で被覆する。図6(A)は本工程で製造される第2封止樹脂20を示す斜視図であり、図6(B)および図6(C)は本工程を示す断面図である。ここで、図6(B)は図6(A)のB−B’線に対応する断面図であり、図6(C)は図6(A)のC−C’線に対応する断面図である。   Referring to FIG. 6, the second transfer molding is then performed to cover the first sealing resin 18 and the circuit board 14 formed in the above process with the second sealing resin. FIG. 6A is a perspective view showing the second sealing resin 20 manufactured in this step, and FIG. 6B and FIG. 6C are cross-sectional views showing this step. 6B is a cross-sectional view corresponding to the line BB ′ in FIG. 6A, and FIG. 6C is a cross-sectional view corresponding to the line CC ′ in FIG. 6A. It is.

本工程では、最初に、上金型52および下金型54から成る金型50を用意する。金型50のキャビティ56は、先工程で用いた金型27のキャビティ39よりも若干大きく形成され、その内壁形状は図6(A)に示す樹脂部分の形状と同様である。   In this step, first, a mold 50 including an upper mold 52 and a lower mold 54 is prepared. The cavity 56 of the mold 50 is formed slightly larger than the cavity 39 of the mold 27 used in the previous step, and the inner wall shape is the same as the shape of the resin portion shown in FIG.

具体的な封止方法は、先ず、第1封止樹脂18で樹脂封止された回路基板14を、下金型54に配置し、下金型54に上金型52を当接させることで形成されるキャビティ56の内部に回路基板14を収納する。また、リード24が上金型52および下金型54で挟持されることにより、キャビティ56の内部に於ける回路基板14の位置が固定される。   A specific sealing method is as follows. First, the circuit board 14 that is resin-sealed with the first sealing resin 18 is disposed in the lower mold 54, and the upper mold 52 is brought into contact with the lower mold 54. The circuit board 14 is accommodated in the cavity 56 to be formed. Further, the position of the circuit board 14 inside the cavity 56 is fixed by sandwiching the lead 24 between the upper mold 52 and the lower mold 54.

図6(B)に示す断面では、上金型52の側面は下部が外側に広がる傾斜面であり、下金型54の側面は上部が外側に広がる傾斜面である。これにより、先回と同様に、本工程で成形される第2封止樹脂20を金型50の内壁から容易に離型できる。   In the cross section shown in FIG. 6B, the side surface of the upper mold 52 is an inclined surface whose lower part extends outward, and the side surface of the lower mold 54 is an inclined surface whose upper part extends outward. Thereby, the 2nd sealing resin 20 shape | molded by this process can be easily released from the inner wall of the metal mold | die 50 similarly to last time.

また、この断面では、回路基板14の下面と下金型54の内壁との距離L1は、第1封止樹脂18の側面と下金型54および上金型52の側壁との距離L2と、同様である。具体的には、L1およびL2の距離は、例えば0.1mm以上0.3mm以下の範囲である。このようにすることで、キャビティ56に注入された第2封止樹脂20が、回路基板14の下方および第1封止樹脂18の側方に一様に充填され、ボイドが抑制される。   In this cross section, the distance L1 between the lower surface of the circuit board 14 and the inner wall of the lower mold 54 is the distance L2 between the side surface of the first sealing resin 18 and the side walls of the lower mold 54 and the upper mold 52. It is the same. Specifically, the distance between L1 and L2 is, for example, in a range from 0.1 mm to 0.3 mm. By doing in this way, the 2nd sealing resin 20 inject | poured into the cavity 56 is uniformly filled under the circuit board 14 and the side of the 1st sealing resin 18, and a void is suppressed.

本工程では、図6(C)を参照して、金型50で第1封止樹脂18を押圧することによりキャビティ56の内部に於ける第1封止樹脂18の位置を強固に固定している。具体的には、平坦な第1封止樹脂18の上面全域が上金型52の内壁に当接し、第1封止樹脂18の下面に設けた樹脂突起部12が下金型54の内壁に当接している。これにより、回路基板14の下面は、樹脂突起部12の厚み(L1)で下金型54の内壁と離間される。   In this step, referring to FIG. 6C, the position of the first sealing resin 18 inside the cavity 56 is firmly fixed by pressing the first sealing resin 18 with the mold 50. Yes. Specifically, the entire upper surface of the flat first sealing resin 18 contacts the inner wall of the upper mold 52, and the resin protrusion 12 provided on the lower surface of the first sealing resin 18 is formed on the inner wall of the lower mold 54. It is in contact. As a result, the lower surface of the circuit board 14 is separated from the inner wall of the lower mold 54 by the thickness (L1) of the resin protrusion 12.

次に、図6(C)を参照して、液状の第2封止樹脂20をゲート58からキャビティ56に注入する。注入された第2封止樹脂20は、先ず第1封止樹脂の左側の領域56Aに充填される。第2封止樹脂20が領域56Aに充填された後は、回路基板14の下面と下金型54の内壁との間の狭い間隙に第2封止樹脂20が充填される。これと同時に図6(B)を参照して、第1封止樹脂18の側面と下金型54および上金型52の側壁との間の間隙にも第2封止樹脂20が充填される。その後、図6(C)を参照して、紙面上にて第1封止樹脂18の右側の領域56Bに第2封止樹脂20が充填されると、本工程の樹脂充填が完了する。また、第2封止樹脂20の充填に伴い、キャビティ56の空気はエアベント60を経由して外部に放出される。   Next, referring to FIG. 6C, the liquid second sealing resin 20 is injected from the gate 58 into the cavity 56. The injected second sealing resin 20 is first filled in the region 56A on the left side of the first sealing resin. After the second sealing resin 20 is filled in the region 56 </ b> A, the second sealing resin 20 is filled in a narrow gap between the lower surface of the circuit board 14 and the inner wall of the lower mold 54. At the same time, referring to FIG. 6B, the second sealing resin 20 is also filled in the gap between the side surface of the first sealing resin 18 and the side walls of the lower mold 54 and the upper mold 52. . Thereafter, referring to FIG. 6C, when the second sealing resin 20 is filled in the region 56B on the right side of the first sealing resin 18 on the paper surface, the resin filling in this step is completed. Further, as the second sealing resin 20 is filled, the air in the cavity 56 is discharged to the outside via the air vent 60.

本工程では、上記したように、図6(C)に示す回路基板14の下方の間隙と、図6(B)に示す第1封止樹脂18の側方の間隙の幅が略同一に設定されている。従って、両領域に満遍なく第2封止樹脂20が充填されるので、回路基板14の下方の間隙が例えば0.2mm程度に狭く設定されても、この領域にボイド無く第2封止樹脂20を充填させることが可能となる。   In this step, as described above, the gap below the circuit board 14 shown in FIG. 6C and the width of the gap on the side of the first sealing resin 18 shown in FIG. 6B are set to be substantially the same. Has been. Accordingly, since the second sealing resin 20 is uniformly filled in both regions, even if the gap below the circuit board 14 is set to be narrow, for example, about 0.2 mm, the second sealing resin 20 is not voided in this region. It can be filled.

更に、先工程と同様に、本工程で用いる上金型52にもイジェクトピン62が設けられており、第2封止樹脂20の充填が終了した後に、第1封止樹脂18の上面をイジェクトピン62で下方に押圧することにより、第2封止樹脂20で樹脂封止された回路基板14を金型50から取り出す。   Further, as in the previous step, the upper mold 52 used in this step is also provided with an eject pin 62, and after the filling of the second sealing resin 20 is completed, the upper surface of the first sealing resin 18 is ejected. The circuit board 14 resin-sealed with the second sealing resin 20 is taken out from the mold 50 by pressing downward with the pins 62.

10 混成集積回路装置
12 樹脂突起部
13 凹状領域
14 回路基板
16 封止樹脂
18 第1封止樹脂
19 固定部
20 第2封止樹脂
21 突出部
22 導電パターン
23A,23B壁部
24 リード
25 露出部
26 絶縁層
27 金型
28 半導体素子
29 上金型
30 チップ素子
31 下金型
34 金属細線
36 境界
38 イジェクトピン
39 キャビティ
40 当接部
41 押圧部
42 ゲート
44 エアベント
50 金型
52 上金型
54 下金型
56 キャビティ
56A,56B領域
58 ゲート
60 エアベント
62 イジェクトピン
DESCRIPTION OF SYMBOLS 10 Hybrid integrated circuit device 12 Resin protrusion part 13 Concave area 14 Circuit board 16 Sealing resin 18 1st sealing resin 19 Fixing part 20 2nd sealing resin 21 Protrusion part 22 Conductive pattern 23A, 23B Wall part 24 Lead 25 Exposed part 26 Insulating layer 27 Mold 28 Semiconductor element 29 Upper mold 30 Chip element 31 Lower mold 34 Metal wire 36 Boundary 38 Eject pin 39 Cavity 40 Abutting part 41 Pressing part 42 Gate 44 Air vent 50 Mold 52 Upper mold 54 Below Mold 56 Cavity 56A, 56B area 58 Gate 60 Air vent 62 Eject pin

Claims (11)

回路基板と、
前記回路基板の上面に配置された回路素子と、
前記回路素子、前記回路基板の上面および側面を被覆する第1封止樹脂と、
前記第1封止樹脂の下面および側面を被覆する第2封止樹脂と、を備え、
前記第1封止樹脂の下面を部分的に下方に突起させた樹脂突起部の側面を前記第2封止樹脂により被覆することを特徴とする回路装置。
A circuit board;
Circuit elements disposed on an upper surface of the circuit board;
A first sealing resin covering the circuit element, the upper surface and the side surface of the circuit board;
A second sealing resin that covers a lower surface and a side surface of the first sealing resin,
A circuit device characterized in that the second sealing resin covers a side surface of a resin protruding portion in which a lower surface of the first sealing resin is partially protruded downward.
前記樹脂突起部は、前記回路基板の4隅付近に4個設けられることを特徴とする請求項1に記載の回路装置。   The circuit device according to claim 1, wherein four resin protrusions are provided near four corners of the circuit board. 前記樹脂突起部は、前記回路基板から離間して配置されることを特徴とする請求項1または請求項2に記載の回路装置。   The circuit device according to claim 1, wherein the resin protrusion is disposed apart from the circuit board. 前記第1封止樹脂の対向する2つの側面は、上部が下部よりも内側に位置する傾斜面であることを特徴とする請求項1から請求項3の何れかに記載の回路装置。   4. The circuit device according to claim 1, wherein two opposing side surfaces of the first sealing resin are inclined surfaces in which an upper portion is positioned inside a lower portion. 5. 前記第1封止樹脂の対向する他の2つの側面は、中間部分が外側に突出する傾斜面であることを特徴とする請求項4に記載の回路装置。   5. The circuit device according to claim 4, wherein the other two side surfaces of the first sealing resin which are opposed to each other are inclined surfaces whose intermediate portions protrude outward. 前記第2封止樹脂に被覆される前記第1封止樹脂の表面の粗度は13.0μRZ以上であることを特徴とする請求項1から請求項5の何れかに記載の回路装置。   6. The circuit device according to claim 1, wherein a roughness of a surface of the first sealing resin covered with the second sealing resin is 13.0 μRZ or more. 前記第2封止樹脂の硬化収縮に伴う収縮率は、前記第1封止樹脂の硬化収縮に伴う収縮率よりも大きいことを特徴とする請求項1から請求項6の何れかに記載の回路装置。   7. The circuit according to claim 1, wherein a shrinkage rate associated with cure shrinkage of the second sealing resin is greater than a shrinkage rate associated with cure shrinkage of the first sealing resin. 8. apparatus. 前記第2封止樹脂がアルミナを含む割合は、前記第1封止樹脂がアルミナを含む割合よりも大きいことを特徴とする請求項1から請求項7の何れかに記載の回路装置。   8. The circuit device according to claim 1, wherein a ratio of the second sealing resin containing alumina is larger than a ratio of the first sealing resin containing alumina. 前記第2封止樹脂は、前記第1封止樹脂よりも熱抵抗が低いことを特徴とする請求項1から請求項8の何れかに記載の回路装置。   The circuit device according to claim 1, wherein the second sealing resin has a lower thermal resistance than the first sealing resin. 前記回路基板の下面は前記第1封止樹脂から露出して前記第2封止樹脂で被覆されることを特徴とする請求項1から請求項9の何れかに記載の回路装置。   10. The circuit device according to claim 1, wherein a lower surface of the circuit board is exposed from the first sealing resin and is covered with the second sealing resin. 11. 前記第1封止樹脂の上面は前記第2封止樹脂から露出することを特徴とする請求項1から請求項10の何れかに記載の回路装置。
The circuit device according to any one of claims 1 to 10, wherein an upper surface of the first sealing resin is exposed from the second sealing resin.
JP2011246252A 2011-11-10 2011-11-10 Circuit device Pending JP2013105759A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011246252A JP2013105759A (en) 2011-11-10 2011-11-10 Circuit device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011246252A JP2013105759A (en) 2011-11-10 2011-11-10 Circuit device

Publications (1)

Publication Number Publication Date
JP2013105759A true JP2013105759A (en) 2013-05-30

Family

ID=48625123

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011246252A Pending JP2013105759A (en) 2011-11-10 2011-11-10 Circuit device

Country Status (1)

Country Link
JP (1) JP2013105759A (en)

Similar Documents

Publication Publication Date Title
KR101326406B1 (en) Circuit apparatus and method of manufacturing the same
US8481367B2 (en) Method of manufacturing circuit device
JP5563917B2 (en) Circuit device and manufacturing method thereof
JP6266168B2 (en) Semiconductor device
US10312178B2 (en) Semiconductor device
JP2009081281A (en) Circuit device
JP5308108B2 (en) Circuit device manufacturing method
US11152275B2 (en) Semiconductor device and method for manufacturing semiconductor device
JP2013105759A (en) Circuit device
WO2013061603A1 (en) Circuit device manufacturing method
WO2013076932A1 (en) Production method for circuit device
JP2013105758A (en) Circuit device and manufacturing method thereof
JP2013004848A (en) Semiconductor device and manufacturing method of the same
JP5607447B2 (en) Circuit equipment
JP5377733B2 (en) Power semiconductor device
JP2010010568A (en) Circuit device
JP2008112928A (en) Method for manufacturing circuit device
JPS62219642A (en) Resin package type electronic part
JP2013120914A (en) Manufacturing method of circuit device

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20130927