JP2013105759A - Circuit device - Google Patents
Circuit device Download PDFInfo
- Publication number
- JP2013105759A JP2013105759A JP2011246252A JP2011246252A JP2013105759A JP 2013105759 A JP2013105759 A JP 2013105759A JP 2011246252 A JP2011246252 A JP 2011246252A JP 2011246252 A JP2011246252 A JP 2011246252A JP 2013105759 A JP2013105759 A JP 2013105759A
- Authority
- JP
- Japan
- Prior art keywords
- sealing resin
- resin
- circuit board
- circuit
- sealing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
Abstract
Description
本発明は、上面に回路素子が組み込まれた回路基板が樹脂封止された回路装置に関する。 The present invention relates to a circuit device in which a circuit board having a circuit element incorporated on an upper surface is sealed with a resin.
トランジスタやチップ素子から成る混成集積回路が上面に組み込まれた回路基板を封止する方法としては、ケース材を用いた封止方法と、樹脂により樹脂封止する方法が有る。 As a method for sealing a circuit board in which a hybrid integrated circuit including transistors and chip elements is incorporated on the upper surface, there are a sealing method using a case material and a resin sealing method using a resin.
ケース材を用いた場合では、中空部を備えた蓋状のケース材を回路基板に嵌合させることで、回路基板の上面に形成された混成集積回路を、ケース材の中空部に収納する。 In the case of using the case material, the hybrid integrated circuit formed on the upper surface of the circuit board is accommodated in the hollow part of the case material by fitting the lid-like case material provided with the hollow part to the circuit board.
樹脂封止が採用された場合は、金型を用いた射出成形により回路基板の上面に形成された混成集積回路が被覆される。図7(A)を参照して、樹脂封止された混成集積回路装置100の構成を説明する。混成集積回路100では、先ず、アルミニウム等の金属から成る回路基板101の上面が全面的に絶縁層102により被覆されている。そして、絶縁層102の上面に形成された導電パターン103に回路素子が接続されて所定の混成集積回路が構成されている。回路基板101の上面に配置される素子としては、金属細線107により接続された半導体素子105Aとチップ素子105Bが図示されている。回路基板101の端部では、パッド状の導電パターン103にリード104が固着されている。封止樹脂106は熱可塑性樹脂であり、回路基板101の上面、側面および下面を被覆している。 When resin sealing is employed, the hybrid integrated circuit formed on the upper surface of the circuit board is covered by injection molding using a mold. With reference to FIG. 7A, a structure of the resin-encapsulated hybrid integrated circuit device 100 will be described. In the hybrid integrated circuit 100, first, the upper surface of the circuit board 101 made of a metal such as aluminum is entirely covered with the insulating layer 102. A circuit element is connected to the conductive pattern 103 formed on the upper surface of the insulating layer 102 to constitute a predetermined hybrid integrated circuit. As elements disposed on the upper surface of the circuit board 101, a semiconductor element 105A and a chip element 105B connected by a thin metal wire 107 are illustrated. A lead 104 is fixed to the pad-like conductive pattern 103 at the end of the circuit board 101. The sealing resin 106 is a thermoplastic resin, and covers the upper surface, side surface, and lower surface of the circuit board 101.
上記した混成集積回路装置100の製造方法を、図7(B)を参照して説明する(下記特許文献1)。ここでは、支持部材110により回路基板101を下面から支持した状態でインジェクションモールドを行っている。具体的には、支持部材110は熱可塑性樹脂から成り、内側の面は回路基板101の下面および側面の一部に当接するサイズである。また、支持部材110の外側の面は金型112の内壁下面および側面に接触する大きさとなっている。従って、支持部材110により支持された状態の回路基板101を金型112のキャビティ114に収納させると、回路基板101の下面と金型112の内壁下面との間隙に支持部材110が位置する。この状態で、熱可塑性樹脂をキャビティ114に注入することにより、回路基板101の樹脂封止が行われる。この方法によると、回路基板101の下面と金型112の内壁下面との間隙には支持部材110が位置しており、この間隙に液状の樹脂を注入する必要がないので、回路基板101の下面が部分的に被覆されないことによるボイドの発生が防止される。また、樹脂封止時の注入圧から金属細線等を保護するために、回路素子が被覆されるように回路基板101の上面にポッティング樹脂120が形成されている。 A method for manufacturing the hybrid integrated circuit device 100 will be described with reference to FIG. 7B (Patent Document 1 below). Here, the injection molding is performed with the support member 110 supporting the circuit board 101 from the lower surface. Specifically, the support member 110 is made of a thermoplastic resin, and the inner surface has a size that contacts the lower surface and part of the side surface of the circuit board 101. Further, the outer surface of the support member 110 is in contact with the inner wall lower surface and side surfaces of the mold 112. Therefore, when the circuit board 101 supported by the support member 110 is stored in the cavity 114 of the mold 112, the support member 110 is positioned in the gap between the lower surface of the circuit board 101 and the lower surface of the inner wall of the mold 112. In this state, the circuit board 101 is resin-sealed by injecting a thermoplastic resin into the cavity 114. According to this method, the support member 110 is located in the gap between the lower surface of the circuit board 101 and the lower surface of the inner wall of the mold 112, and it is not necessary to inject liquid resin into the gap. The generation of voids due to the fact that is not partially covered is prevented. In addition, a potting resin 120 is formed on the upper surface of the circuit board 101 so as to cover the circuit elements in order to protect the fine metal wires and the like from the injection pressure during resin sealing.
しかしながら、上記した製造方法では、回路基板101は、キャビティ114に注入される封止樹脂と、支持部材110から構成されるので、両者の界面が封止樹脂に残存してしまうおそれがある。この界面に於ける両樹脂の密着性が弱い場合、界面を経由して装置内部に水分が進入し、回路基板101が外部とショートする恐れがある。 However, in the above-described manufacturing method, the circuit board 101 is composed of the sealing resin injected into the cavity 114 and the support member 110, so that the interface between the two may remain in the sealing resin. If the adhesiveness between the two resins at this interface is weak, moisture may enter the apparatus via the interface and the circuit board 101 may be short-circuited with the outside.
本発明は上記した問題点を鑑みて成されたものであり、本発明の目的は、耐湿性が確保された複数の樹脂材料で回路基板および回路素子が樹脂封止された回路装置を提供することにある。 The present invention has been made in view of the above-described problems, and an object of the present invention is to provide a circuit device in which a circuit board and circuit elements are resin-sealed with a plurality of resin materials having moisture resistance ensured. There is.
本発明の回路装置は、回路基板と、前記回路基板の上面に配置された回路素子と、前記回路素子、前記回路基板の上面および側面を被覆する第1封止樹脂と、前記第1封止樹脂の下面および側面を被覆する第2封止樹脂と、を備え、前記第1封止樹脂の下面を部分的に下方に突起させた樹脂突起部の側面を前記第2封止樹脂により被覆することを特徴とする。 The circuit device of the present invention includes a circuit board, a circuit element disposed on the upper surface of the circuit board, a first sealing resin that covers the circuit element, the upper surface and side surfaces of the circuit board, and the first sealing. A second sealing resin that covers the lower surface and side surfaces of the resin, and the side surfaces of the resin protrusions that protrude downward from the lower surface of the first sealing resin are covered with the second sealing resin. It is characterized by that.
本発明によれば、回路基板を被覆する第1封止樹脂の下面を部分的に樹脂突起部として突起させ、この樹脂突起部の側面を外側の第2封止樹脂で被覆している。これにより、回路基板を被覆する第1封止樹脂と、この第1封止樹脂を更に封止する第2封止樹脂との密着強度が向上する。 According to the present invention, the lower surface of the first sealing resin covering the circuit board is partially protruded as a resin protrusion, and the side surface of the resin protrusion is covered with the outer second sealing resin. Thereby, the adhesion strength between the first sealing resin covering the circuit board and the second sealing resin further sealing the first sealing resin is improved.
図1を参照して、本形態が適用される混成集積回路装置10の構成を説明する。図1(A)は混成集積回路装置10の斜視図であり、図1(B)は図1(A)のB−B’線に於ける断面図であり、(C)はC−C’線に於ける断面図である。
A configuration of a hybrid
混成集積回路装置10は、回路基板14の上面に、導電パターン22と回路素子から成る混成集積回路が組み込まれ、この回路と電気的に接続されたリード24が外部に導出している。更に、回路基板14の上面に構築された混成集積回路、回路基板14の上面、側面および下面は、熱硬化性樹脂から成る封止樹脂16により一体的に被覆されている。
In the hybrid
回路基板14は、アルミニウムや銅等の金属から成る基板であり、具体的な大きさは、例えば縦×横×厚さ=61mm×42mm×1mm程度である。ここで、回路基板14の材料として金属以外が採用されても良く、例えば、セラミックや樹脂材料が回路基板14の材料として採用されても良い。
The
絶縁層26は、フィラーが高充填されたエポキシ樹脂から成り、回路基板14の上面全域を覆うように形成されている。
The insulating layer 26 is made of an epoxy resin highly filled with a filler, and is formed so as to cover the entire upper surface of the
導電パターン22は厚みが50μm程度の銅等の金属膜から成り、所定の電気回路が実現されるように絶縁層26の表面に形成される。また、リード24が導出する辺に、導電パターン22からなるパッドが形成される。
The conductive pattern 22 is made of a metal film such as copper having a thickness of about 50 μm, and is formed on the surface of the insulating layer 26 so as to realize a predetermined electric circuit. A pad made of the conductive pattern 22 is formed on the side from which the
半導体素子28およびチップ素子30(回路素子)は、半田等の接合材を介して、導電パターン22の所定の箇所に固着されている。半導体素子28としては、トランジスタ、LSIチップ、ダイオード等が採用される。ここでは、半導体素子28と導電パターン22とは、金属細線34を経由して接続される。チップ素子30としては、チップ抵抗やチップコンデンサ等が採用され、両端の電極は半田等の接合材を介して導電パターン22に固着されている。また、半導体素子28が、多量の熱を放出するパワー系の素子である場合は、厚さが数ミリ程度の金属片から成るヒートシンクを介して回路基板14の上面に固着される。
The semiconductor element 28 and the chip element 30 (circuit element) are fixed to predetermined portions of the conductive pattern 22 through a bonding material such as solder. As the semiconductor element 28, a transistor, an LSI chip, a diode, or the like is employed. Here, the semiconductor element 28 and the conductive pattern 22 are connected via a thin metal wire 34. As the chip element 30, a chip resistor, a chip capacitor, or the like is employed, and electrodes at both ends are fixed to the conductive pattern 22 via a bonding material such as solder. Further, when the semiconductor element 28 is a power element that emits a large amount of heat, the semiconductor element 28 is fixed to the upper surface of the
リード24は、回路基板14の周辺部に設けられたパッドに固着され、入力信号や出力信号が通過する外部接続端子として機能している。図1(B)を参照すると、回路基板14の対向する2つの辺に沿って多数個のリード24が設けられているが、1つの側辺または4つの側辺に沿ってリード24が配置されても良い。
The
封止樹脂16は、熱硬化性樹脂を用いるトランスファーモールドにより形成される。本形態では、複数回のトランスファーモールドにより、封止樹脂16が形成される。図1(B)では、封止樹脂16により、導電パターン22、半導体素子28、チップ素子30、金属細線34が封止されている。更に、回路基板14の上面、側面および下面が封止樹脂16により被覆されている。
The sealing
更に、図1(A)を参照して、紙面上にて左右方向に対向する封止樹脂16の側面中間部に固定部19が設けられている。固定部19は、平面視で封止樹脂16の側面を略半円状に内側に窪ませた部位であり、この部分にビス等の固定手段が配置されることで、封止樹脂16の下面がヒートシンク等の放熱体に当接される。
Further, referring to FIG. 1 (A), a fixing
図1(B)を参照して、封止樹脂16に関して更に説明する。まず、封止樹脂16の外観は、下面および側面が第2封止樹脂20から成り、上面の周辺部は第2封止樹脂20から成り、それ以外の上面は第1封止樹脂18が露出する面となる。
The sealing
換言すると、第1封止樹脂18は回路基板14の下面を露出した状態で回路素子および回路基板14を被覆しており、第2封止樹脂20は回路基板14の下面および第1封止樹脂18の側面を包み込むように封止している。第1封止樹脂18と第2封止樹脂20との界面は外部から回路基板14に向かって水分が進入しやすい経路となり得るが、この構成によりこの経路が長く設定されるので耐湿性が向上する。
In other words, the first sealing
第1封止樹脂18は1回目のトランスファーモールドにより形成され、半導体素子28等の回路素子、リード24の接続部分、回路基板14の上面および側面を被覆している。第1封止樹脂18は、フィラーが充填されたエポキシ樹脂等の熱硬化性樹脂から成る。また、回路基板14の下面は基本的には第1封止樹脂では被覆されずに下方に露出している。第1封止樹脂18は、半導体素子28から発生する熱の経路である回路基板14の下面を被覆しない。従って、高い放熱性を要求されないことから、第1封止樹脂18の材料としては放熱性の低い樹脂材料が採用される。また、リード24が導出する第1封止樹脂18の側面は、樹脂封止時の離型性が考慮されて、リード24の導出部分が外部に突出する傾斜面と成っている。ここで、回路基板14の下面は必ずしも第1封止樹脂18から下方に露出させる必要はなく、厚さが数十μm程度の薄い樹脂バリのような第1封止樹脂18により回路基板14の下面が被覆されても良い。
The
第2封止樹脂20は2回目のトランスファーモールドにより形成され、第1封止樹脂の側面および下面、回路基板14の下面を被覆している。第2封止樹脂20の厚みは一様ではない。
The
具体的には、図1(B)を参照して、回路基板14の下面、第1封止樹脂18の下面および、リード24が導出する対向する第1封止樹脂18の側面を被覆する第2封止樹脂20の厚みは一定に設定される。回路基板14および第1封止樹脂18の下面を被覆する第2封止樹脂20の厚みL1は、例えば0.1mm以上0.3mm以下である。回路基板14の下面を被覆する第2封止樹脂20をこの様に薄くすることにより、第2封止樹脂20の熱抵抗が低減され、半導体素子28から発生した熱が、回路基板14および第2封止樹脂20を経由して良好に外部に放出される。第1封止樹脂18の側面を被覆する第2封止樹脂20の厚みL2も、L1と同程度である。
Specifically, referring to FIG. 1B, the lower surface of the
一方、図1(C)を参照して、リード24が導出しない側面(図1(A)で左右方向に対向する側面)では、第1封止樹脂18の側面を被覆する第2封止樹脂の厚さL3は例えば5mm程度であり、図1(B)の場合と比較すると厚く被覆される。これは、図1(A)に示す固定部19を設けるためである。
On the other hand, referring to FIG. 1C, the second sealing resin that covers the side surface of the first sealing
ここで、図1(B)では、第1封止樹脂18の上面は第2封止樹脂20から露出しているように図示されているが、厚さが数十μm程度の薄い樹脂バリのような第2封止樹脂20により第1封止樹脂18の上面が被覆されても良い。
Here, in FIG. 1B, the upper surface of the first sealing
また、回路基板14の4隅に対応して、第1封止樹脂18の下面を円柱状に下方に突起させた樹脂突起部12が設けられている。樹脂突起部12の幅は2.0mm程度であり、高さは回路基板14の下面を被覆する第2封止樹脂20と同様に、0.1mm以上0.3mm以下である。樹脂突起部12の側面は第2封止樹脂20により被覆され、樹脂突起部12の下面は第2封止樹脂20から下方に露出するか或いは第2封止樹脂20により薄く覆われる。この様に、第1封止樹脂18の下面を部分的に下方に突出させて樹脂突起部12とし、この樹脂突起部12の側面を第2封止樹脂20で被覆する事により、第1封止樹脂18と第2封止樹脂20とが良好に嵌合し、両者の剥離が防止される。
Further, corresponding to the four corners of the
更にまた、樹脂突起部12と回路基板14とが離間する距離L4は、例えば0.5mm以上に設定される。回路基板14の端部側面は金属材料が露出する面であり、この部分は第1封止樹脂18と第2封止樹脂20との境界36を経由して外部と連続している。従って、この境界36を経由して外部とショートする可能性が有るが、本形態では樹脂突起部12を回路基板14の端部から離間させることによりこのショートの危険性を少なくしている。
Furthermore, the distance L4 between the
上記した第1封止樹脂18および第2封止樹脂20は、エポキシ樹脂等の樹脂材料、フィラーおよび硬化促進剤等の混合物である。ここで、第1封止樹脂18と第2封止樹脂20とは同じ材料から構成されても良いし、異なる材料から構成されても良い。
The
例えば、第2封止樹脂20に含まれるフィラーの量を、第1封止樹脂18に含まれるフィラーの量よりも多くしても良い。具体的には、第2封止樹脂20にフィラーが含まれる割合を83重量%以上87重量%以下(例えば85重量%)とし、第1封止樹脂にフィラーが含まれる割合を78重量%以上82重量%以下(例えば80重量%)とする。第2封止樹脂20が大量のフィラーを含むことにより熱抵抗が低減するので、第2封止樹脂20の放熱性が良好となる。従って、半導体素子28等の回路素子が動作することにより発生した熱が、回路基板14および第2封止樹脂20を経由して良好に外部に放出される。一方、第1封止樹脂18に含まれるフィラーの量を少なくすることにより、樹脂注入の際に硬いフィラーが回路素子や金属細線34に衝突する頻度が少なくなるので、樹脂封止の工程に於ける回路素子の損傷が抑制される。
For example, the amount of filler contained in the second sealing
また、第1封止樹脂18に含まれるフィラーの種類と、第2封止樹脂20に含まれるフィラーの種類を異ならせても良い。例えば、第2封止樹脂20に含まれるフィラーとしてアルミナ(Al2O3)を採用し、第1封止樹脂18に含まれるフィラーとしてシリカ(SiO2)を採用しても良い。第2封止樹脂20に含まれるフィラーとして熱伝導性に優れるアルミナを採用することにより、第2封止樹脂20を経由した放熱の効果が向上される。更に、両樹脂にフィラーとしてアルミナおよびシリカが含まれる場合は、第2封止樹脂20に採用されるフィラーにアルミナが含まれる割合を第1封止樹脂18よりも多くしても良い。
Further, the type of filler contained in the first sealing
更に、第2封止樹脂20が硬化収縮する量(収縮率)を第1封止樹脂18よりも大きくしても良い。具体的には、第1封止樹脂18の硬化収縮に伴う収縮率は0.4%であり、第2封止樹脂20の収縮率は0.5%である。各樹脂の収縮率は、フィラーの含有率を調整することにより、変化させることができる。これにより、第1封止樹脂18の側面および下面を包み込む第2封止樹脂20の効果収縮に伴う圧縮力が第1封止樹脂18に作用し、両者が境界36にて嵌合する作用が大きくなり剥離が防止される。
Furthermore, the amount (shrinkage rate) by which the second sealing
図2を参照して、第1封止樹脂18および第2封止樹脂20の構成を更に説明する。この図は混成集積回路装置10を上方から見た平面図であり、実際には見えない回路基板14および第1封止樹脂18の外縁を点線にて示している。
With reference to FIG. 2, the structure of the
この図を参照して、まず第1封止樹脂18の外縁(側辺)は、回路基板14と第2封止樹脂20の間に配置されている。また、紙面上で左右方向に対向する第1封止樹脂18の側辺の中間部分は、例えば端部よりも2.0〜3.0mm以上内側に配置されており、これにより凹状領域13が形成されている。また、第2封止樹脂20の側面中央部を内側に窪ませた固定部19の一部は、この凹状領域13に配置されている。
With reference to this figure, first, the outer edge (side) of the first sealing
混成集積回路装置10の使用状況下では、固定部19にはネジ等の固定手段が固定されて応力が作用する。また、第1封止樹脂18と第2封止樹脂20との境界部分は異種材料の界面であるので、封止樹脂16の他の部分と比較すると機械的強度が弱い。このことから本形態では、第1封止樹脂18の側面を内側に窪ませて凹状領域13を形成することで、第1封止樹脂18と第2封止樹脂20との界面を固定部19から離間し、固定部19に加えられる応力で界面から両樹脂が剥離することを防止している。更に、固定部19の内側の端部が凹状領域13に配置されるで、固定部19を設けるために第1封止樹脂18を紙面上にて左右方向に過度に拡大させる必要がなく、これにより装置全体が小型化される。
Under the usage condition of the hybrid
また、第1封止樹脂18の各角部の下面には、上記した樹脂突起部12が配置されている。
Further, the
図3および図4を参照して、次に、第1封止樹脂18の形状を更に説明する。図3(A)は第1封止樹脂18を示す斜視図であり、図3(B)は第1封止樹脂18の角部を拡大して示す斜視図であり、図4(A)は図3(A)のB−B’線での断面図であり、図4(B)は回路基板14を示す平面図である。
Next, the shape of the first sealing
図3(A)および図4(A)を参照して、第1封止樹脂18の4隅は、紙面上左右方向に突出する突出部21を呈すると共に、回路基板14の上面が第1封止樹脂18から露出する露出部25が形成されている。この露出部25は、回路基板14を第1封止樹脂18で樹脂封止する工程にて、金型で回路基板14の上面を押圧固定することで形成される部位である。従って、第1封止樹脂18を形成する工程にて、回路基板14を金型で押圧しなければ、第1封止樹脂18に露出部は形成されない。また、各突出部21の下面には、図1(C)に示した樹脂突起部12が設けられている。
Referring to FIGS. 3A and 4A, the four corners of the first sealing
図3(B)を参照して、突出部21には、露出部25を両側から囲むように、壁部23A、23Bが設けられている。ここで、外側に配置された壁部23Bの高さL12は、内側に配置された壁部23Aの高さL11よりも低く設定されている。即ち、外側の壁部23Bの上面は、内側の壁部23Aの上面よりも下方に配置されている。これにより、樹脂封止の工程にて露出部25が形成される凹状の部分に樹脂が行き渡らずにボイドが発生することが防止される。具体的には、樹脂封止の工程にて露出部25の部分に流入した液状の樹脂は、低い外側の壁部23Bの上方を外側に向かって流動する。これにより、露出部25が設けられた凹状部分に充分に樹脂が行き渡り、ボイドが防止される。この事項は、他の突出部21に関しても同様である。 Referring to FIG. 3B, wall portions 23A and 23B are provided on protruding portion 21 so as to surround exposed portion 25 from both sides. Here, the height L12 of the wall portion 23B disposed on the outer side is set to be lower than the height L11 of the wall portion 23A disposed on the inner side. That is, the upper surface of the outer wall portion 23B is disposed below the upper surface of the inner wall portion 23A. This prevents the resin from reaching the concave portion where the exposed portion 25 is formed in the resin sealing step and generating voids. Specifically, the liquid resin that has flowed into the exposed portion 25 in the resin sealing step flows outwardly above the lower outer wall portion 23B. Thereby, resin spreads enough to the concave part in which the exposed part 25 was provided, and a void is prevented. The same applies to the other protrusions 21.
図4(B)を参照して、第1封止樹脂18から回路基板14の上面が露出する露出部25は、回路基板14の4隅に設けられる。具体的には、露出部25は、回路基板14の端部から半径5.0mm〜10.0mm以内の領域に設けられる。この角部の領域は、プレス加工やダイシング加工により回路基板14の上面を被覆する絶縁層26にクラックが生じている場合が多いので、導電パターン22や半導体素子28等の回路素子は配置されていない。このことから、この角部の回路基板14の上面が露出部25として第1封止樹脂18から外部に露出しても、回路基板14の上面に組み込まれる混成集積回路には悪影響は及ばない。
With reference to FIG. 4B, exposed portions 25 where the upper surface of the
上記したように、本形態では、回路基板14の各面および回路素子を封止樹脂16により被覆し、この封止樹脂16を第1封止樹脂18および第2封止樹脂20から構成している。このことから、第1封止樹脂18と第2封止樹脂20の境界36(図1(C))が封止樹脂16の内部に存在することになる。従って、両樹脂の境界36に於ける密着力が小さいと、使用状況下に於いて境界36を経由して外部から水分が侵入する恐れがある。
As described above, in this embodiment, each surface of the
本形態では、図1(C)を参照して、第1封止樹脂18の下面を部分的に下方に突起させて樹脂突起部12を形成し、この樹脂突起部12の側面を第2封止樹脂20で被覆している。これにより、第1封止樹脂18の樹脂突起部12が第2封止樹脂20に埋め込まれ、第1封止樹脂18と第2封止樹脂20との密着強度が向上される。また、図2を参照して、この樹脂突起部12は、回路基板14の4隅に対応して4箇所設けられているので、各隅部にて樹脂突起部12による密着の効果が得られる。
In this embodiment, referring to FIG. 1C, the lower surface of the first sealing
更に本形態では、図1(C)を参照して、第1封止樹脂18の側面(境界36)は、下部が上部よりも外側に広がる傾斜面と成っている。これにより、境界36にて第1封止樹脂18と第2封止樹脂20との嵌合が強化されてアンカー効果が発生し、両樹脂の剥離が防止される。
Further, in the present embodiment, referring to FIG. 1C, the side surface (boundary 36) of the first sealing
また、境界36における第1封止樹脂18と第2封止樹脂20との嵌合作用をより大きくするために、第1封止樹脂18の表面の粗度を一定以上にしても良い。例えば、第1封止樹脂18の表面の粗度は、13.0μRZ以上15.0μRZ以下が好適である。これは、樹脂封止の工程にて、第1封止樹脂18を成形するモールド金型の内壁を、同様の粗度を有する面とすることにより実現される。第1封止樹脂18の表面の粗度を13μRZ以上とすることにより、境界36にて、第1封止樹脂18の表面に第2封止樹脂20が良好に嵌合する。また、第1封止樹脂18の表面の粗度を15μRZ以下とすることで、第1封止樹脂18を樹脂成形する際に、モールド金型から第1封止樹脂18を良好に離型させることができる。
Further, in order to increase the fitting action between the first sealing
図5から図6を参照して、次に、上記した構成の混成集積回路装置の製造方法を説明する。図5は上記した第1封止樹脂18を形成する1回目のトランスファーモールドを示し、図6は第2封止樹脂20を形成する2回目のトランスファーモールドを示す。
Next, a method for manufacturing a hybrid integrated circuit device having the above-described configuration will be described with reference to FIGS. FIG. 5 shows a first transfer mold for forming the first sealing
図5を参照して、まず、第1封止樹脂18で回路基板14を被覆する工程を説明する。図5(A)は本工程で製造される第1封止樹脂18を示す斜視図であり、図5(B)および図5(C)はトランスファーモールドを行う本工程を示す断面図である。ここで、図5(B)の断面図は図5(A)のB−B’線に対応し、図5(C)の断面図は図5(A)のC−C’線に対応している。
With reference to FIG. 5, first, a process of covering the
図5(B)を参照して、まず、半導体素子等の回路素子が上面に組み込まれた回路基板14を金型27に収納する。具体的には、回路基板14の上面に半導体素子等の回路素子を固着し、この回路素子と導電パターンとを電気的に接続する。更に、回路基板14の周辺部に配置されたパッドにリード24を固着する。その後、下金型31に回路基板14を収納して下金型31に上金型29を当接させることで、両金型の間隙として形成されるキャビティ39に回路基板14が収納される。また、リード24は上下方向から上金型29および下金型31により挟持されることで固定され、これによりキャビティ39の内部に於ける回路基板14の位置が厚み方向および左右方向に対して固定される。更にまた、金型27でリード24を狭持することにより回路基板14の下面が下金型31の内壁に当接し、これにより本工程では回路基板14の下面が第1封止樹脂18で覆われず露出することに成る。
Referring to FIG. 5B, first, a
次に、図5(C)を参照して、加熱されることで液状または半固形の状態となった第1封止樹脂18を、キャビティ39に注入する。本形態では、図5(A)および図5(C)を参照して、リード24が導出しない側辺にゲート42を設け、ゲート42に対向する位置にエアベント44を設けている。従って、ゲート42から第1封止樹脂18を注入するに従い、キャビティ39内部の空気はエアベント44を経由して外部に放出される。
Next, with reference to FIG. 5C, the first sealing
キャビティ39の全域に第1封止樹脂18が注入されることで、回路基板14の側面および上面、半導体素子等の回路素子が第1封止樹脂18により樹脂封止される。一方、回路基板14の下面は下金型31の内壁に当接しているので第1封止樹脂18では基本的に被覆されない。しかしながら、回路基板14の下面と下金型31の内壁との間に間隙がある場合は、この間隙に進入した第1封止樹脂18から成る薄い樹脂膜により回路基板14の下面が被覆される。
By injecting the first sealing
キャビティ39に注入された第1封止樹脂18が加熱硬化したら、上金型29と下金型31とを離型し、第1封止樹脂18を金型27から取り出す。本工程では、上金型29に円筒状の孔部を設け、この孔部にイジェクトピン38が収納されている。イジェクトピン38の下面は、キャビティ39に第1封止樹脂18を封入する間は上金型29の内壁と同一平面上に位置し、第1封止樹脂18が硬化した後に金型27から第1封止樹脂18を取り出す際に、下方に移動する。これにより、成形された第1封止樹脂18がイジェクトピン38により押し出されて離型される。イジェクトピン38は、上金型29に4つ設けられ、これに対応して第1封止樹脂18の上面には、押圧痕としての当接部40が設けられる(図5(A)参照)。
When the first sealing
図5(B)を参照して、リード24が導出される側辺では、上金型29の側面は下部が上部よりも外側に広がる傾斜面であり、下金型31の側面は上部が下部よりも外側に広がる傾斜面である。両金型の側面がこの様な形状を呈することにより、キャビティ39で成形された第1封止樹脂を、両金型の内壁から容易に離型することができる。
Referring to FIG. 5B, on the side where the
一方、図5(C)を参照して、リード24が導出しない側辺では、上金型29の側面は下部が上部よりも外側に傾斜する傾斜面であり、下金型31は側面を有さない。このようにすることで、成形される第1封止樹脂18の側面が一様に傾斜する傾斜面と成り、後に形成される第2封止樹脂とのアンカー効果が得られる。
On the other hand, referring to FIG. 5C, on the side where the
図5(C)を参照して、本工程では、回路基板14の周辺部にて下金型31の内壁を部分的に窪ませた凹部76を設けている。本工程にてこの凹部76に第1封止樹脂18が注入されることで、図4(A)に示す樹脂突起部12が形成される。この樹脂突起部12は、次工程にて回路基板14のクリアランスを確保する。
Referring to FIG. 5C, in this step, a recess 76 is provided in which the inner wall of the
更に本工程では、上金型29の内壁の一部を内側に突出させて押圧部41を設け、この押圧部41で回路基板14の周辺端部を押圧しても良い。具体的には、図5(A)に示した露出部25に対応する箇所および形状で、回路基板14の上面の周端部を上方から押圧している。これにより、回路基板14は厚み方向に固定されて樹脂封止時の移動が防止される。更には、押圧部41の押圧力により回路基板14の下面が下金型31の側壁に密着するので、回路基板14の下面に第1封止樹脂18が侵入することが抑制される。
Further, in this step, a pressing portion 41 may be provided by projecting a part of the inner wall of the
また、本工程で用いる金型27の内壁は粗面形状と成っている。具体的には、金型27の内壁は、第1封止樹脂18の表面の粗度が13.0μRZ以上15.0μRZ以下と成るような形状を呈している。この範囲であれば、第1金型27の内壁から容易に第1封止樹脂18を離型できる。
Further, the inner wall of the
上記工程により、図5(A)に示す形状の第1封止樹脂18が形成される。図1を参照して上記したように、第1封止樹脂18のリード24が導出する側面は、リード24が導出する中間部分が外側に向かって突出する傾斜面である。一方、リード24が導出しない第1封止樹脂18の側面は上部が内側に傾く一様な傾斜面であり、これにより次工程で形成される第2封止樹脂とのアンカー効果が発生する。更に、第1封止樹脂18の上面は平坦面であり、これにより次工程にて金型内壁に安定して第1封止樹脂の上面全域を当接できる。
Through the above process, the first sealing
図6を参照して、次に、2回目のトランスファーモールドを行い、上記工程にて形成された第1封止樹脂18と回路基板14とを第2封止樹脂で被覆する。図6(A)は本工程で製造される第2封止樹脂20を示す斜視図であり、図6(B)および図6(C)は本工程を示す断面図である。ここで、図6(B)は図6(A)のB−B’線に対応する断面図であり、図6(C)は図6(A)のC−C’線に対応する断面図である。
Referring to FIG. 6, the second transfer molding is then performed to cover the first sealing
本工程では、最初に、上金型52および下金型54から成る金型50を用意する。金型50のキャビティ56は、先工程で用いた金型27のキャビティ39よりも若干大きく形成され、その内壁形状は図6(A)に示す樹脂部分の形状と同様である。
In this step, first, a
具体的な封止方法は、先ず、第1封止樹脂18で樹脂封止された回路基板14を、下金型54に配置し、下金型54に上金型52を当接させることで形成されるキャビティ56の内部に回路基板14を収納する。また、リード24が上金型52および下金型54で挟持されることにより、キャビティ56の内部に於ける回路基板14の位置が固定される。
A specific sealing method is as follows. First, the
図6(B)に示す断面では、上金型52の側面は下部が外側に広がる傾斜面であり、下金型54の側面は上部が外側に広がる傾斜面である。これにより、先回と同様に、本工程で成形される第2封止樹脂20を金型50の内壁から容易に離型できる。
In the cross section shown in FIG. 6B, the side surface of the
また、この断面では、回路基板14の下面と下金型54の内壁との距離L1は、第1封止樹脂18の側面と下金型54および上金型52の側壁との距離L2と、同様である。具体的には、L1およびL2の距離は、例えば0.1mm以上0.3mm以下の範囲である。このようにすることで、キャビティ56に注入された第2封止樹脂20が、回路基板14の下方および第1封止樹脂18の側方に一様に充填され、ボイドが抑制される。
In this cross section, the distance L1 between the lower surface of the
本工程では、図6(C)を参照して、金型50で第1封止樹脂18を押圧することによりキャビティ56の内部に於ける第1封止樹脂18の位置を強固に固定している。具体的には、平坦な第1封止樹脂18の上面全域が上金型52の内壁に当接し、第1封止樹脂18の下面に設けた樹脂突起部12が下金型54の内壁に当接している。これにより、回路基板14の下面は、樹脂突起部12の厚み(L1)で下金型54の内壁と離間される。
In this step, referring to FIG. 6C, the position of the first sealing
次に、図6(C)を参照して、液状の第2封止樹脂20をゲート58からキャビティ56に注入する。注入された第2封止樹脂20は、先ず第1封止樹脂の左側の領域56Aに充填される。第2封止樹脂20が領域56Aに充填された後は、回路基板14の下面と下金型54の内壁との間の狭い間隙に第2封止樹脂20が充填される。これと同時に図6(B)を参照して、第1封止樹脂18の側面と下金型54および上金型52の側壁との間の間隙にも第2封止樹脂20が充填される。その後、図6(C)を参照して、紙面上にて第1封止樹脂18の右側の領域56Bに第2封止樹脂20が充填されると、本工程の樹脂充填が完了する。また、第2封止樹脂20の充填に伴い、キャビティ56の空気はエアベント60を経由して外部に放出される。
Next, referring to FIG. 6C, the liquid second sealing
本工程では、上記したように、図6(C)に示す回路基板14の下方の間隙と、図6(B)に示す第1封止樹脂18の側方の間隙の幅が略同一に設定されている。従って、両領域に満遍なく第2封止樹脂20が充填されるので、回路基板14の下方の間隙が例えば0.2mm程度に狭く設定されても、この領域にボイド無く第2封止樹脂20を充填させることが可能となる。
In this step, as described above, the gap below the
更に、先工程と同様に、本工程で用いる上金型52にもイジェクトピン62が設けられており、第2封止樹脂20の充填が終了した後に、第1封止樹脂18の上面をイジェクトピン62で下方に押圧することにより、第2封止樹脂20で樹脂封止された回路基板14を金型50から取り出す。
Further, as in the previous step, the
10 混成集積回路装置
12 樹脂突起部
13 凹状領域
14 回路基板
16 封止樹脂
18 第1封止樹脂
19 固定部
20 第2封止樹脂
21 突出部
22 導電パターン
23A,23B壁部
24 リード
25 露出部
26 絶縁層
27 金型
28 半導体素子
29 上金型
30 チップ素子
31 下金型
34 金属細線
36 境界
38 イジェクトピン
39 キャビティ
40 当接部
41 押圧部
42 ゲート
44 エアベント
50 金型
52 上金型
54 下金型
56 キャビティ
56A,56B領域
58 ゲート
60 エアベント
62 イジェクトピン
DESCRIPTION OF
Claims (11)
前記回路基板の上面に配置された回路素子と、
前記回路素子、前記回路基板の上面および側面を被覆する第1封止樹脂と、
前記第1封止樹脂の下面および側面を被覆する第2封止樹脂と、を備え、
前記第1封止樹脂の下面を部分的に下方に突起させた樹脂突起部の側面を前記第2封止樹脂により被覆することを特徴とする回路装置。 A circuit board;
Circuit elements disposed on an upper surface of the circuit board;
A first sealing resin covering the circuit element, the upper surface and the side surface of the circuit board;
A second sealing resin that covers a lower surface and a side surface of the first sealing resin,
A circuit device characterized in that the second sealing resin covers a side surface of a resin protruding portion in which a lower surface of the first sealing resin is partially protruded downward.
The circuit device according to any one of claims 1 to 10, wherein an upper surface of the first sealing resin is exposed from the second sealing resin.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011246252A JP2013105759A (en) | 2011-11-10 | 2011-11-10 | Circuit device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011246252A JP2013105759A (en) | 2011-11-10 | 2011-11-10 | Circuit device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013105759A true JP2013105759A (en) | 2013-05-30 |
Family
ID=48625123
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011246252A Pending JP2013105759A (en) | 2011-11-10 | 2011-11-10 | Circuit device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2013105759A (en) |
-
2011
- 2011-11-10 JP JP2011246252A patent/JP2013105759A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101326406B1 (en) | Circuit apparatus and method of manufacturing the same | |
US8481367B2 (en) | Method of manufacturing circuit device | |
JP5563917B2 (en) | Circuit device and manufacturing method thereof | |
JP6266168B2 (en) | Semiconductor device | |
US10312178B2 (en) | Semiconductor device | |
JP2009081281A (en) | Circuit device | |
JP5308108B2 (en) | Circuit device manufacturing method | |
US11152275B2 (en) | Semiconductor device and method for manufacturing semiconductor device | |
JP2013105759A (en) | Circuit device | |
WO2013061603A1 (en) | Circuit device manufacturing method | |
WO2013076932A1 (en) | Production method for circuit device | |
JP2013105758A (en) | Circuit device and manufacturing method thereof | |
JP2013004848A (en) | Semiconductor device and manufacturing method of the same | |
JP5607447B2 (en) | Circuit equipment | |
JP5377733B2 (en) | Power semiconductor device | |
JP2010010568A (en) | Circuit device | |
JP2008112928A (en) | Method for manufacturing circuit device | |
JPS62219642A (en) | Resin package type electronic part | |
JP2013120914A (en) | Manufacturing method of circuit device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20130927 |