JPS62219642A - Resin package type electronic part - Google Patents
Resin package type electronic partInfo
- Publication number
- JPS62219642A JPS62219642A JP6053086A JP6053086A JPS62219642A JP S62219642 A JPS62219642 A JP S62219642A JP 6053086 A JP6053086 A JP 6053086A JP 6053086 A JP6053086 A JP 6053086A JP S62219642 A JPS62219642 A JP S62219642A
- Authority
- JP
- Japan
- Prior art keywords
- resin
- header
- package
- chip
- power transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000011347 resin Substances 0.000 title claims abstract description 74
- 229920005989 resin Polymers 0.000 title claims abstract description 74
- 239000000945 filler Substances 0.000 abstract description 9
- 239000011248 coating agent Substances 0.000 abstract 2
- 238000000576 coating method Methods 0.000 abstract 2
- 239000004065 semiconductor Substances 0.000 description 11
- 230000035882 stress Effects 0.000 description 10
- 238000004519 manufacturing process Methods 0.000 description 9
- 238000000465 moulding Methods 0.000 description 9
- 230000000694 effects Effects 0.000 description 8
- 230000017525 heat dissipation Effects 0.000 description 7
- 230000015556 catabolic process Effects 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000012776 electronic material Substances 0.000 description 2
- 238000007789 sealing Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 230000008094 contradictory effect Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000010445 mica Substances 0.000 description 1
- 229910052618 mica group Inorganic materials 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 230000002195 synergetic effect Effects 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
- 238000001721 transfer moulding Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は絶縁型半導体装置等のレジンパッケージ型電子
部品に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to resin packaged electronic components such as insulated semiconductor devices.
半導体装置のパッケージング技術として、量産性に優れ
たトランスファレジンモールド（モールド）技術が多用
されている。また、レジンパッケージ型の半導体装置に
ついては、工業調査会発行「電子材料Ｊ１９８１年１１
月号、昭和５６年１１月１日発行、Ｐ４２〜Ｐ４６に記
載されている。As a packaging technology for semiconductor devices, transfer resin molding (molding) technology, which has excellent mass productivity, is often used. Regarding resin package type semiconductor devices, please refer to "Electronic Materials J, November 1981," published by the Industrial Research Council.
Monthly issue, published November 1, 1980, listed on pages 42 to 46.
この文献には次に記すようなことが記載されている。レ
ジンパッケージ型の半導体装置として、ＴＯ−２２０型
の半導体装置が知られている。ところで、このＴｏ−２
２０型の半導体装置を絶縁的に取付板に実装して使用す
る場合、ヘッダと取付板との間にマイカ等の絶縁体を介
在させるとともに、ヘッダに設けられた取付孔に絶縁管
を挿入し、この絶縁管内に取付用のネジを挿入して半導
体装置を取付板に固定しているが、この構造はその実装
時手間暇が多く掛かる。そこで、前記絶縁管を入れる必
要がないように、取付孔の内面を絶縁性のレジンで被う
とともに、ヘッダの表面をも絶縁性のレジンで被う絶縁
型の半導体装置が開発されている。また、この絶縁型半
導体装置におけるヘッダ裏面側のレジン厚みは、所望絶
縁破壊電圧を維持することを限度として放熱性を良好と
するために、できる限り薄いことが望ましく、前記文献
にも記載されているように、その厚さはたとえば、０．
３５〜０．４５ｍｍ程廣となっている。This document describes the following: A TO-220 type semiconductor device is known as a resin package type semiconductor device. By the way, this To-2
When using a 20-inch semiconductor device mounted insulatively on a mounting plate, an insulator such as mica should be interposed between the header and the mounting plate, and an insulating tube should be inserted into the mounting hole provided in the header. Although the semiconductor device is fixed to the mounting plate by inserting mounting screws into the insulating tube, this structure requires a lot of time and effort during mounting. Therefore, insulated semiconductor devices have been developed in which the inner surface of the mounting hole is covered with insulating resin and the surface of the header is also covered with insulating resin so that the insulating tube does not need to be inserted. In addition, the resin thickness on the back side of the header in this insulated semiconductor device is desirably as thin as possible in order to improve heat dissipation while maintaining the desired dielectric breakdown voltage. For example, the thickness is 0.
It is about 35 to 0.45 mm wide.
一方、パワートランジスタ、パワーＩＣ等の半導体装置
については、工業調査会発行「電子材料Ｊ １９７３年
６月号、昭和４８年６月１日発行、Ｐ１１２〜Ｐ１１７
に記載されている。この文献には、露出するｐｎ接合部
分（コレクタ・ヘース部分）の高耐圧化を維持するため
に、チップは逆メサ構造（ベベル構造）となっている。On the other hand, regarding semiconductor devices such as power transistors and power ICs, please refer to "Electronic Materials J, June 1973 issue, June 1, 1973, published by Kogyo Kenkyukai, P112-P117.
It is described in. In this document, the chip has an inverted mesa structure (bevel structure) in order to maintain a high breakdown voltage of the exposed pn junction portion (collector/heath portion).
前記絶縁型半導体装置は、チップで発生した熱はチップ
を固定するヘッダの裏面から、ヘッダの裏面の薄いレジ
ン層を介して取付板等に放散されるようになっているた
め、前記文献にも記載されているように、パッケージを
構成するレジンは熱伝導率の高いものが選ばれる。In the above-mentioned insulated semiconductor device, the heat generated in the chip is dissipated from the back side of the header that fixes the chip to the mounting plate etc. through a thin resin layer on the back side of the header, so the above-mentioned document also explains that As described, the resin that makes up the package is selected to have high thermal conductivity.
しかし、熱伝導率が高い樹脂は、フィラーと呼ばれるガ
ラスあるいはシリカが多く含まれていて、溶けた際の粘
度が高い。このため、ヘッダの主面側の広い空間と、ヘ
ッダの裏面側の薄い空間に同時に確実にレジンを充填す
ることは難しく、ヘッダの裏面側には、気泡（ボイド）
やレジン未充填領域が生じ易く、封止歩留りを高く維持
することが難しいということが本発明者によってあきら
かにされた。However, resins with high thermal conductivity contain a lot of glass or silica called filler, and have a high viscosity when melted. For this reason, it is difficult to reliably fill resin into the wide space on the main surface side of the header and the thin space on the back side of the header at the same time.
The inventors have found that resin-unfilled areas are likely to occur, making it difficult to maintain a high sealing yield.
また、フィラーを多く入れた熱伝導の高い樹脂は硬（、
応力緩和性が低いため、前述のように、チップが逆メサ
構造（ベベル構造）となっているパワートランジスタ、
パワーＩＣ等の場合は、レジンの硬化収縮時の熱応力に
よってチップの庇状先端部分が欠は易くなり、信頼性に
問題があることが本発明者によってあきらかにされた。In addition, resins with high thermal conductivity that contain a large amount of filler are hard (,
Because of their low stress relaxation properties, power transistors whose chips have an inverted mesa structure (bevel structure), as mentioned above,
In the case of power ICs and the like, the inventor of the present invention has revealed that the eave-shaped tip of the chip is easily chipped due to thermal stress during curing and shrinkage of the resin, which poses a problem in reliability.
本発明の目的は、特性の優れたパンケージを有する電子
部品を提供することにある。An object of the present invention is to provide an electronic component having a pancage with excellent characteristics.
本発明の他の目的は放熱性が優れかつ信頼性の高い電子
部品を提供することにある。Another object of the present invention is to provide an electronic component with excellent heat dissipation and high reliability.
本発明の前記ならびにそのほかの目的と新規な特徴は、
本明細書の記述および添付図面からあきらかになるであ
ろう。The above and other objects and novel features of the present invention include:
It will become clear from the description of this specification and the accompanying drawings.
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記のとおりである。A brief overview of typical inventions disclosed in this application is as follows.
すなわち、本発明の絶縁型パワートランジスタにあって
は、チップと、このチップをその主面に固定したヘッダ
等を被うレジンからなるパンケージはブロック化され、
ヘッダの主面側を被うレジンはフィラー等の含有量が少
ない硬化収縮応力の小さい低応力レジンで構成されてい
るとともに、ヘッダの裏面を被うレジンはフィラー等が
多く含まれた熱伝導率の高いレジンで構成されている。That is, in the insulated power transistor of the present invention, the pancage made of resin that covers the chip and the header etc. fixed to the main surface of the chip is formed into a block.
The resin covering the main surface of the header is made of a low-stress resin with low curing shrinkage stress and low filler content, while the resin covering the back surface of the header has high thermal conductivity and contains a large amount of filler. Constructed from high-quality resin.
上記した手段によれば、パワートランジスタチップは、
低応力レジンで被われているため、封止時破損し難く製
造の歩留りが向上する。また、ヘッダ裏面を被うレジン
は熱伝導率の高いレジンで被われているため、放熱性が
良く、信頼性が安定する。According to the above means, the power transistor chip is
Since it is covered with low-stress resin, it is less likely to be damaged during sealing, improving manufacturing yield. Furthermore, since the resin covering the back surface of the header has high thermal conductivity, heat dissipation is good and reliability is stable.
以下図面を参照して本発明の一実施例について説明する
。An embodiment of the present invention will be described below with reference to the drawings.
第１図は本発明の一実施例による絶縁型パワートランジ
スタを示す断面図、第２図は同じく絶縁型パワートラン
ジスタの組立状態を示す斜視図、第３図は同じ（絶縁型
パワートランジスタ製造のモールドにおける第１次モー
ルド状態を示す断面図、第４図は同じく第２次モールド
状態を示す断面図である。FIG. 1 is a sectional view showing an insulated power transistor according to an embodiment of the present invention, FIG. 2 is a perspective view showing an assembled state of the insulated power transistor, and FIG. 3 is the same (a mold for manufacturing an insulated power transistor). FIG. 4 is a sectional view showing the first molded state, and FIG. 4 is a sectional view similarly showing the second molded state.
この実施例による絶縁型パワートランジスタは、第１図
および第２図に示されるように、レジンからなるパッケ
ージ１と、このパッケージ１の一端側に突出する３本の
り一ド２とからなっている。As shown in FIGS. 1 and 2, the insulated power transistor according to this embodiment includes a package 1 made of resin and three ropes 2 protruding from one end of the package 1. .
また、前記パッケージ１には、この絶縁型パワートラン
ジスタを取付板等に固定する際使用する取付孔３が設け
られている。また、前記パッケージ１は、第１図に示さ
れるように、上部と下部とがブロック化されて別々のレ
ジンで構成されている。Further, the package 1 is provided with a mounting hole 3 used for fixing the insulated power transistor to a mounting plate or the like. Further, as shown in FIG. 1, the package 1 has an upper part and a lower part made of separate resin blocks.
上部のブロック４は、ヘッダ５の主面側に固定したチッ
プ６を被い、フィラー等の含有率が低く、硬化収縮率の
低い低応力レジンで構成されている。The upper block 4 covers the chip 6 fixed to the main surface side of the header 5, and is made of a low-stress resin with a low content of fillers and the like and a low curing shrinkage rate.
前記チップ６は高耐圧のトランジスタチップであリ、下
方から上方に向かうに従って徐々に拡開する逆メサ型と
なっている。このチップ６を被うブロック４は、前述の
ように低応力レジンで構成されているため、このレジン
が硬化してブロック４を形成する際、レジンの硬化収縮
応力は小さく、チップ６に大きな応力は作用しなくなる
ため、前記チップ６の庇状部分７が欠けたりすることが
なくなり、モールドの歩留りが高くなるとともに、信顛
度も高くなる。The chip 6 is a high-voltage transistor chip, and has an inverted mesa shape that gradually expands from the bottom to the top. The block 4 that covers the chip 6 is made of low stress resin as described above, so when this resin hardens to form the block 4, the curing shrinkage stress of the resin is small and the chip 6 is exposed to a large stress. Since this function does not occur, the eave-like portion 7 of the chip 6 will not be chipped, and the mold yield and reliability will be increased.
また、上部のブロック８は前記ヘッダ５の裏面側を被っ
ている。このブロック８は前記チップ６が発生する熱を
パッケージ１外に速やかに放出する役割を果たすように
、熱伝導率が高くなるレジンで形成されている。すなわ
ち、このブロック８を構成するレジン内には、多量にフ
ィラー等が含有され、熱伝導性が高くなっている。とこ
ろで、このブロック８は、絶縁型パワートランジスタが
所定の耐絶縁破壊強度を維持するような役割をも果たす
必要がある。そこで、ブロック８の厚さは、放熱性を良
好とするようにできるだけ薄く、かつ所定の耐絶縁破壊
強度を有するようにできるだけ厚くするという相反する
条件の基に決定され、たとえば、０．４ｍｍ程度となっ
ている。なお、前記ヘッダ５は３本のり一部２の内の中
央のコレクタリードと一体となっている。また、両側の
リード２はそれぞれベースリードあるいはエミッタリー
ドとなっている。そして、これらベースリードおよびエ
ミッタリードの内端と、前記チップ６の電極（図示せず
）とは、それぞれ導電性のワイヤ９で電気的に接続され
ている。Further, the upper block 8 covers the back side of the header 5. This block 8 is made of resin having high thermal conductivity so as to quickly release the heat generated by the chip 6 to the outside of the package 1. That is, the resin constituting this block 8 contains a large amount of filler, etc., and has high thermal conductivity. By the way, this block 8 also needs to play a role in maintaining a predetermined dielectric breakdown strength of the insulated power transistor. Therefore, the thickness of the block 8 is determined based on the contradictory conditions of being as thin as possible to provide good heat dissipation and as thick as possible to have a predetermined dielectric breakdown strength. It becomes. Incidentally, the header 5 is integrated with the central collector lead of the three parts 2. Further, the leads 2 on both sides are respectively base leads or emitter leads. The inner ends of these base leads and emitter leads and the electrodes (not shown) of the chip 6 are electrically connected by conductive wires 9, respectively.
つぎに、このような絶縁型パワートランジスタの製造方
法について説明する。Next, a method for manufacturing such an insulated power transistor will be described.
最初にリードフレーム１０が用意される。このリードフ
レームｌＯは、金属板をバターニングしかつ成形するこ
とによって形成される。リードフレーム１０は、第２図
に示されるような構造となっている。すなわち、リード
フレーム１０は、細い枠部１１と、この枠部１１の一側
から平行に延在する３本のり−ド２と、前記枠部１１と
平行に延在しかつ前記リード２を連結する細いダム片１
２と、前記中央のリード２の先端に繋がるとともにリー
ド２より一段低くなった厚いヘッダ５と、からなってい
る。また、両側のり一部２の先端は前記ヘッダ５の一端
側の上方に延在し、幅広のワイヤ接続部１３を形作って
いる。また、前記へ７ダ５のリード２寄りの主面部分は
、チップ６を固定する領域となっている。また、ヘッダ
５のリード２と反対となる主面領域には、取付孔３を形
成するために、取付孔３の孔径よりも直径が大きい取付
孔形成孔１４が設けられている。モールド時、この取付
孔形成孔１４の中心を中心とするように取付孔３が設け
られる。First, a lead frame 10 is prepared. This lead frame IO is formed by patterning and shaping a metal plate. The lead frame 10 has a structure as shown in FIG. That is, the lead frame 10 includes a thin frame 11, three leads 2 extending in parallel from one side of the frame 11, and three leads 2 extending parallel to the frame 11 and connecting the leads 2. Thin dam piece 1
2, and a thick header 5 that is connected to the tip of the central lead 2 and is one step lower than the lead 2. Further, the tips of the glue portions 2 on both sides extend above one end side of the header 5, forming a wide wire connection portion 13. Further, the main surface portion of the header 5 closer to the leads 2 serves as a region for fixing the chip 6. Further, in a main surface region of the header 5 opposite to the leads 2, a mounting hole forming hole 14 having a diameter larger than that of the mounting hole 3 is provided in order to form the mounting hole 3. At the time of molding, the attachment hole 3 is provided so as to be centered on the center of the attachment hole forming hole 14.
絶縁型パワートランジスタの製造にあっては、最初に前
記のリードフレーム１０が用意される。In manufacturing an insulated power transistor, the lead frame 10 described above is first prepared.
その後、このリードフレームｌＯのヘッダ５上に、半田
等の接合材１５を介してチップ６が固定される。つぎに
、前記チップ６の図示しない電極とこれに対応するり一
部２ （エミッタリード、ベースリード）の内端とがワ
イヤ９で電気的に接続される。そして、このような組立
が終了したリードフレーム１０は、トランスファモール
ド装置によってモールドされる。Thereafter, the chip 6 is fixed onto the header 5 of this lead frame IO via a bonding material 15 such as solder. Next, an electrode (not shown) of the chip 6 and the corresponding inner end of the portion 2 (emitter lead, base lead) are electrically connected by a wire 9. The lead frame 10 that has been assembled in this way is then molded using a transfer molding device.
モールドは、第１次モールドおよび第２次モールドと２
回に亘って行われる。第１次モールドは、第３図に示さ
れるような上型１６と下型１７とからなるモールド型で
リードフレーム１０を挟持した状態で行われる。The mold consists of a primary mold and a secondary mold.
It will be held over several times. The primary molding is performed with the lead frame 10 being sandwiched between a mold consisting of an upper mold 16 and a lower mold 17 as shown in FIG.
この第１次モールドにおける下型１７は、ヘッダ５を収
容するように窪んでいる。また、この下型１７のヘッダ
５の取付孔形成孔１４に対面する部分は取付孔３部分を
塞ぐように突部１８を有している。The lower mold 17 in this primary mold is recessed so as to accommodate the header 5. Further, a portion of the lower mold 17 facing the attachment hole forming hole 14 of the header 5 has a protrusion 18 so as to close the attachment hole 3 portion.
また、上型１６は、前記ヘッダ５のチップ６を固定した
主面側をレジンで被うようにキャビティ１９を有してい
る。また、この上型１６には、前記取付孔３を形成する
ように、前記取付孔形成孔１４と同心円的に円柱状の突
部２０を有している。Further, the upper die 16 has a cavity 19 so as to cover the main surface side of the header 5 to which the chip 6 is fixed with resin. Further, this upper mold 16 has a cylindrical protrusion 20 concentrically with the attachment hole forming hole 14 so as to form the attachment hole 3 .
この突部２０は、その外径が前記取付孔形成孔１４より
も小さくなっている。この突部２０によって形成される
孔は、後述する取付孔３の一部を横成することから、こ
の突部２０の外径と前記同心円的となる取付孔形成孔１
４の内径との間の隙間は、硬化したレジンが介在した時
点で所望の耐絶縁破壊強度を有するような厚さ、たとえ
ば、０゜４ｍｍ以上の厚さとなるようになっている。The outer diameter of the protrusion 20 is smaller than that of the attachment hole forming hole 14. Since the hole formed by this protrusion 20 laterally forms a part of the attachment hole 3 described later, the attachment hole forming hole 1 is concentric with the outer diameter of this protrusion 20.
The gap between the inner diameter of the hole 4 and the inner diameter of the hole 4 is designed to have a thickness such that the desired dielectric breakdown strength is achieved when the cured resin is inserted, for example, a thickness of 0.4 mm or more.
そして、第１次モールド時は、前記上型１６の一端側に
設けられたゲート２１から溶けたレジン２２が注入され
る。点々で示されたレジン２２は、ヘッダ５の主面側の
キャビティ１９内に充填され、チップ６、ワイヤ９．リ
ード２の内端等を被う。During the first molding, melted resin 22 is injected through a gate 21 provided at one end of the upper mold 16. The resin 22 indicated by dots is filled in the cavity 19 on the main surface side of the header 5, and the chip 6, the wire 9. Covers the inner end of lead 2, etc.
この際、キャビティ１９内に注入されるレジン２２は低
応力レジンが使用される。したがって、レジン２２が硬
化した際、レジン２２の硬化収縮による応力は小さく、
逆メサ型となるチップ６の欠は易い庇状部分７も欠ける
ようなことはなくなる。At this time, a low stress resin is used as the resin 22 injected into the cavity 19. Therefore, when the resin 22 is cured, the stress caused by curing shrinkage of the resin 22 is small.
The eaves-like portion 7 of the chip 6, which has an inverted mesa shape, is also prevented from chipping.
その後、レジン２２が硬化した後、モールド型は開かれ
、リードフレーム１０が取り出される。Thereafter, after the resin 22 has hardened, the mold is opened and the lead frame 10 is taken out.
つぎに、このリードフレーム１０に対して、第４図に示
されるように、第２次モールドが施される。リードフレ
ーム１０は、裏返し状態にされてモールドされる。すな
わち、チップ６等を被う低応力レジンで構成されたブロ
ック４が、下型２３上に臨むようにしてモールドが行わ
れる。下型２３は前記ブロック４およびリードフレーム
１０部分を収容するようになっている。また、上型２４
は、ヘッダ５の裏面（第４図では上面となっている。）
をレジンで被うように底の浅いキャビティ２５を有して
いる。前記ヘッダ５の表面とキャビティ２５の底との間
隔は、この空隙を硬化したレジンが埋めた場合、絶縁型
パワートランジスタが所望の耐絶縁破壊強度を有するよ
うな間隔、たとえば、０．４ｍｍ程度の間隔となってい
る。モールドは、前記上型２４の一端側に設けられたゲ
ート２６から点々で示されるようなレジン２７が注入さ
れることによって行われる。このレジン２７はフィラー
等が多量に入った熱伝導率の高いレジンとなっている。Next, a second mold is applied to this lead frame 10, as shown in FIG. The lead frame 10 is molded upside down. That is, molding is performed so that the block 4 made of low stress resin covering the chip 6 and the like faces onto the lower mold 23. The lower mold 23 accommodates the block 4 and the lead frame 10 portion. In addition, the upper mold 24
is the back side of the header 5 (in Fig. 4, it is the top side)
It has a shallow cavity 25 which is covered with resin. The distance between the surface of the header 5 and the bottom of the cavity 25 is such that when the gap is filled with hardened resin, the insulated power transistor has the desired dielectric breakdown strength, for example, about 0.4 mm. It is spaced apart. The molding is performed by injecting resin 27 as shown by dots through a gate 26 provided at one end of the upper mold 24. This resin 27 is a resin with high thermal conductivity that contains a large amount of filler and the like.
熱伝導率の高いレジン２７は、粘度が高い。しかし、こ
のモールド法では、レジン２７の注入はヘッダ５の裏面
側のみとなっていることから、未充填やピンホール等を
起こさせるこきがなく各キャビティ２５に確実に充填で
きる。The resin 27 with high thermal conductivity has high viscosity. However, in this molding method, since the resin 27 is injected only into the back side of the header 5, each cavity 25 can be reliably filled without being left unfilled or causing pinholes.
すなわち、従来の絶縁型パワートランジスタのモールド
にあっては、ヘッダの表裏面でレジンを充填する空間が
大幅に異なるため、ヘッダ例の薄いキャビティに充分レ
ジンを注入でき難くなり、未充填やピンホール等が起き
易くなる。しかし、前述のように、この実施例ではこの
ような未充填やピンホール等は生じ難くなる。In other words, in conventional insulated power transistor molds, the space to be filled with resin on the front and back surfaces of the header is significantly different, making it difficult to inject enough resin into the thin cavity of the header example, resulting in unfilled or pinhole holes. etc. become more likely to occur. However, as described above, in this embodiment, such unfilling, pinholes, etc. are less likely to occur.
ツキに、レジン２７が硬化した後、モールド型は開かれ
、リードフレーム１ｏが取り出される。Finally, after the resin 27 has hardened, the mold is opened and the lead frame 1o is taken out.
その後、リードフレーム１０の枠部１１．ダム片１２の
ような不用部分は切断除去され、第１図に示されるよう
な絶縁型パワートランジスタが製造される。After that, the frame portion 11 of the lead frame 10. Unnecessary portions such as the dam piece 12 are cut away and an isolated power transistor as shown in FIG. 1 is manufactured.
このような実施例によれば、っぎのような効果が得られ
る。According to such an embodiment, the following effects can be obtained.
（１）本発明の絶縁型のパワートランジスタは、高い放
熱性を必要とするヘッダ裏面側のパッケージ部分は熱伝
導率の高い樹脂によて構成されているため放熱特性が良
いという効果が得られる。(1) In the insulated power transistor of the present invention, the package part on the back side of the header, which requires high heat dissipation, is made of resin with high thermal conductivity, so it has the effect of having good heat dissipation characteristics. .
（２）本発明の絶縁型パワートランジスタは、チップを
搭載したヘッダ主面側のパッケージ部分はパッケージ形
成時のレジン硬化特大は易いチップ緑等に大きな応力が
加わらないような低応力レジンで形成されているため、
モールドの歩留りが向上するという効果が得られる。(2) In the insulated power transistor of the present invention, the package part on the main surface side of the header on which the chip is mounted is made of a low-stress resin that does not apply large stress to the green part of the chip, etc., which easily hardens the resin during package formation. Because
The effect of improving the mold yield can be obtained.
（３）上記（１）〜（２）により、本発明の絶縁型パワ
ートランジスタは、パッケージの所望ブロックは所望の
特性を有するレジンによって構成されているため、製造
歩留りの向上が図れるとともに、使用特性も高いという
効果が得られる。(3) According to (1) and (2) above, in the insulated power transistor of the present invention, the desired blocks of the package are made of resin having desired characteristics, so that manufacturing yield can be improved and usage characteristics can be improved. It is possible to obtain the effect of having a high
（４）本発明の絶縁型パワートランジスタは、その製造
において、パッケージの各ブロックは各ブロック専用の
モールディングによって行われるため、レジンの充填性
も良く、正確確実なパッケージングができるという効果
が得られる。(4) In manufacturing the insulated power transistor of the present invention, each block of the package is molded exclusively for each block, so resin filling properties are good and accurate and reliable packaging can be achieved. .
（５）上記（１）により、本発明の絶縁型パワートラン
ジスタにあっては、ヘッダの裏面のブロックはその厚さ
が薄いにもかかわらず、ボイドや未充填領域は存在し難
くなり、絶縁の信頼度が高くなるという効果が得られる
。(5) According to (1) above, in the insulated power transistor of the present invention, even though the block on the back side of the header is thin, voids and unfilled areas are unlikely to exist, and the insulation This has the effect of increasing reliability.
（６）上記（１）〜（５）により、本発明によれば、パ
ンケージ各部は使用特性あるいは製造条件に見合ったレ
ジンで形成されることから、再現性良くかつ性能の良い
絶縁型パワートランジスタを提供することができるとい
う相乗効果が得られる。(6) According to the above (1) to (5), according to the present invention, each part of the pancage is formed of a resin that matches the usage characteristics or manufacturing conditions, so an insulated power transistor with good reproducibility and performance can be achieved. The synergistic effect of being able to provide
以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。たとえば、チップはベベ
ル構造に限定されるものではなく、ダイシング技術によ
り分割されたチップであっても良い。また、前記パッケ
ージの各ブロックは相互に色彩の異なるレジンで形成す
れば、意匠的にも優れたものとなるばかりでなく、識別
にも利用できる。Although the invention made by the present inventor has been specifically explained above based on Examples, it goes without saying that the present invention is not limited to the above Examples and can be modified in various ways without departing from the gist thereof. Nor. For example, the chip is not limited to a bevel structure, and may be a chip divided by a dicing technique. Moreover, if the blocks of the package are formed of resins of different colors, not only will the package have an excellent design, but it can also be used for identification.
以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野である絶縁型パワートラン
ジスタの製造技術に適用した場合について説明したが、
それに限定されるものでは本発明は少なくともモールド
技術には適用できる。The above explanation has mainly been about the case where the invention made by the present inventor is applied to the manufacturing technology of insulated power transistors, which is the field of application that formed the background of the invention.
Although limited thereto, the present invention can be applied at least to molding technology.
本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記のとおりであ
る。A brief explanation of the effects obtained by typical inventions disclosed in this application is as follows.
本発明の絶縁型パワートランジスタにあっては、チップ
と、このチップをその主面に固定したヘッダ等を被うレ
ジンからなるパンケージはブロック化され、ヘッダの主
面側を被うレジンはフィラー等の含有量が少ない硬化収
縮応力の小さい低応力レジンで構成されていることから
、封止時破損し難く製造の歩留りが向上する。また、ヘ
ッダ裏面を被うレジンは熱伝導率の高いレジンで被われ
ているため、放熱性が良く、信転性が安定する。４、In the insulated power transistor of the present invention, the pancage made of resin that covers the chip and the header etc. fixed to the main surface of the chip is made into a block, and the resin that covers the main surface of the header is filled with filler, etc. Since it is made of a low-stress resin with a low curing shrinkage stress and a low content of Furthermore, since the resin covering the back surface of the header has high thermal conductivity, heat dissipation is good and reliability is stable. 4,
第１図は本発明の一実施例による絶縁型パワートランジ
スタを示す断面図、
第２回は同じく絶縁型パワートランジスタの組立状態を
示す斜視図、
第３図は同じ（絶縁型パワートランジスタ製造のモール
ドにおける第１次モールド状態を示す断面図、
第４図は同じく第２次モールド状態を示す断面図である
。Fig. 1 is a cross-sectional view showing an insulated power transistor according to an embodiment of the present invention, Fig. 2 is a perspective view showing an assembled state of the insulated power transistor, and Fig. 3 is the same (a mold for manufacturing an insulated power transistor). FIG. 4 is a cross-sectional view showing the first molded state, and FIG. 4 is a cross-sectional view showing the second molded state.
Claims (1)
、そのヘッダおよびチップを被うレジンパッケージ型電
子部品であって、そのヘッダの主面は低応力レジンから
なるレジン体によって被われ、そのヘッダの裏面は熱伝
導率の高いレジンからなるレジン体によって被われてい
ることを特徴とするレジンパッケージ型電子部品。1. A header, a chip fixed to the main surface of the header, and a resin package type electronic component that covers the header and the chip, the main surface of the header being covered with a resin body made of low stress resin, This is a resin-packaged electronic component characterized by the fact that the back side of the header is covered with a resin body made of resin with high thermal conductivity.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6053086A JPS62219642A (en) | 1986-03-20 | 1986-03-20 | Resin package type electronic part |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6053086A JPS62219642A (en) | 1986-03-20 | 1986-03-20 | Resin package type electronic part |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62219642A true JPS62219642A (en) | 1987-09-26 |
Family
ID=13144953
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6053086A Pending JPS62219642A (en) | 1986-03-20 | 1986-03-20 | Resin package type electronic part |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62219642A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01205431A (en) * | 1988-02-10 | 1989-08-17 | Sanken Electric Co Ltd | Manufacture of resin-sealed electronic device |
| JPH01208839A (en) * | 1988-02-16 | 1989-08-22 | Sanken Electric Co Ltd | Manufacture of resin sealed type electronic device |
-
1986
- 1986-03-20 JP JP6053086A patent/JPS62219642A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01205431A (en) * | 1988-02-10 | 1989-08-17 | Sanken Electric Co Ltd | Manufacture of resin-sealed electronic device |
| JPH01208839A (en) * | 1988-02-16 | 1989-08-22 | Sanken Electric Co Ltd | Manufacture of resin sealed type electronic device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4637130A (en) | Method for manufacturing a plastic encapsulated semiconductor device and a lead frame therefor | |
| US5935502A (en) | Method for manufacturing plastic package for electronic device having a fully insulated dissipator | |
| US10312178B2 (en) | Semiconductor device | |
| US4503452A (en) | Plastic encapsulated semiconductor device and method for manufacturing the same | |
| KR930007518B1 (en) | Semiconductor device | |
| JPS62219642A (en) | Resin package type electronic part | |
| JP2755440B2 (en) | Resin mold type semiconductor device and resin mold device | |
| US20210175141A1 (en) | Semiconductor device and method for manufacturing semiconductor device | |
| JP2013004848A (en) | Semiconductor device and manufacturing method of the same | |
| JP2759523B2 (en) | Method for manufacturing semiconductor device | |
| JPH04277660A (en) | Integrated circuit package | |
| JP2817815B2 (en) | Method for manufacturing resin-encapsulated electronic component | |
| JPS61208242A (en) | Semiconductor device | |
| JPS647496B2 (en) | ||
| JP2710207B2 (en) | Semiconductor device and manufacturing method thereof | |
| JPH0210572B2 (en) | ||
| JPH04192351A (en) | Semiconductor device and its formation | |
| JPH02202042A (en) | Resin-sealed semiconductor device | |
| JPS6246268Y2 (en) | ||
| JPH10154783A (en) | Resin sealed semiconductor device | |
| JPS62193159A (en) | Insulating type semiconductor device and molding tool thereof | |
| JPS5966128A (en) | Manufacture of resin-sealed semiconductor device | |
| JPH0328067B2 (en) | ||
| WO2013061603A1 (en) | Circuit device manufacturing method | |
| WO2013076932A1 (en) | Production method for circuit device |