JPS62193159A - Insulating type semiconductor device and molding tool thereof - Google Patents
Insulating type semiconductor device and molding tool thereofInfo
- Publication number
- JPS62193159A JPS62193159A JP3295286A JP3295286A JPS62193159A JP S62193159 A JPS62193159 A JP S62193159A JP 3295286 A JP3295286 A JP 3295286A JP 3295286 A JP3295286 A JP 3295286A JP S62193159 A JPS62193159 A JP S62193159A
- Authority
- JP
- Japan
- Prior art keywords
- header
- resin
- package
- insertion hole
- screw insertion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 36
- 238000000465 moulding Methods 0.000 title description 17
- 239000011347 resin Substances 0.000 claims abstract description 81
- 229920005989 resin Polymers 0.000 claims abstract description 81
- 238000003780 insertion Methods 0.000 claims description 35
- 230000037431 insertion Effects 0.000 claims description 35
- 238000004519 manufacturing process Methods 0.000 claims description 10
- 238000002347 injection Methods 0.000 claims description 6
- 239000007924 injection Substances 0.000 claims description 6
- 238000004806 packaging method and process Methods 0.000 abstract description 3
- 239000000945 filler Substances 0.000 abstract description 2
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 230000015556 catabolic process Effects 0.000 description 11
- 230000000694 effects Effects 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 4
- 238000007667 floating Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000012776 electronic material Substances 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 239000010445 mica Substances 0.000 description 1
- 229910052618 mica group Inorganic materials 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 230000002195 synergetic effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は絶縁型半導体装置およびそのモールド型に関す
る。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to an insulated semiconductor device and a mold type thereof.
半導体装置のパッケージング技術として、量産性に伊れ
たトランスファレジンモールド(モールド)技術が多用
されている。また、レジンパッケージ型の半導体装置に
ついては、工業調査会発行「電子材料J 1981年1
1月号、昭和56年11月1日発行、P42〜P46に
記載されている。As a packaging technology for semiconductor devices, transfer resin molding technology, which is suitable for mass production, is often used. Regarding resin package type semiconductor devices, please refer to "Electronic Materials J, 1981, 1, published by Kogyo Research Association.
January issue, published November 1, 1980, described on pages 42 to 46.
この文献には次に記すようなことが記載されている。レ
ジンパッケージ型の半導体装置として、TO−220型
の半導体装置が知られている。ところで、このTo−2
20型の半導体装置を絶縁的に取付板に実装して使用す
る場合、ヘッダと取付板との間にマイカ等の絶縁体を介
在させるとともに、ヘッダに設けられた取付孔に絶縁管
を挿入し、この絶縁管内に取付用のネジを挿入して半導
体装置を取付板に固定しているが、この構造はその実装
時手間暇が多く掛かる。そこで、前記絶縁管を入れる必
要がないように、取付孔の内面を絶縁性のレジンで被う
とともに、ヘッダの表面をも絶縁性のレジンで被う絶縁
型の半導体装置が開発されている。また、この絶縁型半
導体装置におけるヘッダ裏面側のレジン厚みは、所望絶
縁破壊電圧を維持することを限度として放熱性を良好と
するために、できる限り薄いことが望ましく、前記文献
にも記載されているように、その厚さはたとえば、0.
35〜0.45mm程度となっている。This document describes the following: A TO-220 type semiconductor device is known as a resin package type semiconductor device. By the way, this To-2
When using a 20-inch semiconductor device mounted insulatively on a mounting plate, an insulator such as mica should be interposed between the header and the mounting plate, and an insulating tube should be inserted into the mounting hole provided in the header. Although the semiconductor device is fixed to the mounting plate by inserting mounting screws into the insulating tube, this structure requires a lot of time and effort during mounting. Therefore, insulated semiconductor devices have been developed in which the inner surface of the mounting hole is covered with insulating resin and the surface of the header is also covered with insulating resin so that the insulating tube does not need to be inserted. In addition, the resin thickness on the back side of the header in this insulated semiconductor device is desirably as thin as possible in order to improve heat dissipation while maintaining the desired dielectric breakdown voltage. For example, the thickness is 0.
It is approximately 35 to 0.45 mm.
前記絶縁型半導体装置はその製造において、ヘッダのチ
ップを固定する主面および裏面側におけるレジンの充填
速度が同等になるようにして良好なパッケージが行われ
るようにするため、ヘッダの主面側のパッケージのレジ
ン厚さは、チップを被うパフケージ部分は厚く、ネジ挿
入孔を有する部分のパッケージの厚さは薄く形成されて
いる。In manufacturing the insulated semiconductor device, in order to ensure that the filling speed of the resin is the same on the main surface and the back surface of the header on which the chip is fixed, so that good packaging can be achieved, the main surface of the header is The resin thickness of the package is thick in the puff cage portion that covers the chip, and thin in the portion of the package where the screw insertion hole is provided.
しかし、このようにネジを挿入するネジ挿入孔を構成す
る部分のレジンの厚さが薄いことは、絶縁型半導体装置
を取付板にネジで固定する場合、大きな力でネジを締め
付けたり、あるいは取付板が反っていたりすると、薄い
レジン部分は押し潰されてクラック等が発生したり、部
分的に剥離したりして耐湿性が低下することが、本発明
者によってあきらかにされた。このため、絶縁型半導体
装置の実装時には加減をしてネジ締めをしなければなら
ない等の注意が必要となり、作業が面倒となる。However, the thinness of the resin in the parts that make up the screw insertion holes into which screws are inserted means that when securing an insulated semiconductor device to a mounting plate with screws, the screws must be tightened with great force or the screws must be tightened with great force. The inventors have revealed that when the board is warped, the thin resin part is crushed and cracks occur, or parts of the board peel off, resulting in a decrease in moisture resistance. For this reason, when mounting an insulated semiconductor device, care must be taken such as adjusting screw tightening, which makes the work cumbersome.
本発明の目的は実装の信顛度が高い絶縁型半導体装置を
提供することにある。An object of the present invention is to provide an insulated semiconductor device with high mounting reliability.
本発明の他の目的は耐絶縁破壊電圧が高い絶縁型半導体
装置を提供することにある。Another object of the present invention is to provide an insulated semiconductor device with high dielectric breakdown voltage resistance.
本発明の前記ならびにそのほかの目的と新規な特徴は、
本明細書の記述および添付図面からあきらかになるであ
ろう。The above and other objects and novel features of the present invention include:
It will become clear from the description of this specification and the accompanying drawings.
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記のとおりである。A brief overview of typical inventions disclosed in this application is as follows.
すなわち、本発明の絶縁型半導体装置は、その製造にお
いて、モールド型のキャビティ内にへ・7ダを浮かせた
状態で保持し、キャビティの一端からレジンを注入して
ヘッダの主面側および裏面側にレジン送り込む際、ネジ
挿入孔が設けられるパッケージ部分およびチップ等を被
うパッケージ部分の厚さは共に厚X形成するようになっ
ているとともに、レジン注入側のヘッダ主面部分は、少
なくとも部分的に絞られて厚さの狭いヘッダの裏面側の
空間にもレジンが確実に充填されるようになっている。That is, in manufacturing the insulated semiconductor device of the present invention, the header is held in a floating state in a mold cavity, and resin is injected from one end of the cavity to coat the main and back surfaces of the header. When feeding resin into the header, the thickness of the package part where the screw insertion hole is provided and the package part that covers the chip etc. are both made to be X thick, and the main surface part of the header on the resin injection side is at least partially thickened. This ensures that the space on the back side of the header, which has a narrow thickness, is filled with resin.
上記した手段によれば、ネジ挿入孔が設けられるパッケ
ージ部分は、チップ等を被うパッケージ部分と同様に厚
いため、前記ネジ挿入孔に挿入されたネジの締付力が大
きくても、レジンの押し潰しに対する強度が向上し、絶
縁型半導体装置の実装時にネジ挿入孔部分のレジンの破
壊が起きず、実装の信頼性が向上する。また、モールド
時、レジン注入側のヘッダの主面側ではレジンは絞られ
るため、ヘッダの裏面側にレジンが充満した後あるいは
充満すると略同時にヘッダの主面側にレジンが充満する
ようになり、絶縁破壊が生じては困るヘッダの裏面側の
レジン部分には、レジンが流れ合って来て相互に衝突し
て接触してできるレジンの流れの突き当たり部分が存在
しなくなり、絶縁型半導体装置における耐絶縁破壊電圧
が低下せず、再現性良く絶縁型半導体装置を製造するこ
とができるようになる。According to the above means, the part of the package in which the screw insertion hole is provided is as thick as the part of the package that covers the chip, etc., so even if the tightening force of the screw inserted into the screw insertion hole is large, the resin The strength against crushing is improved, and the resin in the screw insertion hole does not break when an insulated semiconductor device is mounted, improving the reliability of mounting. In addition, during molding, the resin is squeezed on the main surface of the header on the resin injection side, so after or almost at the same time as the back side of the header is filled with resin, the main surface of the header is filled with resin. In the resin part on the back side of the header, where dielectric breakdown should not occur, there is no longer an abutting part where resin flows and collides and contacts each other, which improves the durability of insulated semiconductor devices. It becomes possible to manufacture an insulated semiconductor device with good reproducibility without reducing the dielectric breakdown voltage.
以下図面を参照して本発明の一実施例について説明する
。An embodiment of the present invention will be described below with reference to the drawings.
第1図は本発明の一実施例による絶縁型半導体装置の製
造におけるレジンモールド状態を示す断面図、第2図は
同じく絶縁型半導体装置を示す斜視図である。FIG. 1 is a sectional view showing a resin mold state in manufacturing an insulated semiconductor device according to an embodiment of the present invention, and FIG. 2 is a perspective view similarly showing the insulated semiconductor device.
この実施例の絶縁型半導体装置(絶縁型パワートランジ
スタ)は、第2図に示されるように、レジンからなるパ
ッケージlと、このパッケージ1の一端面から突出する
3本のり一ド2と、からなっている。前記パッケージ1
のリード2が突出される突出端と逆となる端部は部分的
にその幅員方向に沿って一段低くなっている。この低部
3は後述するレジンモールド時にヘッダの下面(裏面)
に確実にレジンが注入されるようにする結果生じたもの
である。また、この低部3およびこの低部3の裏面には
レジンモールド時に生じた孔4が存在するが、この孔4
は充填硬化された充填材5で塞がれている。また、パッ
ケージ1の低部3寄りの部分には、この絶縁型半導体装
置6 (絶縁型パワートランジスタ二以下単にトランジ
スタとも称する。)を取付板に取り付ける際利用される
ネジ挿入孔7が設けられている。As shown in FIG. 2, the insulated semiconductor device (insulated power transistor) of this embodiment consists of a package l made of resin, and three ropes 2 protruding from one end surface of this package 1. It has become. Said package 1
The end opposite to the protruding end from which the lead 2 is protruded is partially lowered in the width direction. This lower part 3 will be the lower surface (back surface) of the header when resin molding is performed, which will be described later.
This is a result of ensuring that resin is injected into the area. In addition, there are holes 4 formed during resin molding on this low portion 3 and on the back surface of this low portion 3;
are filled with a filling material 5 that has been filled and hardened. Further, a screw insertion hole 7 is provided in a portion of the package 1 near the lower portion 3, which is used when attaching the insulated semiconductor device 6 (insulated power transistor 2, hereinafter also simply referred to as a transistor) to a mounting plate. There is.
つぎに、第1図を参照しながら、このトランジスタ6の
モールド方法について説明する。Next, a method of molding this transistor 6 will be explained with reference to FIG.
このトランジスタ6のモールドに先立って、金属製のリ
ードフレーム8が用意される。このリードフレーム8は
異形材の切断成形によってバターニングされて形成され
る。この実施例では、リードフレーム8はTo−3型の
絶縁型パワートランジスタを組み立てるためのものであ
ることから、チップ(半導体素子)9をその主面に固定
する厚いヘッダ10と、このヘッダ10の一端から段付
状に延在するコレクタリード11と、このコレクタリー
ド11の両側にそれぞれ平行となて延在するリード2と
を少なく有している。また、前記コレクタリード11が
突出するヘッダ10側は千ツブ9を固定するチップ取付
領域12となっている。Prior to molding this transistor 6, a metal lead frame 8 is prepared. This lead frame 8 is formed by patterning by cutting and forming a profiled material. In this embodiment, since the lead frame 8 is for assembling a To-3 type insulated power transistor, it includes a thick header 10 for fixing a chip (semiconductor element) 9 to its main surface, and a thick header 10 for fixing a chip (semiconductor element) 9 to its main surface. It has a collector lead 11 extending in a stepped manner from one end, and a small number of leads 2 extending parallel to both sides of the collector lead 11. Further, the side of the header 10 from which the collector lead 11 protrudes serves as a chip attachment area 12 for fixing the lug 9.
また、前記チップ取付領域工2から外れたヘッダ端側に
は、ネジ挿入孔形成用孔13が設けられている。このネ
ジ挿入孔形成用孔13は前記ネジ挿入孔7よりもその直
径が大きくなっている。また、前記ネジ挿入孔7はこの
ネジ挿入孔形成用孔13に同心円的に形成される。Further, a screw insertion hole forming hole 13 is provided at the end of the header away from the chip mounting area 2. This screw insertion hole forming hole 13 has a larger diameter than the screw insertion hole 7. Further, the screw insertion hole 7 is formed concentrically with the screw insertion hole forming hole 13.
このようなリードフレーム8を用いてトランジスタを6
のモールドを行う場合は、第1図に示すように、リード
フレーム8のチップ取付領域I2にチップ9が最初に固
定される。つぎに、チップ9の電極と各リード2とは図
示しないワイヤで接続される。その後、このリードフレ
ーム8は、モールド型14の上型15と下型16との間
に挟持されレジン注入によってモールドされる。このモ
ールドにおいて、上型I5と下型16とによって形成さ
れるキャビティ17内には、ヘッダ10およびリード2
の内端等が納まる。そして、前記キャビティ17にはヘ
ッダ10の端面側、すなわち、ネジ挿入孔形成用孔13
がある端面側に設けられたゲート18から点々で示され
るように溶けたレジン19が注入される。A transistor 6 is made using such a lead frame 8.
When performing molding, the chip 9 is first fixed in the chip mounting area I2 of the lead frame 8, as shown in FIG. Next, the electrodes of the chip 9 and each lead 2 are connected with wires (not shown). Thereafter, this lead frame 8 is held between the upper die 15 and the lower die 16 of the mold die 14 and molded by resin injection. In this mold, a header 10 and leads 2 are placed in a cavity 17 formed by an upper mold I5 and a lower mold 16.
The inner edge etc. of will fit. The cavity 17 has a hole 13 on the end surface side of the header 10, that is, a hole 13 for forming a screw insertion hole.
Melted resin 19 is injected from a gate 18 provided on one end surface side as shown by dots.
この、レジンモールドにおいて、モールド型14にあっ
ては、前記上型15および下型16にはそれぞれ2本の
突子20が設けられ、これら突子20で前記ヘッダ10
を支え、ヘッダ10がキャビティ17の底面からたとえ
ば、0 、 4 m m程度浮かせるようになっている
。この結果、モールド後は、ヘッダ10の裏面には厚さ
0.4mmのレジンがパッケージされることになり、ト
ランジスタ6が所望の耐絶縁破壊電圧を維持できるよう
になっている。また、レジン19はヘッダ10の裏面側
にも確実に注入する必要があることから、ゲート18に
臨む上型15部分は低くなり、絞り部21が形成されて
いる。この絞り部21は前記パッケージ1の主面側に流
れ込むレジン19の量を調整する役割を果たす。すなわ
ち、レジン注入に際して、高さが9.4mmと狭いヘッ
ダ10の裏面側にレジン19が充満しないうちに、ヘッ
ダ10の主面側にレジンが注入しないように、またヘッ
ダ10の主面側に流れ込んだレジン20がヘッダ10の
裏面側に流れ込むことのないように、さらに、ヘッダ1
0のバランスが崩れないように、前記絞り部21で流入
するレジン19の流れを調整するようになっている。し
たがって、このモールド型14によれば、ヘッダ10の
裏面側全域にレジン19が流れ込んだ時点では、ヘッダ
10の主面側には引き続いてレジン19が流入し続けて
いる。In this resin mold, in the mold die 14, the upper die 15 and the lower die 16 are each provided with two protrusions 20, and these protrusions 20 form the header 10.
, so that the header 10 is lifted from the bottom surface of the cavity 17 by, for example, about 0.4 mm. As a result, after molding, a resin with a thickness of 0.4 mm is packaged on the back surface of the header 10, so that the transistor 6 can maintain a desired dielectric breakdown voltage. Furthermore, since the resin 19 must be reliably injected into the back side of the header 10, the portion of the upper mold 15 facing the gate 18 is lowered and a constricted portion 21 is formed. This constriction part 21 plays a role of adjusting the amount of resin 19 flowing into the main surface side of the package 1. That is, when injecting the resin, the main surface side of the header 10 is injected so that the resin 19 is not injected into the main surface side of the header 10 before the resin 19 fills the back surface side of the header 10, which has a narrow height of 9.4 mm. In order to prevent the poured resin 20 from flowing into the back side of the header 10,
The flow of the inflowing resin 19 is adjusted by the throttle section 21 so that the balance of the resin 19 does not collapse. Therefore, according to this mold 14, at the time when the resin 19 has flowed into the entire back surface side of the header 10, the resin 19 continues to flow into the main surface side of the header 10.
この結果、絶縁破壊が生じては困るヘッダ10の裏面側
のレジン部分には、レジン19が流れ合って来て相互に
衝突して接触してできるレジン19の流れの突き当たり
部分が存在しなくなる。このレジンの流れの突き当たり
部分は、巨視的にはその衝突界面は隙間が存在するため
、耐絶縁性の信頼性は低いことが本発明者によって明ら
かとされている。As a result, in the resin portion on the back side of the header 10, where dielectric breakdown should not occur, there is no abutting portion of the flowing resin 19, which is formed when the resin 19 flows into each other and collides with each other. The present inventor has clarified that the reliability of the insulation resistance is low in the part where the resin flow hits because macroscopically there is a gap at the collision interface.
一方、前記ヘッダ10端のキャビティ17部分には円柱
体22が位置している。この円柱体22はモールド型1
4の上型15あるいは下型16の一方あるいは両方に分
けて設けられている(この実施例では円柱体22は上型
15に設けられている。)。この円柱体22が位置する
部分はモールド後には、ネジ挿入孔7となる。したがっ
て、モールド時、前記ネジ挿入孔7の内周には耐絶縁破
壊層が形成されるように、この円柱体22はへラダ10
の何れの部分にも接触しないようになっている。また、
その離反距離はヘッダ10の裏面に形成されるレジン1
9の厚さと同一あるいはそれ以上厚くなっている。On the other hand, a cylindrical body 22 is located in the cavity 17 at the end of the header 10. This cylindrical body 22 is molded into mold 1
4 (in this embodiment, the cylindrical body 22 is provided in the upper mold 15). The portion where this cylindrical body 22 is located becomes the screw insertion hole 7 after molding. Therefore, during molding, this cylindrical body 22 is attached to the spacing 10 so that a dielectric breakdown resistant layer is formed on the inner periphery of the screw insertion hole 7.
It is designed so that it does not come in contact with any part of the Also,
The separation distance is determined by the resin 1 formed on the back surface of the header 10.
The thickness is the same as or thicker than No. 9.
つぎに、モールドが終了した後は、リードフレーム8の
不用となる部分は切断除去され、第2図に示されるよう
なトランジスタ6が製造される。Next, after the molding is completed, the unnecessary portions of the lead frame 8 are cut and removed, and the transistor 6 as shown in FIG. 2 is manufactured.
このような実施例によれば、つぎのような効果が得られ
る。According to such an embodiment, the following effects can be obtained.
(1)本発明の絶縁型のパワートランジスタはネジ挿入
孔が設けられたパッケージ部分のレジンの厚さは、数m
m程度と厚いことから、パワートランジスタの実装時、
ネジ挿入孔に挿入したネジを強く締め付けても、レジン
部分は締付力によって押し潰されて、クランクが発生し
たりあるいはレジンが剥離したりすることがなく、実装
の信顛度が高くなるという効果が得られる。(1) In the insulated power transistor of the present invention, the thickness of the resin in the package portion where the screw insertion hole is provided is several meters.
When mounting a power transistor, since it is as thick as approximately
Even if the screw inserted into the screw insertion hole is strongly tightened, the resin part will not be crushed by the tightening force, causing cranking or peeling of the resin, increasing the reliability of mounting. Effects can be obtained.
(2)上記(1)により、本発明のパワートランジスタ
はその実装時、ネジの締付にそれほど注意を払わなくと
も良くなることから、実装作業の作業性の向上が図れる
という効果が得られる。(2) Due to the above (1), when mounting the power transistor of the present invention, it is not necessary to pay much attention to tightening the screws, so that the workability of the mounting work can be improved.
(3)本発明のパワートランジスタはモールド型の構造
によって、絶縁破壊が生じては困るヘッダの裏面側のレ
ジン部分には、レジンが流れ合って来て相互に衝突して
接触してできるレジンの流れの突き当たり部分が存在し
なくなるため、ピンホールや隙間等が発生しなくなり、
耐絶縁破壊電圧を常に高く維持でき、信頼性が高くなる
という効果が得られる。(3) Due to the molded structure of the power transistor of the present invention, the resin part on the back side of the header, where dielectric breakdown should not occur, is covered with resin that flows into each other and collides with each other. Since there is no end point for the flow, pinholes and gaps will no longer occur.
The dielectric breakdown voltage can always be maintained high, resulting in higher reliability.
(4)上記(3)により、本発明のパワートランジスタ
はヘッダの裏面のレジン部分に極めて小さな隙間等も存
在しないことから、耐湿性も高くなるという効果が得ら
れる。(4) According to the above (3), the power transistor of the present invention has no extremely small gap or the like in the resin portion on the back surface of the header, and therefore has the effect of increasing moisture resistance.
(5)本発明によれば、レジン注入バランスをとるため
の絞り部は、ヘッダのチップ取付領域を外れ、ネジ挿入
孔の外側に設けられていることから、チップ取付領域は
有効に利用できるため、より大きい寸法のチップを取り
付けることができるという効果が得られる。(5) According to the present invention, the constriction part for balancing resin injection is provided outside the chip mounting area of the header and outside the screw insertion hole, so the chip mounting area can be used effectively. , the effect is that chips of larger dimensions can be attached.
(6)上記(5)により、本発明によれば、チップ取付
領域は面積的に有効利用できるため、逆にヘッダの小型
化、換言するならば、トランジスタの小型化を図ること
ができるという効果が得られる。(6) According to the above (5), according to the present invention, since the chip mounting area can be effectively used in terms of area, the header can be miniaturized, or in other words, the transistor can be miniaturized. is obtained.
(7)上記(1)〜(6)により、本発明によれば、大
型のチップを固定できかつ耐湿性、耐絶縁性が優れた実
装の信頼性が高いパワートランジスタを提供することが
できるという相乗効果が得られる。(7) According to (1) to (6) above, according to the present invention, it is possible to provide a power transistor that can fix a large chip, has excellent moisture resistance and insulation resistance, and has high mounting reliability. A synergistic effect can be obtained.
以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない、たとえば、第3図に示さ
れるように、前記キャビティ17の底からヘッダ10を
浮かせるためのヘッダ10の上面側の支持突子20を幅
広とし、この突子20の存在によってレジン19をヘッ
ダIOの中央部で流させず、レジン流路を絞り、第4図
の一点鎖線で示されるように、ヘッダ10の両側部をレ
ジンが流れるようにしてモールドを行っても良い。この
場合、第4図に示されるように、低部3の周縁部分のレ
ジンの厚さは厚(なり、パッケージ端縁の機械的強度は
向上する。なお、前記絞り部21等によって窪んだパッ
ケージ領域は、モールド後、絶縁体で塞がれる。Although the invention made by the present inventor has been specifically explained above based on Examples, it goes without saying that the present invention is not limited to the above Examples and can be modified in various ways without departing from the gist thereof. For example, as shown in FIG. 3, the supporting protrusions 20 on the upper surface side of the header 10 for floating the header 10 from the bottom of the cavity 17 are made wide, and the presence of the protrusions 20 causes the resin 19 to Instead of flowing in the center of the header IO, the resin flow path may be narrowed and molding may be performed so that the resin flows on both sides of the header 10, as shown by the dashed line in FIG. In this case, as shown in FIG. 4, the thickness of the resin at the peripheral edge of the lower part 3 becomes thicker, and the mechanical strength of the edge of the package is improved. The area is filled with an insulator after molding.
以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野である絶縁型半導体装置の
技術に適用した場合について説明したが、それに限定さ
れるものではなく、たとえば、前記同様の構造をした集
積回路装置の製造技術などに通用できる。The above explanation has mainly been about the case where the invention made by the present inventor is applied to the technology of insulated semiconductor devices, which is the background field of application, but the invention is not limited thereto. It can be applied to manufacturing technology for structured integrated circuit devices.
本願において開示される発明のうち代表的なものによっ
て得られる効果を符単に説明すれば、下記のとおりであ
る。A brief description of the effects obtained by typical inventions disclosed in this application is as follows.
本発明の絶縁型半導体装置は、ネジ挿入孔が設けられる
パッケージ部分およびチップ等を被うパッケージ部分の
厚さは共に厚く形成されていることから、ネジ挿入孔が
設けられるパッケージ部分は、チップ等を被うパッケー
ジ部分と同様に厚いため、前記ネジ挿入孔に挿入された
ネジの締付力が大きくても、レジンの押し潰しに対する
強度が向上し、絶縁型半導体装置の実装時にネジ挿入孔
部分のレジンの破壊が起きず、実装の信頼性が向上する
。また、本発明の絶縁型半導体装置はその製造における
モールド時、レジン注入側のヘッダの主面側ではレジン
は絞られるため、ヘッダの裏面側にレジンが充満した後
あるいは充満すると略同時にヘッダの主面側にレジンが
充満するようになり、絶縁破壊が生じては困るヘッダの
裏面側のレジン部分には、レジンが流れ合って来て相互
に衝突して接触してできるレジンの流れの突き当たり部
分が存在しなくなり、耐絶縁破壊電圧強度が向上する。In the insulated semiconductor device of the present invention, the thickness of the package portion where the screw insertion hole is provided and the package portion that covers the chip etc. are both thick. Because it is thick like the package part that covers the screw insertion hole, even if the tightening force of the screw inserted into the screw insertion hole is large, the strength against resin crushing is improved, and the screw insertion hole part is thick when mounting an insulated semiconductor device. No damage to the resin occurs, improving mounting reliability. In addition, during molding in manufacturing the insulated semiconductor device of the present invention, the resin is squeezed on the main surface of the header on the resin injection side. In the resin part on the back side of the header, where the resin part on the back side of the header is filled with resin and there is no risk of dielectric breakdown, there is a contact area where the resin flows and collides with each other and comes into contact with each other. is no longer present, and the dielectric breakdown voltage strength is improved.
第1図は本発明の一実施例による絶縁型半導体装置の製
造におけるレジンモールド状態を示す断面図、
第2図は同じく絶縁型半導体装置を示す斜視図、第3図
は本発明の他の実施例による絶縁型半導体装置の製造に
おけるレジンモールド状態を示す断面図、
第4図は同じくレジンモールド後の製品を示す斜視図で
ある。
1・・・パッケージ、2・・・リード、3・・・低部、
4・・・孔、5・・・充填材、6・・・トランジスタ、
7・・・ネジ挿入孔、8・・・リードフレーム、9・・
・チップ、10・・・ヘッダ、11・・・コレクタリー
ド、12・・・チップ取付領域、13・・・ネジ挿入孔
形成用孔、14・・・モールド型、15・・・上型、1
6・・・下型、17・・・キャビティ、18・・・ゲー
ト、19・・・レジン、20・・・突子、21・・・絞
り部、22・・・円柱体。
第 1 図
第 2 図
74 第 3 間
第 4 図
!−ハ゛・・17−シ゛
2−+ノード
3−込鄭FIG. 1 is a cross-sectional view showing a resin mold state in manufacturing an insulated semiconductor device according to an embodiment of the present invention, FIG. 2 is a perspective view similarly showing an insulated semiconductor device, and FIG. 3 is another embodiment of the present invention. FIG. 4 is a cross-sectional view showing a state of resin molding in manufacturing an insulated semiconductor device according to an example, and FIG. 4 is a perspective view showing a product after resin molding. 1...Package, 2...Lead, 3...Low part,
4... Hole, 5... Filler, 6... Transistor,
7...Screw insertion hole, 8...Lead frame, 9...
- Chip, 10... Header, 11... Collector lead, 12... Chip mounting area, 13... Hole for forming screw insertion hole, 14... Mold mold, 15... Upper mold, 1
6... Lower mold, 17... Cavity, 18... Gate, 19... Resin, 20... Protrusion, 21... Squeezed part, 22... Cylindrical body. Figure 1 Figure 2 Figure 74 Figure 3 Figure 4! -High...17-Shi2-+Node3-Komezheng
Claims (1)
けられたネジ挿入孔形成用空間領域と、前記ヘッダの主
面および裏面を被うレジンからなるパッケージと、この
パッケージに設けられたネジ挿入孔と、前記パッケージ
の内外に亘って延在しかつ内端は前記チップの対応電極
にワイヤを介して電気的に接続されてなるリードと、を
有し、かつ前記ネジ挿入孔はヘッダに接触することなく
前記ネジ挿入孔形成用空間領域を貫通して設けられてい
ることを特徴とする絶縁型半導体装置であって、前記ネ
ジ挿入孔部分およびチップを被うパッケージ部分は厚く
なっているとともに、ネジ挿入孔側のヘッダの主面のパ
ッケージの厚さはヘッダ裏面のパッケージと同様に部分
的に薄くなっていることを特徴とする絶縁型半導体装置
。 2、主面にチップを固定したヘッダと、このヘッダに設
けられたネジ挿入孔形成用空間領域と、絶縁膜ヘッダの
主面および裏面を被うレジンからなるパッケージと、こ
のパッケージに設けられたネジ挿入孔と、前記パッケー
ジの内外に亘って延在しかつ内端は前記チップの対応電
極にワイヤを介して電気的に接続されてなるリードと、
を有し、かつ前記ネジ挿入孔はヘッダに接触することな
く前記ネジ挿入孔形成用空間領域を貫通して設けられる
絶縁型半導体装置の製造におけるモールド型であって、
前記ヘッダ主面のチップ被覆部およびネジ挿入孔形成部
のパッケージは共に厚くパッケージできるようになって
いるとともに、前記レジン注入部近傍のヘッダの主面側
はレジンの流れ抵抗が大きくなるように絞り部が設けら
れていることを特徴とするモールド型。 3、前記絞り部の面積はヘッダの裏面側に流れ込んだレ
ジンとヘッダの主面側に 流れ込んだレジンとの会合が
ヘッダの裏面側で生じないような面積となっていること
を特徴とする特許請求の範囲第2項記載のモールド型。[Claims] 1. A package consisting of a header having a chip fixed to its main surface, a space region provided in the header for forming a screw insertion hole, and a resin covering the main surface and back surface of the header; The package includes a screw insertion hole provided in the package, and a lead extending inside and outside the package and having an inner end electrically connected to a corresponding electrode of the chip via a wire, and An insulated semiconductor device characterized in that the screw insertion hole is provided through the screw insertion hole forming space area without contacting the header, the package covering the screw insertion hole portion and the chip. An insulated semiconductor device characterized in that the thickness of the package on the main surface of the header on the screw insertion hole side is partially thinner, similar to the thickness of the package on the back side of the header. 2. A package consisting of a header with a chip fixed to its main surface, a space region provided in this header for forming a screw insertion hole, a resin covering the main surface and back surface of the insulating film header, and a package provided in this package. a screw insertion hole; a lead extending inside and outside the package and having an inner end electrically connected to a corresponding electrode of the chip via a wire;
A mold for manufacturing an insulated semiconductor device, wherein the screw insertion hole is provided through the screw insertion hole forming space region without contacting the header,
Both the chip covering part and the screw insertion hole forming part on the main surface of the header can be packaged thickly, and the main surface side of the header near the resin injection part is narrowed to increase resin flow resistance. A mold type characterized by having a section. 3. The area of the constricted portion is such that the resin that has flowed into the back surface of the header and the resin that has flowed into the main surface of the header do not meet on the back surface of the header. The mold according to claim 2.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3295286A JPS62193159A (en) | 1986-02-19 | 1986-02-19 | Insulating type semiconductor device and molding tool thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3295286A JPS62193159A (en) | 1986-02-19 | 1986-02-19 | Insulating type semiconductor device and molding tool thereof |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS62193159A true JPS62193159A (en) | 1987-08-25 |
Family
ID=12373279
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3295286A Pending JPS62193159A (en) | 1986-02-19 | 1986-02-19 | Insulating type semiconductor device and molding tool thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS62193159A (en) |
-
1986
- 1986-02-19 JP JP3295286A patent/JPS62193159A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7449774B1 (en) | Semiconductor power module having an electrically insulating heat sink and method of manufacturing the same | |
US6992386B2 (en) | Semiconductor device and a method of manufacturing the same | |
US6744124B1 (en) | Semiconductor die package including cup-shaped leadframe | |
JP3435271B2 (en) | Semiconductor device | |
EP1860697A2 (en) | Semiconductor device | |
JP2005191071A (en) | Semiconductor device | |
JPH09153571A (en) | Semiconductor device | |
KR930007518B1 (en) | Semiconductor device | |
JP4416140B2 (en) | Resin-sealed semiconductor device | |
JPS62193159A (en) | Insulating type semiconductor device and molding tool thereof | |
JPS615529A (en) | Insulated semiconductor device | |
JP2532826B2 (en) | Method for manufacturing resin-sealed semiconductor device | |
JP2005353713A (en) | Semiconductor device | |
JP3519223B2 (en) | Resin-sealed semiconductor device | |
JPS61208242A (en) | Semiconductor device | |
JPS62219642A (en) | Resin package type electronic part | |
JPS6322677Y2 (en) | ||
JPH0512853B2 (en) | ||
JPS6018939A (en) | Resin seal type semiconductor device | |
US9040356B2 (en) | Semiconductor including cup-shaped leadframe packaging techniques | |
JPH04277660A (en) | Integrated circuit package | |
JPS6167943A (en) | Insulation-type semiconductor device and mold for manufacturing the same | |
JPH0318741B2 (en) | ||
JPH0349399Y2 (en) | ||
JPS60128645A (en) | Semiconductor device |