JP2003168652A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2003168652A5 JP2003168652A5 JP2001365043A JP2001365043A JP2003168652A5 JP 2003168652 A5 JP2003168652 A5 JP 2003168652A5 JP 2001365043 A JP2001365043 A JP 2001365043A JP 2001365043 A JP2001365043 A JP 2001365043A JP 2003168652 A5 JP2003168652 A5 JP 2003168652A5
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- nickel
- layer
- manufacturing
- cobalt
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Claims (11)
- シリコン基板上にシリコンを含む電極を形成する工程と、前記基板内に不純物拡散領域を形成する工程と、前記電極および前記不純物拡散領域の少なくとも一方の表面に、コバルトおよびニッケルを含む金属層を形成する工程と、熱処理によって前記基板または前記電極に含まれるシリコンと前記金属層とを反応させて、コバルトおよびニッケルを含むダイシリサイドを含むシリサイド層を形成する工程とを含む半導体装置の製造方法。
- 前記シリサイド層を形成する工程において、前記熱処理温度が750℃以下である請求項1に記載の半導体装置の製造方法。
- 前記金属層が、コバルトおよびニッケルを含む合金で形成されている請求項1または2に記載の半導体装置の製造方法。
- 前記金属層におけるコバルトとニッケルとの原子比(Co:Ni)が、95:5〜50:50の範囲である請求項3に記載の半導体装置の製造方法。
- 前記金属層を形成する工程が、コバルトおよびニッケルを含む合金をターゲットとしたスパッタリングを実施する工程である請求項3または4に記載の半導体装置の製造方法。
- 前記金属層が、コバルト層とニッケル層とを含む多層構造で形成されている請求項1または2に記載の半導体装置の製造方法。
- 前記金属層において、コバルト層の層厚(TCo)とニッケル層の層厚(TNi)との比(TCo:TNi)が、95:5〜50:50の範囲である請求項6に記載の半導体装置の製造方法。
- 前記金属層を形成する工程が、コバルトをターゲットとしたスパッタリングを実施する工程と、ニッケルをターゲットとしたスパッタリングを実施する工程とを含む請求項6または7に記載の半導体装置の製造方法。
- 前記シリサイド層を形成する工程において、前記熱処理が2段階以上で実施される請求項1〜8のいずれか一項に記載の半導体装置の製造方法。
- シリコン基板と、前記基板上に形成されたシリコンを含む電極と、前記基板内に形成された不純物拡散領域とを備えた半導体装置であって、前記電極および前記不純物拡散領域の少なくとも一方の表面に、コバルトおよびニッケルを含むダイシリサイドを含むシリサイド層が形成されていることを特徴とする半導体装置。
- 前記シリサイド層が、(NiSi 2 ) x (CoSi 2 ) 1-x (但し、0.05≦x≦0.5である。)の組成式で表される請求項10に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001365043A JP2003168652A (ja) | 2001-11-29 | 2001-11-29 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001365043A JP2003168652A (ja) | 2001-11-29 | 2001-11-29 | 半導体装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003168652A JP2003168652A (ja) | 2003-06-13 |
JP2003168652A5 true JP2003168652A5 (ja) | 2005-06-30 |
Family
ID=19175132
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001365043A Pending JP2003168652A (ja) | 2001-11-29 | 2001-11-29 | 半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2003168652A (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100870176B1 (ko) | 2003-06-27 | 2008-11-25 | 삼성전자주식회사 | 니켈 합금 샐리사이드 공정, 이를 사용하여 반도체소자를제조하는 방법, 그에 의해 형성된 니켈 합금 실리사이드막및 이를 사용하여 제조된 반도체소자 |
JP2007142347A (ja) * | 2005-10-19 | 2007-06-07 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
JP5464239B2 (ja) * | 2006-10-11 | 2014-04-09 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
JP5309454B2 (ja) | 2006-10-11 | 2013-10-09 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3629326B2 (ja) * | 1996-02-20 | 2005-03-16 | 株式会社ルネサステクノロジ | 半導体装置の製造方法 |
JP3734559B2 (ja) * | 1996-03-15 | 2006-01-11 | 富士通株式会社 | 半導体装置の製造方法 |
KR100441258B1 (ko) * | 1998-09-22 | 2004-07-21 | 가부시키가이샤 히타치세이사쿠쇼 | 반도체장치 및 그 제조방법 |
KR100271948B1 (ko) * | 1998-12-01 | 2000-11-15 | 윤종용 | 반도체 장치의 셀프-얼라인 실리사이드 형성방법 |
-
2001
- 2001-11-29 JP JP2001365043A patent/JP2003168652A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI232502B (en) | Method of forming nickel silicide layer, nickel alloy salicide transistor structure and method for manufacturing same | |
TWI255007B (en) | Method of fabricating a semiconductor device having reduced contact resistance | |
JP2006516174A5 (ja) | ||
JP2586345B2 (ja) | コバルトシリサイド膜より成る半導体装置及び該装置の製造方法 | |
JP2008522443A5 (ja) | ||
TW200541071A (en) | Method of forming silicided gate structure | |
JPS62101049A (ja) | シリサイド層の形成方法 | |
JP2001298186A5 (ja) | ||
JP2006524431A5 (ja) | ||
JP2007194514A5 (ja) | ||
JP2005510872A5 (ja) | ||
WO2005086567A3 (en) | Silicide formed from ternary metal alloy films | |
JP2009135435A (ja) | 半導体材料及び金属材料を含む化合物のゲルマニウム酸化物層を介した基板内における選択的形成 | |
JP2008500728A5 (ja) | ||
JP2008527743A5 (ja) | ||
JP2003168652A5 (ja) | ||
JP2002184717A5 (ja) | ||
JP2005303150A5 (ja) | ||
JP2000196086A (ja) | チタンポリサイドゲ―トの形成方法 | |
US20060128125A1 (en) | Gate Electrodes and the Formation Thereof | |
TWI233167B (en) | Silicide formation using a metal-organic chemical vapor deposited capping layer | |
JP2004022900A5 (ja) | ||
JPS63316477A (ja) | 半導体装置およびその製造方法 | |
JP3258934B2 (ja) | セルフ・アライン・ケイ化物の改良された製造方法 | |
JPH0269979A (ja) | 半導体装置 |