JP2003163841A - 固体撮像装置 - Google Patents
固体撮像装置Info
- Publication number
- JP2003163841A JP2003163841A JP2001362420A JP2001362420A JP2003163841A JP 2003163841 A JP2003163841 A JP 2003163841A JP 2001362420 A JP2001362420 A JP 2001362420A JP 2001362420 A JP2001362420 A JP 2001362420A JP 2003163841 A JP2003163841 A JP 2003163841A
- Authority
- JP
- Japan
- Prior art keywords
- mos transistor
- solid
- pixel
- transistor
- bias voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/50—Control of the SSIS exposure
- H04N25/57—Control of the dynamic range
- H04N25/571—Control of the dynamic range involving a non-linear response
- H04N25/573—Control of the dynamic range involving a non-linear response the logarithmic type
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
- H04N25/62—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels
- H04N25/626—Reduction of noise due to residual charges remaining after image readout, e.g. to remove ghost images or afterimages
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
- H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
- H04N3/14—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by means of electrically scanned solid-state devices
- H04N3/15—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by means of electrically scanned solid-state devices for picture signal generation
- H04N3/155—Control of the image-sensor operation, e.g. image processing within the image-sensor
- H04N3/1568—Control of the image-sensor operation, e.g. image processing within the image-sensor for disturbance correction or prevention within the image-sensor, e.g. biasing, blooming, smearing
Abstract
(57)【要約】
【課題】本発明は、各画素の感度バラツキを防ぐととも
に残像現象を防ぐことのできる固体撮像装置を提供する
ことを目的とする。 【解決手段】ＭＯＳトランジスタＴ１をＯＦＦとした
後、信号φＶPSをローレベルにして、ＭＯＳトランジス
タＴ２をリセットし、信号φＶPSをハイレベルにした後
にＭＯＳトランジスタＴ４をＯＮとすることで、感度の
バラツキを表す補正データを出力する。その後、ＭＯＳ
トランジスタＴ１をＯＮとした後、信号φＶPSを中間レ
ベルとすることによって、フォトダイオードＰＤに残留
している電荷を放電して、残像低減を図る。
に残像現象を防ぐことのできる固体撮像装置を提供する
ことを目的とする。 【解決手段】ＭＯＳトランジスタＴ１をＯＦＦとした
後、信号φＶPSをローレベルにして、ＭＯＳトランジス
タＴ２をリセットし、信号φＶPSをハイレベルにした後
にＭＯＳトランジスタＴ４をＯＮとすることで、感度の
バラツキを表す補正データを出力する。その後、ＭＯＳ
トランジスタＴ１をＯＮとした後、信号φＶPSを中間レ
ベルとすることによって、フォトダイオードＰＤに残留
している電荷を放電して、残像低減を図る。
Description
【０００１】
【発明の属する技術分野】本発明は、入射光量の対数値
に比例した信号を出力する光電変換手段を有する固体撮
像装置に関する。
に比例した信号を出力する光電変換手段を有する固体撮
像装置に関する。
【０００２】
【従来の技術】固体撮像装置は、小型、軽量で低消費電
力であるのみならず、画像歪や焼き付きが無く、振動や
磁界などの環境条件に強い。又、ＬＳＩ（Large Scale
Integrated circuit）と共通の工程又は類似の工程で製
造できるので、信頼性が高く、量産にも適している。こ
のため、ライン状に画素が配された固体撮像装置がファ
クシミリやフラットベッドスキャナに、マトリクス状に
画素が配された固体撮像装置がビデオカメラやデジタル
カメラなどに幅広く使用されている。ところで、このよ
うな固体撮像装置は光電変換素子で発生した光電荷を読
み出す（取り出す）手段によってＣＣＤ型とＭＯＳ型に
大きく分けられる。ＣＣＤ型は光電荷をポテンシャルの
井戸に蓄積しつつ、転送するようになっており、ダイナ
ミックレンジが狭いという欠点がある。一方、ＭＯＳ型
はフォトダイオードのｐｎ接合容量に蓄積した電荷をＭ
ＯＳトランジスタを通して読み出すようになっている。
力であるのみならず、画像歪や焼き付きが無く、振動や
磁界などの環境条件に強い。又、ＬＳＩ（Large Scale
Integrated circuit）と共通の工程又は類似の工程で製
造できるので、信頼性が高く、量産にも適している。こ
のため、ライン状に画素が配された固体撮像装置がファ
クシミリやフラットベッドスキャナに、マトリクス状に
画素が配された固体撮像装置がビデオカメラやデジタル
カメラなどに幅広く使用されている。ところで、このよ
うな固体撮像装置は光電変換素子で発生した光電荷を読
み出す（取り出す）手段によってＣＣＤ型とＭＯＳ型に
大きく分けられる。ＣＣＤ型は光電荷をポテンシャルの
井戸に蓄積しつつ、転送するようになっており、ダイナ
ミックレンジが狭いという欠点がある。一方、ＭＯＳ型
はフォトダイオードのｐｎ接合容量に蓄積した電荷をＭ
ＯＳトランジスタを通して読み出すようになっている。
【０００３】このようなＭＯＳ型固体撮像装置のダイナ
ミックレンジを広くするために、本出願人は、入射した
光量に応じた光電流を発生しうる感光手段と、光電流を
入力するＭＯＳトランジスタと、このＭＯＳトランジス
タをサブスレッショルド電流が流れうる状態にバイアス
するバイアス手段とを備え、光電流を対数変換するよう
にした固体撮像装置を提案した（特開平３−１９２７６
４号公報参照）。
ミックレンジを広くするために、本出願人は、入射した
光量に応じた光電流を発生しうる感光手段と、光電流を
入力するＭＯＳトランジスタと、このＭＯＳトランジス
タをサブスレッショルド電流が流れうる状態にバイアス
するバイアス手段とを備え、光電流を対数変換するよう
にした固体撮像装置を提案した（特開平３−１９２７６
４号公報参照）。
【０００４】このような固体撮像装置は、広いダイナミ
ックレンジを有しているものの、画素毎に設けられたＭ
ＯＳトランジスタの閾値特性が異なることがあり、画素
毎に感度が異なる場合がある。よって、予め輝度が一様
な明るい光（一様光）を照射することによって得られた
出力を、被写体の撮像時の各画素の出力を補正する補正
データとして保持するなどの対策が必要がある。
ックレンジを有しているものの、画素毎に設けられたＭ
ＯＳトランジスタの閾値特性が異なることがあり、画素
毎に感度が異なる場合がある。よって、予め輝度が一様
な明るい光（一様光）を照射することによって得られた
出力を、被写体の撮像時の各画素の出力を補正する補正
データとして保持するなどの対策が必要がある。
【０００５】しかしながら、操作者が外部光源を用いて
各画素を照射するのは煩雑であったり、又、うまく一様
に露光できないなどの問題がある。又、一様光の照射機
構を撮像装置に設けると撮像装置の構成が煩雑になると
いう問題があった。そこで、本出願人は、予め一様光を
照射することなく各画素の感度バラツキをうち消すこと
ができる固体撮像装置の提案を行った（特開２００１−
０９４８７８号公報参照）。
各画素を照射するのは煩雑であったり、又、うまく一様
に露光できないなどの問題がある。又、一様光の照射機
構を撮像装置に設けると撮像装置の構成が煩雑になると
いう問題があった。そこで、本出願人は、予め一様光を
照射することなく各画素の感度バラツキをうち消すこと
ができる固体撮像装置の提案を行った（特開２００１−
０９４８７８号公報参照）。
【０００６】この固体撮像装置に設けられた画素の構成
を図１に示す。図１の画素は、ｐｎフォトダイオードＰ
Ｄが感光部（光電変換部）を形成している。そのフォト
ダイオードＰＤのアノードはＭＯＳトランジスタＴ１の
ドレインに接続され、このＭＯＳトランジスタＴ１のソ
ースは、ＭＯＳトランジスタＴ２のドレインとゲート及
びＭＯＳトランジスタＴ３のゲートに接続されている。
ＭＯＳトランジスタＴ３のソースは行選択用のＭＯＳト
ランジスタＴ４のドレインに接続されている。ＭＯＳト
ランジスタＴ４のソースは出力信号線６へ接続されてい
る。尚、ＭＯＳトランジスタＴ１〜Ｔ４は、それぞれ、
ＮチャネルのＭＯＳトランジスタでバックゲートが接地
されている。
を図１に示す。図１の画素は、ｐｎフォトダイオードＰ
Ｄが感光部（光電変換部）を形成している。そのフォト
ダイオードＰＤのアノードはＭＯＳトランジスタＴ１の
ドレインに接続され、このＭＯＳトランジスタＴ１のソ
ースは、ＭＯＳトランジスタＴ２のドレインとゲート及
びＭＯＳトランジスタＴ３のゲートに接続されている。
ＭＯＳトランジスタＴ３のソースは行選択用のＭＯＳト
ランジスタＴ４のドレインに接続されている。ＭＯＳト
ランジスタＴ４のソースは出力信号線６へ接続されてい
る。尚、ＭＯＳトランジスタＴ１〜Ｔ４は、それぞれ、
ＮチャネルのＭＯＳトランジスタでバックゲートが接地
されている。
【０００７】又、フォトダイオードＰＤのカソード及び
ＭＯＳトランジスタＴ３のドレインには直流電圧ＶPDが
印加されるようになっている。一方、ＭＯＳトランジス
タＴ２のソースには、信号φＶPSが入力される。又、Ｍ
ＯＳトランジスタＴ１のゲートに信号φＳが入力され、
ＭＯＳトランジスタＴ４のゲートには信号φＶが入力さ
れる。
ＭＯＳトランジスタＴ３のドレインには直流電圧ＶPDが
印加されるようになっている。一方、ＭＯＳトランジス
タＴ２のソースには、信号φＶPSが入力される。又、Ｍ
ＯＳトランジスタＴ１のゲートに信号φＳが入力され、
ＭＯＳトランジスタＴ４のゲートには信号φＶが入力さ
れる。
【０００８】このような構成の画素に対して、各信号が
図１５に示すタイミングチャートに従って与えられる。
即ち、信号φＳをハイレベルにしてＭＯＳトランジスタ
Ｔ１をＯＮとするとともに、信号φＶPSをハイレベルに
してＭＯＳトランジスタＴ２をサブスレッショルド領域
で動作させるようにＭＯＳトランジスタＴ２に与えるバ
イアス電圧を設定した上で、パルス信号φＶを与えて撮
像時の信号が画像データとして出力される。
図１５に示すタイミングチャートに従って与えられる。
即ち、信号φＳをハイレベルにしてＭＯＳトランジスタ
Ｔ１をＯＮとするとともに、信号φＶPSをハイレベルに
してＭＯＳトランジスタＴ２をサブスレッショルド領域
で動作させるようにＭＯＳトランジスタＴ２に与えるバ
イアス電圧を設定した上で、パルス信号φＶを与えて撮
像時の信号が画像データとして出力される。
【０００９】そして、信号φＳをローレベルにしてＭＯ
ＳトランジスタＴ１をＯＦＦとして、信号φＶPSをロー
レベルにしてＭＯＳトランジスタＴ２に与えるバイアス
電圧を撮像時とは異ならせることによりリセットした
後、信号φＶPSをハイレベルにする。この状態でパルス
信号φＶを与えることにより、ＭＯＳトランジスタＴ２
の閾値電圧を反映した信号が出力される。この信号は各
画素間の感度バラツキを表しており、感度バラツキを補
正するための補正データとして用いられる。その後、信
号φＳをハイレベルにして撮像動作を行う。このように
して得られた画像データを、補正データによって補正す
ることによって各画素間の感度バラツキをうち消すこと
ができる。
ＳトランジスタＴ１をＯＦＦとして、信号φＶPSをロー
レベルにしてＭＯＳトランジスタＴ２に与えるバイアス
電圧を撮像時とは異ならせることによりリセットした
後、信号φＶPSをハイレベルにする。この状態でパルス
信号φＶを与えることにより、ＭＯＳトランジスタＴ２
の閾値電圧を反映した信号が出力される。この信号は各
画素間の感度バラツキを表しており、感度バラツキを補
正するための補正データとして用いられる。その後、信
号φＳをハイレベルにして撮像動作を行う。このように
して得られた画像データを、補正データによって補正す
ることによって各画素間の感度バラツキをうち消すこと
ができる。
【００１０】
【発明が解決しようとする課題】しかしながら、このよ
うな感度バラツキをうち消す機能を有する固体撮像装置
では、残像現象を生じる恐れのあることが判明した。本
発明者らの検討によれば、次の理由によるものと推測さ
れる。
うな感度バラツキをうち消す機能を有する固体撮像装置
では、残像現象を生じる恐れのあることが判明した。本
発明者らの検討によれば、次の理由によるものと推測さ
れる。
【００１１】感度バラツキをうち消す機能を有する固体
撮像装置が、上記のようにリセット動作をする際におい
て、ＭＯＳトランジスタＴ１をＯＦＦとすることによっ
て、フォトダイオードＰＤのアノードとＭＯＳトランジ
スタＴ２のドレインとの電気的な接続が切断された状態
となる。よって、ＭＯＳトランジスタＴ２はリセットさ
れるが、ＭＯＳトランジスタＴ１のドレインとフォトダ
イオードＰＤのアノードに蓄積された電荷が残留する。
このように電荷が残留した状態で撮像動作が行われるた
め、残像現象が生じてしまうものと考えられる。この残
像現象は、低輝度時において顕著に現れる。
撮像装置が、上記のようにリセット動作をする際におい
て、ＭＯＳトランジスタＴ１をＯＦＦとすることによっ
て、フォトダイオードＰＤのアノードとＭＯＳトランジ
スタＴ２のドレインとの電気的な接続が切断された状態
となる。よって、ＭＯＳトランジスタＴ２はリセットさ
れるが、ＭＯＳトランジスタＴ１のドレインとフォトダ
イオードＰＤのアノードに蓄積された電荷が残留する。
このように電荷が残留した状態で撮像動作が行われるた
め、残像現象が生じてしまうものと考えられる。この残
像現象は、低輝度時において顕著に現れる。
【００１２】このような問題を鑑みて、本発明は、各画
素の感度バラツキを防ぐとともに残像現象を防ぐことの
できる固体撮像装置を提供することを目的とする。
素の感度バラツキを防ぐとともに残像現象を防ぐことの
できる固体撮像装置を提供することを目的とする。
【００１３】
【課題を解決するための手段】上記目的を達成するため
に、請求項１に記載の固体撮像装置は、複数の画素によ
って構成されるとともに、前記各画素が、入射した光量
に応じた電気信号を発生する感光素子と、所定のバイア
ス電圧が印加され該感光素子から出力される電気信号を
入射光量の対数値に比例した電気信号に変換する対数変
換部と、前記光電変換素子と前記対数変換部とを電気的
に接離するスイッチとを備え、前記各画素の感度バラツ
キに関連する補正データを出力する際には前記スイッチ
をＯＦＦとし、又、前記各画素が撮像動作を行って映像
データを出力する際には前記スイッチをＯＮとする固体
撮像装置において、各画素の感度バラツキに関連する補
正データの出力後、前記スイッチをＯＮとし、前記対数
変換部に与えるバイアス電圧を変化させて感光素子に蓄
積された電荷を放電させる放電動作を行った後、撮像動
作を開始するようにしたことを特徴とする。
に、請求項１に記載の固体撮像装置は、複数の画素によ
って構成されるとともに、前記各画素が、入射した光量
に応じた電気信号を発生する感光素子と、所定のバイア
ス電圧が印加され該感光素子から出力される電気信号を
入射光量の対数値に比例した電気信号に変換する対数変
換部と、前記光電変換素子と前記対数変換部とを電気的
に接離するスイッチとを備え、前記各画素の感度バラツ
キに関連する補正データを出力する際には前記スイッチ
をＯＦＦとし、又、前記各画素が撮像動作を行って映像
データを出力する際には前記スイッチをＯＮとする固体
撮像装置において、各画素の感度バラツキに関連する補
正データの出力後、前記スイッチをＯＮとし、前記対数
変換部に与えるバイアス電圧を変化させて感光素子に蓄
積された電荷を放電させる放電動作を行った後、撮像動
作を開始するようにしたことを特徴とする。
【００１４】即ち、前記スイッチをＯＦＦとして前記対
数変換部をリセットして、感度バラツキの原因となる前
記対数変換部の特性検出を行った後、前記スイッチをＯ
Ｎとする。このように、前記対数変換部と前記感光素子
とが電気的に接続された状態において、前記対数変換部
に与えるバイアス電圧を変化させることによって、前記
対数変換部と前記感光素子とをリセットする前記放電動
作を行う。このようにすることで、前記感光素子などに
蓄積されている残留電荷が放電されて、残像現象を抑制
することができる。
数変換部をリセットして、感度バラツキの原因となる前
記対数変換部の特性検出を行った後、前記スイッチをＯ
Ｎとする。このように、前記対数変換部と前記感光素子
とが電気的に接続された状態において、前記対数変換部
に与えるバイアス電圧を変化させることによって、前記
対数変換部と前記感光素子とをリセットする前記放電動
作を行う。このようにすることで、前記感光素子などに
蓄積されている残留電荷が放電されて、残像現象を抑制
することができる。
【００１５】又、請求項２に記載するように、入射した
光量に応じた電気信号を発生する感光素子と該感光素子
に第１電極が電気的に接続されるとともにサブスレッシ
ョルド領域で動作するようにバイアス電圧が印加される
トランジスタと前記感光素子と前記トランジスタの第１
電極とを電気的に接離するスイッチとを備えた複数の画
素を有し、前記スイッチをＯＦＦとするとともに前記ト
ランジスタに撮像時と異なるバイアス電圧を与えること
によって前記各画素の感度バラツキを検出する固体撮像
装置において、各画素の感度バラツキが検出された後、
前記スイッチをＯＮとし、前記トランジスタに与える前
記バイアス電圧を変化させて感光素子に蓄積された電荷
を放電させる放電動作を行った後、撮像動作を開始する
ようにしたことを特徴とする。
光量に応じた電気信号を発生する感光素子と該感光素子
に第１電極が電気的に接続されるとともにサブスレッシ
ョルド領域で動作するようにバイアス電圧が印加される
トランジスタと前記感光素子と前記トランジスタの第１
電極とを電気的に接離するスイッチとを備えた複数の画
素を有し、前記スイッチをＯＦＦとするとともに前記ト
ランジスタに撮像時と異なるバイアス電圧を与えること
によって前記各画素の感度バラツキを検出する固体撮像
装置において、各画素の感度バラツキが検出された後、
前記スイッチをＯＮとし、前記トランジスタに与える前
記バイアス電圧を変化させて感光素子に蓄積された電荷
を放電させる放電動作を行った後、撮像動作を開始する
ようにしたことを特徴とする。
【００１６】このような固体撮像装置において、請求項
３に記載するように、前記トランジスタの第２電極に与
える電圧を変化させることによって、前記トランジスタ
に与える前記バイアス電圧を変化させるようにしても構
わない。このとき、前記トランジスタの第１電極と制御
電極とが前記スイッチを介して前記感光素子に接続され
るようにしても構わない。
３に記載するように、前記トランジスタの第２電極に与
える電圧を変化させることによって、前記トランジスタ
に与える前記バイアス電圧を変化させるようにしても構
わない。このとき、前記トランジスタの第１電極と制御
電極とが前記スイッチを介して前記感光素子に接続され
るようにしても構わない。
【００１７】又、前記各画素が、前記トランジスタの第
１電極に制御電極が接続されるとともに入射光量に対し
て対数変換された電気信号を増幅して第２電極から出力
する増幅用トランジスタを有するようにしても構わな
い。このとき、前記各画素が、前記増幅用のトランジス
タの第２電極に第１電極が接続されるとともに第２電極
が出力信号線に接続された選択用トランジスタを有する
ようにしても構わない。
１電極に制御電極が接続されるとともに入射光量に対し
て対数変換された電気信号を増幅して第２電極から出力
する増幅用トランジスタを有するようにしても構わな
い。このとき、前記各画素が、前記増幅用のトランジス
タの第２電極に第１電極が接続されるとともに第２電極
が出力信号線に接続された選択用トランジスタを有する
ようにしても構わない。
【００１８】又、前記各画素が、前記トランジスタの第
１電極に制御電極が接続されるとともに入射光量に対し
て対数変換された電気信号を増幅して第２電極から出力
する第１の増幅用トランジスタと、該第１の増幅用トラ
ンジスタの第２電極に一端が接続された積分用キャパシ
タと、を有するようにしても構わない。このとき、前記
各画素が、前記第１の増幅用トランジスタの第２電極と
前記積分用キャパシタとの接続ノードに制御電極が接続
されるとともに入射光量に対して対数変換された電気信
号を増幅して第２電極から出力する第２の増幅用トラン
ジスタを有するようにしても構わない。更に、前記各画
素が、前記第２の増幅用のトランジスタの第２電極に第
１電極が接続されるとともに第２電極が出力信号線に接
続された選択用トランジスタを有するようにしても構わ
ない。
１電極に制御電極が接続されるとともに入射光量に対し
て対数変換された電気信号を増幅して第２電極から出力
する第１の増幅用トランジスタと、該第１の増幅用トラ
ンジスタの第２電極に一端が接続された積分用キャパシ
タと、を有するようにしても構わない。このとき、前記
各画素が、前記第１の増幅用トランジスタの第２電極と
前記積分用キャパシタとの接続ノードに制御電極が接続
されるとともに入射光量に対して対数変換された電気信
号を増幅して第２電極から出力する第２の増幅用トラン
ジスタを有するようにしても構わない。更に、前記各画
素が、前記第２の増幅用のトランジスタの第２電極に第
１電極が接続されるとともに第２電極が出力信号線に接
続された選択用トランジスタを有するようにしても構わ
ない。
【００１９】このような固体撮像装置において、請求項
４に記載するように、前記放電動作を行う際に与えられ
る前記バイアス電圧の値が、前記感度バラツキを検出す
る際に与えられる前記バイアス電圧の値と異なるように
し、更に、請求項５に記載するように、前記放電動作を
行う際に与えられる前記バイアス電圧の値を、前記感度
バラツキを検出する際に与えられる前記バイアス電圧の
値と撮像動作時に与えられる前記バイアス電圧の値との
間の値とする。
４に記載するように、前記放電動作を行う際に与えられ
る前記バイアス電圧の値が、前記感度バラツキを検出す
る際に与えられる前記バイアス電圧の値と異なるように
し、更に、請求項５に記載するように、前記放電動作を
行う際に与えられる前記バイアス電圧の値を、前記感度
バラツキを検出する際に与えられる前記バイアス電圧の
値と撮像動作時に与えられる前記バイアス電圧の値との
間の値とする。
【００２０】又、上述の固体撮像装置において、前記ス
イッチをトランジスタで構成するようにしても構わな
い。
イッチをトランジスタで構成するようにしても構わな
い。
【００２１】
【発明の実施の形態】＜固体撮像装置の構成＞以下、本
発明の固体撮像装置の各実施形態を図面を参照して説明
する。図２は、本発明の二次元のＭＯＳ型固体撮像装置
の一部の構成を概略的に示している。同図において、Ｇ
11〜Ｇｍｎは行列配置（マトリクス配置）された画素を
示している。２は垂直走査回路であり、行（ライン）４
−１、４−２、・・・、４−ｎを順次走査していく。３
は水平走査回路であり、画素から出力信号線６−１、６
−２、・・・、６−ｍに導出された光電変換信号を画素
ごとに水平方向に順次読み出す。５は電源ラインであ
る。各画素に対し、上記ライン４−１、４−２・・・、
４−ｎや出力信号線６−１、６−２・・・、６−ｍ、電
源ライン５だけでなく、他のライン（例えば、クロック
ラインやバイアス供給ライン等）も接続されるが、図２
ではこれらについて省略する。
発明の固体撮像装置の各実施形態を図面を参照して説明
する。図２は、本発明の二次元のＭＯＳ型固体撮像装置
の一部の構成を概略的に示している。同図において、Ｇ
11〜Ｇｍｎは行列配置（マトリクス配置）された画素を
示している。２は垂直走査回路であり、行（ライン）４
−１、４−２、・・・、４−ｎを順次走査していく。３
は水平走査回路であり、画素から出力信号線６−１、６
−２、・・・、６−ｍに導出された光電変換信号を画素
ごとに水平方向に順次読み出す。５は電源ラインであ
る。各画素に対し、上記ライン４−１、４−２・・・、
４−ｎや出力信号線６−１、６−２・・・、６−ｍ、電
源ライン５だけでなく、他のライン（例えば、クロック
ラインやバイアス供給ライン等）も接続されるが、図２
ではこれらについて省略する。
【００２２】出力信号線６−１、６−２、・・・、６−
ｍごとにＮチャネルのＭＯＳトランジスタＱ１、Ｑ２が
図示の如く１組ずつ設けられている。出力信号線６−１
を例にとって説明すると、ＭＯＳトランジスタＱ１のゲ
ートは直流電圧線７に接続され、ドレインは出力信号線
６−１に接続され、ソースは直流電圧ＶPS’のライン８
に接続されている。一方、ＭＯＳトランジスタＱ２のド
レインは出力信号線６−１に接続され、ソースは最終的
な信号線９に接続され、ゲートは水平走査回路３に接続
されている。
ｍごとにＮチャネルのＭＯＳトランジスタＱ１、Ｑ２が
図示の如く１組ずつ設けられている。出力信号線６−１
を例にとって説明すると、ＭＯＳトランジスタＱ１のゲ
ートは直流電圧線７に接続され、ドレインは出力信号線
６−１に接続され、ソースは直流電圧ＶPS’のライン８
に接続されている。一方、ＭＯＳトランジスタＱ２のド
レインは出力信号線６−１に接続され、ソースは最終的
な信号線９に接続され、ゲートは水平走査回路３に接続
されている。
【００２３】画素Ｇ11〜Ｇｍｎには、後述するように、
それらの画素で発生した光電荷に基づく信号を出力する
ＭＯＳトランジスタＴ３が設けられている。ＭＯＳトラ
ンジスタＴ３と上記ＭＯＳトランジスタＱ１との接続関
係は図３（ａ）のようになる。ここで、ＭＯＳトランジ
スタＱ１のソースに接続される直流電圧ＶPS’と、ＭＯ
ＳトランジスタＴ３のドレインに接続される直流電圧Ｖ
PD’との関係はＶPD’＞ＶPS’であり、直流電圧ＶPS’
は例えばグランド電圧（接地）である。この回路構成は
上段のＭＯＳトランジスタＴ３のゲートに信号が入力さ
れ、下段のＭＯＳトランジスタＱ１のゲートには直流電
圧ＤＣが常時印加される。このため下段のＭＯＳトラン
ジスタＱ１は抵抗又は定電流源と等価であり、図３
（ａ）の回路はソースフォロワ型の増幅回路となってい
る。この場合、ＭＯＳトランジスタＴ３から増幅出力さ
れるのは電流であると考えてよい。
それらの画素で発生した光電荷に基づく信号を出力する
ＭＯＳトランジスタＴ３が設けられている。ＭＯＳトラ
ンジスタＴ３と上記ＭＯＳトランジスタＱ１との接続関
係は図３（ａ）のようになる。ここで、ＭＯＳトランジ
スタＱ１のソースに接続される直流電圧ＶPS’と、ＭＯ
ＳトランジスタＴ３のドレインに接続される直流電圧Ｖ
PD’との関係はＶPD’＞ＶPS’であり、直流電圧ＶPS’
は例えばグランド電圧（接地）である。この回路構成は
上段のＭＯＳトランジスタＴ３のゲートに信号が入力さ
れ、下段のＭＯＳトランジスタＱ１のゲートには直流電
圧ＤＣが常時印加される。このため下段のＭＯＳトラン
ジスタＱ１は抵抗又は定電流源と等価であり、図３
（ａ）の回路はソースフォロワ型の増幅回路となってい
る。この場合、ＭＯＳトランジスタＴ３から増幅出力さ
れるのは電流であると考えてよい。
【００２４】ＭＯＳトランジスタＱ２は水平走査回路３
によって制御され、スイッチ素子として動作する。尚、
後述するように第１及び第２の実施形態の画素内にはス
イッチ用のＭＯＳトランジスタＴ４も設けられている。
このＭＯＳトランジスタＴ４も含めて表わすと、図３
（ａ）の回路は正確には図３（ｂ）のようになる。即
ち、ＭＯＳトランジスタＴ４がＭＯＳトランジスタＱ１
とＭＯＳトランジスタＴ３との間に挿入されている。こ
こで、ＭＯＳトランジスタＴ４は行の選択を行うもので
あり、ＭＯＳトランジスタＱ２は列の選択を行うもので
ある。尚、図２及び図３に示す構成は以下に説明する第
１及び第２の実施形態に共通の構成である。
によって制御され、スイッチ素子として動作する。尚、
後述するように第１及び第２の実施形態の画素内にはス
イッチ用のＭＯＳトランジスタＴ４も設けられている。
このＭＯＳトランジスタＴ４も含めて表わすと、図３
（ａ）の回路は正確には図３（ｂ）のようになる。即
ち、ＭＯＳトランジスタＴ４がＭＯＳトランジスタＱ１
とＭＯＳトランジスタＴ３との間に挿入されている。こ
こで、ＭＯＳトランジスタＴ４は行の選択を行うもので
あり、ＭＯＳトランジスタＱ２は列の選択を行うもので
ある。尚、図２及び図３に示す構成は以下に説明する第
１及び第２の実施形態に共通の構成である。
【００２５】図３のように構成することにより信号を大
きく出力することができる。従って、画素がダイナミッ
クレンジ拡大のために感光素子から発生する光電流を自
然対数的に変換しているような場合は、そのままでは出
力信号が小さいが、本増幅回路により充分大きな信号に
増幅されるため、後続の信号処理回路（図示せず）での
処理が容易になる。また、増幅回路の負荷抵抗部分を構
成するＭＯＳトランジスタＱ１を画素内に設けずに、列
方向に配置された複数の画素が接続される出力信号線６
−１、６−２、・・・、６−ｍごとに設けることによ
り、負荷抵抗又は定電流源の数を低減でき、半導体チッ
プ上で増幅回路が占める面積を少なくできる。
きく出力することができる。従って、画素がダイナミッ
クレンジ拡大のために感光素子から発生する光電流を自
然対数的に変換しているような場合は、そのままでは出
力信号が小さいが、本増幅回路により充分大きな信号に
増幅されるため、後続の信号処理回路（図示せず）での
処理が容易になる。また、増幅回路の負荷抵抗部分を構
成するＭＯＳトランジスタＱ１を画素内に設けずに、列
方向に配置された複数の画素が接続される出力信号線６
−１、６−２、・・・、６−ｍごとに設けることによ
り、負荷抵抗又は定電流源の数を低減でき、半導体チッ
プ上で増幅回路が占める面積を少なくできる。
【００２６】＜第１の実施形態＞図２に示した固体撮像
装置の各画素に適用される第１の実施形態について、図
面を参照して説明する。本実施形態に使用する固体撮像
装置に設けられた画素の構成は、図１のようになる。よ
って、本実施形態の画素の構成については、
装置の各画素に適用される第１の実施形態について、図
面を参照して説明する。本実施形態に使用する固体撮像
装置に設けられた画素の構成は、図１のようになる。よ
って、本実施形態の画素の構成については、
【従来の技術】での説明を参照するものとして、その説
明については省略する。
明については省略する。
【００２７】図１のように構成される画素は、図４のタ
イミングチャートに従って、撮像動作及びリセット動作
を行う。尚、信号φＶPSは、３値の電圧信号で、ＭＯＳ
トランジスタＴ２をサブスレッショルド領域で動作させ
るための電圧をハイレベルとし、又、この電圧よりも低
くＭＯＳトランジスタＴ２にハイレベルの電圧を与えた
ときよりも大きい電流が流れ得るようにする電圧をロー
レベルとし、このハイレベルの電圧とローレベルの電圧
とのほぼ中間に値する電圧を中間レベルとする。
イミングチャートに従って、撮像動作及びリセット動作
を行う。尚、信号φＶPSは、３値の電圧信号で、ＭＯＳ
トランジスタＴ２をサブスレッショルド領域で動作させ
るための電圧をハイレベルとし、又、この電圧よりも低
くＭＯＳトランジスタＴ２にハイレベルの電圧を与えた
ときよりも大きい電流が流れ得るようにする電圧をロー
レベルとし、このハイレベルの電圧とローレベルの電圧
とのほぼ中間に値する電圧を中間レベルとする。
【００２８】後述する一連のリセット動作が成された
後、信号φＳをハイレベルとしてＭＯＳトランジスタＴ
１をＯＮとするとともに、信号φＶPSをハイレベルとし
てＭＯＳトランジスタＴ２をサブスレッショルド領域で
動作させる。このような状態にあるとき、フォトダイオ
ードＰＤにおいて光が入射されると、その入射光量に応
じた光電流が発生する。そして、サブスレッショルド領
域で動作するようにバイアス電圧の印加されたＭＯＳト
ランジスタＴ２，Ｔ３のゲートに、入射光量に対して自
然対数的に比例した電圧が現れる。
後、信号φＳをハイレベルとしてＭＯＳトランジスタＴ
１をＯＮとするとともに、信号φＶPSをハイレベルとし
てＭＯＳトランジスタＴ２をサブスレッショルド領域で
動作させる。このような状態にあるとき、フォトダイオ
ードＰＤにおいて光が入射されると、その入射光量に応
じた光電流が発生する。そして、サブスレッショルド領
域で動作するようにバイアス電圧の印加されたＭＯＳト
ランジスタＴ２，Ｔ３のゲートに、入射光量に対して自
然対数的に比例した電圧が現れる。
【００２９】このとき、パルス信号φＶがＭＯＳトラン
ジスタＴ４のゲートに与えられることによって、ＭＯＳ
トランジスタＴ４がＯＮとなり、ＭＯＳトランジスタＴ
３のゲート電圧によって増幅されたドレイン電流がＭＯ
ＳトランジスタＴ３，Ｔ４を通じて出力電流として出力
信号線６に流れる。この出力信号線６に出力される出力
電流は入射光量の対数値に比例した値となる。このと
き、ＭＯＳトランジスタＴ３及びＭＯＳトランジスタＱ
１（図１）の導通時抵抗とそれらを流れる電流によって
決まるＭＯＳトランジスタＱ１のドレイン電圧が、信号
として出力信号線６に現れる。このようにして画像デー
タが出力される。
ジスタＴ４のゲートに与えられることによって、ＭＯＳ
トランジスタＴ４がＯＮとなり、ＭＯＳトランジスタＴ
３のゲート電圧によって増幅されたドレイン電流がＭＯ
ＳトランジスタＴ３，Ｔ４を通じて出力電流として出力
信号線６に流れる。この出力信号線６に出力される出力
電流は入射光量の対数値に比例した値となる。このと
き、ＭＯＳトランジスタＴ３及びＭＯＳトランジスタＱ
１（図１）の導通時抵抗とそれらを流れる電流によって
決まるＭＯＳトランジスタＱ１のドレイン電圧が、信号
として出力信号線６に現れる。このようにして画像デー
タが出力される。
【００３０】このようにして、画像データが出力された
後、信号φＶをローレベルとしてＭＯＳトランジスタＴ
４をＯＦＦし、信号φＳをローレベルにしてＭＯＳトラ
ンジスタＴ１をＯＦＦとしてリセット動作を開始する。
このように、ＭＯＳトランジスタＴ１をＯＦＦとして、
フォトダイオードＰＤのアノードとＭＯＳトランジスタ
Ｔ２のドレインとの電気的な接続を切断する。このと
き、ＭＯＳトランジスタＴ２のソース側より負の電荷が
流れ込み、ＭＯＳトランジスタＴ２のゲート及びドレイ
ンとＭＯＳトランジスタＴ３のゲートに蓄積された正の
電荷が再結合される。
後、信号φＶをローレベルとしてＭＯＳトランジスタＴ
４をＯＦＦし、信号φＳをローレベルにしてＭＯＳトラ
ンジスタＴ１をＯＦＦとしてリセット動作を開始する。
このように、ＭＯＳトランジスタＴ１をＯＦＦとして、
フォトダイオードＰＤのアノードとＭＯＳトランジスタ
Ｔ２のドレインとの電気的な接続を切断する。このと
き、ＭＯＳトランジスタＴ２のソース側より負の電荷が
流れ込み、ＭＯＳトランジスタＴ２のゲート及びドレイ
ンとＭＯＳトランジスタＴ３のゲートに蓄積された正の
電荷が再結合される。
【００３１】その後、信号φＶPSをローレベルにしてＭ
ＯＳトランジスタＴ２に与えるバイアス電圧を撮像時と
は異ならせることによって、ＭＯＳトランジスタＴ２の
ソースから流入する負の電荷の量が増加し、ＭＯＳトラ
ンジスタＴ２のゲート及びドレインとＭＯＳトランジス
タＴ３のゲートとに蓄積された正の電荷が速やかに再結
合される。このようにして、ＭＯＳトランジスタＴ２の
ゲート及びドレインとＭＯＳトランジスタＴ３のゲート
とをリセットすると、信号φＶPSをハイレベルにする。
ＯＳトランジスタＴ２に与えるバイアス電圧を撮像時と
は異ならせることによって、ＭＯＳトランジスタＴ２の
ソースから流入する負の電荷の量が増加し、ＭＯＳトラ
ンジスタＴ２のゲート及びドレインとＭＯＳトランジス
タＴ３のゲートとに蓄積された正の電荷が速やかに再結
合される。このようにして、ＭＯＳトランジスタＴ２の
ゲート及びドレインとＭＯＳトランジスタＴ３のゲート
とをリセットすると、信号φＶPSをハイレベルにする。
【００３２】そして、パルス信号φＶを与えることによ
って、ＭＯＳトランジスタＴ４をＯＮとすると、リセッ
トされたＭＯＳトランジスタＴ３のゲート電圧によって
増幅されたドレイン電流が、ＭＯＳトランジスタＴ３，
Ｔ４を通じて出力信号線６に出力電流として出力され
る。この出力信号線６に出力される出力電流によって決
まるＭＯＳトランジスタＱ１のドレイン電圧が、信号と
して出力信号線６に現れる。この信号はＭＯＳトランジ
スタＴ２の閾値電圧を反映しており、各画素についてこ
の信号を得ることで画素間の感度バラツキを検出するこ
とができる。この信号は、感度バラツキを補正するため
の補正データとして用いられる。このようにして補正デ
ータが出力される。
って、ＭＯＳトランジスタＴ４をＯＮとすると、リセッ
トされたＭＯＳトランジスタＴ３のゲート電圧によって
増幅されたドレイン電流が、ＭＯＳトランジスタＴ３，
Ｔ４を通じて出力信号線６に出力電流として出力され
る。この出力信号線６に出力される出力電流によって決
まるＭＯＳトランジスタＱ１のドレイン電圧が、信号と
して出力信号線６に現れる。この信号はＭＯＳトランジ
スタＴ２の閾値電圧を反映しており、各画素についてこ
の信号を得ることで画素間の感度バラツキを検出するこ
とができる。この信号は、感度バラツキを補正するため
の補正データとして用いられる。このようにして補正デ
ータが出力される。
【００３３】このようにして、補正データが出力された
後、信号φＶをローレベルとしてＭＯＳトランジスタＴ
４をＯＦＦとすると、信号φＳをハイレベルにしてＭＯ
ＳトランジスタＴ１をＯＮとする。その後、信号φＶPS
を中間レベルにする。このようにすることで、フォトダ
イオードＰＤ及びフォトダイオードＰＤとＭＯＳトラン
ジスタＴ２のドレインとの間に蓄積されている残留電荷
が再結合される。このようにして、フォトダイオードＰ
Ｄ及びＭＯＳトランジスタＴ２をリセットすると、信号
φＶPSをハイレベルとして、次の撮像動作に備える。
後、信号φＶをローレベルとしてＭＯＳトランジスタＴ
４をＯＦＦとすると、信号φＳをハイレベルにしてＭＯ
ＳトランジスタＴ１をＯＮとする。その後、信号φＶPS
を中間レベルにする。このようにすることで、フォトダ
イオードＰＤ及びフォトダイオードＰＤとＭＯＳトラン
ジスタＴ２のドレインとの間に蓄積されている残留電荷
が再結合される。このようにして、フォトダイオードＰ
Ｄ及びＭＯＳトランジスタＴ２をリセットすると、信号
φＶPSをハイレベルとして、次の撮像動作に備える。
【００３４】このように、ＭＯＳトランジスタＴ１をＯ
ＦＦとしてリセットした後、ＭＯＳトランジスタＴ１を
ＯＮとして、ＭＯＳトランジスタＴ２のソースに与える
信号φＶPSを中間レベルにすることで、フォトダイオー
ドＰＤのアノードとＭＯＳトランジスタＴ２のドレイン
との間に蓄積されている残留電荷をうち消すことができ
る。よって、残像の発生を防止して良好な撮像が可能と
なる。
ＦＦとしてリセットした後、ＭＯＳトランジスタＴ１を
ＯＮとして、ＭＯＳトランジスタＴ２のソースに与える
信号φＶPSを中間レベルにすることで、フォトダイオー
ドＰＤのアノードとＭＯＳトランジスタＴ２のドレイン
との間に蓄積されている残留電荷をうち消すことができ
る。よって、残像の発生を防止して良好な撮像が可能と
なる。
【００３５】尚、信号φＶPSの中間レベルとなる電圧値
が低く、ローレベルの電圧値に近いと、ＭＯＳトランジ
スタＴ２のゲート下領域のポテンシャルが低くなる。よ
って、このとき、被写体が低輝度の場合、ＭＯＳトラン
ジスタＴ２がサブスレッショルド領域で動作するのに十
分な光量を得ることができず、その感度が悪くなりやす
い。又、逆に、信号φＶPSの中間レベルとなる電圧値が
高く、ハイレベルの電圧値に近いと、フォトダイオード
ＰＤ及びＭＯＳトランジスタＴ１，Ｔ２が十分にリセッ
トされなくなる恐れがある。従って、各画素の感度バラ
ツキに関する補正データを出力した後、撮像開始前に信
号φＶPSを中間レベルに設定することが好ましい。
が低く、ローレベルの電圧値に近いと、ＭＯＳトランジ
スタＴ２のゲート下領域のポテンシャルが低くなる。よ
って、このとき、被写体が低輝度の場合、ＭＯＳトラン
ジスタＴ２がサブスレッショルド領域で動作するのに十
分な光量を得ることができず、その感度が悪くなりやす
い。又、逆に、信号φＶPSの中間レベルとなる電圧値が
高く、ハイレベルの電圧値に近いと、フォトダイオード
ＰＤ及びＭＯＳトランジスタＴ１，Ｔ２が十分にリセッ
トされなくなる恐れがある。従って、各画素の感度バラ
ツキに関する補正データを出力した後、撮像開始前に信
号φＶPSを中間レベルに設定することが好ましい。
【００３６】比較のため、図１の画素構成の固体撮像装
置を用いて、従来の方法で動作させた場合と、本実施形
態の方法で動作させた場合とのそれぞれにおいて、残像
となる電気信号の測定を行った。このとき、固体撮像装
置での面照度が２１９４．５Ｌｘとなる光を照射させた
後、光の照射を停止して３フレーム分の撮像動作を行っ
た後に出力された映像データを測定し、面照度が２１９
４．５Ｌｘとなる光を照射したときに出力される映像デ
ータと比較することによって、残像の測定を行った。
置を用いて、従来の方法で動作させた場合と、本実施形
態の方法で動作させた場合とのそれぞれにおいて、残像
となる電気信号の測定を行った。このとき、固体撮像装
置での面照度が２１９４．５Ｌｘとなる光を照射させた
後、光の照射を停止して３フレーム分の撮像動作を行っ
た後に出力された映像データを測定し、面照度が２１９
４．５Ｌｘとなる光を照射したときに出力される映像デ
ータと比較することによって、残像の測定を行った。
【００３７】このような測定を行ったとき、図５のよう
に、従来の場合は、残像として現れる出力が光が照射さ
れたときの１５％となり、又、本実施形態の場合は、残
像として現れる出力が光が照射されたときの８％とな
る。よって、残像として現れる出力が、従来と比べて低
減したことがわかる。
に、従来の場合は、残像として現れる出力が光が照射さ
れたときの１５％となり、又、本実施形態の場合は、残
像として現れる出力が光が照射されたときの８％とな
る。よって、残像として現れる出力が、従来と比べて低
減したことがわかる。
【００３８】＜第２の実施形態＞図２に示した固体撮像
装置の各画素に適用される第２の実施形態について、図
面を参照して説明する。図６は、本実施形態における固
体撮像装置に備えられた画素の構成を示す回路図であ
る。尚、図６に示す画素において、図１の画素と同一の
部分については同一の符号を付すとともに、その詳細な
説明は省略する。
装置の各画素に適用される第２の実施形態について、図
面を参照して説明する。図６は、本実施形態における固
体撮像装置に備えられた画素の構成を示す回路図であ
る。尚、図６に示す画素において、図１の画素と同一の
部分については同一の符号を付すとともに、その詳細な
説明は省略する。
【００３９】図６に示すように、本実施形態の画素は、
第１の実施形態の画素（図１）に、ゲートがＭＯＳトラ
ンジスタＴ２のゲートとドレインに接続されるとともに
ソースがＭＯＳトランジスタＴ３のゲートに接続された
ＭＯＳトランジスタＴ５と、ＭＯＳトランジスタＴ５の
ソースに一端が接続されるとともに他端に直流電圧ＶPS
が印加されたキャパシタＣとが加えられた構成となる。
このとき、ＭＯＳトランジスタＴ５のドレインには信号
φＤが入力される。尚、ＭＯＳトランジスタＴ５は、Ｍ
ＯＳトランジスタＴ１〜Ｔ４と同様に、ＮチャネルのＭ
ＯＳトランジスタでバックゲートが接地されている。
第１の実施形態の画素（図１）に、ゲートがＭＯＳトラ
ンジスタＴ２のゲートとドレインに接続されるとともに
ソースがＭＯＳトランジスタＴ３のゲートに接続された
ＭＯＳトランジスタＴ５と、ＭＯＳトランジスタＴ５の
ソースに一端が接続されるとともに他端に直流電圧ＶPS
が印加されたキャパシタＣとが加えられた構成となる。
このとき、ＭＯＳトランジスタＴ５のドレインには信号
φＤが入力される。尚、ＭＯＳトランジスタＴ５は、Ｍ
ＯＳトランジスタＴ１〜Ｔ４と同様に、ＮチャネルのＭ
ＯＳトランジスタでバックゲートが接地されている。
【００４０】図６のように構成される画素は、図７のタ
イミングチャートに従って、撮像動作及びリセット動作
を行う。後述する一連のリセット動作が成された後、信
号φＳをハイレベルとしてＭＯＳトランジスタＴ１をＯ
Ｎとするとともに、信号φＶPSをハイレベルとしてＭＯ
ＳトランジスタＴ２をサブスレッショルド領域で動作さ
せる。又、このとき、信号φＤをハイレベル（直流電圧
ＶPDと同じ又は直流電圧ＶPDに近い電位）とする。
イミングチャートに従って、撮像動作及びリセット動作
を行う。後述する一連のリセット動作が成された後、信
号φＳをハイレベルとしてＭＯＳトランジスタＴ１をＯ
Ｎとするとともに、信号φＶPSをハイレベルとしてＭＯ
ＳトランジスタＴ２をサブスレッショルド領域で動作さ
せる。又、このとき、信号φＤをハイレベル（直流電圧
ＶPDと同じ又は直流電圧ＶPDに近い電位）とする。
【００４１】このような状態にあるとき、フォトダイオ
ードＰＤより光電流が発生すると、ＭＯＳトランジスタ
Ｔ２のサブスレッショルド特性により、ＭＯＳトランジ
スタＴ２，Ｔ５のゲートに、入射光量に対して対数的に
変化する電圧が現れる。この電圧により、ＭＯＳトラン
ジスタＴ５に電流が流れ、キャパシタＣには光電流の積
分値を対数的に変換した値と同等の電荷が蓄積される。
つまり、キャパシタＣとＭＯＳトランジスタＴ５のソー
スとの接続ノードａに、光電流の積分値を対数的に変換
した値に比例した電圧が生じることになる。ただし、こ
のとき、ＭＯＳトランジスタＴ４はＯＦＦの状態である
とする。
ードＰＤより光電流が発生すると、ＭＯＳトランジスタ
Ｔ２のサブスレッショルド特性により、ＭＯＳトランジ
スタＴ２，Ｔ５のゲートに、入射光量に対して対数的に
変化する電圧が現れる。この電圧により、ＭＯＳトラン
ジスタＴ５に電流が流れ、キャパシタＣには光電流の積
分値を対数的に変換した値と同等の電荷が蓄積される。
つまり、キャパシタＣとＭＯＳトランジスタＴ５のソー
スとの接続ノードａに、光電流の積分値を対数的に変換
した値に比例した電圧が生じることになる。ただし、こ
のとき、ＭＯＳトランジスタＴ４はＯＦＦの状態である
とする。
【００４２】次に、ＭＯＳトランジスタＴ４のゲートに
パルス信号φＶを与えて、ＭＯＳトランジスタＴ４をＯ
Ｎにすると、ＭＯＳトランジスタＴ３のゲートにかかる
電圧に比例した電流がＭＯＳトランジスタＴ３，Ｔ４を
通って出力信号線６に導出される。今、ＭＯＳトランジ
スタＴ３のゲートにかかる電圧は、接続ノードａにかか
る電圧であるので、出力信号線６に導出される電流は光
電流の積分値を対数的に変換した値となる。このように
して入射光量の対数値に比例した信号（出力電流）を読
み出すことができる。又、信号読み出し後、信号φＶを
ローレベルとして、ＭＯＳトランジスタＴ４をＯＦＦす
る。
パルス信号φＶを与えて、ＭＯＳトランジスタＴ４をＯ
Ｎにすると、ＭＯＳトランジスタＴ３のゲートにかかる
電圧に比例した電流がＭＯＳトランジスタＴ３，Ｔ４を
通って出力信号線６に導出される。今、ＭＯＳトランジ
スタＴ３のゲートにかかる電圧は、接続ノードａにかか
る電圧であるので、出力信号線６に導出される電流は光
電流の積分値を対数的に変換した値となる。このように
して入射光量の対数値に比例した信号（出力電流）を読
み出すことができる。又、信号読み出し後、信号φＶを
ローレベルとして、ＭＯＳトランジスタＴ４をＯＦＦす
る。
【００４３】このようにして、画像データが出力された
後、信号φＶをローレベルとしてＭＯＳトランジスタＴ
４をＯＦＦとすると、信号φＤをローレベルにして、キ
ャパシタＣに蓄積された電荷を信号φＤが与えられる信
号線路に放電してＭＯＳトランジスタＴ３のゲートに印
加される接続ノードａの電圧をリセットする。そして、
第１の実施形態と同様に、信号φＳをローレベルにして
ＭＯＳトランジスタＴ１をＯＦＦとしてリセット動作を
開始することで、ＭＯＳトランジスタＴ２のソース側よ
り負の電荷が流れ込み、ＭＯＳトランジスタＴ２のゲー
ト及びドレインとＭＯＳトランジスタＴ５のゲートに蓄
積された正の電荷が再結合される。
後、信号φＶをローレベルとしてＭＯＳトランジスタＴ
４をＯＦＦとすると、信号φＤをローレベルにして、キ
ャパシタＣに蓄積された電荷を信号φＤが与えられる信
号線路に放電してＭＯＳトランジスタＴ３のゲートに印
加される接続ノードａの電圧をリセットする。そして、
第１の実施形態と同様に、信号φＳをローレベルにして
ＭＯＳトランジスタＴ１をＯＦＦとしてリセット動作を
開始することで、ＭＯＳトランジスタＴ２のソース側よ
り負の電荷が流れ込み、ＭＯＳトランジスタＴ２のゲー
ト及びドレインとＭＯＳトランジスタＴ５のゲートに蓄
積された正の電荷が再結合される。
【００４４】その後、信号φＶPSをローレベルにするこ
とによって、ＭＯＳトランジスタＴ２のゲート及びドレ
インとＭＯＳトランジスタＴ５のゲートとに蓄積された
正の電荷を速やかに再結合させる。このようにして、Ｍ
ＯＳトランジスタＴ２のゲート及びドレインとＭＯＳト
ランジスタＴ５のゲートとをリセットすると、信号φＶ
PSをハイレベルにした後、信号φＤをハイレベルにす
る。
とによって、ＭＯＳトランジスタＴ２のゲート及びドレ
インとＭＯＳトランジスタＴ５のゲートとに蓄積された
正の電荷を速やかに再結合させる。このようにして、Ｍ
ＯＳトランジスタＴ２のゲート及びドレインとＭＯＳト
ランジスタＴ５のゲートとをリセットすると、信号φＶ
PSをハイレベルにした後、信号φＤをハイレベルにす
る。
【００４５】このように信号φＤがハイレベルとなる
と、リセットされたＭＯＳトランジスタＴ２，Ｔ５のゲ
ート電圧がＭＯＳトランジスタＴ５で電流増幅されて、
リセットされたＭＯＳトランジスタＴ２の閾値電圧に応
じた電荷がキャパシタＣに蓄積される。そして、パルス
信号φＶを与えることによって、ＭＯＳトランジスタＴ
４をＯＮとすると、ＭＯＳトランジスタＴ３のゲートに
かかる電圧に比例した電流がＭＯＳトランジスタＴ３，
Ｔ４を通って出力信号線６に導出される。この出力信号
線６に導出された出力電流によって、補正データが出力
される。
と、リセットされたＭＯＳトランジスタＴ２，Ｔ５のゲ
ート電圧がＭＯＳトランジスタＴ５で電流増幅されて、
リセットされたＭＯＳトランジスタＴ２の閾値電圧に応
じた電荷がキャパシタＣに蓄積される。そして、パルス
信号φＶを与えることによって、ＭＯＳトランジスタＴ
４をＯＮとすると、ＭＯＳトランジスタＴ３のゲートに
かかる電圧に比例した電流がＭＯＳトランジスタＴ３，
Ｔ４を通って出力信号線６に導出される。この出力信号
線６に導出された出力電流によって、補正データが出力
される。
【００４６】このようにして、補正データが出力された
後、信号φＶをローレベルとしてＭＯＳトランジスタＴ
４をＯＦＦとすると、信号φＳをハイレベルにしてＭＯ
ＳトランジスタＴ１をＯＮとする。その後、信号φＤを
再度ローレベルとした後、信号φＶPSを中間レベルにす
る。このようにすることで、キャパシタＣ及び接続ノー
ドａをリセットするとともに、フォトダイオードＰＤ及
びＭＯＳトランジスタＴ２の間に蓄積されている残留電
荷が再結合される。このようにして、フォトダイオード
ＰＤ及びＭＯＳトランジスタＴ２をリセットすると、信
号φＶPSをハイレベルとした後、信号φＤをハイレベル
として、次の撮像動作に備える。
後、信号φＶをローレベルとしてＭＯＳトランジスタＴ
４をＯＦＦとすると、信号φＳをハイレベルにしてＭＯ
ＳトランジスタＴ１をＯＮとする。その後、信号φＤを
再度ローレベルとした後、信号φＶPSを中間レベルにす
る。このようにすることで、キャパシタＣ及び接続ノー
ドａをリセットするとともに、フォトダイオードＰＤ及
びＭＯＳトランジスタＴ２の間に蓄積されている残留電
荷が再結合される。このようにして、フォトダイオード
ＰＤ及びＭＯＳトランジスタＴ２をリセットすると、信
号φＶPSをハイレベルとした後、信号φＤをハイレベル
として、次の撮像動作に備える。
【００４７】このように、ＭＯＳトランジスタＴ１をＯ
ＦＦとしてリセットした後、ＭＯＳトランジスタＴ１を
ＯＮとして、ＭＯＳトランジスタＴ２のソースに与える
信号φＶPSを中間レベルにすることで、フォトダイオー
ドＰＤのアノードとＭＯＳトランジスタＴ２のドレイン
との間に蓄積されている残留電荷をうち消すことができ
る。よって、残像の発生を防止して良好な撮像が可能と
なる。
ＦＦとしてリセットした後、ＭＯＳトランジスタＴ１を
ＯＮとして、ＭＯＳトランジスタＴ２のソースに与える
信号φＶPSを中間レベルにすることで、フォトダイオー
ドＰＤのアノードとＭＯＳトランジスタＴ２のドレイン
との間に蓄積されている残留電荷をうち消すことができ
る。よって、残像の発生を防止して良好な撮像が可能と
なる。
【００４８】上述の第１及び第２の実施形態は、画素内
の能動素子であるＭＯＳトランジスタＴ１〜Ｔ５を全て
ＮチャネルのＭＯＳトランジスタで構成しているが、こ
れらのＭＯＳトランジスタＴ１〜Ｔ５を全てＰチャネル
のＭＯＳトランジスタで構成してもよい。このように、
固体撮像装置を構成する能動素子をＰチャネルのＭＯＳ
トランジスタで構成したときの実施形態を以下に説明す
る。
の能動素子であるＭＯＳトランジスタＴ１〜Ｔ５を全て
ＮチャネルのＭＯＳトランジスタで構成しているが、こ
れらのＭＯＳトランジスタＴ１〜Ｔ５を全てＰチャネル
のＭＯＳトランジスタで構成してもよい。このように、
固体撮像装置を構成する能動素子をＰチャネルのＭＯＳ
トランジスタで構成したときの実施形態を以下に説明す
る。
【００４９】＜固体撮像装置の構成＞このときの固体撮
像装置の構成について簡単に説明する。図８は、本発明
の二次元のＭＯＳ型固体撮像装置の一部の構成を概略的
に示している。尚、図２の固体撮像装置と同一部分につ
いては同一の符号を付して、その詳細な説明は省略す
る。図８の固体撮像装置において、列方向に配列された
出力信号線６−１、６−２、・・・、６−ｍに対してＰ
チャネルのＭＯＳトランジスタＱ１とＰチャネルのＭＯ
ＳトランジスタＱ２が接続されている。ＭＯＳトランジ
スタＱ１のゲートは直流電圧線７に接続され、ドレイン
は出力信号線６−１に接続され、ソースは直流電圧ＶP
S’のライン８に接続されている。
像装置の構成について簡単に説明する。図８は、本発明
の二次元のＭＯＳ型固体撮像装置の一部の構成を概略的
に示している。尚、図２の固体撮像装置と同一部分につ
いては同一の符号を付して、その詳細な説明は省略す
る。図８の固体撮像装置において、列方向に配列された
出力信号線６−１、６−２、・・・、６−ｍに対してＰ
チャネルのＭＯＳトランジスタＱ１とＰチャネルのＭＯ
ＳトランジスタＱ２が接続されている。ＭＯＳトランジ
スタＱ１のゲートは直流電圧線７に接続され、ドレイン
は出力信号線６−１に接続され、ソースは直流電圧ＶP
S’のライン８に接続されている。
【００５０】一方、ＭＯＳトランジスタＱ２のドレイン
は出力信号線６−１に接続され、ソースは最終的な信号
線９に接続され、ゲートは水平走査回路３に接続されて
いる。ここで、ＭＯＳトランジスタＱ１は画素内のＰチ
ャネルのＭＯＳトランジスタＴ３と共に図９（ａ）に示
すような増幅回路を構成している。この場合、ＭＯＳト
ランジスタＱ１はＭＯＳトランジスタＴ３の負荷抵抗又
は定電流源となっている。従って、このＭＯＳトランジ
スタＱ１のソースに接続される直流電圧ＶPS’と、ＭＯ
ＳトランジスタＴ３のドレインに接続される直流電圧Ｖ
PD’との関係は、ＶPD’＜ＶPS’であり、直流電圧ＶP
D’は例えばグランド電圧（接地）である。
は出力信号線６−１に接続され、ソースは最終的な信号
線９に接続され、ゲートは水平走査回路３に接続されて
いる。ここで、ＭＯＳトランジスタＱ１は画素内のＰチ
ャネルのＭＯＳトランジスタＴ３と共に図９（ａ）に示
すような増幅回路を構成している。この場合、ＭＯＳト
ランジスタＱ１はＭＯＳトランジスタＴ３の負荷抵抗又
は定電流源となっている。従って、このＭＯＳトランジ
スタＱ１のソースに接続される直流電圧ＶPS’と、ＭＯ
ＳトランジスタＴ３のドレインに接続される直流電圧Ｖ
PD’との関係は、ＶPD’＜ＶPS’であり、直流電圧ＶP
D’は例えばグランド電圧（接地）である。
【００５１】ＭＯＳトランジスタＱ１のドレインはＭＯ
ＳトランジスタＴ３に接続され、ゲートには直流電圧が
印加されている。ＰチャネルのＭＯＳトランジスタＱ２
は水平走査回路３によって制御され、増幅回路の出力を
最終的な信号線９へ導出する。第３及び第４の実施形態
のように、画素内に設けられたＭＯＳトランジスタＴ４
を考慮すると、図９（ａ）の回路は図９（ｂ）のように
表わされる。
ＳトランジスタＴ３に接続され、ゲートには直流電圧が
印加されている。ＰチャネルのＭＯＳトランジスタＱ２
は水平走査回路３によって制御され、増幅回路の出力を
最終的な信号線９へ導出する。第３及び第４の実施形態
のように、画素内に設けられたＭＯＳトランジスタＴ４
を考慮すると、図９（ａ）の回路は図９（ｂ）のように
表わされる。
【００５２】＜第３の実施形態＞図８に示した固体撮像
装置の各画素に適用される第３の実施形態について、図
面を参照して説明する。図１０は、本実施形態における
固体撮像装置に備えられた画素の構成を示す回路図であ
る。尚、図１０に示す画素において、図１の画素と同一
の部分については同一の符号を付すとともに、その詳細
な説明は省略する。
装置の各画素に適用される第３の実施形態について、図
面を参照して説明する。図１０は、本実施形態における
固体撮像装置に備えられた画素の構成を示す回路図であ
る。尚、図１０に示す画素において、図１の画素と同一
の部分については同一の符号を付すとともに、その詳細
な説明は省略する。
【００５３】本実施形態において、ＭＯＳトランジスタ
Ｔ１〜Ｔ４は、全て、ＰチャネルのＭＯＳトランジスタ
となるとともに、そのバックゲートに直流電圧が印加さ
れる。よって、フォトダイオードＰＤはアノードに直流
電圧ＶPDに接続され、カソードがＭＯＳトランジスタＴ
１のドレインに接続される。又、ＭＯＳトランジスタＴ
１のソースがＭＯＳトランジスタＴ２のドレイン及びゲ
ートとＭＯＳトランジスタＴ３のゲートとに接続されて
いる。ＭＯＳトランジスタＴ２のソースには信号φＶPS
が与えられる。
Ｔ１〜Ｔ４は、全て、ＰチャネルのＭＯＳトランジスタ
となるとともに、そのバックゲートに直流電圧が印加さ
れる。よって、フォトダイオードＰＤはアノードに直流
電圧ＶPDに接続され、カソードがＭＯＳトランジスタＴ
１のドレインに接続される。又、ＭＯＳトランジスタＴ
１のソースがＭＯＳトランジスタＴ２のドレイン及びゲ
ートとＭＯＳトランジスタＴ３のゲートとに接続されて
いる。ＭＯＳトランジスタＴ２のソースには信号φＶPS
が与えられる。
【００５４】そして、ＭＯＳトランジスタＴ３のドレイ
ンに直流電圧ＶPDが印加され、このＭＯＳトランジスタ
Ｔ３のソースにドレインが接続されたＭＯＳトランジス
タＴ４のソースが出力信号線６に接続される。又、ＭＯ
ＳトランジスタＴ４のゲートには、信号φＶが与えられ
る。
ンに直流電圧ＶPDが印加され、このＭＯＳトランジスタ
Ｔ３のソースにドレインが接続されたＭＯＳトランジス
タＴ４のソースが出力信号線６に接続される。又、ＭＯ
ＳトランジスタＴ４のゲートには、信号φＶが与えられ
る。
【００５５】このように構成される画素は、図１１に示
すタイミングチャートに従って動作する。図１１のタイ
ミングチャートにおける各信号は、図４に示すタイミン
グチャートにおける各信号を反転したものとなる。よっ
て、図４においてハイレベルとなるとき、図１１におい
てはローレベルとなる。このように、第１の実施形態の
ときと同様のタイミングで、反転した信号φＳ，φＶ，
φＶPSを与えることによって、第１の実施形態と同様の
撮像動作及びリセット動作を行うことができる。
すタイミングチャートに従って動作する。図１１のタイ
ミングチャートにおける各信号は、図４に示すタイミン
グチャートにおける各信号を反転したものとなる。よっ
て、図４においてハイレベルとなるとき、図１１におい
てはローレベルとなる。このように、第１の実施形態の
ときと同様のタイミングで、反転した信号φＳ，φＶ，
φＶPSを与えることによって、第１の実施形態と同様の
撮像動作及びリセット動作を行うことができる。
【００５６】＜第４の実施形態＞図８に示した固体撮像
装置の各画素に適用される第４の実施形態について、図
面を参照して説明する。図１２は、本実施形態における
固体撮像装置に備えられた画素の構成を示す回路図であ
る。
装置の各画素に適用される第４の実施形態について、図
面を参照して説明する。図１２は、本実施形態における
固体撮像装置に備えられた画素の構成を示す回路図であ
る。
【００５７】本実施形態における画素構成は、図１２に
示すように、第３の実施形態（図１０）と同様、第２の
実施形態（図６）における画素構成において、ＭＯＳト
ランジスタＴ１〜Ｔ５を、全て、ＰチャネルのＭＯＳト
ランジスタとしたものである。よって、本実施形態の接
続関係は、フォトダイオードＰＤとＭＯＳトランジスタ
Ｔ１については、第３の実施形態と同様であるととも
に、それ以外については、第２の実施形態と同様とな
る。
示すように、第３の実施形態（図１０）と同様、第２の
実施形態（図６）における画素構成において、ＭＯＳト
ランジスタＴ１〜Ｔ５を、全て、ＰチャネルのＭＯＳト
ランジスタとしたものである。よって、本実施形態の接
続関係は、フォトダイオードＰＤとＭＯＳトランジスタ
Ｔ１については、第３の実施形態と同様であるととも
に、それ以外については、第２の実施形態と同様とな
る。
【００５８】このように構成される画素に与えられる各
信号は、図１３のタイミングチャートに示すように、図
７に示すタイミングチャートにおける各信号を反転した
ものとなる。よって、図７においてハイレベルとなると
き、図１３においてはローレベルとなる。このように、
第２の実施形態のときと同様のタイミングで、反転した
信号φＳ，φＶ，φＶPS，φＤを与えることによって、
第１の実施形態と同様の撮像動作及びリセット動作を行
うことができる。
信号は、図１３のタイミングチャートに示すように、図
７に示すタイミングチャートにおける各信号を反転した
ものとなる。よって、図７においてハイレベルとなると
き、図１３においてはローレベルとなる。このように、
第２の実施形態のときと同様のタイミングで、反転した
信号φＳ，φＶ，φＶPS，φＤを与えることによって、
第１の実施形態と同様の撮像動作及びリセット動作を行
うことができる。
【００５９】以上説明した第１〜第４の実施形態それぞ
れにおいて、各画素からの信号読み出しは電荷結合素子
（ＣＣＤ）を用いて行うようにしてもかまわない。この
場合、ＭＯＳトランジスタＴ４に相当するポテンシャル
レベルを可変としたポテンシャルの障壁を設けることに
より、ＣＣＤへの電荷読み出しを行えばよい。又、画素
構成についても、例えば、第２及び第４の実施形態にお
いて、キャパシタＣをリセットするためのＭＯＳトラン
ジスタが設けられるなど、別の構成としても構わない。
れにおいて、各画素からの信号読み出しは電荷結合素子
（ＣＣＤ）を用いて行うようにしてもかまわない。この
場合、ＭＯＳトランジスタＴ４に相当するポテンシャル
レベルを可変としたポテンシャルの障壁を設けることに
より、ＣＣＤへの電荷読み出しを行えばよい。又、画素
構成についても、例えば、第２及び第４の実施形態にお
いて、キャパシタＣをリセットするためのＭＯＳトラン
ジスタが設けられるなど、別の構成としても構わない。
【００６０】＜画像データの補正方法＞上述した第１〜
第４の実施形態のような回路構成の画素が設けられた固
体撮像装置がデジタルカメラなどの画像入力装置に使用
されたときの実施例を、図面を参照して説明する。
第４の実施形態のような回路構成の画素が設けられた固
体撮像装置がデジタルカメラなどの画像入力装置に使用
されたときの実施例を、図面を参照して説明する。
【００６１】図１４に示す画像入力装置は、対物レンズ
５１と、該対物レンズ５１を通して入射される光の光量
に応じて電気信号を出力する固体撮像装置５２と、撮像
時の固体撮像装置５２の電気信号である画像データが入
力されて一時記憶されるメモリ５３と、リセット時の固
体撮像装置５２の電気信号である補正データが入力され
て一時記憶されるためのメモリ５４と、メモリ５３から
送出される画像データからメモリ５４から記憶される補
正データを補正演算する補正演算回路５５と、補正演算
回路５５で補正データにより補正の施された画像データ
を演算処理して外部に出力する処理部５６とを有する。
尚、固体撮像装置５２は、第１〜第４の実施形態のよう
な回路構成の画素が設けられた固体撮像装置である。
５１と、該対物レンズ５１を通して入射される光の光量
に応じて電気信号を出力する固体撮像装置５２と、撮像
時の固体撮像装置５２の電気信号である画像データが入
力されて一時記憶されるメモリ５３と、リセット時の固
体撮像装置５２の電気信号である補正データが入力され
て一時記憶されるためのメモリ５４と、メモリ５３から
送出される画像データからメモリ５４から記憶される補
正データを補正演算する補正演算回路５５と、補正演算
回路５５で補正データにより補正の施された画像データ
を演算処理して外部に出力する処理部５６とを有する。
尚、固体撮像装置５２は、第１〜第４の実施形態のよう
な回路構成の画素が設けられた固体撮像装置である。
【００６２】このような構成の画像入力装置は、まず、
撮像動作を行って、固体撮像装置５２から各画素毎に画
像データがメモリ５３に出力される。そして、各画素が
撮像動作を終えて、リセット動作を行ったときに、上記
で説明したように、各画素の感度のバラツキを調べて、
補正データをメモリ５４に出力する。そして、メモリ５
３内の各画素の画像データとメモリ５４内の各画素の補
正データを、補正演算回路５５にこの画像データを各画
素毎に送出する。
撮像動作を行って、固体撮像装置５２から各画素毎に画
像データがメモリ５３に出力される。そして、各画素が
撮像動作を終えて、リセット動作を行ったときに、上記
で説明したように、各画素の感度のバラツキを調べて、
補正データをメモリ５４に出力する。そして、メモリ５
３内の各画素の画像データとメモリ５４内の各画素の補
正データを、補正演算回路５５にこの画像データを各画
素毎に送出する。
【００６３】補正演算回路５５では、メモリ５３から送
出された画像データからこの画像データを出力した同一
画素のメモリ５４から送出された補正データが各画素毎
に補正演算される。この補正演算された画像データが処
理部５６に送出されて、演算処理された後、外部に出力
される。又、このような画像入力装置において、メモリ
５３，５４は、それぞれ、固体撮像装置５２からライン
毎に送出されるデータが記録されるラインメモリなどが
用いられる。従って、メモリ５３，５４を固体撮像装置
内に組み込むことも容易である。
出された画像データからこの画像データを出力した同一
画素のメモリ５４から送出された補正データが各画素毎
に補正演算される。この補正演算された画像データが処
理部５６に送出されて、演算処理された後、外部に出力
される。又、このような画像入力装置において、メモリ
５３，５４は、それぞれ、固体撮像装置５２からライン
毎に送出されるデータが記録されるラインメモリなどが
用いられる。従って、メモリ５３，５４を固体撮像装置
内に組み込むことも容易である。
【００６４】尚、他の実施形態においては、リセットを
行うことによって、ほぼ各画素の感度のバラツキがキャ
ンセルされるが、これをより正確に行うために図１４で
説明したようなメモリや補正演算回路などを含む補正回
路を設けるようにしても構わない。
行うことによって、ほぼ各画素の感度のバラツキがキャ
ンセルされるが、これをより正確に行うために図１４で
説明したようなメモリや補正演算回路などを含む補正回
路を設けるようにしても構わない。
【００６５】
【発明の効果】本発明によると、スイッチをＯＮにして
対数変換部と感光素子とを電気的に接続した状態で、対
数変換部のバイアス電圧を変化させて感光素子に蓄積さ
れた撮像時の残留電荷を放電することができる。よっ
て、従来のように、リセットしてもなお感光素子などに
残留している電荷を、本発明によって放電させることが
できるため、残像現象を低減させることができる。
対数変換部と感光素子とを電気的に接続した状態で、対
数変換部のバイアス電圧を変化させて感光素子に蓄積さ
れた撮像時の残留電荷を放電することができる。よっ
て、従来のように、リセットしてもなお感光素子などに
残留している電荷を、本発明によって放電させることが
できるため、残像現象を低減させることができる。
【図１】固体撮像装置に設けられる画素の構成の一例を
示す回路図。
示す回路図。
【図２】固体撮像装置の構成を示すブロック回路図。
【図３】図２の固体撮像装置の一部を示す図。
【図４】第１の実施形態の固体撮像装置における各画素
の動作を示すタイミングチャート。
の動作を示すタイミングチャート。
【図５】従来の固体撮像装置と本発明の固体撮像装置と
における残像として出力される信号の量を示すグラフ。
における残像として出力される信号の量を示すグラフ。
【図６】固体撮像装置に設けられる画素の構成の一例を
示す回路図。
示す回路図。
【図７】第２の実施形態の固体撮像装置における各画素
の動作を示すタイミングチャート。
の動作を示すタイミングチャート。
【図８】固体撮像装置の構成を示すブロック回路図。
【図９】図８の固体撮像装置の一部を示す図。
【図１０】固体撮像装置に設けられる画素の構成の一例
を示す回路図。
を示す回路図。
【図１１】第３の実施形態の固体撮像装置における各画
素の動作を示すタイミングチャート。
素の動作を示すタイミングチャート。
【図１２】固体撮像装置に設けられる画素の構成の一例
を示す回路図。
を示す回路図。
【図１３】第４の実施形態の固体撮像装置における各画
素の動作を示すタイミングチャート。
素の動作を示すタイミングチャート。
【図１４】各実施形態の画素を用いた個体撮像装置を備
えた画像入力装置の内部構造を示すブロック図。
えた画像入力装置の内部構造を示すブロック図。
【図１５】従来の固体撮像装置における各画素の動作を
示すタイミングチャート。
示すタイミングチャート。
Ｇ11〜Ｇｍｎ 画素
２ 垂直走査回路
３ 水平走査回路
４−１〜４−ｎ 行選択線
６−１〜６−ｍ 出力信号線
７ 直流電圧線
８ ライン
９ 信号線
５１ 対物レンズ
５２ 固体撮像装置
５３，５４ メモリ
５５ 補正演算回路
５６ 処理部
ＰＤ フォトダイオード
Ｔ１〜Ｔ５ ＭＯＳトランジスタ
Ｃ キャパシタ
─────────────────────────────────────────────────────
フロントページの続き
Ｆターム(参考） 4M118 AA02 AA05 AB01 BA14 CA02
CA09 FA06 FA33 FA42 FA50
5C024 CX17 CX27 GX03 GY31 GY38
HX29 JX28
Claims (5)
- 【請求項１】 複数の画素によって構成されるととも
に、前記各画素が、入射した光量に応じた電気信号を発
生する感光素子と、所定のバイアス電圧が印加され該感
光素子から出力される電気信号を入射光量の対数値に比
例した電気信号に変換する対数変換部と、前記光電変換
素子と前記対数変換部とを電気的に接離するスイッチと
を備え、前記各画素の感度バラツキに関連する補正デー
タを出力する際には前記スイッチをＯＦＦとし、又、前
記各画素が撮像動作を行って映像データを出力する際に
は前記スイッチをＯＮとする固体撮像装置において、 各画素の感度バラツキに関連する補正データの出力後、
前記スイッチをＯＮとし、前記対数変換部に与えるバイ
アス電圧を変化させて感光素子に蓄積された電荷を放電
させる放電動作を行った後、撮像動作を開始するように
したことを特徴とする固体撮像装置。 - 【請求項２】 入射した光量に応じた電気信号を発生す
る感光素子と該感光素子に第１電極が電気的に接続され
るとともにサブスレッショルド領域で動作するようにバ
イアス電圧が印加されるトランジスタと前記感光素子と
前記トランジスタの第１電極とを電気的に接離するスイ
ッチとを備えた複数の画素を有し、前記スイッチをＯＦ
Ｆとするとともに前記トランジスタに撮像時と異なるバ
イアス電圧を与えることによって前記各画素の感度バラ
ツキを検出する固体撮像装置において、 各画素の感度バラツキが検出された後、前記スイッチを
ＯＮとし、前記トランジスタに与える前記バイアス電圧
を変化させて感光素子に蓄積された電荷を放電させる放
電動作を行った後、撮像動作を開始するようにしたこと
を特徴とする固体撮像装置。 - 【請求項３】 前記トランジスタの第２電極に与える電
圧を変化させることによって、前記トランジスタに与え
る前記バイアス電圧を変化させることを特徴とする請求
項２に記載の固体撮像装置。 - 【請求項４】 前記放電動作を行う際に与えられる前記
バイアス電圧の値が、前記感度バラツキを検出する際に
与えられる前記バイアス電圧の値と異なることを特徴と
する請求項２又は請求項３に記載の固体撮像装置。 - 【請求項５】 前記放電動作を行う際に与えられる前記
バイアス電圧の値を、前記感度バラツキを検出する際に
与えられる前記バイアス電圧の値と撮像動作時に与えら
れる前記バイアス電圧の値との間の値とすることを特徴
とする請求項２又は請求項３に記載の固体撮像装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001362420A JP3882594B2 (ja) | 2001-11-28 | 2001-11-28 | 固体撮像装置 |
| US10/302,300 US6867409B2 (en) | 2001-11-28 | 2002-11-22 | Solid-state image sensing device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001362420A JP3882594B2 (ja) | 2001-11-28 | 2001-11-28 | 固体撮像装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003163841A true JP2003163841A (ja) | 2003-06-06 |
| JP3882594B2 JP3882594B2 (ja) | 2007-02-21 |
Family
ID=19172922
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001362420A Expired - Fee Related JP3882594B2 (ja) | 2001-11-28 | 2001-11-28 | 固体撮像装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6867409B2 (ja) |
| JP (1) | JP3882594B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006148461A (ja) * | 2004-11-18 | 2006-06-08 | Konica Minolta Holdings Inc | 固体撮像装置 |
| JP2008104241A (ja) * | 2008-01-15 | 2008-05-01 | Konica Minolta Holdings Inc | 固体撮像装置及びこの固体撮像装置を備える撮像装置 |
| US7839442B2 (en) | 2004-10-05 | 2010-11-23 | Konica Minolta Holdings, Inc. | Solid-state image sensing device including reset circuitry and image sensing device including the solid-state image sensing device and method for operating the same |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1265291A1 (fr) * | 2001-06-08 | 2002-12-11 | EM Microelectronic-Marin SA | Capteur d'image CMOS et procédé permettant d'opérer un capteur d'image CMOS avec une dynamique accrue |
| JP3823919B2 (ja) * | 2002-12-25 | 2006-09-20 | コニカミノルタホールディングス株式会社 | 撮像装置 |
| JP2005039447A (ja) * | 2003-07-18 | 2005-02-10 | Minolta Co Ltd | 撮像装置 |
| US8115152B1 (en) | 2008-06-03 | 2012-02-14 | ADIC, Inc. | Method of operating a photoconductor in an imaging system, and read-out circuit employing an AC-biased photoconductor |
| JP5262512B2 (ja) * | 2008-09-25 | 2013-08-14 | ソニー株式会社 | 撮像素子およびその制御方法並びにカメラ |
| JP2012256020A (ja) * | 2010-12-15 | 2012-12-27 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその駆動方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5241575A (en) | 1989-12-21 | 1993-08-31 | Minolta Camera Kabushiki Kaisha | Solid-state image sensing device providing a logarithmically proportional output signal |
| US5289286A (en) * | 1991-07-18 | 1994-02-22 | Minolta Camera Kabushiki Kaisha | Solid state sensor having logarithmic photovoltaic response, with pixel uniformity correction and white balance circuitry therefor |
| JP4300654B2 (ja) | 1999-07-22 | 2009-07-22 | コニカミノルタホールディングス株式会社 | 固体撮像装置 |
| JP2001218113A (ja) * | 2000-02-02 | 2001-08-10 | Minolta Co Ltd | 固体撮像装置 |
| US20010032921A1 (en) * | 2000-02-25 | 2001-10-25 | Gunnar Forsberg | Photodiode bias circuit |
| US6770861B2 (en) * | 2000-03-08 | 2004-08-03 | Minolta Co., Ltd. | Image-sensing device |
| JP2002016839A (ja) * | 2000-06-30 | 2002-01-18 | Minolta Co Ltd | 固体撮像装置 |
-
2001
- 2001-11-28 JP JP2001362420A patent/JP3882594B2/ja not_active Expired - Fee Related
-
2002
- 2002-11-22 US US10/302,300 patent/US6867409B2/en not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7839442B2 (en) | 2004-10-05 | 2010-11-23 | Konica Minolta Holdings, Inc. | Solid-state image sensing device including reset circuitry and image sensing device including the solid-state image sensing device and method for operating the same |
| JP2006148461A (ja) * | 2004-11-18 | 2006-06-08 | Konica Minolta Holdings Inc | 固体撮像装置 |
| JP4561330B2 (ja) * | 2004-11-18 | 2010-10-13 | コニカミノルタホールディングス株式会社 | 固体撮像装置 |
| JP2008104241A (ja) * | 2008-01-15 | 2008-05-01 | Konica Minolta Holdings Inc | 固体撮像装置及びこの固体撮像装置を備える撮像装置 |
| JP4715851B2 (ja) * | 2008-01-15 | 2011-07-06 | コニカミノルタホールディングス株式会社 | 固体撮像装置及びこの固体撮像装置を備える撮像装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3882594B2 (ja) | 2007-02-21 |
| US20030098406A1 (en) | 2003-05-29 |
| US6867409B2 (en) | 2005-03-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7030921B2 (en) | Solid-state image-sensing device | |
| US7446805B2 (en) | CMOS active pixel with hard and soft reset | |
| US7326904B2 (en) | In-pixel kTC noise suppression using circuit techniques | |
| JP2002077733A (ja) | 固体撮像装置 | |
| JP2000287131A (ja) | 固体撮像装置 | |
| JP2008263546A (ja) | 固体撮像装置、固体撮像装置の駆動方法、及びこれを用いた撮像システム | |
| JP4300635B2 (ja) | 固体撮像装置 | |
| US7417212B2 (en) | Solid-state image-sensing device | |
| JP3882594B2 (ja) | 固体撮像装置 | |
| JP3948433B2 (ja) | 固体撮像装置 | |
| JP4300654B2 (ja) | 固体撮像装置 | |
| JP4093220B2 (ja) | 固体撮像装置及びこの固体撮像装置を備える撮像装置 | |
| JP2007013362A (ja) | 撮像装置及び撮像方法 | |
| JP4320693B2 (ja) | 固体撮像装置 | |
| JP4292628B2 (ja) | 固体撮像装置 | |
| JP2001218113A (ja) | 固体撮像装置 | |
| JP4345175B2 (ja) | 固体撮像装置 | |
| JP2001036059A (ja) | 固体撮像装置 | |
| JP4345145B2 (ja) | 固体撮像装置 | |
| JP4715851B2 (ja) | 固体撮像装置及びこの固体撮像装置を備える撮像装置 | |
| WO2021185190A1 (en) | Pixel circuit, image sensor, and image pickup device and method for using the same | |
| JP2001218111A (ja) | 固体撮像装置 | |
| JP2004112438A (ja) | 固体撮像装置 | |
| JP2001245214A (ja) | 固体撮像装置 | |
| JP2004356859A (ja) | 固体撮像装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20040927 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040928 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060808 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060925 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061024 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061106 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101124 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101124 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111124 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111124 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121124 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121124 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131124 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |