JP2003143847A - スイッチング電源装置 - Google Patents

Abstract

(57)【要約】 【課題】 良好な効率を維持しつつ、低ノイズでしかも
装置の小型化を図る。 【解決手段】 スイッチング制御回路１２は、ＦＥＴ４
をオン状態に制御してトランス２の二次巻線２ｂに誘起
した電圧に基づく電流Ｉ２をコンデンサ９に供給させ、
その後にＦＥＴ４をオフ状態にしてチョークコイル７か
らその蓄積エネルギーを電流Ｉ３としてＦＥＴ８を介し
てコンデンサ９に放出させると共にトランス２の残存エ
ネルギーを補助巻線２ｃを介してコンデンサ９に放出さ
せ、少なくとも両エネルギーの放出完了後に所定時間オ
ン状態が維持されるようにＦＥＴ８を制御してコンデン
サ９から電流Ｉ３と逆向き経路で電流Ｉ５を放出させる
ことによってチョークコイル７にエネルギーを蓄積させ
た後、ＦＥＴ８をオフ状態にすることによってチョーク
コイル７の蓄積エネルギーに基づく電流Ｉ４をダイオー
ド１０を介して補助巻線２ｃに供給中にＦＥＴ４をオン
状態に制御する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、スイッチングによ
って直流電圧を生成するスイッチング電源装置に関し、
詳しくは、いわゆる同期整流方式によって入力直流から
直流電圧を生成するのに適したフォーワード型スイッチ
ング電源装置に関するものである。

【０００２】

【従来の技術】この種のフォーワード型スイッチング電
源装置（以下、「電源装置」ともいう）として、図５に
示す電源装置５１が従来から知られている。この電源装
置５１は、一次巻線５２ａ、二次巻線５２ｂおよび補助
巻線５２ｃを有するトランス５２を備えており、一次巻
線５２ａの一端は、この一端の極性に対して異極性とな
る補助巻線５２ｃの一端に接続され、この接続点が中間
タップ５２ｄとして形成されている。また、トランス５
２の一次巻線５２ａ側には、一次巻線５２ａに直列接続
されると共に一対の入力端子３ａ，３ｂを介して入力さ
れる入力直流ＶINをスイッチングするｎチャンネル型の
ＦＥＴ４と、カソード端子が補助巻線５２ｃの他端に接
続されると共にアノード端子が一対の入力端子３ａ，３
ｂのうちのマイナス側の入力端子３ｂに接続されたダイ
オード５３と、入力端子３ａ，３ｂ間に接続されたコン
デンサ５と、スイッチング制御回路５４とが配設されて
いる。また、一対の入力端子３ａ，３ｂのうちのプラス
側の入力端子３ａは、中間タップ５２ｄに接続されてい
る。さらに、トランス５２の二次巻線５２ｂ側には、同
期整流用のｎチャンネル型のＦＥＴ６，８がそれぞれ配
設され、両ＦＥＴ６，８のドレイン端子側には、チョー
クコイル７および平滑用のコンデンサ９からなる平滑回
路が配設されている。また、コンデンサ９の各端部に
は、出力端子１１ａ，１１ｂがそれぞれ接続されてい
る。

【０００３】この電源装置５１では、ＦＥＴ４，６が、
スイッチング制御回路５４から出力されたスイッチング
信号Ｓ１に従ってスイッチング動作を継続する。また、
ＦＥＴ８が、スイッチング制御回路５４から出力された
スイッチング信号Ｓ２に従って、ＦＥＴ４，６がオン状
態のときにオフ状態、ＦＥＴ４，６がオフ状態のときに
オン状態というように、スイッチング動作を継続する。
この状態において、ＦＥＴ４がスイッチング信号Ｓ１に
従ってオン状態に制御された際には、入力端子３ａ、中
間タップ５２ｄ、一次巻線５２ａ、ＦＥＴ４および入力
端子３ｂからなる経路Ｊを電流Ｉ１が流れ、これによ
り、トランス５２の二次巻線５２ｂに誘起電圧が発生す
る。この場合、ＦＥＴ６もＦＥＴ４に同期してオン状態
に制御され、ＦＥＴ８はオフ状態に制御されている。こ
のため、二次巻線５２ｂの誘起電圧に基づいて、ＦＥＴ
６、チョークコイル７、コンデンサ９および二次巻線５
２ｂからなる経路Ｋを電流Ｉ２が流れ、これにより、コ
ンデンサ９にエネルギーが蓄積される。

【０００４】次いで、スイッチング信号Ｓ１に従ってＦ
ＥＴ４，６がオフ状態に制御されると共に、スイッチン
グ信号Ｓ２に従ってＦＥＴ８がオン状態に制御される。
この際には、チョークコイル７の蓄積エネルギーに基づ
いて、コンデンサ９、ＦＥＴ８およびチョークコイル７
からなる経路Ｌを電流（フライホイール（転流）電流）
Ｉ３が流れ、これにより、コンデンサ９にエネルギーが
蓄積される。以上のように、ＦＥＴ４，６のオン期間お
よびオフ期間の双方の期間において、コンデンサ９にエ
ネルギーが蓄積されることによって出力電圧Ｖｏが生成
される。この場合、スイッチング制御回路５４は、出力
電圧Ｖｏに応じてスイッチング信号Ｓ１のデューティ比
を制御することにより、出力電圧Ｖｏを所定電圧に安定
化する。一方、ＦＥＴ４がオフ状態に制御されると、補
助巻線５２ｃには、その他端側に対して一端側が高電位
となる誘起電圧が発生する。このため、この補助巻線５
２ｃの誘起電圧に基づいて、中間タップ５２ｄ、コンデ
ンサ５、ダイオード５３および補助巻線５２ｃからなる
経路Ｓを電流Ｉ５１が流れ、トランス５２の残存エネル
ギーが放出される（トランス５２が磁気リセットされ
る）。

【０００５】

【発明が解決しようとする課題】ところが、この従来の
電源装置５１には、以下の問題点がある。すなわち、こ
の電源装置５１では、トランス５２をリセットする際
に、トランス５２に一旦蓄積されたエネルギーを入力側
（一次回路側）に戻すことになるため、その分だけ効率
が低下するという問題点がある。また、経路Ｌ内にチョ
ークコイル７の蓄積エネルギーに基づく電流が流れてい
る間（ＦＥＴ８がオン状態のとき）にＦＥＴ４，６をオ
フ状態からオン状態に移行させるため、一時的に二次巻
線５２ｂが短絡状態となる結果、ＦＥＴ４，６，８にお
けるスイッチング損失が増大する結果、効率が低下する
という問題点がある。また、ＦＥＴ４がオフ状態からオ
ン状態に移行する際に、ＦＥＴ４の寄生容量４ｂに蓄積
されたエネルギーを短絡することになるため、瞬間的に
大電流が流れてスイッチング損失が生じると共に、大き
なノイズも発生するという問題点がある。

【０００６】本発明は、かかる問題点に鑑みてなされた
ものであり、良好な効率を維持しつつ、低ノイズでしか
も装置の小型化を図り得るスイッチング電源装置を提供
することを主目的とする。

【０００７】

【課題を解決するための手段】上記目的を達成すべく本
発明に係るスイッチング電源装置は、一次巻線および二
次巻線を有する第１トランスと、前記一次巻線に直列接
続されると共に入力直流をスイッチングする第１スイッ
チング素子と、前記一次巻線および前記第１スイッチン
グ素子の直列回路に並列接続された第１蓄電素子と、前
記第１スイッチング素子のスイッチング動作を制御する
スイッチング制御回路とを備え、整流用半導体素子、平
滑用のインダクタ、および平滑用の第２蓄電素子を少な
くとも直列接続した直列回路が前記二次巻線の両端間に
接続されると共に転流電流を通過させる転流電流通過回
路が当該インダクタおよび当該第２蓄電素子の直列回路
に並列接続されているフォワード型のスイッチング電源
装置であって、前記第１トランスに形成されると共に前
記第１スイッチング素子のオン期間に誘起電圧が誘起し
た際に一方の端子に対して負電圧となる他方の端子が前
記インダクタにおける前記転流電流の出力側の一端に接
続された補助巻線と、前記インダクタの他端から前記補
助巻線における前記一方の端子に向かう電流を通過させ
その逆向き電流の通過を阻止する第１一方向性素子とを
備え、前記転流電流通過回路は、少なくとも、オン状態
に移行した際に前記転流電流の向きと逆向き電流の通過
を許容する第２スイッチング素子を備えて構成され、前
記スイッチング制御回路は、前記第１スイッチング素子
をオン状態に制御して前記第１トランスの前記二次巻線
に誘起した電圧に基づく電流を前記整流用半導体素子お
よび前記インダクタを介して前記第２蓄電素子に供給さ
せ、その後に当該第１スイッチング素子をオフ状態に制
御して前記インダクタからその蓄積エネルギーを前記転
流電流として前記転流電流通過回路を介して前記第２蓄
電素子に放出させると共に前記第１トランスの残存エネ
ルギーを前記補助巻線を介して当該第２蓄電素子に放出
させ、少なくとも当該両エネルギーの放出完了後に所定
時間オン状態が維持されるように前記第２スイッチング
素子を制御して前記第２蓄電素子から前記転流電流と逆
向き経路で電流を放出させることによって前記インダク
タにエネルギーを蓄積させた後、当該第２スイッチング
素子をオフ状態に制御することによって当該インダクタ
の蓄積エネルギーに基づく電流を前記第１一方向性素子
を介して前記補助巻線に供給中に前記第１スイッチング
素子をオン状態に制御する。

【０００８】また、本発明に係るスイッチング電源装置
は、上記スイッチング電源装置において、前記インダク
タの前記一端および前記他端の間に第１巻線が接続され
ると共に当該インダクタの当該一端および前記第１一方
向性素子の間に前記第１巻線と同極性で第２巻線が接続
された第２トランスを備え、前記スイッチング制御回路
は、前記所定時間オン状態が維持されるように前記第２
スイッチング素子を制御して前記第２蓄電素子から前記
インダクタおよび前記第１巻線を介して前記転流電流と
逆向き経路で電流を放出させることによって当該インダ
クタおよび当該第２トランスにエネルギーを蓄積させた
後、当該第２スイッチング素子をオフ状態に制御するこ
とによって当該インダクタおよび当該第２トランスの蓄
積エネルギーに基づく電流を前記第２巻線および前記第
１一方向性素子を介して前記補助巻線に供給中に前記第
１スイッチング素子をオン状態に制御する。

【０００９】さらに、本発明に係るスイッチング電源装
置は、一次巻線および二次巻線を有する第１トランス
と、前記一次巻線に直列接続されると共に入力直流をス
イッチングする第１スイッチング素子と、前記一次巻線
および前記第１スイッチング素子の直列回路に並列接続
された第１蓄電素子と、前記第１スイッチング素子のス
イッチング動作を制御するスイッチング制御回路とを備
え、整流用半導体素子、平滑用のインダクタ、および平
滑用の第２蓄電素子を少なくとも直列接続した直列回路
が前記二次巻線の両端間に接続されると共に転流電流を
通過させる転流電流通過回路が当該インダクタおよび当
該第２蓄電素子の直列回路に並列接続されているフォワ
ード型のスイッチング電源装置であって、前記第１トラ
ンスに形成されると共に前記第１スイッチング素子のオ
ン期間に誘起電圧が誘起した際に一方の端子に対して負
電圧となる他方の端子が前記インダクタにおける前記転
流電流の出力側の一端に接続された補助巻線と、前記イ
ンダクタの他端から前記補助巻線における前記一方の端
子に向かう電流を通過させその逆向き電流の通過を阻止
する第１一方向性素子と、前記インダクタとしての第１
巻線、並びに前記インダクタの前記一端としての前記第
１巻線の一端に互いに同極性となる一端が接続される共
に他端が前記第１一方向性素子に接続された第２巻線を
有する第２トランスとを備え、前記転流電流通過回路
は、少なくとも、オン状態に移行した際に前記転流電流
の向きと逆向き電流の通過を許容する第２スイッチング
素子を備えて構成され、前記スイッチング制御回路は、
前記第１スイッチング素子をオン状態に制御して前記第
１トランスの前記二次巻線に誘起した電圧に基づく電流
を前記整流用半導体素子および前記インダクタを介して
前記第２蓄電素子に供給させ、その後に当該第１スイッ
チング素子をオフ状態に制御して前記第１巻線から前記
第２トランスの蓄積エネルギーを前記転流電流として前
記転流電流通過回路を介して前記第２蓄電素子に放出さ
せると共に前記第１トランスの残存エネルギーを前記補
助巻線を介して当該第２蓄電素子に放出させ、少なくと
も当該両エネルギーの放出完了後に所定時間オン状態が
維持されるように前記第２スイッチング素子を制御して
前記第２蓄電素子から前記転流電流と逆向き経路で前記
第１巻線に電流を放出させることによって前記第２トラ
ンスにエネルギーを蓄積させた後、当該第２スイッチン
グ素子をオフ状態に制御することによって当該第２トラ
ンスの蓄積エネルギーに基づく電流を前記第２巻線およ
び前記第１一方向性素子を介して前記補助巻線に供給中
に前記第１スイッチング素子をオン状態に制御する。

【００１０】この場合、前記第２スイッチング素子と、
当該第２スイッチング素子に等価的に並列接続されて前
記転流電流を通過させると共にその逆向き電流の通過を
阻止するダイオードとを備えて前記転流電流通過回路を
構成するのが好ましい。

【００１１】また、前記第１スイッチング素子に等価的
に並列接続されて当該第１スイッチング素子がオン状態
のときに前記一次巻線を流れる電流と逆向き電流の通過
を許容する第２一方向性素子を備えるのが好ましい。

【００１２】

【発明の実施の形態】以下、添付図面を参照して、本発
明に係るスイッチング電源装置の好適な実施の形態につ
いて説明する。なお、従来の電源回路５１と同一の構成
要素については、同一の符号を付して重複した説明を省
略する。

【００１３】図１に示すように、電源装置１は、フォワ
ード型のＤＣ／ＤＣコンバータであって、トランス２、
一対の入力端子３ａ，３ｂ、ＦＥＴ４、コンデンサ５、
ＦＥＴ６、チョークコイル７、ＦＥＴ８、コンデンサ
９、ダイオード１０、一対の出力端子１１ａ，１１ｂ、
およびスイッチング制御回路１２を備えている。

【００１４】トランス２は、本発明における第１トラン
スに相当し、互いに独立して形成された一次巻線２ａ、
二次巻線２ｂおよび補助巻線２ｃを備えている。この場
合、補助巻線２ｃは、その巻始め側端子（・印が付され
た側の端子）がダイオード１０のカソードに接続され、
その巻き終わり側端子（ＦＥＴ４のオン期間に誘起電圧
が誘起した際に巻始め側端子に対して負電圧となる端
子）がチョークコイル７のフライホイール（転流）電流
の出力側の一端に接続されている。ＦＥＴ４は、ｎチャ
ンネル型のＦＥＴで構成され、一次巻線２ａに直列接続
されて本発明における第１スイッチング素子として機能
する。具体的には、ＦＥＴ４は、そのドレイン端子が一
次巻線２ａに接続され、そのソース端子が入力端子（マ
イナス側端子）３ｂに接続されている。また、ダイオー
ド４ａは、ＦＥＴ４に等価的に並列接続されたＦＥＴ４
のボディダイオードであって、本発明における第２一方
向性素子として機能し、ＦＥＴ４のオン期間において入
力直流ＶINに基づいてトランス２の一次巻線２ａに流れ
る電流と逆向き電流の通過を許容し、ＦＥＴ４のオフ期
間において入力直流ＶINに基づく電流の一次巻線２ａへ
の流入を阻止する。なお、ダイオード４ａは、特に、Ｆ
ＥＴ４に代えてトランジスタを用いるときには、ＦＥＴ
４のボディダイオードに代えて別個独立したダイオード
で構成することもできる。また、コンデンサ４ｂは、Ｆ
ＥＴ４に等価的に並列接続されたＦＥＴ４の寄生容量で
構成され、別個独立したコンデンサで構成することもで
きる。コンデンサ５は、一次巻線２ａおよびＦＥＴ４の
直列回路に並列接続されている。このコンデンサ５は、
本発明における第１蓄電素子に相当し、ゼロボルトスイ
ッチ動作を行うための電流ループをトランス２の一次回
路側に形成する機能を有している。したがって、コンデ
ンサ５は、その機能を実現できる程度の小容量コンデン
サで構成されている。

【００１５】ＦＥＴ６は、ｎチャンネル型のＦＥＴで構
成され、そのボディダイオードであるダイオード６ａと
共に本発明における整流用半導体素子として機能する。
この場合、ＦＥＴ６は、そのソース端子が二次巻線２ｂ
の一端（ＦＥＴ４のオン期間に誘起電圧が誘起した際に
他端に対して高電圧となる端部）に接続され、そのドレ
イン端子がチョークコイル７に接続されている。チョー
クコイル７は、本発明におけるインダクタとして機能
し、その一端が出力端子（プラス側端子）１１ａに接続
されている。ＦＥＴ８は、ｎチャンネル型のＦＥＴで構
成され、本発明における第２スイッチング素子として機
能する。また、ＦＥＴ８は、寄生容量としてのコンデン
サ８ｂを有し、そのドレイン端子がチョークコイル７の
他端に接続され、そのソース端子が二次巻線２ｂおよび
出力端子（マイナス側端子）１１ｂに接続されている。
また、ダイオード８ａは、ＦＥＴ８に等価的に並列接続
されたＦＥＴ８のボディダイオードであって、ＦＥＴ８
本体と共に本発明における転流電流通過回路として機能
する。なお、ダイオード８ａは、特に、ＦＥＴ８に代え
てトランジスタを用いるときには、ＦＥＴ８のボディダ
イオードに代えて別個独立したダイオードで構成するこ
ともできる。

【００１６】コンデンサ９は、本発明における第２蓄電
素子に相当し、その一端が出力端子１１ａに接続され、
その他端が出力端子１１ｂに接続され、チョークコイル
７およびＦＥＴ８と直列に接続されて本発明における直
列回路を構成する。ダイオード１０は、本発明における
第１一方向性素子として機能し、そのカソード端子が補
助巻線２ｃの一端に接続され、そのアノード端子がチョ
ークコイル７の他端に接続されている。スイッチング制
御回路１２は、所定の周期のパルス信号であるスイッチ
ング信号Ｓ１、およびスイッチング信号Ｓ１と同じ周期
で位相が異なる（スイッチング信号Ｓ１のローレベル期
間（ＦＥＴ４のオフ期間）中にハイレベル期間（ＦＥＴ
８のオン期間）となる）パルス信号であるスイッチング
信号Ｓ２を生成する。このスイッチング制御回路１２
は、生成したスイッチング信号Ｓ１をＦＥＴ４，６に出
力することにより、ＦＥＴ４，６のオン／オフ制御を行
うと共に、生成したスイッチング信号Ｓ２をＦＥＴ８に
出力することにより、ＦＥＴ８のオン／オフ制御を行
う。

【００１７】次に、この電源装置１の全体的な動作を図
１，２を参照して説明する。

【００１８】この電源装置１では、図２に示すように、
ＦＥＴ４，６が、スイッチング制御回路１２から出力さ
れたスイッチング信号Ｓ１に従ってスイッチング動作を
継続する。また、ＦＥＴ８が、同図に示すように、スイ
ッチング制御回路１２から出力されたスイッチング信号
Ｓ２に従い、ＦＥＴ４，６がオン状態のときにオフ状
態、ＦＥＴ４，６がオフ状態のときにオン状態というよ
うに、スイッチング動作を継続する。

【００１９】この状態において、ＦＥＴ４がスイッチン
グ信号Ｓ１に従ってオン状態に制御された際には、入力
端子３ａ、一次巻線２ａ、ＦＥＴ４および入力端子３ｂ
からなる経路Ｊを電流Ｉ１（図２参照）が流れ、これに
より、同図に示す時間Ｔ０〜Ｔ１の期間において、トラ
ンス２の二次巻線２ｂに誘起電圧が発生する。この場
合、ＦＥＴ６もＦＥＴ４に同期してオン状態に移行し、
ＦＥＴ８はオフ状態に維持されている。このため、二次
巻線２ｂの誘起電圧に基づいて、ＦＥＴ６（およびＦＥ
Ｔ６内のボディダイオードとしてのダイオード６ａ）、
チョークコイル７、コンデンサ９および二次巻線２ｂか
らなる経路Ｋを電流Ｉ２（同図参照）が流れ、コンデン
サ９にエネルギーが蓄積される。

【００２０】次いで、時間Ｔ１において、スイッチング
信号Ｓ１に従ってＦＥＴ４，６がオフ状態に制御され、
その後に若干遅れて（時間Ｔｄだけ遅れて）スイッチン
グ信号Ｓ２に従いＦＥＴ８がオン状態に制御される。こ
の場合、時間Ｔ１後の時間Ｔｄ内において、ＦＥＴ４，
６がオフ状態に制御され、かつＦＥＴ８がオン状態に制
御されることにより、チョークコイル７の蓄積エネルギ
ーに基づく電流（フライホイール電流）Ｉ３（図２参
照）が、チョークコイル７、コンデンサ９、並びにＦＥ
Ｔ８内のダイオード８ａおよびコンデンサ８ｂからなる
経路Ｌを流れる。これにより、時間Ｔ０〜Ｔ１の間に二
次巻線２ｂの両端電圧と同電圧に充電されたコンデンサ
８ｂのエネルギーが急速に放出されるため、ＦＥＴ８の
ソース・ドレイン端子間電圧がダイオード８ａの順方向
電圧と等しい低電圧（負電圧）まで低下する。したがっ
て、スイッチング信号Ｓ２に従いＦＥＴ８がオン状態に
制御される際のスイッチングロスおよびスイッチングノ
イズの発生量が低減される。また、ＦＥＴ８がオン状態
に移行した状態では、電流Ｉ３がＦＥＴ８を流れるた
め、電力ロスが少なく効率のよい同期整流が行われる。
また、ＦＥＴ６がオフ状態に移行した際には、図１，２
に示すように、トランス２の残存エネルギーに基づく電
流Ｉ４が、補助巻線２ｃ、コンデンサ９、ＦＥＴ８（ま
たはダイオード８ａ）およびダイオード１０からなる経
路Ｍを主として流れる。したがって、トランス２の残存
エネルギーがコンデンサ９に蓄積され、これにより、ト
ランス２の磁気リセットが行われる。以上のようにし
て、ＦＥＴ４，６のオン期間およびオフ期間の双方の期
間において、コンデンサ９にエネルギーが蓄積されるこ
とによって出力電圧Ｖｏが生成される。

【００２１】次いで、トランス２およびチョークコイル
７の各蓄積エネルギーのコンデンサ９への放出が完了し
た時間Ｔ２の後においても、ＦＥＴ８は、図２に示すよ
うに、スイッチング信号Ｓ２に従い所定時間オン状態に
維持される。この場合、コンデンサ９に蓄積された電
圧、すなわち出力電圧Ｖｏがに基づく電流Ｉ５（同図参
照）が、コンデンサ９、チョークコイル７およびＦＥＴ
８からなる経路Ｌを電流Ｉ３とは逆方向に流れる。次い
で、電流Ｉ５が流れている状態において、同図に示すよ
うに、時間Ｔ３において、ＦＥＴ８がスイッチング信号
Ｓ２に従ってオフ状態に制御される。この際には、チョ
ークコイル７の蓄積エネルギーに基づく電流Ｉ６が、図
１，２に示すように、チョークコイル７、ダイオード１
０および補助巻線２ｃからなる経路Ｎを流れる。また、
補助巻線２ｃに電流Ｉ６が流れることによって一次巻線
２ａに誘起電圧が誘起し、この誘起電圧に基づく電流Ｉ
７が、図１，２に示すように、一次巻線２ａ、コンデン
サ５およびＦＥＴ４内のコンデンサ４ｂからなる経路Ｐ
を流れる。この際には、ＦＥＴ４のオフ期間にコンデン
サ４ｂに蓄積されたエネルギーが放電されて、ＦＥＴ４
のドレイン・ソース間電圧は、急速に低下して、ダイオ
ード４ａの順方向電圧にクランプされる。次いで、図２
に示すように、時間Ｔ４（Ｔ０）において、ＦＥＴ４，
６は、電流Ｉ６が補助巻線２ｃに供給中の状態のとき、
つまり電流Ｉ７が流れている状態において、スイッチン
グ信号Ｓ１に従い共にオン状態に制御される。この場
合、コンデンサ４ｂに蓄積されていたエネルギーがほぼ
放電されているため、ＦＥＴ４は、その両端電圧が十分
に低い電圧に維持された状態で、いわゆるゼロボルトス
イッチ方式でオン状態に移行する。このため、ＦＥＴ４
によるスイッチングロスを十分に低減することができ
る。以後、上記した時間Ｔ０〜Ｔ４のサイクルが繰り返
される。

【００２２】このように、この電源装置１によれば、Ｆ
ＥＴ４，６のオフ期間において、補助巻線２ｃを介して
経路Ｍに電流Ｉ４を流してコンデンサ９にエネルギーを
蓄積することによってトランス２の磁気リセットが行わ
れるため、電源装置５１とは異なり、入力直流ＶIN側に
トランス５２の蓄積エネルギーを戻す構成と比較して、
効率よく出力電圧Ｖｏを生成することができる。また、
ＦＥＴ４，６とＦＥＴ８とが同時にオン状態に制御され
ることがないため、二次巻線２ｂの短絡という状態を確
実に回避することができる。このため、ＦＥＴ４，６，
８におけるスイッチングロスを大幅に低減することがで
きる。また、ＦＥＴ４のコンデンサ４ｂに蓄積されたエ
ネルギーが少ない状態で、ゼロボルトスイッチ方式でＦ
ＥＴ４をオン状態に制御することができるため、ＦＥＴ
４およびコンデンサ４ｂからなる閉ループ内に瞬間的に
大電流が流れるのを回避することができる結果、ＦＥＴ
４のスイッチングロスを十分に低減することができると
共に大きなノイズの発生も防止することができる。ま
た、電流Ｉ３および電流Ｉ５のように互いに向きが異な
る電流をチョークコイル７に流すことにより、チョーク
コイル７を、そのＢ−Ｈカーブ（ヒステリシス曲線）の
第一象限のみならず、第二および第三象限で使用するこ
とができる。したがって、チョークコイル７の磁気飽和
を確実に防止することができる。このため、チョークコ
イル７を構成するコア材を小型化することができる結
果、チョークコイル７を小型化することができ、ひいて
は電源装置１全体を小型化することができる。

【００２３】次に、本発明の第２の実施の形態に係る電
源装置２１について、図３を参照して説明する。なお、
電源装置１と同一の構成については同一の符号を付して
重複する説明を省略する。

【００２４】電源装置２１は、図３に示すように、フォ
ワード型のＤＣ／ＤＣコンバータであって、電源装置１
におけるチョークコイル７に代えて、本発明における第
２トランスに相当するトランス２２を備えている。この
場合、トランス２２は、電源装置１におけるチョークコ
イル７と同様の機能を有する一次巻線（第１巻線）２２
ａと、二次巻線（第２巻線）２２ｂとを備えて構成され
ている。この場合、一次巻線２２ａは、その一端および
他端が出力端子１１ａおよびＦＥＴ６，８の各ドレイン
端子にそれぞれ接続され、二次巻線２２ｂは、一次巻線
２２ａの一端に互いに同極性となる一端が接続され、他
端がダイオード１０のアノード端子に接続されている。

【００２５】次に、図２，３を参照して、電源装置２１
の全体的な動作について説明する。なお、電源装置１と
同一の動作については説明を省略し、主として電源装置
１とは異なる動作について説明する。

【００２６】この電源装置２１では、電源装置１と同様
にしてＦＥＴ４，６，８がそれぞれスイッチング動作を
継続する。この状態において、時間Ｔ０〜Ｔ１では、Ｆ
ＥＴ４，６がオン状態に制御されることにより、トラン
ス２の二次回路側では、二次巻線２ｂの誘起電圧に基づ
いて、ＦＥＴ６（およびダイオード６ａ）、トランス２
２の一次巻線２２ａ、コンデンサ９および二次巻線２ｂ
からなる経路Ｋを電流Ｉ２が流れ、コンデンサ９にエネ
ルギーが蓄積される。この場合、トランス２２の二次巻
線２２ｂには、一次巻線２２ａに電流Ｉ２が流れること
によってダイオード１０の順方向と同じ向きに電流を流
そうとする誘起電圧が発生する。ところが、補助巻線２
ｃには、この誘起電圧よりもさらに高い電圧の誘起電圧
が発生している。したがって、ダイオード１０が逆バイ
アスされる結果、二次巻線２２ｂの誘起電圧に基づく電
流の放出が阻止され、これにより、トランス２２にエネ
ルギーが蓄積される。

【００２７】次いで、時間Ｔ１において、スイッチング
信号Ｓ１に従ってＦＥＴ４，６がオフ状態に制御され、
その後、時間Ｔｄだけ遅れてスイッチング信号Ｓ２に従
いＦＥＴ８がオン状態に制御される。この際には、トラ
ンス２２の蓄積エネルギーに基づく電流Ｉ３が、一次巻
線２２ａ、コンデンサ９およびＦＥＴ８内のコンデンサ
８ｂからなる経路Ｌを流れる。また、ＦＥＴ６がオフ状
態に制御されることにより、トランス２の蓄積エネルギ
ーに基づく電流Ｉ８が、補助巻線２ｃ、第２トランス２
２の二次巻線２２ｂおよびダイオード１０からなる経路
Ｑを流れ、これにより、トランス２が磁気リセットされ
る。この場合、第２トランス２２の一次巻線２２ａに、
その一端（コンデンサ９側端子）が他端（ＦＥＴ８のド
レイン端子側端子）よりも高い電圧が誘起する。このた
め、電流Ｉ３は、時間Ｔ０〜Ｔ１の間に第２トランス２
２に蓄積されたエネルギーに基づく電流と、電流Ｉ８が
流れたことに起因する一次巻線２２ａの誘起電圧に基づ
く電流との加算電流となる。したがって、トランス２か
ら磁気リセットとして放出される電流Ｉ８は、コンデン
サ９に対するエネルギーの蓄積に寄与する。以上のよう
にして、ＦＥＴ４，６のオン期間およびオフ期間の双方
の期間において、コンデンサ９にエネルギーが蓄積され
ることによって出力電圧Ｖｏが生成される。

【００２８】次いで、トランス２，２２における各蓄積
エネルギーのコンデンサ９への放出が完了した時間Ｔ２
以降も、ＦＥＴ８はスイッチング信号Ｓ２に従ってオン
状態を維持する。この場合にも、電源装置１と同様にし
て、コンデンサ９の充電電圧、すなわち出力電圧Ｖｏに
基づく電流Ｉ５が、一次巻線２２ａ、ＦＥＴ８およびコ
ンデンサ９からなる経路Ｌを流れる。この際に、トラン
ス２２の二次巻線２２ｂには、他端（ダイオード１０側
の端子）に対して一端（コンデンサ９側の端子）が高く
なる電位が誘起する。ところが、その誘起電圧に基づく
電流の経路Ｑ内での導通がダイオード１０によって阻止
されるため、トランス２２にエネルギーが蓄積される。
次いで、電流Ｉ５が流れている状態の時間Ｔ３におい
て、ＦＥＴ８がスイッチング信号Ｓ２に従ってオフ状態
に制御される。この際には、トランス２２の二次巻線２
２ｂには、その蓄積エネルギーに基づいて、一端に対し
て他端が高くなる電位が誘起し、この誘起電圧に基づく
電流Ｉ９が、経路Ｑ内を電流Ｉ８と同じ向きに流れる。
また、補助巻線２ｃに電流Ｉ９が流れることによってト
ランス２の一次巻線２ａに誘起電圧が誘起し、この誘起
電圧に基づいて、電源装置１と同様にして、経路Ｐ内を
電流Ｉ７が流れる。この後、電源装置１と同様にして、
時間Ｔ４（Ｔ０）において、ＦＥＴ４，６がスイッチン
グ信号Ｓ１に従ってそれぞれオン状態に制御される。こ
の結果、ゼロボルトスイッチが行われる。このように、
この電源装置２１によれば、電源装置１と同じ効果を奏
することができる。

【００２９】次に、図４を参照して、本発明の第３の実
施の形態に係る電源装置３１について説明する。なお、
電源装置１，２１と同一の構成については同一の符号を
付して重複する説明を省略する。

【００３０】図４に示すように、電源装置３１は、フォ
ワード型のＤＣ／ＤＣコンバータであって、電源装置１
の構成に加えてトランス（第２トランス）２２を備えて
いる。この場合、このトランス２２は、チョークコイル
７の一端および他端の間に一次巻線（第１巻線）２２ａ
が並列接続されると共にチョークコイル７の一端および
ダイオード１０におけるアノードの間に一次巻線２２ａ
と同極性で二次巻線２２ｂ（第２巻線）が接続されてい
る。

【００３１】次に、図２，４を参照して、電源装置３１
の全体的な動作を説明する。なお、電源装置１と同一の
動作については説明を省略し、主として電源装置１とは
異なる動作について説明する。

【００３２】この電源装置３１では、電源装置１と同様
にしてＦＥＴ４，６，８がそれぞれスイッチング動作を
継続する。この状態において、図２に示す時間Ｔ０〜Ｔ
１では、ＦＥＴ４がオン状態に制御されることにより、
トランス２の二次回路側では、二次巻線２ｂの誘起電圧
に基づいて、ＦＥＴ６（およびダイオード６ａ）、チョ
ークコイル７（およびトランス２２の一次巻線２２
ａ）、コンデンサ９および二次巻線２ｂからなる経路Ｋ
を電流Ｉ２が流れ、コンデンサ９にエネルギーが蓄積さ
れる。この際にも、電源装置２１と同様にして、ダイオ
ード１０が逆バイアスされるため、トランス２２にエネ
ルギーが蓄積される。

【００３３】次いで、時間Ｔ１において、スイッチング
信号Ｓ１に従ってＦＥＴ４，６がオフ状態に制御され、
その後、時間Ｔｄだけ遅れてスイッチング信号Ｓ２に従
いＦＥＴ８がオン状態に制御される。この際には、チョ
ークコイル７およびトランス２２の蓄積エネルギーに基
づく電流Ｉ３が経路Ｌを流れ、コンデンサ９にエネルギ
ーが蓄積される。また、ＦＥＴ６がオフ状態に制御され
ることにより、トランス２の蓄積エネルギーに基づく電
流Ｉ８が、経路Ｑを流れ、これにより、トランス２が磁
気リセットされる。この際にも、電源装置２１と同様に
して、第２トランス２２の一次巻線２２ａに電圧が誘起
するため、電流Ｉ３は、時間Ｔ０〜Ｔ１の間にトランス
２２に蓄積されたエネルギーに基づく電流と、電流Ｉ８
が流れたことに起因する一次巻線２２ａの誘起電圧に基
づく電流との加算電流となる。以上のようにして、ＦＥ
Ｔ４，６のオン期間およびオフ期間の双方の期間におい
て、コンデンサ９にエネルギーが蓄積されることによっ
て出力電圧Ｖｏが生成される。

【００３４】次いで、電源装置１，２１と同様にして、
時間Ｔ２以降も、ＦＥＴ８がスイッチング信号Ｓ２に従
ってオン状態を維持する。この場合にも、電源装置２１
と同様にして、出力電圧Ｖｏに基づく電流Ｉ５が経路Ｌ
を流れ、この際に、トランス２２にもエネルギーが蓄積
される。次いで、時間Ｔ３において、ＦＥＴ８がスイッ
チング信号Ｓ２に従ってオフ状態に制御される。この際
には、チョークコイル７の蓄積エネルギーに基づく電流
Ｉ１０が、チョークコイル７の他端、一次巻線２２ａ、
およびチョークコイル７の一端からなる経路Ｒを流れ
る。同時に、この電流Ｉ１０が一次巻線２２ａを流れる
ことにより、二次巻線２２ｂには、一端（コンデンサ９
側の端子）に対して他端（ダイオード１０側の端子）が
高くなる電位が誘起する。したがって、この誘起電圧に
基づく電流、および期間Ｔ２〜Ｔ３の間に一次巻線２２
ａに電流Ｉ５が流れることによってトランス２２に蓄積
されたエネルギーに基づく電流を加算した電流Ｉ９が経
路Ｑを流れる。この後、電源装置１，２１と同様にし
て、時間Ｔ４（Ｔ０）において、ＦＥＴ４，６がスイッ
チング信号Ｓ１に従ってそれぞれオン状態に制御され
る。この結果、ゼロボルトスイッチが行われる。このよ
うに、この電源装置３１によれば、電源装置１と同じ効
果を奏することができる。

【００３５】なお、本発明は、上記した実施の形態に限
定されず、その構成を適宜変更することができる。例え
ば、本発明の実施の形態に係る電源装置１，２１，３１
では、本発明における整流用半導体素子として、ＦＥＴ
６を採用した例について説明したが、ＦＥＴ６に代え
て、ダイオード６ａと同じ向きに接続したダイオードで
構成することもできる。また、ＦＥＴ６（およびＦＥＴ
６に代えるダイオード）については、ＦＥＴ８のソース
とトランス２の二次巻線２ｂにおける巻き終わり側端子
との間に接続することもできるなど、各構成要素の接続
位置を適宜変更することができる。さらに、ＦＥＴ４，
６，８に代えて、トランジスタとダイオードとの組み合
わせ回路、またはトランジスタで構成してもよいのは勿
論である。また、本発明における第２蓄電素子は、コン
デンサ９に限らず、二次電池で構成することもできる。
また、本発明の実施の形態では、スイッチング制御回路
１２が、ＦＥＴ８に対して一旦オン状態に移行してから
オフ状態に移行するまでの間、継続してオン状態を維持
するように制御しているが、これに限らない。例えば、
ＦＥＴ８をオン状態に移行させてから一旦オフ状態に制
御し、その後に再度オン状態に制御し、そのオン状態を
所定時間継続させてからオフ状態に制御してもよい。

【００３６】

【発明の効果】以上のように、本発明に係るスイッチン
グ電源装置によれば、第１スイッチング素子のオフ期間
において、第１トランスの補助巻線を介して電流を流し
て第２蓄電素子にエネルギーを蓄積することによって第
１トランスの磁気リセットを行うため、従来の電源装置
５１とは異なり、第１トランスの一次回路側に第１トラ
ンスの蓄積エネルギーを戻す構成と比較して、効率よく
出力電圧を生成することができる。また、第１スイッチ
ング素子と第２スイッチング素子との同時オン状態を回
避することができるため、第１トランスにおける二次巻
線の短絡状態を確実に回避することができる結果、第１
および第２スイッチング素子のスイッチングロスを大幅
に低減することができる。また、第１スイッチング素子
をゼロボルトスイッチ方式でオン状態に制御することが
できるため、第１スイッチング素子のスイッチングロス
を十分に低減することができると共に大きなノイズの発
生も防止することができる。また、転流電流と、それと
は逆向きの電流とをインダクタ（または第２トランスの
第１巻線）に流すことにより、インダクタ（または第２
トランス）の磁気飽和を確実に防止することができ、こ
れにより、インダクタ（または第２トランス）を構成す
るコア材を小型化することができる結果、スイッチング
電源装置全体を小型化することができる。

【００３７】また、本発明に係るスイッチング電源装置
によれば、第２スイッチング素子と、転流電流を通過さ
せると共にその逆向き電流の通過を阻止するダイオード
とで転流電流通過回路を構成したことにより、ダイオー
ドによって転流電流を確実に通過させることができると
共に第２スイッチング素子によって第２蓄電素子からイ
ンダクタ（または第１巻線）に電流を確実に放出させる
ことができる。この場合、ＦＥＴで転流電流通過回路を
構成することで、第２スイッチング素子およびダイオー
ドを構成することができるため、簡易かつ安価に構成す
ることができる。

【００３８】さらに、本発明に係るスイッチング電源装
置によれば、第１スイッチング素子に第２一方向性素子
を等価的に並列接続したことにより、第１スイッチング
素子をオン状態に制御する際に、第１スイッチング素子
の両端電圧を第２一方向性素子の順方向電圧までクラン
プすることができるため、第１スイッチング素子の両端
電圧を十分に低い電圧に維持した状態でゼロボルトスイ
ッチを行うことができる。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態に係る電源装置１の
回路図である。

【図２】電源装置１，２１，３１の動作を説明するため
のタイミングチャートである。

【図３】本発明の第２の実施の形態に係る電源装置２１
の回路図である。

【図４】本発明の第３の実施の形態に係る電源装置３１
の回路図である。

【図５】従来の電源装置５１の回路図である。

【符号の説明】

１，２１，３１ 電源装置 ２，２２ トランス ２ａ，２２ａ 一次巻線 ２ｂ，２２ｂ 二次巻線 ２ｃ 補助巻線 ４，６，８ ＦＥＴ ５，９ コンデンサ ７ チョークコイル ４ａ，６ａ，８ａ，１０ ダイオード １２ スイッチング制御回路 ＶIN 入力直流

Claims (5)

【特許請求の範囲】
1. 【請求項１】 一次巻線および二次巻線を有する第１ト
   ランスと、前記一次巻線に直列接続されると共に入力直
   流をスイッチングする第１スイッチング素子と、前記一
   次巻線および前記第１スイッチング素子の直列回路に並
   列接続された第１蓄電素子と、前記第１スイッチング素
   子のスイッチング動作を制御するスイッチング制御回路
   とを備え、整流用半導体素子、平滑用のインダクタ、お
   よび平滑用の第２蓄電素子を少なくとも直列接続した直
   列回路が前記二次巻線の両端間に接続されると共に転流
   電流を通過させる転流電流通過回路が当該インダクタお
   よび当該第２蓄電素子の直列回路に並列接続されている
   フォワード型のスイッチング電源装置であって、 前記第１トランスに形成されると共に前記第１スイッチ
   ング素子のオン期間に誘起電圧が誘起した際に一方の端
   子に対して負電圧となる他方の端子が前記インダクタに
   おける前記転流電流の出力側の一端に接続された補助巻
   線と、 前記インダクタの他端から前記補助巻線における前記一
   方の端子に向かう電流を通過させその逆向き電流の通過
   を阻止する第１一方向性素子とを備え、 前記転流電流通過回路は、少なくとも、オン状態に移行
   した際に前記転流電流の向きと逆向き電流の通過を許容
   する第２スイッチング素子を備えて構成され、 前記スイッチング制御回路は、前記第１スイッチング素
   子をオン状態に制御して前記第１トランスの前記二次巻
   線に誘起した電圧に基づく電流を前記整流用半導体素子
   および前記インダクタを介して前記第２蓄電素子に供給
   させ、その後に当該第１スイッチング素子をオフ状態に
   制御して前記インダクタからその蓄積エネルギーを前記
   転流電流として前記転流電流通過回路を介して前記第２
   蓄電素子に放出させると共に前記第１トランスの残存エ
   ネルギーを前記補助巻線を介して当該第２蓄電素子に放
   出させ、少なくとも当該両エネルギーの放出完了後に所
   定時間オン状態が維持されるように前記第２スイッチン
   グ素子を制御して前記第２蓄電素子から前記転流電流と
   逆向き経路で電流を放出させることによって前記インダ
   クタにエネルギーを蓄積させた後、当該第２スイッチン
   グ素子をオフ状態に制御することによって当該インダク
   タの蓄積エネルギーに基づく電流を前記第１一方向性素
   子を介して前記補助巻線に供給中に前記第１スイッチン
   グ素子をオン状態に制御するスイッチング電源装置。
2. 【請求項２】 前記インダクタの前記一端および前記他
   端の間に第１巻線が接続されると共に当該インダクタの
   当該一端および前記第１一方向性素子の間に前記第１巻
   線と同極性で第２巻線が接続された第２トランスを備
   え、 前記スイッチング制御回路は、前記所定時間オン状態が
   維持されるように前記第２スイッチング素子を制御して
   前記第２蓄電素子から前記インダクタおよび前記第１巻
   線を介して前記転流電流と逆向き経路で電流を放出させ
   ることによって当該インダクタおよび当該第２トランス
   にエネルギーを蓄積させた後、当該第２スイッチング素
   子をオフ状態に制御することによって当該インダクタお
   よび当該第２トランスの蓄積エネルギーに基づく電流を
   前記第２巻線および前記第１一方向性素子を介して前記
   補助巻線に供給中に前記第１スイッチング素子をオン状
   態に制御する請求項１記載のスイッチング電源装置。
3. 【請求項３】 一次巻線および二次巻線を有する第１ト
   ランスと、前記一次巻線に直列接続されると共に入力直
   流をスイッチングする第１スイッチング素子と、前記一
   次巻線および前記第１スイッチング素子の直列回路に並
   列接続された第１蓄電素子と、前記第１スイッチング素
   子のスイッチング動作を制御するスイッチング制御回路
   とを備え、整流用半導体素子、平滑用のインダクタ、お
   よび平滑用の第２蓄電素子を少なくとも直列接続した直
   列回路が前記二次巻線の両端間に接続されると共に転流
   電流を通過させる転流電流通過回路が当該インダクタお
   よび当該第２蓄電素子の直列回路に並列接続されている
   フォワード型のスイッチング電源装置であって、 前記第１トランスに形成されると共に前記第１スイッチ
   ング素子のオン期間に誘起電圧が誘起した際に一方の端
   子に対して負電圧となる他方の端子が前記インダクタに
   おける前記転流電流の出力側の一端に接続された補助巻
   線と、 前記インダクタの他端から前記補助巻線における前記一
   方の端子に向かう電流を通過させその逆向き電流の通過
   を阻止する第１一方向性素子と、 前記インダクタとしての第１巻線、並びに前記インダク
   タの前記一端としての前記第１巻線の一端に互いに同極
   性となる一端が接続される共に他端が前記第１一方向性
   素子に接続された第２巻線を有する第２トランスとを備
   え、 前記転流電流通過回路は、少なくとも、オン状態に移行
   した際に前記転流電流の向きと逆向き電流の通過を許容
   する第２スイッチング素子を備えて構成され、 前記スイッチング制御回路は、前記第１スイッチング素
   子をオン状態に制御して前記第１トランスの前記二次巻
   線に誘起した電圧に基づく電流を前記整流用半導体素子
   および前記インダクタを介して前記第２蓄電素子に供給
   させ、その後に当該第１スイッチング素子をオフ状態に
   制御して前記第１巻線から前記第２トランスの蓄積エネ
   ルギーを前記転流電流として前記転流電流通過回路を介
   して前記第２蓄電素子に放出させると共に前記第１トラ
   ンスの残存エネルギーを前記補助巻線を介して当該第２
   蓄電素子に放出させ、少なくとも当該両エネルギーの放
   出完了後に所定時間オン状態が維持されるように前記第
   ２スイッチング素子を制御して前記第２蓄電素子から前
   記転流電流と逆向き経路で前記第１巻線に電流を放出さ
   せることによって前記第２トランスにエネルギーを蓄積
   させた後、当該第２スイッチング素子をオフ状態に制御
   することによって当該第２トランスの蓄積エネルギーに
   基づく電流を前記第２巻線および前記第１一方向性素子
   を介して前記補助巻線に供給中に前記第１スイッチング
   素子をオン状態に制御するスイッチング電源装置。
4. 【請求項４】 前記転流電流通過回路は、前記第２スイ
   ッチング素子と、当該第２スイッチング素子に等価的に
   並列接続されて前記転流電流を通過させると共にその逆
   向き電流の通過を阻止するダイオードとを備えて構成さ
   れている請求項１から３のいずれかに記載のスイッチン
   グ電源装置。
5. 【請求項５】 前記第１スイッチング素子に等価的に並
   列接続されて当該第１スイッチング素子がオン状態のと
   きに前記一次巻線を流れる電流と逆向き電流の通過を許
   容する第２一方向性素子を備えている請求項１から４の
   いずれかに記載のスイッチング電源装置。