JP2000253658A - Ｄｃ−ｄｃコンバータ - Google Patents

Abstract

(57)【要約】 【課題】 フォワード型ＤＣ−ＤＣコンバータにおいて
リプル低減及び効率向上を図ることが困難であった。 【解決手段】 直流電源１にトランスの１次巻線Ｎ1 と
第１のスイッチＱ1 との直列回路を接続する。第１のス
イッチＱ1 に並列に第２のスイッチＱ2 と容量の大きい
コンデンサＣs との直列回路を接続する。トランス３ａ
に第１及び第２の２次巻線Ｎ2a、Ｎ2bを設け、ここに全
波整流回路４ａを接続する。整流回路４ａにチョークイ
ンプット型平滑回路５ａを接続する。全波整流回路４ａ
を第３及び第４のスイッチＱ3 、Ｑ4 で構成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はトランスの１次巻線
に直列に接続されたスイッチを断続する形式の直流直流
変換器即ちＤＣ−ＤＣコンバータに関する。

【０００２】

【従来の技術】図１は直流電源１から負荷２に電力を供
給するための従来のフォワード型ＤＣ−ＤＣコンバータ
を示す。このコンバータは、直流電源１から負荷２に電
力を供給するためにトランス３と、スイッチＱ1 と、出
力整流回路４と、出力平滑回路５と、トランスリセット
兼スナバ回路６と、スナバ回路７と、制御回路８とを有
する。これ等の各部を詳細に説明すると、トランス３の
１次巻線Ｎ1 はＦＥＴから成るスイッチＱ1 を介して電
源１の一端と他端との間に接続されている。出力整流回
路４は、トランス３の２次巻線Ｎ2 に接続された出力整
流ダイオードＤo1から成る。出力平滑回路５はリアクト
ルＬo と、平滑用コンデンサＣo と転流用ダイオードＤ
o2とから成る。リセット兼スナバ回路６はダイオードＤ
b2、コンデンサＣb2、抵抗Ｒb2とから成り、１次巻線Ｎ
1 に並列に接続されている。スナバ回路７はコンデンサ
Ｃb1と抵抗Ｒb1との直列回路から成り、スイッチＱ1 に
並列に接続されている。制御回路８は負荷２の両端電圧
を一定にするようにスイッチＱ1 をオン・オフ制御す
る。このＤＣ−ＤＣコンバータによれば、比較的簡単な
構成で直流電圧のレベル変換及び出力電圧制御を行うこ
とができる。

【０００３】

【発明が解決しょうとする課題】しかし、図１の従来の
ＤＣ−ＤＣコンバータの出力直流電圧のリプル成分は比
較的大きくなった。また、スイッチＱ1 、トランスのリ
セット兼スナバ回路６、スナバ回路７、整流ダイオード
Ｄo1、転流ダイオードＤo2等で電力損失が生じ、ＤＣ−
ＤＣコンバータの総合効率を大幅に高めることは不可能
であった。

【０００４】そこで、本願発明の目的は、リプルが少な
く且つ電力損失も少なく且つスイッチに対する電圧スト
レスを低減することができるＤＣ−ＤＣコンバータを提
供することにある。

【０００５】

【課題を解決するための手段】上記課題を解決し、上記
目的を達成するための発明は、直流電源の一端と他端と
の間に接続されたトランスの１次巻線とスイッチとの直
列回路と、前記トランスの１次巻線に電磁結合された２
次巻線と、前記２次巻線に接続された全波整流回路と、
前記全波整流回路に接続されたチョークインプット型平
滑回路と、前記スイッチをオン・オフ制御する制御回路
とから成るＤＣ−ＤＣコンバータに係わるものである。
また、本願の別の発明は、直流電源の一端と他端との間
に接続されたトランスの１次巻線と第１のスイッチとの
直列回路と、前記トランスの１次巻線に電磁結合された
２次巻線と、前記２次巻線に接続された全波整流回路
と、前記整流回路に接続されたチョークインプット型平
滑回路と、前記第１のスイッチに並列に接続された第２
のスイッチとコンデンサとの直列回路と、前記第１及び
第２のスイッチを交互にオン・オフ動作させるスイッチ
制御回路とから成るＤＣ−ＤＣコンバータに係わるもの
である。なお、請求項３に示すように、第１のスイッチ
に並列に接続されたソフトスイッチング用コンデンサ又
は寄生容量を設け、第１及び第２のスイッチをデッドタ
イムを有して交互にオン・オフ制御することが望まし
い。また、請求項４に示すように、トランスの１次巻線
のインダクタンスとソフトスイッチング用コンデンサと
の共振動作でソフトスイッチング用コンデンサの電圧を
実質的に零にすることが望ましい。また、請求項５に示
すように、２次巻線をセンタタップを有するようにする
ことが望ましい。また、チョークインプット型フィルタ
回路はリアクトルと平滑用コンデンサとの組み合せで構
成することが望ましい。また、請求項７に示すように全
波整流回路を第１及び第２の整流ダイオードとするこ
と、又は請求項８に示すように第１及び第２の半導体制
御スイッチ（例えばトランジスタ又はＦＥＴ）にするこ
とができる。また、請求項９に示すように第１及び第２
の整流ダイオードに並列に第１及び第２の半導体制御ス
イッチを接続することが望ましい。また、請求項１０に
示すように、整流ダイオード又は半導体制御スイッチに
直列に可飽和リアクトル又はインダクタを接続すること
ができる。また、請求項１１に示すように第１及び第２
のスイッチをダイオードを内蔵した絶縁ゲート型電界効
果トランジスタとすることが望ましい。

【０００６】

【発明の効果】各請求項の発明によれば、トランスの２
次側に全波整流回路を設けるので、１次巻線に直列に接
続されたスイッチのオン期間とオフ期間の両方で平滑コ
ンデンサ及び負荷に電流を供給することができ、直流出
力電圧のリプルを少なくすることができる。また、スイ
ッチのオン期間にトランスに蓄積されたエネルギがオフ
期間に平滑コンデンサ及び負荷側に放出されるので、１
次側回路における電力損失が低減し、総合効率が向上す
る。また、電源に対して１次巻線とスイッチとの直列回
路を並列に接続する構成であるので、電源電圧をハーフ
ブリッジ型に比べて低くすることができる。また、請求
項２の発明における第２のスイッチとコンデンサとの直
列回路はスナバ回路としての機能を有する他に、第１の
スイッチのオフ期間にトランスの２次側に電圧を発生さ
せるための電源としての機能も有する。従って、請求項
２の発明によれば、第１のスイッチの電圧ストレスの抑
制、総合効率の向上、及びリプルの低減を一層良好に達
成することができる。また、請求項３の発明によれば、
ソフトスイッチング用コンデンサ又は寄生容量のエネル
ギを回生して損失の低減を図ることができる。また、請
求項５の発明によれば、センタタップ形式の全波整流回
路とすることができるので、ブリッジ回路に比べて回路
構成が簡単になり、且つ損失も少なくなる。また、請求
項６の発明によれば、リアクトルによって電流の連続性
を高めてリプルの小さい出力電圧を得ることができる。
また、請求項８及び９の発明によれば、ダイオ−ドより
も電圧降下の小さい半導体制御スイッチを整流に使用す
るので、ダイオードのみの整流に比べて電力損失を小さ
くすることができる。また、第２のスイッチとコンデン
サとの直列回路の働きによって第１のスイッチのオンの
期間の全部とオフの期間の全部において２次巻線に第１
の方向の電圧と第２の方向の電圧を発生させることが可
能になり、第１及び第２の半導体制御スイッチを第１の
スイッチのオン期間及びオフ期間に対応させて第１又は
第２の半導体制御スイッチをオン制御することが可能に
なり、ここでの電力損失を低減させることができる。ま
た、請求項１０の発明によれば、トランスの１次巻線の
電力損失を低減させることができる。また、請求項１１
の発明によれば、スイッチとダイオードの並列回路を１
つのＦＥＴで容易に得ることができる。

【０００７】

【実施形態及び実施例】次に、図２〜図７を参照して本
発明の実施形態及び実施例を説明する。

【０００８】

【実施例】図２に示す第１の実施例のＤＣ−ＤＣコンバ
ータは、直流電源１の電圧を調整して負荷２に供給する
ものであって、トランス３ａと、第１及び第２のスイッ
チＱ1 、Ｑ2 と、出力整流回路４ａと、チョークインプ
ット型出力平滑回路５ａと、スナバ兼電源回路６ａと、
制御回路８ａと、コンデンサＣ1 、Ｃ2 とを有する。

【０００９】トランス３ａは相互に電磁結合された１次
巻線Ｎ1 と第１及び第２の２次巻線Ｎ2a、Ｎ2bとから成
る。第１及び第２の２次巻線Ｎ2a、Ｎ2bは同一の巻数を
有し、相互接続点即ちセンタタップ９を有する。

【００１０】１次巻線Ｎ1 に直列に接続された第１のス
イッチＱ1 はソースがボディに接続された絶縁ゲート型
ＦＥＴから成り、ＦＥＴスイッチＳ1 とこれに並列接続
された内蔵ダイオードＤ1 とを含む。内蔵ダイオードＤ
1 は電源１の電圧で逆バイアスされる極性を有する。こ
の第１のスイッチＱ1 の一端（ドレイン）は１次巻線Ｎ
1 を介して電源１の一端に接続され、この他端（ソー
ス）は電源１の他端に接続されている。スイッチＱ1 に
並列接続されたコンデンサＣ1 はスイッチＱ1 のソフト
スイッチング用であり、ここでは第１のスイッチＱ1 の
寄生容量を含めて示されている。なお、コンデンサＣ1
をスイッチＱ1 のソース・ドレイン間の寄生容量のみで
構成することもできる。

【００１１】スナバ兼電源回路６ａは第２のスイッチＱ
2 とコンデンサＣs との直列回路から成り、第１のスイ
ッチＱ1 に対して並列に接続されている。即ち、スナバ
兼電源回路６ａの一端は１次巻線Ｎ1 と第１のスイッチ
Ｑ1 との接続点１０に接続され、この他端は電源１の他
端（下端）に接続されている。コンデンサＣs は電源と
しても機能させるためにコンデンサＣ1 よりも十分に大
きな容量を有する。第２のスイッチＱ2 は第１のスイッ
チＱ1 と同様な絶縁ゲート型ＦＥＴから成り、ＦＥＴス
イッチＳ2 と内蔵ダイオードＤ2 とを有する。なお、第
２の内蔵ダイオードＤ2 は電源１の電圧で順方向バイア
スされる極性を有している。また、第２のスイッチＱ2
は寄生容量Ｃ2 を有している。

【００１２】出力整流回路４ａはセンタタップ型全波整
流回路を形成するための第１及び第２の出力整流ダイオ
ードＤo1、Ｄo2から成る。第１の出力整流ダイオードＤ
o1のアノードは第１の２次巻線Ｎ2aに接続され、第２の
出力整流ダイオードＤo2のアノードは第２の２次巻線Ｎ
2bに接続され、第１及び第２の出力整流ダイオードＤo
1、Ｄo2のカソードは点１１で相互に接続されている。

【００１３】出力平滑回路５ａはリアクトル（チョーク
コイル）Ｌo と平滑用コンデンサＣo とから成り、平滑
用コンデンサＣo はリアクトルＬo を介して整流回路４
ａの出力端子間に接続されている。即ち平滑用コンデン
サＣo の一端はリアクトルＬo を介して整流回路４ａの
一方の出力端子として機能する接続点１１に接続され、
平滑用コンデンサＣo の他端は整流回路４ａの他方の出
力端子として機能するセンタタップ９に接続されてい
る。リアクトルＬo は第１のスイッチＱ1 のオン期間と
オフ期間とのいずれにおいても電流を連続的に流すこと
ができるインダクタンス値を有する。なお、リアクトル
Ｌo をセンタタップ９とコンデンサＣo の下端との間に
接続することもできる。平滑用コンデンサＣo の一端及
び他端は一対の直流出力端子２ａ、２ｂにも接続されて
いる。

【００１４】制御回路８ａは一対の出力端子２ａ、２ｂ
間の電圧を検出し、出力電圧を一定に調整するためのＰ
ＷＭパルスを形成し、第１及び第２のスイッチＱ1 、Ｑ
2 をオン・オフ制御する。なお、第１及び第２のスイッ
チＱ1 、Ｑ2 は僅かなデッドタイムを有して交互にオン
・オフする。また、出力電圧を調整するために第１のス
イッチＱ1 のデューティ比を制御する。

【００１５】次に、図２のＤＣ−ＤＣコンバータの動作
を図３の波形図を参照して説明する。なお、以下の説明
では電流径路を回路素子の参照符号のみで示すこともあ
る。 （ｔ0 〜ｔ1 区間）図３のｔ0 〜ｔ1 区間では、第１の
スイッチＱ1 に図３（Ａ）に示すようにゲート信号Ｖgs
1 が印加され、第１のスイッチＱ1 がオンになり、第２
のスイッチＱ2 がオフに保たれている。従って、電源１
と１次巻線Ｎ1 と第１のスイッチＱ1 の閉回路に電流Ｉ
q1が図３（Ｅ）に示すように流れる。即ち、１次巻線Ｎ
1 はインダクタンスを有するので、電流Ｉq1は時間と共
に増加するように流れる。このｔ0 〜ｔ1 区間には、第
１及び第２の２次巻線Ｎ2a、Ｎ2bに図３（Ｉ）に示すよ
うに上向きの電圧Ｖ2aが発生するので、第１の出力整流
ダイオードＤo1がオンになり、Ｎ2a−Ｄo1−Ｌo −Ｃo
の閉回路で出力平滑コンデンサＣo が充電され、且つ負
荷２に電力が供給される。

【００１６】（ｔ1 〜ｔ2 区間）ｔ1 時点で第１のスイ
ッチＱ1 がターンオフ制御されると、ここに流れていた
Ｉq1はコンデンサＣ1 、Ｃ2 に転流する。即ち、１次巻
線Ｎ1 のインダクタンスに蓄積されたエネルギによって
第１のスイッチＱ1 に並列なコンデンサＣ1 が充電さ
れ、第１のスイッチＱ1 のドレイン・ソース間電圧Ｖds
1 は図３（Ｃ）に示すように徐々に上昇する。これによ
り第１のスイッチＱ1 のＺＶＳ（ゼロボルトスイッチン
グ）が達成される。また、第２のコンデンサＣ2 の放電
（逆充電）が生じ、第２のスイッチＱ2 の電圧Ｖds2 が
図２（Ｄ）に示すように徐々に低下する。ｔ2 時点で接
続点１０の電位が電源１の電圧と同じになると、１次巻
線Ｎ1に励磁電流が流れなくなり、トランス出力電圧Ｖn
2は図３（Ｉ）に示すように零になる。

【００１７】（ｔ2 〜ｔ3 区間）ｔ2 時点で接続点１０
の電位Ｖ10が電源１の電圧と同じになった後に、更にコ
ンデンサＣ1 の充電及びコンデンサＣ2 の放電が進み、
ｔ3 時点でコンデンサＣ1 の電圧Ｖds1 が最大になり、
コンデンサＣ2 の電圧Ｖds2 は最小の零になる。そこ
で、ｔ3 時点又はこれよりも後で第２のスイッチＱ2 に
図３（Ｂ）に示すようにゲート・ソース間電圧Ｖgs2 を
印加し、ＺＶＳを行う。このｔ2 〜ｔ3 区間には２次電
圧Ｖn2が零になるので、リアクトルＬo の蓄積エネルギ
の放出によって第１及び第２の出力整流ダイオードＤo
1、Ｄo2の両方が導通し、図３（Ｇ）（Ｈ）に示すよう
に両方の電流Ｉdo1 、Ｉdo2 が流れる。

【００１８】（ｔ3 〜ｔ4 区間）第２のスイッチＱ2 に
並列なコンデンサＣ2 が充電されると、ボディダイオー
ドＤ2 が順方向バイアス状態となり、これが導通する。
これにより、１次巻線Ｎ1 のインダクタンスに蓄積され
ているエネルギの一部がダイオードＤ2 を通ってコンデ
ンサＣs に供給される。図３（Ｆ）の電流Ｉq2のｔ3 〜
ｔ4 区間の負の電流はダイオードＤ2 の電流を示してい
る。ｔ3 〜ｔ4 期間においても、トランス３ａの出力電
圧Ｖn2は零であり、第１及び第２の整流ダイオードＤo
1、Ｄo2の両方に電流が流れる。ｔ2 〜ｔ3 区間及びｔ3
〜ｔ4 区間では第１及び第２の出力整流ダイオードＤo
1、Ｄo2の両方が導通状態であり、第１及び第２の２次
巻線Ｎ2a、Ｎ2bは実質的に短絡状態にあり、２次側電圧
Ｖn2は零に保持される。このため、トランス３ａの蓄積
エネルギは２次側には実質的に供給されず、ダイオード
Ｄ2 を通ってコンデンサＣs に供給される。なお、コン
デンサＣs は起動初期には十分に充電されていないが、
その後に徐々に充電され、定常時には電源１の電圧Ｖin
よりも高い電圧Ｖcsになる。コンデンサＣs はコンデン
サＣ1 、Ｃ2 に比べて十分に大きい容量を有しているの
で、直流電源と同様に機能し、このエネルギは第２のス
イッチＱ2 のオン期間の後半のｔ5 〜ｔ6 で一部消費さ
れるが、前半のｔ3 〜ｔ5 で補充される。

【００１９】（ｔ4 〜ｔ5 区間）ｔ4 時点で第１の整流
ダイオードＤo1が非導通になると、２次巻線Ｎ2a、Ｎ2b
の短絡状態が解除され、２次側にエネルギを供給するこ
とが可能な状態になる。ｔ4 〜ｔ5 区間には１次巻線Ｎ
1 に蓄積エネルギが残っているので、このエネルギが第
２のスイッチＱ2 を介してコンデンサＣs に供給される
と同時に第２の２次巻線Ｎ2bを介して出力平滑コンデン
サＣo に供給される。即ち、ｔ4 〜ｔ5 区間にはトラン
ス２次側電圧Ｖn2が図３（Ｉ）に示すように負方向に発
生し、Ｎ2b−Ｄo2−Ｌo −Ｃo の閉回路でコンデンサＣ
o が充電される。なお、ｔ4 〜ｔ5区間では第１の整流
ダイオードＤo1が逆バイアス状態にある。

【００２０】（ｔ5 〜ｔ6 区間）ｔ5 時点でトランス３
ａの蓄積エネルギの放出が終了すると、コンデンサＣs
からの２次側に電力が供給される。即ち、ｔ5 〜ｔ6 期
間においては第２のスイッチＱ2 のオンが保持されてお
り、且つコンデンサＣs の電圧Ｖcsは電源１の電圧Ｖin
よりも高いので、図３（Ｉ）に示すように負方向の２次
側電圧Ｖn2を得ることができ、第２のダイオードＤo2の
導通を維持することができる。ここで、重要なことは、
ｔ5 時点でトランス３ａの蓄積エネルギの放出が終了し
ても２次側電圧Ｖn2が零にならないで発生し続けること
である。この結果、第１のスイッチＱ1 のデューティ比
が５０％又はこれに近い時には２次側電圧Ｖn2の正負の
対称性が良くなり、この全波整流出力のリプルが小さく
なる。

【００２１】（ｔ6 〜ｔ7 区間）ｔ6 時点で第２のスイ
ッチＱ2 をターンオフ制御すると、コンデンサＣs から
トランス３ａへのエネルギの供給が停止する。ｔ6 から
ｔ8 までは第１及び第２のスイッチＱ1 、Ｑ2 が共にオ
フに保たれるデッドタイム（休止期間）であるので、コ
ンデンサＣ1 ＋Ｃ2 と１次巻線Ｎ1 のインダクタンスと
に基づく共振回路が形成され、この共振回路でコンデン
サＣ1 ＋Ｃ2 のエネルギの放出が生じる。この共振回路
は等価的に図４で示すことができる。図４においてＬr
は１次巻線Ｎ1 の漏れインダクタンスであり、Ｌp は励
磁インダクタンスである。なお、１次巻線Ｎ1 によって
所望インダクタンスが得られない時には、Ｌr を得るた
めの個別のインダクタを１次巻線Ｎ1 に直列に接続する
こと、又はＬp を得るための個別のインダクタを１次巻
線Ｎ1 に並列に接続することができる。このｔ6 〜ｔ7
区間では第１のコンデンサＣ1 の放電と同時に第２のコ
ンデンサＣ2 の充電が始まり、第１及び第２のスイッチ
Ｑ1 、Ｑ2 のドレイン・ソース間電圧Ｖds1 、Ｖds2 は
図３（Ｃ）（Ｄ）に示すように徐々に低下及び上昇す
る。

【００２２】（ｔ7 〜ｔ8 区間）ｔ7 時点で接続点１０
の電圧Ｖ10が電源１の電圧Ｖinと同一になると、２次側
電圧Ｖn2が零になり、リアクトルＬo の蓄積エネルギに
よる電流の連続性によって第１及び第２の整流ダイオー
ドＤo1、Ｄo2の両方が導通状態になり、図３（Ｇ）
（Ｈ）に示すように両方の電流Ｉdo1 、Ｉdo2 が流れ、
２次巻線Ｎ2a、Ｎ2bが短絡状態になる。ｔ7 〜ｔ8 区間
でも第１のコンデンサＣ1 の放電は継続し、ｔ8 時点で
第１のスイッチＱ1 の電圧Ｖds1 が零になる。そこで、
ｔ8 時点で第１のスイッチＱ1 のオン制御信号を供給
し、ＺＶＳを達成する。

【００２３】（ｔ8 〜ｔ9 区間）ｔ8 時点で第１のコン
デンサＣ1 の放電が終了した後には、１次巻線Ｎ1 の蓄
積エネルギが逆方向に放出され、この電流が第１のスイ
ッチＱ1 を通って流れる。

【００２４】（ｔ9 〜ｔ10区間）ｔ9 時点で１次巻線Ｎ
1 のエネルギの放出が終了すると、電源１から１次巻線
Ｎ1 と第１のスイッチＱ1 の直列回路に対する電力供給
が開始し、図３（Ｅ）に示すように電流Ｉq1が正方向に
流れる。しかし、この実施例では出力平滑用リアクトル
Ｌo のエネルギに基づく電流がｔ10時点まで継続してい
るので、２つの出力整流ダイオードＤo1、Ｄo2が導通状
態にあり、２次巻線Ｎ2a、Ｎ2bが短絡され、２次側電圧
Ｖn2は零に保たれる。ｔ8 〜ｔ10区間では１次巻線Ｎ1
に正方向電流が流れるが、２次巻線Ｎ2a、Ｎ2bが短絡さ
れているので、２次側に電力は供給されず、トランス３
ａにエネルギが蓄積される。ｔ10時点で２次側巻線Ｎ2
a、Ｎ2bの短絡が解除されると、ｔo 〜ｔ1 区間と同様
な動作が繰返して生じる。

【００２５】

【電圧制御】電源１の電圧ＶinとコンデンサＣs の電圧
Ｖcsとの関係は第１のスイッチＱ1のデューティ比（時
比率）をＤとすると次式で示すことができる。 Ｖcs＝｛Ｖin Ｄ／（１−Ｄ）｝＋Ｖin ＝Ｖin｛１／（１−Ｄ）｝ Ｎ1 とＮ2aとの巻数比及びＮ1 とＮ2aとの巻数比をそれ
ぞれ１であると仮定し、且つデッドタイム及び２次電圧
Ｖn2が零になる期間を無視すると、図３のｔ0 〜ｔ1 区
間の２次巻線Ｎ2aの電圧Ｖ2aは次式で示すことができ
る。 Ｖ2a＝Ｖin また、ｔ4 〜ｔ6 区間の２次巻線Ｎ2bの電圧Ｖ2bは次式
で示すことができる。 Ｖ2b＝Ｖcs−Ｖin もし、コンデンサＣs の電圧ＶcsをＶinよりも高く、２
Ｖinよりも低く設定すれば、Ｖ2aとＶ2bとは異なる値に
なる。ダイオードＤo1、Ｄo2による全波整流出力はＶ2
a、Ｖ2bを全波整流したものであるので、Ｖ2aの発生期
間とＶ2bの発生期間との比率を変えると、出力端子２
ａ、２ｂ間の電圧を調整することができる。即ち、例え
ば、第１のスイッチＱ1 のデューティ比を大きくして電
圧Ｖ2aの発生期間ｔ0 〜ｔ1 を長くすると、出力電圧は
高くなり、第１のスイッチＱ2 のデューティ比を小さく
すると、出力電圧は低下する。第１のスイッチＱ1 のデ
ューティ比は任意に変えることができるが、トランス３
ａの飽和を防止するためには中心デューティ比を５０％
とすることが望ましい。

【００２６】上述から明らかなように本実施例のＤＣ−
ＤＣコンバータは次の効果を有する。 （１） 第１のスイッチＱ1 のオン期間とオフ期間の両
方でトランス３ａの２次側に出力電圧を得ることができ
るので、リプル成分が少なくなる。 （２） 第１のスイッチＱ1 の電圧Ｖds1 を共振によっ
て零にしてから第１のスイッチＱ1 をターンオンするの
で、スイッチング損失が小さくなる。 （３） コンデンサＣs は第１のスイッチＱ1 のターン
オフ時のスナバ機能を有すると共に、第１のスイッチＱ
1 のオフ期間における２次電圧発生のための電源として
の機能も有するので、比較的簡単な回路で上記（１）の
効果を得ることができる。 （４） １次巻線Ｎ1 と第１のスイッチＱ1 との直列回
路を電源１に接続した構成であるので、ハ−フブリッジ
型に比べて電源１の電圧Ｖinを低くすることができる。

【００２７】

【第２の実施例】次に、図５を参照して第２の実施例の
ＤＣ−ＤＣコンバータを説明する。但し、図５及び後述
する図６及び図７において図２と実質的に同一の部分に
は同一の符号を付してその説明を省略する。また、第１
の実施例以外の第２〜第４の実施例においても図３を参
照する。

【００２８】図５のＤＣ−ＤＣコンバータは、図２のダ
イオード整流回路４ａを第３及び第４のスイッチＱ3 、
Ｑ4 の同期整流回路４ｂに変更した他は図２と同一に構
成したものである。第１及び第２の半導体制御スイッチ
としての第３及び第４のスイッチＱ3 、Ｑ4 はダイオ−
ドよりも電圧降下の小さい絶縁ゲート型ＦＥＴから成
り、本来のＦＥＴスイッチＳ3 、Ｓ4 の他にダイオード
Ｄ3 、Ｄ4 を内蔵している。図５ではダイオードＤ3 、
Ｄ4 の方向が図２のダイオードＤo1、Ｄo2と逆であるの
で、トランス３ａのセンタタップ９と第１の出力端子２
ａとの間にリアクトルＬo が接続されている。第３及び
第４のスイッチＱ3 、Ｑ4 のドレインは第１及び第２の
２次巻線Ｎ2a、Ｎ2bにそれぞれ接続され、これ等のソー
スは接続点１１ａで相互に接続されている。なお、接続
点１１ａは第２の出力端子２ｂに接続されている。ま
た、第３のスイッチＱ3 のゲートは第２の２次巻線Ｎ2b
の一端に接続され、第４のスイッチＱ4 のゲートは第１
の２次巻線Ｎ2aの一端に接続されている。従って、図２
のｔo 〜ｔ1 区間に示すような第１のスイッチＱ1 のオ
ン期間には第４のスイッチＱ4 がオンになり、Ｎ2b−Ｌ
o −Ｃo −Ｑ4 の閉回路が形成される。また、図２のｔ
4 〜ｔ6 区間に示すような第２のスイッチＱ2 のオン期
間には第３のスイッチＱ3 がオンになり、Ｎ2a−Ｌo −
Ｃo −Ｑ3 の閉回路が形成される。同期整流素子として
の第３及び第４のスイッチＱ3 、Ｑ4 は、図２のダイオ
ードＤo1、Ｄo2に相当するダイオードＤ3 、Ｄ4 に対し
てＦＥＴスイッチＳ3 、Ｓ4 を並列接続した回路とな
り、２次側の電流は電圧降下及び電力損失がダイオ−ド
よりも小さいＦＥＴスイッチＳ3 、Ｓ4 とダイオードＤ
3 、Ｄ4 との両方を流れるので、第３及び第４のスイッ
チＱ3 、Ｑ4 の電力損失が小さくなる。また、図５の実
施例では第１のスイッチＱ1 のオフ期間において、トラ
ンス３ａの蓄積エネルギの放出が終了しても図２（Ｉ）
のｔ5 〜ｔ6 区間に示すように２次電圧Ｖ2bが継続して
発生するので、第３のスイッチＱ3 のゲートにオン制御
信号を与えることができ、ｔ5 〜ｔ6 期間にもＦＥＴス
イッチＳ3 をオンに保ち、第３のスイッチＱ3 の電力損
失の低減効果を維持することができる。従って、ＤＣ−
ＤＣコンバータの総合効率が高くなる。なお、第２の実
施例は上記効果の他に第１の実施例と同一の効果も有す
る。

【００２９】

【第３の実施例】図６に示す第３の実施例のＤＣ−ＤＣ
コンバータは図２のＤＣ−ＤＣコンバータに可飽和リア
クトル又はリアクトル（インダクタ）Ｌs を付加した他
は図２と同一に構成したものである。リアクトルＬs は
第１の整流ダイオードＤo1に直列に接続されている。第
１の整流ダイオードＤo1は第１のスイッチＱ1 のオン期
間に導通するものである。このように可飽和リアクトル
Ｌs 又はリアクトル（インダクタ）をダイオードＤo1に
直列に接続すると、１次巻線Ｎ1 の励磁インダクタンス
を減少させても第２のスイッチＱ2 をターンオフした時
に第１のスイッチＱ1 が零電圧まで少ないエネルギで到
達する。従って、トランス３ａの励磁電流を減らしてこ
れによる損失の低減を図ることができる。なお、リアク
トルＬs が可飽和リアクトルの場合には、これが飽和し
た後にはここでの電圧降下を実質的に無視することがで
きる。

【００３０】

【第４の実施例】図７に示す第４の実施例のＤＣ−ＤＣ
コンバータは、図１に示した従来のフォワード型ＤＣ−
ＤＣコンバータのトランス３とこの２次側回路を変えた
ものである。従って、図５のトランス３ａの１次側回路
は図１と同一であるので、その説明を省略する。図５の
トランス３ａは図２と同様に第１及び第２の２次巻線Ｎ
2a、Ｎ2bを有し、図２と同様に構成されている。また、
図７の整流回路４ａ及び平滑回路５ａも図２と同様に構
成されている。

【００３１】図７のＤＣ−ＤＣコンバータは、図２と同
様に全波整流回路４ａとチョークインプット型平滑回路
５ａを有するので、スイッチＱ1 のオン期間とオフ期間
の両方において２次側電圧を得ることができ、出力電圧
のリプルを低減することができる。

【００３２】

【変形例】本発明は上述の実施例に限定されるものでな
く、例えば次の変形が可能なものである。 （１） 図５の回路において第４のスイッチＱ4 に直列
に可飽和リアクトル又はリアクトルＬs を接続すること
ができる。 （２） 図７のダイオードＤo1、Ｄo2を図５と同様にＦ
ＥＴから成るスイッチＱ3 、Ｑ4 に置き換えることがで
きる。 （３） 第３及び第４のスイッチＱ3 、Ｑ4 をダイオー
ドを内蔵しない半導体スイッチとし、これに並列にダイ
オードＤ3 、Ｄ4 に相当するものを接続することができ
る。 （４） 第３及び第４のスイッチＱ3 、Ｑ4 のゲート回
路を種々変形することができる。 （５） 図５及び図６の回路においてもコンデンサＣ1
の共振回路を形成するために１次巻線Ｎ1 に直列にイン
ダクタンスＬr を接続すること又は並列にインダクタン
スＬp を接続することができる。 （５） 図２、図５、図６の実施例のコンデンサＣ1 は
外部コンデンサと第１のスイッチＱ1 の寄生容量との合
計ということで示されているが、第１のスイッチＱ1 の
寄生容量のみで所望のキャパシタンスを得ることができ
る場合には外部接続のコンデンサを省くことができる。

【図面の簡単な説明】

【図１】従来のＤＣ−ＤＣコンバータを示す回路図であ
る。

【図２】本発明の第１の実施例のＤＣ−ＤＣコンバータ
を示す回路図である。

【図３】図２の各部の状態を概略的に示す波形図であ
る。

【図４】図２の共振回路を示す等価回路図である。

【図５】第２の実施例のＤＣ−ＤＣコンバータを示す回
路図である。

【図６】第３の実施例のＤＣ−ＤＣコンバータを示す回
路図である。

【図７】第４の実施例のＤＣ−ＤＣコンバータを示す回
路図である。

【符号の説明】

１ 電源 ３ａ トランス Ｑ1 〜Ｑ4 スイッチ Ｎ2a、Ｎ2b 第１及び第２の２次巻線 Ｃs スナバ兼電源用コンデンサ Ｃ1 共振用コンデンサ

Claims (11)

【特許請求の範囲】
1. 【請求項１】 直流電源の一端と他端との間に接続され
   たトランスの１次巻線とスイッチとの直列回路と、 前記トランスの１次巻線に電磁結合された２次巻線と、 前記２次巻線に接続された全波整流回路と、 前記全波整流回路に接続されたチョークインプット型平
   滑回路と、 前記スイッチをオン・オフ制御する制御回路とから成る
   ＤＣ−ＤＣコンバータ。
2. 【請求項２】 直流電源の一端と他端との間に接続され
   たトランスの１次巻線と第１のスイッチとの直列回路
   と、 前記トランスの１次巻線に電磁結合された２次巻線と、 前記２次巻線に接続された全波整流回路と、 前記整流回路に接続されたチョークインプット型平滑回
   路と、 前記第１のスイッチに並列に接続された第２のスイッチ
   とコンデンサとの直列回路と、 前記第１及び第２のスイッチを交互にオン・オフ動作さ
   せるスイッチ制御回路とから成るＤＣ−ＤＣコンバー
   タ。
3. 【請求項３】 更に、前記第１のスイッチに並列に接続
   されたソフトスイッチング用コンデンサ又は寄生容量を
   有し、 前記スイッチ制御回路は前記第１及び第２のスイッチが
   同時にオフになるデッドタイムを有するように前記第１
   及び第２のスイッチをオン・オフ制御するものであるこ
   とを特徴とする請求項２記載のＤＣ−ＤＣコンバータ。
4. 【請求項４】 前記デッドタイムにおける前記トランス
   の１次巻線のインダクタンスの値は、このインダクタン
   スと前記ソフトスイッチング用コンデンサとに基づく共
   振動作によって前記デッドタイムの終了時点で前記ソフ
   トスイッチング用コンデンサの電圧を実質的に零にする
   ことができる値に設定されていることを特徴とする請求
   項３記載のＤＣ−ＤＣコンバータ。
5. 【請求項５】 前記２次巻線は第１及び第２の２次巻線
   を有し、前記第１及び第２の２次巻線はセンタタップを
   有するように互いに直列に接続されており、 前記全波整流回路は前記第１及び第２の２次巻線の電圧
   を整流するものである請求項１又は２又は３又は４記載
   のＤＣ−ＤＣコンバータ。
6. 【請求項６】 前記チヨークインプット型フィルタ回路
   は、前記整流回路の出力ラインに直列に接続されたリア
   クトルと、前記リアクトルの出力段の一対の直流出力端
   子間に接続された平滑用コンデンサとから成ることを特
   徴とする請求項５記載のＤＣ−ＤＣコンバータ。
7. 【請求項７】 前記第１及び第２の巻線に接続された全
   波整流回路は第１及び第２の整流ダイオードであること
   を特徴とする請求項５又は６記載のＤＣ−ＤＣコンバー
   タ。
8. 【請求項８】 前記全波整流回路は、ダイオ−ドよりも
   電圧降下の小さい第１及び第２の半導体制御スイッチで
   あり、前記第１の半導体制御スイッチは前記第１及び第
   ２の２次巻線に第１の方向の電圧が誘起している時にオ
   ンになり、前記第２の半導体制御スイッチは前記第１及
   び第２の２次巻線に前記第１の方向と反対の第２の方向
   の電圧が誘起している時にオンになるものであることを
   特徴とする請求項５又は６記載のＤＣ−ＤＣコンバー
   タ。
9. 【請求項９】 更に、前記第１及び第２の半導体制御ス
   イッチに並列に接続された又は内蔵された第１及び第２
   の整流ダイオードを有していることを特徴とする請求項
   ８記載のＤＣ−ＤＣコンバータ。
10. 【請求項１０】 更に、前記第１のスイッチのオン時に
    導通する側の前記整流ダイオード又は前記半導体制御ス
    イッチに直列に可飽和リアクトル又はインダクタを接続
    したことを特徴とする請求項４乃至９のいずれかに記載
    のＤＣ−ＤＣコンバータ。
11. 【請求項１１】 前記第１及び第２のスイッチはダイオ
    ードを内蔵した絶縁ゲート型電界効果トランジスタであ
    ることを特徴とする請求項２乃至９のいずれかに記載の
    ＤＣ−ＤＣコンバータ。