JP2007221905A

JP2007221905A - スイッチング電源装置

Info

Publication number: JP2007221905A
Application number: JP2006038777A
Authority: JP
Inventors: Yasuhiro Kobayashi; 泰弘小林
Original assignee: Japan Radio Co Ltd; Nagano Japan Radio Co Ltd
Current assignee: Japan Radio Co Ltd; Nagano Japan Radio Co Ltd
Priority date: 2006-02-16
Filing date: 2006-02-16
Publication date: 2007-08-30

Abstract

【課題】良好な効率を維持する。
【解決手段】トランス２の一次巻線２ａに直列接続されて入力電圧ＶｉｎをスイッチングするＦＥＴ４と、ＦＥＴ７、トランス９の一次巻線９ａ、およびコンデンサ１０を直列接続して構成されてトランス２の二次巻線２ｂの両端間に接続された整流平滑回路と、一次巻線９ａおよびコンデンサ１０の直列回路に並列接続された転流電流通過回路と、一次巻線９ａと磁気的に結合された検出コイル（二次巻線９ｂ）に誘起される交流電圧Ｖ２に基づいてＦＥＴ４を制御するスイッチング制御回路１５とを備え、転流電流通過回路は、転流電流（電流Ｉ２）を通過させるダイオード８ａ、およびダイオード８ａに並列に接続されてオン状態のときに転流電流とは逆向きの電流（電流Ｉ２）を通過させるＦＥＴ８を備え、スイッチング制御回路１５は、ＦＥＴ４のオフ期間の全期間に亘ってＦＥＴ８をオン状態に維持する。
【選択図】図１

Description

本発明は、スイッチングによって直流電圧を生成するフォーワード型スイッチング電源装置に関するものである。

この種のフォーワード型スイッチング電源装置（以下、「スイッチング電源装置」ともいう）として、特開平２−１０１９６０号公報に開示されているスイッチング電源装置が知られている。このスイッチング電源装置は、コンバータトランスの１次側の電源入力をスイッチング素子により断続し、２次側に発生する電力を整流、平滑して所定の負荷に給電するスイッチング電源装置であって、コンバータトランスの１次側には、スイッチング素子、誤差増幅器およびＰＷＭ回路が配設され、コンバータトランスの２次側には、整流用のダイオードと、フライホイールダイオード、チョークコイルおよび平滑用コンデンサで構成されたフィルタ回路とが配設されて構成されている。また、このスイッチング電源装置は、チョークコイルと磁気的に結合された検出コイルと、この検出コイルの出力を直流電圧信号に変換する整流平滑回路とを備えている。

このスイッチング電源装置では、検出コイルがチョークコイルに印加されている電圧に比例した電圧の交流信号を出力し、整流平滑回路がこの交流信号を直流電圧信号に変換し、誤差増幅器がフィードバックされた直流電圧信号を所定の目標負荷電圧に対応した基準電圧と比較してその誤差信号をＰＷＭ回路に出力し、ＰＷＭ回路が誤差信号に応じたデューティ比の駆動パルスでスイッチング素子を駆動するというフィードバック制御を実行して、出力電圧を安定化させる。このスイッチング電源装置によれば、チョークコイルに２次巻線を追加して検出コイルとするだけで、特に電圧検出回路を設けることなく負荷電圧を検出できる。また、チョークコイルと検出コイルとは磁気的に結合されており、電気的には絶縁されているため、なんら絶縁手段を必要としないで、検出信号をコンバータトランスの１次側にフィードバックすることができる。したがって、装置の部品点数を減少させることができ、装置構成を簡単、安価にすることができる。
特開平２−１０１９６０号公報（第２−４頁、第１図）

ところが、この従来のスイッチング電源装置には、以下の問題点がある。すなわち、このスイッチング電源装置は、負荷への出力電流が十分に小さくなる軽負荷のとき（無負荷のときまたは無負荷に近い状態のとき）には、スイッチング素子のオフ期間において、チョークコイルを流れる電流がゼロになるモード（いわゆる不連続モード）で動作する。この場合、このスイッチング電源装置では、チョークコイルを流れる電流がゼロになっている期間（チョークコイルを流れる電流がゼロになってから次にスイッチング素子がオンになるまでの期間）において、出力電圧に対するフィードバック制御が行われないため、出力電圧がコンバータトランスの２次巻線に誘起される電圧まで必要以上に上昇するという問題点が存在している。したがって、従来では、不連続モード（軽負荷状態）を避けるために、スイッチング電源装置の出力段にブリーダ抵抗を配設してブリーダ抵抗に常時電流を流している。しかしながら、ブリーダ抵抗を配設する構成では、ブリーダ抵抗で不要な電力を常時消費する結果、スイッチング電源装置全体の効率が低下するという問題点がある。

本発明は、かかる問題点に鑑みてなされたものであり、良好な効率を維持し得るスイッチング電源装置を提供することを主目的とする。

上記目的を達成すべく請求項１記載のスイッチング電源装置は、一次巻線および二次巻線を有する第１トランスと、前記一次巻線に直列接続されて入力電圧をスイッチングする第１スイッチング素子と、第１整流用半導体素子、平滑用のインダクタ、および平滑用の蓄電素子を直列接続して構成されて前記二次巻線の両端間に接続された整流平滑回路と、前記インダクタおよび前記蓄電素子の直列回路に並列接続された転流電流通過回路と、前記平滑用のインダクタと磁気的に結合された検出コイルと、前記検出コイルに誘起される電圧に基づいて前記第１スイッチング素子のスイッチング動作を制御するスイッチング制御回路とを備えたフォワード型のスイッチング電源装置であって、前記転流電流通過回路は、転流電流を通過させる第２整流用半導体素子、および当該第２整流用半導体素子に並列に接続されてオン状態のときに前記転流電流とは逆向きの電流を通過させる第２スイッチング素子を備え、前記スイッチング制御回路は、前記第１スイッチング素子のオフ期間の全期間に亘って前記第２スイッチング素子をオン状態に維持する制御信号を出力する。なお、「第１スイッチング素子のオフ期間の全期間」とは、第１スイッチング素子と第２スイッチング素子とが同時にオン状態になる事態を回避するために設けられるデッドタイムを第１スイッチング素子のオフ期間から除いた残りの全期間をいう。

また、請求項２記載のスイッチング電源装置は、請求項１記載のスイッチング電源装置において、前記スイッチング制御回路から出力された前記制御信号を電気的に絶縁しつつ前記第２スイッチング素子に出力する第２トランスを備えている。

以上のように、請求項１記載のスイッチング電源装置では、転流電流通過回路が、転流電流を通過させる第２整流用半導体素子とオン状態のときに転流電流とは逆向きの電流を通過させる第２スイッチング素子とを備え、スイッチング制御回路が、第１スイッチング素子のオフ期間の全期間に亘って第２スイッチング素子をオン状態に維持する。したがって、このスイッチング電源装置によれば、軽負荷時に出力電流が減少したときにおいて、転流電流とは逆向きの電流を第２スイッチング素子が通過させることができるため、軽負荷であることに起因して、出力電圧が規定の範囲を超えて上昇しようとしているときには、その後最初に第１スイッチング素子がオン状態になるまでの期間において、負荷側（出力電圧の高い側）から第２スイッチング素子を経由して負荷側（出力電圧の低い側）に至る経路で転流電流とは逆向きの電流が流れる結果、出力電圧の上昇を回避することができる。したがって、このスイッチング電源装置によれば、軽負荷時においても、ブリーダ抵抗を使用することなく出力電圧の上昇を回避することができるため、電源装置の効率を向上させることができる。

また、請求項２記載のスイッチング電源装置によれば、スイッチング制御回路から出力された制御信号を第２トランスで電気的に絶縁しつつ第２スイッチング素子に出力することにより、フォトカプラを用いないで構成することができる。したがって、フォトカプラを用いたときの経年変化、応答性の低さ、および耐環境性の低さなどの問題を回避することができるため、電源装置の高性能化を図ることができる。

以下、添付図面を参照して、本発明に係るスイッチング電源装置の最良の形態について説明する。

図１に示すように、スイッチング電源装置１は、フォワード型のＤＣ／ＤＣコンバータであって、トランス２を備え、トランス２の一次回路側には、一対の入力端子３ａ，３ｂ、ＦＥＴ（電界効果型トランジスタ）４、コンデンサ５、ダイオード６が配設されている。また、トランス２の二次回路側には、ＦＥＴ７，８、トランス９、コンデンサ１０、一対の出力端子１１ａ，１１ｂが配設されている。さらに、トランス９の二次巻線９ｂ側（トランス２の一次回路側）には、ダイオード１２、コンデンサ１３、トランス１４およびスイッチング制御回路１５が配設されている。

トランス２は、本発明における第１トランスに相当し、一次巻線２ａ、二次巻線２ｂおよびリセット巻線２ｃを備えている。この場合、一次巻線２ａは、その巻始め側端子（・印が付された側の端子）２ｄがリセット巻線２ｃの巻き終わり側端子（・印の付されていない側の端子）に接続されている。入力端子３ａは、一次巻線２ａの巻始め側端子２ｄに接続されている。他方、入力端子３ｂは、ＦＥＴ４を介して一次巻線２ａの巻き終わり側端子（・印の付されていない側の端子であって、ＦＥＴ４のオン期間において一次巻線２ａに電圧が誘起した際に巻始め側端子に対して負電圧となる端子）に接続されている。

ＦＥＴ４は、ｎチャンネル型のＦＥＴで構成され、一次巻線２ａに直列接続されて本発明における第１スイッチング素子として機能し、入力電圧Ｖｉｎをスイッチングする。具体的には、ＦＥＴ４は、そのドレイン端子が一次巻線２ａの巻き終わり側端子に接続され、そのソース端子が入力端子（マイナス側端子）３ｂに接続されている。コンデンサ５は、一対の入力端子３ａ，３ｂ間に接続されている。ダイオード６は、そのカソード端子がリセット巻線２ｃの巻始め側端子（・印が付された側の端子）に接続され、そのアノード端子がＦＥＴ４のソース端子に接続されている。

ＦＥＴ７は、ｎチャンネル型のＦＥＴで構成され、そのボディダイオードであるダイオード７ａと共に本発明における第１整流用半導体素子として機能する。この場合、ＦＥＴ７は、そのドレイン端子が二次巻線２ｂの巻き終わり側端子に接続され、そのソース端子がトランス９の一次巻線９ａにおける一端（・印の付された側の端子）に接続されている。ここで、二次巻線２ｂの巻き終わり側端子とは、ＦＥＴ４のオン期間において交流電圧Ｖｓが二次巻線２ｂに誘起した際に巻始め側端子（・印が付された側の端子）に対して低電圧となる端子である。また、ＦＥＴ７のゲート端子は、トランス２の二次巻線２ｂの巻始め側端子に接続されている。なお、ダイオード７ａは、ＦＥＴ７に代えてトランジスタを用いるときには、ＦＥＴ７のボディダイオードに代えて別個独立したダイオードで構成することもできる。トランス９の一次巻線９ａは、本発明における平滑用のインダクタとして機能し、その他端がコンデンサ１０および出力端子（マイナス側端子）１１ｂに接続されている。

ＦＥＴ８は、ｎチャンネル型のＦＥＴで構成され、本発明における第２スイッチング素子として機能する。また、ＦＥＴ８は、そのソース端子がトランス９の一次巻線９ａにおける一端に接続され、そのドレイン端子が二次巻線２ｂの巻始め側端子および出力端子（プラス側端子）１１ａに接続されている。また、ダイオード８ａは、ＦＥＴ８に等価的に並列接続されたＦＥＴ８のボディダイオードであって、本発明における第２整流用半導体素子として機能すると共に、ＦＥＴ８本体と相俟って本発明における転流電流通過回路として機能する。なお、ダイオード８ａは、ＦＥＴ８に代えてトランジスタを用いるときには、ＦＥＴ８のボディダイオードに代えて別個独立したダイオードで構成することもできる。

コンデンサ１０は、本発明における蓄電素子に相当し、その一端が出力端子１１ａに接続され、その他端が出力端子１１ｂに接続されている。また、コンデンサ１０は、トランス９の一次巻線９ａおよびＦＥＴ７と直列に接続されて、これらと共に本発明における整流平滑回路を構成する。また、トランス９の一次巻線９ａと磁気的に結合された二次巻線９ｂは、本発明における検出コイルとして機能する。また、二次巻線９ｂの一端には、ダイオード１２のアノード端子が接続されている。コンデンサ１３は、その一端がダイオード１２のカソード端子に接続され、その他端が二次巻線９ｂの他端に接続されている。また、コンデンサ１３の両端には、トランス９の二次巻線９ｂに誘起した交流電圧Ｖ２がダイオード１２とコンデンサ１３とで平滑されることにより、トランス９の一次巻線９ａの両端間に発生する電圧Ｖ１に比例した直流電圧Ｖ３が生成される。

スイッチング制御回路１５は、所定の周期のパルス信号であるスイッチング制御信号Ｓ１、およびスイッチング制御信号Ｓ１と位相が反転する（スイッチング制御信号Ｓ１のローレベル期間（ＦＥＴ４のオフ期間）中にハイレベル期間（ＦＥＴ８のオン期間）となる）パルス信号であるスイッチング制御信号（本発明における制御信号）Ｓ２を生成する。また、スイッチング制御回路１５は、生成したスイッチング制御信号Ｓ１をＦＥＴ４に出力してＦＥＴ４のオン／オフ制御を行うと共に、生成したスイッチング制御信号Ｓ２をトランス１４を介して出力してＦＥＴ８のオン／オフ制御を行う。この際に、スイッチング制御回路１５は、トランス９の二次巻線９ｂに誘起される交流電圧Ｖ２に基づいて、具体的には、交流電圧Ｖ２を整流平滑して生成された直流電圧Ｖ３に基づいて、スイッチング制御信号Ｓ１のデューティ比およびスイッチング制御信号Ｓ２のデューティ比を制御することにより、出力電圧Ｖｏを予め設定された電圧に維持する。また、スイッチング制御回路１５は、例えばトランス２の一次巻線２ａとＦＥＴ４のドレインとの間に配設されている図示しないカレントトランスによって検出される電流値が所定電流値を超えたときには、出力電流が異常に大きな電流値に達したものとしてＦＥＴ４に対するスイッチング動作を停止させる（オーバーカレント動作）。さらに、スイッチング制御回路１５は、例えばトランス９の二次巻線９ｂに並列に配設されている図示しないツェナーダイオードが導通したときには、出力電圧Ｖｏが異常に高い電圧値に達したとものとしてＦＥＴ４に対するスイッチング動作を停止させる（オーバーボルテージ動作）。

次に、スイッチング電源装置１の全体的な動作について、図１〜図３を参照して説明する。なお、発明の理解を容易にするため、スイッチング電源装置１は、一定の入力電圧Ｖｉｎを入力して、一定の出力電圧Ｖｏを出力している動作状態にあるものとする。

この動作状態のときには、スイッチング制御回路１５がＦＥＴ４のゲート端子にスイッチング制御信号Ｓ１を所定のデューティ比で出力し、ＦＥＴ４が、このスイッチング制御信号Ｓ１に同期して、図２に示すようにオン状態とオフ状態とを繰り返す。この場合、ＦＥＴ４がオン状態となるオン期間Ｔ０では、入力電圧Ｖｉｎに起因した電流が一次巻線２ａに流入することにより、二次巻線２ｂに交流電圧Ｖｓが図１に示す極性で誘起され、他方、ＦＥＴ４がオフ状態となるオフ期間Ｔ１では、一次巻線２ａへの電流の流入が停止することにより、一次巻線２ａに逆起電力が発生して、二次巻線２ｂには交流電圧Ｖｓとは逆極性の電圧が誘起される。したがって、ＦＥＴ７のゲート端子には、ＦＥＴ４のオン／オフに同期して、ソース端子を基準として正電圧／負電圧が印加される結果、ＦＥＴ７は、図２に示すように、ＦＥＴ４のオン／オフに同期して、オン状態とオフ状態とを繰り返す。

また、スイッチング制御回路１５は、ＦＥＴ８のゲート端子にトランス１４を介してスイッチング制御信号Ｓ２を出力し、ＦＥＴ８が、スイッチング制御信号Ｓ２に同期して、図２に示すようにオン状態とオフ状態とを繰り返す。この場合、上記したように、スイッチング制御信号Ｓ２は、スイッチング制御信号Ｓ１と位相が反転するパルス信号のため、ＦＥＴ８は、ＦＥＴ４，７のオン期間Ｔ０では、その全期間においてオフ状態になり、ＦＥＴ４，７のオフ期間Ｔ１では、その全期間においてオン状態になる。

このように、スイッチング制御回路１５の制御下で、各ＦＥＴ４，７，８がオン／オフをそれぞれ繰り返すことにより、各ＦＥＴ４，７のオン期間Ｔ０（ＦＥＴ８のオフ期間）では、図１に示すように、トランス２の二次巻線２ｂから、出力端子１１ａ，１１ｂに接続されている負荷（図示せず）、トランス９の一次巻線９ａ、並びにＦＥＴ７（およびダイオード７ａ）を経由して二次巻線２ｂに戻る経路に電流Ｉ１が流れる。また、この電流Ｉ１は、トランス９における一次巻線９ａのインダクタンスで規定される傾きで増加する（図２，３参照）。他方、各ＦＥＴ４，７のオフ期間Ｔ１（ＦＥＴ８のオン期間）では、図１に示すように、トランス９のフライバック電圧に基づく電流（本発明における転流電流）Ｉ２が、インダクタとして機能するトランス９の一次巻線９ａから、ＦＥＴ８（およびダイオード８ａ）、並びに出力端子１１ａ，１１ｂに接続されている負荷を経由して一次巻線９ａに戻る経路に流れる。この電流Ｉ２は、電流Ｉ１とは逆に、トランス９における一次巻線９ａのインダクタンスで規定される傾きで減少する（図２，３参照）。このようにして、負荷には、ＦＥＴ４のオン期間Ｔ０中においては電流Ｉ１が出力電流Ｉ３として供給され、ＦＥＴ４のオフ期間Ｔ１中においては電流Ｉ２が出力電流Ｉ３として供給される。

この場合、例えば負荷が定格負荷の範囲内で変動しているときのように、ＦＥＴ４のオフ期間Ｔ１中において常に電流Ｉ２がゼロ以上の状態（図２に示す状態。ただし、同図では、オフ期間Ｔ１の期末において電流Ｉ２がゼロとなる状態を示す）のときには、スイッチング電源装置１は、出力電圧Ｖｏを一定に制御しつつ、負荷の重軽に応じて、電流Ｉ３の平均電流値Ｉａｖｅを増減する。つまり、この状態では、スイッチング電源装置１は連続動作モードで作動する。

この状態において、負荷が定格の範囲を超えて軽くなったときには、スイッチング電源装置１は、負荷に供給する電流Ｉ３の平均電流値Ｉａｖｅを大幅に減少させるため、図３に示すように、ＦＥＴ４のオフ期間Ｔ１の途中において電流Ｉ２がゼロに達する動作状態に移行することがある。この場合、従来のスイッチング電源装置では、不連続モードに移行する。一方、このスイッチング電源装置１では、同図に示すように、ＦＥＴ４のオフ期間Ｔ１の全期間に亘りＦＥＴ８がオン状態にあるため、トランス９の一次巻線９ａから負荷への電流Ｉ２（電流Ｉ３）の供給が終了した直後（電流Ｉ２がゼロに達した直後）から、その後ＦＥＴ４がオン状態になるまでの期間Ｔ２において、負荷側（出力端子１１ａ）から、ＦＥＴ８およびトランス９の一次巻線９ａを経由して負荷側（出力端子１１ｂ）に至る経路で、電流電流とは逆向き（電流値がマイナスとなる向き）の電流Ｉ２が流れ得る状態になっている。したがって、軽負荷であることに起因して、その出力電圧Ｖｏが規定の範囲を超えて上昇しようとしているときには、この期間Ｔ２中において、その逆向きの電流Ｉ２が上記経路で流れるため、この出力電圧Ｖｏの上昇が回避される。

また、ＦＥＴ４のオフ期間Ｔ１が終了してオン期間Ｔ０に移行した時点で、ＦＥＴ８もオン状態からオフ状態に移行するが、この際には、負荷からＦＥＴ８および一次巻線９ａを経由して負荷に戻るように流れていた電流Ｉ２と同じ電流値の電流Ｉ４が、出力端子１１ａからトランス２の二次巻線２ｂおよび一次巻線９ａを経由して出力端子１１ｂに至る経路（電流Ｉ１とは逆向き）に流入する。したがって、図３に示すように、ＦＥＴ４のオン期間Ｔ０では、電流Ｉ１は、期間Ｔ２の期末における電流Ｉ２の電流値を初期電流値（始点）として徐々に増加する。これにより、電流Ｉ１と電流Ｉ２とは互いに連続した状態で、電流Ｉ３として負荷に供給される。つまり、電流Ｉ３は連続モードで負荷に供給される。

このように、このスイッチング電源装置１では、電流Ｉ２を通過させるダイオード８ａと、ダイオード８ａに並列に接続されてオン状態のときに転流電流とは逆向きの（ドレインからソースに向かう）電流Ｉ２を通過させるＦＥＴ８とを備え、スイッチング制御回路１５がＦＥＴ４のオフ期間Ｔ１の全期間（デットタイムを除く）に亘ってＦＥＴ８をオン状態に維持するスイッチング制御信号Ｓ２を出力する。したがって、このスイッチング電源装置１によれば、軽負荷時に出力電流Ｉ３の平均電流値Ｉａｖｅが減少したときにおいて、転流電流とは逆向きの電流Ｉ２をＦＥＴ８が通過させることができるため、軽負荷であることに起因して、出力電圧Ｖｏが規定の範囲を超えて上昇しようとしているときには、その後最初にＦＥＴ４がオン状態になるまでの期間Ｔ２において、負荷側（出力端子１１ａ）からＦＥＴ８およびトランス９の一次巻線９ａを経由して負荷側（出力端子１１ｂ）に至る経路で転流電流とは逆向きの電流Ｉ２が流れる結果、出力電圧Ｖｏの上昇を回避することができる。したがって、このスイッチング電源装置１によれば、軽負荷時においても、ブリーダ抵抗を使用することなく出力電圧Ｖｏの上昇を回避することができるため、電源装置の効率を向上させることができる。

また、このスイッチング電源装置１によれば、スイッチング制御回路１５から出力されたスイッチング制御信号Ｓ２をトランス１４で電気的に絶縁しつつＦＥＴ８に出力することにより、トランス２の二次回路側を流れる電流Ｉ３をトランス９で電気的に絶縁しつつ検出してスイッチング制御回路１５に対するフィードバック制御用の交流電圧Ｖ２を生成する構成と相俟って、フォトカプラを全く用いないで構成することができる。したがって、フォトカプラを用いたときの経年変化、応答性の低さ、および耐環境性の低さなどの問題を回避することができるため、電源装置の高性能化を図ることができる。

なお、本発明は、上記した実施の形態に限定されず、その構成を適宜変更することができる。例えば、本発明の実施の形態に係るスイッチング電源装置１では、図１に示すように、ＦＥＴ７が二次巻線２ｂの巻終わり側に配設されているが、ＦＥＴ７を二次巻線２ｂの巻始め側に配設してもよい。同様にして、トランス９の一次巻線９ａを二次巻線２ｂの巻始め側に配設してもよい。また、二次巻線２ｂに発生した交流電圧Ｖｓに基づいてＦＥＴ７を駆動しているが、スイッチング制御信号Ｓ１を不図示のトランスで電気的に絶縁しつつ出力してＦＥＴ７を駆動する構成を採用することもできる。

本発明の実施の形態に係るスイッチング電源装置１の回路図である。スイッチング電源装置１の定格負荷時の動作を説明するための信号波形図である。スイッチング電源装置１の軽負荷時の動作を説明するための信号波形図である。

符号の説明

１スイッチング電源装置
２トランス
２ａ一次巻線
２ｂ二次巻線
４，７，８ＦＥＴ
８ａダイオード
９トランス
９ａ一次巻線
９ｂ二次巻線
１０コンデンサ
１４トランス
１５スイッチング制御回路
Ｉ２電流
Ｓ１，Ｓ２スイッチング制御信号
Ｖ２交流電圧

Claims

一次巻線および二次巻線を有する第１トランスと、
前記一次巻線に直列接続されて入力電圧をスイッチングする第１スイッチング素子と、
第１整流用半導体素子、平滑用のインダクタ、および平滑用の蓄電素子を直列接続して構成されて前記二次巻線の両端間に接続された整流平滑回路と、
前記インダクタおよび前記蓄電素子の直列回路に並列接続された転流電流通過回路と、
前記平滑用のインダクタと磁気的に結合された検出コイルと、
前記検出コイルに誘起される電圧に基づいて前記第１スイッチング素子のスイッチング動作を制御するスイッチング制御回路とを備えたフォワード型のスイッチング電源装置であって、
前記転流電流通過回路は、転流電流を通過させる第２整流用半導体素子、および当該第２整流用半導体素子に並列に接続されてオン状態のときに前記転流電流とは逆向きの電流を通過させる第２スイッチング素子を備え、
前記スイッチング制御回路は、前記第１スイッチング素子のオフ期間の全期間に亘って前記第２スイッチング素子をオン状態に維持する制御信号を出力するスイッチング電源装置。
前記スイッチング制御回路から出力された前記制御信号を電気的に絶縁しつつ前記第２スイッチング素子に出力する第２トランスを備えている請求項１記載のスイッチング電源装置。