JP2003142688A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2003142688A JP2003142688A JP2001339459A JP2001339459A JP2003142688A JP 2003142688 A JP2003142688 A JP 2003142688A JP 2001339459 A JP2001339459 A JP 2001339459A JP 2001339459 A JP2001339459 A JP 2001339459A JP 2003142688 A JP2003142688 A JP 2003142688A
- Authority
- JP
- Japan
- Prior art keywords
- base region
- channel forming
- forming portion
- type
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
された半導体装置において、サージ印加時に、寄生トラ
ンジスタの存在するチャネル形成部よりも寄生トランジ
スタのない非チャネル形成部の方に多く電流が流れるよ
うにすることで、サージ耐量を向上させる。 【解決手段】 非チャネル形成部200は、チャネル形
成部100のうちソース領域13およびチャネル層が形
成されていないものであり、両部100、200におけ
るp-型ベース領域12には、p-型ベース領域12より
も不純物濃度の高いp+型ボディベース領域19が形成
されており、非チャネル形成部200のボディベース領
域19の幅W2が、チャネル形成部100のボディベー
ス領域19の幅W1よりも広くなっている。
Description
TやIGBT(絶縁ゲート型バイポーラトランジスタ)
等のパワー半導体素子を有する半導体装置に関する。
MOSFETを有するものについて、その一般的な構成
図を図3、図5、図6に示す。図5は概略平面図を示
し、図6は図5中のA−A断面図、図3は図5中のB−
B断面図を示す。
導体基板10の主表面に、パワーMOSFETを構成す
るチャネル形成部100と、チャネルを有しない非チャ
ネル形成部200とが形成されている。つまり、図6は
非チャネル形成部200の概略断面図、図3はチャネル
形成部100の概略断面図である。
に、n+型の半導体基板10の主表面上に形成されたド
リフト層としてのn-型の半導体層11と、半導体層1
1の表層部の所定領域にて所定深さに形成されたp-型
のベース領域12と、ベース領域12の表層部の所定領
域に形成されベース領域12の深さよりも浅いn+型の
ソース領域13とを備える。
領域12の表面部のうちソース領域13と半導体層11
とに挟まれた部分に形成されたチャネル層14と、チャ
ネル層14の表面に形成されたゲート絶縁膜15と、ゲ
ート絶縁膜15の上に形成されたゲート電極16と、ソ
ース領域13に接触するように形成されたソース電極と
しての第1の電極17と、半導体基板10の裏面にて半
導体層11と電気的に接続されたドレイン電極としての
第2の電極18とを備える。
示すように、チャネル形成部100のうちソース領域1
3およびチャネル層14が形成されていないものであ
る。ここで、チャネル形成部100および非チャネル形
成部200においては、共に、ベース領域12には、ベ
ース領域12よりも不純物濃度の高いp+型のボディベ
ース領域19が形成されている。
形成部100にて第1の電極17がソース領域13に接
して電気的に接続されると共に、非チャネル形成部20
0にて第1の電極17がボディベース領域19を介して
ベース領域12に電気的に接続されている。ベース領域
12を第1の電極17に導通することで、ベース領域1
2の電位の安定化を実現している。
は、ベース領域12、ソース領域13(共に破線にて図
示)、ゲート電極16およびボディベース領域19(図
中、点々ハッチングにて図示)の外形線を図示してあ
り、他の部分は省略してある。
2との電気的接続すなわちコンタクトは、非チャネル形
成部200にて行われ、第1の電極17とソース領域1
3とのコンタクトはチャネル形成部100にて行われて
いる。つまり、第1の電極17のコンタクトは、ソース
領域13とベース領域12とに対し梯子状に交互に行わ
れた梯子コンタクトの形を取っている。
子コンタクトでない場合、第1の電極17とベース領域
12とのコンタクトは、次のように行われる。すなわ
ち、チャネル形成部100におけるソース領域13の一
部にベース領域12に到達するp+型コンタクト領域を
形成し、このp+型コンタクト領域を介して第1の電極
17とベース領域12とのコンタクトを行うことにな
る。
Tのように、隣接するMOSFET同士の距離すなわち
図3、図5、図6における隣接するゲート電極16の間
隔が狭くなると、隣接ゲート電極間に上記p+型コンタ
クト領域を形成することは、スペース上、難しくなって
くる。
のように、部分的にチャネルが形成されていないパター
ンを用いることになり、梯子コンタクトを用いれば、装
置の微細化に有利になる。
来の半導体装置においては、ボディベース領域19は、
非チャネル形成部200において第1の電極17とベー
ス領域12とのコンタクトを実現すると共に、チャネル
形成部100におけるサージ電圧の吸収の役割もする。
3、図5、図6に示すように、チャネル形成部100と
非チャネル形成部200とで、ボディベース領域19の
幅が同じであったため、チャネル形成部100と非チャ
ネル形成部200とで耐圧もしくはPN接合耐圧が同等
のレベルであった。
形成部100にも相当量のサージ電流が流れる。このサ
ージ電流は、例えば、図3において、ドレイン電極とし
ての第2の電極18から半導体層11、ベース領域1
2、ソース領域13、ソース電極としての第1の電極1
7へと流れる。
導体層11、ベース領域12およびソース領域13間に
形成されるnpnの寄生トランジスタが動作し、素子の
破壊を生じやすい。そのため、例えば、自動車用点火装
置等にて強いサージ吸収を行うには不十分であった。
ル形成部と非チャネル形成部とが形成された半導体装置
において、サージ印加時に、寄生トランジスタの存在す
るチャネル形成部よりも寄生トランジスタのない非チャ
ネル形成部の方に多く電流が流れるようにすることで、
サージ耐量を向上させることを目的とする。
め、請求項1に記載の発明では、主表面及び主表面と反
対面である裏面を有する半導体基板(10)の主表面に
チャネル形成部(100)と非チャネル形成部(20
0)とが形成されており、チャネル形成部は、半導体基
板の主表面上に形成された第1導電型の半導体層(1
1)と、半導体層の表層部の所定領域にて所定深さに形
成された第2導電型のベース領域(12)と、ベース領
域の表層部の所定領域に形成されベース領域の深さより
も浅い第1導電型のソース領域(13)と、ベース領域
の表面部のうちソース領域と半導体層とに挟まれた部分
に形成されたチャネル層(14)と、チャネル層の表面
に形成されたゲート絶縁膜(15)と、ゲート絶縁膜の
上に形成されたゲート電極(16)と、ソース領域に接
触するように形成された第1の電極(17)と、半導体
層と電気的に接続された第2の電極(18)とを備える
ものであり、非チャネル形成部は、チャネル形成部のう
ちソース領域およびチャネル層が形成されていないもの
であり、チャネル形成部および非チャネル形成部におけ
るベース領域には、ベース領域よりも不純物濃度の高い
第2導電型のボディベース領域が形成されており、非チ
ャネル形成部のボディベース領域の幅(W2)が、チャ
ネル形成部のボディベース領域の幅(W1)よりも広く
なっていることを特徴とする。
0)のボディベース領域(19)の幅(W2)が、チャ
ネル形成部(100)のボディベース領域(19)の幅
(W1)よりも広いため、非チャネル形成部において
は、ベース領域(12)よりも不純物濃度の高いボディ
ベース領域がベース領域に占める割合を、チャネル形成
部に比べて大きくすることができ、かつ、ボディベース
領域をより深くまで形成することができる。
おいては、第1導電型の半導体層(11)と第2導電型
のベース領域(12)との間に形成されるpn接合の濃
度勾配を、チャネル形成部(100)に比べて大きくす
ることができ、低抵抗となってサージ電流も流れやすく
なる。つまり、チャネル形成部よりも非チャネル形成部
の方が耐圧を下げた形となる。
時に、寄生トランジスタの存在するチャネル形成部(1
00)よりも寄生トランジスタのない非チャネル形成部
(200)の方に多く電流が流れるようにすることがで
き、サージ耐量を向上させることができる。
非チャネル形成部(200)のボディベース領域(1
9)の幅(W2)が、チャネル形成部(100)におけ
るソース領域(19)の幅(W3)よりも広くなってい
るものにできる。
ネル形成部(200)のボディベース領域(19)の深
さが、非チャネル形成部におけるベース領域(12)の
深さよりも深くなっていることを特徴とする。
0)において、ボディベース領域(19)の底部がベー
ス領域(12)の底部を突き抜けて半導体層(11)に
入り込んだ形となり、非チャネル形成部におけるpn接
合界面の曲率半径が、チャネル形成部(100)におけ
る当該曲率半径よりも小さくなる。そのため、非チャネ
ル形成部の方が電界集中が起こりやすくなり好ましい。
する実施形態に記載の具体的手段との対応関係を示す一
例である。
について説明する。本実施形態は、本発明を縦型パワー
MOSFETを有し梯子コンタクト構成を有する半導体
装置に適用した例として、図1〜図3を参照して説明す
る。
平面図を示し、図2は図1中のC−C断面図を示す。ま
た、図1中のD−D断面構成は、上記した図3と同様で
ある。つまり、図2は非チャネル形成部200の概略断
面図、図3はチャネル形成部100の概略断面図であ
る。
3、図5および図6に示す従来の一般的な半導体装置に
おいて、チャネル形成部100(図3参照)は変えるこ
となく、非チャネル形成部200(図2参照)の構成を
変形したものである。
ベース領域12、ソース領域13(共に破線にて図
示)、ゲート電極16およびボディベース領域19(図
中、点々ハッチングにて図示)の外形線を図示してあ
り、他の部分は省略してある。
置S1も、半導体基板10の主表面に、パワーMOSF
ETを構成するチャネル形成部100と、チャネルを有
しない非チャネル形成部200とが形成されている。
ンからなるもので、半導体基板10において図2および
図3中の上面が主表面であり、下面が裏面である。そし
て、半導体基板10の主表面側は、チャネル形成部10
0と非チャネル形成部200とに分けられている。
Tを構成する部分であり、その大略構成は「従来技術」
の欄にて図3を参照して述べたのと同様である。すなわ
ち、チャネル形成部100においては、半導体基板10
の主表面上に、n-型エピタキシャル層11が形成され
ている。このn-型エピタキシャル層11は本発明でい
う第1導電型の半導体層である。
は、p-型のベース領域(チャンネルウェル領域)12
が形成されていると共に、p-型ベース領域12の内部
には、ベース領域12よりも不純物濃度の高いp+型の
ボディベース領域19が形成されている。一例として、
表面不純物濃度は、p-型ベース領域12が1×1017
〜1×1018cm-3、p+型ボディベース領域19が2
×1018〜2×1019cm- 3程度にすることができる。
は、p-型ベース領域12の深さよりも浅いn+型のソー
ス領域13が形成されている。このn+型ソース領域1
3はp-型ベース領域13内に形成されて、n-型エピタ
キシャル層11によって構成されるドリフト領域11a
から離間するように形成されている。
うちn+型ソース領域13とドリフト領域11aとに挟
まれた部分が、チャネル層14として構成されている。
チャネル層14の表面には、酸化膜よりなるゲート絶縁
膜15が形成されており、このゲート絶縁膜15の上に
は、ポリシリコン等よりなるゲート電極16が形成され
ている。さらに、ゲート電極16を覆うように酸化膜
(層間絶縁膜)15aが形成されている。
ニウム)等の金属等よりなるソース電極としての第1の
電極17が形成されており、この第1の電極17はチャ
ネル形成部100においては、酸化膜15aに形成され
たコンタクトホールを通じて、n+型ソース領域13に
接触し、電気的に接続されている。
等よりなるドレイン電極としての第2の電極18が設け
られており、半導体基板10を通じて第2の電極18と
n-型エピタキシャル層11とは電気的に接続されてい
る。この第2の電極18は例えば、半導体基板10の裏
面側からTi(チタン)、Ni(ニッケル)、Au
(金)が積層されたものにできる。
示すように、チャネル形成部100の構成要素10〜1
8のうちn+型ソース領域13およびチャネル層14を
除去した構成のものである。
0は、半導体基板10の主表面上に、n-型エピタキシ
ャル層11、p-型ベース領域12、ゲート絶縁膜1
5、ゲート電極16、第1の電極17、およびp+型ボ
ディベース領域19を備え、半導体基板10の裏面に第
2の電極18を備えている。
は、チャネル形成部100のソース電極としての第1の
電極17と一体化したものである。ソース領域13およ
びチャネル層14が形成されていない非チャネル形成部
200においては、第1の電極17は、p+型ボディベ
ース領域19を介してp-型ベース領域12に電気的に
接続されている。これにより、p-型ベース領域12の
電位の安定化が実現される。
すように、非チャネル形成部200のp+型ボディベー
ス領域19の幅W2が、チャネル形成部100のp+型
ボディベース領域19の幅W1よりも広くなっている。
るように、非チャネル形成部200においては、p-型
ベース領域12よりも不純物濃度の高いp+型ボディベ
ース領域19がp-型ベース領域12に占める割合を、
チャネル形成部100に比べて大きくすることができ、
かつ、p+型ボディベース領域19をより深くまで形成
することができる。
ては、n-型エピタキシャル層11とp-型ベース領域1
2との間に形成されるpn接合の濃度勾配を、チャネル
形成部100に比べて大きくすることができ、低抵抗と
なってサージ電流も流れやすくなる。つまり、チャネル
形成部100よりも非チャネル形成部200の方が耐圧
を下げた形となる。
によれば、サージ印加時に、寄生トランジスタの存在す
るチャネル形成部100よりも、寄生トランジスタのな
い非チャネル形成部200の方に多く電流が流れるよう
にすることができ、サージ耐量を向上させることができ
る。
部100のp+型ボディベース領域19の幅W1は、n+
型ソース領域13の幅W3内にとどまっている。それに
対して、非チャネル形成部200のp+型ボディベース
領域19の幅W2は、チャネル形成部100のn+型ソ
ース領域19の幅W3よりも広くなっている。
て、p+型ボディベース領域19の幅W2は、p-型ベー
ス領域12の幅W4と同等かそれ以上大きくなっても良
い。また、図1に示すように、非チャネル形成部200
のp+型ボディベース領域19の広がった部分は、n+型
ソース領域19に侵入しにくくするためにn+型ソース
領域19から離れるようにテーパ形状となっている。
層11とp-型ベース領域12との間に形成されるが、
図2や図3においてはp-型ベース領域12の底部が平
坦状である。つまり、pn接合界面において平坦な部分
が多い。
ル形成部200のp+型ボディベース領域19の深さ
が、非チャネル形成部200におけるp-型ベース領域
12の深さよりも深くなっている構成を採る。つまり、
図4では、非チャネル形成部200において、曲率を持
ったp+型ボディベース領域19の底部が、p-型ベース
領域12の底部を突き抜けてn-型エピタキシャル層1
1に入り込んだ形となっている。
ネル形成部200におけるpn接合界面の曲率半径を、
チャネル形成部100における当該曲率半径よりも小さ
くすることができる。そのため、形状的にも非チャネル
形成部200への電界集中が起こりやすくなり好まし
い。
は、例えば、次のようにして製造することができる。ま
ず、n+型シリコンからなる半導体基板10の主表面上
に、n-型エピタキシャル層11が形成されたものを用
意する。
に、熱酸化等によりゲート絶縁膜15となる酸化膜を成
膜する。その上にポリシリコンを成膜し、パターニング
してゲート電極16を形成する。そして、ゲート電極1
6の上に酸化膜15aを成膜してゲート電極16を被覆
する。
5aの所定領域をエッチング除去することで、コンタク
トホールを形成する。それにより、図2や図3に示すよ
うに、絶縁膜15、15aに包み込まれたゲート電極1
6ができあがる。
ロンやリン等の不純物イオンを用いた注入、拡散工程を
行うことにより、まず、n-型エピタキシャル層11の
表層部にp-型のベース領域を形成し、次に、p+型ボデ
ィベース領域19を形成する。このとき、チャネル形成
部100と非チャネル形成部200とで、イオン注入に
用いるマスクの開口幅を変える等の方法により、p+型
ボディベース領域19の幅を変えることができる。
グし、チャネル形成部100に選択的にn+型ソース領
域13を形成する。その後、第1の電極17、第2の電
極18を成膜して形成する。こうして、本実施形態の半
導体装置S1が製造される。
は、電力用半導体素子等に適用される縦型パワーMOS
FETを例に挙げて説明したが、その他、例えば、ラテ
ラル型MOSFETや半導体基板10としてp型基板を
使用したIGBTにも、本発明は適用可能である。
型、第2導電型をp型としたnチャネル型のMOSFE
Tとしたが、逆に、第1導電型をp型、第2導電型をn
型としたpチャネル型のMOSFETであっても良い。
図である。
形成部の概略断面図である。
図である。
深さがベース領域の深さよりも深くなっている例を示す
概略断面図である。
る。
形成部の概略断面図である。
2…p-型ベース領域、13…n+型ソース領域、14…
チャネル層、15…ゲート絶縁膜、15a…酸化膜、1
6…ゲート電極、17…第1の電極、18…第2の電
極、19…p+型ボディベース領域、100…チャネル
形成部、200…非チャネル形成部、W1…チャネル形
成部のp+型ボディベース領域の幅、W2…非チャネル
形成部のp+型ボディベース領域の幅、W3…n+型ソー
ス領域の幅。
Claims (3)
- 【請求項1】 主表面及び主表面と反対面である裏面を
有する半導体基板(10)の主表面にチャネル形成部
(100)と非チャネル形成部(200)とが形成され
ており、 前記チャネル形成部は、前記半導体基板の主表面上に形
成された第1導電型の半導体層(11)と、 前記半導体層の表層部の所定領域にて所定深さに形成さ
れた第2導電型のベース領域(12)と、 前記ベース領域の表層部の所定領域に形成され前記ベー
ス領域の深さよりも浅い第1導電型のソース領域(1
3)と、 前記ベース領域の表面部のうち前記ソース領域と前記半
導体層とに挟まれた部分に形成されたチャネル層(1
4)と、 前記チャネル層の表面に形成されたゲート絶縁膜(1
5)と、 前記ゲート絶縁膜の上に形成されたゲート電極(16)
と、 前記ソース領域に接触するように形成された第1の電極
(17)と、 前記半導体層と電気的に接続された第2の電極(18)
とを備えるものであり、 前記非チャネル形成部は、前記チャネル形成部のうち前
記ソース領域および前記チャネル層が形成されていない
ものであり、 前記チャネル形成部および前記非チャネル形成部におけ
る前記ベース領域には、前記ベース領域よりも不純物濃
度の高い第2導電型のボディベース領域(19)が形成
されており、 前記非チャネル形成部の前記ボディベース領域の幅(W
2)が、前記チャネル形成部の前記ボディベース領域の
幅(W1)よりも広くなっていることを特徴とする半導
体装置。 - 【請求項2】 前記非チャネル形成部(200)の前記
ボディベース領域(19)の幅(W2)が、前記チャネ
ル形成部(100)における前記ソース領域(19)の
幅(W3)よりも広くなっていることを特徴とする請求
項1に記載の半導体装置。 - 【請求項3】 前記非チャネル形成部(200)の前記
ボディベース領域(19)の深さが、前記非チャネル形
成部における前記ベース領域(12)の深さよりも深く
なっていることを特徴とする請求項1または2に記載の
半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001339459A JP3873714B2 (ja) | 2001-11-05 | 2001-11-05 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001339459A JP3873714B2 (ja) | 2001-11-05 | 2001-11-05 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003142688A true JP2003142688A (ja) | 2003-05-16 |
JP3873714B2 JP3873714B2 (ja) | 2007-01-24 |
Family
ID=19153803
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001339459A Expired - Fee Related JP3873714B2 (ja) | 2001-11-05 | 2001-11-05 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3873714B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006066609A (ja) * | 2004-08-26 | 2006-03-09 | Shindengen Electric Mfg Co Ltd | 半導体装置 |
JP2020520092A (ja) * | 2017-05-16 | 2020-07-02 | ゼネラル・エレクトリック・カンパニイ | 半導体デバイスのレイアウトおよびその形成方法 |
-
2001
- 2001-11-05 JP JP2001339459A patent/JP3873714B2/ja not_active Expired - Fee Related
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006066609A (ja) * | 2004-08-26 | 2006-03-09 | Shindengen Electric Mfg Co Ltd | 半導体装置 |
JP2020520092A (ja) * | 2017-05-16 | 2020-07-02 | ゼネラル・エレクトリック・カンパニイ | 半導体デバイスのレイアウトおよびその形成方法 |
JP7204277B2 (ja) | 2017-05-16 | 2023-01-16 | ゼネラル・エレクトリック・カンパニイ | 半導体デバイスのレイアウトおよびその形成方法 |
Also Published As
Publication number | Publication date |
---|---|
JP3873714B2 (ja) | 2007-01-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7910990B2 (en) | Insulated gate type semiconductor device and method for fabricating the same | |
TWI417965B (zh) | 具有自我偏壓電極的橫向功率裝置 | |
JP5525153B2 (ja) | 半導体装置 | |
US20020038887A1 (en) | Power semiconductor device | |
JP2002314080A (ja) | 半導体装置およびその製造方法 | |
JPH05226661A (ja) | 半導体装置及びその製造方法 | |
JPH0817233B2 (ja) | 絶縁ゲート型バイポーラトランジスタ | |
JP7369601B2 (ja) | 半導体装置およびその製造方法 | |
JP2001077354A (ja) | 縦型絶縁ゲート半導体装置 | |
JP2002164541A (ja) | 半導体装置およびその製造方法 | |
JPH04251983A (ja) | 半導体装置 | |
JP2020191441A (ja) | 超接合半導体装置および超接合半導体装置の製造方法 | |
JP3701227B2 (ja) | 半導体装置及びその製造方法 | |
JP2002158353A (ja) | Mos電界効果トランジスタ | |
US7385273B2 (en) | Power semiconductor device | |
JP5023423B2 (ja) | 縦型絶縁ゲート型電界効果トランジスタおよびその製造方法 | |
JP4191025B2 (ja) | 縦型misfet | |
JP3873714B2 (ja) | 半導体装置 | |
JP2883501B2 (ja) | トレンチ絶縁ゲート型バイポーラトランジスタおよびその製造方法 | |
JP3744196B2 (ja) | 炭化珪素半導体装置及びその製造方法 | |
JP3293603B2 (ja) | 電力用半導体装置 | |
JPH1174517A (ja) | 半導体装置 | |
JP3859969B2 (ja) | 補助電極を有するmos電界効果トランジスタ | |
WO2024096070A1 (ja) | 縦型半導体装置 | |
JP2022184484A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041104 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061003 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061016 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101102 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111102 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111102 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121102 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131102 Year of fee payment: 7 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |