JP2003133309A - 絶縁薄膜の形成方法、絶縁薄膜の形成装置、電界放射型電子源およびｍｏｓｆｅｔ - Google Patents

絶縁薄膜の形成方法、絶縁薄膜の形成装置、電界放射型電子源およびｍｏｓｆｅｔ

Info

Publication number
JP2003133309A
JP2003133309A JP2001329908A JP2001329908A JP2003133309A JP 2003133309 A JP2003133309 A JP 2003133309A JP 2001329908 A JP2001329908 A JP 2001329908A JP 2001329908 A JP2001329908 A JP 2001329908A JP 2003133309 A JP2003133309 A JP 2003133309A
Authority
JP
Japan
Prior art keywords
thin film
insulating thin
heat treatment
insulating
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001329908A
Other languages
English (en)
Other versions
JP3969057B2 (ja
Inventor
Tsutomu Kunugibara
勉 櫟原
Takuya Komoda
卓哉 菰田
Koichi Aizawa
浩一 相澤
Yoshiaki Honda
由明 本多
Yoshifumi Watabe
祥文 渡部
Takashi Hatai
崇 幡井
Yoshiyuki Takegawa
宜志 竹川
Toru Baba
徹 馬場
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP2001329908A priority Critical patent/JP3969057B2/ja
Priority to KR1020027016571A priority patent/KR100549236B1/ko
Priority to EP02722726A priority patent/EP1320116A1/en
Priority to US10/258,601 priority patent/US6844664B2/en
Priority to CNB028013786A priority patent/CN100399487C/zh
Priority to PCT/JP2002/004054 priority patent/WO2002089166A1/ja
Publication of JP2003133309A publication Critical patent/JP2003133309A/ja
Application granted granted Critical
Publication of JP3969057B2 publication Critical patent/JP3969057B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Cold Cathode And The Manufacture (AREA)
  • Formation Of Insulating Films (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

(57)【要約】 【課題】従来に比べて絶縁耐圧の高い絶縁薄膜を形成す
る絶縁薄膜の形成方法を提供する。 【解決手段】電気化学的な方法でシリコン結晶の表面に
基礎となる絶縁性薄膜（シリコン酸化膜）を形成した
後、図１に示すような温度プロファイルの熱処理工程を
行うことにより、所望の絶縁薄膜（シリコン酸化膜）を
得ている。熱処理工程では、ランプアニール装置を用
い、図１に示すように、絶縁性薄膜に含まれている水分
が突沸しないで除去されるように設定した第１の設定温
度Ｔ１および昇温速度で第１の熱処理を行い、その後、
第１の設定温度Ｔ１よりも高く絶縁性薄膜の構造緩和が
起こるように設定した第２の設定温度Ｔ２で第２の熱処
理を行うことにより所望の絶縁薄膜を得ている。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体結晶の表面
に絶縁薄膜を形成する絶縁薄膜の形成方法、絶縁薄膜の
形成装置、絶縁薄膜を利用した電界放射型電子源および
ＭＯＳＦＥＴに関するものである。
【０００２】
【従来の技術】従来より、半導体結晶の表面に絶縁薄膜
（例えば、ＳｉＯ2膜、Ｓｉ3Ｎ4膜など）を形成する種
々の形成方法が知られている。一例を挙げれば、シリコ
ン結晶の表面にＳｉＯ2膜を形成する方法として、熱酸
化法や電気化学的な方法などが知られており、熱酸化法
により形成されたＳｉＯ2膜を利用した代表的なデバイ
スとしてＭＯＳＦＥＴが知られている。
【０００３】また、近年では、急速熱酸化（Rapid The
rmal Oxidation：ＲＴＯ）法若しくは電気化学的な方
法により形成されたＳｉＯ2膜を利用したデバイスの１
つとして本願発明者らが提案している電界放射型電子源
が知られている。
【０００４】この種の電界放射型電子源は、例えば、図
７に示すように導電性基板としてのｎ形シリコン基板１
の主表面側に酸化した多孔質多結晶シリコン層（多孔質
化された多結晶シリコン層）よりなる強電界ドリフト層
６が形成され、強電界ドリフト層６上に金属薄膜（例え
ば、金薄膜）よりなる表面電極７が形成されている。ま
た、ｎ形シリコン基板１の裏面にはオーミック電極２が
形成されており、ｎ形シリコン基板１とオーミック電極
２とで下部電極１２を構成している。なお、図７に示す
例では、ｎ形シリコン基板１と強電界ドリフト層６との
間にノンドープの多結晶シリコン層３を介在させてある
が、多結晶シリコン層３を介在させずにｎ形シリコン基
板１の主表面上に強電界ドリフト層６を形成した構成も
提案されている。
【０００５】図７に示す構成の電界放射型電子源１０’
から電子を放出させるには、表面電極７に対向配置され
たコレクタ電極２１を設け、表面電極７とコレクタ電極
２１との間を真空とした状態で、表面電極７が下部電極
１２に対して高電位側となるように表面電極７と下部電
極１２との間に直流電圧Ｖpsを印加するとともに、コレ
クタ電極２１が表面電極７に対して高電位側となるよう
にコレクタ電極２１と表面電極７との間に直流電圧Ｖｃ
を印加する。各直流電圧Ｖps，Ｖｃを適宜に設定すれ
ば、下部電極１２から注入された電子が強電界ドリフト
層６をドリフトし表面電極７を通して放出される（図７
中の一点鎖線は表面電極７を通して放出された電子ｅ-
の流れを示す）。なお、表面電極７の厚さは１０〜１５
ｎｍ程度に設定されている。
【０００６】上述の強電界ドリフト層６は、下部電極１
２上にノンドープの多結晶シリコン層を形成した後に、
該多結晶シリコン層を陽極酸化処理にて多孔質化し、多
孔質多結晶シリコン層を急速熱酸化法によって例えば９
００℃の温度で急速熱酸化することにより形成されてお
り、図８に示すように、少なくとも、ｎ形シリコン基板
１の主表面側（つまり、下部電極１２における表面電極
７側）に列設された柱状の多結晶シリコンのグレイン５
１と、グレイン５１の表面に形成された薄いシリコン酸
化膜５２と、グレイン５１間に介在する多数のナノメー
タオーダのシリコン微結晶６３と、各シリコン微結晶６
３の表面に形成され当該シリコン微結晶６３の結晶粒径
よりも小さな膜厚の絶縁膜である多数のシリコン酸化膜
６４とから構成されると考えられる。要するに、強電界
ドリフト層６は、多結晶シリコン層の各グレインの表面
が多孔質化し各グレインの中心部分では結晶状態が維持
されている。なお、各グレイン５１は、下部電極１２の
厚み方向に延びている。
【０００７】したがって、上述の電界放射型電子源１
０’では、次のようなモデルで電子放出が起こると考え
られる。すなわち、表面電極７と下部電極１２との間に
表面電極７を高電位側として直流電圧Ｖpsを印加すると
ともに、コレクタ電極２１と表面電極７との間にコレク
タ電極２１を高電位側として直流電圧Ｖｃを印加するこ
とにより、直流電圧Ｖpsが所定値（臨界値）に達する
と、下部電極１２から強電界ドリフト層６へ熱的励起に
より電子ｅ-が注入される。一方、強電界ドリフト層６
に印加された電界の大部分はシリコン酸化膜６４にかか
るから、注入された電子ｅ-はシリコン酸化膜６４にか
かっている強電界により加速され、強電界ドリフト層６
におけるグレイン５１の間の領域を表面に向かって図８
中の矢印の向き（図８における上向き）へドリフトし、
表面電極７をトンネルし真空中に放出される。しかし
て、強電界ドリフト層６では下部電極１２から注入され
た電子がシリコン微結晶６３でほとんど散乱されること
なくシリコン酸化膜６４にかかっている電界で加速され
てドリフトし、表面電極７を通して放出され（弾道型電
子放出現象）、強電界ドリフト層６で発生した熱がグレ
イン５１を通して放熱されるから、電子放出時にポッピ
ング現象が発生せず、安定して電子を放出することがで
きる。なお、強電界ドリフト層６の表面に到達した電子
はホットエレクトロンであると考えられ、表面電極７を
容易にトンネルし真空中に放出される。
【０００８】ところで、上述の電界放射型電子源１０’
では、ｎ形シリコン基板１とオーミック電極２とで下部
電極１２を構成しているが、図９に示すように、例えば
ガラス基板よりなる絶縁性基板１１の一表面上に金属材
料よりなる下部電極１２を形成した電界放射型電子源１
０”も提案されている。ここに、上述の図７に示した電
界放射型電子源１０’と同様の構成要素には同一の符号
を付して説明を省略する。
【０００９】図９に示す構成の電界放射型電子源１０”
から電子を放出させるには、表面電極７に対向配置され
たコレクタ電極２１を設け、表面電極７とコレクタ電極
２１との間を真空とした状態で、表面電極７が下部電極
１２に対して高電位側となるように表面電極７と下部電
極１２との間に直流電圧Ｖpsを印加するとともに、コレ
クタ電極２１が表面電極７に対して高電位側となるよう
にコレクタ電極２１と表面電極７との間に直流電圧Ｖｃ
を印加する。各直流電圧Ｖps，Ｖｃを適宜に設定すれ
ば、下部電極１２から注入された電子が強電界ドリフト
層６をドリフトし表面電極７を通して放出される（図９
中の一点鎖線は表面電極７を通して放出された電子ｅ-
の流れを示す）。なお、強電界ドリフト層６の表面に到
達した電子はホットエレクトロンであると考えられ、表
面電極７を容易にトンネルし真空中に放出される。
【００１０】上述の各電界放射型電子源１０’，１０”
では、表面電極７と下部電極１２との間に流れる電流を
ダイオード電流Ｉpsと呼び、コレクタ電極２１と表面電
極７との間に流れる電流をエミッション電流（放出電子
電流）Ｉｅと呼ぶことにすれば（図７および図９参
照）、ダイオード電流Ｉpsに対するエミッション電流Ｉ
ｅの比率（＝Ｉｅ／Ｉps）が大きいほど電子放出効率が
高くなる。なお、上述の電界放射型電子源１０’，１
０”では、表面電極７と下部電極１２との間に印加する
直流電圧Ｖpsを１０〜２０Ｖ程度の低電圧としても電子
を放出させることができ、直流電圧Ｖpsが大きいほどエ
ミッション電流Ｉeが大きくなる。
【００１１】ところで、上述の電界放射型電子源１
０’，１０”の製造プロセスにおいて強電界ドリフト層
６を形成するにあたっては、下部電極１２の一表面側に
半導体層としてノンドープの多結晶シリコン層を形成す
る成膜工程と、多結晶シリコン層を陽極酸化することに
より多結晶シリコンのグレインおよびシリコン微結晶を
含む多孔質多結晶シリコン層を形成する陽極酸化処理工
程と、多孔質多結晶シリコン層を急速熱酸化法によって
急速熱酸化してグレイン５１およびシリコン微結晶６３
の表面にそれぞれ薄いシリコン酸化膜５２，６４を形成
する酸化工程とを有している。
【００１２】陽極酸化処理工程では、陽極酸化に用いる
電解液としてフッ化水素水溶液とエタノールとを略１：
１で混合した混合液を用いている。また、酸化工程で
は、例えば、ランプアニール装置を用い、基板温度を乾
燥酸素中で室温から９００℃まで短時間で上昇させた
後、基板温度を９００℃で１時間維持することで酸化
し、その後、基板温度を室温まで下降させている。
【００１３】また、上述の製造方法で説明した酸化工程
では、急速熱酸化法による急速熱酸化を行っているが、
全てのグレイン５１およびシリコン微結晶６３の表面に
良好な膜質のシリコン酸化膜５２，６４を形成すること
を目的として、硫酸、硝酸などの水溶液からなる電解液
（電解質溶液）中にて多孔質多結晶シリコン層を電気化
学的に酸化する方法を酸化工程に採用することが提案さ
れている。
【００１４】ここにおいて、多孔質多結晶シリコン層を
電気化学的に酸化する方法を採用することにより、多孔
質多結晶シリコン層を急速熱酸化して強電界ドリフト層
を形成する場合に比べてプロセス温度を低温化すること
ができ、基板の材料の制約が少なくなり、上述のガラス
基板として石英ガラス基板に比べて耐熱温度が低くて安
価な無アルカリガラス基板や低アルカリガラス基板など
を用いることが可能になって、電界放射型電子源１
０’，１０”の大面積化および低コスト化を図れるとい
う利点もある。
【００１５】なお、上述の図１１および図１３に示した
電界放射型電子源１０’，１０”では強電界ドリフト層
６を酸化した多孔質多結晶シリコン層により構成してい
るが、強電界ドリフト層６を窒化した多孔質多結晶シリ
コン層により構成したものや、酸化若しくは窒化した多
孔質単結晶シリコン層により構成したものも提案されて
いる。
【００１６】
【発明が解決しようとする課題】しかしながら、上述の
酸化工程において多孔質多結晶シリコン層を電気化学的
に酸化する方法を採用した電界放射型電子源では、酸化
工程において急速熱酸化法を採用したものに比べて絶縁
耐圧が低いという不具合があった。これは、電気化学的
な方法で形成したＳｉＯ2膜は急速熱酸化法により形成
したＳｉＯ2膜に比べて水分や歪が多いからであると考
えられる。また、上述の酸化工程において多孔質多結晶
シリコン層を急速熱酸化法を採用した電界放射型電子源
１０’，１０”では、電子放出効率、絶縁耐圧、寿命の
さらなる向上が望まれているが、強電界ドリフト層６に
関して種々の分析評価（例えば、フォトルミネッセンス
測定、断面ＴＥＭ観察、ＸＰＳによる組成分析など）を
行った結果、強電界ドリフト層６の表面に近づくほどシ
リコン酸化膜６４の膜厚が大きくなってシリコン微結晶
６３が破壊され、強電界ドリフト層６の表面近傍ではシ
リコン微結晶６３が存在していないこという知見が得ら
れ、従来の電界放射型電子源１０’，１０”では強電界
ドリフト層６へ注入された電子の一部が電子の平均自由
行程よりも厚いシリコン酸化膜６４で散乱されたり捕獲
されたりするために電子放出効率が低下してしまった
り、絶縁耐圧および寿命が低下してしまうことが考えら
れる。
【００１７】また、従来の熱酸化膜を利用したＭＯＳＦ
ＥＴでは、微細化および性能の向上を目的としてＳｉＯ
2膜からなるよりなるゲート絶縁膜の更なる薄膜化が検
討されているが、ゲート絶縁膜の薄膜化を進めると、ゲ
ート絶縁膜の面内の一箇所で絶縁破壊が起こると寿命と
なってしまうので、絶縁耐圧が低くなるとともに寿命が
短くなってしまうという不具合があった。
【００１８】本発明は上記事由に鑑みて為されたもので
あり、請求項１〜１３の発明の目的は、従来に比べて絶
縁耐圧の高い絶縁薄膜を形成する絶縁薄膜の形成方法を
提供することにあり、また、請求項１４〜１７の発明の
目的は、従来に比べて絶縁耐圧の高い絶縁薄膜を形成す
ることができる絶縁薄膜の形成装置を提供することにあ
り、請求項１８〜２０の発明の目的は、従来に比べて長
寿命化が可能な電界放射型電子源を提供することにあ
り、請求項２１の発明の目的は、従来に比べて絶縁耐圧
が高く長寿命化が可能なＭＯＳＦＥＴを提供することに
ある。
【００１９】
【課題を解決するための手段】請求項１の発明は、半導
体結晶の表面に電気化学的な方法で基礎となる絶縁性薄
膜を形成した後、絶縁性薄膜に含まれている水分が突沸
しないで除去されるように設定した第１の設定温度およ
び昇温速度で第１の熱処理を行い、その後、第１の設定
温度よりも高く絶縁性薄膜の構造緩和が起こるように設
定した第２の設定温度で第２の熱処理を行うことにより
所望の絶縁薄膜を得ることを特徴とし、半導体結晶の表
面に電気化学的な方法で基礎となる絶縁性薄膜を形成し
ているので、半導体結晶のサイズがナノメータオーダの
半導体微結晶のように小さな半導体結晶である場合でも
半導体結晶を破壊することなく絶縁性薄膜を形成するこ
とができ、しかも、絶縁性薄膜に含まれている水分が突
沸しないで除去されるように設定した第１の設定温度お
よび昇温速度で第１の熱処理を行い、その後、第１の設
定温度よりも高く絶縁性薄膜の構造緩和が起こるように
設定した第２の設定温度で第２の熱処理を行うことによ
り所望の絶縁薄膜を得ているので、絶縁性薄膜中の水分
の突沸による絶縁薄膜の絶縁耐圧の低下を防止しながら
絶縁薄膜に含まれる水分を電気化学的な方法のみで形成
した絶縁薄膜に比べて十分に少なくすることができると
ともに、構造緩和により電気的特性に悪影響を与える欠
陥や歪などが緩和されるから、絶縁耐圧が高く長寿命化
を図った絶縁薄膜を形成することができる。
【００２０】請求項２の発明は、請求項１の発明におい
て、前記半導体結晶がシリコン結晶であって、前記第１
の設定温度が６００℃以下に設定されているので、前記
半導体結晶が石英ガラス基板に比べて安価で耐熱温度の
低いガラス基板の表面側に形成されているような場合
に、前記第１の熱処理の熱処理時間を比較的長くするこ
とができ、前記第１の熱処理後の残留水分をより少なく
することができる。
【００２１】請求項３の発明は、請求項１または請求項
２の発明において、前記半導体結晶がシリコン結晶であ
って、前記第２の設定温度が９００℃から１２００℃の
温度範囲で設定されているので、前記絶縁薄膜中の残留
水分を前記第１の熱処理後の絶縁性薄膜よりもさらに低
減することができる。
【００２２】請求項４の発明は、請求項１ないし請求項
３の発明において、前記第２の熱処理は、急速熱処理法
により行うので、前記第２の設定温度まで短時間で昇温
することができ、前記半導体結晶のサイズがナノメータ
オーダの半導体微結晶のように小さな半導体結晶である
場合に半導体結晶に発生するダメージを低減することが
できる。
【００２３】請求項５の発明は、請求項１ないし請求項
４の発明において、前記第１の熱処理は、真空中で行う
ので、前記第１の設定温度を比較的低く設定することが
できる。要するに、前記第１の熱処理を真空中で行うこ
とによって、前記絶縁性薄膜に含まれている水分が比較
的低い温度で脱離するので、前記第１の設定温度を比較
的低く設定することができる。
【００２４】請求項６の発明は、請求項１ないし請求項
４の発明において、前記第１の熱処理は、不活性ガス雰
囲気中で行うので、前記第１の熱処理を行うために真空
装置を用いる必要がなく、真空装置に比べて簡便な装置
を用いることができて、前記第１の熱処理を行う装置に
おけるスループットを向上させることができる。
【００２５】請求項７の発明は、請求項１ないし請求項
４の発明において、前記絶縁性薄膜が酸化膜であって、
前記第１の熱処理は、酸化種を含む雰囲気中で行うの
で、前記絶縁性薄膜中の水分の脱離によって生じた欠陥
などを補償することが期待できる。また、前記絶縁性薄
膜中の水分を脱離させるのに、熱エネルギだけでなく、
酸素との結合エネルギ、反応エネルギをも利用すること
になるから、前記第１の熱処理後の残留水分がより少な
くなることを期待できる。
【００２６】請求項８の発明は、請求項１ないし請求項
７の発明において、前記第２の熱処理は、不活性ガス雰
囲気中で行うので、前記第２の熱処理を行うために真空
装置を用いる必要がなく、真空装置に比べて簡便な装置
を用いることができて、前記第２の熱処理を行う装置に
おけるスループットを向上させることができる。また、
前記第２の熱処理によって前記絶縁性薄膜の膜厚が変化
しないから、前記絶縁薄膜の膜厚を電気化学的な方法の
条件のみで制御することが可能になり、前記絶縁薄膜の
膜厚制御性が向上する。
【００２７】請求項９の発明は、請求項１ないし請求項
７の発明において、前記第２の熱処理は、酸化種を含む
雰囲気中で行うので、前記第２の熱処理によって前記絶
縁性薄膜の表面側に薄い熱酸化膜が形成され、前記絶縁
薄膜の絶縁耐圧が向上する。
【００２８】請求項１０の発明は、請求項１ないし請求
項７の発明において、前記絶縁性薄膜が酸化膜であっ
て、前記第２の熱処理は、窒化種を含む雰囲気中で行う
ので、前記第２の熱処理によって前記絶縁性薄膜の表面
側に薄い酸窒化膜が形成され、前記絶縁薄膜の絶縁耐圧
が向上するとともに、前記絶縁薄膜中の欠陥密度の低減
による電気的特性の向上を期待できる。
【００２９】請求項１１の発明は、半導体結晶の表面に
電気化学的な方法で基礎となる絶縁性薄膜を形成した
後、絶縁性薄膜に含まれている水分が突沸しないで除去
されるように設定した設定温度および昇温速度で熱処理
を行うことにより所望の絶縁薄膜を得ることを特徴と
し、半導体結晶の表面に電気化学的な方法で基礎となる
絶縁性薄膜を形成しているので、半導体結晶のサイズが
ナノメータオーダの半導体微結晶のように小さな半導体
結晶である場合でも半導体結晶を破壊することなく絶縁
性薄膜を形成することができ、しかも、絶縁性薄膜に含
まれている水分が突沸しないで除去されるように設定し
た設定温度および昇温速度で熱処理を行うことにより所
望の絶縁薄膜を得ているので、絶縁性薄膜中の水分の突
沸による絶縁薄膜の絶縁耐圧の低下を防止しながら絶縁
薄膜に含まれる水分を電気化学的な方法のみで形成した
絶縁薄膜に比べて十分に少なくすることができ、絶縁耐
圧が高く長寿命化を図った絶縁薄膜を形成することがで
きる。
【００３０】請求項１２の発明は、請求項１１の発明に
おいて、前記半導体結晶がシリコン結晶であって、前記
設定温度が６００℃以下に設定されているので、前記設
定温度が６００℃以下に設定されているので、前記半導
体結晶が石英ガラス基板に比べて安価で耐熱温度の低い
ガラス基板の表面側に形成されているような場合に、前
記熱処理の熱処理時間を比較的長くすることができ、前
記熱処理後の残留水分をより少なくすることができる。
【００３１】請求項１３の発明は、請求項１１または請
求項１２の発明において、前記絶縁性薄膜が酸化膜であ
って、前記熱処理は、酸化種を含む雰囲気中で行うの
で、前記絶縁性薄膜中の水分の脱離によって生じた欠陥
などを補償することが期待できる。また、前記絶縁性薄
膜中の水分を脱離させるのに、熱エネルギだけでなく、
酸素との結合エネルギ、反応エネルギをも利用すること
になるから、前記熱処理後の残留水分がより少なくなる
ことを期待できる。
【００３２】請求項１４の発明は、半導体結晶の表面へ
電気化学的に絶縁性薄膜を形成する薄膜形成装置と、絶
縁性薄膜に含まれている水分が突沸しないで除去される
ように設定した第１の設定温度および昇温速度で第１の
熱処理を行う第１の熱処理装置と、第１の設定温度より
も高く絶縁性薄膜の構造緩和が起こるように設定した第
２の設定温度で第２の熱処理を行うことにより所望の絶
縁薄膜を得る第２の熱処理装置とを備え、第１の熱処理
装置は、絶縁性薄膜に起因した水分を検出する水分検出
手段と、水分検出手段により検出された水分量が規定量
よりも少なくなると第１の熱処理を終了させる制御手段
とを備えることを特徴とするものであり、絶縁耐圧が高
く長寿命化を図った絶縁薄膜を再現性良く形成すること
ができる。
【００３３】請求項１５の発明は、請求項１４の発明に
おいて、前記水分検出手段は、前記第１の熱処理を行う
チャンバの排気側に設けられているので、前記絶縁性薄
膜に起因した水分を比較的容易に検出することができ
る。
【００３４】請求項１６の発明は、半導体結晶の表面へ
電気化学的に絶縁性薄膜を形成する薄膜形成装置と、絶
縁性薄膜に含まれている水分が突沸しないで除去される
ように設定した設定温度および昇温速度で熱処理を行う
熱処理装置とを備え、熱処理装置は、絶縁性薄膜に起因
した水分を検出する水分検出手段と、水分検出手段によ
り検出された水分量が規定量よりも少なくなると熱処理
を終了させる制御手段とを備えることを特徴とするもの
であり、絶縁耐圧が高く長寿命化を図った絶縁薄膜を再
現性良く形成することができる。
【００３５】請求項１７の発明は、請求項１６の発明に
おいて、前記水分検出手段は、前記熱処理を行うチャン
バの排気側に設けられているので、前記絶縁性薄膜に起
因した水分を比較的容易に検出することができる。
【００３６】請求項１８の発明は、下部電極と、下部電
極の一表面側に形成された強電界ドリフト層と、強電界
ドリフト層上に形成された表面電極とを備え、強電界ド
リフト層がナノメータオーダの多数の半導体微結晶と各
半導体微結晶それぞれの表面に形成され半導体微結晶の
結晶粒径よりも小さな膜厚の多数の絶縁膜とを有し、表
面電極と下部電極との間に電圧を印加することにより下
部電極から注入された電子が強電界ドリフト層をドリフ
トし表面電極を通して放出される電界放射型電子源であ
って、強電界ドリフト層における絶縁膜が、請求項１記
載の絶縁薄膜の形成方法により形成された絶縁薄膜から
なることを特徴とするものであり、従来に比べて絶縁耐
圧および寿命を向上させることができる。
【００３７】請求項１９の発明は、請求項１８の発明に
おいて、前記半導体微結晶は、シリコン微結晶からなる
ので、前記第１の設定温度および前記第２の設定温度を
比較的高く設定することが可能であって絶縁薄膜中の残
留水分をより少なくすることができる。
【００３８】請求項２０の発明は、下部電極と、表面電
極と、下部電極と表面電極との間に介在する絶縁層とを
備えた電界放射型電子源であって、前記絶縁層が、請求
項１記載の絶縁薄膜の形成方法により形成された絶縁薄
膜からなることを特徴とするものであり、従来のＭＩＭ
型の電界放射型電子源に比べて絶縁耐圧および寿命を向
上させることができる。
【００３９】請求項２１の発明は、基板の主表面側にお
いてドレイン領域とソース領域とが離間して形成され、
前記基板におけるドレイン領域とソース領域との間の部
位の主表面側にゲート絶縁層を介してゲート電極が形成
されたＭＯＳＦＥＴであって、前記ゲート絶縁層は、ナ
ノメータオーダの多数の半導体微結晶と各半導体微結晶
それぞれの表面に形成され半導体微結晶の結晶粒径より
も小さな膜厚の多数の絶縁膜とを有し、前記絶縁膜が、
請求項１記載の絶縁薄膜の形成方法により形成された絶
縁薄膜からなることを特徴とするものであり、ゲート絶
縁層の薄膜化を図りながらも従来の熱酸化膜からなるゲ
ート絶縁膜を利用したＭＯＳＦＥＴに比べて長寿命化を
図ることができる。
【００４０】請求項２２の発明は、基板の主表面側にお
いてドレイン領域とソース領域とが離間して形成され、
前記基板におけるドレイン領域とソース領域との間の部
位の主表面側にゲート絶縁層を介してゲート電極が形成
されたＭＯＳＦＥＴであって、前記ゲート絶縁層は、請
求項１記載の絶縁薄膜の形成方法により形成された絶縁
薄膜からなることを特徴とするものであり、従来の熱酸
化膜からなるゲート絶縁膜を利用したＭＯＳＦＥＴに比
べてゲート絶縁層の膜厚制御が容易になるとともに、高
温処理時間を短縮できるので他の部分に与えるダメージ
を低減でき、ゲート絶縁層の薄膜化を図りながらも従来
の熱酸化膜からなるゲート絶縁膜を利用したＭＯＳＦＥ
Ｔに比べて長寿命化を図ることができる。
【００４１】
【発明の実施の形態】（実施形態１）本実施形態では、
シリコン酸化膜からなる絶縁薄膜を有する電界放射型電
子源について例示する。本実施形態の電界放射型電子源
では、導電性基板として抵抗率が導体の抵抗率に比較的
近い単結晶のｎ形シリコン基板（例えば、抵抗率が略
０．０１Ωｃｍ〜０．０２Ωｃｍの（１００）基板）を
用いている。
【００４２】本実施形態の電界放射型電子源１０は、図
４に示すように、導電性基板たるｎ形シリコン基板１の
主表面側に酸化した多孔質多結晶シリコン層よりなる強
電界ドリフト層６が形成され、強電界ドリフト層６上に
表面電極７が形成され、ｎ形シリコン基板１の裏面にオ
ーミック電極２が形成されている。なお、本実施形態で
は、ｎ形シリコン基板１とオーミック電極２とで下部電
極１２を構成している。したがって、表面電極７は下部
電極１２に対向しており、下部電極１２と表面電極７と
の間に強電界ドリフト層６が介在している。また、多孔
質多結晶シリコン層が多孔質半導体層を構成している。
【００４３】表面電極７の材料には仕事関数の小さな材
料が採用され、表面電極７の厚さは１０ｎｍに設定され
ているが、この厚さは特に限定されるものではなく、強
電界ドリフト層６を通ってきた電子がトンネルできる厚
さであればよく、表面電極７の厚さは１０〜１５ｎｍ程
度に設定すればよい。
【００４４】図４に示す構成の電界放射型電子源１０か
ら電子を放出させるには、図５に示すように、表面電極
７に対向配置されたコレクタ電極２１を設け、表面電極
７とコレクタ電極２１との間を真空とした状態で、表面
電極７が下部電極１２に対して高電位側となるように表
面電極７と下部電極１２との間に直流電圧Ｖpsを印加す
るとともに、コレクタ電極２１が表面電極７に対して高
電位側となるようにコレクタ電極２１と表面電極７との
間に直流電圧Ｖｃを印加する。各直流電圧Ｖps，Ｖｃを
適宜に設定すれば、下部電極１２から注入された電子が
強電界ドリフト層６をドリフトし表面電極７を通して放
出される（図５中の一点鎖線は表面電極７を通して放出
された電子ｅ-の流れを示す）。
【００４５】本実施形態における電界放射型電子源１０
では、表面電極７と下部電極１２との間に流れる電流を
ダイオード電流Ｉpsと呼び、コレクタ電極２１と表面電
極７との間に流れる電流をエミッション電流（放出電子
電流）Ｉｅと呼ぶことにすれば（図５参照）、ダイオー
ド電流Ｉpsに対するエミッション電流Ｉｅの比率（＝Ｉ
ｅ／Ｉps）が大きいほど電子放出効率が高くなる。な
お、本実施形態の電界放射型電子源１０では、表面電極
７と下部電極１２との間に印加する直流電圧Ｖpsを１０
〜２０Ｖ程度の低電圧としても電子を放出させることが
でき、直流電圧Ｖpsが大きいほどエミッション電流Ｉe
が大きくなる。
【００４６】ところで、本実施形態における強電界ドリ
フト層６は、上述の図８に示すように、少なくとも、柱
状の多結晶シリコンのグレイン５１と、グレイン５１の
表面に形成された薄いシリコン酸化膜５２と、グレイン
５１間に介在する多数のナノメータオーダのシリコン微
結晶６３と、各シリコン微結晶６３の表面に形成され当
該シリコン微結晶６３の結晶粒径よりも小さな膜厚の絶
縁膜である多数のシリコン酸化膜６４とから構成される
と考えられる。要するに、強電界ドリフト層６は、多結
晶シリコン層の各グレインの表面が多孔質化し各グレイ
ンの中心部分では結晶状態が維持されている。なお、本
実施形態では、各グレイン５１およびシリコン微結晶６
３それぞれが半導体結晶を構成し、各シリコン酸化膜５
２，６４それぞれが絶縁薄膜を構成している。
【００４７】本実施形態の電界放射型電子源１０では、
次のようなモデルで電子放出が起こると考えられる。す
なわち、表面電極７を真空中に配置し表面電極７と下部
電極１２との間に表面電極７を高電位側として直流電圧
Ｖpsを印加するとともに、コレクタ電極２１と表面電極
７との間にコレクタ電極２１を高電位側として直流電圧
Ｖｃを印加することにより、直流電圧Ｖpsが所定値（臨
界値）に達すると、下部電極１２（ｎ形シリコン基板
１）から強電界ドリフト層６へ熱的励起により電子ｅ-
が注入される。一方、強電界ドリフト層６に印加された
電界の大部分はシリコン酸化膜６４にかかるから、注入
された電子ｅ-はシリコン酸化膜６４にかかっている強
電界により加速され、強電界ドリフト層６におけるグレ
イン５１の間の領域を表面に向かって図８中の矢印の向
き（図８中の上向き）へドリフトし、表面電極７をトン
ネルして真空中に放出される。しかして、強電界ドリフ
ト層６では下部電極１２から注入された電子がシリコン
微結晶６３でほとんど散乱されることなく、シリコン酸
化膜６４にかかっている強電界で加速されてドリフトし
表面電極７を通して放出され（弾道型電子放出現象）、
強電界ドリフト層６で発生した熱がグレイン５１を通し
て放熱されるから、電子放出時にポッピング現象が発生
せず、安定して電子を放出することができるものと考え
られる。なお、強電界ドリフト層６の表面に到達した電
子はホットエレクトロンであると考えられ、表面電極７
を容易にトンネルし真空中に放出される。
【００４８】以下、本実施形態の電界放射型電子源１０
の製造方法について図３を参照しながら説明する。
【００４９】まず、ｎ形シリコン基板１の裏面にオーミ
ック電極２を形成した後、ｎ形シリコン基板１の主表面
上に半導体層としてノンドープの多結晶シリコン層３を
形成することにより、図３（ａ）に示すような構造が得
られる。なお、多結晶シリコン層３の成膜方法として
は、例えば、ＣＶＤ法（例えば、ＬＰＣＶＤ法、プラズ
マＣＶＤ法、触媒ＣＶＤ法など）やスパッタ法やＣＧＳ
（Continuous Grain Silicon）法などを採用すればよ
い。
【００５０】ノンドープの多結晶シリコン層３を形成し
た後、陽極酸化処理工程にて陽極酸化の対象となる半導
体層たる多結晶シリコン層３を多孔質化することによ
り、多孔質多結晶シリコン層４が形成され、図３（ｂ）
に示すような構造が得られる。ここにおいて、陽極酸化
処理工程により形成された多孔質多結晶シリコン層４
は、多数の多結晶シリコンのグレインおよび多数のシリ
コン微結晶を含んでいる。なお、陽極酸化処理工程で
は、５５ｗｔ％のフッ化水素水溶液とエタノールとを略
１：１で混合した混合液からなる電解液の入った処理槽
を利用し、５００Ｗのタングステンランプからなる光源
により多結晶シリコン層３の表面に光照射を行いなが
ら、電源（図示せず）から下部電極１２と白金電極より
なる陰極との間に定電流を流して（つまり、電流密度を
一定として）、多結晶シリコン層３の主表面からｎ形シ
リコン基板１に達する深さまで多結晶シリコン層３を多
孔質化している。
【００５１】上述の陽極酸化処理工程の終了した後に、
多孔質多結晶シリコン層４に含まれている半導体結晶
（各グレインおよび各シリコン微結晶）の表面に上述の
絶縁薄膜であるシリコン酸化膜５２，６４を形成するこ
とによって、上述のグレイン５１、シリコン微結晶６
３、各シリコン酸化膜５２，６４を含む強電界ドリフト
層６が形成され、図３（ｃ）に示すような構造が得られ
る。絶縁薄膜を形成するにあたっては、上述の陽極酸化
処理工程の終了後にエタノールによるリンスを行ってか
ら、１Ｍの硫酸水溶液の入った処理槽を利用し、電源
（図示せず）から下部電極１２と白金電極よりなる陰極
との間に定電圧を印加することで電気化学的な方法によ
り各グレインおよび各シリコン微結晶それぞれの表面に
基礎となる絶縁性薄膜（シリコン酸化膜）を形成した
後、図１に示すような温度プロファイルの熱処理工程を
行うことにより、所望の絶縁薄膜（シリコン酸化膜５
２，６４）を得ている。熱処理工程では、図１に示すよ
うに、絶縁性薄膜に含まれている水分が突沸しないで除
去されるように設定した第１の設定温度Ｔ１および昇温
速度で第１の熱処理を行い、その後、第１の設定温度Ｔ
１よりも高く絶縁性薄膜の構造緩和が起こるように設定
した第２の設定温度Ｔ２で第２の熱処理を行うことによ
り所望の絶縁薄膜を得ている。ここにおいて、熱処理工
程では、ランプアニール装置を用い、第１の熱処理は、
酸素ガス雰囲気（つまり、酸化種を含む雰囲気）中で行
っており、第１の設定温度Ｔ１を４５０℃、熱処理時間
Ｈ２（図１参照）を１時間に設定してある。また、第２
の熱処理は、酸素ガス雰囲気（つまり、酸化種を含む雰
囲気）中で行っており、第２の設定温度Ｔ２を９００
℃、熱処理時間Ｈ４（図１参照）を２０分に設定してあ
る。また、本実施形態では、第２の熱処理として急速熱
処理法を採用しており、第１の設定温度Ｔ１から第２の
設定温度Ｔ２まで基板温度を上昇させる昇温期間Ｈ３
（図１参照）の昇温速度を１５０℃／ｓｅｃに設定して
ある。この昇温期間Ｈ３の昇温速度は、室温から第１の
設定温度まで上昇させる昇温期間Ｈ１（図１参照）の昇
温速度よりも速く設定してある。なお、第１の設定温度
Ｔ１は１５０℃〜６００℃の範囲で設定すればよく３０
０℃以上に設定することが望ましく、第２の設定温度Ｔ
２は９００℃〜１２００℃の範囲で設定すればよく、昇
温期間Ｈ３の昇温速度は２０℃／ｓｅｃ以上に設定すれ
ばよく、１５０℃／ｓｅｃ以上に設定することが望まし
い。また、上述の昇温期間Ｈ１の昇温速度は絶縁性薄膜
中に含まれている水分が突沸しないように設定する必要
があり、例えば２０℃／ｓｅｃ以下に設定すればよい。
【００５２】強電界ドリフト層６を形成した後は、金属
材料（例えば、金）からなる表面電極７を蒸着法などに
よって形成することにより、図３（ｄ）に示す構造の電
界放射型電子源１０が得られる。なお、本実施形態で
は、表面電極７を蒸着法により形成しているが、表面電
極７の形成方法は蒸着法に限定されるものではなく、例
えばスパッタ法を用いてもよい。
【００５３】ところで、上述の絶縁薄膜（シリコン酸化
膜５２，６４）を形成するにあたっては、まず半導体結
晶（多孔質多結晶シリコン層４に含まれる多数のグレイ
ンおよび多数のシリコン微結晶）の表面に電気化学的な
方法で基礎となる絶縁性薄膜を形成していることによっ
て、半導体結晶のサイズがナノメータオーダのシリコン
微結晶（半導体微結晶）のように小さな半導体結晶であ
っても、シリコン微結晶を破壊することなく絶縁性薄膜
を形成することができ、しかも、絶縁性薄膜に含まれて
いる水分が突沸しないで除去されるように設定した第１
の設定温度および昇温速度で第１の熱処理を行い、その
後、第１の設定温度よりも高く絶縁性薄膜の構造緩和が
起こるように設定した第２の設定温度で第２の熱処理を
行うことにより所望の絶縁薄膜（シリコン酸化膜５２，
６４）を得ていることによって、絶縁性薄膜中の水分の
突沸による絶縁薄膜の絶縁耐圧の低下を防止しながら絶
縁薄膜に含まれる水分を電気化学的な方法のみで形成し
た絶縁薄膜に比べて十分に少なくすることができるとと
もに、構造緩和により電気的特性に悪影響を与える欠陥
や歪などが緩和されるから、絶縁耐圧が高く長寿命化を
図った絶縁薄膜を形成することができる。
【００５４】したがって、上述の製造方法により形成し
た電界放射型電子源１０では、強電界ドリフト層６にお
けるシリコン酸化膜５２，６４を急速熱酸化法のみで形
成した場合に比べて、シリコン微結晶６３を破壊するこ
となくシリコン酸化膜５２，６４が形成されるので、電
子放出効率、絶縁耐圧、寿命などを向上させることがで
きる。また、強電界ドリフト層６におけるシリコン酸化
膜５２，６４を電気化学的な方法のみで形成した場合に
比べて、シリコン酸化膜５２，６４中の水分および歪を
低減することができ、絶縁耐圧および寿命が向上する。
【００５５】ところで、上述の製造方法では、第１の設
定温度Ｔ１が６００℃以下に設定されているので、半導
体結晶（グレインおよびシリコン微結晶）が石英ガラス
基板に比べて安価で耐熱温度の低いガラス基板の表面側
に形成されているような場合でも、第１の熱処理の熱処
理時間Ｈ２を比較的長くすることができ、第１の熱処理
後の残留水分をより少なくすることができる。また、第
２の設定温度Ｔ２が９００℃〜１２００℃の温度範囲で
設定されているので、絶縁薄膜（シリコン酸化膜５２，
６４）中の残留水分を第１の熱処理後の絶縁性薄膜より
もさらに低減することができる。しかも、第２の熱処理
を急速熱処理法により行うので、第２の設定温度Ｔ２ま
で短時間で昇温することができ、シリコン微結晶に発生
するダメージを低減することができる。
【００５６】また、第１の熱処理が酸化種を含む雰囲気
中で行われているので、絶縁性薄膜中の水分の脱離によ
って生じた欠陥などを補償することが期待できる。ま
た、絶縁性薄膜中の水分を脱離させるのに、熱エネルギ
だけでなく、酸素との結合エネルギ、反応エネルギをも
利用することになるから、第１の熱処理後の残留水分が
より少なくなることを期待できる。さらに、第２の熱処
理が酸化種を含む雰囲気中で行われているので、第２の
熱処理によって絶縁性薄膜の表面側に薄い熱酸化膜が形
成され、絶縁薄膜の絶縁耐圧が向上する。なお、本実施
形態では、第１の熱処理後に第２の熱処理を行っている
が、第２の熱処理を行わずに、第１の熱処理だけを行う
ようにしても、従来に比べて絶縁耐圧および寿命を向上
させることができる。
【００５７】ここにおいて、第１の熱処理を真空中若し
くは不活性ガス雰囲気中で行うようにしてもよく、第１
の熱処理を真空中で行うようにすれば、第１の設定温度
Ｔ１を比較的低く設定することができ（要するに、第１
の熱処理を真空中で行うことによって、絶縁性薄膜に含
まれている水分が比較的低い温度で脱離するので、第１
の設定温度Ｔ１を比較的低く設定することができ）、第
１の熱処理を不活性ガス雰囲気中で行うようにすれば、
第１の熱処理を行うために真空装置を用いる必要がな
く、真空装置に比べて簡便な装置を用いることができ
て、第１の熱処理を行う装置におけるスループットを向
上させることができる。また、第２の熱処理を不活性ガ
ス雰囲気中若しくは窒化種を含む雰囲気中で行うように
してもよい。第２の熱処理を不活性ガス雰囲気中で行う
ようにすれば、第２の熱処理を行うために真空装置を用
いる必要がなく、真空装置に比べて簡便な装置を用いる
ことができて、前記第２の熱処理を行う装置におけるス
ループットを向上させることができる。しかも、第２の
熱処理によって絶縁性薄膜の膜厚が変化しないから、絶
縁薄膜の膜厚を電気化学的な方法の条件のみで制御する
ことが可能になり、絶縁薄膜の膜厚制御性が向上する。
一方、第２の熱処理を窒化種を含む雰囲気中で行うよう
にすれば、第２の熱処理によって絶縁性薄膜の表面側に
薄い酸窒化膜が形成され、絶縁薄膜の絶縁耐圧が向上す
るとともに、絶縁薄膜中の欠陥密度の低減による電気的
特性の向上を期待できる。
【００５８】ところで、上述の絶縁薄膜を形成するにあ
たっては、半導体結晶の表面へ電気化学的に絶縁性薄膜
を形成する薄膜形成装置と、絶縁性薄膜に含まれている
水分が突沸しないで除去されるように設定した第１の設
定温度および昇温速度で第１の熱処理を行う第１の熱処
理装置と、第１の設定温度よりも高く絶縁性薄膜の構造
緩和が起こるように設定した第２の設定温度で第２の熱
処理を行うことにより所望の絶縁薄膜を得る第２の熱処
理装置とを備えた絶縁薄膜の形成装置を用いればよい。
ここに、薄膜形成装置は、図示していないが、規定の電
解液（例えば、硫酸、硝酸、王水などの酸）を入れた処
理槽と、処理槽内の電解液に浸漬された白金電極からな
る陰極と、陽極と陰極との間に陽極を高電位側として通
電する通電手段としての電源（例えば、定電圧源）とを
備えており、絶縁性薄膜を形成する対象となる半導体結
晶を有する被処理物を処理槽内の電解液に浸漬し被処理
物の裏面側に予め設けられている電極（本実施形態で
は、下部電極１２）を陽極として利用するようになって
いる。
【００５９】また、第１の熱処理装置は、ランプアニー
ル装置であって、図２に示すように、第１の熱処理を行
うチャンバ４１内にセットされた被処理物Ｃ（本実施形
態では、下部電極１２の主表面側にグレイン５１および
シリコン微結晶６３および絶縁性薄膜を含む被処理層
６’が形成されている）における基板温度（本実施形態
では、下部電極１２の温度）を検出する温度検出手段と
しての放射温度計４２と、放射温度計４２による検出温
度があらかじめ設定された設定温度（第１の設定温度Ｔ
１）に略等しくなるようにハロゲンランプからなるラン
プ（図示せず）の出力を制御する制御手段４４とを備え
ている。したがって、第１の熱処理装置を第２の熱処理
装置に兼用することができ、第１の熱処理と第２の熱処
理とを同一チャンバ４１内で連続的に行うことが可能に
なる。また、第１の熱処理装置は、チャンバ４１の排気
側に設けられ被処理物Ｃの絶縁性薄膜に起因した水分を
検出する水分検出手段４３を設けてあり、制御手段４４
が、水分検出手段４３により検出された水分量が規定量
よりも少なくなると第１の熱処理を終了させるようにす
れば、第１の熱処理の熱処理時間Ｈ２に過不足が生じる
のを防ぐことができるとともに、絶縁薄膜の電気的特性
の再現性を高めることができる。なお、水分検出手段と
しては、例えば、四重極質量分析計（Quadrupole Mass
Spectrometer）を用いることができ、水分検出手段４
３をチャンバ４１の排気側に設けていることによって、
絶縁性薄膜に起因した水分を比較的容易に検出すること
ができる。
【００６０】しかして、上述の絶縁薄膜の形成装置を用
いれば、絶縁耐圧が高く長寿命化を図った絶縁薄膜を再
現性良く形成することができる。なお、第１の熱処理装
置と第２の熱処理装置とを共用することによって第１の
熱処理と第２の熱処理とを連続的に行うことができると
いう利点がある。
【００６１】ところで、本実施形態では、強電界ドリフ
ト層６が上述のグレイン５１およびシリコン微結晶６３
を含んでいるが、グレイン５１を含んでいない構成を採
用してもよい。また、本実施形態では、上述の絶縁性薄
膜をシリコン酸化膜としているが、シリコン酸化膜の代
わりにシリコン窒化膜を形成してもよい。また、半導体
結晶の材料としてシリコンを採用しているが、シリコン
以外の半導体材料を採用してもよい。
【００６２】また、上述の強電界ドリフト層６の代わり
に絶縁層を採用して、下部電極と、表面電極と、下部電
極と表面電極との間に介在する絶縁層とを備えた電界放
射型電子源を構成し、上記絶縁層を上述の絶縁薄膜の形
成方法により形成するようにしてもよく、このような電
界放射型電子源では、従来のＭＩＭ型の電界放射型電子
源に比べて絶縁耐圧および寿命を向上させることができ
る。
【００６３】（実施形態２）本実施形態では、シリコン
酸化膜からなる絶縁薄膜を有するＭＯＳＦＥＴについて
例示する。
【００６４】本実施形態のＭＯＳＦＥＴの基本構成は周
知のＭＯＳＦＥＴと同様であって、図６に示すように、
基板としての単結晶のシリコン基板３０の主表面側にド
レイン領域３１とソース領域３２とが離間して形成され
ており、シリコン基板３０におけるドレイン領域３１と
ソース領域３２との間の部位上にゲート絶縁層３３を介
してゲート電極３４が形成されている。また、ドレイン
領域３１上にはドレイン電極３５が形成され、ソース領
域３２上にはソース電極３６が形成されている。また、
シリコン基板３０の主表面側にはフィールド酸化膜３７
が形成されており、各電極３４〜３６はフィールド酸化
膜３７により絶縁分離されている。
【００６５】ところで、本実施形態におけるＭＯＳＦＥ
Ｔは、ゲート絶縁層３４が実施形態１における強電界ド
リフト層６と同様の構成を有している点に特徴がある。
すなわち、本実施形態におけるゲート絶縁層３４は、実
施形態１で説明した絶縁薄膜の形成方法によって形成さ
れている。
【００６６】しかして、本実施形態では、ゲート絶縁層
３４の薄膜化を図りながらも従来の熱酸化膜からなるゲ
ート絶縁膜を利用したＭＯＳＦＥＴに比べて長寿命化を
図ることができる。
【００６７】なお、本実施形態では、基板としてシリコ
ン基板を用いているが、基板はシリコン基板に限定され
るものではなく、例えば、厚み方向の中間に埋込酸化膜
が形成された所謂ＳＯＩ基板を用いてもよい。また、シ
リコン基板の主表面を実施形態１と同様に電気化学的に
酸化してシリコン酸化膜からなる絶縁薄膜を形成した
後、実施形態１と同様の第１の熱処理および第２の熱処
理を行うことによってゲート絶縁層３４を形成してもよ
く、このようにしてゲート絶縁層３４を形成したＭＯＳ
ＦＥＴでは、熱酸化膜からなるゲート絶縁膜を利用した
ＭＯＳＦＥＴに比べて、ゲート絶縁層３４の膜厚制御が
容易になるとともに、製造工程における高温処理時間を
短縮できるので他の部分に与えるダメージを低減でき、
ゲート絶縁層３４の薄膜化を図りながらも従来の熱酸化
膜からなるゲート絶縁膜を利用したＭＯＳＦＥＴに比べ
て長寿命化を図ることができる。
【００６８】
【発明の効果】請求項１の発明は、半導体結晶の表面に
電気化学的な方法で基礎となる絶縁性薄膜を形成した
後、絶縁性薄膜に含まれている水分が突沸しないで除去
されるように設定した第１の設定温度および昇温速度で
第１の熱処理を行い、その後、第１の設定温度よりも高
く絶縁性薄膜の構造緩和が起こるように設定した第２の
設定温度で第２の熱処理を行うことにより所望の絶縁薄
膜を得るので、半導体結晶の表面に電気化学的な方法で
基礎となる絶縁性薄膜を形成していることによって、半
導体結晶のサイズがナノメータオーダの半導体微結晶の
ように小さな半導体結晶である場合でも半導体結晶を破
壊することなく絶縁性薄膜を形成することができ、しか
も、絶縁性薄膜に含まれている水分が突沸しないで除去
されるように設定した第１の設定温度および昇温速度で
第１の熱処理を行い、その後、第１の設定温度よりも高
く絶縁性薄膜の構造緩和が起こるように設定した第２の
設定温度で第２の熱処理を行うことにより所望の絶縁薄
膜を得ていることによって、絶縁性薄膜中の水分の突沸
による絶縁薄膜の絶縁耐圧の低下を防止しながら絶縁薄
膜に含まれる水分を電気化学的な方法のみで形成した絶
縁薄膜に比べて十分に少なくすることができるととも
に、構造緩和により電気的特性に悪影響を与える欠陥や
歪などが緩和されるから、絶縁耐圧が高く長寿命化を図
った絶縁薄膜を形成することができるという効果があ
る。
【００６９】請求項２の発明は、請求項１の発明におい
て、前記半導体結晶がシリコン結晶であって、前記第１
の設定温度が６００℃以下に設定されているので、前記
半導体結晶が石英ガラス基板に比べて安価で耐熱温度の
低いガラス基板の表面側に形成されているような場合
に、前記第１の熱処理の熱処理時間を比較的長くするこ
とができ、前記第１の熱処理後の残留水分をより少なく
することができるという効果がある。
【００７０】請求項３の発明は、請求項１または請求項
２の発明において、前記半導体結晶がシリコン結晶であ
って、前記第２の設定温度が９００℃から１２００℃の
温度範囲で設定されているので、前記絶縁薄膜中の残留
水分を前記第１の熱処理後の絶縁性薄膜よりもさらに低
減することができるという効果がある。
【００７１】請求項４の発明は、請求項１ないし請求項
３の発明において、前記第２の熱処理は、急速熱処理法
により行うので、前記第２の設定温度まで短時間で昇温
することができ、前記半導体結晶のサイズがナノメータ
オーダの半導体微結晶のように小さな半導体結晶である
場合に半導体結晶に発生するダメージを低減することが
できるという効果がある。
【００７２】請求項５の発明は、請求項１ないし請求項
４の発明において、前記第１の熱処理は、真空中で行う
ので、前記第１の設定温度を比較的低く設定することが
できる。要するに、前記第１の熱処理を真空中で行うこ
とによって、前記絶縁性薄膜に含まれている水分が比較
的低い温度で脱離するので、前記第１の設定温度を比較
的低く設定することができるという効果がある。
【００７３】請求項６の発明は、請求項１ないし請求項
４の発明において、前記第１の熱処理は、不活性ガス雰
囲気中で行うので、前記第１の熱処理を行うために真空
装置を用いる必要がなく、真空装置に比べて簡便な装置
を用いることができて、前記第１の熱処理を行う装置に
おけるスループットを向上させることができるという効
果がある。
【００７４】請求項７の発明は、請求項１ないし請求項
４の発明において、前記絶縁性薄膜が酸化膜であって、
前記第１の熱処理は、酸化種を含む雰囲気中で行うの
で、前記絶縁性薄膜中の水分の脱離によって生じた欠陥
などを補償することが期待できるという効果がある。ま
た、前記絶縁性薄膜中の水分を脱離させるのに、熱エネ
ルギだけでなく、酸素との結合エネルギ、反応エネルギ
をも利用することになるから、前記第１の熱処理後の残
留水分がより少なくなることを期待できる。
【００７５】請求項８の発明は、請求項１ないし請求項
７の発明において、前記第２の熱処理は、不活性ガス雰
囲気中で行うので、前記第２の熱処理を行うために真空
装置を用いる必要がなく、真空装置に比べて簡便な装置
を用いることができて、前記第２の熱処理を行う装置に
おけるスループットを向上させることができるという効
果がある。また、前記第２の熱処理によって前記絶縁性
薄膜の膜厚が変化しないから、前記絶縁薄膜の膜厚を電
気化学的な方法の条件のみで制御することが可能にな
り、前記絶縁薄膜の膜厚制御性が向上する。
【００７６】請求項９の発明は、請求項１ないし請求項
７の発明において、前記第２の熱処理は、酸化種を含む
雰囲気中で行うので、前記第２の熱処理によって前記絶
縁性薄膜の表面側に薄い熱酸化膜が形成され、前記絶縁
薄膜の絶縁耐圧が向上するという効果がある。
【００７７】請求項１０の発明は、請求項１ないし請求
項７の発明において、前記絶縁性薄膜が酸化膜であっ
て、前記第２の熱処理は、窒化種を含む雰囲気中で行う
ので、前記第２の熱処理によって前記絶縁性薄膜の表面
側に薄い酸窒化膜が形成され、前記絶縁薄膜の絶縁耐圧
が向上するとともに、前記絶縁薄膜中の欠陥密度の低減
による電気的特性の向上を期待できるという効果があ
る。
【００７８】請求項１１の発明は、半導体結晶の表面に
電気化学的な方法で基礎となる絶縁性薄膜を形成した
後、絶縁性薄膜に含まれている水分が突沸しないで除去
されるように設定した設定温度および昇温速度で熱処理
を行うことにより所望の絶縁薄膜を得るので、半導体結
晶の表面に電気化学的な方法で基礎となる絶縁性薄膜を
形成していることによって、半導体結晶のサイズがナノ
メータオーダの半導体微結晶のように小さな半導体結晶
である場合でも半導体結晶を破壊することなく絶縁性薄
膜を形成することができ、しかも、絶縁性薄膜に含まれ
ている水分が突沸しないで除去されるように設定した設
定温度で熱処理を行うことにより所望の絶縁薄膜を得て
いることによって、絶縁性薄膜中の水分の突沸による絶
縁薄膜の絶縁耐圧の低下を防止しながら絶縁薄膜に含ま
れる水分を電気化学的な方法のみで形成した絶縁薄膜に
比べて十分に少なくすることができ、絶縁耐圧が高く長
寿命化を図った絶縁薄膜を形成することができるという
効果がある。
【００７９】請求項１２の発明は、請求項１１の発明に
おいて、前記半導体結晶がシリコン結晶であって、前記
設定温度が６００℃以下に設定されているので、前記設
定温度が６００℃以下に設定されているので、前記半導
体結晶が石英ガラス基板に比べて安価で耐熱温度の低い
ガラス基板の表面側に形成されているような場合に、前
記熱処理の熱処理時間を比較的長くすることができ、前
記熱処理後の残留水分をより少なくすることができると
いう効果がある。
【００８０】請求項１３の発明は、請求項１１または請
求項１２の発明において、前記絶縁性薄膜が酸化膜であ
って、前記熱処理は、酸化種を含む雰囲気中で行うの
で、前記絶縁性薄膜中の水分の脱離によって生じた欠陥
などを補償することが期待できる。また、前記絶縁性薄
膜中の水分を脱離させるのに、熱エネルギだけでなく、
酸素との結合エネルギ、反応エネルギをも利用すること
になるから、前記熱処理後の残留水分がより少なくなる
ことを期待できるという効果がある。
【００８１】請求項１４の発明は、半導体結晶の表面へ
電気化学的に絶縁性薄膜を形成する薄膜形成装置と、絶
縁性薄膜に含まれている水分が突沸しないで除去される
ように設定した第１の設定温度および設定温度で第１の
熱処理を行う第１の熱処理装置と、第１の設定温度より
も高く絶縁性薄膜の構造緩和が起こるように設定した第
２の設定温度で第２の熱処理を行うことにより所望の絶
縁薄膜を得る第２の熱処理装置とを備え、第１の熱処理
装置は、絶縁性薄膜に起因した水分を検出する水分検出
手段と、水分検出手段により検出された水分量が規定量
よりも少なくなると第１の熱処理を終了させる制御手段
とを備えるものであり、絶縁耐圧が高く長寿命化を図っ
た絶縁薄膜を再現性良く形成することができるという効
果がある。
【００８２】請求項１５の発明は、請求項１４の発明に
おいて、前記水分検出手段は、前記第１の熱処理を行う
チャンバの排気側に設けられているので、前記絶縁性薄
膜に起因した水分を比較的容易に検出することができる
という効果がある。
【００８３】請求項１６の発明は、半導体結晶の表面へ
電気化学的に絶縁性薄膜を形成する薄膜形成装置と、絶
縁性薄膜に含まれている水分が突沸しないで除去される
ように設定した設定温度および昇温速度で熱処理を行う
熱処理装置とを備え、熱処理装置は、絶縁性薄膜に起因
した水分を検出する水分検出手段と、水分検出手段によ
り検出された水分量が規定量よりも少なくなると熱処理
を終了させる制御手段とを備えるものであり、絶縁耐圧
が高く長寿命化を図った絶縁薄膜を再現性良く形成する
ことができるという効果がある。
【００８４】請求項１７の発明は、請求項１６の発明に
おいて、前記水分検出手段は、前記熱処理を行うチャン
バの排気側に設けられているので、前記絶縁性薄膜に起
因した水分を比較的容易に検出することができるという
効果がある。
【００８５】請求項１８の発明は、下部電極と、下部電
極の一表面側に形成された強電界ドリフト層と、強電界
ドリフト層上に形成された表面電極とを備え、強電界ド
リフト層がナノメータオーダの多数の半導体微結晶と各
半導体微結晶それぞれの表面に形成され半導体微結晶の
結晶粒径よりも小さな膜厚の多数の絶縁膜とを有し、表
面電極と下部電極との間に電圧を印加することにより下
部電極から注入された電子が強電界ドリフト層をドリフ
トし表面電極を通して放出される電界放射型電子源であ
って、強電界ドリフト層における絶縁膜が、請求項１記
載の絶縁薄膜の形成方法により形成された絶縁薄膜から
なるものであり、従来に比べて絶縁耐圧および寿命を向
上させることができるという効果がある。
【００８６】請求項１９の発明は、請求項１８の発明に
おいて、前記半導体微結晶は、シリコン微結晶からなる
ので、前記第１の設定温度および前記第２の設定温度を
比較的高く設定することが可能であって絶縁薄膜中の残
留水分をより少なくすることができるという効果があ
る。
【００８７】請求項２０の発明は、下部電極と、表面電
極と、下部電極と表面電極との間に介在する絶縁層とを
備えた電界放射型電子源であって、前記絶縁層が、請求
項１記載の絶縁薄膜の形成方法により形成された絶縁薄
膜からなるものであり、従来のＭＩＭ型の電界放射型電
子源に比べて絶縁耐圧および寿命を向上させることがで
きるという効果がある。
【００８８】請求項２１の発明は、基板の主表面側にお
いてドレイン領域とソース領域とが離間して形成され、
前記基板におけるドレイン領域とソース領域との間の部
位の主表面側にゲート絶縁層を介してゲート電極が形成
されたＭＯＳＦＥＴであって、前記ゲート絶縁層は、ナ
ノメータオーダの多数の半導体微結晶と各半導体微結晶
それぞれの表面に形成され半導体微結晶の結晶粒径より
も小さな膜厚の多数の絶縁膜とを有し、前記絶縁膜が、
請求項１記載の絶縁薄膜の形成方法により形成された絶
縁薄膜からなるものであり、ゲート絶縁層の薄膜化を図
りながらも従来の熱酸化膜からなるゲート絶縁膜を利用
したＭＯＳＦＥＴに比べて長寿命化を図ることができる
という効果がある。
【００８９】請求項２２の発明は、基板の主表面側にお
いてドレイン領域とソース領域とが離間して形成され、
前記基板におけるドレイン領域とソース領域との間の部
位の主表面側にゲート絶縁層を介してゲート電極が形成
されたＭＯＳＦＥＴであって、前記ゲート絶縁層は、請
求項１記載の絶縁薄膜の形成方法により形成された絶縁
薄膜からなるものであり、従来の熱酸化膜からなるゲー
ト絶縁膜を利用したＭＯＳＦＥＴに比べてゲート絶縁層
の膜厚制御が容易になるとともに、高温処理時間を短縮
できるので他の部分に与えるダメージを低減でき、ゲー
ト絶縁層の薄膜化を図りながらも従来の熱酸化膜からな
るゲート絶縁膜を利用したＭＯＳＦＥＴに比べて長寿命
化を図ることができるという効果がある。
【図面の簡単な説明】
【図１】実施形態１における絶縁薄膜の形成方法の説明
図である。
【図２】同上における絶縁薄膜の形成に利用する熱処理
装置の概略構成図である。
【図３】同上における電界放射型電子源の製造方法を説
明するための主要工程断面図である。
【図４】同上における電界放射型電子源の概略断面図で
ある。
【図５】同上における電界放射型電子源の動作説明図で
ある。
【図６】実施形態２におけるＭＯＳＦＥＴの概略断面図
である。
【図７】従来例を示す電界放射型電子源の動作説明図で
ある。
【図８】同上の動作説明図である。
【図９】他の従来例を示す電界放射型電子源の動作説明
図である。
フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 29/786 Ｈ０１Ｌ 29/78 ６１７Ｖ (72)発明者 相澤 浩一 大阪府門真市大字門真1048番地松下電工株 式会社内 (72)発明者 本多 由明 大阪府門真市大字門真1048番地松下電工株 式会社内 (72)発明者 渡部 祥文 大阪府門真市大字門真1048番地松下電工株 式会社内 (72)発明者 幡井 崇 大阪府門真市大字門真1048番地松下電工株 式会社内 (72)発明者 竹川 宜志 大阪府門真市大字門真1048番地松下電工株 式会社内 (72)発明者 馬場 徹 大阪府門真市大字門真1048番地松下電工株 式会社内 Ｆターム(参考） 5F058 BA01 BC02 BF55 BF56 BF71 BH03 BJ01 5F110 AA12 CC02 DD02 DD05 DD13 FF02 FF22 FF36 GG02 GG12 GG14 GG17 5F140 AA19 AC36 BA01 BA20 BD06 BE07 BE16 BE17 BE19 CB01

Claims (22)

    【特許請求の範囲】
  1. 【請求項１】 半導体結晶の表面に電気化学的な方法で
    基礎となる絶縁性薄膜を形成した後、絶縁性薄膜に含ま
    れている水分が突沸しないで除去されるように設定した
    第１の設定温度および昇温速度で第１の熱処理を行い、
    その後、第１の設定温度よりも高く絶縁性薄膜の構造緩
    和が起こるように設定した第２の設定温度で第２の熱処
    理を行うことにより所望の絶縁薄膜を得ることを特徴と
    する絶縁薄膜の形成方法。
  2. 【請求項２】 前記半導体結晶がシリコン結晶であっ
    て、前記第１の設定温度が６００℃以下に設定されてな
    ることを特徴とする請求項１記載の絶縁薄膜の形成方
    法。
  3. 【請求項３】 前記半導体結晶がシリコン結晶であっ
    て、前記第２の設定温度が９００℃から１２００℃の温
    度範囲で設定されてなることを特徴とする請求項１また
    は請求項２記載の絶縁薄膜の形成方法。
  4. 【請求項４】 前記第２の熱処理は、急速熱処理法によ
    り行うことを特徴とする請求項１記載の絶縁薄膜の形成
    方法。
  5. 【請求項５】 前記第１の熱処理は、真空中で行うこと
    を特徴とする請求項１ないし請求項４のいずれかに記載
    の絶縁薄膜の形成方法。
  6. 【請求項６】 前記第１の熱処理は、不活性ガス雰囲気
    中で行うことを特徴とする請求項１ないし請求項４のい
    ずれかに記載の絶縁薄膜の形成方法。
  7. 【請求項７】 前記絶縁性薄膜が酸化膜であって、前記
    第１の熱処理は、酸化種を含む雰囲気中で行うことを特
    徴とする請求項１ないし請求項４のいずれかに記載の絶
    縁薄膜の形成方法。
  8. 【請求項８】 前記第２の熱処理は、不活性ガス雰囲気
    中で行うことを特徴とする請求項１ないし請求項７のい
    ずれかに記載の絶縁薄膜の形成方法。
  9. 【請求項９】 前記第２の熱処理は、酸化種を含む雰囲
    気中で行うことを特徴とする請求項１ないし請求項７の
    いずれかに記載の絶縁薄膜の形成方法。
  10. 【請求項１０】 前記絶縁性薄膜が酸化膜であって、前
    記第２の熱処理は、窒化種を含む雰囲気中で行うことを
    特徴とする請求項１ないし請求項７のいずれかに記載の
    絶縁薄膜の形成方法。
  11. 【請求項１１】 半導体結晶の表面に電気化学的な方法
    で基礎となる絶縁性薄膜を形成した後、絶縁性薄膜に含
    まれている水分が突沸しないで除去されるように設定し
    た設定温度および昇温速度で熱処理を行うことにより所
    望の絶縁薄膜を得ることを特徴とする絶縁薄膜の形成方
    法。
  12. 【請求項１２】 前記半導体結晶がシリコン結晶であっ
    て、前記設定温度が６００℃以下に設定されてなること
    を特徴とする請求項１１記載の絶縁薄膜の形成方法。
  13. 【請求項１３】 前記絶縁性薄膜が酸化膜であって、前
    記熱処理は、酸化種を含む雰囲気中で行うことを特徴と
    する請求項１１または請求項１２記載の絶縁薄膜の形成
    方法。
  14. 【請求項１４】 半導体結晶の表面へ電気化学的に絶縁
    性薄膜を形成する薄膜形成装置と、絶縁性薄膜に含まれ
    ている水分が突沸しないで除去されるように設定した第
    １の設定温度および昇温速度で第１の熱処理を行う第１
    の熱処理装置と、第１の設定温度よりも高く絶縁性薄膜
    の構造緩和が起こるように設定した第２の設定温度で第
    ２の熱処理を行うことにより所望の絶縁薄膜を得る第２
    の熱処理装置とを備え、第１の熱処理装置は、絶縁性薄
    膜に起因した水分を検出する水分検出手段と、水分検出
    手段により検出された水分量が規定量よりも少なくなる
    と第１の熱処理を終了させる制御手段とを備えることを
    特徴とする絶縁薄膜の形成装置。
  15. 【請求項１５】 前記水分検出手段は、前記第１の熱処
    理を行うチャンバの排気側に設けられてなることを特徴
    とする請求項１４記載の絶縁薄膜の形成装置。
  16. 【請求項１６】 半導体結晶の表面へ電気化学的に絶縁
    性薄膜を形成する薄膜形成装置と、絶縁性薄膜に含まれ
    ている水分が突沸しないで除去されるように設定した設
    定温度および昇温速度で熱処理を行う熱処理装置とを備
    え、熱処理装置は、絶縁性薄膜に起因した水分を検出す
    る水分検出手段と、水分検出手段により検出された水分
    量が規定量よりも少なくなると熱処理を終了させる制御
    手段とを備えることを特徴とする絶縁薄膜の形成装置。
  17. 【請求項１７】 前記水分検出手段は、前記熱処理を行
    うチャンバの排気側に設けられてなることを特徴とする
    請求項１６記載の絶縁薄膜の形成装置。
  18. 【請求項１８】 下部電極と、下部電極の一表面側に形
    成された強電界ドリフト層と、強電界ドリフト層上に形
    成された表面電極とを備え、強電界ドリフト層がナノメ
    ータオーダの多数の半導体微結晶と各半導体微結晶それ
    ぞれの表面に形成され半導体微結晶の結晶粒径よりも小
    さな膜厚の多数の絶縁膜とを有し、表面電極と下部電極
    との間に電圧を印加することにより下部電極から注入さ
    れた電子が強電界ドリフト層をドリフトし表面電極を通
    して放出される電界放射型電子源であって、強電界ドリ
    フト層における絶縁膜が、請求項１記載の絶縁薄膜の形
    成方法により形成された絶縁薄膜からなることを特徴と
    する電界放射型電子源。
  19. 【請求項１９】 前記半導体微結晶は、シリコン微結晶
    からなることを特徴とする請求項１８記載の電界放射型
    電子源。
  20. 【請求項２０】 下部電極と、表面電極と、下部電極と
    表面電極との間に介在する絶縁層とを備えた電界放射型
    電子源であって、前記絶縁層が、請求項１記載の絶縁薄
    膜の形成方法により形成された絶縁薄膜からなることを
    特徴とする電界放射型電子源。
  21. 【請求項２１】 基板の主表面側においてドレイン領域
    とソース領域とが離間して形成され、前記基板における
    ドレイン領域とソース領域との間の部位の主表面側にゲ
    ート絶縁層を介してゲート電極が形成されたＭＯＳＦＥ
    Ｔであって、前記ゲート絶縁層は、ナノメータオーダの
    多数の半導体微結晶と各半導体微結晶それぞれの表面に
    形成され半導体微結晶の結晶粒径よりも小さな膜厚の多
    数の絶縁膜とを有し、前記絶縁膜が、請求項１記載の絶
    縁薄膜の形成方法により形成された絶縁薄膜からなるこ
    とを特徴とするＭＯＳＦＥＴ。
  22. 【請求項２２】 基板の主表面側においてドレイン領域
    とソース領域とが離間して形成され、前記基板における
    ドレイン領域とソース領域との間の部位の主表面側にゲ
    ート絶縁層を介してゲート電極が形成されたＭＯＳＦＥ
    Ｔであって、前記ゲート絶縁層は、請求項１記載の絶縁
    薄膜の形成方法により形成された絶縁薄膜からなること
    を特徴とするＭＯＳＦＥＴ。
JP2001329908A 2001-04-24 2001-10-26 絶縁薄膜の形成方法、絶縁薄膜の形成装置、電界放射型電子源およびｍｏｓｆｅｔ Expired - Fee Related JP3969057B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2001329908A JP3969057B2 (ja) 2001-10-26 2001-10-26 絶縁薄膜の形成方法、絶縁薄膜の形成装置、電界放射型電子源およびｍｏｓｆｅｔ
KR1020027016571A KR100549236B1 (ko) 2001-04-24 2002-04-24 전계방사형 전자원 및 그의 제조방법
EP02722726A EP1320116A1 (en) 2001-04-24 2002-04-24 Field emission electron source and production method thereof
US10/258,601 US6844664B2 (en) 2001-04-24 2002-04-24 Field emission electron source and production method thereof
CNB028013786A CN100399487C (zh) 2001-04-24 2002-04-24 场致发射型电子源及其制法
PCT/JP2002/004054 WO2002089166A1 (fr) 2001-04-24 2002-04-24 Source d'electrons a emission de champ et son procede de production

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001329908A JP3969057B2 (ja) 2001-10-26 2001-10-26 絶縁薄膜の形成方法、絶縁薄膜の形成装置、電界放射型電子源およびｍｏｓｆｅｔ

Publications (2)

Publication Number Publication Date
JP2003133309A true JP2003133309A (ja) 2003-05-09
JP3969057B2 JP3969057B2 (ja) 2007-08-29

Family

ID=19145723

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001329908A Expired - Fee Related JP3969057B2 (ja) 2001-04-24 2001-10-26 絶縁薄膜の形成方法、絶縁薄膜の形成装置、電界放射型電子源およびｍｏｓｆｅｔ

Country Status (1)

Country Link
JP (1) JP3969057B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005093808A1 (ja) * 2004-03-26 2005-10-06 Hikaru Kobayashi 酸化膜の形成方法、半導体装置、半導体装置の製造方法および半導体装置の製造装置、ＳｉＣ基板の酸化方法とそれを用いたＳｉＣ－ＭＯＳ型半導体装置およびそれを用いたＳｉＣ－ＭＯＳ型集積回路、並びにＳｉＣ－ＭＯＳ型半導体装置およびＳｉＣ－ＭＯＳ型集積回路の製造装置
JP2005311352A (ja) * 2004-03-26 2005-11-04 Japan Science & Technology Agency 酸化膜の形成方法、半導体装置、半導体装置の製造方法および半導体装置の製造装置、ＳｉＣ基板の酸化方法とそれを用いたＳｉＣ−ＭＯＳ型半導体装置およびそれを用いたＳｉＣ−ＭＯＳ型集積回路、並びにＳｉＣ−ＭＯＳ型半導体装置およびＳｉＣ−ＭＯＳ型集積回路の製造装置
US8785240B2 (en) 2007-04-09 2014-07-22 Canon Kabushiki Kaisha Light-emitting apparatus and production method thereof
JP2016058500A (ja) * 2014-09-08 2016-04-21 国立大学法人東北大学 半導体素子の形成方法
JP2017108162A (ja) * 2010-05-21 2017-06-15 株式会社半導体エネルギー研究所 半導体装置の作製方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005093808A1 (ja) * 2004-03-26 2005-10-06 Hikaru Kobayashi 酸化膜の形成方法、半導体装置、半導体装置の製造方法および半導体装置の製造装置、ＳｉＣ基板の酸化方法とそれを用いたＳｉＣ－ＭＯＳ型半導体装置およびそれを用いたＳｉＣ－ＭＯＳ型集積回路、並びにＳｉＣ－ＭＯＳ型半導体装置およびＳｉＣ－ＭＯＳ型集積回路の製造装置
JP2005311352A (ja) * 2004-03-26 2005-11-04 Japan Science & Technology Agency 酸化膜の形成方法、半導体装置、半導体装置の製造方法および半導体装置の製造装置、ＳｉＣ基板の酸化方法とそれを用いたＳｉＣ−ＭＯＳ型半導体装置およびそれを用いたＳｉＣ−ＭＯＳ型集積回路、並びにＳｉＣ−ＭＯＳ型半導体装置およびＳｉＣ−ＭＯＳ型集積回路の製造装置
JP4567503B2 (ja) * 2004-03-26 2010-10-20 独立行政法人科学技術振興機構 酸化膜の形成方法、半導体装置、半導体装置の製造方法、ＳｉＣ基板の酸化方法とそれを用いたＳｉＣ−ＭＯＳ型半導体装置およびそれを用いたＳｉＣ−ＭＯＳ型集積回路
US8785240B2 (en) 2007-04-09 2014-07-22 Canon Kabushiki Kaisha Light-emitting apparatus and production method thereof
JP2017108162A (ja) * 2010-05-21 2017-06-15 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2016058500A (ja) * 2014-09-08 2016-04-21 国立大学法人東北大学 半導体素子の形成方法

Also Published As

Publication number Publication date
JP3969057B2 (ja) 2007-08-29

Similar Documents

Publication Publication Date Title
WO2002089166A1 (fr) Source d'electrons a emission de champ et son procede de production
US6613658B2 (en) MIS field effect transistor and method of manufacturing the same
US7977254B2 (en) Method of forming a gate insulator in group III-V nitride semiconductor devices
JP4285684B2 (ja) 量子デバイスおよびその製造方法
US20030109114A1 (en) Method for forming insulative film, a semiconductor device and method for manufacturing the same
JP2003133309A (ja) 絶縁薄膜の形成方法、絶縁薄膜の形成装置、電界放射型電子源およびｍｏｓｆｅｔ
JP3809808B2 (ja) 電界放射型電子源の製造方法
JP3648603B2 (ja) 電界放射型電子源の製造方法
JP3591511B2 (ja) 電界放射型電子源の製造方法
JP3687520B2 (ja) 電界放射型電子源およびその製造方法
JP3508652B2 (ja) 電界放射型電子源およびその製造方法
JP3678193B2 (ja) 電界放射型電子源の製造方法
JP3508651B2 (ja) 電界放射型電子源およびその製造方法
JP2668459B2 (ja) 絶縁膜作製方法
JP2003229050A (ja) 電界放射型電子源の製造方法、電界放射型電子源
US7030013B2 (en) Method for fabricating semiconductor device using high dielectric material
JP3478206B2 (ja) 電界放射型電子源の製造方法
TW543209B (en) Field-emission type electron source and method of manufacturing the same
JP3478279B2 (ja) 電界放射型電子源の製造方法
JPH11162977A (ja) シリコン酸化膜の形成方法
Shih et al. Improvement in the electrical properties of thin gate oxides by chemical-assisted electron stressing followed by annealing (CAESA)
JP2004319771A (ja) 半導体装置の製造方法および半導体装置の界面安定化処理装置
JP2003016930A (ja) 電界放射型電子源の製造方法
Chatterjee et al. Effects of post metallization annealing on the electrical reliability of ultra-thin HfO/sub 2/films with MoN and WN gate electrodes
JP2002352705A (ja) 電界放射型電子源の製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060221

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060424

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070515

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070528

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100615

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100615

Year of fee payment: 3

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100615

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100615

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110615

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120615

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120615

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130615

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees