JP3678193B2 - 電界放射型電子源の製造方法 - Google Patents
電界放射型電子源の製造方法 Download PDFInfo
- Publication number
- JP3678193B2 JP3678193B2 JP2001361616A JP2001361616A JP3678193B2 JP 3678193 B2 JP3678193 B2 JP 3678193B2 JP 2001361616 A JP2001361616 A JP 2001361616A JP 2001361616 A JP2001361616 A JP 2001361616A JP 3678193 B2 JP3678193 B2 JP 3678193B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- lower electrode
- electric field
- current
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Cold Cathode And The Manufacture (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、電界放射により電子線を放射するようにした電界放射型電子源の製造方法に関するものである。
【０００２】
【従来の技術】
従来から、下部電極と、下部電極に対向する導電性薄膜よりなる表面電極と、下部電極と表面電極との間に介在する酸化した多孔質半導体層（多孔質シリコン層、多孔質多結晶シリコン層）よりなる強電界ドリフト層とを備えた電界放射型電子源が提案されている
この種の電界放射型電子源は、例えば、図１０に示すように導電性基板としてのｎ形シリコン基板１の主表面（一表面）側に酸化した多孔質多結晶シリコン層よりなる強電界ドリフト層６が形成され、強電界ドリフト層６上に金属薄膜（例えば、金薄膜）よりなる表面電極７が形成されている。また、ｎ形シリコン基板１の裏面にはオーミック電極２が形成されており、ｎ形シリコン基板１とオーミック電極２とで下部電極１２を構成している。なお、図１０に示す例では、ｎ形シリコン基板１と強電界ドリフト層６との間にノンドープの多結晶シリコン層３を介在させてあるが、多結晶シリコン層３を介在させずにｎ形シリコン基板１の主表面上に強電界ドリフト層６を形成した構成も提案されている。
【０００３】
図１０に示す構成の電界放射型電子源１０’から電子を放出させるには、表面電極７に対向配置されたコレクタ電極２１を設け、表面電極７とコレクタ電極２１との間を真空とした状態で、表面電極７が下部電極１２に対して高電位側となるように表面電極７と下部電極１２との間に直流電圧Ｖpsを印加するとともに、コレクタ電極２１が表面電極７に対して高電位側となるようにコレクタ電極２１と表面電極７との間に直流電圧Ｖｃを印加する。各直流電圧Ｖps，Ｖｃを適宜に設定すれば、下部電極１２から注入された電子が強電界ドリフト層６をドリフトし表面電極７を通して放出される（図１０中の一点鎖線は表面電極７を通して放出された電子ｅ-の流れを示す）。なお、表面電極７の厚さは１０〜１５ｎｍ程度に設定されている。
【０００４】
ところで、上述の電界放射型電子源１０’では、ｎ形シリコン基板１とオーミック電極２とで下部電極１２を構成しているが、図１１に示すように、例えばガラス基板よりなる絶縁性基板１１の一表面上に金属材料よりなる下部電極１２を形成した電界放射型電子源１０”も提案されている。ここに、上述の図１０に示した電界放射型電子源１０’と同様の構成要素には同一の符号を付して説明を省略する。
【０００５】
図１１に示す構成の電界放射型電子源１０”から電子を放出させるには、表面電極７に対向配置されたコレクタ電極２１を設け、表面電極７とコレクタ電極２１との間を真空とした状態で、表面電極７が下部電極１２に対して高電位側となるように表面電極７と下部電極１２との間に直流電圧Ｖpsを印加するとともに、コレクタ電極２１が表面電極７に対して高電位側となるようにコレクタ電極２１と表面電極７との間に直流電圧Ｖｃを印加する。各直流電圧Ｖps，Ｖｃを適宜に設定すれば、下部電極１２から注入された電子が強電界ドリフト層６をドリフトし表面電極７を通して放出される（図１１中の一点鎖線は表面電極７を通して放出された電子ｅ-の流れを示す）。なお、強電界ドリフト層６の表面に到達した電子はホットエレクトロンであると考えられ、表面電極７を容易にトンネルし真空中に放出される。
【０００６】
上述の各電界放射型電子源１０’，１０”では、表面電極７と下部電極１２との間に流れる電流をダイオード電流Ｉpsと呼び、コレクタ電極２１と表面電極７との間に流れる電流をエミッション電流（放出電子電流）Ｉｅと呼ぶことにすれば（図１０および図１１参照）、ダイオード電流Ｉpsに対するエミッション電流Ｉｅの比率（＝Ｉｅ／Ｉps）が大きいほど電子放出効率（＝（Ｉｅ／Ｉps）×１００〔％〕）が高くなる。なお、上述の電界放射型電子源１０’，１０”では、表面電極７と下部電極１２との間に印加する直流電圧Ｖpsを１０〜２０Ｖ程度の低電圧としても電子を放出させることができ、直流電圧Ｖpsが大きいほどエミッション電流Ｉeが大きくなる。
【０００７】
上述の電界放射型電子源１０’，１０”の製造プロセスにおいて強電界ドリフト層６を形成するにあたっては、下部電極１２上にノンドープの多結晶シリコン層を形成した後に、該多結晶シリコン層を陽極酸化処理にて多孔質化することで多孔質多結晶シリコン層を形成し、多孔質多結晶シリコン層を急速熱酸化法ないし電気化学的な方法によって酸化することにより形成されている。ここに、陽極酸化処理では、電解液中で下部電極１２を陽極として陽極と陰極との間に規定の電流密度の電流を流すことによって半導体層である多結晶シリコン層を多孔質化して多孔質多結晶シリコン層を形成している。
【０００８】
また、上述の図１０に示した電界放射型電子源１０’では、ｎ形シリコン基板１上に形成した半導体層である多結晶シリコン層を電解液を用いた陽極酸化処理にて多孔質化しているが、単結晶のｎ形シリコン基板を半導体層としてｎ形シリコン基板のうち表面側の部分を陽極酸化処理にて多孔質化してから酸化することでｎ形シリコン基板の表面側に強電界ドリフト層を形成した電界放射型電子源も提案されている。
【０００９】
ところで、上述の陽極酸化処理では、陽極と陰極との間に上記規定の電流密度の電流を所定時間だけ流すことによって半導体層の多孔質化を行っており、陽極と陰極との間の通電の開始時に陽極と陰極との間に流れる電流の電流密度が即時に上記規定の電流密度になるようにしている。
【００１０】
【発明が解決しようとする課題】
しかしながら、上述の製造プロセスを採用して製造した電界放射型電子源１０’，１０”では、工業的な利用を考えた場合に寿命が短いという不具合があった。ここにおいて、上述の電界放射型電子源１０’，１０”の寿命が短い原因としては、多結晶シリコン層を上述の陽極酸化処理にて多孔質化して形成した多孔質多結晶シリコン層の表面に多数の微細な孔による微細な凹凸が形成され、結果的に、強電界ドリフト層６の表面に微細な凹凸が形成されてしまい、強電界ドリフト層６にかかる電界の分布が面内で不均一になって、電界集中部で劣化が加速され寿命が短くなってしまうことが考えられる。
【００１１】
本発明は上記事由に鑑みて為されたものであり、その目的は、従来に比べて長寿命化が可能な電界放射型電子源の製造方法を提供することにある。
【００１２】
【課題を解決するための手段】
請求項１の発明は、下部電極と、下部電極の一表面側に形成された酸化若しくは窒化若しくは酸窒化した多孔質半導体層からなる強電界ドリフト層と、強電界ドリフト層上に形成された表面電極とを備え、表面電極と下部電極との間に電圧を印加することにより下部電極から注入された電子が強電界ドリフト層をドリフトし表面電極を通して放出される電界放射型電子源の製造方法であって、前記強電界ドリフト層の形成にあたっては、電解液中で下部電極を陽極として陽極と陰極との間に規定の電流密度の電流を流す陽極酸化処理にて下部電極の前記一表面側の半導体層を多孔質化して多孔質半導体層を形成する陽極酸化処理工程と、多孔質半導体層を酸化若しくは窒化若しくは酸窒化する工程とを備え、前記陽極酸化処理工程では、陽極と陰極との間に電流が流れるように通電を開始し前記電流の電流密度を前記規定の電流密度まで時間の経過とともに次第に増加させ、前記規定の電流密度を、前記規定の電流密度の電流密度まで増加させる時間よりも長い規定時間だけ維持して通電を終了することを特徴とし、前記陽極酸化処理工程では、陽極と陰極との間に電流が流れるように通電を開始し前記電流の電流密度を前記規定の電流密度まで時間の経過とともに次第に増加させ、前記規定の電流密度を、前記規定の電流密度の電流密度まで増加させる時間よりも長い規定時間だけ維持して通電を終了するので、前記陽極酸化処理工程にて形成される多孔質半導体層の最表面近傍での多孔度が低くなり前記陽極酸化処理工程による多孔質半導体層の表面の微細な凹凸の形成を抑制することができ、結果的に強電界ドリフト層の表面ラフネスが従来に比べて小さくなり、電子放出時に強電界ドリフト層の表面の微細な凹凸に起因した電界集中を防止することができるから、従来に比べて寿命の長い電界放射型電子源を提供することができる。
【００１３】
【発明の実施の形態】
本実施形態で説明する電界放射型電子源１０では、導電性基板として抵抗率が導体の抵抗率に比較的近い単結晶のｎ形シリコン基板（例えば、抵抗率が略０．０１Ωｃｍ〜０．０２Ωｃｍの（１００）基板）を用いている。
【００１４】
本実施形態の電界放射型電子源１０は、図３に示すように、導電性基板たるｎ形シリコン基板１の主表面側に酸化した多孔質多結晶シリコン層よりなる強電界ドリフト層６が形成され、強電界ドリフト層６上に表面電極７が形成され、ｎ形シリコン基板１の裏面にオーミック電極２が形成されている。なお、本実施形態では、ｎ形シリコン基板１とオーミック電極２とで下部電極１２を構成している。したがって、表面電極７は下部電極１２に対向しており、下部電極１２と表面電極７との間に強電界ドリフト層６が介在している。また、多孔質多結晶シリコン層が多孔質半導体層を構成している。
【００１５】
表面電極７の材料には仕事関数の小さな材料が採用され、表面電極７の厚さは１０ｎｍに設定されているが、この厚さは特に限定されるものではなく、強電界ドリフト層６を通ってきた電子がトンネルできる厚さであればよく、表面電極７の厚さは１０〜１５ｎｍ程度に設定すればよい。
【００１６】
図３に示す構成の電界放射型電子源１０から電子を放出させるには、図４に示すように、表面電極７に対向配置されたコレクタ電極２１を設け、表面電極７とコレクタ電極２１との間を真空とした状態で、表面電極７が下部電極１２に対して高電位側となるように表面電極７と下部電極１２との間に直流電圧Ｖpsを印加するとともに、コレクタ電極２１が表面電極７に対して高電位側となるようにコレクタ電極２１と表面電極７との間に直流電圧Ｖｃを印加する。各直流電圧Ｖps，Ｖｃを適宜に設定すれば、下部電極１２から注入された電子が強電界ドリフト層６をドリフトし表面電極７を通して放出される（図４中の一点鎖線は表面電極７を通して放出された電子ｅ-の流れを示す）。
【００１７】
本実施形態における電界放射型電子源１０では、表面電極７と下部電極１２との間に流れる電流をダイオード電流Ｉpsと呼び、コレクタ電極２１と表面電極７との間に流れる電流をエミッション電流（放出電子電流）Ｉｅと呼ぶことにすれば（図４参照）、ダイオード電流Ｉpsに対するエミッション電流Ｉｅの比率（＝Ｉｅ／Ｉps）が大きいほど電子放出効率（＝（Ｉｅ／Ｉps）×１００〔％〕）が高くなる。なお、本実施形態の電界放射型電子源１０では、表面電極７と下部電極１２との間に印加する直流電圧Ｖpsを１０〜２０Ｖ程度の低電圧としても電子を放出させることができ、直流電圧Ｖpsが大きいほどエミッション電流Ｉeが大きくなる。
【００１８】
ところで、本実施形態における強電界ドリフト層６は、図５に示すように、少なくとも、ｎ形シリコン基板１の主表面側（つまり、下部電極１２における表面電極７側）に列設された柱状の多結晶シリコンのグレイン５１と、グレイン５１の表面に形成された薄いシリコン酸化膜５２と、グレイン５１間に介在する多数のナノメータオーダのシリコン微結晶６３と、各シリコン微結晶６３の表面に形成され当該シリコン微結晶６３の結晶粒径よりも小さな膜厚の絶縁膜である多数のシリコン酸化膜６４とから構成されると考えられる。要するに、強電界ドリフト層６は、多結晶シリコン層の各グレインの表面が多孔質化し各グレインの中心部分では結晶状態が維持されている。なお、各グレイン５１は、下部電極１２の厚み方向に延びている。
【００１９】
したがって、本実施形態の電界放射型電子源１０では、次のようなモデルで電子放出が起こると考えられる。すなわち、表面電極７を真空中に配置し表面電極７と下部電極１２との間に表面電極７を高電位側として直流電圧Ｖpsを印加するとともに、コレクタ電極２１と表面電極７との間にコレクタ電極２１を高電位側として直流電圧Ｖｃを印加することにより、直流電圧Ｖpsが所定値（臨界値）に達すると、下部電極１２（ｎ形シリコン基板１）から強電界ドリフト層６へ熱的励起により電子ｅ-が注入される。一方、強電界ドリフト層６に印加された電界の大部分はシリコン酸化膜６４にかかるから、注入された電子ｅ-はシリコン酸化膜６４にかかっている強電界により加速され、強電界ドリフト層６におけるグレイン５１の間の領域を表面に向かって図５中の矢印の向き（図５中の上向き）へドリフトし、表面電極７をトンネルして真空中に放出される。しかして、強電界ドリフト層６では下部電極１２から注入された電子がシリコン微結晶６３でほとんど散乱されることなく、シリコン酸化膜６４にかかっている強電界で加速されてドリフトし表面電極７を通して放出され（弾道型電子放出現象）、強電界ドリフト層６で発生した熱がグレイン５１を通して放熱されるから、電子放出時にポッピング現象が発生せず、安定して電子を放出することができるものと考えられる。なお、強電界ドリフト層６の表面に到達した電子はホットエレクトロンであると考えられ、表面電極７を容易にトンネルし真空中に放出される。
【００２０】
以下、本実施形態の電界放射型電子源１０の製造方法について図１を参照しながら説明する。
【００２１】
まず、ｎ形シリコン基板１の裏面にオーミック電極２を形成した後、ｎ形シリコン基板１の主表面（一表面）上に半導体層としてノンドープの多結晶シリコン層３を形成する成膜工程を行うことにより、図１（ａ）に示すような構造が得られる。なお、多結晶シリコン層３の成膜方法としては、例えば、ＣＶＤ法（例えば、ＬＰＣＶＤ法、プラズマＣＶＤ法、触媒ＣＶＤ法など）やスパッタ法やＣＧＳ（Continuous Grain Silicon）法などを採用すればよい。
【００２２】
ノンドープの多結晶シリコン層３を形成した後、電解液を用いた陽極酸化処理にて陽極酸化の対象となる半導体層である多結晶シリコン層３を多孔質化する陽極酸化処理工程を行うことにより、多孔質半導体層たる多孔質多結晶シリコン層４が形成され、図１（ｂ）に示すような構造が得られる。ここにおいて、陽極酸化処理工程により形成された多孔質多結晶シリコン層４は、多数の多結晶シリコンのグレイン５１（図５参照）および多数のシリコン微結晶６３（図５参照）を含んでいる。また、陽極酸化処理工程では、５５ｗｔ％のフッ化水素水溶液とエタノールとを略１：１で混合した混合液からなる電解液の入った処理槽を利用しており、５００Ｗのタングステンランプからなる光源により多結晶シリコン層３の表面に光照射を行いながら下部電極１２と白金電極よりなる陰極との間に電流を流すことで多結晶シリコン層３を主表面からｎ形シリコン基板１に達する深さまで多孔質化している。ここで、下部電極１２と陰極との間に流す電流の電流密度は図２に示すように変化させている。すなわち、下部電極１２と陰極との間に電流が流れるように通電を開始し電流密度を規定の電流密度Ｉ１（例えば、２５ｍＡ／ｃｍ2）まで時間の経過とともに次第に増加させ、規定の電流密度Ｉ１の電流を規定時間Ｔ２（例えば、３秒）だけ維持して通電を終了している。なお、通電開始から電流密度Ｉ１に達する時点までの時間Ｔ１（図２参照）は例えば１秒程度に設定すればよい。
【００２３】
上述の陽極酸化処理工程の終了した後に、エタノールによるリンスを行ってから、多孔質多結晶シリコン層４を酸化する酸化工程を行うことで多孔質多結晶シリコン層４に含まれている半導体結晶（各グレイン５１および各シリコン微結晶６３）の表面に上述のシリコン酸化膜５２，６４を形成することによって、上述のグレイン５１、シリコン微結晶６３、各シリコン酸化膜５２，６４を含む強電界ドリフト層６が形成され、酸化工程の後に後述の熱処理工程を行うことによって、図１（ｃ）に示すような構造が得られる。ここにおいて、酸化工程では、上述の多孔質化工程の終了後にエタノールによるリンスを行ってから、所定濃度（例えば１ｍｏｌ／ｌ＝１Ｍ）の硫酸水溶液の入った処理槽を利用し、下部電極１２と白金電極よりなる陰極との間に定電圧を印加する電気化学的な方法により各グレイン５１および各シリコン微結晶６３それぞれの表面にシリコン酸化膜５２，６４を形成する。熱処理工程では、シリコン酸化膜５２，６４に含まれている水分が突沸しないで除去されるように設定した第１の設定温度および昇温速度（例えば２０℃／ｓｅｃ以下）で第１の熱処理を行い、その後、第１の設定温度よりも高くシリコン酸化膜５２，６４の構造緩和が起こるように設定した第２の設定温度で第２の熱処理を行っている。熱処理工程では、ランプアニール装置を用い、第１の熱処理は、酸素ガス雰囲気（つまり、酸化種を含む雰囲気）中で行っており、第１の設定温度を４５０℃、熱処理時間を１時間に設定してある。また、第２の熱処理は、酸素ガス雰囲気（つまり、酸化種を含む雰囲気）中で行っており、第２の設定温度を９００℃、熱処理時間を２０分に設定してある。また、本実施形態では、第２の熱処理として急速熱処理法を採用しており、第１の設定温度から第２の設定温度まで基板温度を上昇させる昇温期間の昇温速度を１５０℃／ｓｅｃに設定してある（なお、この昇温期間の昇温速度は２０℃／ｓｅｃ以上に設定すればよく、１５０℃／ｓｅｃ以上に設定することが望ましい）。
【００２４】
強電界ドリフト層６を形成した後は、金属材料（例えば、金）からなる表面電極７を蒸着法などによって形成することにより、図１（ｄ）に示す構造の電界放射型電子源１０が得られる。なお、本実施形態では、表面電極７を蒸着法により形成しているが、表面電極７の形成方法は蒸着法に限定されるものではなく、例えばスパッタ法を用いてもよい。
【００２５】
しかして、上述の製造方法によれば、陽極酸化処理工程において、陽極である下部電極１２と陰極との間に電流が流れるように通電を開始し電流の電流密度を規定の電流密度Ｉ１（図２参照）まで時間の経過とともに次第に増加させるので、陽極酸化処理工程にて形成される多孔質半導体層たる多孔質多結晶シリコン層４の最表面近傍での多孔度が低くなり陽極酸化処理工程による多孔質多結晶シリコン層４の表面の微細な凹凸の形成を抑制することができ、結果的に強電界ドリフト層６の表面ラフネスが従来に比べて小さくなり、電子放出時に強電界ドリフト層６の表面の微細な凹凸に起因した電界集中を防止することができるから、従来に比べて寿命の長い電界放射型電子源１０を提供することができる。
【００２６】
図６に上述の製造方法にて製造した電界放射型電子源１０の電子放出特性の経時変化を測定した結果を示し、図７には陽極酸化処理工程にて通電開始時に即時に上記規定の電流密度Ｉ１の電流を流して上記規定時間だけ維持するようにして製造した比較例の電子放出特性の経時変化を測定した結果を示す。電界放射型電子源１０および比較例の電界放射型電子源の電子放出特性の測定は、真空チャンバ（図示せず）内に電界放射型電子源１０ないし比較例の電界放射型電子源を導入して、上述の図４のように、表面電極７に対向してコレクタ電極２１を配置し、表面電極７を下部電極１２に対して高電位側として直流電圧Ｖpsを印加するとともに、コレクタ電極２１を表面電極７に対して高電位側として直流電圧Ｖｃを印加することによって行った。図６，７は上述の直流電圧Ｖｃを１００Ｖ一定、上述の直流電圧Ｖpsを１６Ｖ一定とし、真空チャンバ内の真空度を５×１０-5Ｐａとしたときの電子放出特性の測定結果を示したものであって、各図の横軸は通電開始からの経過時間、左側の縦軸は電流密度、右側の縦軸は電子放出効率であり、「イ」はダイオード電流Ｉpsの電流密度、「ロ」はエミッション電流Ｉｅの電流密度、「ハ」は電子放出効率を示している。図６，７から、比較例の電界放射型電子源に比べて本実施形態の電界放射型電子源１０の方が絶縁破壊に至るまでの経過時間が長く長寿命化を図れていることが分かる。
【００２７】
ところで、本実施形態では、ｎ形シリコン基板１とオーミック電極２とで下部電極１２を構成しているが、絶縁性基板（例えば、ガラス基板、セラミック基板など）の一表面側に金属材料や高濃度ドープされた多結晶シリコン層からなる下部電極１２を形成した構成を採用するようにしてもよい。また、ｎ形シリコン基板１を半導体層としてｎ形シリコン基板の表面側の一部を上述の陽極酸化処理工程にて多孔質化することで多孔質半導体層たる多結晶シリコン層を形成し、該多孔質シリコン層を上述の酸化工程にて酸化するようにしてもよい。
【００２８】
また、本実施形態では、強電界ドリフト層６を酸化した多孔質多結晶シリコン層により構成しているが、強電界ドリフト層６を窒化した多孔質多結晶シリコン層や酸窒化した多孔質多結晶シリコン層により構成してもよいし、あるいはその他の酸化若しくは窒化若しくは酸窒化した多孔質半導体層により構成してもよい。なお、強電界ドリフト層６を窒化した多孔質多結晶シリコン層とした場合には多孔質化工程により形成した多孔質多結晶シリコン層を酸化する酸化工程の代わりに多孔質多結晶シリコン層を窒化する窒化工程を採用すればよく、図５にて説明した各シリコン酸化膜５２，６４がいずれもシリコン窒化膜となり、強電界ドリフト層６を酸窒化した多孔質多結晶シリコン層とした場合には多孔質化工程により形成した多孔質多結晶シリコン層を酸化する酸化工程の代わりに多孔質多結晶シリコン層を酸窒化する酸窒化工程を採用すればよく、図５にて説明した各シリコン酸化膜５２，６４がいずれもシリコン酸窒化膜となる。
【００２９】
【発明の効果】
請求項１の発明は、下部電極と、下部電極の一表面側に形成された酸化若しくは窒化若しくは酸窒化した多孔質半導体層からなる強電界ドリフト層と、強電界ドリフト層上に形成された表面電極とを備え、表面電極と下部電極との間に電圧を印加することにより下部電極から注入された電子が強電界ドリフト層をドリフトし表面電極を通して放出される電界放射型電子源の製造方法であって、前記強電界ドリフト層の形成にあたっては、電解液中で下部電極を陽極として陽極と陰極との間に規定の電流密度の電流を流す陽極酸化処理にて下部電極の前記一表面側の半導体層を多孔質化して多孔質半導体層を形成する陽極酸化処理工程と、多孔質半導体層を酸化若しくは窒化若しくは酸窒化する工程とを備え、前記陽極酸化処理工程では、陽極と陰極との間に電流が流れるように通電を開始し前記電流の電流密度を前記規定の電流密度まで時間の経過とともに次第に増加させ、前記規定の電流密度を、前記規定の電流密度の電流密度まで増加させる時間よりも長い規定時間だけ維持して通電を終了することを特徴とし、前記陽極酸化処理工程では、陽極と陰極との間に電流が流れるように通電を開始し前記電流の電流密度を前記規定の電流密度まで時間の経過とともに次第に増加させ、前記規定の電流密度を、前記規定の電流密度の電流密度まで増加させる時間よりも長い規定時間だけ維持して通電を終了するので、前記陽極酸化処理工程にて形成される多孔質半導体層の最表面近傍での多孔度が低くなり前記陽極酸化処理工程による多孔質半導体層の表面の微細な凹凸の形成を抑制することができ、結果的に強電界ドリフト層の表面ラフネスが従来に比べて小さくなり、電子放出時に強電界ドリフト層の表面の微細な凹凸に起因した電界集中を防止することができるから、従来に比べて寿命の長い電界放射型電子源を提供することができるという効果がある。
【図面の簡単な説明】
【図１】実施形態の電界放射型電子源の製造方法を説明するための主要工程断面図である。
【図２】同上の製造方法の説明図である。
【図３】同上の電界放射型電子源の概略断面図である。
【図４】同上の動作説明図である。
【図５】同上の動作説明図である。
【図６】同上の電界放射型電子源の電子放出特性図である。
【図７】同上の比較例を示す電界放射型電子源の電子放出特性図である。
【図８】従来例を示す電界放射型電子源の動作説明図である。
【図９】他の従来例を示す電界放射型電子源の動作説明図である。
【符号の説明】
１ ｎ形シリコン基板
２ オーミック電極
３ 多結晶シリコン層
４ 多孔質多結晶シリコン層
６ 強電界ドリフト層
７ 表面電極
１０ 電界放射型電子源
１２ 下部電極
【発明の属する技術分野】
本発明は、電界放射により電子線を放射するようにした電界放射型電子源の製造方法に関するものである。
【０００２】
【従来の技術】
従来から、下部電極と、下部電極に対向する導電性薄膜よりなる表面電極と、下部電極と表面電極との間に介在する酸化した多孔質半導体層（多孔質シリコン層、多孔質多結晶シリコン層）よりなる強電界ドリフト層とを備えた電界放射型電子源が提案されている
この種の電界放射型電子源は、例えば、図１０に示すように導電性基板としてのｎ形シリコン基板１の主表面（一表面）側に酸化した多孔質多結晶シリコン層よりなる強電界ドリフト層６が形成され、強電界ドリフト層６上に金属薄膜（例えば、金薄膜）よりなる表面電極７が形成されている。また、ｎ形シリコン基板１の裏面にはオーミック電極２が形成されており、ｎ形シリコン基板１とオーミック電極２とで下部電極１２を構成している。なお、図１０に示す例では、ｎ形シリコン基板１と強電界ドリフト層６との間にノンドープの多結晶シリコン層３を介在させてあるが、多結晶シリコン層３を介在させずにｎ形シリコン基板１の主表面上に強電界ドリフト層６を形成した構成も提案されている。
【０００３】
図１０に示す構成の電界放射型電子源１０’から電子を放出させるには、表面電極７に対向配置されたコレクタ電極２１を設け、表面電極７とコレクタ電極２１との間を真空とした状態で、表面電極７が下部電極１２に対して高電位側となるように表面電極７と下部電極１２との間に直流電圧Ｖpsを印加するとともに、コレクタ電極２１が表面電極７に対して高電位側となるようにコレクタ電極２１と表面電極７との間に直流電圧Ｖｃを印加する。各直流電圧Ｖps，Ｖｃを適宜に設定すれば、下部電極１２から注入された電子が強電界ドリフト層６をドリフトし表面電極７を通して放出される（図１０中の一点鎖線は表面電極７を通して放出された電子ｅ-の流れを示す）。なお、表面電極７の厚さは１０〜１５ｎｍ程度に設定されている。
【０００４】
ところで、上述の電界放射型電子源１０’では、ｎ形シリコン基板１とオーミック電極２とで下部電極１２を構成しているが、図１１に示すように、例えばガラス基板よりなる絶縁性基板１１の一表面上に金属材料よりなる下部電極１２を形成した電界放射型電子源１０”も提案されている。ここに、上述の図１０に示した電界放射型電子源１０’と同様の構成要素には同一の符号を付して説明を省略する。
【０００５】
図１１に示す構成の電界放射型電子源１０”から電子を放出させるには、表面電極７に対向配置されたコレクタ電極２１を設け、表面電極７とコレクタ電極２１との間を真空とした状態で、表面電極７が下部電極１２に対して高電位側となるように表面電極７と下部電極１２との間に直流電圧Ｖpsを印加するとともに、コレクタ電極２１が表面電極７に対して高電位側となるようにコレクタ電極２１と表面電極７との間に直流電圧Ｖｃを印加する。各直流電圧Ｖps，Ｖｃを適宜に設定すれば、下部電極１２から注入された電子が強電界ドリフト層６をドリフトし表面電極７を通して放出される（図１１中の一点鎖線は表面電極７を通して放出された電子ｅ-の流れを示す）。なお、強電界ドリフト層６の表面に到達した電子はホットエレクトロンであると考えられ、表面電極７を容易にトンネルし真空中に放出される。
【０００６】
上述の各電界放射型電子源１０’，１０”では、表面電極７と下部電極１２との間に流れる電流をダイオード電流Ｉpsと呼び、コレクタ電極２１と表面電極７との間に流れる電流をエミッション電流（放出電子電流）Ｉｅと呼ぶことにすれば（図１０および図１１参照）、ダイオード電流Ｉpsに対するエミッション電流Ｉｅの比率（＝Ｉｅ／Ｉps）が大きいほど電子放出効率（＝（Ｉｅ／Ｉps）×１００〔％〕）が高くなる。なお、上述の電界放射型電子源１０’，１０”では、表面電極７と下部電極１２との間に印加する直流電圧Ｖpsを１０〜２０Ｖ程度の低電圧としても電子を放出させることができ、直流電圧Ｖpsが大きいほどエミッション電流Ｉeが大きくなる。
【０００７】
上述の電界放射型電子源１０’，１０”の製造プロセスにおいて強電界ドリフト層６を形成するにあたっては、下部電極１２上にノンドープの多結晶シリコン層を形成した後に、該多結晶シリコン層を陽極酸化処理にて多孔質化することで多孔質多結晶シリコン層を形成し、多孔質多結晶シリコン層を急速熱酸化法ないし電気化学的な方法によって酸化することにより形成されている。ここに、陽極酸化処理では、電解液中で下部電極１２を陽極として陽極と陰極との間に規定の電流密度の電流を流すことによって半導体層である多結晶シリコン層を多孔質化して多孔質多結晶シリコン層を形成している。
【０００８】
また、上述の図１０に示した電界放射型電子源１０’では、ｎ形シリコン基板１上に形成した半導体層である多結晶シリコン層を電解液を用いた陽極酸化処理にて多孔質化しているが、単結晶のｎ形シリコン基板を半導体層としてｎ形シリコン基板のうち表面側の部分を陽極酸化処理にて多孔質化してから酸化することでｎ形シリコン基板の表面側に強電界ドリフト層を形成した電界放射型電子源も提案されている。
【０００９】
ところで、上述の陽極酸化処理では、陽極と陰極との間に上記規定の電流密度の電流を所定時間だけ流すことによって半導体層の多孔質化を行っており、陽極と陰極との間の通電の開始時に陽極と陰極との間に流れる電流の電流密度が即時に上記規定の電流密度になるようにしている。
【００１０】
【発明が解決しようとする課題】
しかしながら、上述の製造プロセスを採用して製造した電界放射型電子源１０’，１０”では、工業的な利用を考えた場合に寿命が短いという不具合があった。ここにおいて、上述の電界放射型電子源１０’，１０”の寿命が短い原因としては、多結晶シリコン層を上述の陽極酸化処理にて多孔質化して形成した多孔質多結晶シリコン層の表面に多数の微細な孔による微細な凹凸が形成され、結果的に、強電界ドリフト層６の表面に微細な凹凸が形成されてしまい、強電界ドリフト層６にかかる電界の分布が面内で不均一になって、電界集中部で劣化が加速され寿命が短くなってしまうことが考えられる。
【００１１】
本発明は上記事由に鑑みて為されたものであり、その目的は、従来に比べて長寿命化が可能な電界放射型電子源の製造方法を提供することにある。
【００１２】
【課題を解決するための手段】
請求項１の発明は、下部電極と、下部電極の一表面側に形成された酸化若しくは窒化若しくは酸窒化した多孔質半導体層からなる強電界ドリフト層と、強電界ドリフト層上に形成された表面電極とを備え、表面電極と下部電極との間に電圧を印加することにより下部電極から注入された電子が強電界ドリフト層をドリフトし表面電極を通して放出される電界放射型電子源の製造方法であって、前記強電界ドリフト層の形成にあたっては、電解液中で下部電極を陽極として陽極と陰極との間に規定の電流密度の電流を流す陽極酸化処理にて下部電極の前記一表面側の半導体層を多孔質化して多孔質半導体層を形成する陽極酸化処理工程と、多孔質半導体層を酸化若しくは窒化若しくは酸窒化する工程とを備え、前記陽極酸化処理工程では、陽極と陰極との間に電流が流れるように通電を開始し前記電流の電流密度を前記規定の電流密度まで時間の経過とともに次第に増加させ、前記規定の電流密度を、前記規定の電流密度の電流密度まで増加させる時間よりも長い規定時間だけ維持して通電を終了することを特徴とし、前記陽極酸化処理工程では、陽極と陰極との間に電流が流れるように通電を開始し前記電流の電流密度を前記規定の電流密度まで時間の経過とともに次第に増加させ、前記規定の電流密度を、前記規定の電流密度の電流密度まで増加させる時間よりも長い規定時間だけ維持して通電を終了するので、前記陽極酸化処理工程にて形成される多孔質半導体層の最表面近傍での多孔度が低くなり前記陽極酸化処理工程による多孔質半導体層の表面の微細な凹凸の形成を抑制することができ、結果的に強電界ドリフト層の表面ラフネスが従来に比べて小さくなり、電子放出時に強電界ドリフト層の表面の微細な凹凸に起因した電界集中を防止することができるから、従来に比べて寿命の長い電界放射型電子源を提供することができる。
【００１３】
【発明の実施の形態】
本実施形態で説明する電界放射型電子源１０では、導電性基板として抵抗率が導体の抵抗率に比較的近い単結晶のｎ形シリコン基板（例えば、抵抗率が略０．０１Ωｃｍ〜０．０２Ωｃｍの（１００）基板）を用いている。
【００１４】
本実施形態の電界放射型電子源１０は、図３に示すように、導電性基板たるｎ形シリコン基板１の主表面側に酸化した多孔質多結晶シリコン層よりなる強電界ドリフト層６が形成され、強電界ドリフト層６上に表面電極７が形成され、ｎ形シリコン基板１の裏面にオーミック電極２が形成されている。なお、本実施形態では、ｎ形シリコン基板１とオーミック電極２とで下部電極１２を構成している。したがって、表面電極７は下部電極１２に対向しており、下部電極１２と表面電極７との間に強電界ドリフト層６が介在している。また、多孔質多結晶シリコン層が多孔質半導体層を構成している。
【００１５】
表面電極７の材料には仕事関数の小さな材料が採用され、表面電極７の厚さは１０ｎｍに設定されているが、この厚さは特に限定されるものではなく、強電界ドリフト層６を通ってきた電子がトンネルできる厚さであればよく、表面電極７の厚さは１０〜１５ｎｍ程度に設定すればよい。
【００１６】
図３に示す構成の電界放射型電子源１０から電子を放出させるには、図４に示すように、表面電極７に対向配置されたコレクタ電極２１を設け、表面電極７とコレクタ電極２１との間を真空とした状態で、表面電極７が下部電極１２に対して高電位側となるように表面電極７と下部電極１２との間に直流電圧Ｖpsを印加するとともに、コレクタ電極２１が表面電極７に対して高電位側となるようにコレクタ電極２１と表面電極７との間に直流電圧Ｖｃを印加する。各直流電圧Ｖps，Ｖｃを適宜に設定すれば、下部電極１２から注入された電子が強電界ドリフト層６をドリフトし表面電極７を通して放出される（図４中の一点鎖線は表面電極７を通して放出された電子ｅ-の流れを示す）。
【００１７】
本実施形態における電界放射型電子源１０では、表面電極７と下部電極１２との間に流れる電流をダイオード電流Ｉpsと呼び、コレクタ電極２１と表面電極７との間に流れる電流をエミッション電流（放出電子電流）Ｉｅと呼ぶことにすれば（図４参照）、ダイオード電流Ｉpsに対するエミッション電流Ｉｅの比率（＝Ｉｅ／Ｉps）が大きいほど電子放出効率（＝（Ｉｅ／Ｉps）×１００〔％〕）が高くなる。なお、本実施形態の電界放射型電子源１０では、表面電極７と下部電極１２との間に印加する直流電圧Ｖpsを１０〜２０Ｖ程度の低電圧としても電子を放出させることができ、直流電圧Ｖpsが大きいほどエミッション電流Ｉeが大きくなる。
【００１８】
ところで、本実施形態における強電界ドリフト層６は、図５に示すように、少なくとも、ｎ形シリコン基板１の主表面側（つまり、下部電極１２における表面電極７側）に列設された柱状の多結晶シリコンのグレイン５１と、グレイン５１の表面に形成された薄いシリコン酸化膜５２と、グレイン５１間に介在する多数のナノメータオーダのシリコン微結晶６３と、各シリコン微結晶６３の表面に形成され当該シリコン微結晶６３の結晶粒径よりも小さな膜厚の絶縁膜である多数のシリコン酸化膜６４とから構成されると考えられる。要するに、強電界ドリフト層６は、多結晶シリコン層の各グレインの表面が多孔質化し各グレインの中心部分では結晶状態が維持されている。なお、各グレイン５１は、下部電極１２の厚み方向に延びている。
【００１９】
したがって、本実施形態の電界放射型電子源１０では、次のようなモデルで電子放出が起こると考えられる。すなわち、表面電極７を真空中に配置し表面電極７と下部電極１２との間に表面電極７を高電位側として直流電圧Ｖpsを印加するとともに、コレクタ電極２１と表面電極７との間にコレクタ電極２１を高電位側として直流電圧Ｖｃを印加することにより、直流電圧Ｖpsが所定値（臨界値）に達すると、下部電極１２（ｎ形シリコン基板１）から強電界ドリフト層６へ熱的励起により電子ｅ-が注入される。一方、強電界ドリフト層６に印加された電界の大部分はシリコン酸化膜６４にかかるから、注入された電子ｅ-はシリコン酸化膜６４にかかっている強電界により加速され、強電界ドリフト層６におけるグレイン５１の間の領域を表面に向かって図５中の矢印の向き（図５中の上向き）へドリフトし、表面電極７をトンネルして真空中に放出される。しかして、強電界ドリフト層６では下部電極１２から注入された電子がシリコン微結晶６３でほとんど散乱されることなく、シリコン酸化膜６４にかかっている強電界で加速されてドリフトし表面電極７を通して放出され（弾道型電子放出現象）、強電界ドリフト層６で発生した熱がグレイン５１を通して放熱されるから、電子放出時にポッピング現象が発生せず、安定して電子を放出することができるものと考えられる。なお、強電界ドリフト層６の表面に到達した電子はホットエレクトロンであると考えられ、表面電極７を容易にトンネルし真空中に放出される。
【００２０】
以下、本実施形態の電界放射型電子源１０の製造方法について図１を参照しながら説明する。
【００２１】
まず、ｎ形シリコン基板１の裏面にオーミック電極２を形成した後、ｎ形シリコン基板１の主表面（一表面）上に半導体層としてノンドープの多結晶シリコン層３を形成する成膜工程を行うことにより、図１（ａ）に示すような構造が得られる。なお、多結晶シリコン層３の成膜方法としては、例えば、ＣＶＤ法（例えば、ＬＰＣＶＤ法、プラズマＣＶＤ法、触媒ＣＶＤ法など）やスパッタ法やＣＧＳ（Continuous Grain Silicon）法などを採用すればよい。
【００２２】
ノンドープの多結晶シリコン層３を形成した後、電解液を用いた陽極酸化処理にて陽極酸化の対象となる半導体層である多結晶シリコン層３を多孔質化する陽極酸化処理工程を行うことにより、多孔質半導体層たる多孔質多結晶シリコン層４が形成され、図１（ｂ）に示すような構造が得られる。ここにおいて、陽極酸化処理工程により形成された多孔質多結晶シリコン層４は、多数の多結晶シリコンのグレイン５１（図５参照）および多数のシリコン微結晶６３（図５参照）を含んでいる。また、陽極酸化処理工程では、５５ｗｔ％のフッ化水素水溶液とエタノールとを略１：１で混合した混合液からなる電解液の入った処理槽を利用しており、５００Ｗのタングステンランプからなる光源により多結晶シリコン層３の表面に光照射を行いながら下部電極１２と白金電極よりなる陰極との間に電流を流すことで多結晶シリコン層３を主表面からｎ形シリコン基板１に達する深さまで多孔質化している。ここで、下部電極１２と陰極との間に流す電流の電流密度は図２に示すように変化させている。すなわち、下部電極１２と陰極との間に電流が流れるように通電を開始し電流密度を規定の電流密度Ｉ１（例えば、２５ｍＡ／ｃｍ2）まで時間の経過とともに次第に増加させ、規定の電流密度Ｉ１の電流を規定時間Ｔ２（例えば、３秒）だけ維持して通電を終了している。なお、通電開始から電流密度Ｉ１に達する時点までの時間Ｔ１（図２参照）は例えば１秒程度に設定すればよい。
【００２３】
上述の陽極酸化処理工程の終了した後に、エタノールによるリンスを行ってから、多孔質多結晶シリコン層４を酸化する酸化工程を行うことで多孔質多結晶シリコン層４に含まれている半導体結晶（各グレイン５１および各シリコン微結晶６３）の表面に上述のシリコン酸化膜５２，６４を形成することによって、上述のグレイン５１、シリコン微結晶６３、各シリコン酸化膜５２，６４を含む強電界ドリフト層６が形成され、酸化工程の後に後述の熱処理工程を行うことによって、図１（ｃ）に示すような構造が得られる。ここにおいて、酸化工程では、上述の多孔質化工程の終了後にエタノールによるリンスを行ってから、所定濃度（例えば１ｍｏｌ／ｌ＝１Ｍ）の硫酸水溶液の入った処理槽を利用し、下部電極１２と白金電極よりなる陰極との間に定電圧を印加する電気化学的な方法により各グレイン５１および各シリコン微結晶６３それぞれの表面にシリコン酸化膜５２，６４を形成する。熱処理工程では、シリコン酸化膜５２，６４に含まれている水分が突沸しないで除去されるように設定した第１の設定温度および昇温速度（例えば２０℃／ｓｅｃ以下）で第１の熱処理を行い、その後、第１の設定温度よりも高くシリコン酸化膜５２，６４の構造緩和が起こるように設定した第２の設定温度で第２の熱処理を行っている。熱処理工程では、ランプアニール装置を用い、第１の熱処理は、酸素ガス雰囲気（つまり、酸化種を含む雰囲気）中で行っており、第１の設定温度を４５０℃、熱処理時間を１時間に設定してある。また、第２の熱処理は、酸素ガス雰囲気（つまり、酸化種を含む雰囲気）中で行っており、第２の設定温度を９００℃、熱処理時間を２０分に設定してある。また、本実施形態では、第２の熱処理として急速熱処理法を採用しており、第１の設定温度から第２の設定温度まで基板温度を上昇させる昇温期間の昇温速度を１５０℃／ｓｅｃに設定してある（なお、この昇温期間の昇温速度は２０℃／ｓｅｃ以上に設定すればよく、１５０℃／ｓｅｃ以上に設定することが望ましい）。
【００２４】
強電界ドリフト層６を形成した後は、金属材料（例えば、金）からなる表面電極７を蒸着法などによって形成することにより、図１（ｄ）に示す構造の電界放射型電子源１０が得られる。なお、本実施形態では、表面電極７を蒸着法により形成しているが、表面電極７の形成方法は蒸着法に限定されるものではなく、例えばスパッタ法を用いてもよい。
【００２５】
しかして、上述の製造方法によれば、陽極酸化処理工程において、陽極である下部電極１２と陰極との間に電流が流れるように通電を開始し電流の電流密度を規定の電流密度Ｉ１（図２参照）まで時間の経過とともに次第に増加させるので、陽極酸化処理工程にて形成される多孔質半導体層たる多孔質多結晶シリコン層４の最表面近傍での多孔度が低くなり陽極酸化処理工程による多孔質多結晶シリコン層４の表面の微細な凹凸の形成を抑制することができ、結果的に強電界ドリフト層６の表面ラフネスが従来に比べて小さくなり、電子放出時に強電界ドリフト層６の表面の微細な凹凸に起因した電界集中を防止することができるから、従来に比べて寿命の長い電界放射型電子源１０を提供することができる。
【００２６】
図６に上述の製造方法にて製造した電界放射型電子源１０の電子放出特性の経時変化を測定した結果を示し、図７には陽極酸化処理工程にて通電開始時に即時に上記規定の電流密度Ｉ１の電流を流して上記規定時間だけ維持するようにして製造した比較例の電子放出特性の経時変化を測定した結果を示す。電界放射型電子源１０および比較例の電界放射型電子源の電子放出特性の測定は、真空チャンバ（図示せず）内に電界放射型電子源１０ないし比較例の電界放射型電子源を導入して、上述の図４のように、表面電極７に対向してコレクタ電極２１を配置し、表面電極７を下部電極１２に対して高電位側として直流電圧Ｖpsを印加するとともに、コレクタ電極２１を表面電極７に対して高電位側として直流電圧Ｖｃを印加することによって行った。図６，７は上述の直流電圧Ｖｃを１００Ｖ一定、上述の直流電圧Ｖpsを１６Ｖ一定とし、真空チャンバ内の真空度を５×１０-5Ｐａとしたときの電子放出特性の測定結果を示したものであって、各図の横軸は通電開始からの経過時間、左側の縦軸は電流密度、右側の縦軸は電子放出効率であり、「イ」はダイオード電流Ｉpsの電流密度、「ロ」はエミッション電流Ｉｅの電流密度、「ハ」は電子放出効率を示している。図６，７から、比較例の電界放射型電子源に比べて本実施形態の電界放射型電子源１０の方が絶縁破壊に至るまでの経過時間が長く長寿命化を図れていることが分かる。
【００２７】
ところで、本実施形態では、ｎ形シリコン基板１とオーミック電極２とで下部電極１２を構成しているが、絶縁性基板（例えば、ガラス基板、セラミック基板など）の一表面側に金属材料や高濃度ドープされた多結晶シリコン層からなる下部電極１２を形成した構成を採用するようにしてもよい。また、ｎ形シリコン基板１を半導体層としてｎ形シリコン基板の表面側の一部を上述の陽極酸化処理工程にて多孔質化することで多孔質半導体層たる多結晶シリコン層を形成し、該多孔質シリコン層を上述の酸化工程にて酸化するようにしてもよい。
【００２８】
また、本実施形態では、強電界ドリフト層６を酸化した多孔質多結晶シリコン層により構成しているが、強電界ドリフト層６を窒化した多孔質多結晶シリコン層や酸窒化した多孔質多結晶シリコン層により構成してもよいし、あるいはその他の酸化若しくは窒化若しくは酸窒化した多孔質半導体層により構成してもよい。なお、強電界ドリフト層６を窒化した多孔質多結晶シリコン層とした場合には多孔質化工程により形成した多孔質多結晶シリコン層を酸化する酸化工程の代わりに多孔質多結晶シリコン層を窒化する窒化工程を採用すればよく、図５にて説明した各シリコン酸化膜５２，６４がいずれもシリコン窒化膜となり、強電界ドリフト層６を酸窒化した多孔質多結晶シリコン層とした場合には多孔質化工程により形成した多孔質多結晶シリコン層を酸化する酸化工程の代わりに多孔質多結晶シリコン層を酸窒化する酸窒化工程を採用すればよく、図５にて説明した各シリコン酸化膜５２，６４がいずれもシリコン酸窒化膜となる。
【００２９】
【発明の効果】
請求項１の発明は、下部電極と、下部電極の一表面側に形成された酸化若しくは窒化若しくは酸窒化した多孔質半導体層からなる強電界ドリフト層と、強電界ドリフト層上に形成された表面電極とを備え、表面電極と下部電極との間に電圧を印加することにより下部電極から注入された電子が強電界ドリフト層をドリフトし表面電極を通して放出される電界放射型電子源の製造方法であって、前記強電界ドリフト層の形成にあたっては、電解液中で下部電極を陽極として陽極と陰極との間に規定の電流密度の電流を流す陽極酸化処理にて下部電極の前記一表面側の半導体層を多孔質化して多孔質半導体層を形成する陽極酸化処理工程と、多孔質半導体層を酸化若しくは窒化若しくは酸窒化する工程とを備え、前記陽極酸化処理工程では、陽極と陰極との間に電流が流れるように通電を開始し前記電流の電流密度を前記規定の電流密度まで時間の経過とともに次第に増加させ、前記規定の電流密度を、前記規定の電流密度の電流密度まで増加させる時間よりも長い規定時間だけ維持して通電を終了することを特徴とし、前記陽極酸化処理工程では、陽極と陰極との間に電流が流れるように通電を開始し前記電流の電流密度を前記規定の電流密度まで時間の経過とともに次第に増加させ、前記規定の電流密度を、前記規定の電流密度の電流密度まで増加させる時間よりも長い規定時間だけ維持して通電を終了するので、前記陽極酸化処理工程にて形成される多孔質半導体層の最表面近傍での多孔度が低くなり前記陽極酸化処理工程による多孔質半導体層の表面の微細な凹凸の形成を抑制することができ、結果的に強電界ドリフト層の表面ラフネスが従来に比べて小さくなり、電子放出時に強電界ドリフト層の表面の微細な凹凸に起因した電界集中を防止することができるから、従来に比べて寿命の長い電界放射型電子源を提供することができるという効果がある。
【図面の簡単な説明】
【図１】実施形態の電界放射型電子源の製造方法を説明するための主要工程断面図である。
【図２】同上の製造方法の説明図である。
【図３】同上の電界放射型電子源の概略断面図である。
【図４】同上の動作説明図である。
【図５】同上の動作説明図である。
【図６】同上の電界放射型電子源の電子放出特性図である。
【図７】同上の比較例を示す電界放射型電子源の電子放出特性図である。
【図８】従来例を示す電界放射型電子源の動作説明図である。
【図９】他の従来例を示す電界放射型電子源の動作説明図である。
【符号の説明】
１ ｎ形シリコン基板
２ オーミック電極
３ 多結晶シリコン層
４ 多孔質多結晶シリコン層
６ 強電界ドリフト層
７ 表面電極
１０ 電界放射型電子源
１２ 下部電極
Claims (1)
- 下部電極と、下部電極の一表面側に形成された酸化若しくは窒化若しくは酸窒化した多孔質半導体層からなる強電界ドリフト層と、強電界ドリフト層上に形成された表面電極とを備え、表面電極と下部電極との間に電圧を印加することにより下部電極から注入された電子が強電界ドリフト層をドリフトし表面電極を通して放出される電界放射型電子源の製造方法であって、前記強電界ドリフト層の形成にあたっては、電解液中で下部電極を陽極として陽極と陰極との間に規定の電流密度の電流を流す陽極酸化処理にて下部電極の前記一表面側の半導体層を多孔質化して多孔質半導体層を形成する陽極酸化処理工程と、多孔質半導体層を酸化若しくは窒化若しくは酸窒化する工程とを備え、前記陽極酸化処理工程では、陽極と陰極との間に電流が流れるように通電を開始し前記電流の電流密度を前記規定の電流密度まで時間の経過とともに次第に増加させ、前記規定の電流密度を、前記規定の電流密度の電流密度まで増加させる時間よりも長い規定時間だけ維持して通電を終了することを特徴とする電界放射型電子源の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001361616A JP3678193B2 (ja) | 2001-11-27 | 2001-11-27 | 電界放射型電子源の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001361616A JP3678193B2 (ja) | 2001-11-27 | 2001-11-27 | 電界放射型電子源の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003162959A JP2003162959A (ja) | 2003-06-06 |
| JP3678193B2 true JP3678193B2 (ja) | 2005-08-03 |
Family
ID=19172240
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001361616A Expired - Fee Related JP3678193B2 (ja) | 2001-11-27 | 2001-11-27 | 電界放射型電子源の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3678193B2 (ja) |
-
2001
- 2001-11-27 JP JP2001361616A patent/JP3678193B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003162959A (ja) | 2003-06-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6844664B2 (en) | Field emission electron source and production method thereof | |
| JP4285684B2 (ja) | 量子デバイスおよびその製造方法 | |
| KR20030004071A (ko) | 전계 방사형 전자원을 제조하는 방법 및 장치 | |
| JP3678193B2 (ja) | 電界放射型電子源の製造方法 | |
| JP3969057B2 (ja) | 絶縁薄膜の形成方法、絶縁薄膜の形成装置、電界放射型電子源およびｍｏｓｆｅｔ | |
| JP2003229050A (ja) | 電界放射型電子源の製造方法、電界放射型電子源 | |
| JP3648599B2 (ja) | 電界放射型電子源の製造方法 | |
| JP3648601B2 (ja) | 電界放射型電子源の製造方法 | |
| JP4321009B2 (ja) | 電界放射型電子源の製造方法 | |
| JP3591511B2 (ja) | 電界放射型電子源の製造方法 | |
| JP3809808B2 (ja) | 電界放射型電子源の製造方法 | |
| JP3508652B2 (ja) | 電界放射型電子源およびその製造方法 | |
| JP3687520B2 (ja) | 電界放射型電子源およびその製造方法 | |
| JP3528762B2 (ja) | 電界放射型電子源およびその製造方法 | |
| JP3648603B2 (ja) | 電界放射型電子源の製造方法 | |
| JP4135309B2 (ja) | 電界放射型電子源の製造方法 | |
| JP3669291B2 (ja) | 電界放射型電子源の製造方法 | |
| JP3687527B2 (ja) | 電界放射型電子源の製造方法、電界放射型電子源 | |
| JP3648602B2 (ja) | 電界放射型電子源の製造方法 | |
| JP2007092105A (ja) | シリコン酸化膜の形成方法 | |
| JP3480464B2 (ja) | 電界放射型電子源の製造方法 | |
| JP3478206B2 (ja) | 電界放射型電子源の製造方法 | |
| JP3478279B2 (ja) | 電界放射型電子源の製造方法 | |
| JP3508651B2 (ja) | 電界放射型電子源およびその製造方法 | |
| JP2003129292A (ja) | 陽極酸化装置、電界放射型電子源およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040823 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050120 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050125 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050328 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050419 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050502 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080520 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090520 Year of fee payment: 4 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090520 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100520 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100520 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110520 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120520 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120520 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130520 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130520 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |