JP2003131646A - 表示装置および表示装置の表示制御方法 - Google Patents

表示装置および表示装置の表示制御方法

Info

Publication number
JP2003131646A
JP2003131646A JP2001327949A JP2001327949A JP2003131646A JP 2003131646 A JP2003131646 A JP 2003131646A JP 2001327949 A JP2001327949 A JP 2001327949A JP 2001327949 A JP2001327949 A JP 2001327949A JP 2003131646 A JP2003131646 A JP 2003131646A
Authority
JP
Japan
Prior art keywords
display
display image
image
screen
cycle
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2001327949A
Other languages
English (en)
Inventor
Shinichi Tsukagoshi
真一 塚越
Takashi Ozawa
孝 小沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2001327949A priority Critical patent/JP2003131646A/ja
Publication of JP2003131646A publication Critical patent/JP2003131646A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Transforming Electric Information Into Light Information (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

(57)【要約】 【課題】 画面切換周期の期間内に描画できないために
発生する表示画像のコマ落ちの可能性を低減できる表示
装置および表示装置の表示制御方法を提供する。 【解決手段】 1画面分の表示切換のための画面切換周
期に同期して変化する表示画像を表示画面に表示させる
表示装置およびその表示制御方法であって、作成すべき
表示画像の内容を順次決定し、それぞれ1画面分の3つ
の記憶領域のいずれかに順次描画して、画面切換周期に
同期して、表示画面に完成順に表示させるが、この場合
の3つの記憶領域は、表示中の表示画像(第1表示画
像)、その次の表示画像(第2表示画像)、さらにその
次の(第3表示画像)の記憶領域をして循環して使用さ
れ、第3表示画像の作成は、画面切換周期に拘わらず、
第2表示画像の完成直後に開始することを特徴とする。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、パチンコ機などの
遊技機や懸賞(当たり)付きの自動販売機などで利用さ
れる表示装置および表示装置の表示制御方法に関する。
【0002】
【従来の技術】従来から、この種の表示装置では、表示
画面に次に表示すべき表示内容(表示画像)を、例えば
ユーザの操作などの不確定要素となる外乱(イベント)
や乱数などに基づいて決定し、その決定に基づいた表示
画像を作成(描画)して、一定の画面切換周期に合わせ
て表示する。このため、図6に示すように、一般に、作
業領域となるビデオRAM(以下「VRAM」)113
内に、それぞれ1画面分の表示画像(1コマ)を記憶可
能な2つの領域(RAM領域:以下「バッファ」)BF
A、BFBを設け、選択回路(セレクタ)SELによっ
ていずれか一方の(画像)データを選択的に読み出して
表示する。また、図7(a)に示すように、各画面切換
周期内では、表示画像の表示と並行して、次に表示すべ
き画像を他方のバッファに書き込む(描画する)。例え
ばタイミング(周期)t1のときに、バッファBFAの
1コマ目の画像の表示(丸付きの数字で表示コマを図
示)に並行して、バッファBFB内に次の2コマ目の画
像を作成する(四角付きの数字で作成コマを図示)。
【0003】
【発明が解決しようとする課題】しかしながら、複雑な
描画を要するなどの理由により、動画的な1(画面切
換)周期の期間内に画像作成が完了せず、表示すべきタ
イミングで表示できなくなり、画面(コマ)を省略(キ
ャンセル)して、いわゆる「コマ落ち」の状態で表示せ
ざるを得ない場合がある。例えば図7(b)に示すよう
に、タイミング周期t2の期間に表示すべき画像(2コ
マ目)を、タイミング周期t1の期間に作成できなかっ
た場合、タイミング周期t2では、前の画像(1コマ
目)を継続して表示せざるを得ず、タイミング周期t3
では、表示すべき3コマ目の代わりに作成済みの2コマ
目を表示するとともに、3コマ目を飛ばして4コマ目を
作成せざるを得ない。同様に、4コマ目の作成にも時間
が掛かると、5コマ目を省略して(コマ落ちさせて)6
コマ目の作成に移行せざるを得ないなど、コマ落ちが連
続することになる。
【0004】本発明は、画面切換周期の期間内に描画で
きないために発生する表示画像のコマ落ちの可能性を低
減できる表示装置および表示装置の表示制御方法を提供
することを目的とする。
【0005】
【課題を解決するための手段】本発明の請求項1の表示
装置は、1画面分の表示切換のための画面切換周期に同
期して変化する表示画像を表示画面に表示させる表示装
置であって、それぞれ1画面分の表示画像を記憶可能な
3つの記憶領域を有する画像記憶手段と、次に作成すべ
き表示画像の内容を順次決定する画像決定手段と、決定
された内容の表示画像を前記3つの記憶領域のいずれか
に順次描画して作成する画像作成手段と、前記画面切換
周期に同期して、完成した表示画像を前記表示画面に完
成順に表示させる表示手段と、を備え、前記3つの記憶
領域は、前記表示画面に表示中の表示画像を第1表示画
像として記憶している第1記憶領域と、前記第1表示画
像の次の表示画像を第2表示画像として記憶する第2記
憶領域と、前記第2表示画像の次の表示画像を第3表示
画像として記憶する第3記憶領域として、循環して使用
され、前記画像作成手段は、前記画面切換周期に拘わら
ず、前記第2表示画像の完成直後に、前記第3表示画像
の作成を開始することを特徴とする。
【0006】また、請求項3の表示制御方法は、1画面
分の表示切換のための画面切換周期に同期して変化する
表示画像として、次に作成すべき表示画像の内容を順次
決定し、それぞれ1画面分の表示画像を記憶可能な3つ
の記憶領域のいずれかに順次描画して作成し、前記画面
切換周期に同期して、完成した表示画像を表示画面に完
成順に表示させる表示装置の表示制御方法であって、前
記3つの記憶領域は、前記表示画面に表示中の表示画像
を第1表示画像として記憶している第1記憶領域と、前
記第1表示画像の次の表示画像を第2表示画像として記
憶する第2記憶領域と、前記第2表示画像の次の表示画
像を第3表示画像として記憶する第3記憶領域として、
循環して使用され、前記画面切換周期に拘わらず、前記
第2表示画像の完成直後に、前記第3表示画像の作成を
開始することを特徴とする。
【0007】この表示装置およびその表示制御方法で
は、作成すべき表示画像の内容を順次決定し、それぞれ
1画面分の3つの記憶領域のいずれかに順次描画して、
画面切換周期に同期して、表示画面に完成順に表示させ
るが、この場合の3つの記憶領域は、表示中の表示画像
(第1表示画像)、その次の表示画像(第2表示画
像)、さらにその次の(第3表示画像)の記憶領域をし
て循環して使用され、第3表示画像の作成は、画面切換
周期に拘わらず、第2表示画像の完成直後に開始するの
で、第2表示画像の完成が早ければ、第3表示画像の描
画に1(画面切換)周期分以上の時間を要する場合であ
っても、表示すべきタイミングまでに完成できる可能性
が高まる。すなわち、画面切換周期の期間内に描画でき
ないために発生する表示画像のコマ落ちの可能性を低減
できる。
【0008】また、請求項1の表示装置において、前記
画像決定手段は、前記第1表示画像を表示中の周期の終
了時に、前記第2表示画像が未完成の場合、前記第1表
示画像の表示を次の周期まで継続すること、さらにその
次の周期に前記第2表示画像を表示すること、および、
前記第3表示画像の内容を一画面分だけ次の内容にずら
すことを決定することが好ましい。
【0009】また、請求項3の表示制御方法において、
前記表示画像の内容の決定では、前記第1表示画像を表
示中の周期の終了時に、前記第2表示画像が未完成の場
合、前記第1表示画像の表示を次の周期まで継続するこ
と、さらにその次の周期に前記第2表示画像を表示する
こと、および、前記第3表示画像の内容を一画面分だけ
次の内容にずらすことを決定することが好ましい。
【0010】この表示装置では、第1表示画像を表示中
の周期の終了時に、第2表示画像が未完成の場合、その
第2表示画像を次の周期において表示できないため、第
1表示画像の表示を次の周期まで継続し、さらにその次
の周期に第2表示画像を表示することを決定する。ま
た、この場合、第3表示画像を表示すべき周期に第2表
示画像が表示されることになるので、元の第3表示画像
の内容を飛ばして、一画面分だけ次の内容にずらすこと
を決定する。この結果、第2表示画像を表示すべき周期
に第1表示画像を表示し、第3表示画像を表示すべき周
期に第2表示画像を表示することになるが、第3表示画
像の内容は、さらに一画面分だけ次の内容(すなわち本
来なら第4表示画像となる内容)なので、第2表示画像
を表示した周期の終了時に、第3表示画像(内容は第4
表示画像)が完成していれば、次の表示画像(本来の第
4表示画像)を表示すべき周期に、第3表示画像(内容
は第4表示画像)を表示でき、正規(予定)の表示画像
となる。すなわち、コマ落ちを最小限にしつつ、正規の
表示内容に戻すことができる。
【0011】
【発明の実施の形態】以下、本発明の一実施形態に係る
表示装置について、添付図面を参照しながら詳細に説明
する。
【0012】図1および図2に示すように、まず、本実
施形態の表示装置1は、制御装置50からコマンドポー
トCPを介してコマンド(図2のCMD参照)を受信し
(S2)、その受信コマンドに従って、その後の表示処
理の展開(新ストーリー展開)のための次(回)の表示
画像を決定して(S3)、表示パネル(表示手段)20
の表示タイミングに同期した表示処理を行うものであ
る。
【0013】この表示装置1は、図示のように、制御装
置50からのコマンドCMDに従って表示装置1全体を
制御する制御部10と、垂直同期(Vsync )信号VS
(図2参照)のタイミングに同期して制御部10から表
示画像(データ)を受信して表示する表示パネル20
と、表示候補となる複数の表示画像データを記憶する表
示画像データ用ROM(Computer-Graphics ROM:以下
「CG−ROM」)30と、外部装置60に対してコネ
クタ41を介して表示装置1の動作状態を示す外部デー
タを出力する外部データ出力回路40と、を備えてい
る。
【0014】制御部10は、図1に示すように、制御の
中心となってコマンドポートCPを介してコマンドCM
Dを受信してそれに従った各種制御を行うCPU101
と、そのCPU101からの指令に従って表示画像デー
タの送受信制御を司るビデオ表示用プロセッサ(Video
Display Processor:以下「VDP」)102と、その表
示画像データ送受信のための作業領域となるビデオRA
M(以下「VRAM」)103と、ファームROM10
4aやホストRAM104b等を含むその他の回路(E
TC)104と、を備えている。
【0015】図2に示すように、電源ONにより起動さ
れると、表示装置1では、まず、初期設定を行い(S
1)、次いで、受信コマンド処理を行い(S2)、制御
装置50からのコマンド受信による割込(CMD)が発
生しているときには、そのコマンドCMDに従って、そ
れによる新ストーリー展開のための次回の表示画像を決
定する一方、新たなコマンドを受信していないときに
は、元のストーリー展開(旧ストーリー展開)のための
次回の表示画像を決定する(S3)。
【0016】ただし、この場合、次回の表示画像の決定
のために、必要に応じて乱数発生関数(を利用した乱数
発生機能)により乱数を発生させ(RDM)、その乱数
に基づいて、表示画像の複数の候補の中から、次回の表
示画像を選択して決定する。また、下記の時刻管理(S
52)の結果(時刻制御信号Ct)を参照する(図示一
点鎖線)。すなわち、次回の表示画像は、受信コマンド
の有無と、発生させた乱数(数値)と、時刻管理の結果
に基づいて決定される。なお、この場合、表示パネル2
0に対しては、前回の表示画像による表示画像データの
送出が行われているので、ここでは次回の表示画像の決
定のみ行って(S3)、表示パネル20の表示タイミン
グ、すなわち表示画像データ送出のトリガとなる垂直同
期信号(以下「Vsync信号」)VSの入力(割込)
を待つ(S4)。
【0017】次に、Vsync信号の入力があった時点
で、次の表示画像送出処理に移行する(S5)。ここで
は、表示のために用意(作成)してあった前回の表示画
像データの送出を行う(表示する)のと並行して、次回
の(新または旧ストーリー展開に従った)表示画像デー
タを作成(描画)する(S51)。また、この場合、描
画(画像の作成)に時間が掛かり、次のVsync信号
までに作成が間に合わないときには、その次の表示画像
作成(描画)は行わない旨を、(図示一点鎖線の時刻制
御信号Ctを受け取ることにより)次回の表示画像決定
処理(S3)において参照するために、時刻管理を行う
(S52)。
【0018】そして、表示画像送出処理によりその回の
表示が終了すると(S5)、同様に、次回の受信コマン
ド処理(S2)〜表示画像送出処理(S5)のループ処
理を行う。
【0019】以下、上述の表示と描画(作成)につい
て、詳述する。まず、本実施形態の表示装置1では、図
3に示すように、VRAM103は、それぞれ表示パネ
ル20の1画面分の表示画像を記憶可能な3つのRAM
領域(バッファ)BFA、バッファBFBおよびバッフ
ァBFCを有している。図2の表示画像送出処理(S
5)において、「描画+表示」(S51)の「描画」
(画像の作成)では、3つのバッファBFA、BFB、
BFCのうちの1つに表示画像データを書き込んで(ラ
イトして)描画(作成)し、それと並行して、「表示」
では、選択回路(セレクタ)SELを介して、すでに完
成済みの表示画像を記憶しているバッファの画像データ
を読み出して(リードして)表示する。
【0020】例えば図4(a)または(b)に示すよう
に、タイミング周期t1では、バッファBFAの1コマ
目の画像を表示するのと並行して、2コマ目の画像を作
成する。この作成(描画)に要する時間を画面切換周期
の例えば0.6倍(以下「0.6周期」等と表現する)
とすると、この場合には、タイミング周期t1が終了す
るまでの間に作成が完了するので、次のタイミング周期
t2では、2コマ目の画像を表示するとともに、次の3
コマ目の画像を作成できる。
【0021】ところが、ここで、例えば図6等の従来の
VRAM113において、この3コマ目の描画に要する
時間が1周期以上(例えば1.1周期)になると、図4
(a)のように、タイミング周期t3の始端タイミング
に間に合わないので、タイミング周期t3では、前の画
像(2コマ目)を継続して表示せざるを得ない。また、
タイミング周期t4では、3コマ目の表示となり、4コ
マ目の出番は無くなるので、5コマ目の作成を行う。す
なわち、2コマ目、3コマ目の表示タイミングが遅れる
だけでなく、4コマ目をコマ落ちとして、5コマ目の作
成に移行せざるを得なくなる。ここで、例えばこの5コ
マ目の描画にも1周期以上が必要となれば、同様のコマ
落ちが連続する。
【0022】これに対し、本実施形態の表示装置1で
は、3つのバッファBFA、BFB、BFCを有すると
ともに、表示中の画像の次の画像の完成した直後に、そ
の次の画像の作成を開始する。この状態は、図2の表示
画像送出処理(S5)において、「描画+表示」の「描
画」が終了し、次の受信コマンド処理(S2)および表
示画像決定処理(S3)が終了し、次のVsync信号
を入力するまでのVsync待ちの間に、表示画像決定
処理(S3)で決定された画像を先行して作成すること
を意味し、ここまでの先行は、図2の処理フローに従っ
て処理可能となっている。
【0023】このため、例えば3コマ目の作成(描画)
に1.1周期、4コマ目の作成に1.2周期、5コマ目
の作成に1.1周期を要するとしても、2コマ目の作成
が0.6周期ですめば、図4(b)に示すように、タイ
ミング周期t1の後半には、(バッファBFCにて)3
コマ目の作成を開始して、タイミング周期t2の終端、
すなわちタイミング周期t3の始端のタイミングに間に
合う(0.6+1.1≦2.0)ので、タイミング周期
t3では、表示すべき3コマ目の画像を(バッファBF
Cから読み出して)表示できる。同様に、(タイミング
周期t2の)3コマ目作成完了直後に4コマ目の作成を
開始するので、4コマ目を表示すべきタイミング周期t
4の始端タイミングまでに間に合い(0.6+1.1+
1.2≦3.0)、コマ落ちすることなく、かつ予定の
タイミングで4コマ目を表示でき、5コマ目も同様にコ
マ落ちすることなく予定のタイミングで表示できる。
【0024】図5(a)も上述と同様のタイミングチャ
ートを示しており、図示のように、個々の作成時間とし
て1周期以上のもの(例えば3コマ目、7コマ目など)
があっても、作成時間の累積が各画像の表示開始までに
間に合う限り、コマ落ちすることなく正規の(予定の、
表示画像決定処理において決定された)画像を正規のタ
イミング(周期)で表示できる。すなわち、画面切換周
期の期間内に描画できないために発生する表示画像のコ
マ落ちの可能性(頻度)を低減できる。
【0025】一方、同図(b)に示すように、描画が正
規(予定)のタイミングまでに間に合わなかった場合、
表示装置1においても従来と同様にコマ落ちが発生する
が、その可能性(頻度)は低減している。
【0026】図7(b)と同様に、図5(b)では、2
コマ目の画像作成に1周期以上の時間を要して、タイミ
ング周期t2の始端タイミングまでに間に合わない状態
なので、図2の時刻管理(S52)からの時刻制御信号
Ctに基づいて、表示画像決定処理(S3)において、
次には4コマ目を作成することに決定する。ここまでは
図7(b)の従来の場合と同じであるが、図5(b)で
は、タイミング周期t2の(バッファBFBの)2コマ
目の画像作成の完了直後に、(バッファBFCにて)4
コマ目の作成を開始する。このため、仮に4コマ目の作
成に1周期以上を要する場合であっても、図示のよう
に、4コマ目を表示すべきタイミング周期t4の始端タ
イミングまでに作成が完了することにより、正規の(予
定の)タイミング周期t4で表示でき、コマ落ちの可能
性(頻度)を低減できる。
【0027】上述のように、本実施形態の表示装置1で
は、変化する表示画像の内容を決定し、決定された内容
の表示画像を描画により作成し、少なくともその作成開
始から表示終了までの期間、その表示画像をVRAM
(メモリ)103に記憶するとともに、Vsync周期
(画面切換周期)に同期して、各周期の始端タイミング
に完成済みの最新の表示画像を、その周期の表示画像と
して表示する。ここで、VRAM103は、3つのバッ
ファ(記憶領域)BFA、BFB、BFCを有して、こ
れらを循環使用し、かつ、Vsync周期(画面切換周
期)に拘わらず、前の表示画像の作成(描画)が終了し
た直後に、その次の表示画像の作成(描画)を開始する
ので、その分、表示すべき正規(予定)のタイミングま
でに完成する可能性が高まり、この結果、コマ落ちの可
能性(頻度)を低減できる。
【0028】なお、上述の実施形態では、表示タイミン
グとして表示パネル20の垂直同期信号を利用したが、
水平同期信号を利用することもできる。また、上述の実
施形態では、表示パネル20の表示タイミングに同期す
るように表示画像を送出したが、例えば図1の外部装置
60の受信タイミングに同期させて表示画像を送出する
場合にも同様に適用できる。また、図1において、制御
部10およびCG−ROM30の構成を表示装置と見て
(把握して)、表示パネル20を外部装置と見れば、前
述した表示タイミングも上記の受信タイミングに相当
し、同等の関係となる。
【0029】
【発明の効果】上述のように、本発明の表示装置および
表示装置の表示制御方法によれば、画面切換周期の期間
内に描画できないために発生する表示画像のコマ落ちの
可能性を低減できる、などの効果がある。
【図面の簡単な説明】
【図1】本発明の一実施形態に係る表示装置のブロック
図である。
【図2】図1の表示装置における表示処理の概略フロー
チャートである
【図3】VRAMにおける描画および表示のための画像
処理を示す論理構成のブロック図である。
【図4】VRAMにおける描画および表示の一例を示す
タイミングチャートである。
【図5】図3のVRAMにおける画像作成(描画)と画
像表示の様子を示すタイミングチャートである。
【図6】図3に対応する従来の一例を示すブロック図で
ある。
【図7】図5に対応する従来の一例を示すタイミングチ
ャートである。
【符号の説明】
1 表示装置 10 制御部 20 表示パネル 30 CG−ROM(表示画像データ用ROM) 60 外部装置 101 CPU 102 VDP(ビデオ表示用プロセッサ) 103 VRAM(ビデオRAM) CMD コマンド信号 CP コマンドポート Ct 時刻制御信号 VS Vsync(垂直同期)信号(表示タイミング
信号)
───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 5C058 BA01 BA35 BB13 5C082 AA01 BA12 BB13 BB15 BB22 BB25 BB26 BB42 CB01 DA54 DA55 DA64 DA65 DA86 MM02

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 1画面分の表示切換のための画面切換周
    期に同期して変化する表示画像を表示画面に表示させる
    表示装置であって、 それぞれ1画面分の表示画像を記憶可能な3つの記憶領
    域を有する画像記憶手段と、 次に作成すべき表示画像の内容を順次決定する画像決定
    手段と、 決定された内容の表示画像を前記3つの記憶領域のいず
    れかに順次描画して作成する画像作成手段と、 前記画面切換周期に同期して、完成した表示画像を前記
    表示画面に完成順に表示させる表示手段と、を備え、 前記3つの記憶領域は、 前記表示画面に表示中の表示画像を第1表示画像として
    記憶している第1記憶領域と、 前記第1表示画像の次の表示画像を第2表示画像として
    記憶する第2記憶領域と、 前記第2表示画像の次の表示画像を第3表示画像として
    記憶する第3記憶領域として、循環して使用され、 前記画像作成手段は、前記画面切換周期に拘わらず、前
    記第2表示画像の完成直後に、前記第3表示画像の作成
    を開始することを特徴とする表示装置。
  2. 【請求項2】 前記画像決定手段は、前記第1表示画像
    を表示中の周期の終了時に、前記第2表示画像が未完成
    の場合、前記第1表示画像の表示を次の周期まで継続す
    ること、さらにその次の周期に前記第2表示画像を表示
    すること、および、前記第3表示画像の内容を一画面分
    だけ次の内容にずらすことを決定することを特徴とす
    る、請求項1に記載の表示装置。
  3. 【請求項3】 1画面分の表示切換のための画面切換周
    期に同期して変化する表示画像として、次に作成すべき
    表示画像の内容を順次決定し、それぞれ1画面分の表示
    画像を記憶可能な3つの記憶領域のいずれかに順次描画
    して作成し、前記画面切換周期に同期して、完成した表
    示画像を表示画面に完成順に表示させる表示装置の表示
    制御方法であって、 前記3つの記憶領域は、 前記表示画面に表示中の表示画像を第1表示画像として
    記憶している第1記憶領域と、 前記第1表示画像の次の表示画像を第2表示画像として
    記憶する第2記憶領域と、 前記第2表示画像の次の表示画像を第3表示画像として
    記憶する第3記憶領域として、循環して使用され、 前記画面切換周期に拘わらず、前記第2表示画像の完成
    直後に、前記第3表示画像の作成を開始することを特徴
    とする表示装置の表示制御方法。
  4. 【請求項4】 前記表示画像の内容の決定では、前記第
    1表示画像を表示中の周期の終了時に、前記第2表示画
    像が未完成の場合、前記第1表示画像の表示を次の周期
    まで継続すること、さらにその次の周期に前記第2表示
    画像を表示すること、および、前記第3表示画像の内容
    を一画面分だけ次の内容にずらすことを決定することを
    特徴とする、請求項3に記載の表示装置の表示制御方
    法。
JP2001327949A 2001-10-25 2001-10-25 表示装置および表示装置の表示制御方法 Withdrawn JP2003131646A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001327949A JP2003131646A (ja) 2001-10-25 2001-10-25 表示装置および表示装置の表示制御方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001327949A JP2003131646A (ja) 2001-10-25 2001-10-25 表示装置および表示装置の表示制御方法

Publications (1)

Publication Number Publication Date
JP2003131646A true JP2003131646A (ja) 2003-05-09

Family

ID=19144100

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001327949A Withdrawn JP2003131646A (ja) 2001-10-25 2001-10-25 表示装置および表示装置の表示制御方法

Country Status (1)

Country Link
JP (1) JP2003131646A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008542866A (ja) * 2005-05-23 2008-11-27 フリースケール セミコンダクター インコーポレイテッド フレーム・バッファに格納されたイメージ・データを処理する方法及び装置
JP2011249908A (ja) * 2010-05-24 2011-12-08 Mitsubishi Electric Corp 映像表示方法
JP5635672B1 (ja) * 2013-12-05 2014-12-03 株式会社 ディー・エヌ・エー 画像処理装置及び画像処理プログラム

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008542866A (ja) * 2005-05-23 2008-11-27 フリースケール セミコンダクター インコーポレイテッド フレーム・バッファに格納されたイメージ・データを処理する方法及び装置
JP4728393B2 (ja) * 2005-05-23 2011-07-20 フリースケール セミコンダクター インコーポレイテッド フレーム・バッファに格納されたイメージ・データを処理する方法及び装置
JP2011249908A (ja) * 2010-05-24 2011-12-08 Mitsubishi Electric Corp 映像表示方法
JP5635672B1 (ja) * 2013-12-05 2014-12-03 株式会社 ディー・エヌ・エー 画像処理装置及び画像処理プログラム

Similar Documents

Publication Publication Date Title
JP5407762B2 (ja) 画像プロセッサの制御方法およびプログラム
US5530873A (en) Method and apparatus for processing interruption
US8259123B2 (en) Image processing apparatus
US4862155A (en) Graphic display system with secondary pixel image storage
JPH05323281A (ja) 表示制御装置及び方法
JP2003131646A (ja) 表示装置および表示装置の表示制御方法
JPH1085406A (ja) 遊技機の表示制御装置
JP3786017B2 (ja) 表示装置および表示装置のキャッシュ制御方法
JP2003131651A (ja) 表示装置および表示装置のバッファ管理方法
JP3791535B2 (ja) マトリクス型表示装置及びその制御方法
JP3973378B2 (ja) 表示装置
JPH09116827A (ja) 縮小映像信号処理回路
JP2000029456A (ja) ディスプレイ描画・表示方法およびディスプレイ装置
JP3786016B2 (ja) 表示装置および表示装置のキャッシュ制御方法
JP2003256868A (ja) 表示装置および表示装置のバッファ制御方法
JP2003236171A (ja) パチンコ機の画像表示装置とその制御方法
JP2003216465A (ja) 表示装置および表示装置のキャッシュ制御方法
JP3900973B2 (ja) 表示装置および表示装置の表示制御方法
JP2005122119A (ja) Mpuとビデオコーデックとで構成されるシステムにおけるビデオインタフェース装置
JP5407590B2 (ja) 画像表示装置
JP2821121B2 (ja) 表示制御装置
JP2004341149A (ja) 画像表示装置および画像表示方法
JP2003216139A (ja) 表示装置および表示装置のパレット指定方法
JP2003108366A (ja) 表示装置および表示装置の乱数発生方法
JP2001034258A (ja) 画像表示処理回路及びその処理方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040930

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050714

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050823

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20051019