JP4728393B2 - フレーム・バッファに格納されたイメージ・データを処理する方法及び装置 - Google Patents

フレーム・バッファに格納されたイメージ・データを処理する方法及び装置 Download PDF

Info

Publication number
JP4728393B2
JP4728393B2 JP2008512932A JP2008512932A JP4728393B2 JP 4728393 B2 JP4728393 B2 JP 4728393B2 JP 2008512932 A JP2008512932 A JP 2008512932A JP 2008512932 A JP2008512932 A JP 2008512932A JP 4728393 B2 JP4728393 B2 JP 4728393B2
Authority
JP
Japan
Prior art keywords
image data
buffer
image
entry
pointer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008512932A
Other languages
English (en)
Other versions
JP2008542866A (ja
Inventor
バーマン,コンスタンティン
ザルビンスキー,マイケル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
NXP USA Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NXP USA Inc filed Critical NXP USA Inc
Publication of JP2008542866A publication Critical patent/JP2008542866A/ja
Application granted granted Critical
Publication of JP4728393B2 publication Critical patent/JP4728393B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T1/00General purpose image data processing
    • G06T1/20Processor architectures; Processor configuration, e.g. pipelining
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39Control of the bit-mapped memory
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39Control of the bit-mapped memory
    • G09G5/399Control of the bit-mapped memory using two or more bit-mapped memories, the operations of which are switched in time, e.g. ping-pong buffers
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00Aspects of the architecture of display systems
    • G09G2360/12Frame memory handling
    • G09G2360/123Frame memory handling using interleaving

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Image Processing (AREA)
  • Image Input (AREA)
  • Storing Facsimile Image Data (AREA)
  • Editing Of Facsimile Originals (AREA)
  • Controls And Circuits For Display Device (AREA)

Description

本発明は、イメージ・データを処理する方法及び装置に関し、特に、イメージ・データを処理するための高速且つ低待ち時間の方法及び装置に関する。
セルラ電話器、携帯情報端末(PDA)及び類似のもののような、しかしこれらに限定されない最近の移動装置は、高解像度フルカラー・ディスプレイを含む。これらの移動装置は、高品質のグラフィックス、テキスト、静止画像、及びビデオ・ストリームをそれらのディスプレイ・パネル上に表示することができる。ビデオ・ストリームは、イメージのシーケンスを含む。説明の便宜のため、グラフィックス、テキスト及び静止画像は、イメージと呼ぶ。当該イメージは、イメージ・データにより表される。
これらの移動装置は、上記の高品質のイメージを与えるため複数のイメージ・データ・プロセス操作を適用する。様々なイメージ・データ処理操作は、ダウンサイジング、オーバーサイジング(over−sizing)、色変換、イメージ回転、アルファ・ブレンディング(alpha blending)、デブロッキング・フィルタリング(de−blocking filtering)、デリンギング・フィルタリング(de−ringing filtering)及び類似のものを含む。
通常、単一の移動型装置又は静止型装置は、単一のイメージ・プロセッサ(これはまたイメージ・データ・プロセッサと呼ばれる。)より多いイメージ・プロセッサを含む。イメージ・プロセッサは、従来技術の1又はそれより多いイメージ処理段階によりイメージ・データの値に影響を与えることができるいずれの構成要素である。これらの段階の一部は、上記で言及した。
ダブル・バッファは、1対のバッファを含む。この1対のバッファのそれぞれは、構成要素によりアクセスされることができ、従って、ダブル・バッファは、2つの構成要素により同時にアクセスされることができる。ビデオ処理シーケンスが、N個の処理構成要素と、データを最後の処理構成要素から検索するディスプレイ制御器と、イメージ・データを最初の処理構成要素に与える最初の構成要素とにより実行される場合、2×(N+1)個のバッファ又は(N+1)個のダブル・バッファを必要とする。
以下の特許及び特許出願は、全て本明細書に援用されているが、ビデオ処理に適用される様々なバッファリング・システム及び方法の簡単な概要を与える。以下の特許及び特許出願とは、発明の名称が「垂直ピクセル処理構成におけるラインバッファの再使用(Line−buffer reruse in vertical pixel−processing arrangement)」であるRathnam他の米国特許No.6765622、発明の名称が「書き込みブロッキング・メモリ・インターフェースを有するダブル・バッファリングされたグラフィックス及びビデオ・アクセラレータ、及びそれを行う方法(Double buffered graphics and video accelerator having a write blocking memory interface and method of doing the same)」であるBrothers,IIIの米国特許No.6128026、及び発明の名称が「ラスタ走査されたディスプレイのためのデュアル・ポート・メモリへデュアル・バッファリング入力するためのシステム(System for dual buffering input to dual port memory for a raster scanned display)」であるQuirk他のPCT特許出願公開シリアル番号WO00/39804である。
ダブル・バッファは、通常、DRAMメモリにより実現される。イメージ・データ・プロセッサは、DRAMメモリの最初のページに属する第1のバッファから情報を読み出し、そのイメージ・データを処理し、次いで、その処理されたイメージ・データを、DRAMメモリの別のページに属する第2のバッファに書き込む。連続した読み出し及び書き込み操作中に、イメージ・データ・プロセッサは、1つのDRAMページに(読み出し操作中に)、次いで別のDRAMページに(書き込み操作中に)アクセスする。このアクセス・パターンは、アクセス待ち時間を増大させる。この待ち時間は、装置の性能、特に、バッファへの複数のアクセスを実行する装置の性能に悪影響を及ぼす可能性がある。
イメージ・データを処理するための効率的な装置及び方法を実現する必要性がある。
添付の特許請求の範囲に記載されたイメージ・データを処理する方法及び装置が、提供される。
本発明は、図面と関係した以下の詳細な説明からより十分に理解され、認められるであろう。
以下の図面は、本発明の例示的実施形態を示す。それらは、本発明の範囲を制限する意図ではなく、むしろ本発明の実施形態の幾らかを理解することを助けるものである。更に、全ての図面は、尺度どおりではないことに注目されたい。
図1は、本発明の一実施形態に従ったシステム・オン・チップ10のような装置を示す。
システム・オン・チップ10は、外部メモリ420及びプロセッサ100を含む。プロセッサ100は、イメージ処理ユニット(IPU)200並びに主処理ユニット400を含む。主処理ユニット400(これはまた「汎用処理ユニット」、「デジタル信号処理ユニット」、又は単に「処理ユニット」として知られている。)は、命令を実行することができる。
システム・オン・チップ10は、複数の構成要素、並びに複数の命令、制御及びデータのバスを含む。説明を簡単にするため、主要データ・バスのみを示す。
本発明の様々な実施形態に従って、IPU200は、様々なイメージ処理操作を実行することができ、そしてイメージ・センサ、カメラ、ディスプレイ、エンコーダ及び類似のもののような様々な外部装置とインターフェースする。IPU200は、主処理ユニット400より遙かに小さく、そして消費電力が少ない。
IPU200は、デブロッキング・フィルタリング、デリンギング・フィルタリング、及び類似のもののような様々なフィルタリング操作を実行することができるハードウエア・フィルタ240を有する。上記のフィルタリング操作を実行する様々な従来技術の方法は、当該技術において知られており、そしてこれ以上の追加の説明を必要としない。
フィルタ240によりデブロッキング・フィルタリング操作を実行することにより、主処理ユニット400の代わりに、IPU200は、主処理ユニット400の計算負荷を低減する。1つの動作モードにおいて、フィルタ240は、主処理ユニット400に対して並列に動作することによりイメージ処理プロセスの速度を高めることができる。
IPU200は、制御モジュール210、センサ・インターフェース220、イメージ変換器230、フィルタ240、イメージ直接メモリ・アクセス制御器(IDMAC)280、同期ディスプレイ制御器250、非同期ディスプレイ制御器260及びディスプレイ・インターフェース270を含む。
センサ・インターフェース220は、その一方の側がカメラ300のようなイメージ・センサに接続され、その他方の側がイメージ変換器230に接続される。ディスプレイ・インターフェース270は、同期ディスプレイ制御器(SDC)250に接続され、そして非同期ディスプレイ制御器260に対して並列に接続される。ディスプレイ・インターフェース270は、TVエンコーダ310、グラフィック・アクセラレータ320及びディスプレイ330のような、しかしこれらに限定されるものではない複数の装置に接続されるよう適合されている。
IDMAC280は、IPU200の様々なモジュールが内部メモリ430及び外部メモリ420のようなメモリ・バンクにアクセスするのを容易にする。IDMAC280は、その一方の側がイメージ変換器230、フィルタ240、SDC250及びADC260に接続され、その他方の側がメモリ・インターフェース410に接続される。メモリ・インターフェース410は、内部メモリ430、及び追加の又は代替の外部メモリ420に接続される。
メモリ・インターフェース410は、要求をIDMAC280から受け取り、そしてその要求された情報を外部メモリ420又は内部メモリ430から検索するべきかどうかを決定する。その決定は、アドレスとこれらのメモリ・ユニット420及び430との間のマッピングに基づいて行うことができる。
典型的には、内部メモリ430は、比較的小さく、そして外部メモリ420は、非常に大きい。外部メモリ420がイメージ・データを格納することが都合良い。
センサ・インターフェース220は、イメージ・データをカメラ300又はTVデコーダ(図示せず)から捕捉する。捕捉されたイメージ・データは、処理するため又は事後処理するためイメージ変換器230に送られることができるが、しかしその捕捉されたイメージ・データはまた、これらのいずれの操作を適用することなしにIDMAC280に送られことができ、次いで、IDMAC280は、その捕捉されたイメージ・データをメモリ・インターフェース410を介して内部メモリ430又は外部メモリ420に送る。
イメージ変換器230は、センサ・モジュール220からのイメージ・データを処理し、又は外部メモリ420から検索されたイメージ・データを処理することができる。処理操作は、イメージのダウンサイジング、サイズ変更、色空間変換(例えば、YUVからRGBへ、RGBからYUVへ、YUVから別のYUVへ)、イメージ回転、上/下及び左/右の反転(flipping)を含み、またビデオ・イメージをグラフィックスと組み合わせることを含む。
ディスプレイ・インターフェース270は、時分割多重化スキームを用いて、複数のディスプレイへのアクセスを調停することができる。ディスプレイ・インターフェース270は、SDC250、ADC260及び主処理ユニット400からのイメージ・データを、そのディスプレイ・インターフェース270に接続されるディスプレイに適したフォーマットに変換する。ディスプレイ・インターフェース270はまた、制御信号及びタイミング信号を発生して、それらをディスプレイに与えるよう適合されている。
SDC250は、ビデオ及びグラフィックスを、ダム・ディスプレイ(dumb display)及びメモリレス・ディスプレイ(memoryless display)のような同期ディスプレイに表示、また同様にテレビジョン(TVエンコーダを介して)に表示することをサポートする。ADC260は、ビデオ及びグラフィックスをスマート・ディスプレイに表示することをサポートする。
IDMAC280は、複数のDMAチャネルを有し、そして内部メモリ430及び外部メモリ420へのアクセスを管理する。
図2は、本発明の一実施形態に従った外部メモリ420内の3つのバッファ421、422及び423を示す。
各バッファは、5ページ4211−4215、4221−4225及び4231−4235を有する。
バッファ421の読み出しポインタ及び書き込みポインタは、読み出しポインタ1及び書き込みポインタ1と示す。バッファ422の読み出しポインタ及び書き込みポインタは、読み出しポインタ2及び書き込みポインタ2と示す。バッファ423の読み出しポインタ及び書き込みポインタは、読み出しポインタ3及び書き込みポインタ3と示す。
本発明の一実施形態に従って、イメージ変換器230のようなイメージ・データ・プロセッサは、或る一定のバッファから読み出し、そしてそれへ書き込み、そして読み出しポインタと書き込みポインタとの差は、小さい。従って、時間の大部分において、イメージ変換器230は、イメージ・データを或るページから読み出し、そしてイメージ・データをその同じページに書き込む。
第1及び第2のエントリが互いに近接していることが都合よい。第2のエントリは、或る一定期間中にイメージ・プロセッサが前に読み出したイメージ・データを含むことが都合よい。
第1のエントリと第2のエントリとの差が、或る一定のバッファの1ページのサイズより小さいことが都合よい。その差は、1ページのサイズの10分の1より小さいことが都合よい。
読み出しポインタと書き込みポインタとの差が、単一のメモリ・アクセス中に転送されることができる情報バーストのサイズと、イメージ・データ・プロセッサに接続されるオプションのメモリ・キャッシュ(又は、内部メモリ)のサイズと、或る一定のイメージ・データ処理操作を実行するために要求される情報の量とを含む様々なパラメータに応答して決定されることが都合よい。例えば、或る一定のピクセル操作(例えば、デブロッキング・フィルタリングのようなもの)は、前のピクセルのイメージ・データを必要とする。
イメージの各ピクセルは、RGB、YUV及び類似のもののような複数のピクセル成分により表される。それらの異なるピクセル成分は、インターリーブされる要領(この要領では様々なピクセル成分が交互に格納される。)又は非インターリーブされる要領(この要領では異なるピクセル成分が異なるバッファに格納される。)で格納されることができる。
各バッファがイメージ・データをインターリーブされる要領で格納すると仮定する。さもなければ、3つのバッファ(又はそれより多いバッファ)は、3つの異なるピクセル成分を格納するため必要とされる。
図3は、本発明の一実施形態に従ったイメージ・データ処理シーケンス500を示すタイミング図である。
イメージ・データ処理シーケンス500は、主処理ユニット400のようなイメージ・データ・プロバイダ、イメージ変換器230のようなイメージ・プロセッサ、及び非同期ディスプレイ制御器260のようなイメージ・データ検索器により実行される。
(主処理ユニット400、イメージ変換器230及び非同期ディスプレイ制御器260のうちの)構成要素が或る一定のバッファにアクセスするとき、他の構成要素が同じバッファにアクセスするのを阻止されることに注目されたい。これは、バッファにアクセスした最初の構成要素により当該バッファをロックすることを含む様々な要領で実行されることができる。例えば、第1の期間P1510中に、イメージ変換器230及び非同期ディスプレイ制御器260は、第1のバッファ421にアクセスすることができない。
第1の期間P1 510中に、主処理ユニット400は、イメージ・データを第1のバッファ421に書き込む。主処理ユニット400は、第1のバッファ421をイメージ・データでもって充填する、又はイメージ・メモリ・データを第1のバッファ421の2ページに少なくとも書き込むことが好ましい。
第2の期間P2 520中に、主処理ユニット400は、イメージ・データを第2のバッファ422に書き込む。イメージ変換器230は、イメージ・データを第1のバッファ421から読み出し、当該イメージ・データを処理し、そしてその処理されたイメージ・データを第1のバッファ421に書き込む。イメージ変換器230は、処理されたイメージ・データを、第2の期間P2520中にイメージ変換器230により読み出されたイメージ・データを前に格納したエントリに書き込む。
第2の期間P2 520中に、書き込みポインタ1が、読み出しポインタ1に続き、そしてそれらの間の距離は、特に、メモリ・ページのサイズと比較して、比較的小さい。従って、両方のポインタは、1ページから別のページへの短いポインタ遷移を除いて、同じメモリに属するエントリを指す。
第3の期間P3 530中に、主処理ユニット400は、イメージ・データを第3のバッファ423に書き込む。イメージ変換器230は、イメージ・データを第2のバッファ422から読み出し、当該イメージ・データを処理し、そしてその処理されたイメージ・データを第2のバッファ422に書き込む。イメージ変換器230は、処理されたイメージ・データを、第3の期間P3530中にイメージ変換器230により読み出されたイメージ・データを格納するエントリに書き込む。第3の期間P3 530中に、書き込みポインタ2が、読み出しポインタ2に続き、そして両者の間の距離は、特に、ページのサイズと比較して、比較的小さい。従って、両方のポインタは、これらのポインタの1ページから別のページへの短い遷移を除いて、同じページに属するエントリを指す。
第3の期間P3 530中に、非同期ディスプレイ制御器260は、イメージ・データを第1のバッファ421から読み出す。
第4の期間P4 540中に、主処理ユニット400は、データを第1のバッファ421に書き込み、イメージ変換器230は、イメージ・データを第3のバッファ423から読み出し、当該イメージ・データを処理し、そしてその処理されたイメージ・データを第3のバッファ423に書き込み、そして非同期ディスプレイ制御器260は、イメージ・データを第1のバッファ421から読み出す。
第5の期間P5 550中に、主処理ユニット400は、データを第2のバッファ422に書き込み、イメージ変換器230は、イメージ・データを第1のバッファ421から読み出し、当該イメージ・データを処理し、そしてその処理されたイメージ・データを第1のバッファ421に書き込み、そして非同期ディスプレイ制御器260は、イメージ・データを第3のバッファ423から読み出す。
書き込みプロセスが第5の期間P5 550で終わると仮定すると、第6の期間P6 560中に、イメージ変換器230は、イメージ・データを第2のバッファ422から読み出し、当該イメージ・データを処理し、そしてその処理されたイメージ・データを第2のバッファ422に書き込み、そして非同期ディスプレイ制御器260は、イメージ・データを第1のバッファ421から読み出す。
第7の期間P7 570中に、非同期ディスプレイ制御器260は、イメージ・データを第2のバッファ422から読み出す。
図4は、第2の期間P2 520中にイメージ変換器230により実行される読み出し及び書き込み動作をより詳細に示す。
イメージ変換器230が第1のバッファ421に充填するイメージ情報を読み出すことと、読み出しポインタと書き込みポインタ(読み出しポインタ1と書き込みポインタ1)との差が比較的小さいことと、小さい時間差(ΔT)が或る一定のエントリの読み出し操作とその同じエントリの書き込み操作との間を分離することとを仮定する。
第2の期間P2 520は、5つのサブ期間RW1−RW5 521、523、525、527及び529と4つの遷移期間TP1−TP4 522、524、526及び528を含む。
k番目のサブ期間(k=1,2,3,4,5)中に、読み出しポインタ1と書き込みポインタ1の両方は、k番目のページに属するエントリを指す。
各遷移期間は、短く、そして約ΔT長である。k番目遷移期間(k=1,2,3,4,)中に、読み出しポインタ1は、第1のバッファ421の(k+1)番目のページのエントリを指し、一方書き込みポインタ1は、第1のバッファ421のk番目のページのエントリを指す。
図5は、本発明の一実施形態に従った別のイメージ・データ処理シーケンス600を示すタイミング図である。
イメージ・データ処理シーケンス600は、主処理ユニット400のようなイメージ・データ・プロバイダ、イメージ変換器230及びフィルタ240のような2つのイメージ・プロセッサ、及び非同期ディスプレイ制御器260のようなイメージ・データ検索器により実行される。
これら4つの構成要素を効率的にサポートするため、第4のバッファ424が、導入される。
全ての処理ユニットは、読み出しポインタと書き込みポインタとの間の小さい差を維持しながら読み出し動作と書き込み動作とを実行することによりバッファにアクセスすることに注目されたい。この差は、データ処理のタイプの相違、処理を必要とされるピクセル情報の量、データ検索能力の相違、及び類似のものに起因してそれぞれの処理ユニットによって異なることに注目されたい。
第1の期間P1 510中に、主処理ユニット400は、イメージ・データを第1のバッファ421に書き込む。主処理ユニット400は、第1のバッファ421にイメージ・データを充填することが都合良い。
第2の期間P2 520中に、主処理ユニット400は、イメージ・データを第2のバッファ422に書き込む。ハードウエア・フィルタ240は、イメージ・データを第1のバッファ421から読み出し、当該イメージ・データを処理し、そしてそれを第1のバッファ421へ、特に、第2の期間P2520中にハードウエア・フィルタ240により読み出されたイメージ・データを格納するエントリへ書き戻す。
第3の期間P3 530中に、主処理ユニット400は、イメージ・データを第3のバッファ423に書き込む。ハードウエア・フィルタ240は、イメージ・データを第2のバッファ422から読み出し、当該イメージ・データを処理し、そしてそれを第2のバッファ422へ、特に、第3の期間P3530中にハードウエア・フィルタ240により読み出されたイメージ・データを格納するエントリへ書き戻す。
第3の期間P3 530中に、書き込みポインタ2が、読み出しポインタ2に続き、そして両者の間の距離が、特に、ページのサイズと比較して、比較的小さい。
第3の期間P3 530中に、イメージ変換器230は、イメージ・データを第1のバッファ421から読み出し、当該イメージ・データを処理し、そしてそれを第1のバッファ421へ、特に、第3の期間P3530中にイメージ変換器230により読み出されたイメージ・データを格納するエントリへ書き戻す。第3の期間P3 530中に、書き込みポインタ1が、読み出しポインタ1に続き、そして両者の間の距離は、特に、ページのサイズと比較して、比較的小さい。
第4の期間P4 540中に、主処理ユニット400は、データを第4のバッファ424に書き込み、そしてハードウエア・フィルタ240は、イメージ・データを第3のバッファ423から読み出し、そしてイメージ・データを第3のバッファ423に書き込み、そしてイメージ変換器230は、イメージ・データを第2のバッファ422から読み出し、そしてイメージ・データを第2のバッファ422に書き込み、そして非同期ディスプレイ制御器260は、イメージ・データを第1のバッファ421から読み出す。
第5の期間P5 550中に、主処理ユニット400は、データを第1のバッファ421に書き込み、そしてハードウエア・フィルタ240は、イメージ・データを第4のバッファ424から読み出し、そしてイメージ・データを第4のバッファ424に書き込み、そしてイメージ変換器230は、イメージ・データを第3のバッファ423から読み出し、そしてイメージ・データを第3のバッファ423に書き込み、そして非同期ディスプレイ制御器260は、イメージ・データを第2のバッファ422から読み出す。
書き込みプロセスが第5の期間P5 550で終了し、次いで、第6の期間P6 560中にハードウエア・フィルタ240がイメージ・データを第1のバッファ421から読み出しそしてイメージ・データを第1のバッファ421に書き込み、そしてイメージ変換器230がイメージ・データを第4のバッファ424から読み出しそしてイメージ・データを第4のバッファ424に書き込み、そして非同期ディスプレイ制御器260がイメージ・データを第2のバッファ422から読み出すと仮定する。
第7の期間P7 570中に、イメージ変換器230は、イメージ・データを第1のバッファ421から読み出し、そしてイメージ・データを第1のバッファ421に書き込み、そして非同期ディスプレイ制御器260は、イメージ・データを第4のバッファ424から読み出す。
第8の期間P8中に、非同期ディスプレイ制御器260は、イメージ・データを第1のバッファ421から読み出す。
図6は、本発明の一実施形態に従ったイメージ・データを処理する方法700のフロー・チャートである。
方法700は、イメージ・データ・プロバイダによりイメージ・データを或る一定のバッファに書き込む段階710により開始する。
段階710は、方法700の第1の繰り返し中における段階720及び730の前に実行されることが都合良い。方法700の他の繰り返し中に、段階710は、段階720及び730に対して並列に実行される。
図3に説明する例を参照すると、主処理ユニット400は、第1の期間P1 510中に第1のバッファ421に書き込み、一方イメージ変換器230は、アイドル状態のままである。第2の期間P2520中に、主処理ユニット400は、第2のバッファ422に書き込み、一方イメージ変換器230は、イメージ・データを第1のバッファ421から読み出し、それを処理し、そしてその処理されたイメージ・データを第1のバッファ421に書き込む。
段階710−760は、イメージ・データの事前定義された量が受け取られ、処理され、そして検索されるまで、複数回繰り返されることができることに更に注目されたい。
段階710には、段階730及び段階720が続く。
段階720は、イメージ・プロセッサによりイメージ・データを或る一定のバッファの第1のエントリから読み出す段階を含む。段階720には、イメージ・プロセッサによりイメージ・データを処理する段階722が続く。段階722には、処理されたイメージ・データを上記の或る一定のバッファの第2のエントリに書き込む段階724が続く。
第1及び第2のエントリは、互いに近接していることが都合良い。第2のエントリは、或る一定期間中にイメージ・プロセッサにより前に読み出されたイメージ・データを含むことが都合良い。
第1のエントリと第2のエントリとの間の距離が、或る一定のバッファの1ページのサイズより小さいことが都合良い。その距離は、当該ページのサイズの10分の1より小さいことが都合良い。
段階724には、事前定義された繰り返し判定基準に従って段階720−724を繰り返すかどうかを決定する段階726が続く。
本発明の一実施形態に従って、上記の繰り返しは、或る一定のバッファの少なくとも2メモリ・ページが読み出されたとき終了する。繰り返しは、全てのバッファが読み出されたとき終了することが都合良い。繰り返しが終了した場合、段階726には、段階720が続き、さもなければ、段階720には、「終了」段階728が続く。
段階730は、イメージ・データ・プロバイダ及びイメージ・データ検索器が或る一定のバッファに上記の繰り返し中にアクセスするのを防止することを含む。
方法700はまた、段階750及び760を含む。段階750は、イメージ・データ・プロバイダによりイメージ・データを或る一定のバッファに書き込むことを含む。段階760は、イメージ・データ・プロセッサにより前に処理されたイメージ・データをイメージ・データ検索器により検索することを含む。検索されたイメージ・データは、ディスプレイに送られ、又はディスプレイ制御器に送られ、或いは別のメモリ・ユニットに送られることができる。
段階750及び760は、段階720−726に対して並列に実行される。この並列処理は、方法700の最初の繰り返し及び最終の繰り返し中に生じないことに注目されたい。従って、例えば、データ検索段階760は、データ処理が終了した後の少なくとも1つの期間に終了する。
図7は、本発明の一実施形態に従ってイメージ・データを処理する方法701のフロー・チャートである。
方法701は、追加のイメージ・データ・プロセッサにより実行される追加の処理段階を含むことにより方法700とは異なる。両方のイメージ・データ・プロセッサは、パイプライン化の要領で動作することができ、従って、方法701の多くの繰り返し中に、それらは、異なるバッファに格納された異なるイメージ・データについて並列に操作する。
方法701は、段階740−744の繰り返しを含む。段階740は、別のイメージ・プロセッサによりイメージ・データを別のバッファの第1のエントリから読み出すことを含む。段階742は、他のイメージ・プロセッサによりイメージ・データを処理することを含む。段階744は、処理されたイメージ・データを他のバッファの第2のエントリに書き込むことを含む。
4以上のイメージ・プロセッサがイメージ・データ処理シーケンスに参加することができることに注目されたい。
提案した方法を用いることにより、ビデオ処理シーケンスがN個の処理構成要素と、データを最後の処理構成要素から検索するディスプレイ制御器と、イメージ・データを第1の処理構成要素に与える第1の構成要素とにより実行される場合、N+2個のバッファが必要とされる。
本明細書で説明されるものの変形、変更及び他の実施形態が、特許請求の範囲に記載された発明の趣旨及び範囲から逸脱することなしに当業者により行われるであろう。従って、本発明は、前述の例示的説明により定義されるべきではなく、代わりに、添付の特許請求の範囲の趣旨及び範囲により定義されるべきである。
図1は、本発明の一実施形態に従った装置を示す。 図2は、本発明の一実施形態に従った3つのバッファを示す。 図3は、本発明の一実施形態に従ったイメージ・データ処理シーケンスを示すタイミング図である。 図4は、本発明の一実施形態に従った、イメージ変換器により第2の期間中に実行される読み出し及び書き込み操作をより詳細に示す。 図5は、本発明の別の実施形態に従った別のイメージ・データ処理シーケンスを示すタイミング図である。 図6は、本発明の一実施形態に従ってイメージ・データを処理する方法のフロー・チャートである。 図7は、本発明の別の実施形態に従ってイメージ・データを処理する別の方法のフロー・チャートである。

Claims (6)

  1. イメージ・データ・プロバイダ(400)、イメージ・プロセッサ(230)及びイメージ・データ検索器(250,260)を備える装置(10)であって、
    3つのバッファ(421,422,423)を更に備え、
    各バッファが、前記バッファのメモリ空間を物理的に分割する複数のメモリ・ページを含み、
    或る一定の期間中に、前記イメージ・プロセッサ(230)が、或る一定のバッファの第1のエントリからのイメージ・データの読み出し操作を実行し、前記の読み出されたイメージ・データに対してイメージ・データ処理操作を実行し、且つ前記或る一定のバッファの第2のエントリに対して、処理されたイメージ・データの書き込み操作を実行し、当該読み出し操作及び書き込み操作が、前記バッファ内に、当該第1のエントリに対応する第1のポインタ及び当該第2のエントリに対応する第2のポインタを設定し、当該第1のポインタに対応するアドレスからの読み出しを開始し、当該第2のポインタに対応するアドレスからの書き込みを開始することによって、前記イメージ・プロセッサによって制御され、
    前記第1のエントリと前記第2のエントリとの間の物理的メモリアドレスの差が、前記或る一定のバッファの1ページの全体のメモリアドレスより小さく、このことは、前記第1のポインタと前記第2のポインタの差が、一定のバッファのページの全体のメモリ・サイズより小さいように、を制御することによって、前記イメージ・プロセッサによって実現され、
    前記第2のエントリが、前記或る一定の期間中に前記イメージ・プロセッサ(230)により前に読み出されたイメージ・データを含み、
    前記イメージ・プロセッサが、当該イメージ・プロセッサが前記或る一定のバッファの少なくとも2ページを読み出すまで前記読み出し操作、前記イメージ・データ処理操作及び前記書き込み操作を繰り返し、
    前記或る一定の期間中に、前記イメージ・データ・プロバイダ(400)及び前記イメージ・データ検索器(250,260)が、前記或る一定のバッファにアクセスすることを防止される
    ことを特徴とする装置(10)。
  2. 前記イメージ・プロセッサ(230)が、イメージ・データを読み出し、次いで処理されたイメージ・データを書き込むことを順次的に行う請求項1記載の装置(10)。
  3. 少なくとも1つの追加のイメージ・プロセッサ(240)及び少なくとも1つの追加のバッファ(424)を更に備えることによって、異なったイメージ・プロセッサが同時に同じバッファをアクセスしないように、前記イメージ・プロセッサ(230)及び前記3つのバッファ(421,422,423)と協働して、或るタイミングにおいて、各プロセッサによって、或るバッファからの読み出し及び別のバッファへの書き込みが行われる、請求項1又は2記載の装置(10)。
  4. 前記第2の期間の大部分の間に、前記イメージ・プロセッサ(230)が、イメージ・データを或る一定のバッファ・ページから読み出し、且つ処理されたイメージ・データを前記或る一定のバッファ・ページに書き込む請求項1から3のいずれか一項に記載の装置(10)。
  5. 単一の集積回路が、前記イメージ・データ・プロバイダ(400)、前記イメージ・プロセッサ(230)及び前記イメージ・データ検索器(250,260)を備える請求項1からのいずれか一項に記載の装置(10)。
  6. イメージ・プロセッサが、前記第1のポインタと前記第2のポインタの間の差が、一定のバッファのページの全体のメモリ・サイズの1/10より小さい状態を維持するように制御することによって、
    前記第1のエントリと前記第2のエントリとの間の距離が、1ページのサイズの10分の1より小さいようにする、
    請求項1から5のいずれか一項に記載の装置(10)。
JP2008512932A 2005-05-23 2005-05-23 フレーム・バッファに格納されたイメージ・データを処理する方法及び装置 Expired - Fee Related JP4728393B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/IB2005/051672 WO2006126042A1 (en) 2005-05-23 2005-05-23 Method and device for processing image data stored in a frame buffer

Publications (2)

Publication Number Publication Date
JP2008542866A JP2008542866A (ja) 2008-11-27
JP4728393B2 true JP4728393B2 (ja) 2011-07-20

Family

ID=35530884

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008512932A Expired - Fee Related JP4728393B2 (ja) 2005-05-23 2005-05-23 フレーム・バッファに格納されたイメージ・データを処理する方法及び装置

Country Status (4)

Country Link
US (1) US8102399B2 (ja)
EP (1) EP1889252A1 (ja)
JP (1) JP4728393B2 (ja)
WO (1) WO2006126042A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9307267B2 (en) * 2008-12-11 2016-04-05 Nvidia Corporation Techniques for scalable dynamic data encoding and decoding
EP2302845B1 (en) 2009-09-23 2012-06-20 Google, Inc. Method and device for determining a jitter buffer level
US8856212B1 (en) 2011-02-08 2014-10-07 Google Inc. Web-based configurable pipeline for media processing
US8928680B1 (en) 2012-07-10 2015-01-06 Google Inc. Method and system for sharing a buffer between a graphics processing unit and a media encoder
CA3010471C (en) 2017-07-06 2024-04-23 Aidan Fabius Display buffering methods and systems
CN107589989A (zh) 2017-09-14 2018-01-16 晨星半导体股份有限公司 基于安卓平台的显示装置及其图像显示方法
CA3044477A1 (en) * 2018-06-01 2019-12-01 Gregory Szober Display buffering methods and systems
US11164496B2 (en) 2019-01-04 2021-11-02 Channel One Holdings Inc. Interrupt-free multiple buffering methods and systems

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000181440A (ja) * 1998-12-15 2000-06-30 Matsushita Electric Ind Co Ltd 表示装置
JP2003131646A (ja) * 2001-10-25 2003-05-09 Seiko Epson Corp 表示装置および表示装置の表示制御方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0167116B1 (ko) 1991-07-26 1999-03-20 마이클 에이치. 모리스 변형가능한 디스플레이 메모리 제공방법 및 장치
US5943065A (en) * 1991-11-21 1999-08-24 Videologic Limited Video/graphics memory system
US5568165A (en) * 1993-10-22 1996-10-22 Auravision Corporation Video processing technique using multi-buffer video memory
JP3893441B2 (ja) * 1998-04-07 2007-03-14 富士フイルム株式会社 表示装置およびその制御方法
US6128026A (en) 1998-05-04 2000-10-03 S3 Incorporated Double buffered graphics and video accelerator having a write blocking memory interface and method of doing the same
US6307565B1 (en) 1998-12-23 2001-10-23 Honeywell International Inc. System for dual buffering of asynchronous input to dual port memory for a raster scanned display
US6853381B1 (en) 1999-09-16 2005-02-08 Ati International Srl Method and apparatus for a write behind raster
US6784889B1 (en) * 2000-12-13 2004-08-31 Micron Technology, Inc. Memory system and method for improved utilization of read and write bandwidth of a graphics processing system
US6992674B2 (en) 2001-02-15 2006-01-31 Sony Corporation Checkerboard buffer using two-dimensional buffer pages and using state addressing
US6765622B2 (en) 2001-10-26 2004-07-20 Koninklijke Philips Electronics N.V. Line-buffer reuse in vertical pixel-processing arrangement
JP4313527B2 (ja) * 2001-11-21 2009-08-12 富士通マイクロエレクトロニクス株式会社 画像描画装置
US6836272B2 (en) 2002-03-12 2004-12-28 Sun Microsystems, Inc. Frame buffer addressing scheme
JP2003324644A (ja) * 2002-05-07 2003-11-14 Canon Inc 映像信号処理装置、画像表示制御方法、記憶媒体、及びプログラム

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000181440A (ja) * 1998-12-15 2000-06-30 Matsushita Electric Ind Co Ltd 表示装置
JP2003131646A (ja) * 2001-10-25 2003-05-09 Seiko Epson Corp 表示装置および表示装置の表示制御方法

Also Published As

Publication number Publication date
EP1889252A1 (en) 2008-02-20
US20080253694A1 (en) 2008-10-16
JP2008542866A (ja) 2008-11-27
US8102399B2 (en) 2012-01-24
WO2006126042A1 (en) 2006-11-30

Similar Documents

Publication Publication Date Title
JP4728393B2 (ja) フレーム・バッファに格納されたイメージ・データを処理する方法及び装置
JP2008506295A (ja) 一連のイメージ・フレームを表示する方法及びシステム
US20060268124A1 (en) Digital camera architecture with improved performance
US20110102465A1 (en) Image processor, electronic device including the same, and image processing method
JP2009533772A (ja) 小さな画像又は大きな画像を処理する小さなラインバッファを容易に用いる技術
JP5359569B2 (ja) メモリのアクセス方法
US9460489B2 (en) Image processing apparatus and image processing method for performing pixel alignment
CN113132650A (zh) 一种视频图像显示处理控制装置、方法及显示终端
JP2006203437A (ja) カメラ装置、カメラ装置の画像処理方法
CN108024116B (zh) 一种数据缓存方法及装置
CN101038732A (zh) 整合型图像控制芯片组
US20110157465A1 (en) Look up table update method
JP2008172410A (ja) 撮像装置、画像処理装置、画像処理方法、画像処理方法のプログラム及び画像処理方法のプログラムを記録した記録媒体
JP2001285644A (ja) ラインメモリの制御方法
CN1764229A (zh) 图像处理装置
US8581918B2 (en) Method and system for efficiently organizing data in memory
JP5675278B2 (ja) データ処理装置および画像処理装置
US10152766B2 (en) Image processor, method, and chipset for increasing intergration and performance of image processing
US7928987B2 (en) Method and apparatus for decoding video data
US20110235936A1 (en) Routable image pipeline device
JP2006287715A (ja) 画像処理コントローラ及び電子機器
US20100254618A1 (en) Method for Accessing Image Data and Related Apparatus
JP2002199281A (ja) 画像処理装置
TWI424372B (zh) Selectable image line path means
JPH09319865A (ja) 画像処理装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100810

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101027

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110317

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110414

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140422

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees