JP4728393B2 - フレーム・バッファに格納されたイメージ・データを処理する方法及び装置 - Google Patents
フレーム・バッファに格納されたイメージ・データを処理する方法及び装置 Download PDFInfo
- Publication number
- JP4728393B2 JP4728393B2 JP2008512932A JP2008512932A JP4728393B2 JP 4728393 B2 JP4728393 B2 JP 4728393B2 JP 2008512932 A JP2008512932 A JP 2008512932A JP 2008512932 A JP2008512932 A JP 2008512932A JP 4728393 B2 JP4728393 B2 JP 4728393B2
- Authority
- JP
- Japan
- Prior art keywords
- image data
- buffer
- image
- entry
- pointer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T1/00—General purpose image data processing
- G06T1/20—Processor architectures; Processor configuration, e.g. pipelining
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
- G09G5/39—Control of the bit-mapped memory
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
- G09G5/39—Control of the bit-mapped memory
- G09G5/399—Control of the bit-mapped memory using two or more bit-mapped memories, the operations of which are switched in time, e.g. ping-pong buffers
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2360/00—Aspects of the architecture of display systems
- G09G2360/12—Frame memory handling
- G09G2360/123—Frame memory handling using interleaving
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Image Processing (AREA)
- Image Input (AREA)
- Storing Facsimile Image Data (AREA)
- Editing Of Facsimile Originals (AREA)
- Controls And Circuits For Display Device (AREA)
Description
Claims (6)
- イメージ・データ・プロバイダ(400)、イメージ・プロセッサ(230)及びイメージ・データ検索器(250,260)を備える装置(10)であって、
3つのバッファ(421,422,423)を更に備え、
各バッファが、前記バッファのメモリ空間を物理的に分割する複数のメモリ・ページを含み、
或る一定の期間中に、前記イメージ・プロセッサ(230)が、或る一定のバッファの第1のエントリからのイメージ・データの読み出し操作を実行し、前記の読み出されたイメージ・データに対してイメージ・データ処理操作を実行し、且つ前記或る一定のバッファの第2のエントリに対して、処理されたイメージ・データの書き込み操作を実行し、当該読み出し操作及び書き込み操作が、前記バッファ内に、当該第1のエントリに対応する第1のポインタ及び当該第2のエントリに対応する第2のポインタを設定し、当該第1のポインタに対応するアドレスからの読み出しを開始し、当該第2のポインタに対応するアドレスからの書き込みを開始することによって、前記イメージ・プロセッサによって制御され、
前記第1のエントリと前記第2のエントリとの間の物理的メモリアドレスの差が、前記或る一定のバッファの1ページの全体のメモリアドレスより小さく、このことは、前記第1のポインタと前記第2のポインタの差が、一定のバッファのページの全体のメモリ・サイズより小さいように、を制御することによって、前記イメージ・プロセッサによって実現され、
前記第2のエントリが、前記或る一定の期間中に前記イメージ・プロセッサ(230)により前に読み出されたイメージ・データを含み、
前記イメージ・プロセッサが、当該イメージ・プロセッサが前記或る一定のバッファの少なくとも2ページを読み出すまで前記読み出し操作、前記イメージ・データ処理操作及び前記書き込み操作を繰り返し、
前記或る一定の期間中に、前記イメージ・データ・プロバイダ(400)及び前記イメージ・データ検索器(250,260)が、前記或る一定のバッファにアクセスすることを防止される
ことを特徴とする装置(10)。 - 前記イメージ・プロセッサ(230)が、イメージ・データを読み出し、次いで処理されたイメージ・データを書き込むことを順次的に行う請求項1記載の装置(10)。
- 少なくとも1つの追加のイメージ・プロセッサ(240)及び少なくとも1つの追加のバッファ(424)を更に備えることによって、異なったイメージ・プロセッサが同時に同じバッファをアクセスしないように、前記イメージ・プロセッサ(230)及び前記3つのバッファ(421,422,423)と協働して、或るタイミングにおいて、各プロセッサによって、或るバッファからの読み出し及び別のバッファへの書き込みが行われる、請求項1又は2記載の装置(10)。
- 前記第2の期間の大部分の間に、前記イメージ・プロセッサ(230)が、イメージ・データを或る一定のバッファ・ページから読み出し、且つ処理されたイメージ・データを前記或る一定のバッファ・ページに書き込む請求項1から3のいずれか一項に記載の装置(10)。
- 単一の集積回路が、前記イメージ・データ・プロバイダ(400)、前記イメージ・プロセッサ(230)及び前記イメージ・データ検索器(250,260)を備える請求項1から4のいずれか一項に記載の装置(10)。
- イメージ・プロセッサが、前記第1のポインタと前記第2のポインタの間の差が、一定のバッファのページの全体のメモリ・サイズの1/10より小さい状態を維持するように制御することによって、
前記第1のエントリと前記第2のエントリとの間の距離が、1ページのサイズの10分の1より小さいようにする、
請求項1から5のいずれか一項に記載の装置(10)。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/IB2005/051672 WO2006126042A1 (en) | 2005-05-23 | 2005-05-23 | Method and device for processing image data stored in a frame buffer |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008542866A JP2008542866A (ja) | 2008-11-27 |
JP4728393B2 true JP4728393B2 (ja) | 2011-07-20 |
Family
ID=35530884
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008512932A Expired - Fee Related JP4728393B2 (ja) | 2005-05-23 | 2005-05-23 | フレーム・バッファに格納されたイメージ・データを処理する方法及び装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US8102399B2 (ja) |
EP (1) | EP1889252A1 (ja) |
JP (1) | JP4728393B2 (ja) |
WO (1) | WO2006126042A1 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9307267B2 (en) * | 2008-12-11 | 2016-04-05 | Nvidia Corporation | Techniques for scalable dynamic data encoding and decoding |
EP2302845B1 (en) | 2009-09-23 | 2012-06-20 | Google, Inc. | Method and device for determining a jitter buffer level |
US8856212B1 (en) | 2011-02-08 | 2014-10-07 | Google Inc. | Web-based configurable pipeline for media processing |
US8928680B1 (en) | 2012-07-10 | 2015-01-06 | Google Inc. | Method and system for sharing a buffer between a graphics processing unit and a media encoder |
CA3010471C (en) | 2017-07-06 | 2024-04-23 | Aidan Fabius | Display buffering methods and systems |
CN107589989A (zh) | 2017-09-14 | 2018-01-16 | 晨星半导体股份有限公司 | 基于安卓平台的显示装置及其图像显示方法 |
CA3044477A1 (en) * | 2018-06-01 | 2019-12-01 | Gregory Szober | Display buffering methods and systems |
US11164496B2 (en) | 2019-01-04 | 2021-11-02 | Channel One Holdings Inc. | Interrupt-free multiple buffering methods and systems |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000181440A (ja) * | 1998-12-15 | 2000-06-30 | Matsushita Electric Ind Co Ltd | 表示装置 |
JP2003131646A (ja) * | 2001-10-25 | 2003-05-09 | Seiko Epson Corp | 表示装置および表示装置の表示制御方法 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR0167116B1 (ko) | 1991-07-26 | 1999-03-20 | 마이클 에이치. 모리스 | 변형가능한 디스플레이 메모리 제공방법 및 장치 |
US5943065A (en) * | 1991-11-21 | 1999-08-24 | Videologic Limited | Video/graphics memory system |
US5568165A (en) * | 1993-10-22 | 1996-10-22 | Auravision Corporation | Video processing technique using multi-buffer video memory |
JP3893441B2 (ja) * | 1998-04-07 | 2007-03-14 | 富士フイルム株式会社 | 表示装置およびその制御方法 |
US6128026A (en) | 1998-05-04 | 2000-10-03 | S3 Incorporated | Double buffered graphics and video accelerator having a write blocking memory interface and method of doing the same |
US6307565B1 (en) | 1998-12-23 | 2001-10-23 | Honeywell International Inc. | System for dual buffering of asynchronous input to dual port memory for a raster scanned display |
US6853381B1 (en) | 1999-09-16 | 2005-02-08 | Ati International Srl | Method and apparatus for a write behind raster |
US6784889B1 (en) * | 2000-12-13 | 2004-08-31 | Micron Technology, Inc. | Memory system and method for improved utilization of read and write bandwidth of a graphics processing system |
US6992674B2 (en) | 2001-02-15 | 2006-01-31 | Sony Corporation | Checkerboard buffer using two-dimensional buffer pages and using state addressing |
US6765622B2 (en) | 2001-10-26 | 2004-07-20 | Koninklijke Philips Electronics N.V. | Line-buffer reuse in vertical pixel-processing arrangement |
JP4313527B2 (ja) * | 2001-11-21 | 2009-08-12 | 富士通マイクロエレクトロニクス株式会社 | 画像描画装置 |
US6836272B2 (en) | 2002-03-12 | 2004-12-28 | Sun Microsystems, Inc. | Frame buffer addressing scheme |
JP2003324644A (ja) * | 2002-05-07 | 2003-11-14 | Canon Inc | 映像信号処理装置、画像表示制御方法、記憶媒体、及びプログラム |
-
2005
- 2005-05-23 WO PCT/IB2005/051672 patent/WO2006126042A1/en not_active Application Discontinuation
- 2005-05-23 JP JP2008512932A patent/JP4728393B2/ja not_active Expired - Fee Related
- 2005-05-23 EP EP05742467A patent/EP1889252A1/en not_active Withdrawn
- 2005-05-23 US US11/914,873 patent/US8102399B2/en not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000181440A (ja) * | 1998-12-15 | 2000-06-30 | Matsushita Electric Ind Co Ltd | 表示装置 |
JP2003131646A (ja) * | 2001-10-25 | 2003-05-09 | Seiko Epson Corp | 表示装置および表示装置の表示制御方法 |
Also Published As
Publication number | Publication date |
---|---|
EP1889252A1 (en) | 2008-02-20 |
US20080253694A1 (en) | 2008-10-16 |
JP2008542866A (ja) | 2008-11-27 |
US8102399B2 (en) | 2012-01-24 |
WO2006126042A1 (en) | 2006-11-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4728393B2 (ja) | フレーム・バッファに格納されたイメージ・データを処理する方法及び装置 | |
JP2008506295A (ja) | 一連のイメージ・フレームを表示する方法及びシステム | |
US20060268124A1 (en) | Digital camera architecture with improved performance | |
US20110102465A1 (en) | Image processor, electronic device including the same, and image processing method | |
JP2009533772A (ja) | 小さな画像又は大きな画像を処理する小さなラインバッファを容易に用いる技術 | |
JP5359569B2 (ja) | メモリのアクセス方法 | |
US9460489B2 (en) | Image processing apparatus and image processing method for performing pixel alignment | |
CN113132650A (zh) | 一种视频图像显示处理控制装置、方法及显示终端 | |
JP2006203437A (ja) | カメラ装置、カメラ装置の画像処理方法 | |
CN108024116B (zh) | 一种数据缓存方法及装置 | |
CN101038732A (zh) | 整合型图像控制芯片组 | |
US20110157465A1 (en) | Look up table update method | |
JP2008172410A (ja) | 撮像装置、画像処理装置、画像処理方法、画像処理方法のプログラム及び画像処理方法のプログラムを記録した記録媒体 | |
JP2001285644A (ja) | ラインメモリの制御方法 | |
CN1764229A (zh) | 图像处理装置 | |
US8581918B2 (en) | Method and system for efficiently organizing data in memory | |
JP5675278B2 (ja) | データ処理装置および画像処理装置 | |
US10152766B2 (en) | Image processor, method, and chipset for increasing intergration and performance of image processing | |
US7928987B2 (en) | Method and apparatus for decoding video data | |
US20110235936A1 (en) | Routable image pipeline device | |
JP2006287715A (ja) | 画像処理コントローラ及び電子機器 | |
US20100254618A1 (en) | Method for Accessing Image Data and Related Apparatus | |
JP2002199281A (ja) | 画像処理装置 | |
TWI424372B (zh) | Selectable image line path means | |
JPH09319865A (ja) | 画像処理装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100810 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101027 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110317 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110414 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140422 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |