JP2003125354A - ディジタル信号処理装置、ｄｖデコーダ及びこれを用いた記録装置及び信号処理方法 - Google Patents
ディジタル信号処理装置、ｄｖデコーダ及びこれを用いた記録装置及び信号処理方法Info
- Publication number
- JP2003125354A JP2003125354A JP2001330114A JP2001330114A JP2003125354A JP 2003125354 A JP2003125354 A JP 2003125354A JP 2001330114 A JP2001330114 A JP 2001330114A JP 2001330114 A JP2001330114 A JP 2001330114A JP 2003125354 A JP2003125354 A JP 2003125354A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- input
- processing
- audio
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000003672 processing method Methods 0.000 title claims description 4
- 238000012545 processing Methods 0.000 claims abstract description 236
- 230000005236 sound signal Effects 0.000 claims abstract description 108
- 238000000034 method Methods 0.000 claims abstract description 29
- 238000005070 sampling Methods 0.000 claims description 40
- 238000006243 chemical reaction Methods 0.000 claims description 38
- 230000001360 synchronised effect Effects 0.000 claims description 27
- 230000015654 memory Effects 0.000 claims description 25
- 238000007906 compression Methods 0.000 claims description 21
- 230000006835 compression Effects 0.000 claims description 20
- 238000000926 separation method Methods 0.000 claims description 9
- 230000008602 contraction Effects 0.000 claims 1
- 230000002093 peripheral effect Effects 0.000 abstract description 2
- 238000013461 design Methods 0.000 description 15
- 229920000729 poly(L-lysine) polymer Polymers 0.000 description 15
- 238000010586 diagram Methods 0.000 description 9
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 4
- 230000006870 function Effects 0.000 description 3
- 238000013139 quantization Methods 0.000 description 3
- 238000012795 verification Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 238000013507 mapping Methods 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 101100366711 Arabidopsis thaliana SSL13 gene Proteins 0.000 description 1
- 102100036738 Guanine nucleotide-binding protein subunit alpha-11 Human genes 0.000 description 1
- 101100283445 Homo sapiens GNA11 gene Proteins 0.000 description 1
- 101100366561 Panax ginseng SS11 gene Proteins 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 230000001186 cumulative effect Effects 0.000 description 1
- 125000004122 cyclic group Chemical group 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 230000006837 decompression Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
- H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
- H04N21/436—Interfacing a local distribution network, e.g. communicating with another STB or one or more peripheral devices inside the home
- H04N21/4363—Adapting the video stream to a specific local network, e.g. a Bluetooth® network
- H04N21/43632—Adapting the video stream to a specific local network, e.g. a Bluetooth® network involving a wired protocol, e.g. IEEE 1394
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
- H04N21/41—Structure of client; Structure of client peripherals
- H04N21/414—Specialised client platforms, e.g. receiver in car or embedded in a mobile appliance
- H04N21/4147—PVR [Personal Video Recorder]
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
- H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
- H04N21/4302—Content synchronisation processes, e.g. decoder synchronisation
- H04N21/4305—Synchronising client clock from received content stream, e.g. locking decoder clock with encoder clock, extraction of the PCR packets
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Computer Networks & Wireless Communication (AREA)
- Television Signal Processing For Recording (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Time-Division Multiplex Systems (AREA)
- Synchronizing For Television (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
Abstract
(57)【要約】
【課題】単一のクロックでＤＶデコード処理を行うこと
により、LSIのピン数を削減し、周辺回路の部品点数を
削減する。 【解決手段】入力信号とは非同期なクロック信号を発生
するクロック信号発生手段と、該クロック信号発生手段
から出力するクロック信号を分周し所定のクロックイネ
ーブル信号を出力する分周手段と、該分周手段から出力
するクロックイネーブル信号に従い、圧縮処理されたデ
ィジタル信号から圧縮映像及び音声情報などを分離して
出力するディジタルインタフェース処理手段と、該ディ
ジタルインタフェース処理手段から出力する圧縮映像情
報をデコードし、映像信号を得ると同時に入力信号との
同期をとるビデオ信号処理手段と、該ディジタルインタ
フェース処理手段から出力される音声情報をデコード
し、音声信号を得ると同時に音声動作モードに応じた同
期で音声信号を出力するオーディオ信号処理手段を用い
る。
により、LSIのピン数を削減し、周辺回路の部品点数を
削減する。 【解決手段】入力信号とは非同期なクロック信号を発生
するクロック信号発生手段と、該クロック信号発生手段
から出力するクロック信号を分周し所定のクロックイネ
ーブル信号を出力する分周手段と、該分周手段から出力
するクロックイネーブル信号に従い、圧縮処理されたデ
ィジタル信号から圧縮映像及び音声情報などを分離して
出力するディジタルインタフェース処理手段と、該ディ
ジタルインタフェース処理手段から出力する圧縮映像情
報をデコードし、映像信号を得ると同時に入力信号との
同期をとるビデオ信号処理手段と、該ディジタルインタ
フェース処理手段から出力される音声情報をデコード
し、音声信号を得ると同時に音声動作モードに応じた同
期で音声信号を出力するオーディオ信号処理手段を用い
る。
Description
【０００１】
【発明の属する技術分野】本発明は、ディジタル的に圧
縮処理されたビデオ及びオーディオ信号をデコードする
装置に係り、特にＤＶ規格に準じたディジタルビデオカ
セットレコーダのデコード処理において、いわゆるIEEE
1394規格のインターフェースから得るディジタルビデオ
信号とディジタルオーディオ信号とを単一のクロックで
処理すると同時に、フレームシンクロ原理を用いてビデ
オ信号とオーディオ信号の同期をとるディジタル信号処
理装置、ＤＶデコーダ及びこれを用いた記録装置及び信
号処理方法に係わる。
縮処理されたビデオ及びオーディオ信号をデコードする
装置に係り、特にＤＶ規格に準じたディジタルビデオカ
セットレコーダのデコード処理において、いわゆるIEEE
1394規格のインターフェースから得るディジタルビデオ
信号とディジタルオーディオ信号とを単一のクロックで
処理すると同時に、フレームシンクロ原理を用いてビデ
オ信号とオーディオ信号の同期をとるディジタル信号処
理装置、ＤＶデコーダ及びこれを用いた記録装置及び信
号処理方法に係わる。
【０００２】
【従来の技術】ディジタル信号の伝送規格として、近年
盛んに採用されているものに、例えばIEEE1394規格があ
る。このIEEE1394規格は、ディジタルビデオカセットレ
コーダ同士の接続や、ディジタルビデオカセットレコー
ダとパーソナルコンピュータとの接続など、マルチメデ
ィア用途に向くものとして注目されている。このIEEE13
94規格におけるディジタルビデオ信号及びディジタルオ
ーディオ信号のフォーマットは、Specifications of Co
nsumer-Use Digital VCRs using 6.3mm magnetic tape
[HD DIGITAL VCR CONFERENCE]（以下、ＤＶ規格と記
す）に記載されている。このＤＶ規格によると、圧縮信
号は、４８０バイトのビデオ、オーディオデータにIsoc
hronousヘッダ、CIP(Common Isochronous Packet)ヘッ
ダ、CRC(Cyclic Redundancy Check)が付加されたパケッ
ト単位のデータとして1394バス上を伝送する規格となっ
ている。また、上記CIPヘッダは、1394バスを介して送
受信する複数の機器間で同期をとる為に、同期用時間情
報(ＳＹＴ：SyncTime)を含んでいる。通常、このＳＹＴ
を参照してデコード後の出力ビデオ信号タイミングを発
生するため、ＳＹＴに位相ロックしたクロックを作成す
る目的でビデオ用PLLが必要となってくる。一方、ＤＶ
規格では、ビデオ信号とオーディオ信号の関係が非同期
となるアンロックモードが存在する為、この場合、上記
ビデオ用PLLに加えてオーディオ用PLLも必要となってく
る。ところで、上記ＤＶ規格に準じた機器と、他のシス
テムとの接続を考えた場合、ＤＶ規格のようにオーディ
オのアンロックモードが許されていないケースもあるこ
とから、上記ビデオ及びオーディオ信号は同期化して出
力する必要がある。そこで、特開平11-317916号では、
ＤＶ規格におけるオーディオ信号をビデオ信号に同期さ
せる為、まず初めにオーディオ用PLLを用いてデコード
処理を行い、次にビデオ信号側の同期を用いた第２のオ
ーディオ用PLLを用いて新たな同期を作成し、これを用
いてオーディオ信号のサンプルレート変換処理を行うこ
とで、ビデオ信号とオーディオ信号の同期をとる構成を
提案している。
盛んに採用されているものに、例えばIEEE1394規格があ
る。このIEEE1394規格は、ディジタルビデオカセットレ
コーダ同士の接続や、ディジタルビデオカセットレコー
ダとパーソナルコンピュータとの接続など、マルチメデ
ィア用途に向くものとして注目されている。このIEEE13
94規格におけるディジタルビデオ信号及びディジタルオ
ーディオ信号のフォーマットは、Specifications of Co
nsumer-Use Digital VCRs using 6.3mm magnetic tape
[HD DIGITAL VCR CONFERENCE]（以下、ＤＶ規格と記
す）に記載されている。このＤＶ規格によると、圧縮信
号は、４８０バイトのビデオ、オーディオデータにIsoc
hronousヘッダ、CIP(Common Isochronous Packet)ヘッ
ダ、CRC(Cyclic Redundancy Check)が付加されたパケッ
ト単位のデータとして1394バス上を伝送する規格となっ
ている。また、上記CIPヘッダは、1394バスを介して送
受信する複数の機器間で同期をとる為に、同期用時間情
報(ＳＹＴ：SyncTime)を含んでいる。通常、このＳＹＴ
を参照してデコード後の出力ビデオ信号タイミングを発
生するため、ＳＹＴに位相ロックしたクロックを作成す
る目的でビデオ用PLLが必要となってくる。一方、ＤＶ
規格では、ビデオ信号とオーディオ信号の関係が非同期
となるアンロックモードが存在する為、この場合、上記
ビデオ用PLLに加えてオーディオ用PLLも必要となってく
る。ところで、上記ＤＶ規格に準じた機器と、他のシス
テムとの接続を考えた場合、ＤＶ規格のようにオーディ
オのアンロックモードが許されていないケースもあるこ
とから、上記ビデオ及びオーディオ信号は同期化して出
力する必要がある。そこで、特開平11-317916号では、
ＤＶ規格におけるオーディオ信号をビデオ信号に同期さ
せる為、まず初めにオーディオ用PLLを用いてデコード
処理を行い、次にビデオ信号側の同期を用いた第２のオ
ーディオ用PLLを用いて新たな同期を作成し、これを用
いてオーディオ信号のサンプルレート変換処理を行うこ
とで、ビデオ信号とオーディオ信号の同期をとる構成を
提案している。
【０００３】
【発明が解決しようとする課題】ディジタル回路をＬＳ
Ｉに集積化する場合、設計効率の向上や、安定な動作を
保証するためには、単一のクロックを用いることが望ま
しい。また、ＬＳＩ自身の製造コストや、そのＬＳＩを
搭載する基板設計の容易性、生産効率、不良の発生率を
抑えるためにも、ＬＳＩのピン数は極力少ないことが望
ましい。しかし、上述した従来例では、少なくとも２つ
以上のクロックを用いた構成となっており、ＬＳＩ設計
時のタイミング設計、タイミング検証が複雑になるとい
う欠点がある。また、安定動作を保証する際、ＬＳＩ内
部のみならず、それを搭載した基板上でも複数のクロッ
クが存在する事となり、クロック間のクロストークや、
ノイズの発生要因を増大させる事となる。この場合、こ
れらクロストーク、ノイズを抑えるための基板設計技術
や、干渉を防ぐための部品などが必要となってくる。ま
た、上述した従来例では、クロック発生用のPLLが、少
なくとも２つ以上存在する。通常PLLを構成する場合、
位相比較出力を積分するために外付けのLPFが必要とな
ってくる。さらに、これらPLLの入・出力専用の外部ピ
ンが必要になってくる。この為、必然的に基板の部品点
数が増加すると同時にＬＳＩのピン数増加の影響による
基板設計の複雑化を招き、トータルコストも上昇してし
まう。
Ｉに集積化する場合、設計効率の向上や、安定な動作を
保証するためには、単一のクロックを用いることが望ま
しい。また、ＬＳＩ自身の製造コストや、そのＬＳＩを
搭載する基板設計の容易性、生産効率、不良の発生率を
抑えるためにも、ＬＳＩのピン数は極力少ないことが望
ましい。しかし、上述した従来例では、少なくとも２つ
以上のクロックを用いた構成となっており、ＬＳＩ設計
時のタイミング設計、タイミング検証が複雑になるとい
う欠点がある。また、安定動作を保証する際、ＬＳＩ内
部のみならず、それを搭載した基板上でも複数のクロッ
クが存在する事となり、クロック間のクロストークや、
ノイズの発生要因を増大させる事となる。この場合、こ
れらクロストーク、ノイズを抑えるための基板設計技術
や、干渉を防ぐための部品などが必要となってくる。ま
た、上述した従来例では、クロック発生用のPLLが、少
なくとも２つ以上存在する。通常PLLを構成する場合、
位相比較出力を積分するために外付けのLPFが必要とな
ってくる。さらに、これらPLLの入・出力専用の外部ピ
ンが必要になってくる。この為、必然的に基板の部品点
数が増加すると同時にＬＳＩのピン数増加の影響による
基板設計の複雑化を招き、トータルコストも上昇してし
まう。
【０００４】
【課題を解決するための手段】上記課題を解決するため
に、本発明では、基準クロックを発生するクロック発生
手段と、該基準クロックで動作し、ビデオ信号のデコー
ド処理を行うと共に、同期用時間情報を基に得られる入
力側フレーム基準タイミングと該基準クロックを分周し
て得られる出力用フレーム基準タイミングの同期化をフ
レーム単位で行うビデオ信号処理手段と、該基準クロッ
クで動作し、オーディオ信号の処理を行うと共に、該入
力側フレーム基準タイミングと出力用フレーム基準タイ
ミングとの周期の差を検出し、検出した周期差に応じて
サンプル数を補正するオーディオ信号処理手段を用い
る。入力側フレーム基準タイミングと出力用フレーム基
準タイミングとの周期差を検出し、周期差に応じたサン
プル数を求めて補正する、つまり、出力用フレーム基準
タイミングを基準とした１フレーム期間のサンプル数を
オーディオ信号の１フレームのサンプル数としてサンプ
ル数を補正することにより、出力用フレーム基準タイミ
ングに同期したオーディオ信号を、１つのクロック発生
手段により処理することができる。さらに、入力側フレ
ーム基準タイミングと出力用フレーム基準タイミングの
同期化をフレーム単位で行うことにより、ビデオ信号も
出力用フレーム基準タイミングに同期化することがで
き、１つのクロック発生手段により、出力用フレーム基
準タイミングに同期化されたオーディオ信号とビデオ信
号を得ることができる。なお、オーディオ信号のサンプ
ル数をロックモードに規定されたサンプル数に変換する
ことにより、ロックモードに従った同期化されたビデオ
信号とオーディオ信号を得ることができ、ロックモード
に対応していない機器へ出力させても処理できる出力信
号を得ることができる。
に、本発明では、基準クロックを発生するクロック発生
手段と、該基準クロックで動作し、ビデオ信号のデコー
ド処理を行うと共に、同期用時間情報を基に得られる入
力側フレーム基準タイミングと該基準クロックを分周し
て得られる出力用フレーム基準タイミングの同期化をフ
レーム単位で行うビデオ信号処理手段と、該基準クロッ
クで動作し、オーディオ信号の処理を行うと共に、該入
力側フレーム基準タイミングと出力用フレーム基準タイ
ミングとの周期の差を検出し、検出した周期差に応じて
サンプル数を補正するオーディオ信号処理手段を用い
る。入力側フレーム基準タイミングと出力用フレーム基
準タイミングとの周期差を検出し、周期差に応じたサン
プル数を求めて補正する、つまり、出力用フレーム基準
タイミングを基準とした１フレーム期間のサンプル数を
オーディオ信号の１フレームのサンプル数としてサンプ
ル数を補正することにより、出力用フレーム基準タイミ
ングに同期したオーディオ信号を、１つのクロック発生
手段により処理することができる。さらに、入力側フレ
ーム基準タイミングと出力用フレーム基準タイミングの
同期化をフレーム単位で行うことにより、ビデオ信号も
出力用フレーム基準タイミングに同期化することがで
き、１つのクロック発生手段により、出力用フレーム基
準タイミングに同期化されたオーディオ信号とビデオ信
号を得ることができる。なお、オーディオ信号のサンプ
ル数をロックモードに規定されたサンプル数に変換する
ことにより、ロックモードに従った同期化されたビデオ
信号とオーディオ信号を得ることができ、ロックモード
に対応していない機器へ出力させても処理できる出力信
号を得ることができる。
【０００５】
【発明の実施の形態】以下、本発明の実施形態について
図面を用い詳細に説明する。図１は、本発明における構
成の一例を示したものであり、その内部構成例や動作原
理を示した図２〜図８も参照しながら、その動作につい
て説明する。図１において、107はIEEE1394インターフ
ェース処理部、108は信号分離処理部、109はビデオデコ
ード処理部、110はビデオ信号同期処理部、111はビデオ
信号出力端子、112はオーディオデコード処理部、113は
サンプリング変換処理部、114はオーディオ信号出力端
子、115は入力信号処理用分周回路、116はオーディオ信
号出力処理用分周回路、117はビデオ出力フレーム同期
発生用分周回路、118は位相比較部、106は固定クロック
発生部であり、この固定クロックを以下システムクロッ
クと記す。また、102は、107,108をまとめて入力処理
部、103は109,110をまとめてビデオ処理部、104は112,1
13をまとめてオーディオ処理部、105は115,116,117をま
とめて分周部と呼ぶこととする。さらに、1で示す点線
で囲まれた部分の、つまり、ビデオ処理部103、オーデ
ィオ処理部104、分周部105、及び信号分離処理部108を
ＤＶデコーダと呼ぶ。このＤＶデコーダは１チップで構
成されるものである。なお、ＤＶデコーダ１にIEEE1394
インターフェース処理部107も加えて１チップ化したＤ
Ｖデコーダとすることも可能である。さらに、図１には
具体的に示していないが、上記システムクロックは、IE
EE1394インターフェース処理部107の出力部以降、全て
のブロックにクロックとして供給している。
図面を用い詳細に説明する。図１は、本発明における構
成の一例を示したものであり、その内部構成例や動作原
理を示した図２〜図８も参照しながら、その動作につい
て説明する。図１において、107はIEEE1394インターフ
ェース処理部、108は信号分離処理部、109はビデオデコ
ード処理部、110はビデオ信号同期処理部、111はビデオ
信号出力端子、112はオーディオデコード処理部、113は
サンプリング変換処理部、114はオーディオ信号出力端
子、115は入力信号処理用分周回路、116はオーディオ信
号出力処理用分周回路、117はビデオ出力フレーム同期
発生用分周回路、118は位相比較部、106は固定クロック
発生部であり、この固定クロックを以下システムクロッ
クと記す。また、102は、107,108をまとめて入力処理
部、103は109,110をまとめてビデオ処理部、104は112,1
13をまとめてオーディオ処理部、105は115,116,117をま
とめて分周部と呼ぶこととする。さらに、1で示す点線
で囲まれた部分の、つまり、ビデオ処理部103、オーデ
ィオ処理部104、分周部105、及び信号分離処理部108を
ＤＶデコーダと呼ぶ。このＤＶデコーダは１チップで構
成されるものである。なお、ＤＶデコーダ１にIEEE1394
インターフェース処理部107も加えて１チップ化したＤ
Ｖデコーダとすることも可能である。さらに、図１には
具体的に示していないが、上記システムクロックは、IE
EE1394インターフェース処理部107の出力部以降、全て
のブロックにクロックとして供給している。
【０００６】IEEE1394インターフェース処理部107は、
入力信号を受け取るために、基本クロックとしてIEEE13
94インターフェースの動作基準周波数に同期した24.576
MHzを用いているが、周辺機器とのインターフェースを
容易にする為、これと非同期なディジタル信号処理装置
の基本クロックに同期した出力を得る構成を採る。例え
ば、IEEE1394バス上に存在するデータは、１パケットと
呼ばれる単位で管理されており、この１パケットにはIs
ochronousヘッダと呼ばれるヘッダ情報、CIPヘッダと呼
ばれるヘッダ情報とＤＶデータが存在する。これらのデ
ータは、上記基本クロック24.576MHzで管理する。ま
た、CIPヘッダ情報の中には時間情報が含まれており、
これを用いて入力側フレーム同期信号を作成する構成と
し、この入力側フレーム同期信号は外部からのクロック
に同期して出力する構成とする。なお、入力側フレーム
同期信号は入力側基準タイミングを示している。上記Ｄ
Ｖデータは、上記基本クロックを用いて一旦ＦＩＦＯ(F
irst In First Out)に書き込み、上記基準クロックを用
いて読み出す構成を採る。即ち、ここで必要なデータ出
力用クロックは、必ずしも入力のフレーム同期にロック
している必要はない。そこで、本発明では、システムク
ロックをビデオ信号処理用分周回路115にて分周し、こ
れを入力処理用クロックイネーブル信号として、システ
ムクロックとペアでIEEE1394インターフェース処理部10
7に接続する。即ち、基本クロックはシステムクロック
であるが、イネーブル信号と併用することで、見かけ
上、入力処理用クロックイネーブルの周期でデータが変
化する事となる。
入力信号を受け取るために、基本クロックとしてIEEE13
94インターフェースの動作基準周波数に同期した24.576
MHzを用いているが、周辺機器とのインターフェースを
容易にする為、これと非同期なディジタル信号処理装置
の基本クロックに同期した出力を得る構成を採る。例え
ば、IEEE1394バス上に存在するデータは、１パケットと
呼ばれる単位で管理されており、この１パケットにはIs
ochronousヘッダと呼ばれるヘッダ情報、CIPヘッダと呼
ばれるヘッダ情報とＤＶデータが存在する。これらのデ
ータは、上記基本クロック24.576MHzで管理する。ま
た、CIPヘッダ情報の中には時間情報が含まれており、
これを用いて入力側フレーム同期信号を作成する構成と
し、この入力側フレーム同期信号は外部からのクロック
に同期して出力する構成とする。なお、入力側フレーム
同期信号は入力側基準タイミングを示している。上記Ｄ
Ｖデータは、上記基本クロックを用いて一旦ＦＩＦＯ(F
irst In First Out)に書き込み、上記基準クロックを用
いて読み出す構成を採る。即ち、ここで必要なデータ出
力用クロックは、必ずしも入力のフレーム同期にロック
している必要はない。そこで、本発明では、システムク
ロックをビデオ信号処理用分周回路115にて分周し、こ
れを入力処理用クロックイネーブル信号として、システ
ムクロックとペアでIEEE1394インターフェース処理部10
7に接続する。即ち、基本クロックはシステムクロック
であるが、イネーブル信号と併用することで、見かけ
上、入力処理用クロックイネーブルの周期でデータが変
化する事となる。
【０００７】例えば、システムクロックを仮に54MHzと
し、仮に入力処理用クロックイネーブル信号を13.5MH
z、IEEE1394インターフェース処理107の出力データバス
幅を８bitとすると、13.5MHz x 8bit = 108Mbpsのデー
タ転送能力となる。一方、ＤＶ規格の圧縮信号は約25Mb
psのデータレートであり、このデータを扱うイネーブル
信号としては、十分なデータ転送能力となる。勿論、上
記FIFOの容量を考慮し、オーバーフローやアンダーフロ
ーを起こさない制御を行うものとする。尚、上記入力処
理用クロックイネーブル信号はシステムクロックを1/4
分周する事で容易に得ることができる。以上のように、
IEEE1394インターフェース処理部107では、システムク
ロックと、これを基に分周して作成した入力処理用クロ
ックイネーブルとを入力し、IEEE1394規格で入力するデ
ータの内、ＤＶ規格のデータを分離して出力すると同時
に入力側フレーム同期信号を出力する。信号分離処理部
108は、上記IEEE1394インターフェース処理部107から出
力するＤＶ規格のデータから、ヘッダ情報を基にビデオ
データとオーディオデータを分離して出力する。
し、仮に入力処理用クロックイネーブル信号を13.5MH
z、IEEE1394インターフェース処理107の出力データバス
幅を８bitとすると、13.5MHz x 8bit = 108Mbpsのデー
タ転送能力となる。一方、ＤＶ規格の圧縮信号は約25Mb
psのデータレートであり、このデータを扱うイネーブル
信号としては、十分なデータ転送能力となる。勿論、上
記FIFOの容量を考慮し、オーバーフローやアンダーフロ
ーを起こさない制御を行うものとする。尚、上記入力処
理用クロックイネーブル信号はシステムクロックを1/4
分周する事で容易に得ることができる。以上のように、
IEEE1394インターフェース処理部107では、システムク
ロックと、これを基に分周して作成した入力処理用クロ
ックイネーブルとを入力し、IEEE1394規格で入力するデ
ータの内、ＤＶ規格のデータを分離して出力すると同時
に入力側フレーム同期信号を出力する。信号分離処理部
108は、上記IEEE1394インターフェース処理部107から出
力するＤＶ規格のデータから、ヘッダ情報を基にビデオ
データとオーディオデータを分離して出力する。
【０００８】以下、まず初めにビデオデータの信号処理
について説明する。ビデオ処理部103において、ビデオ
デコード処理部109は、図２に示す構成を採る。図２に
おいて、201,208はSRAM、202はSRAMコントロール、203
は可変長復号処理部(Variable Length Decoding 以下、
VLDと記す)、204はVLD変換テーブル、205は逆量子化処
理部(Inverse Quantization 以下IQと記す)、206は逆重
み付け処理部、207は逆離散コサイン変換処理部(Invers
e Discrete Cosine Transform以下、IDCTと記す)であ
る。ビデオデコード処理部109では、まず初めにSRAM301
に１ビデオセグメント分のビデオデータを蓄積し、DCT
単位、マクロブロック単位、ビデオセグメント単位の３
段階に分けてVLD変換テーブル204を参照しながら入力デ
ータをデコードするVLD処理を行う。次にIQ処理部205で
は１DCT単位である６４個のデータ内で所定のエリアに
対してデータシフト処理を行う。逆重み付け処理部206
では１DCT内でジグザグスキャン順に直流成分から遠ざ
かるほど大きな係数で逆重み付け処理を行う。IDCT処理
207は所定の計算式に従い、逆重み付け処理後の６４個
の周波数成分から６４個の振幅成分を算出する処理を行
う。以上の処理は、全て入力信号処理用分周回路115か
ら出力する入力処理用クロックイネーブル信号とシステ
ムクロックによって管理することとする。尚、ビデオデ
コード処理部109内の各処理の詳細は前述のＤＶ規格書
の述べられているので、ここでは詳細な説明を省略す
る。
について説明する。ビデオ処理部103において、ビデオ
デコード処理部109は、図２に示す構成を採る。図２に
おいて、201,208はSRAM、202はSRAMコントロール、203
は可変長復号処理部(Variable Length Decoding 以下、
VLDと記す)、204はVLD変換テーブル、205は逆量子化処
理部(Inverse Quantization 以下IQと記す)、206は逆重
み付け処理部、207は逆離散コサイン変換処理部(Invers
e Discrete Cosine Transform以下、IDCTと記す)であ
る。ビデオデコード処理部109では、まず初めにSRAM301
に１ビデオセグメント分のビデオデータを蓄積し、DCT
単位、マクロブロック単位、ビデオセグメント単位の３
段階に分けてVLD変換テーブル204を参照しながら入力デ
ータをデコードするVLD処理を行う。次にIQ処理部205で
は１DCT単位である６４個のデータ内で所定のエリアに
対してデータシフト処理を行う。逆重み付け処理部206
では１DCT内でジグザグスキャン順に直流成分から遠ざ
かるほど大きな係数で逆重み付け処理を行う。IDCT処理
207は所定の計算式に従い、逆重み付け処理後の６４個
の周波数成分から６４個の振幅成分を算出する処理を行
う。以上の処理は、全て入力信号処理用分周回路115か
ら出力する入力処理用クロックイネーブル信号とシステ
ムクロックによって管理することとする。尚、ビデオデ
コード処理部109内の各処理の詳細は前述のＤＶ規格書
の述べられているので、ここでは詳細な説明を省略す
る。
【０００９】次に、図３を用いて、ビデオ処理部103に
おける、ビデオ信号同期処理部110の動作について説明
する。図３において、301はメモリ、302はデシャフリン
グ書き込み制御信号発生部、303はシンクロ読み出し制
御信号発生部である。メモリ301は少なくとも２フレー
ム以上の容量を備えている。ここでは図４、図５を用い
てビデオデシャフリング処理の概要を、また、図６を用
いてシンクロ動作の概要を説明する。
おける、ビデオ信号同期処理部110の動作について説明
する。図３において、301はメモリ、302はデシャフリン
グ書き込み制御信号発生部、303はシンクロ読み出し制
御信号発生部である。メモリ301は少なくとも２フレー
ム以上の容量を備えている。ここでは図４、図５を用い
てビデオデシャフリング処理の概要を、また、図６を用
いてシンクロ動作の概要を説明する。
【００１０】図４はビデオデシャフリング原理を説明す
る説明図であり、図４において(a)は、ビデオ処理部103
から出力されるデータの配列及び順番を示したフレーム
イメージ、(b)、(c)は(a)のフレームイメージからそれ
ぞれ奇数、偶数ラインをまとめたフィールドイメージで
ある。また、図５はビデオデシャフリング処理における
メモリ301の書き込み、及び読み出しデータのタイミン
グを示しており、(a)は入力側フレーム同期信号、(b)は
メモリ301の書き込みアドレス、(c)はメモリ301の書き
込み信号、(d)はメモリ301の読み出し信号をそれぞれ示
している。ビデオ信号同期処理部110におけるデシャフ
リング処理は、図４(a)に示すフレームイメージのビデ
オ信号を、図４(b),(c)に示すフィールドイメージの信
号に並び替える処理を行う。ビデオ処理部103からは図
４(a)に示すように、画面上を５０個に分割したスーパ
ーブロックと呼ばれる単位で同図の１，２，３，４，５
と記した順番に上から下に向かって処理した信号が出力
される。デシャフリング書き込み制御信号発生部302
は、メモリ上の本来表示すべき位置にマッピングしなが
ら書き込み処理を行う為、図５(b)に示す順で水平・垂
直アドレスを発生する。シャフリング処理は、１フレー
ムで一巡する規格であるため、図５(c)に示す様に１フ
レーム分のデータをメモリ301に書き込む。尚、メモリ3
01にデータを書き込む際のアドレス発生は、前述のＤＶ
規格書のシャフリングルールの逆を行うことにより実現
可能であり、ここでは詳細な説明を省略する。以上、入
力処理部102から、ここまでの信号処理は、IEEE1394イ
ンターフェース処理部107から出力する入力側フレーム
同期信号を基準とした処理を行うこととする。
る説明図であり、図４において(a)は、ビデオ処理部103
から出力されるデータの配列及び順番を示したフレーム
イメージ、(b)、(c)は(a)のフレームイメージからそれ
ぞれ奇数、偶数ラインをまとめたフィールドイメージで
ある。また、図５はビデオデシャフリング処理における
メモリ301の書き込み、及び読み出しデータのタイミン
グを示しており、(a)は入力側フレーム同期信号、(b)は
メモリ301の書き込みアドレス、(c)はメモリ301の書き
込み信号、(d)はメモリ301の読み出し信号をそれぞれ示
している。ビデオ信号同期処理部110におけるデシャフ
リング処理は、図４(a)に示すフレームイメージのビデ
オ信号を、図４(b),(c)に示すフィールドイメージの信
号に並び替える処理を行う。ビデオ処理部103からは図
４(a)に示すように、画面上を５０個に分割したスーパ
ーブロックと呼ばれる単位で同図の１，２，３，４，５
と記した順番に上から下に向かって処理した信号が出力
される。デシャフリング書き込み制御信号発生部302
は、メモリ上の本来表示すべき位置にマッピングしなが
ら書き込み処理を行う為、図５(b)に示す順で水平・垂
直アドレスを発生する。シャフリング処理は、１フレー
ムで一巡する規格であるため、図５(c)に示す様に１フ
レーム分のデータをメモリ301に書き込む。尚、メモリ3
01にデータを書き込む際のアドレス発生は、前述のＤＶ
規格書のシャフリングルールの逆を行うことにより実現
可能であり、ここでは詳細な説明を省略する。以上、入
力処理部102から、ここまでの信号処理は、IEEE1394イ
ンターフェース処理部107から出力する入力側フレーム
同期信号を基準とした処理を行うこととする。
【００１１】次に、シンクロ読み出し制御信号発生部30
3は、フレームイメージでメモリ301に書き込まれたビデ
オ信号を、図４(b)に示す奇数ラインのビデオ信号（eve
nフィールド）、図４(c)に示す偶数ラインのビデオ信号
（oddフィールド）の順で読み出す制御を行う（図５
(d)）。この際、シンクロ読み出し制御信号発生部303は
ビデオ出力フレーム同期発生用分周回路117から得る出
力用フレーム同期信号を基準信号として読み出し制御を
開始する。なお、出力用フレーム同期信号は、出力側フ
レーム基準タイミングを示す信号である。
3は、フレームイメージでメモリ301に書き込まれたビデ
オ信号を、図４(b)に示す奇数ラインのビデオ信号（eve
nフィールド）、図４(c)に示す偶数ラインのビデオ信号
（oddフィールド）の順で読み出す制御を行う（図５
(d)）。この際、シンクロ読み出し制御信号発生部303は
ビデオ出力フレーム同期発生用分周回路117から得る出
力用フレーム同期信号を基準信号として読み出し制御を
開始する。なお、出力用フレーム同期信号は、出力側フ
レーム基準タイミングを示す信号である。
【００１２】ここで、IEEE1394インターフェース処理部
107から出力する入力側フレーム同期信号と、ビデオ出
力フレーム同期発生用分周回路117から得る出力用フレ
ーム同期信号の関係を、図６を用いて説明する。図６は
シンクロ動作時における入力側フレーム同期信号と出力
用フレーム同期信号及びメモリ301の入・出力データの
間系を、入力側フレーム同期信号より、出力用フレー
ム同期信号が早い場合、入力側フレーム同期信号よ
り、出力用フレーム同期信号が遅い場合とに分けて示し
たタイミング図である。上述したように、入力側フレー
ム同期信号は、CIPヘッダ情報の中の時間情報（SYT）を
基に作成されたものであり、出力用同期信号は基準クロ
ックを基にビデオ出力フレーム同期発生用分周回路117
から出力されたものである。図６において(a)は入力側
フレーム同期信号、(b)はメモリ301の書き込み信号、
(c)、(f)は出力用フレーム同期信号、(d)、(g)はメモリ
301の読み出し信号をそれぞれ示している。例えば、IEE
E1394バスを通して入力するＤＶデータは、外部に接続
されたディジタルビデオカセットレコーダの出力や、パ
ーソナルコンピュータに蓄積されたデータの出力など色
々な場合が想定できる。従って、本発明で用いているシ
ステムクロックの周波数と、上記外部機器に内蔵された
発振器の周波数との間に少しでも差分が存在すると、基
準となるフレーム同期信号にもズレが生じてくる。例え
ば、本発明で用いるシステムクロックが僅かに高い周波
数であった場合、図６に示すタイミングで、また、低
い周波数であった場合、図６に示すタイミングで、メ
モリ301の書き込みと、読み出しとがレーシングする関
係に陥ることがある。そこで、本発明ではデシャフリン
グ書き込み制御信号発生部302から書き込み終了タイミ
ングで書き込みが終了したアドレス（以下、w_endと記
す）をシンクロ読み出し制御信号発生部303に出力す
る。シンクロ読み出し制御信号発生部303では、w_endを
受けて、読み出し開始タイミングにおいて既に書き込み
が終了しているフレームの信号を読み出す制御を行う。
即ち、図６の(b)と(d)の関係において、(e)で示すタイ
ミングでは、２フレーム目のデータ書き込みが終了して
いない為、再度1フレーム目のデータを出力するよう読
み出し制御を行う。また、図６の(b)と(g)の関係におい
て、(h) で示すタイミングでは、まだ２フレーム目のデ
ータを読み出していないにも係らず、３フレーム目の書
き込みが既に終了しているため、２フレーム目のデータ
を飛ばして３フレーム目のデータにジャンプして出力す
るよう読み出し制御を行う。以上のように、本発明で
は、いわゆるフレームシンクロ動作を行うことで、入力
するＤＶデータと非同期な関係にある出力用フレーム同
期に、ロックした出力を得ることが可能となる。
107から出力する入力側フレーム同期信号と、ビデオ出
力フレーム同期発生用分周回路117から得る出力用フレ
ーム同期信号の関係を、図６を用いて説明する。図６は
シンクロ動作時における入力側フレーム同期信号と出力
用フレーム同期信号及びメモリ301の入・出力データの
間系を、入力側フレーム同期信号より、出力用フレー
ム同期信号が早い場合、入力側フレーム同期信号よ
り、出力用フレーム同期信号が遅い場合とに分けて示し
たタイミング図である。上述したように、入力側フレー
ム同期信号は、CIPヘッダ情報の中の時間情報（SYT）を
基に作成されたものであり、出力用同期信号は基準クロ
ックを基にビデオ出力フレーム同期発生用分周回路117
から出力されたものである。図６において(a)は入力側
フレーム同期信号、(b)はメモリ301の書き込み信号、
(c)、(f)は出力用フレーム同期信号、(d)、(g)はメモリ
301の読み出し信号をそれぞれ示している。例えば、IEE
E1394バスを通して入力するＤＶデータは、外部に接続
されたディジタルビデオカセットレコーダの出力や、パ
ーソナルコンピュータに蓄積されたデータの出力など色
々な場合が想定できる。従って、本発明で用いているシ
ステムクロックの周波数と、上記外部機器に内蔵された
発振器の周波数との間に少しでも差分が存在すると、基
準となるフレーム同期信号にもズレが生じてくる。例え
ば、本発明で用いるシステムクロックが僅かに高い周波
数であった場合、図６に示すタイミングで、また、低
い周波数であった場合、図６に示すタイミングで、メ
モリ301の書き込みと、読み出しとがレーシングする関
係に陥ることがある。そこで、本発明ではデシャフリン
グ書き込み制御信号発生部302から書き込み終了タイミ
ングで書き込みが終了したアドレス（以下、w_endと記
す）をシンクロ読み出し制御信号発生部303に出力す
る。シンクロ読み出し制御信号発生部303では、w_endを
受けて、読み出し開始タイミングにおいて既に書き込み
が終了しているフレームの信号を読み出す制御を行う。
即ち、図６の(b)と(d)の関係において、(e)で示すタイ
ミングでは、２フレーム目のデータ書き込みが終了して
いない為、再度1フレーム目のデータを出力するよう読
み出し制御を行う。また、図６の(b)と(g)の関係におい
て、(h) で示すタイミングでは、まだ２フレーム目のデ
ータを読み出していないにも係らず、３フレーム目の書
き込みが既に終了しているため、２フレーム目のデータ
を飛ばして３フレーム目のデータにジャンプして出力す
るよう読み出し制御を行う。以上のように、本発明で
は、いわゆるフレームシンクロ動作を行うことで、入力
するＤＶデータと非同期な関係にある出力用フレーム同
期に、ロックした出力を得ることが可能となる。
【００１３】次に、オーディオ処理部104について、図
７、図８を用いて説明する。ここでは、まず初めに図８
を用いて、オーディオ信号の規格について概要を説明す
る。なお、オーディオ処理部104では、出力用フレーム
同期信号を基準とした１フレームのオーディオサンプル
数を１フレーム単位とみなして、サンプリング変換処理
を行う。なお、オーディオ信号について、ビデオ信号に
おいて述べたようなフレーム単位での同期化を行うと、
以下の問題がある。ビデオ信号は、１フレーム分スキッ
プして再生しても１／６０の１コマがかけるだけなので
視覚上目立つこと無いが、オーディオ信号を１フレーム
分スキップすると、スキップした部分が不連続である、
例えば「ブチッ」という不連続性を示す音声等が目立
ち、実用的でないものになってしまう。従って、オーデ
ィオ信号においては、出力用フレーム同期信号を基準と
した１フレームのオーディオサンプル数を１フレーム単
位とみなして、サンプリング変換処理を行うこととす
る。図８はオーディオ信号の規格を示しており、ＤＶの
オーディオの規格には、525/60システム(NYSC)、625/50
システム(PAL)、という２種類のシステムに対して、サ
ンプリング周波数が48KHz／44.1KHz／32KHz／32KHz-2ch
と、４種類のモードが存在する。また、これら各モー
ドには１フレームあたりのサンプル数（Audio Frmae Si
ze 以下、AF_SISE と記す）の許容範囲が定められてい
る。例えば525/60,48KHzモードの場合、AF_SISEが最
小：1580サンプル、最大：1620サンプル、平均：1601.6
サンプルとされている。このように、AF_SISEが平均値
からずれているモード、即ち、ビデオのフレーム周波数
とオーディオのサンプリング周波数とが所定の比率を保
たないモードを、アンロックモードと呼ぶ。このアンロ
ックモードはＤＶ規格特有のもので、ＤＶＤ規格やＭＰ
ＥＧのTS(Transport Stream)では許されていない。従っ
て、この信号を外部の機器に接続する場合、１フレーム
期間の平均レートを一定に保ち、ビデオ信号とロックし
た状態、即ちロックモードにて出力する必要がある。従
ってオーディオ処理部では、システムクロックに同期し
て出力されるオーディオデータを、一旦、アンロックモ
ードのサンプル数分、デシャフリングし、最後にロック
モードのサンプリングクロックに相当するオーディオ処
理用クロックイネーブル信号で出力するために、サンプ
リング変換処理（縮小或いは拡大処理）を行う必要があ
る。なお、サンプリング変換処理とは、オーディオ信号
の縮小または拡大処理を行うことにより、サンプル数を
変換処理、つまりサンプル数を補正することを意味す
る。
７、図８を用いて説明する。ここでは、まず初めに図８
を用いて、オーディオ信号の規格について概要を説明す
る。なお、オーディオ処理部104では、出力用フレーム
同期信号を基準とした１フレームのオーディオサンプル
数を１フレーム単位とみなして、サンプリング変換処理
を行う。なお、オーディオ信号について、ビデオ信号に
おいて述べたようなフレーム単位での同期化を行うと、
以下の問題がある。ビデオ信号は、１フレーム分スキッ
プして再生しても１／６０の１コマがかけるだけなので
視覚上目立つこと無いが、オーディオ信号を１フレーム
分スキップすると、スキップした部分が不連続である、
例えば「ブチッ」という不連続性を示す音声等が目立
ち、実用的でないものになってしまう。従って、オーデ
ィオ信号においては、出力用フレーム同期信号を基準と
した１フレームのオーディオサンプル数を１フレーム単
位とみなして、サンプリング変換処理を行うこととす
る。図８はオーディオ信号の規格を示しており、ＤＶの
オーディオの規格には、525/60システム(NYSC)、625/50
システム(PAL)、という２種類のシステムに対して、サ
ンプリング周波数が48KHz／44.1KHz／32KHz／32KHz-2ch
と、４種類のモードが存在する。また、これら各モー
ドには１フレームあたりのサンプル数（Audio Frmae Si
ze 以下、AF_SISE と記す）の許容範囲が定められてい
る。例えば525/60,48KHzモードの場合、AF_SISEが最
小：1580サンプル、最大：1620サンプル、平均：1601.6
サンプルとされている。このように、AF_SISEが平均値
からずれているモード、即ち、ビデオのフレーム周波数
とオーディオのサンプリング周波数とが所定の比率を保
たないモードを、アンロックモードと呼ぶ。このアンロ
ックモードはＤＶ規格特有のもので、ＤＶＤ規格やＭＰ
ＥＧのTS(Transport Stream)では許されていない。従っ
て、この信号を外部の機器に接続する場合、１フレーム
期間の平均レートを一定に保ち、ビデオ信号とロックし
た状態、即ちロックモードにて出力する必要がある。従
ってオーディオ処理部では、システムクロックに同期し
て出力されるオーディオデータを、一旦、アンロックモ
ードのサンプル数分、デシャフリングし、最後にロック
モードのサンプリングクロックに相当するオーディオ処
理用クロックイネーブル信号で出力するために、サンプ
リング変換処理（縮小或いは拡大処理）を行う必要があ
る。なお、サンプリング変換処理とは、オーディオ信号
の縮小または拡大処理を行うことにより、サンプル数を
変換処理、つまりサンプル数を補正することを意味す
る。
【００１４】この際、図８に示すように、例えば525/6
0,48KHzモードの場合、初めの1フレーム目を1600サンプ
ル、２から５フレーム目を1602サンプルとし、これを繰
り返すことで1フレームの平均レートを一定に保つモー
ドをロックモードと定義している。但し、これは入力信
号に同期したビデオ信号出力が仮にあったとして、この
ビデオ信号にロックさせるために必要なサンプル数であ
る。例えば、上記図６で示したように、入力側フレー
ム同期信号に対して、出力用フレーム同期信号が早い場
合、出力用フレーム同期信号に同期したビデオ信号出力
が得られる為、このビデオ信号に対して、１フレーム期
間のオーディオデータの平均レートが一定に保たれる必
要がある。即ち、入力信号に非同期なクロックを用いた
場合、ロック／アンロックモードに係らず、AF_SIZEの
オーディオデータを、出力用フレーム同期信号で見た1
フレーム期間に所定の平均レートで出力する必要があ
る。そこで、本発明では、ロック／アンロックモードに
係らず、出力用フレーム同期信号と入力側フレーム同期
信号とを比較し、その差分を用いて、サンプリング変換
処理（縮小或いは拡大処理）を行う事により1フレーム
の平均レートを一定に保つことでロックモード相当の出
力信号を得る構成とした。次に、上記動作を具体的に実
現する回路の構成について、図７、図９を用いて説明す
る。
0,48KHzモードの場合、初めの1フレーム目を1600サンプ
ル、２から５フレーム目を1602サンプルとし、これを繰
り返すことで1フレームの平均レートを一定に保つモー
ドをロックモードと定義している。但し、これは入力信
号に同期したビデオ信号出力が仮にあったとして、この
ビデオ信号にロックさせるために必要なサンプル数であ
る。例えば、上記図６で示したように、入力側フレー
ム同期信号に対して、出力用フレーム同期信号が早い場
合、出力用フレーム同期信号に同期したビデオ信号出力
が得られる為、このビデオ信号に対して、１フレーム期
間のオーディオデータの平均レートが一定に保たれる必
要がある。即ち、入力信号に非同期なクロックを用いた
場合、ロック／アンロックモードに係らず、AF_SIZEの
オーディオデータを、出力用フレーム同期信号で見た1
フレーム期間に所定の平均レートで出力する必要があ
る。そこで、本発明では、ロック／アンロックモードに
係らず、出力用フレーム同期信号と入力側フレーム同期
信号とを比較し、その差分を用いて、サンプリング変換
処理（縮小或いは拡大処理）を行う事により1フレーム
の平均レートを一定に保つことでロックモード相当の出
力信号を得る構成とした。次に、上記動作を具体的に実
現する回路の構成について、図７、図９を用いて説明す
る。
【００１５】図７は、オーディオ処理部104の構成例で
あり、同図において701はオーディオデータとオーディ
オ補助データを選択出力する分離処理部、702、706はメ
モリ、703はデシャフリング書き込み制御信号発生部、7
04はデシャフリング読み出し制御信号発生部、705は縮
小処理部、707は拡大処理部、708は縮小率設定部、709
は拡大率設定部であり、705,706,707,708,709を合せて
サンプリング変換処理部113と呼ぶ事とする。図７のオ
ーディオ処理部104の112において、入力処理部102の108
から出力するオーディオデータは、分離処理部701に
て、オーディオ補助情報とオーディオ信号とに分離出力
する。この内、オーディオ補助情報に含まれるAF_ SISE
や、NTSC/PALの区別、オーディオモード、即ち、４種類
のサンプリング周波数の区別などの情報をMODE信号とし
て出力する。
あり、同図において701はオーディオデータとオーディ
オ補助データを選択出力する分離処理部、702、706はメ
モリ、703はデシャフリング書き込み制御信号発生部、7
04はデシャフリング読み出し制御信号発生部、705は縮
小処理部、707は拡大処理部、708は縮小率設定部、709
は拡大率設定部であり、705,706,707,708,709を合せて
サンプリング変換処理部113と呼ぶ事とする。図７のオ
ーディオ処理部104の112において、入力処理部102の108
から出力するオーディオデータは、分離処理部701に
て、オーディオ補助情報とオーディオ信号とに分離出力
する。この内、オーディオ補助情報に含まれるAF_ SISE
や、NTSC/PALの区別、オーディオモード、即ち、４種類
のサンプリング周波数の区別などの情報をMODE信号とし
て出力する。
【００１６】このMODE信号の内、図１に示したオーディ
オ信号出力処理用分周回路116は、オーディオモードの
情報を受けて、所定のサンプリング周波数のオーディオ
処理用クロックイネーブル信号信号（例えば48KHzモー
ド、システムクロック54MHzであれば、54MHzを1125分周
して得る48KHzのイネーブル信号）を入力信号とは非同
期なシステムクロック106を分周して作成しサンプリン
グ変換処理部113内の拡大処理部707へ出力する。
オ信号出力処理用分周回路116は、オーディオモードの
情報を受けて、所定のサンプリング周波数のオーディオ
処理用クロックイネーブル信号信号（例えば48KHzモー
ド、システムクロック54MHzであれば、54MHzを1125分周
して得る48KHzのイネーブル信号）を入力信号とは非同
期なシステムクロック106を分周して作成しサンプリン
グ変換処理部113内の拡大処理部707へ出力する。
【００１７】デシャフリング書き込み制御信号発生部70
3及びデシャフリング読み出し制御信号発生部704は上記
分離処理部701から出力するオーディオデータを上記ビ
デオデシャフリング処理同様にＤＶ規格に沿ったマッピ
ングをしながら書き込み、及び読み出す制御を行い、本
来のデータ順に並び替える処理を行う。
3及びデシャフリング読み出し制御信号発生部704は上記
分離処理部701から出力するオーディオデータを上記ビ
デオデシャフリング処理同様にＤＶ規格に沿ったマッピ
ングをしながら書き込み、及び読み出す制御を行い、本
来のデータ順に並び替える処理を行う。
【００１８】サンプリング変換処理部113では、オーデ
ィオ信号のサンプリング数を増加、或いは減少させる処
理、即ち拡大、縮小処理を行うことで、オーディオ信号
のサンプリング変換を行う。尚、拡大、縮小処理原理に
ついては、例えば、特開平7-015661号や、特開平7-0077
23号に記載の方法を用いることで任意の倍率での拡大、
縮小が可能である。ここで、入力側フレーム同期信号
と、出力用フレーム同期信号の位相差分期間は、例え
ば、同図のフレーム同期差分(1),(2),(3)…で示す期間
となり、隣り合う任意の２つの同期差分の差分を求める
ことで（フレーム同期差分(1) −フレーム同期差分(2)
＝位相差分期間（符号＋：入力より遅い位相／−：入力
より早い位相））容易に得ることができる。この場合、
この位相差分期間に相当する、オーディオ入力信号のサ
ンプル数をオーディオ補助情報に含まれるAF_SIZEから
差し引くことで、上記オーディオ入力信号期間を求める
ことができる。
ィオ信号のサンプリング数を増加、或いは減少させる処
理、即ち拡大、縮小処理を行うことで、オーディオ信号
のサンプリング変換を行う。尚、拡大、縮小処理原理に
ついては、例えば、特開平7-015661号や、特開平7-0077
23号に記載の方法を用いることで任意の倍率での拡大、
縮小が可能である。ここで、入力側フレーム同期信号
と、出力用フレーム同期信号の位相差分期間は、例え
ば、同図のフレーム同期差分(1),(2),(3)…で示す期間
となり、隣り合う任意の２つの同期差分の差分を求める
ことで（フレーム同期差分(1) −フレーム同期差分(2)
＝位相差分期間（符号＋：入力より遅い位相／−：入力
より早い位相））容易に得ることができる。この場合、
この位相差分期間に相当する、オーディオ入力信号のサ
ンプル数をオーディオ補助情報に含まれるAF_SIZEから
差し引くことで、上記オーディオ入力信号期間を求める
ことができる。
【００１９】以上説明したサンプリング変換処理原理
を、サンプリング変換処理部113の構成と合せ、図９及
び具体的な数値例を用いて説明する。図９において(a)
は入力側フレーム同期信号、(b)はメモリ702の書き込み
信号、(c)は入力側フレーム同期信号を基準とした１フ
レームのオーディオデータを示し、上述したように、AF
_Sizeは補助情報から得られた１フレームのサンプル数
を示す。(d)は出力用フレーム同期信号を基準とした１
フレームを示し、AF_Size-差分は、出力用フレーム同期
信号を基準とした１フレームに含まれるサンプル数を示
す。(e)は、出力用フレーム同期信号、(f)はビデオ信号
の出力、(g)はメモリ301の読み出し信号をそれぞれ示し
ている。ここでは、入力側をＤＶ規格と同様、即ちフレ
ーム同期信号の周波数が29.97Hz、音声モード48KHz、ア
ンロックモードでAF_SIZEが1580サンプル、averageが16
01.6サンプル、固定クロック発生部106の発振周波数が5
4.1MHz（本来（54MHz）より [早い] 周波数）より、出
力用フレーム同期信号の周波数が(54.1MHz/4)/858dot/5
25line=30.025Hzであった場合を想定してみる事とす
る。位相比較部118は、入力側フレーム同期信号と出力
用フレーム同期信号と入力して上記、位相差分期間を求
め、縮小設定部708、拡大設定部709に出力する。例え
ば、この場合、出力用フレーム同期信号が30.025Hzであ
ることから、上記位相差分期間は、1/((54.1MHz/4)/858
dot/525line)-1/((54MHz/4)/858dot/525line)=-0.00006
1675secとなり、これを入力側のオーディオサンプル数
に換算すると、 29.97Hz × 1580サンプル= 47.3526KHz である為、 -0.000061675sec × 47.3526KHz= - 2.92サンプル（位
相差分期間の換算値） となる。即ち、この場合、入力オーディオ信号の1580
− 2.92 = 1577.08 サンプルからaverageの1601.6サン
プルを作成する必要がある。
を、サンプリング変換処理部113の構成と合せ、図９及
び具体的な数値例を用いて説明する。図９において(a)
は入力側フレーム同期信号、(b)はメモリ702の書き込み
信号、(c)は入力側フレーム同期信号を基準とした１フ
レームのオーディオデータを示し、上述したように、AF
_Sizeは補助情報から得られた１フレームのサンプル数
を示す。(d)は出力用フレーム同期信号を基準とした１
フレームを示し、AF_Size-差分は、出力用フレーム同期
信号を基準とした１フレームに含まれるサンプル数を示
す。(e)は、出力用フレーム同期信号、(f)はビデオ信号
の出力、(g)はメモリ301の読み出し信号をそれぞれ示し
ている。ここでは、入力側をＤＶ規格と同様、即ちフレ
ーム同期信号の周波数が29.97Hz、音声モード48KHz、ア
ンロックモードでAF_SIZEが1580サンプル、averageが16
01.6サンプル、固定クロック発生部106の発振周波数が5
4.1MHz（本来（54MHz）より [早い] 周波数）より、出
力用フレーム同期信号の周波数が(54.1MHz/4)/858dot/5
25line=30.025Hzであった場合を想定してみる事とす
る。位相比較部118は、入力側フレーム同期信号と出力
用フレーム同期信号と入力して上記、位相差分期間を求
め、縮小設定部708、拡大設定部709に出力する。例え
ば、この場合、出力用フレーム同期信号が30.025Hzであ
ることから、上記位相差分期間は、1/((54.1MHz/4)/858
dot/525line)-1/((54MHz/4)/858dot/525line)=-0.00006
1675secとなり、これを入力側のオーディオサンプル数
に換算すると、 29.97Hz × 1580サンプル= 47.3526KHz である為、 -0.000061675sec × 47.3526KHz= - 2.92サンプル（位
相差分期間の換算値） となる。即ち、この場合、入力オーディオ信号の1580
− 2.92 = 1577.08 サンプルからaverageの1601.6サン
プルを作成する必要がある。
【００２０】尚、上記位相比較部118の構成としては、
入力側フレーム同期信号と出力用フレーム同期信号とを
用い、図９のフレーム差分(1)、(2)、(3)…に相当する
期間をシステムクロックでカウントするカウンタと、そ
の値を保持するレジスタ、該レジスタの値を減算する減
算器、該減算器から得る値をオーディオサンプル数に換
算する係数器などで構成するなど、その構成に限定する
ものではなく、あくまでも位相差分期間が検出できる構
成であれば、いかなる構成であっても構わない。
入力側フレーム同期信号と出力用フレーム同期信号とを
用い、図９のフレーム差分(1)、(2)、(3)…に相当する
期間をシステムクロックでカウントするカウンタと、そ
の値を保持するレジスタ、該レジスタの値を減算する減
算器、該減算器から得る値をオーディオサンプル数に換
算する係数器などで構成するなど、その構成に限定する
ものではなく、あくまでも位相差分期間が検出できる構
成であれば、いかなる構成であっても構わない。
【００２１】縮小設定部708、拡大設定部709では、入力
する位相差分期間の符号を判定してAF_SIZEに上記位相
差分期間から換算したサンプル数を加減算（位相差分期
間の符号＋：加算／−：減算）して、オーディオ入力信
号期間を算出する。このオーディオ入力信号期間とaver
ageの大小関係から、縮小、拡大動作のオン・オフを制
御すると同時に、オーディオ入力信号期間とaverageか
ら算出した所定の縮小或いは拡大率を設定する。即ち、
(1)拡大処理オン（縮小処理オフ）条件：[オーディオ入
力信号期間] ＜[average] (2)拡大処理オフ（縮小処理オン）条件：[オーディオ入
力信号期間] ＞ [average] となり、この場合、[オーディオ入力信号期間]＝1577.0
8から[average]＝1601.6サンプルとなり、上記(1)の条
件を満たすため、拡大処理となる。例えば、オーディオ
サンプルの最大値が上記図８より1944サンプルであるこ
と、及び周波数のずれが実際にはごく僅か、即ち縮小・
拡大処理の前後で総サンプル数の差が僅かであることか
ら、縮小・拡大という補間処理の位相の分解能力を２の
Ｎ乗で1944以上の2048を選んだとすると、この場合の拡
大設定値は、 2048/(2048―Ｘ) = 拡大率 より Ｘ = 2048(1―1/(160
1.6/1577.08)) =31.35 となる。即ち、ここで言う拡大処理とは、２サンプル間
を2048当分し、「31.35」づつ位相をずらした位置の補
間信号を作成する処理に相当する。また、上記拡大設定
値「31.35」の累積が2048を超えるタイミングでメモリ7
06のオーディオ出力データを繰り返すように動作する。
ここで、もし設定が縮小であった場合は、所定の周期で
データを間引きながら補間データを作成してメモリ706
にデータを書き込み、オーディオ信号出力処理用分周回
路116から得るオーディオ処理用クロックイネーブル信
号に従ってデータを出力する。この際、縮小設定値は、
上記拡大設定値の場合と同様の原理から、2048/(2048+
Ｘ) = 縮小率 となる。
する位相差分期間の符号を判定してAF_SIZEに上記位相
差分期間から換算したサンプル数を加減算（位相差分期
間の符号＋：加算／−：減算）して、オーディオ入力信
号期間を算出する。このオーディオ入力信号期間とaver
ageの大小関係から、縮小、拡大動作のオン・オフを制
御すると同時に、オーディオ入力信号期間とaverageか
ら算出した所定の縮小或いは拡大率を設定する。即ち、
(1)拡大処理オン（縮小処理オフ）条件：[オーディオ入
力信号期間] ＜[average] (2)拡大処理オフ（縮小処理オン）条件：[オーディオ入
力信号期間] ＞ [average] となり、この場合、[オーディオ入力信号期間]＝1577.0
8から[average]＝1601.6サンプルとなり、上記(1)の条
件を満たすため、拡大処理となる。例えば、オーディオ
サンプルの最大値が上記図８より1944サンプルであるこ
と、及び周波数のずれが実際にはごく僅か、即ち縮小・
拡大処理の前後で総サンプル数の差が僅かであることか
ら、縮小・拡大という補間処理の位相の分解能力を２の
Ｎ乗で1944以上の2048を選んだとすると、この場合の拡
大設定値は、 2048/(2048―Ｘ) = 拡大率 より Ｘ = 2048(1―1/(160
1.6/1577.08)) =31.35 となる。即ち、ここで言う拡大処理とは、２サンプル間
を2048当分し、「31.35」づつ位相をずらした位置の補
間信号を作成する処理に相当する。また、上記拡大設定
値「31.35」の累積が2048を超えるタイミングでメモリ7
06のオーディオ出力データを繰り返すように動作する。
ここで、もし設定が縮小であった場合は、所定の周期で
データを間引きながら補間データを作成してメモリ706
にデータを書き込み、オーディオ信号出力処理用分周回
路116から得るオーディオ処理用クロックイネーブル信
号に従ってデータを出力する。この際、縮小設定値は、
上記拡大設定値の場合と同様の原理から、2048/(2048+
Ｘ) = 縮小率 となる。
【００２２】次に、図１０を用いて、入力側フレーム同
期信号に対して、出力用フレーム同期信号の位相が [遅
い] 場合について上記同様に説明する。図１０における
(a)、(b)、(c)、(d)、(e)、(f)、(g)は、図9に示したも
のと同一の意味を持つ。この例も場合も、上記図９同様
に、同図(d)に示す、出力用フレーム同期信号の1フレー
ム期間に相当するオーディオ入力信号を用いて同図(g)
に示すオーディオ信号出力を作成する必要がある。
期信号に対して、出力用フレーム同期信号の位相が [遅
い] 場合について上記同様に説明する。図１０における
(a)、(b)、(c)、(d)、(e)、(f)、(g)は、図9に示したも
のと同一の意味を持つ。この例も場合も、上記図９同様
に、同図(d)に示す、出力用フレーム同期信号の1フレー
ム期間に相当するオーディオ入力信号を用いて同図(g)
に示すオーディオ信号出力を作成する必要がある。
【００２３】図９同様に、上記サンプリング変換処理原
理を、サンプリング変換処理部113の構成と合せ、具体
的な数値例を用いて説明する。ここでは、入力側をＤＶ
規格と同様、即ちフレーム同期信号の周波数が29.97H
z、音声モード48KHz、アンロックモードでAF_SIZEが158
0サンプル、averageが1601.6サンプル、固定クロック発
生部106の発振周波数が53.9MHz（本来（54MHz）より
[遅い] 周波数）より、出力用フレーム同期信号の周波
数が(53.9MHz/4)/858dot/525line=29.91Hzであった場合
を想定してみる事とする。位相比較部118は、入力側フ
レーム同期信号と出力用フレーム同期信号と入力して上
記、位相差分期間を求め、縮小設定部708、拡大設定部7
09に出力する。例えば、この場合、出力用フレーム同期
信号が29.91Hzであることから、上記位相差分期間は、1
/((53.9MHz/4)/858dot/525line)-1/((54MHz/4)/858dot/
525line)=+0.000015476secとなり、これを入力側のオー
ディオサンプル数に換算すると、 29.97Hz×1580サンプル= 47.3526KHz である為、 ＋0.000015476sec ×47.3526KHz = ＋0.73サンプル（位
相差分期間の換算値） となる。即ち、この場合、入力オーディオ信号の1580 +
0.73 = 1580.73 サンプルからaverageの1601.6サンプ
ルを作成する必要がある。この場合、1580.73から1601.
6サンプルへの拡大処理となる。従って、上記同様、拡
大設定値は、 2048/(2048―Ｘ) = 拡大率 より Ｘ = 2048(1―1/(160
1.6/1580.73)) =26.68 となる。即ち、ここで言う拡大処理とは、２サンプル間
を2048当分し、「26.68」づつ位相をずらした位置の補
間信号を作成する処理に相当する。また、上記拡大設定
値「26.68」の累積が2048を超えるタイミングでメモリ7
06のオーディオ出力データを繰り返すように動作する。
尚、上記図９、及び図１０の説明において、小数点以下
の精度については言及していないが、作成するＬＳＩの
回路規模制約や、実際に用いるシステムクロックの周波
数などに依存して、いかようにも設定可能であり、上記
のように小数点以下第二位までに限定するものではな
い。以上の処理を行うことにより、平均レートがaverag
eとなったオーディオ出力信号を得ることが可能とな
り、１フレーム期間の平均サンプル数を一定に保つこと
ができる。以上の処理により、システムクロックを元に
作成したオーディオ処理用クロックイネーブル信号でオ
ーディオ出力の平均サンプル数が一定に保たれることと
なる。なお、本実施例においては、オーディオ入力信号
が圧縮されていないものについて説明したが、オーディ
オ入力信号が圧縮された信号であるときは、図７のメモ
リ702と縮小回路705の間に、伸張回路を設け、圧縮され
た音声データの伸張を行えばよい。
理を、サンプリング変換処理部113の構成と合せ、具体
的な数値例を用いて説明する。ここでは、入力側をＤＶ
規格と同様、即ちフレーム同期信号の周波数が29.97H
z、音声モード48KHz、アンロックモードでAF_SIZEが158
0サンプル、averageが1601.6サンプル、固定クロック発
生部106の発振周波数が53.9MHz（本来（54MHz）より
[遅い] 周波数）より、出力用フレーム同期信号の周波
数が(53.9MHz/4)/858dot/525line=29.91Hzであった場合
を想定してみる事とする。位相比較部118は、入力側フ
レーム同期信号と出力用フレーム同期信号と入力して上
記、位相差分期間を求め、縮小設定部708、拡大設定部7
09に出力する。例えば、この場合、出力用フレーム同期
信号が29.91Hzであることから、上記位相差分期間は、1
/((53.9MHz/4)/858dot/525line)-1/((54MHz/4)/858dot/
525line)=+0.000015476secとなり、これを入力側のオー
ディオサンプル数に換算すると、 29.97Hz×1580サンプル= 47.3526KHz である為、 ＋0.000015476sec ×47.3526KHz = ＋0.73サンプル（位
相差分期間の換算値） となる。即ち、この場合、入力オーディオ信号の1580 +
0.73 = 1580.73 サンプルからaverageの1601.6サンプ
ルを作成する必要がある。この場合、1580.73から1601.
6サンプルへの拡大処理となる。従って、上記同様、拡
大設定値は、 2048/(2048―Ｘ) = 拡大率 より Ｘ = 2048(1―1/(160
1.6/1580.73)) =26.68 となる。即ち、ここで言う拡大処理とは、２サンプル間
を2048当分し、「26.68」づつ位相をずらした位置の補
間信号を作成する処理に相当する。また、上記拡大設定
値「26.68」の累積が2048を超えるタイミングでメモリ7
06のオーディオ出力データを繰り返すように動作する。
尚、上記図９、及び図１０の説明において、小数点以下
の精度については言及していないが、作成するＬＳＩの
回路規模制約や、実際に用いるシステムクロックの周波
数などに依存して、いかようにも設定可能であり、上記
のように小数点以下第二位までに限定するものではな
い。以上の処理を行うことにより、平均レートがaverag
eとなったオーディオ出力信号を得ることが可能とな
り、１フレーム期間の平均サンプル数を一定に保つこと
ができる。以上の処理により、システムクロックを元に
作成したオーディオ処理用クロックイネーブル信号でオ
ーディオ出力の平均サンプル数が一定に保たれることと
なる。なお、本実施例においては、オーディオ入力信号
が圧縮されていないものについて説明したが、オーディ
オ入力信号が圧縮された信号であるときは、図７のメモ
リ702と縮小回路705の間に、伸張回路を設け、圧縮され
た音声データの伸張を行えばよい。
【００２４】以上、ビデオ及びオーディオ信号処理を１
つのシステムクロックから作成したイネーブル信号で処
理することにより、見かけ上は複数のイネーブル信号で
動作しているものの、結果として、１つのクロックでシ
ステム全体が動作することとなる。なお、本発明によれ
ば、ビデオ信号はフレーム単位で同期化が計られるた
め、１フレームの映像データの先頭部分は入力側と同じ
であるが、オーディオ信号はフレーム単位の同期化では
ないため、出力用フレーム同期信号を基準とした１フレ
ームのオーディオサンプル数を１フレーム単位とみなし
てサンプリング変換処理しているため、本実施例のディ
ジタル信号処理装置から出力されるオーディオデータ
は、入力側では、オーディオデータの１フレームの先頭
だったデータが、出力されたオーディオデータでは必ず
しも１フレームの先頭とはならずに、異なるフレームの
１フレームの中間の位置や最後の方の位置などにずれて
出力される。このようにビデオ信号とオーディオ信号
は、ビデオがフレーム単位の同期、音声は出力用フレー
ム同期信号を基準として同期を取るため、入力されたフ
レーム単位で見れば違った信号となるが、全体としてみ
ると同期がとれた信号が出力される。
つのシステムクロックから作成したイネーブル信号で処
理することにより、見かけ上は複数のイネーブル信号で
動作しているものの、結果として、１つのクロックでシ
ステム全体が動作することとなる。なお、本発明によれ
ば、ビデオ信号はフレーム単位で同期化が計られるた
め、１フレームの映像データの先頭部分は入力側と同じ
であるが、オーディオ信号はフレーム単位の同期化では
ないため、出力用フレーム同期信号を基準とした１フレ
ームのオーディオサンプル数を１フレーム単位とみなし
てサンプリング変換処理しているため、本実施例のディ
ジタル信号処理装置から出力されるオーディオデータ
は、入力側では、オーディオデータの１フレームの先頭
だったデータが、出力されたオーディオデータでは必ず
しも１フレームの先頭とはならずに、異なるフレームの
１フレームの中間の位置や最後の方の位置などにずれて
出力される。このようにビデオ信号とオーディオ信号
は、ビデオがフレーム単位の同期、音声は出力用フレー
ム同期信号を基準として同期を取るため、入力されたフ
レーム単位で見れば違った信号となるが、全体としてみ
ると同期がとれた信号が出力される。
【００２５】本実施例によれば、従来例に示したように
複数のPLL、発振器を用いることなく、単一の非同期ク
ロックを用いてビデオ及びオーディオ信号をデコードす
ることが可能となる。この為、これらのディジタル回路
をＬＳＩに集積化する場合、設計効率の向上や、安定な
動作を保証することが比較的安易に可能となる。さら
に、クロックが一つということでＬＳＩ設計時のタイミ
ング設計、タイミング検証が容易になる。さらに、クロ
ック間のクロストークも解消され、ノイズの発生要因を
抑えた基板設計が可能となり、これらクロストーク、ノ
イズを抑えるための基板設計技術や、干渉を防ぐための
部品などを削減することができる。また、PLLを用いな
いことから、PLL用の外部ピンも削減でき、ＬＳＩの製
造コストを抑えると同時に、これを搭載する基板の部品
点数も抑えることができ、製品コストの上昇を防ぐこと
が可能となる。
複数のPLL、発振器を用いることなく、単一の非同期ク
ロックを用いてビデオ及びオーディオ信号をデコードす
ることが可能となる。この為、これらのディジタル回路
をＬＳＩに集積化する場合、設計効率の向上や、安定な
動作を保証することが比較的安易に可能となる。さら
に、クロックが一つということでＬＳＩ設計時のタイミ
ング設計、タイミング検証が容易になる。さらに、クロ
ック間のクロストークも解消され、ノイズの発生要因を
抑えた基板設計が可能となり、これらクロストーク、ノ
イズを抑えるための基板設計技術や、干渉を防ぐための
部品などを削減することができる。また、PLLを用いな
いことから、PLL用の外部ピンも削減でき、ＬＳＩの製
造コストを抑えると同時に、これを搭載する基板の部品
点数も抑えることができ、製品コストの上昇を防ぐこと
が可能となる。
【００２６】次に、上記実施例において説明したディジ
タル信号処理装置を適用した記録装置の一例であるハー
ドディスクレコーダについて、図１１を用いて、説明す
る。
タル信号処理装置を適用した記録装置の一例であるハー
ドディスクレコーダについて、図１１を用いて、説明す
る。
【００２７】図１１において、図１と同じ番号を付した
ものは同様の機能を有するものであり、説明を省略す
る。1101は衛星放送のチューナ等から出力されるデー
タ、つまり、IEEE1394以外の形式のデータであるアナロ
グ信号やＢＴ６５６に従ったディジタル信号の入力を行
うアナログ入力端子、Ｓ入力端子、又はディジタル入力
端子である。1102はビデオ信号処理やオーディオ信号処
理を行うビデオ／オーディオ信号処理回路、1106はビデ
オ／オーディオ信号処理回路1102とＤＶデコーダ1の出
力を選択するスイッチである。1106は、スイッチ1104に
より選択されたデータをMPEG2により圧縮し、記録媒体
であるハードディスク（HDD）1107に記録するMPEG圧縮
伸張処理回路である。なお、MPEG圧縮伸張処理回路も、
CXO106から出力された基準クロックによって動作する。
HDD1107に記録された信号は読み出され、MPEG圧縮伸張
処理回路1106にて伸張される。1105は、スイッチ1104に
より選択されたデータとMPEG圧縮伸張処理回路1106から
出力されたデータのいずれか１つを選択するスイッチで
ある。1108はスイッチ1105から出力されたデータを外部
に出力する出力端子である。なお、スイッチ1104とスイ
ッチ1105をまとめてスイッチ回路1103と呼ぶ。
ものは同様の機能を有するものであり、説明を省略す
る。1101は衛星放送のチューナ等から出力されるデー
タ、つまり、IEEE1394以外の形式のデータであるアナロ
グ信号やＢＴ６５６に従ったディジタル信号の入力を行
うアナログ入力端子、Ｓ入力端子、又はディジタル入力
端子である。1102はビデオ信号処理やオーディオ信号処
理を行うビデオ／オーディオ信号処理回路、1106はビデ
オ／オーディオ信号処理回路1102とＤＶデコーダ1の出
力を選択するスイッチである。1106は、スイッチ1104に
より選択されたデータをMPEG2により圧縮し、記録媒体
であるハードディスク（HDD）1107に記録するMPEG圧縮
伸張処理回路である。なお、MPEG圧縮伸張処理回路も、
CXO106から出力された基準クロックによって動作する。
HDD1107に記録された信号は読み出され、MPEG圧縮伸張
処理回路1106にて伸張される。1105は、スイッチ1104に
より選択されたデータとMPEG圧縮伸張処理回路1106から
出力されたデータのいずれか１つを選択するスイッチで
ある。1108はスイッチ1105から出力されたデータを外部
に出力する出力端子である。なお、スイッチ1104とスイ
ッチ1105をまとめてスイッチ回路1103と呼ぶ。
【００２８】本実施例におけるハードディスクレコーダ
の動作は以下のとおりである。まず、衛星放送のチュー
ナ等から入力端子1101にビデオ信号及びオーディオ信号
が入力され、ビデオ／オーディオ信号処理回路1102にて
処理される。また、IEEE1394形式で出力されたビデオ／
オーディオデータは、上述の実施例において述べたよう
に、IEEE1394インターフェース107、ＤＶデコーダによ
り処理され、外部から入力された信号とは非同期な基準
クロック106に同期し、かつ、オーディオ信号がビデオ
信号に同期したロックモードに従った信号が得られる。
スイッチ1104において、いずれかの信号を選択する。こ
の選択は、信号が入力された方を自動的に検知して切り
換えるものであっても良いし、不図示のユーザーにより
指示される、どちらを選択するかの選択ボタンに従って
切り換えを行っても良い。スイッチ1105により選択され
たデータは、MPEG圧縮伸張処理回路1106にて圧縮され、
不図示の記録手段により、圧縮データが記録媒体である
ハードディスク（HDD）1107に記録される。HDD1107に記
録された信号は読み出され、MPEG圧縮伸張処理回路1106
にて伸張される。なお、ＤＶ規格に従って圧縮されたデ
ータは、MPEG2に比較して圧縮率が低いため、MPEG2に従
って圧縮を行うことにより圧縮比の高い、記録効率の良
い圧縮データが得られる。HDD1107に記録された圧縮デ
ータは読み出され、MPEG圧縮伸張処理回路1106にて伸張
される。スイッチ1105は、スイッチ1104により選択され
たデータとMPEG圧縮伸張処理回路1106から出力されたデ
ータのいずれか１つを選択する。この選択も、信号が入
力された方を自動的に検知して切り換えるものであって
も良いし、不図示の選択ボタンに従って切り換えるもの
であってもどちらでもよい。
の動作は以下のとおりである。まず、衛星放送のチュー
ナ等から入力端子1101にビデオ信号及びオーディオ信号
が入力され、ビデオ／オーディオ信号処理回路1102にて
処理される。また、IEEE1394形式で出力されたビデオ／
オーディオデータは、上述の実施例において述べたよう
に、IEEE1394インターフェース107、ＤＶデコーダによ
り処理され、外部から入力された信号とは非同期な基準
クロック106に同期し、かつ、オーディオ信号がビデオ
信号に同期したロックモードに従った信号が得られる。
スイッチ1104において、いずれかの信号を選択する。こ
の選択は、信号が入力された方を自動的に検知して切り
換えるものであっても良いし、不図示のユーザーにより
指示される、どちらを選択するかの選択ボタンに従って
切り換えを行っても良い。スイッチ1105により選択され
たデータは、MPEG圧縮伸張処理回路1106にて圧縮され、
不図示の記録手段により、圧縮データが記録媒体である
ハードディスク（HDD）1107に記録される。HDD1107に記
録された信号は読み出され、MPEG圧縮伸張処理回路1106
にて伸張される。なお、ＤＶ規格に従って圧縮されたデ
ータは、MPEG2に比較して圧縮率が低いため、MPEG2に従
って圧縮を行うことにより圧縮比の高い、記録効率の良
い圧縮データが得られる。HDD1107に記録された圧縮デ
ータは読み出され、MPEG圧縮伸張処理回路1106にて伸張
される。スイッチ1105は、スイッチ1104により選択され
たデータとMPEG圧縮伸張処理回路1106から出力されたデ
ータのいずれか１つを選択する。この選択も、信号が入
力された方を自動的に検知して切り換えるものであって
も良いし、不図示の選択ボタンに従って切り換えるもの
であってもどちらでもよい。
【００２９】選択された信号は、ビデオ／オーディオ出
力端子1108からＴＶなどの表示機能や記録機能を有する
機器に出力され再生される。なお、出力の際にはHi Vis
ionTVに適した信号に変換したり、NTSCからPALへの信号
変換処理を施しても良い。なお、HDD1108から読み出し
た圧縮データをIEEE1394インターフェースにより外部へ
出力してパソコンに供給させることができる。本実施例
によれば、このようなＤＶ規格のアンロックモードに対
応していないMPEG圧縮においても、圧縮処理が可能であ
り、また、ＤＶ規格のアンロックモードに対応していな
いＴＶやパソコンなどの機器においても、同期モードに
従った信号が出力されるため、オーディオ信号を正しく
再生できるという効果がある。さらに、上述した実施例
と同様に、本実施例におけるＤＶデコーダは１クロック
の発振器で処理でき、PLLを使用しないため、他のMPEG
圧縮伸張処理回路やIEEE1394などとともにDVデコーダを
用いたシステムを構築する場合に、クロックによる妨害
を低減でき、基盤を設計する場合の制約が緩和されるた
め、設計の自由度を高くできるという効果があり、ＨＤ
Ｄレコーダなどのシステム製品においても、１クロック
により処理するＤＶデコーダの使用は有意義である。な
お、MPEG圧縮伸張処理回路をＤＶデコーダとともに集積
化し、発振器をＤＶデコーダとMPEG圧縮伸張処理回路を
共用すれば、さらなる回路の簡素化を図ることでき、シ
ステム全体のトータルのコストを抑えることができる。
力端子1108からＴＶなどの表示機能や記録機能を有する
機器に出力され再生される。なお、出力の際にはHi Vis
ionTVに適した信号に変換したり、NTSCからPALへの信号
変換処理を施しても良い。なお、HDD1108から読み出し
た圧縮データをIEEE1394インターフェースにより外部へ
出力してパソコンに供給させることができる。本実施例
によれば、このようなＤＶ規格のアンロックモードに対
応していないMPEG圧縮においても、圧縮処理が可能であ
り、また、ＤＶ規格のアンロックモードに対応していな
いＴＶやパソコンなどの機器においても、同期モードに
従った信号が出力されるため、オーディオ信号を正しく
再生できるという効果がある。さらに、上述した実施例
と同様に、本実施例におけるＤＶデコーダは１クロック
の発振器で処理でき、PLLを使用しないため、他のMPEG
圧縮伸張処理回路やIEEE1394などとともにDVデコーダを
用いたシステムを構築する場合に、クロックによる妨害
を低減でき、基盤を設計する場合の制約が緩和されるた
め、設計の自由度を高くできるという効果があり、ＨＤ
Ｄレコーダなどのシステム製品においても、１クロック
により処理するＤＶデコーダの使用は有意義である。な
お、MPEG圧縮伸張処理回路をＤＶデコーダとともに集積
化し、発振器をＤＶデコーダとMPEG圧縮伸張処理回路を
共用すれば、さらなる回路の簡素化を図ることでき、シ
ステム全体のトータルのコストを抑えることができる。
【００３０】なお、本実施例においてはハードディスク
レコーダについて説明したが、記録媒体はＨＤＤに限ら
ず、ＤＶＤなどの他の媒体であってもよい。
レコーダについて説明したが、記録媒体はＨＤＤに限ら
ず、ＤＶＤなどの他の媒体であってもよい。
【００３１】
【発明の効果】以上説明した通り、本発明によれば、従
来例に示したように複数のPLL、発振器を用いることな
く、単一の非同期クロックを用いてビデオ及びオーディ
オ信号をデコードすることが可能となる。この為、これ
らのディジタル回路をＬＳＩに集積化する場合、設計効
率の向上や、安定な動作を保証することが比較的安易に
可能となる。またクロックが一つということでＬＳＩ設
計時のタイミング設計、タイミング検証が容易になると
同時に、クロック間のクロストークも解消され、ノイズ
の発生要因を抑えた基板設計が可能となる。また、PLL
を用いないことから、PLL用の外部ピンも削減でき、Ｌ
ＳＩの製造コストを抑えると同時に、これを搭載する基
板の部品点数も抑えることができ、製品コストの上昇を
防ぐことが可能となる。
来例に示したように複数のPLL、発振器を用いることな
く、単一の非同期クロックを用いてビデオ及びオーディ
オ信号をデコードすることが可能となる。この為、これ
らのディジタル回路をＬＳＩに集積化する場合、設計効
率の向上や、安定な動作を保証することが比較的安易に
可能となる。またクロックが一つということでＬＳＩ設
計時のタイミング設計、タイミング検証が容易になると
同時に、クロック間のクロストークも解消され、ノイズ
の発生要因を抑えた基板設計が可能となる。また、PLL
を用いないことから、PLL用の外部ピンも削減でき、Ｌ
ＳＩの製造コストを抑えると同時に、これを搭載する基
板の部品点数も抑えることができ、製品コストの上昇を
防ぐことが可能となる。
【図１】 本発明によるディジタル信号処理装置の第１
実施形態を示すブロック図である。
実施形態を示すブロック図である。
【図２】 第１実施形態のビデオデコード処理部109の
詳細を示すブロック図である。
詳細を示すブロック図である。
【図３】 第１実施形態のビデオ信号同期処理部110の
詳細を示すブロック図である。
詳細を示すブロック図である。
【図４】 第１実施形態のビデオ信号同期処理部110に
おけるデシャフリング動作の詳細を示す説明図である。
おけるデシャフリング動作の詳細を示す説明図である。
【図５】 第１実施形態のビデオ信号同期処理部110に
おけるデシャフリング動作を示すタイミングチャートで
ある。
おけるデシャフリング動作を示すタイミングチャートで
ある。
【図６】 第１実施形態のビデオ信号同期処理部110に
おけるフレームシンクロ動作を示すタイミングチャート
である。
おけるフレームシンクロ動作を示すタイミングチャート
である。
【図７】 第１実施形態のオーディオ処理部104の詳細
を示すブロック図である。
を示すブロック図である。
【図８】 第１実施形態のオーディオ処理部104の動作
モードの詳細を示す説明図である。
モードの詳細を示す説明図である。
【図９】 第１実施形態のサンプリング変換処理部113
におけるサンプリング変換原理を示すタイミングチャー
トである。
におけるサンプリング変換原理を示すタイミングチャー
トである。
【図１０】 第１実施形態のサンプリング変換処理部11
3におけるサンプリング変換原理を示すタイミングチャ
ートである。
3におけるサンプリング変換原理を示すタイミングチャ
ートである。
【図１１】 第１実施形態において述べたディジタル信
号処理部を用いたハードディスクレコーダを示す図であ
る。
号処理部を用いたハードディスクレコーダを示す図であ
る。
102…入力処理部。
103…ビデオ処理部。
104…オーディオ処理部。
105…分周部。
106…固定クロック発生部。
107…IEEE1394インターフェース処理部。
108…信号分離処理部。
109…ビデオデコード処理部。
110…ビデオ信号同期処理部。
111…ビデオ信号出力端子。
112…オーディオデコード処理部。
113…サンプリング変換処理部。
114…オーディオ信号出力端子。
115…入力信号処理用分周回路。
116…オーディオ信号出力処理用分周回路。
117…ビデオ出力フレーム同期発生用分周回路。
118…位相比較部。
201…SRAM。
202…SRAMコントロール。
203…可変長符号処理部。
204…VLD変換テーブル。
205…逆量子化処理部。
206…逆重み付け処理部。
207…逆離散コサイン変換処理部。
208…SRAM。
301…メモリ。
302…デシャフリング書き込み制御信号発生部。
303…シンクロ読み出し制御信号発生部。
701…分離処理部。
702…メモリ。
703…デシャフリング書き込み制御信号発生部。
704…デシャフリング読み出し制御信号発生部。
705…縮小処理部。
706…メモリ。
707…拡大処理部。
708…縮小設定部。
709…拡大設定部。
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 小野 公一
神奈川県横浜市戸塚区吉田町292番地 株
式会社日立製作所システムＬＳＩ開発セン
タ内
(72)発明者 黒田 悦章
神奈川県横浜市戸塚区吉田町292番地 株
式会社日立製作所システムＬＳＩ開発セン
タ内
(72)発明者 長里 勝美
神奈川県横浜市戸塚区吉田町292番地 株
式会社日立製作所システムＬＳＩ開発セン
タ内
(72)発明者 細野 篤史
東京都小平市上水本町五丁目22番１号 株
式会社日立超エル・エス・アイ・システム
ズ内
Ｆターム(参考） 5C020 AA09 BA11
5C053 FA22 FA23 GA11 GB11 GB18
GB37 JA07 KA18 LA07
5C059 MA00 MA23 MC11 MC38 ME01
RC02 RC03 SS11 SS30 UA02
5K028 AA07 AA17 EE02 EE03 KK03
MM17 NN01 NN05 NN22 NN23
Claims (18)
- 【請求項１】同期用時間情報が付加されたビデオ信号と
オーディオ信号を処理して出力するディジタル信号処理
装置において、 該同期用時間情報を参照しないで基準クロックを発生す
るクロック発生手段と、 該基準クロックで動作し、入力されたビデオ信号のデコ
ード処理を行い、かつ、該同期用時間情報を基に得られ
る入力側フレーム基準タイミングと、該基準クロックを
分周して得られる出力用フレーム基準タイミングの同期
化をフレーム単位で行うビデオ信号処理手段と、 該基準クロックで動作し、オーディオ信号のデコード処
理を行い、かつ、該入力側フレーム基準タイミングと出
力用フレーム基準タイミングとの周期の差を検出し、検
出した周期差に応じてサンプル数を補正するサンプリン
グ変換を行うオーディオ信号処理手段と、を有するディ
ジタル信号処理装置。 - 【請求項２】前記ビデオ信号処理手段は、前記入力側フ
レーム基準タイミングに対して前記出力用フレーム基準
タイミングが早い場合には、既に出力したフレームを繰
り返して出力させ、前記入力側フレーム基準タイミング
に対して前記出力用フレーム基準タイミングが遅い場合
には、フレームを間引きして出力させ、 前記オーディオ信号処理手段は、前記入力側フレーム基
準タイミングに対して前記出力用フレーム基準タイミン
グが早い場合は、前記入力側フレーム基準タイミングと
前記出力用フレーム基準タイミングから位相差分期間を
求め、入力側フレーム基準タイミングを基準とした１フ
レーム期間に含まれる入力オーディオ信号のサンプル数
から該位相差分期間に相当するオーディオ信号のサンプ
ル数を減算し、減算されたサンプル数のオーディオ信号
に拡大又は縮小処理を行うことにより前記出力用フレー
ム基準タイミングに同期したオーディオ信号を出力さ
せ、前記入力側フレーム基準タイミングに対して前記出
力用フレーム基準タイミングが遅い場合は、前記入力側
フレーム基準タイミングと前記出力用フレーム基準タイ
ミングから位相差分期間を求め、入力側フレーム基準タ
イミングを基準とした１フレーム期間に含まれる入力オ
ーディオ信号のサンプル数に該位相差分期間に相当する
ーディ信号のサンプル数を加算し、加算されたサンプル
数のオーディオ信号に拡大又は縮小処理を行うことによ
り前記出力用フレーム基準タイミングに同期したオーデ
ィオ信号を出力させることを特徴とする請求項１に記載
のディジタル信号処理装置。 - 【請求項３】時間基準信号が付加されたディジタル信号
を入力し、信号処理して映像と音声の再生信号を得るデ
ィジタル信号処理装置において、 該時間基準信号とは非同期なクロック信号を発生するク
ロック信号発生手段と、 該クロック信号発生手段が出力するクロック信号を分周
し、出力用フレーム同期信号、入力処理用クロックイネ
ーブル信号、音声動作モードに応じたクロックイネーブ
ル信号を発生する分周手段と、 該分周手段から出力される入力処理用クロックイネーブ
ル信号に従って、入力されたディジタル信号から圧縮映
像信号、オーディオ信号、補助情報及び入力側フレーム
同期信号を分離して出力するディジタルインタフェース
処理手段と、 該ディジタルインタフェース処理手段から出力される圧
縮映像信号、入力側フレーム同期信号、及び、分周手段
から出力される入力処理用クロックイネーブル信号、フ
レーム同期信号とを入力し、デコード処理を行うことで
映像信号を得るとともに、前記分周手段から出力する出
力用フレーム同期信号と前記入力信号の同期処理を行う
ビデオ信号処理部と、 該ディジタルインタフェース処理手段から出力される音
声情報、フレーム同期信号及び、上記分周手段から出力
される入力処理用クロックイネーブル信号、入力側フレ
ーム同期信号、音声動作モードに応じたクロックイネー
ブル信号、上記分周手段から出力する出力用フレーム同
期信号とを入力し、信号処理を行うことにより音声信号
を得るとともに、前記分周手段から出力する音声動作モ
ードに応じたクロックイネーブル信号にてオーディオ信
号を出力するオーディオ信号処理部と、を備えたことを
特徴とするディジタル信号処理装置。 - 【請求項４】前記ビデオ信号処理手段は、前記入力側フ
レーム同期信号に対して出力用フレーム同期信号が早い
場合には、既に出力したフレームを繰り返して出力さ
せ、前記入力側フレーム同期信号に対して前記出力用フ
レーム同期信号が遅い場合には、フレームを間引きして
出力させ、 前記オーディオ信号処理手段は、前記入力側フレーム同
期信号に対して前記出力用フレーム同期信号が早い場合
は、前記入力側フレーム同期信号と前記出力用フレーム
同期信号から位相差分期間を求め、該入力側フレーム基
準タイミングを基準とした１フレーム期間に含まれる入
力オーディオ信号のサンプル数から該位相差分期間に相
当するオーディオ信号のサンプル数を減算し、減算され
たサンプル数のオーディオ信号から拡大又は縮小処理を
行うことにより前記出力用フレーム同期信号に同期した
オーディオ信号を出力させ、前記入力側フレーム同期信
号に対して前記出力用フレーム同期信号が遅い場合は、
前記入力側フレーム同期信号と前記出力用フレーム同期
信号から位相差分期間を求め、該入力側フレーム基準タ
イミングを基準とした１フレーム期間に含まれる入力オ
ーディオ信号のサンプル数に該位相差分期間に相当する
オーディ信号のサンプル数を加算し、加算されたサンプ
ル数のオーディオ信号から拡大又は縮小処理を行うこと
により出力用フレーム同期信号に同期したオーディオ信
号を出力させることを特徴とする請求項３に記載のディ
ジタル信号処理装置。 - 【請求項５】前記同期用時間情報が付加されたビデオ信
号とオーディオ信号は、IEEE1394規格におけるフォーマ
ットで伝送されて入力された信号であることを特徴とす
る請求項１又は２に記載のディジタル信号処理装置。 - 【請求項６】前記時間基準信号が付加されたディジタル
信号は、IEEE1394規格におけるフォーマットで伝送され
て入力された信号であることを特徴とする請求項３又は
４に記載のディジタル信号処理装置。 - 【請求項７】同期用時間情報が付加されたオーディオ信
号を、該同期用時間情報を参照しないで基準クロックを
発生するクロック発生手段から出力された該基準クロッ
クにより処理して出力するＤＶデコーダであって、 該基準クロックを基に出力用フレーム同期信号を生成す
る分周部と、 該出力用フレーム同期信号を基準とした１フレーム期間
のサンプル数を１フレームのサンプル数として、入力さ
れた該オーディオ信号のサンプリング変換処理を行うオ
ーディオ信号処理部と、を有することを特徴とするＤＶ
デコーダ。 - 【請求項８】同期用時間情報が付加されたビデオ信号と
オーディオ信号を、該同期用時間情報を参照しないで基
準クロックを発生するクロック発生手段から出力された
該基準クロックにより処理して出力するＤＶデコーダで
あって、 該基準クロックを基に出力用フレーム同期信号を生成す
る分周部と、 入力された該ビデオ信号を処理して、該出力用フレーム
同期信号に同期したビデオ信号を出力するビデオ信号処
理部と、 該出力用フレーム同期信号を基準とした１フレーム期間
のサンプル数が所定のサンプル数になるように、入力さ
れた該オーディオ信号のサンプリング変換処理を行うオ
ーディオ信号処理部と、を有することを特徴とするＤＶ
デコーダ。 - 【請求項９】ビデオ信号、オーディオ信号、補助情報及
び入力側フレーム同期信号が入力され、該入力側フレー
ム同期信号とは非同期なクロック発生手段から出力され
た基準クロックにより、該ビデオ信号及びオーディオ信
号を処理して出力するＤＶデコーダにおいて、 該基準クロックを基に出力用フレーム同期信号を生成す
る分周部と、 該入力されたビデオ信号をフレームシンクロ処理して、
該出力用フレーム同期信号に同期したビデオ信号を生成
するビデオ処理部と、 該入力側フレーム同期信号と該出力用フレーム同期信号
を比較して、該補助情報から得られたAF-Sizeから該入
力側フレーム同期信号と該出力用フレーム同期信号の差
分に相当するサンプル数を減算又は加算することにより
得られる１フレーム期間のサンプル数を１フレーム期間
のサンプル数として、該入力されたオーディオ信号のサ
ンプリング変換処理を行うオーディオ処理部と、 を有することを特徴とするＤＶデコーダ。 - 【請求項１０】ＤＶフォーマットのビデオ信号、オーデ
ィオ信号、補助情報及び入力側フレーム同期信号が入力
され、該入力側フレーム同期信号とは非同期なクロック
発生手段から出力された基準クロックにより、該ビデオ
信号及び該オーディオ信号を処理して出力するＤＶデコ
ーダにおいて、 入力された該ビデオ信号と該オーディオ信号を分離する
分離手段と、 該基準クロックを基に入力処理用イネーブル信号を生成
する第１の分周手段と、 該基準クロックと前記補助情報のサンプリング周波数情
報に基づいてオーディオ信号処理用イネーブル信号を生
成する第２の分周手段と、 該基準クロックを基に出力用フレーム同期信号を生成す
る第３の分周手段と、 該分離手段により分離されたビデオ信号をフレームシン
クロ処理して、該出力用フレーム同期信号に同期したビ
デオ信号を出力するビデオ信号処理部と、 該分離手段により分離されたオーディオ信号を、該入力
処理用イネーブル信号に従ってメモリに書き込み、読み
出しを行うオーディオ信号処理手段と、 該入力側フレーム同期信号と該出力用フレーム同期信号
を比較し、オーディオ信号の補助情報であるAF-Sizeか
ら、入力側フレーム同期信号と出力用フレーム同期信号
の差分に相当する期間のサンプル数を加算又は減算し
て、該出力用フレーム同期信号の１フレーム期間に相当
するサンプル数を計算する比較手段と、 該オーディオ信号処理手段から出力されたオーディオ信
号を、該比較手段の比較結果に基づいて拡大又は縮小処
理を施すことによりサンプリング数の変換処理を行い、
該オーディオ処理用イネーブル信号に従ってオーディオ
信号を出力するサンプリング変換処理手段と、を有する
ことを特徴とするＤＶデコーダ。 - 【請求項１１】同期用時間情報が付加されたビデオ信号
とオーディオ信号を、該同期用時間情報を参照しないで
基準クロックを発生するクロック発生手段から出力され
た該基準クロックにより処理して出力するＤＶデコーダ
であって、 該基準クロックを基に出力用フレーム同期信号と、入力
処理用クロックイネーブル信号を生成する分周部と、 該分周部から出力される入力処理用クロックイネーブル
信号に従って、入力されるビデオ信号とオーディオ信号
からビデオ信号、オーディオ信号及び入力側フレーム同
期信号を分離して出力する入力処理部と、 該入力処理部から出力されるビデオ信号を処理して、該
出力用フレーム同期信号に同期したビデオ信号を生成す
るビデオ処理部と、 該入力処理部から出力されるオーディオ信号を、該出力
用フレーム同期信号を基準とした１フレーム期間のサン
プル数が所定のサンプル数になるように、サンプリング
変換処理するオーディオ信号処理部と、を有することを
特徴とするＤＶデコーダ。 - 【請求項１２】同期用時間情報が付加された圧縮映像信
号とオーディオ信号を、該同期用時間情報を参照しない
で基準クロックを発生するクロック発生手段から出力さ
れた基準クロックにより処理して出力するＤＶデコーダ
において、 該基準クロックを基に出力用フレーム同期信号と、入力
処理用クロックイネーブル信号を生成する分周部と、 該分周部から出力される入力処理用クロックイネーブル
信号に従って、入力された圧縮映像信号とオーディオ信
号から圧縮映像信号、オーディオ信号、補助情報及び入
力側フレーム同期信号を分離して出力する入力処理部
と、 該入力処理部から出力される圧縮映像信号を、該入力処
理用クロックイネーブル信号に従ってデコード処理し
て、該出力用フレーム同期信号にフレームシンクロさせ
たビデオ信号を生成するビデオ処理部と、 該補助情報から得られたＡＦ-Ｓｉｚeから該入力側フレ
ーム同期信号と該出力用フレーム同期信号の差分に相当
するサンプル数を加算又は減算して得られたサンプル数
を１フレーム期間のサンプル数として、該入力処理部か
ら出力されるオーディオ信号のサンプリング変換処理を
行うオーディオ処理部と、 を有することを特徴とするＤＶデコーダ。 - 【請求項１３】前記分周部は、該基準クロックを基に入
力処理用クロックイネーブル信号を生成する第１の分周
手段と、該基準クロックと補助情報に含まれるサンプリ
ング周波数情報を基にオーディオ処理用クロックイネー
ブル信号を生成する第２の分周手段と、該基準クロック
を基に出力用フレーム同期信号を生成する第３の分周手
段と、 前記入力処理部は、前記第１の分周手段から出力される
入力処理用クロックイネーブル信号に従って入力側フレ
ーム同期信号を分離して出力するIEEEインターフェース
手段と、該IEEEインターフェース手段から出力された信
号からオーディオ信号と圧縮映像信号を分離する信号分
離手段と、 前記ビデオ処理部は、該信号分離手段から出力される圧
縮映像信号をデコード処理するビデオ信号処理手段と、
該ビデオ信号処理手段から出力されたビデオ信号に、フ
レームシンクロ処理を行って該出力用フレーム同期信号
にさせたビデオ信号を生成するビデオ同期処理手段と、 前記オーディオ処理部は、前記入力側フレーム同期信号
と前記出力用フレーム同期信号を比較して、該補助情報
から得られたＡＦ-Ｓｉｚeから該入力側フレーム同期信
号と該出力用フレーム同期信号の差分に相当するサンプ
ル数を加算又は減算して、該出力用フレーム同期信号を
基準とした１フレーム期間のサンプル数を計算する比較
手段と、前記オーディオ信号を、前記比較手段により計
算されたサンプル数を１フレーム期間のサンプル数とし
て拡大又は縮小処理してサンプリング変換処理を行うサ
ンプリング変換処理手段と、 を有することを請求項１２に記載のＤＶデコーダ。 - 【請求項１４】入力されるオーディオ信号はＤＶ規格に
おけるアンロックモードの信号であり、前記オーディオ
処理部は、ＤＶ規格におけるロックモードに定められた
サンプル数に変換することを特徴とする請求項７、８、
９又は１２に記載のＤＶデコーダ。 - 【請求項１５】入力されるオーディオ信号はＤＶ規格に
おけるアンロックモードの信号であり、前記サンプリン
グ変換処理手段は、ＤＶ規格におけるロックモードに定
められたサンプル数に変換することを特徴とする請求項
１０又は１３に記載のＤＶデコーダ。 - 【請求項１６】請求項７乃至１５のいずれか１項に記載
のＤＶデコーダと、 ＤＶデコーダから出力されたビデオ信号とオーディオ信
号をＭＰＥＧ圧縮により圧縮して圧縮データを生成する
ＭＰＥＧ圧縮手段と、 ＭＰＥＧ圧縮手段により出力された圧縮データを記録す
る記録手段と、 を備えたことを特徴とする記録装置。 - 【請求項１７】前記ＭＰＥＧ圧縮手段は、前記クロック
発生手段から出力された基準クロックにより圧縮処理を
行うことを特徴とする請求項１６に記載の記録装置。 - 【請求項１８】入力されるビデオ信号とオーディオ信号
に付加された同期用時間情報とは非同期な基準クロック
により、該ビデオ信号と該オーディオ信号を処理するＤ
Ｖデコーダにおける信号処理方法であって、 ビデオ信号とオーディオ信号が入力され、 該入力されたビデオ信号を該基準クロックに従ってフレ
ーム単位で同期化処理し、 フレーム単位で同期化されたビデオ信号を出力し、 該入力されたオーディオ信号を該基準クロックに従って
サンプリング変換処理し、 該同期用時間情報とは異なる１フレーム単位でサンプリ
ング変換されたオーディオ信号を出力することを特徴と
する信号処理方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001330114A JP3825677B2 (ja) | 2001-08-07 | 2001-10-29 | ディジタル信号処理装置、ｄｖデコーダ及びこれを用いた記録装置及び信号処理方法 |
| US10/076,143 US20030035064A1 (en) | 2001-08-07 | 2002-02-15 | Digital signal processing device, DV decoder, recording device using DV decoder, and signal processing method |
| EP20020251129 EP1289305A3 (en) | 2001-08-07 | 2002-02-19 | Digital signal processing device, DV decoder, recording device using DV decoder, and signal processing method |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001-238691 | 2001-08-07 | ||
| JP2001238691 | 2001-08-07 | ||
| JP2001330114A JP3825677B2 (ja) | 2001-08-07 | 2001-10-29 | ディジタル信号処理装置、ｄｖデコーダ及びこれを用いた記録装置及び信号処理方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003125354A true JP2003125354A (ja) | 2003-04-25 |
| JP3825677B2 JP3825677B2 (ja) | 2006-09-27 |
Family
ID=26620063
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001330114A Expired - Fee Related JP3825677B2 (ja) | 2001-08-07 | 2001-10-29 | ディジタル信号処理装置、ｄｖデコーダ及びこれを用いた記録装置及び信号処理方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20030035064A1 (ja) |
| EP (1) | EP1289305A3 (ja) |
| JP (1) | JP3825677B2 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7738613B1 (en) * | 2003-03-21 | 2010-06-15 | D2Audio Corporation | Streaming multi-channel audio as packetized data or parallel data with a separate input frame sync |
| US7474722B1 (en) * | 2003-03-21 | 2009-01-06 | D2Audio Corporation | Systems and methods for sample rate conversion using multiple rate estimate counters |
| US7929718B1 (en) | 2003-05-12 | 2011-04-19 | D2Audio Corporation | Systems and methods for switching and mixing signals in a multi-channel amplifier |
| KR101224165B1 (ko) * | 2008-01-02 | 2013-01-18 | 삼성전자주식회사 | 데이터 처리 모듈 제어 방법 및 장치 |
| US8860883B2 (en) | 2009-11-30 | 2014-10-14 | Miranda Technologies Partnership | Method and apparatus for providing signatures of audio/video signals and for making use thereof |
| US20120033772A1 (en) * | 2010-08-08 | 2012-02-09 | Freescale Semiconductor, Inc | Synchroniser circuit and method |
| JP5212437B2 (ja) * | 2010-08-30 | 2013-06-19 | 株式会社Ｊｖｃケンウッド | 画像データ送信装置、画像データ受信装置、画像データ伝送システム、画像データ送信方法および画像データ受信方法 |
| JP2014075736A (ja) * | 2012-10-05 | 2014-04-24 | Sony Corp | サーバ装置および情報処理方法 |
| US9270397B2 (en) * | 2012-10-24 | 2016-02-23 | Cisco Technology, Inc. | Cascaded communication of serialized data streams through devices and their resulting operation |
| CN109168038A (zh) * | 2018-10-11 | 2019-01-08 | 维沃移动通信有限公司 | 一种资源的处理方法、装置及设备 |
| CN109817230A (zh) * | 2019-03-27 | 2019-05-28 | 深圳悦美移动科技有限公司 | 一种数字音频信号的时序再生整形方法及其装置 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2103457B (en) * | 1981-07-13 | 1985-01-09 | British Broadcasting Corp | Apparatus for processing a video signal and an associated sound signal |
| US5764965A (en) * | 1996-09-23 | 1998-06-09 | Silicon Graphics, Inc. | Synchronization infrastructure for use in a computer system |
| KR100240328B1 (ko) * | 1997-04-30 | 2000-01-15 | 전주범 | Dvcr의 오디오 재생 클럭 발생 장치 |
| JP3063838B2 (ja) * | 1997-10-02 | 2000-07-12 | 日本電気株式会社 | オーディオ・ビデオ同期再生装置および方法 |
| GB9807295D0 (en) * | 1998-04-03 | 1998-06-03 | Snell & Wilcox Ltd | Improvements relating to audio-video delay |
| JP2000092348A (ja) * | 1998-09-10 | 2000-03-31 | Mitsubishi Electric Corp | フレームシンクロナイザ |
-
2001
- 2001-10-29 JP JP2001330114A patent/JP3825677B2/ja not_active Expired - Fee Related
-
2002
- 2002-02-15 US US10/076,143 patent/US20030035064A1/en not_active Abandoned
- 2002-02-19 EP EP20020251129 patent/EP1289305A3/en not_active Withdrawn
Also Published As
| Publication number | Publication date |
|---|---|
| JP3825677B2 (ja) | 2006-09-27 |
| US20030035064A1 (en) | 2003-02-20 |
| EP1289305A3 (en) | 2005-10-05 |
| EP1289305A2 (en) | 2003-03-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6859612B2 (en) | Decoder and reproducing unit | |
| US20060280480A1 (en) | Data processing device and data recording method | |
| JPH10507597A (ja) | マルチメディア・システムのためのプログラマブルなオーディオ−ビデオ同期方法および装置 | |
| JP3825677B2 (ja) | ディジタル信号処理装置、ｄｖデコーダ及びこれを用いた記録装置及び信号処理方法 | |
| US7411617B2 (en) | Image processing apparatus, image processing method, recording medium, and program | |
| JP4257478B2 (ja) | 記録再生装置 | |
| JP4712195B2 (ja) | ビデオ・データのダウン・コンバージョンに関する方法および装置 | |
| KR100693233B1 (ko) | 데이터 기록 재생 장치 | |
| JP4162906B2 (ja) | ディジタル信号処理装置、ｄｖデコーダ及びこれを用いた記録装置 | |
| JP4342424B2 (ja) | 映像信号処理装置 | |
| JP4289055B2 (ja) | トランスコーダおよびこれを用いた記録再生装置 | |
| JP2003319338A (ja) | 信号処理装置、およびこれを用いた記録装置と再生装置 | |
| JP3861081B2 (ja) | クロック変換装置 | |
| JP3430156B2 (ja) | サンプリング周波数変換装置、サンプリング周波数変換方法、映像信号処理装置、および映像信号処理方法 | |
| JPH077730A (ja) | 同期制御装置および方法 | |
| JP2001359040A (ja) | 記録再生装置 | |
| JP4157795B2 (ja) | 映像デジタル記録再生装置 | |
| JP2000032475A (ja) | 動画像再生装置 | |
| JP2004072629A (ja) | 画像信号処理装置及び画像記録出力装置 | |
| JP2004343516A (ja) | 記録再生処理装置 | |
| JPH07123372A (ja) | Ｍｕｓｅ信号処理装置 | |
| JP2004096248A (ja) | ハードディスクレコーダ用集積回路、ハードディスクレコーダ、ハードディスクレコーダ内蔵電気機器、ハードディスクレコーダ内蔵テレビジョン装置、ハードディスクレコーダ内蔵ビデオレコーダ、及びハードディスクレコーダ内蔵ｄｖｄプレーヤ | |
| JPH11261957A (ja) | 画像処理装置および方法、並びに記録媒体 | |
| JP2000333127A (ja) | 信号処理回路 | |
| JPH06276495A (ja) | テレビジョン信号変換装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041006 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20041006 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060616 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060627 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060630 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |