JP4712195B2 - ビデオ・データのダウン・コンバージョンに関する方法および装置 - Google Patents

ビデオ・データのダウン・コンバージョンに関する方法および装置 Download PDF

Info

Publication number
JP4712195B2
JP4712195B2 JP2000608591A JP2000608591A JP4712195B2 JP 4712195 B2 JP4712195 B2 JP 4712195B2 JP 2000608591 A JP2000608591 A JP 2000608591A JP 2000608591 A JP2000608591 A JP 2000608591A JP 4712195 B2 JP4712195 B2 JP 4712195B2
Authority
JP
Japan
Prior art keywords
video data
buffer
format
encoded according
threshold
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000608591A
Other languages
English (en)
Other versions
JP2003536285A5 (ja
JP2003536285A (ja
Inventor
イェー,ジェラルド・ケイ
オー−ヤン,シァン
オールド,デイビッド
Original Assignee
ゾラン コーポレイション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ゾラン コーポレイション filed Critical ゾラン コーポレイション
Publication of JP2003536285A publication Critical patent/JP2003536285A/ja
Publication of JP2003536285A5 publication Critical patent/JP2003536285A5/ja
Application granted granted Critical
Publication of JP4712195B2 publication Critical patent/JP4712195B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00Television systems
    • H04N7/01Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H04N7/0105Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level using a storage device with different write and read speed
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00Television systems
    • H04N7/01Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H04N7/0125Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level one of the standards being a high definition standard

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Television Systems (AREA)
  • Holo Graphy (AREA)

Description

【0001】
(発明の分野)
本発明は、ビデオ・データの処理に関する。より具体的に言えば、本発明はビデオ・データのリアルタイム変換に関する。
【0002】
(発明の背景)
米国のNational Television Standards Committee(NTSC)標準に従って符号化されるビデオ・データは、フレーム・サイズが横720画素×縦480画素、フレーム・レートは毎秒30インターレース・フレームである。その他のビデオ・データ符号化形式には、たとえばPhase Alternation Line(PAL)およびSequentiel Couleurs a Memoire(SECAM)がある。これらの形式は、標準精細度(SD)形式と呼ばれることがある。
【0003】
高精細度(HD)テレビジョン・ビデオ・データは、標準形式ビデオよりも解像度の高い形式で符号化される。たとえばHDフォーマットには、1280画素×720画素のプログレッシブ・フレーム、1920画素×1080画素のインターレース・フレーム、または720画素×480画素のプログレッシブ・フレームが含まれる。HDフォーマットについては、Advanced Television Systems Committeeから入手可能な「ATSC Digital Television Standard」(1995年9月)でより詳細に説明されている。
【0004】
テレビジョン、ビデオ・カセット・レコーダ(VCR)、およびSDビデオ・データで動作するように設計された他のデバイスなどのビデオ復号ハードウェアは、一般にHDビデオ・データを復号化することはできない。現在ではきわめて多くのSDデバイスが使用されており、多くのユーザがSDデバイスをHDデバイスにアップグレードできないか、またはこれを望んでいないため、変換デバイスが開発されてきた。
【0005】
図1は、高精細度ビデオ・データを標準精細度ビデオ・データに変換する一例を示した構成図である。一般に、図1による変換は、メモリ内に格納されたフレーム上で実行され、変換されたフレームはメモリに戻された後に出力される。
【0006】
高精細度ビデオ・フレーム110がメモリ100内に格納されている。高精細度ビデオ・フレーム110はどのような方法で復号化され、メモリ100に転送されてもよい。変換回路および/またはソフトウェア150が、メモリから高精細度ビデオ・フレーム110を読み取り、この高精細度フレームを標準精細度フレームに変換する。変換回路および/またはソフトウェア150は、標準精細度ビデオ・フレーム120をメモリ100に戻す。ビデオ・ドライバ170が、メモリ100から標準精細度ビデオ・フレーム120を読み取り、ディスプレイ・デバイス(図1では図示せず)への出力を生成する。
【0007】
ただし、図1の変換を行うには、メモリ内に完全なHDフレームが格納されている必要がある。メモリが変換回路の外部にある場合、変換のたびにメモリに2回アクセスする(読取り1回および書込み1回)ため、追加の待ち時間を招くことになる。メモリと変換回路が同じ集積回路チップ上に含まれる場合、集積回路のコストが増加する。そこで必要となるのが、ビデオ・データを変換するための改善された方法および装置である。
【0008】
(発明の概要)
ビデオ・データの変換に関する方法および装置について説明する。ソース・フォーマットに従って符号化されたビデオ・データのストリームが、目的フォーマットに従って符号化されたビデオ・データのストリームに変換される。目的フォーマットに従って符号化されたビデオ・データはバッファに格納される。ビデオ・データの出力ストリームは、バッファに格納されたデータから生成され、バッファに格納されたデータがしきい値に達すると、バッファ内にあるデータへのアクセスがトリガされる。
【0009】
一実施態様では、しきい値は少なくとも部分的に、ソース・フォーマットから目的への水平スケーリングファクタおよび垂直スケーリングファクタに基づいて決定される。一実施態様では、しきい値は少なくとも部分的に、ソース・フォーマットに従って符号化されたビデオ・データ内の当該の垂直領域に基づいて決定される。
【0010】
本発明は、同じ参照番号が同じ要素を示す添付の図面において、限定的ではなく例示的に示される。
【0011】
詳細な説明
リアルタイム・ビデオ・データ変換の方法および装置について説明する。以下の記述では、本発明を完全に理解するために、説明の目的で多数の特定の詳細について述べる。ただし、当分野の技術者であれば、本発明がこれら特定の詳細がなくても実施できるものであることは明らかであろう。その他の場合、本発明が不明瞭にならないように、構造およびデバイスが構成図に示される。
【0012】
本明細書で「一実施形態」または「実施形態」という場合は、その実施形態に関連して記載された特定の機能、構造、または特徴が、本発明の少なくとも一実施形態に含まれることを意味する。本明細書の様々な場所で「一実施形態では」という句が使われるが、これらすべてが必ずしも同じ実施形態を示すとは限らない。
【0013】
本明細書では、本発明は、高精細度形式から標準精細度形式へのビデオ・データの変換として記述される。ただし本発明は、高精細度形式間および他の形式間での変換にも等しく適用可能である。したがって本明細書が、高精細度ビデオと標準精細度ビデオとの間の変換に限るものであると解釈するべきではない。
【0014】
一実施形態では、本発明は、高精細度(HD)形式から標準精細度(SD)形式へとビデオ・データを変換するための方法および装置を提供する。変換はリアルタイムで実行され、中間データはバッファに格納される。変換されたビデオ・データは、第1のクロック・レートでバッファに書き込まれ、第2のクロック・レートでバッファから読み取られる。オーバフロー条件およびアンダフロー条件を避けるために、しきい値は少なくとも部分的に、変換されるビデオフォーマットに基づいて決定される。しきい値は、フレーム変換中に、変換済みのデータがバッファから読み取られるポイントを示す。HDフレーム・レートも、SDフレーム・レートに合致する。
【0015】
図2は、本発明の一実施形態に従ったビデオ・ストリーム・フォーマットの変換を示す構成図である。本発明に従った変換は、完全なHDフォーマット・フレームをメモリ内に格納すること、フレームを変換すること、および対応するSDフォーマット・フレームをメモリに戻すことなしに実施される。これにより、完全なフレームがメモリ内に格納され、変換のためにアクセスされる場合よりも効率が良い。
【0016】
水平スケーラ200は、高精細度形式のビデオ・データ・ストリームを受け取り、水平スケーリング・オペレーションを実行する。たとえば、1080ライン・インターレース(1080i)ビデオ・フレームから、標準精細度の480ライン・インターレース(480i)に変換する場合、水平スケーラ200が、1920画素で表される高精細度ラインを720画素で表される対応する標準精細度ラインに変換する。
【0017】
一実施形態では、水平スケーラ200が、以下に従って2タップの再サンプリング・デジタル・フィルタを提供する。
Figure 0004712195
一実施形態では、以下の値が使用される。
HFS = int(256 * 720/hsize)
HFN = hsize * (HFS + 1) - 256 * 720
HFM = HFS - 256 * 720
上式で、hsizeはソース・イメージの水平サイズである。代替実施形態では、他の方法を使用して水平スケーリングを提供することができる。
【0018】
一実施形態では、彩度入力数と輝度入力数とが異なるため、彩度値に使用されるフィルタ係数は、前述の輝度値に使用される係数とは異なる。一実施形態では、以下の値が彩度係数に使用される。
Chroma_HFS = HFS
Chroma_HFN = {0, HFN[11:1]}
Chroma_HFM = {1, HFN[11:1]}
他の彩度係数を使用することもできる。
【0019】
一実施形態では、中間結果を格納するのに使用される「acc」値は10ビット値である。accを表すのに使用されるビット数が大きくなるほど、メモリ要件が増えるため、ハードウェアの実施は正確かつ高価になる。accを表すビット数が小さくなるほど、ハードウェアの実施は安価になり、変換は不正確になる。
【0020】
水平スケーラ200によって出力された水平にスケーリングされたラインが、垂直スケーラ210に入力される。垂直スケーラ210は、HDフォーマットからSD形式に垂直変換するために、ライン・バッファ220と共に、ラインを垂直にスケーリングするように動作する。一実施形態では、垂直スケーラ210が水平スケーラ200からラインを受け取り、十分な数のラインが格納されて垂直スケーリング・オペレーションが完了するまで、そのラインをライン・バッファ220に格納する。一実施形態では、ライン・バッファは、先入れ/先出し(FIFO)方式でアクセスされる720×20ビット・メモリであるが、他のメモリ・サイズおよびアクセス・スキームも使用できる。以下で、垂直スケーリングについて、図3に関してより詳細に説明する。
【0021】
垂直スケーラ210によって出力されたデータは、バッファ230に格納される。一実施形態では、バッファ230は先入れ/先出し(FIFO)バッファである。他のタイプのバッファまたはメモリを使用して、垂直スケーラ210によって出力されたデータを格納することができる。バッファ230は、ビデオ・データをディスプレイ・デバイス250に供給するために、標準精細度ビデオ・ドライバ240によってアクセスされる画素データを格納する。一実施形態では、バッファ230は1445×16ビット・メモリで実施されるが、他のメモリ・サイズも使用することができる。
【0022】
一実施形態では、ビデオ・データが変換されるHDフォーマットは、バッファ230の制御に使用されるしきい値を決定するための要素として使用される。しきい値は、バッファ230にデータの要求を開始するために、SDビデオ・ドライバ240をトリガする際に使用される。以下でより詳細に説明するように、しきい値は、データのフレームを変換する際にデータがアンダフローまたはオーバフローしないようにする一方で、最小のバッファ・サイズとするように選択される。しきい値に影響を与える可能性のある他の要素には、HDフレーム内の当該領域、ならびに水平スケーラ200および垂直スケーラ210によって適用されるスケーリングファクタが含まれる。一実施形態では、しきい値はソフトウェアのプログラムが可能である。しきい値がプログラム可能であるため、たとえば入力ビデオフォーマットが変わったときに、しきい値を変更することができる。
【0023】
図3は、本発明の一実施形態による垂直スケーラを示す構成図である。一実施形態では、垂直スケーラ300に同一のデータ・パスが2つ含まれており、1つは輝度処理用、もう1つは彩度処理用である。
【0024】
輝度フィルタ310およびクロマ・フィルタ320は、水平スケーラ200(図3には図示せず)からデータを受け取る。一実施形態では、以下に記載するように、輝度フィルタ310とクロマ・フィルタ320の両方が、2タップの多相再サンプリング・フィルタリングを実施する。デジタル・ディファレンシャル解析器330が、入力対出力サンプル・レートの比率を追跡し、輝度フィルタ310およびクロマ・フィルタ320にフィルタ係数情報を提供する。
【0025】
一実施形態では、垂直スケーラ300が以下に従って動作する。
Figure 0004712195
Figure 0004712195
一実施形態では、以下の値が使用される。
VFS = int(256 * 601vsize / vsize)
VFN = vsize *(VFS + 1) - 256 * 601vsize
VFM = vsize * VFS - 256 * 601vsize
一実施形態では、601vsizeはNTSC出力では243、PAL出力では288であるが、vsizeには他の値も使用可能である。一実施形態では、垂直スケーラ300を初期設定するために以下の値が使用される。他の値も使用可能である。変数「vdda_ph」については、以下でより詳細に説明する。
【表1】
Figure 0004712195
【0026】
中間フィルタの結果は、ライン・バッファ340に格納される。一実施形態では、ライン・バッファ340は720×20ビット・メモリであり、輝度データの格納に10ビットが使用され、クロマ・データの格納に10ビットが使用される。他のメモリ・サイズ、たとえば輝度データに8ビット、クロマ・データに8ビットの、16ビット・ワイド・メモリを使用することができる。一実施形態では、バッファ・サイズは、十分な正確さを与えながらも最小値になるように選択される。
【0027】
一実施形態では、輝度フィルタ310とクロマ・フィルタ320によって出力されるデータは、バッファへ入力される。HDビデオとSDビデオとの間でリアルタイムで変換するために、ビデオ・ストリームの間にバッファを使用する。典型的なHDビデオ・ストリームは、公称画素レート74.125 MHzで動作し、典型的なSDビデオ・ストリームは、画素レート13.5 MHzで動作する。他の入力および/または出力画素レートもサポート可能である。異なる画素レートに加え、HDビデオ・フレーム/フィールドは、SDフレーム/フィールドと比べて異なるライン当たりの画素数および異なるライン数を有する。
【0028】
一実施形態では、バッファ・サイズは、バッファ内のアンダフローとオーバフローのどちらも避ける一方で、最小になるように選択される。しきい値は、バッファの外にあるデータの読取りを開始するために、SDビデオ・ドライバをトリガする際に使用される。しきい値は、HDビデオ・ストリーム内の当該領域のサイズ、ならびに水平および/または垂直のスケーリングファクタによっても影響を受ける。
【0029】
図4は、高精細度ビデオ・フレームと標準精細度ビデオ・フレームとの関係を示す図である。開始位置420は、HDフレーム400の当該領域410の開始位置を表す。本明細書に示すように、開始位置420には水平開始位置(XPOS)および垂直開始位置(YPOS)が含まれるが、開始位置420は他の方法で定義することもできる。
【0030】
一実施形態では、HDフレーム400の最も重要な部分を取り込むために、開始位置420がフレーム間で異なる場合がある。代替の実施形態では、一連のHDフレームについて開始位置420を固定することができる。開始位置420と、水平スケーリングファクタ430および垂直スケーリングファクタ440との組合せにより、当該領域410を定義する。一実施形態では、当該領域410が、HDフレーム400のSDフレームに変換される部分に対応する。
【0031】
一実施形態では、NTSC(720×480インターレース)出力に以下の値が使用される。
【表2】
Figure 0004712195
代替の実施形態では、他のパラメータが使用可能である。さらに、表2のパラメータをSD出力形式としてPAL出力用に発展させることもできる。
【0032】
一実施形態では、変換に使用する値を与えるために、4つの32ビット・レジスタが使用される。4つのレジスタについて以下に記載するが、他の構成ならびに他のレジスタ値も使用可能である。
【0033】
この構成レジスタは、垂直デジタル・ディファレンシャル解析器の初期設定値(表1ではvdda_phと呼ばれる)を示す。一実施形態では、初期設定値は該当するVFS値と等価であるが、他の値も使用できる。構成レジスタは、循環バッファにアクセスするためのしきい値も格納する。
【0034】
位置レジスタは、当該領域の開始位置を与え、SDビデオ・フレームに変換されるHDビデオ・フレームの領域を定義する。位置バッファには、当該領域の水平開始位置(XPOS)ならびに当該領域の垂直開始位置(YPOS)が含まれる。
【0035】
水平スケーリング・レジスタは、水平スケーリングに関して前述した、HFS値、HFN値、およびHFM値を提供する。HFS値は、入力サンプルと出力サンプルとの間の部分ステップ・サイズを示す。HFN値は、オーバシュートを制御するために水平デジタル・ディファレンシャル解析器によって使用される、正のパラメータである。HFM値は、アンダシュートを制御するために水平デジタル・ディファレンシャル解析器によって使用される2の補足値である。一実施形態では、HFS値、HFN値、およびHFM値は、上記でより詳細に記述したように使用される。
【0036】
垂直スケーリング・レジスタは、垂直スケーリングに関して前述した、VFS値、VFN値、およびVFM値を提供する。VFS値は、入力サンプルと出力サンプルとの間の部分ステップ・サイズを示す。VFN値は、オーバシュートを制御するために垂直デジタル・ディファレンシャル解析器によって使用される、正のパラメータである。VFM値は、アンダシュートを制御するために垂直デジタル・ディファレンシャル解析器によって使用される2の補足値である。一実施形態では、VFS値、VFN値、およびVFM値は、上記でより詳細に記述したように使用される。
【0037】
バッファに最適なしきい値を決定するために、以下の方法を使用することができる。この方法は、最適なしきい値を検索するためのバイナリ検索に基づくものである。一実施形態では、バッファへの入力および出力の挙動を予測するために、前述のスケーリング・オペレーションのシミュレーションが使用される。この予測から、任意の特定のフレーム変換について、バッファ内のエントリの最大数および最小数を決定することができる。決定された最大数および最小数から、最適なしきい値および最適なバッファ・サイズを決定することができる。
【0038】
一実施形態では、以下に従って、しきい値が決定される。
Figure 0004712195
Figure 0004712195
【0039】
図5は、本発明で使用するのに好適なビデオ・システムを示す構成図である。ビデオ・システム500はHDビデオ・データを受け取り、HDビデオおよびSDビデオの両方をリアルタイムで出力する。言い換えれば、システム500のSD出力は、システム500のHD出力とほぼ同期化される。メモリ制御装置520は、ビデオ・データを取り出すためにメモリ510にアクセスする。
【0040】
一実施形態では、メモリ制御装置は3種類のデータを出力する。グラフィック・プロセッサ540は、メモリ制御装置540からグラフィック・データを受け取る。ビデオ・プロセッサ530は、メモリ制御装置520からビデオ・データを受け取る。出力プロセッサは、ビデオ・プロセッサ530からビデオ・データを、グラフィック・プロセッサ540からグラフィック・データを、さらにメモリ制御装置520からカーソル・データを受け取る。出力プロセッサ550は、高精細度ビデオ出力イメージを生成するために、ビデオ・データ、グラフィック・データ、およびカーソル・データを階層化する。本発明を実施するために、ビデオ・データを複数層にする必要はない。
【0041】
出力プロセッサ550は、HD出力ドライバ560にHD出力を提供し、次いでこれがディスプレイまたは他の出力デバイス(図5には図示せず)を駆動する。さらに出力プロセッサ550は、HD/SDコンバータ570にもHD出力を提供する。HD/SDコンバータ570は、SDビデオ・データを生成するために、HDビデオ・データをリアルタイムで変換を実行する。SDビデオ・データはSD出力ドライバに入力され、これがたとえばVCRなどの出力デバイス(図5には図示せず)を駆動する。
【0042】
したがって、ビデオ・システム500は、単一のHD入力から、HD出力およびSD出力の両方を提供する。ビデオ・システム500は、たとえばHD出力でデジタル・テレビジョンを駆動し、SD出力でアナログVCRを駆動するのに有用である。もちろん、出力は他の目的にも使用可能であり、様々な数の出力が提供可能である。
【0043】
上記明細書では、本発明について特定の実施形態を参照しながら説明してきた。ただし、本発明の広範な精神および範囲を逸脱することなく、様々な修正および変更が可能であることが明らかになろう。したがって、本明細書および図面は、制限的な意味ではなく例示的な意味であるとみなされる。
【図面の簡単な説明】
【図1】 高精細度ビデオ・データを標準精細度ビデオ・データに変換する一例を示す構成図である。
【図2】 本発明の一実施形態によるビデオ・ストリーム・フォーマットの変換を示す構成図である。
【図3】 本発明の一実施形態による垂直スケーラを示す構成図である。
【図4】 高精細度ビデオ・フレームと標準精細度ビデオ・フレームとの関係を示す図である。
【図5】 本発明で使用するのに好適なビデオ・システムを示す構成図である。

Claims (18)

  1. ビデオ・データを変換する方法であって、
    ソース・フォーマットに従って符号化されたデータのフレームを表わすビデオ・データのストリームを目的フォーマットに従って符号化されたデータのフレームを表わすビデオ・データのストリームに変換するステップ、
    目的フォーマットに従って符号化されたビデオ・データのストリームをピクセルのためのバッファに格納するステップ、
    ソース・フォーマットおよび目的フォーマットに対応する水平スケーリングファクタおよび垂直スケーリングファクタに、少なくとも部分的に、基づいて、前記バッファの最小サイズのしきい値を決定するステップと、そして
    前記バッファに格納されたデータからビデオ・データの出力ストリームを生成するステップと
    を含み、
    前記バッファに格納されたピクセル・データの量が前記しきい値に達するとき、前記バッファ内の前記ピクセル・データからのビデオ・データの前記出力ストリームの前記生成がトリガされ、
    前記しきい値は、前記バッファに格納される前記ピクセル・データのオーバフローまたはアンダフローを避けるための前記バッファの前記最小サイズに割り当てられるメモリの量を示す
    方法。
  2. ソース・フォーマットに従って符号化されたビデオ・データを目的フォーマットに従って符号化されたビデオ・データに変換するステップが、
    ソース・フォーマットに従って符号化されたビデオ・データを水平にスケーリングされたビデオ・データを生成するために、少なくとも部分的に水平スケーリングファクタに基づいて水平にスケーリングするステップと、
    水平にスケーリングされたビデオ・データを目的フォーマットに従って符号化されたビデオ・データを生成するために、少なくとも部分的に垂直スケーリングファクタに基づいて垂直にスケーリングするステップを含む請求項1に記載の方法。
  3. 水平にスケーリングされたビデオ・データを垂直にスケーリングするステップが、水平にスケーリングされたデータを一時的にライン・バッファに格納するステップを含む請求項2に記載の方法。
  4. バッファが、先入れ/先出し(FIFO)バッファとして維持される請求項1に記載の方法。
  5. 前記しきい値が少なくとも部分的に、ソース・フォーマットおよび目的フォーマットに従って符号化されたビデオ・データ内の当該領域に基づいて決定される請求項1に記載の方法。
  6. ソース・フォーマットに従って符号化されたビデオ・データを目的フォーマットに従って符号化されたビデオ・データに変換するステップが実質上リアルタイムでの変換を含む請求項1に記載の方法。
  7. 目的フォーマットに対応するビデオ出力信号を生成するステップをさらに含む請求項1に記載の方法。
  8. ソース・フォーマットに従って符号化されたデータのフレームを示すビデオ・データのストリームを目的フォーマットに従って符号化されたビデオ・データのストリームに変換する手段と、
    目的フォーマットに従って符号化されたビデオ・データのストリームをピクセル・データのためのバッファに格納する手段と、そして
    バッファに格納されたピクセル・データからビデオ・データの出力ストリームを生成する手段と
    から構成され、
    前記バッファに格納されたピクセル・データがしきい値に達すると、バッファ内にあるピクセル・データへのアクセスがトリガされ、
    前記バッファに割り当てられたメモリの量を示す前記しきい値は、ソース・フォーマットおよび目的フォーマットに対応する水平スケーリングファクタおよび垂直スケーリングファクタに、少なくとも部分的に、基づいて、決定される、
    ビデオ・データを変換する装置。
  9. ソース・フォーマットに従って符号化されたビデオ・データを目的フォーマットに従って符号化されたビデオ・データに変換する手段が、
    ソース・フォーマットに従って符号化されたビデオ・データを水平にスケーリングされたビデオ・データを生成するために、少なくとも部分的に水平スケーリングファクタに基づいて水平にスケーリングする手段と、
    水平にスケーリングされたビデオ・データを目的フォーマットに従って符号化されたビデオ・データを生成するために、少なくとも部分的に垂直スケーリングファクタに基づいて垂直にスケーリングする手段とを含む請求項8に記載の装置。
  10. 水平にスケーリングされたビデオ・データを垂直にスケーリングする手段が、水平にスケーリングされたデータを一時的にライン・バッファに格納する手段を含む請求項9に記載の装置。
  11. しきい値が少なくとも部分的に、ソース・フォーマットおよび目的フォーマットに従って符号化されたビデオ・データ内の当該領域に基づいて決定される請求項8に記載の装置。
  12. ソース・フォーマットに従って符号化されたビデオ・データを目的フォーマットに従って符号化されたビデオ・データに変換する手段が実質上リアルタイムでの変換を含む請求項8に記載の装置。
  13. 目的フォーマットに対応するビデオ出力信号を生成する手段をさらに含む請求項8に記載の装置。
  14. 高精細度ビデオ・データのストリームを受け取るための高精細度ビデオ・データ・プロセッサと、そして
    高精細度ビデオ・データのストリームを標準精細度ビデオ・データのストリームに変換するために、前記高精細度ビデオ・データ・プロセッサに結合されたダウン・コンバータと
    を含むシステムであって、
    前記ダウン・コンバータは、ピクセル・データを格納するサーキュラー・バッファの最小サイズのしきい値に達するまで前記標準精細度ビデオ・データのフレームの一部を一時的に前記サーキュラー・バッファ内に前記ピクセル・データとして格納し、そして前記サーキュラー・バッファに格納された前記ピクセル・データが前記しきい値に達するのに応答して標準精細度ビデオ・フレームを出力し、
    前記しきい値は、前記サーキュラー・バッファに格納される前記ピクセル・データのオーバフローまたはアンダフローを避けるために前記サーキュラー・バッファの前記最小サイズに割り当てられたメモリの量を示し、そして高精細度ビデオ・データのフォーマットおよび標準精細度ビデオデータのフォーマットに対応する水平スケーリングファクタおよび垂直スケーリングファクタに、少なくとも部分的に、基づいて、決定される、
    システム。
  15. ダウン・コンバータが、
    前記高精細度ビデオ・データを受け取り、水平にスケーリングされたビデオ・データを生成するために高精細度を水平にスケーリングする水平スケーラと、
    標準精細度ビデオ・データを生成するために水平スケーラに結合された垂直スケーラとを含む請求項14に記載のシステム。
  16. 前記サーキュラー・バッファは、前記垂直スケーラによって生成された標準精細度ビデオ・データを格納するための、前記垂直スケーラに結合された先入れ/先出し(FIFO)バッファであり
    前記標準精細度ビデオ・データの前記しきい値の量が前記FIFOバッファ内に格納されるときに、前記標準精細度ビデオ・データがFIFOバッファから読み取られる請求項15に記載のシステム。
  17. 前記標準精細度ビデオ信号を出力するための、前記FIFOバッファに結合された標準精細度ビデオ・ドライバをさらに含む請求項16に記載のシステム。
  18. 前記しきい値が少なくとも部分的に、前記高精細度ビデオ・データ内の当該領域に基づくものである請求項14に記載のシステム。
JP2000608591A 1999-03-31 2000-03-30 ビデオ・データのダウン・コンバージョンに関する方法および装置 Expired - Fee Related JP4712195B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/283,823 1999-03-31
US09/283,823 US6353459B1 (en) 1999-03-31 1999-03-31 Method and apparatus for down conversion of video data
PCT/US2000/008685 WO2000059205A2 (en) 1999-03-31 2000-03-30 Method and apparatus for down conversion of video data

Publications (3)

Publication Number Publication Date
JP2003536285A JP2003536285A (ja) 2003-12-02
JP2003536285A5 JP2003536285A5 (ja) 2007-05-10
JP4712195B2 true JP4712195B2 (ja) 2011-06-29

Family

ID=23087716

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000608591A Expired - Fee Related JP4712195B2 (ja) 1999-03-31 2000-03-30 ビデオ・データのダウン・コンバージョンに関する方法および装置

Country Status (7)

Country Link
US (1) US6353459B1 (ja)
EP (1) EP1374553B1 (ja)
JP (1) JP4712195B2 (ja)
AT (1) ATE431674T1 (ja)
AU (1) AU4061600A (ja)
DE (1) DE60042219D1 (ja)
WO (1) WO2000059205A2 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6813251B1 (en) 1999-07-27 2004-11-02 Intel Corporation Split Transaction protocol for a bus system
KR100311480B1 (ko) * 1999-10-12 2001-10-18 구자홍 영상 포맷 변환 장치
US6724948B1 (en) * 1999-12-27 2004-04-20 Intel Corporation Scaling images for display
US20020175991A1 (en) * 2001-02-14 2002-11-28 Anystream, Inc. GPI trigger over TCP/IP for video acquisition
US20040117427A1 (en) * 2001-03-16 2004-06-17 Anystream, Inc. System and method for distributing streaming media
US7009655B2 (en) * 2002-07-23 2006-03-07 Mediostream, Inc. Method and system for direct recording of video information onto a disk medium
US6747630B2 (en) 2002-07-31 2004-06-08 Texas Instruments Incorporated Method to up-sample frequency rich images without significant loss of image sharpness
US7852405B1 (en) * 2003-06-27 2010-12-14 Zoran Corporation Method and apparatus for high definition capture
KR100574038B1 (ko) * 2004-01-13 2006-04-26 삼성전자주식회사 비디오 뮤트 장치 및 그의 비디오 뮤팅 방법
TWI249359B (en) * 2004-12-22 2006-02-11 Realtek Semiconductor Corp Method and apparatus for simultaneous progressive and interlaced display
EP1929791A2 (en) * 2005-09-20 2008-06-11 Koninklijke Philips Electronics N.V. Apparatus and method for frame rate preserving re-sampling or re-formatting of a video stream
US20100226437A1 (en) * 2009-03-06 2010-09-09 Sony Corporation, A Japanese Corporation Reduced-resolution decoding of avc bit streams for transcoding or display at lower resolution
JP7350620B2 (ja) 2019-10-28 2023-09-26 アルパイン株式会社 ビデオ変換装置及びタッチパネル付表示装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07177476A (ja) * 1993-10-28 1995-07-14 Matsushita Electric Ind Co Ltd 映像信号処理装置
JPH09135425A (ja) * 1995-08-25 1997-05-20 Matsushita Electric Ind Co Ltd ビデオフォーマット変換器およびディジタル出力信号を生成する方法
JPH1075429A (ja) * 1996-08-30 1998-03-17 Sega Enterp Ltd 映像信号変換装置及び映像信号変換方法
JPH1084531A (ja) * 1996-05-28 1998-03-31 Lsi Logic Corp 双方向予測符号化フレームをプルダウンの間に復号するのに必要なメモリを減らす方法と装置
JPH10319928A (ja) * 1997-04-15 1998-12-04 Genesis Microchip Inc フォーマット変換用マルチスキャンビデオタイミング発生器
JPH11164322A (ja) * 1997-09-17 1999-06-18 Sony Electron Inc アスペクト比変換装置及び方法
US5914753A (en) * 1996-11-08 1999-06-22 Chrontel, Inc. Apparatus and method to convert computer graphics signals to television video signals with vertical and horizontal scaling requiring no frame buffers

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4519041A (en) 1982-05-03 1985-05-21 Honeywell Inc. Real time automated inspection
US4645459A (en) 1982-07-30 1987-02-24 Honeywell Inc. Computer generated synthesized imagery
US4835532A (en) 1982-07-30 1989-05-30 Honeywell Inc. Nonaliasing real-time spatial transform image processing system
US5373375A (en) * 1990-12-21 1994-12-13 Eastman Kodak Company Metric conversion mechanism for digital images in a hierarchical, multi-resolution, multi-use environment
GB2264417B (en) * 1992-02-17 1995-12-06 Sony Broadcast & Communication Video standards conversion
KR950012664B1 (ko) * 1993-08-18 1995-10-19 엘지전자주식회사 1050라인 비월주사식 모니터 디스플레이 영상포맷을 갖는 에치디티브이(hdtv)수신장치
JPH0767141A (ja) * 1993-08-23 1995-03-10 Mitsubishi Electric Corp Muse−ntscコンバータ
US6870886B2 (en) * 1993-12-15 2005-03-22 Koninklijke Philips Electronics N.V. Method and apparatus for transcoding a digitally compressed high definition television bitstream to a standard definition television bitstream
GB9401897D0 (en) * 1994-02-01 1994-03-30 Snell & Wilcox Ltd Video processing
GB2312118B (en) * 1996-04-11 2000-03-01 Sony Uk Ltd Dual standard video signal processor
JP3953561B2 (ja) * 1996-10-15 2007-08-08 株式会社日立製作所 画像信号のフォーマット変換信号処理方法及び回路
GB2325105A (en) * 1997-05-07 1998-11-11 Umax Data Systems Inc Converting and scaling non-interlaced VGA signals to interlaced TV signals
US5905536A (en) * 1997-06-05 1999-05-18 Focus Enhancements, Inc. Video signal converter utilizing a subcarrier-based encoder
US5963262A (en) * 1997-06-30 1999-10-05 Cirrus Logic, Inc. System and method for scaling images and reducing flicker in interlaced television images converted from non-interlaced computer graphics data
KR100435257B1 (ko) * 1997-08-07 2004-07-16 삼성전자주식회사 영상신호 처리 시스템에서의 이미지 포맷 변환장치 및 방법
US6118486A (en) * 1997-09-26 2000-09-12 Sarnoff Corporation Synchronized multiple format video processing method and apparatus

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07177476A (ja) * 1993-10-28 1995-07-14 Matsushita Electric Ind Co Ltd 映像信号処理装置
JPH09135425A (ja) * 1995-08-25 1997-05-20 Matsushita Electric Ind Co Ltd ビデオフォーマット変換器およびディジタル出力信号を生成する方法
JPH1084531A (ja) * 1996-05-28 1998-03-31 Lsi Logic Corp 双方向予測符号化フレームをプルダウンの間に復号するのに必要なメモリを減らす方法と装置
JPH1075429A (ja) * 1996-08-30 1998-03-17 Sega Enterp Ltd 映像信号変換装置及び映像信号変換方法
US5914753A (en) * 1996-11-08 1999-06-22 Chrontel, Inc. Apparatus and method to convert computer graphics signals to television video signals with vertical and horizontal scaling requiring no frame buffers
JPH10319928A (ja) * 1997-04-15 1998-12-04 Genesis Microchip Inc フォーマット変換用マルチスキャンビデオタイミング発生器
JPH11164322A (ja) * 1997-09-17 1999-06-18 Sony Electron Inc アスペクト比変換装置及び方法

Also Published As

Publication number Publication date
AU4061600A (en) 2000-10-16
WO2000059205A3 (en) 2003-10-23
DE60042219D1 (de) 2009-06-25
US6353459B1 (en) 2002-03-05
EP1374553B1 (en) 2009-05-13
EP1374553A2 (en) 2004-01-02
EP1374553A4 (en) 2004-03-17
JP2003536285A (ja) 2003-12-02
ATE431674T1 (de) 2009-05-15
WO2000059205A2 (en) 2000-10-05

Similar Documents

Publication Publication Date Title
US6317165B1 (en) System and method for selective capture of video frames
US5982459A (en) Integrated multimedia communications processor and codec
US5633687A (en) Method and system for providing an interlaced image on an display
AU755005B2 (en) Receiver for simultaneously displaying signals having different display formats and/or different frame rates and method thereof
US20020196853A1 (en) Reduced resolution video decompression
US6670996B2 (en) Apparatus and method for display of progressive and interland video content
JP4712195B2 (ja) ビデオ・データのダウン・コンバージョンに関する方法および装置
US7880808B2 (en) Video signal processing apparatus to generate both progressive and interlace video signals
US8203649B2 (en) Image processing apparatus and image processing method
JPH09307861A (ja) 信号処理方法及び信号処理装置
US7411617B2 (en) Image processing apparatus, image processing method, recording medium, and program
JP3189031B2 (ja) データレート変換方法及び装置
US6243140B1 (en) Methods and apparatus for reducing the amount of buffer memory required for decoding MPEG data and for performing scan conversion
US20070122045A1 (en) System for scaling a picture unit from a first video resolution format to a second video resolution format
Li et al. A flexible display module for DVD and set-top box applications
JPH088647B2 (ja) ランレングス符号化法および装置
US8031266B2 (en) Method and apparatus for video decoding and de-interlacing
JP2002354428A (ja) Dvmpeg変換装置
JP3685386B2 (ja) 複数のビデオ・ソースを有し、オンスクリーン表示グラフィックスでピクチャ内ピクチャを実現する統合ビデオ処理システム
KR100706994B1 (ko) 디인터레이싱 출력을 위한 필드단위의 프레임율 변환방법및 장치
JP4439338B2 (ja) 画像変換装置
JP2007094391A (ja) 動画像表示装置
JPH1118080A (ja) 動画像復号方法及び装置
JP2780675B2 (ja) Hd−ws変換装置
JP2008035552A (ja) 撮像装置および撮像方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070223

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070223

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091222

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100323

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100601

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101001

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20101012

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101116

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101125

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110315

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110323

R150 Certificate of patent or registration of utility model

Ref document number: 4712195

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees