JP2003124151A - Dicing method of sapphire substrate - Google Patents
Dicing method of sapphire substrateInfo
- Publication number
- JP2003124151A JP2003124151A JP2001319101A JP2001319101A JP2003124151A JP 2003124151 A JP2003124151 A JP 2003124151A JP 2001319101 A JP2001319101 A JP 2001319101A JP 2001319101 A JP2001319101 A JP 2001319101A JP 2003124151 A JP2003124151 A JP 2003124151A
- Authority
- JP
- Japan
- Prior art keywords
- sapphire substrate
- groove
- blade
- cutting
- dicing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 171
- 229910052594 sapphire Inorganic materials 0.000 title claims abstract description 170
- 239000010980 sapphire Substances 0.000 title claims abstract description 170
- 238000000034 method Methods 0.000 title claims abstract description 39
- 238000005520 cutting process Methods 0.000 claims abstract description 71
- 239000004065 semiconductor Substances 0.000 claims description 58
- 229910002601 GaN Inorganic materials 0.000 claims description 20
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 claims description 12
- 150000001875 compounds Chemical class 0.000 claims description 12
- 239000000853 adhesive Substances 0.000 claims description 4
- 230000001070 adhesive effect Effects 0.000 claims description 4
- 238000000926 separation method Methods 0.000 abstract description 2
- 239000002390 adhesive tape Substances 0.000 description 13
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 7
- -1 gallium nitride compound Chemical class 0.000 description 6
- 239000013078 crystal Substances 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000002360 preparation method Methods 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 229910003460 diamond Inorganic materials 0.000 description 2
- 239000010432 diamond Substances 0.000 description 2
- 239000011888 foil Substances 0.000 description 2
- QNRATNLHPGXHMA-XZHTYLCXSA-N (r)-(6-ethoxyquinolin-4-yl)-[(2s,4s,5r)-5-ethyl-1-azabicyclo[2.2.2]octan-2-yl]methanol;hydrochloride Chemical compound Cl.C([C@H]([C@H](C1)CC)C2)CN1[C@@H]2[C@H](O)C1=CC=NC2=CC=C(OCC)C=C21 QNRATNLHPGXHMA-XZHTYLCXSA-N 0.000 description 1
- 239000006061 abrasive grain Substances 0.000 description 1
- 238000005253 cladding Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910001220 stainless steel Inorganic materials 0.000 description 1
- 239000010935 stainless steel Substances 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
Landscapes
- Dicing (AREA)
- Led Devices (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は,サファイア基板の
ダイシング方法にかかり,特に,表面に窒化ガリウム系
化合物半導体が積層されたサファイア基板のダイシング
方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for dicing a sapphire substrate, and more particularly to a method for dicing a sapphire substrate having a surface on which a gallium nitride compound semiconductor is laminated.
【0002】[0002]
【従来の技術】従来,例えば青色LED(発光ダイオー
ド)チップを製造するために,高速回転するブレードに
よりサファイア基板を切断するダイシング方法が採用さ
れている。しかし,かかるチップの幅は例えば300μ
m程度と非常に小さく,またサファイア基板自体も硬く
割れにくい難加工材である。このため,上記のようなダ
イシング方法において,ブレードの厚さが薄い(例えば
20〜30μm)と,切断時にチップを完全に分断でき
ずに複数のチップが塊状となって切り出されるなどし
て,歩留まりが非常に悪くなる。2. Description of the Related Art Conventionally, in order to manufacture, for example, a blue LED (light emitting diode) chip, a dicing method in which a sapphire substrate is cut by a blade rotating at a high speed has been adopted. However, the width of such a chip is, for example, 300μ.
It is extremely small, about m, and the sapphire substrate itself is hard and difficult to break. Therefore, in the above-mentioned dicing method, when the blade is thin (for example, 20 to 30 μm), the chips cannot be completely divided at the time of cutting, and a plurality of chips are cut out in a lump, and the yield is increased. Becomes very bad.
【0003】そこで,サファイア基板を確実に切断して
歩留まりを向上させるためには,ある程度の厚さを有す
るブレード(例えば厚さ約100μm)を用いる必要が
ある。しかし,ブレードを厚くすると,チップ間の切断
に要する面積が大きくなるので,1つのサファイア基板
から取れるチップ数が少なくなるという問題がある。Therefore, in order to reliably cut the sapphire substrate and improve the yield, it is necessary to use a blade having a certain thickness (for example, a thickness of about 100 μm). However, if the blade is made thicker, the area required for cutting between chips becomes larger, so that the number of chips that can be taken from one sapphire substrate decreases.
【0004】そこで,上記のような問題を解決するもの
として,特開昭60−211858号公報には,厚さの
異なる2種類のブレードを利用して,まず,サファイア
基板の裏面から厚いブレードで深く広い溝を形成し,次
いで,サファイア基板の表面から薄いブレードで浅く狭
い溝を形成することによって,サファイア基板を切断す
るダイシング方法が記載されている。In order to solve the above problems, Japanese Patent Laid-Open No. 60-211858 discloses that two types of blades having different thicknesses are used, and a thick blade is first formed from the back surface of the sapphire substrate. A dicing method is described in which a sapphire substrate is cut by forming deep and wide grooves and then forming shallow and narrow grooves with a thin blade from the surface of the sapphire substrate.
【0005】[0005]
【発明が解決しようとする課題】しかしながら,上記従
来のダイシング方法では,先にサファイア基板の裏面に
深い溝を形成するため,表面側からの切断時にサファイ
ア基板が壊れやすい上に不安定になり,サファイア基板
を切断しにくいという問題点がある。However, in the above-mentioned conventional dicing method, since the deep groove is first formed in the back surface of the sapphire substrate, the sapphire substrate becomes fragile and unstable when cutting from the front side. There is a problem that it is difficult to cut the sapphire substrate.
【0006】また,表面からサファイア基板の切断を図
る時に,薄いブレードを利用するので,サファイア基板
の切り離しが悪いという問題もある。Further, since a thin blade is used when cutting the sapphire substrate from the surface, there is a problem that the sapphire substrate is not easily separated.
【0007】本発明は,従来のサファイア基板のダイシ
ング方法が有する上記問題点に鑑みてなされたものであ
り,本発明の目的は,サファイア基板を好適に切断し,
チップ数を減らすことなく歩留まりを向上させることの
可能な,新規かつ改良されたサファイア基板のダイシン
グ方法を提供することである。The present invention has been made in view of the above problems of the conventional sapphire substrate dicing method, and an object of the present invention is to suitably cut a sapphire substrate,
It is an object of the present invention to provide a new and improved sapphire substrate dicing method capable of improving the yield without reducing the number of chips.
【0008】[0008]
【課題を解決するための手段】上記課題を解決するた
め,本発明の第1の観点によれば,サファイア基板を切
削するサファイア基板のダイシング方法において,サフ
ァイア基板の表面を切削し,第1の溝を形成する,第1
の工程と,サファイア基板の表面に粘着手段を貼り付け
る,第2の工程と,サファイア基板の裏面を切削し,裏
面から少なくとも第1の溝の底部に至る,第1の溝より
広く深い第2の溝を形成する,第3の工程と,を含むこ
とを特徴とする,サファイア基板のダイシング方法が提
供される。In order to solve the above problems, according to a first aspect of the present invention, in a sapphire substrate dicing method for cutting a sapphire substrate, the surface of the sapphire substrate is cut to remove the first problem. Forming a groove, first
And a second step, in which the back surface of the sapphire substrate is cut so as to reach at least the bottom of the first groove and which is wider and deeper than the first groove. And a third step of forming the groove of (1), and a method of dicing a sapphire substrate.
【0009】なお,サファイア基板の表面とは,サファ
イア基板の両平面のうちいずれか一方の平面をいう。か
かるサファイア基板の表面が決定されれば,表面と反対
側の平面が,サファイア基板の裏面となる。従って,サ
ファイア基板の表面と裏面は任意に選択可能である。The surface of the sapphire substrate means either one of the two planes of the sapphire substrate. When the surface of the sapphire substrate is determined, the plane opposite to the surface becomes the back surface of the sapphire substrate. Therefore, the front surface and the back surface of the sapphire substrate can be arbitrarily selected.
【0010】かかる構成により,サファイア基板の表面
における第1の溝に要する切断面積が小さくて済むの
で,サファイア基板の表面の有効面積を確保できる。ま
た,サファイア基板の裏面からは比較的広く深い第2の
溝を形成するため,サファイア基板を好適に切断でき,
切断されたサファイア基板の切り離しもよい。さらに,
第1の溝が形成された後のサファイア基板の表面におけ
る平坦部の総面積が比較的大きいので,粘着手段を貼り
付けた際に十分な接着面積を確保できる。このため,サ
ファイア基板の裏面を切削する際に,サファイア基板を
安定的に固定できサファイア基板自体も壊れにくいの
で,円滑な切削が可能になる。With this configuration, the cutting area required for the first groove on the surface of the sapphire substrate can be small, so that the effective area of the surface of the sapphire substrate can be secured. Moreover, since the second groove, which is relatively wide and deep, is formed from the back surface of the sapphire substrate, the sapphire substrate can be suitably cut,
The cut sapphire substrate may be separated. further,
Since the total area of the flat portion on the surface of the sapphire substrate after the first groove is formed is relatively large, it is possible to secure a sufficient adhesion area when the adhesive means is attached. Therefore, when cutting the back surface of the sapphire substrate, the sapphire substrate can be stably fixed and the sapphire substrate itself is not easily broken, so that smooth cutting is possible.
【0011】さらに,サファイア基板の表面には,窒化
ガリウム系化合物半導体が積層されている,如く構成す
れば,例えば青色発光ダイオード用などの半導体チップ
を製造するためのサファイア基板を好適にダイシングで
きる。Further, if the gallium nitride compound semiconductor is laminated on the surface of the sapphire substrate, the sapphire substrate for manufacturing a semiconductor chip such as a blue light emitting diode can be preferably diced.
【0012】また,第1の溝の深さは,サファイア基板
の厚さの3分の1以下であるとともに,第2の溝の深さ
は,サファイア基板の厚さの3分の2以上である,如く
構成すれば,サファイア基板の厚さの3分の2以上の深
さで広い溝を形成してサファイア基板を確実に切断でき
るので,切断されたサファイア基板の切り離しがさらに
よくなる。Further, the depth of the first groove is not more than one third of the thickness of the sapphire substrate, and the depth of the second groove is not less than two thirds of the thickness of the sapphire substrate. According to this structure, the sapphire substrate can be surely cut by forming the wide groove at a depth of ⅔ or more of the thickness of the sapphire substrate, so that the cut sapphire substrate can be more easily separated.
【0013】さらに,第1の溝を形成する第1のブレー
ドの厚さは,20〜30μmであるとともに,第2の溝
を形成する第2のブレードの厚さは,50〜120μm
である,如く構成すれば,第1のブレードはサファイア
基板の表面を切削して,適度に小さい幅を有する第1の
溝を形成するので,サファイア基板表面の有効面積を十
分に確保することができる。また,第2のブレードはサ
ファイア基板の裏面を切削して,適度に大きい幅を有す
る第2の溝を形成するので,サファイア基板を確実に切
断して切り離しをよくすることができる。Further, the thickness of the first blade forming the first groove is 20 to 30 μm, and the thickness of the second blade forming the second groove is 50 to 120 μm.
With such a configuration, the first blade cuts the surface of the sapphire substrate to form the first groove having an appropriately small width, so that the effective area of the surface of the sapphire substrate can be sufficiently secured. it can. Further, since the second blade cuts the back surface of the sapphire substrate to form the second groove having an appropriately large width, the sapphire substrate can be surely cut and separated easily.
【0014】[0014]
【発明の実施の形態】以下に添付図面を参照しながら,
本発明の好適な実施の形態について詳細に説明する。な
お,本明細書及び図面において,実質的に同一の機能構
成を有する構成要素については,同一の符号を付するこ
とにより重複説明を省略する。BEST MODE FOR CARRYING OUT THE INVENTION Referring to the accompanying drawings,
A preferred embodiment of the present invention will be described in detail. In the present specification and the drawings, components having substantially the same functional configuration are designated by the same reference numerals, and duplicate description will be omitted.
【0015】(第1の実施の形態)まず,図1に基づい
て,本発明の第1の実施形態におけるサファイア基板に
ついて詳細に説明する。なお,図1(a)は,本実施形
態にかかるサファイア基板12の斜視図であり,図1
(b)は,本実施形態にかかるサファイア基板12の断
面図である。(First Embodiment) First, a sapphire substrate according to a first embodiment of the present invention will be described in detail with reference to FIG. Note that FIG. 1A is a perspective view of the sapphire substrate 12 according to the present embodiment.
(B) is a sectional view of the sapphire substrate 12 according to the present embodiment.
【0016】本実施形態にかかるサファイア基板12と
は,六方晶系のサファイア結晶からなる非常に硬い基板
の表面上に,窒化ガリウム系化合物半導体が積層されて
いるもの(即ち,窒化ガリウム系化合物半導体ウェハ)
をいう。かかるサファイア基板12は,図1(a)に示
すように,外観は例えば白色透明の円盤状の基板であ
り,その大きさは外径が例えば2インチであるが,例え
ば4インチなどであってもよい。また,サファイア基板
12の厚さは例えば約100μmである。なお,サファ
イア基板12として,表面に窒化ガリウム系化合物半導
体を積層した後に,裏面から研磨または研削して上記厚
さまで薄くしたものを利用してもよい。The sapphire substrate 12 according to the present embodiment is one in which a gallium nitride compound semiconductor is laminated on the surface of a very hard substrate made of hexagonal sapphire crystal (that is, gallium nitride compound semiconductor). Wafer)
Say. As shown in FIG. 1A, the sapphire substrate 12 is, for example, a white transparent disk-shaped substrate having an outer diameter of, for example, 2 inches, and a size of, for example, 4 inches. Good. The thickness of the sapphire substrate 12 is, for example, about 100 μm. The sapphire substrate 12 may be a sapphire substrate 12 on which a gallium nitride-based compound semiconductor is laminated on the front surface and then polished or ground from the back surface to be thinned to the above thickness.
【0017】このようなサファイア基板12は,図1
(b)に示すように,サファイア結晶からなる基板12
aの表面上に,例えば,MOCVD法,MBE法等の気
相成長法を利用して,例えば数十μmの厚さで積層され
た窒化ガリウム系化合物半導体層12bを有する。かか
る窒化ガリウム系化合物半導体層12bは,例えば,エ
ピタキシャル成長された,n型GaN:Si層,InG
aN活性層(または発光層),A1GaNクラッド層,
p型GaN:Mgキャップ層などからなる。さらに,こ
の窒化ガリウム系化合物半導体層12bの表面には,例
えばエッチングするなどして各種の電極(図示せず)が
形成されている。なお,窒化ガリウム系化合物半導体層
12bは,かかる例に限定されず,上記以外の多様な積
層構造を有してもよい。Such a sapphire substrate 12 is shown in FIG.
As shown in (b), the substrate 12 made of sapphire crystal
On the surface of a, for example, a gallium nitride-based compound semiconductor layer 12b having a thickness of, for example, several tens of μm is formed by utilizing a vapor phase growth method such as MOCVD method and MBE method. The gallium nitride-based compound semiconductor layer 12b is, for example, an epitaxially grown n-type GaN: Si layer, InG
aN active layer (or light emitting layer), A1GaN cladding layer,
It is composed of a p-type GaN: Mg cap layer and the like. Further, various electrodes (not shown) are formed on the surface of the gallium nitride-based compound semiconductor layer 12b by etching, for example. The gallium nitride-based compound semiconductor layer 12b is not limited to this example, and may have various laminated structures other than the above.
【0018】このようにして窒化ガリウム系化合物半導
体層12bを積層することで,サファイア基板12表面
上には,例えば略同一のパターンおよび特性を有する複
数の半導体素子が,縦横に等間隔で配列された状態で形
成される。かかる半導体素子の幅は,例えば300μm
程度である。この半導体素子間のストリートに沿って,
ダイシングを行い(図1(b)の破線で示す切断ライン
で切断して),サファイア基板12を複数片に分割する
ことで半導体チップが製造される。なお,例えば,2イ
ンチのサファイア基板12からは,約13,500個も
の半導体チップが製造可能である。By stacking the gallium nitride-based compound semiconductor layer 12b in this manner, a plurality of semiconductor elements having, for example, substantially the same pattern and characteristics are arranged on the surface of the sapphire substrate 12 at equal intervals in the vertical and horizontal directions. It is formed in the open state. The width of such a semiconductor element is, for example, 300 μm
It is a degree. Along the streets between these semiconductor elements,
A semiconductor chip is manufactured by dicing (cutting along a cutting line shown by a broken line in FIG. 1B) and dividing the sapphire substrate 12 into a plurality of pieces. Note that, for example, approximately 13,500 semiconductor chips can be manufactured from the 2-inch sapphire substrate 12.
【0019】かかる窒化ガリウム系化合物半導体チップ
は,近年,例えば青色発光ダイオード(LED)チッ
プ,レーザダイオードチップなどとして利用されてお
り,実用価値が非常に高い。また,サファイア基板12
は非常に高価である。従って,ダイシング時に発生する
チッピングやクラックを抑制し,また複数の半導体チッ
プが塊状に切り出されることを防止して,歩留まりの向
上を図るとともに,1枚のウェハから製造できる半導体
チップ数を増加させることは非常に重要である。In recent years, such gallium nitride-based compound semiconductor chips have been used as, for example, blue light emitting diode (LED) chips, laser diode chips, etc., and have extremely high practical value. In addition, the sapphire substrate 12
Is very expensive. Therefore, it is possible to suppress chipping and cracks that occur during dicing, and to prevent a plurality of semiconductor chips from being cut out in a lump, thereby improving the yield and increasing the number of semiconductor chips that can be manufactured from one wafer. Is very important.
【0020】次に,図2に基づいて,本実施形態におけ
るサファイア基板のダイシングに用いるダイシング装置
の概略について説明する。図2は,本実施形態にかかる
ダイシング装置10の全体斜視図である。Next, an outline of the dicing apparatus used for dicing the sapphire substrate in this embodiment will be described with reference to FIG. FIG. 2 is an overall perspective view of the dicing apparatus 10 according to this embodiment.
【0021】図2に示すように,ダイシング装置10
(ダイシングソーまたはダイサーともいう)は,サファ
イア基板12を切削または切断する切削ユニット20
と,サファイア基板12を載置するチャックテーブル1
5とを有する。サファイア基板12は,粘着手段として
の例えば粘着テープ13によりフレーム14に固定的に
支持された状態で,チャックテーブル15上に供給され
る。チャックテーブル15は切削ユニット20に対し相
対的に移動可能であり,切削ユニット20の端部に設置
された高速回転するブレードにサファイア基板12を所
定量切り込ませながら,チャックテーブル15が移動す
ることにより切削が進行する。逆に,チャックテーブル
15が固定され,切削ユニット20が相対的に移動して
切削する場合もある。As shown in FIG. 2, the dicing apparatus 10
The cutting unit 20 (also referred to as a dicing saw or a dicer) cuts or cuts the sapphire substrate 12.
And a chuck table 1 on which the sapphire substrate 12 is placed
5 and. The sapphire substrate 12 is supplied on the chuck table 15 while being fixedly supported by the frame 14 by an adhesive tape 13 as an adhesive means. The chuck table 15 is movable relative to the cutting unit 20, and the chuck table 15 can be moved while cutting a predetermined amount of the sapphire substrate 12 by a blade rotating at a high speed installed at the end of the cutting unit 20. The cutting progresses. On the contrary, the chuck table 15 may be fixed and the cutting unit 20 may move relatively to perform cutting.
【0022】切削ユニット20は,サファイア基板12
を加工面上のストリートに沿って切削し,極薄の溝(切
溝またはカーフともいう)を形成する。所定方向に複数
の溝を略帯状に形成した後,チャックテーブル15を例
えば約90度回転させ,上記形成された溝の方向と例え
ば略垂直な方向に,複数の新たな溝を略帯状に形成する
ことにより,サファイア基板12の一面を例えば格子状
にダイシングすることができる。The cutting unit 20 includes the sapphire substrate 12
Is cut along the streets on the machined surface to form ultra-thin grooves (also called kerfs or kerfs). After forming the plurality of grooves in a predetermined direction in a substantially band shape, the chuck table 15 is rotated by, for example, about 90 degrees, and a plurality of new grooves are formed in a substantially band shape in a direction substantially perpendicular to the direction of the formed groove. By doing so, one surface of the sapphire substrate 12 can be diced into a lattice shape, for example.
【0023】次に,図3に基づいて,本実施形態におけ
る切削ユニットについて説明する。なお,図3は,本実
施形態にかかる切削ユニット20の斜視図である。Next, the cutting unit in this embodiment will be described with reference to FIG. Note that FIG. 3 is a perspective view of the cutting unit 20 according to the present embodiment.
【0024】図3に示すように,切削ユニット20は,
リング状のブレード22と,ブレード22を両側より挟
持するフランジ24と,切削方向前方から切削水を供給
するシャワーノズル25と,ブレード22両側から切削
水を供給する側面ノズル26と,ホイルカバー28と,
フランジ24を介してブレード20を回転させるスピン
ドル30とを有する。As shown in FIG. 3, the cutting unit 20 is
A ring-shaped blade 22, a flange 24 that holds the blade 22 from both sides, a shower nozzle 25 that supplies cutting water from the front in the cutting direction, a side nozzle 26 that supplies cutting water from both sides of the blade 22, and a wheel cover 28. ,
A spindle 30 for rotating the blade 20 via a flange 24.
【0025】ブレード22は,ダイヤモンド等の砥粒を
ニッケル等のボンド材で電着した電鋳ブレード(ダイア
メッシュが例えば#400〜1200)であり,略リン
グ形状を有する。また,ブレード22の厚さは極薄であ
り,例えば20〜120μmである。本実施形態におい
ては,厚さが異なる例えば2種類のブレード22を用い
て切削加工を行う。即ち,厚さが例えば約20〜30μ
mの第1のブレード22aと,厚さが例えば約50〜1
20μmの第2のブレード22bであるが,詳細につい
ては後述する。なお,本実施形態にかかるブレード22
はリング状であるが,本発明はかかる例に限定されず,
例えばハブ(Hub)と切刃部を一体形成したハブブレ
ードなどであってもよい。The blade 22 is an electroformed blade (diamesh is # 400 to 1200, for example) in which abrasive grains such as diamond are electrodeposited with a bond material such as nickel, and has a substantially ring shape. The blade 22 has an extremely thin thickness, for example, 20 to 120 μm. In this embodiment, cutting is performed using, for example, two types of blades 22 having different thicknesses. That is, the thickness is, for example, about 20 to 30 μ.
m of the first blade 22a and has a thickness of, for example, about 50 to 1
The second blade 22b having a thickness of 20 μm will be described in detail later. The blade 22 according to the present embodiment
Is a ring shape, the present invention is not limited to such an example,
For example, a hub blade in which a hub and a cutting edge portion are integrally formed may be used.
【0026】かかるブレード22は,フランジ24に挟
持された状態でスピンドル30に軸着され,例えば30
krpmで高速回転可能である。高速回転するブレード
22が,その外周をサファイア基板12の加工面に所定
量切り込ませながら,ストリートに沿って加工面を切削
し,極薄の溝を形成する。かかる切削中には切削水が供
給され,ブレード22及び加工点が冷却される。The blade 22 is axially attached to the spindle 30 while being sandwiched by the flange 24.
It can rotate at high speed at k rpm. The blade 22 that rotates at a high speed cuts the outer periphery of the blade into the surface to be processed of the sapphire substrate 12 by a predetermined amount and cuts the surface to be processed along the streets to form an extremely thin groove. Cutting water is supplied during the cutting, and the blade 22 and the processing point are cooled.
【0027】フランジ24は,例えばステンレス等の比
較的硬質な金属などで形成されており,ブレード22を
両側より挟持して固定する。この際,フランジ24は,
ブレード22の両側から略同一の領域を均等な圧力で挟
持するので,ブレード22が偏圧により湾曲,変形する
ことなく,加工面を略直線的に切削することができる。The flange 24 is made of a relatively hard metal such as stainless steel, for example, and clamps the blade 22 from both sides to fix it. At this time, the flange 24 is
Since the substantially same region is sandwiched from both sides of the blade 22 with a uniform pressure, the blade 22 is not curved or deformed due to an unbalanced pressure, and the machined surface can be cut substantially linearly.
【0028】シャワーノズル25は,ブレード22の切
削方向前方側に加工面から所定の高さで配設され,ブレ
ード22外周面と対向する側に孔またはスリットを有
し,かかる孔またはスリットからブレード22先端に向
けて切削水を放出して,ブレード22及び加工点を冷却
する。なお,このシャワーノズル25は,ホイルカバー
28と一体形成されてもよく,また,ブレード22の上
部または切削方向後方側などに配設されてもよい。ま
た,切削ユニット20は,側面ノズル26から十分な切
削水を供給できる場合には,必ずしもシャワーノズル2
5を具備する必要はない。The shower nozzle 25 is arranged at a predetermined height from the processing surface on the front side of the blade 22 in the cutting direction, and has a hole or slit on the side facing the outer peripheral surface of the blade 22, and the hole or slit is used to cut the blade. Cutting water is discharged toward the tip of the blade 22 to cool the blade 22 and the processing point. The shower nozzle 25 may be formed integrally with the wheel cover 28, or may be provided above the blade 22 or on the rear side in the cutting direction. In addition, the cutting unit 20 does not always have to supply the shower nozzle 2 if sufficient cutting water can be supplied from the side nozzle 26.
It is not necessary to have 5.
【0029】側面ノズル26は,ブレード22の両側
(図3では一側を図示せず)に,例えばブレード22及
び加工面と略平行に設置され,ブレード22と対向する
側に設けられたスリットなどの開口から,ブレード22
両側面に向けて切削水を放出して,ブレード22及び加
工点を冷却する。なお,側面ノズル26は,ブレード2
2の一側にのみ設けてもよく,また,必ずしも設置され
なくともよい。The side surface nozzles 26 are installed on both sides of the blade 22 (one side is not shown in FIG. 3), for example, substantially parallel to the blade 22 and the processing surface, and slits provided on the side facing the blade 22. From the opening of the blade 22
Cutting water is discharged toward both sides to cool the blade 22 and the processing point. In addition, the side surface nozzle 26 is the blade 2
It may be provided only on one side of 2, and may not necessarily be provided.
【0030】ホイルカバー28は,切削水が周辺に飛散
するのを防止するだけでなく,ブレード22を保護し,
危険防止のためブレード22が露出しないようにする機
能を有する。かかるホイルカバー28は,シャワーノズ
ル25および側面ノズルなど各種装置が設置され,その
設置状況や切削条件に応じて多様な形状を有することが
できる。The foil cover 28 not only prevents the cutting water from splashing around but also protects the blade 22.
It has a function of preventing the blade 22 from being exposed to prevent danger. The foil cover 28 is provided with various devices such as a shower nozzle 25 and a side nozzle, and can have various shapes according to the installation conditions and cutting conditions.
【0031】スピンドル30は,モータ(図示せず)な
どの駆動力を伝達する回転軸であり,スピンドルハウジ
ング32内に延長形成され,一側端にはフランジ24が
脱着可能に軸着される。かかるスピンドル30は,フラ
ンジ24を介してブレード20を高速回転させることが
できる。The spindle 30 is a rotary shaft for transmitting a driving force of a motor (not shown) or the like, is extended in the spindle housing 32, and has a flange 24 removably attached to one end thereof. The spindle 30 can rotate the blade 20 at a high speed via the flange 24.
【0032】次に,図4および図5に基づいて,本実施
形態における特徴であるサファイア基板のダイシング方
法について詳細に説明する。なお,図4は,本実施形態
にかかるサファイア基板のダイシング方法における動作
フローを示すフローチャートである。また,図5は,本
実施形態にかかるサファイア基板のダイシング方法の各
工程における粘着テープ13に固定されたサファイア基
板12または半導体チップ16の断面図である。Next, the method of dicing the sapphire substrate, which is a feature of this embodiment, will be described in detail with reference to FIGS. 4 and 5. 4. FIG. 4 is a flowchart showing an operation flow in the sapphire substrate dicing method according to this embodiment. Further, FIG. 5 is a cross-sectional view of the sapphire substrate 12 or the semiconductor chip 16 fixed to the adhesive tape 13 in each step of the sapphire substrate dicing method according to the present embodiment.
【0033】図4に示すように,まず,ステップS10
0では,第1のブレード22aが設置される(ステップ
S100)。本工程は,サファイア基板12の表面をダ
イシングするための準備工程である。まず,ダイシング
装置10の切削ユニット20には,比較的薄い厚さを有
する第1のブレード22aが設置される。この第1のブ
レード22aの厚さは,例えば約20〜30μmであ
る。この理由は,第1のブレード22aの厚さが,例え
ば20μmより過度に小さい場合には,サファイア基板
12を好適に切断できないからであり,また,例えば3
0μmより過度に大きい場合には,サファイア基板12
の表面において,切削面積が拡大し半導体素子を形成可
能な有効面積が減少するからである。As shown in FIG. 4, first, in step S10
At 0, the first blade 22a is installed (step S100). This step is a preparation step for dicing the surface of the sapphire substrate 12. First, the cutting unit 20 of the dicing device 10 is provided with the first blade 22a having a relatively thin thickness. The thickness of the first blade 22a is, for example, about 20 to 30 μm. The reason for this is that if the thickness of the first blade 22a is excessively smaller than, for example, 20 μm, the sapphire substrate 12 cannot be cut appropriately, and if it is, for example, 3
If it is excessively larger than 0 μm, the sapphire substrate 12
This is because, on the surface of, the cutting area is enlarged and the effective area where the semiconductor element can be formed is reduced.
【0034】また,被加工物であるサファイア基板12
が,裏面に貼り付けられたウェハテープなどの粘着テー
プ13によりフレーム14に固定され,その表面が上側
となる状態で,チャックテーブル15上に供給される。
以上により,第1のブレード22aによりサファイア基
板12の表面を切削する準備が完了する。The sapphire substrate 12 which is the work piece
Is fixed to the frame 14 by an adhesive tape 13 such as a wafer tape attached to the back surface, and is supplied onto the chuck table 15 with its front surface facing upward.
As described above, the preparation for cutting the surface of the sapphire substrate 12 by the first blade 22a is completed.
【0035】次いで,ステップS110では,第1のブ
レード22aが,サファイア基板12の表面に第1の溝
40を形成する(ステップS110)。高速回転する第
1のブレード22aを所定の切り込み深さでサファイア
基板12の表面に切り込ませた状態で,例えばチャック
テーブル15を所定方向に移動させる。このようにし
て,サファイア基板12の表面(即ち,窒化ガリウム系
化合物半導体層12bが積層された面)が,第1のブレ
ード22aにより半導体素子間のストリートに沿って切
削(ハーフカット)される。Next, in step S110, the first blade 22a forms the first groove 40 on the surface of the sapphire substrate 12 (step S110). For example, the chuck table 15 is moved in a predetermined direction with the first blade 22a rotating at a high speed being cut into the surface of the sapphire substrate 12 with a predetermined cutting depth. In this manner, the surface of the sapphire substrate 12 (that is, the surface on which the gallium nitride-based compound semiconductor layer 12b is laminated) is cut (half cut) along the streets between the semiconductor elements by the first blade 22a.
【0036】かかる切削により,図5(a)に示すよう
に,サファイア基板12の表面には第1の溝40が形成
される。この第1の溝40は,窒化ガリウム系化合物半
導体層12bを完全に切断し,溝の底部がサファイア結
晶からなる基板12aに達している。なお,図5(a)
に示す第1の溝40の底部は,断面が略半円状である
が,かかる例に限定されず,第1ブレード22aの刃先
形状等に応じて,略方形状,くさび形状など任意の形状
であってもよい。By such cutting, as shown in FIG. 5A, the first groove 40 is formed on the surface of the sapphire substrate 12. The first groove 40 completely cuts the gallium nitride-based compound semiconductor layer 12b, and the bottom of the groove reaches the substrate 12a made of sapphire crystal. Note that FIG. 5 (a)
Although the bottom portion of the first groove 40 shown in FIG. 1 has a substantially semicircular cross section, it is not limited to such an example, and may have an arbitrary shape such as a substantially rectangular shape or a wedge shape depending on the shape of the cutting edge of the first blade 22a. May be
【0037】かかる第1の溝40の幅は,比較的薄い第
1のブレード22aの厚さに応じて,例えば約20〜3
0μmである。従って,第1の溝40の幅は,例えば3
00μmである半導体素子の幅と比して,例えば約10
%以下である。また,第1の溝40の深さは,例えば約
30μmであり,サファイア基板12の厚さである例え
ば100μmに対して,例えば30%程度である。この
ように,第1の溝40の深さが,サファイア基板12の
厚さの3分の1以下となるように,第1のブレード22
aの切り込み深さを調節することが好ましい。The width of the first groove 40 is, for example, about 20 to 3 depending on the thickness of the relatively thin first blade 22a.
It is 0 μm. Therefore, the width of the first groove 40 is, for example, 3
Compared with the width of the semiconductor device, which is 00 μm, for example, about 10
% Or less. The depth of the first groove 40 is, for example, about 30 μm, which is about 30% of the thickness of the sapphire substrate 12, for example, 100 μm. In this way, the first blade 22 is adjusted so that the depth of the first groove 40 is less than or equal to one third of the thickness of the sapphire substrate 12.
It is preferable to adjust the cutting depth of a.
【0038】以上のような第1のブレード22aによる
切削を繰り返して,サファイア基板12の表面に略同一
の方向に複数の第1の溝40を,所定間隔で帯状に形成
する。さらに,チャックテーブル15を例えば90度回
転させた上で,再び第1のブレード22aによる切削を
繰り返し,上記所定方向とは例えば略垂直な方向に所定
間隔で第1の溝40を帯状に形成する。これにより,サ
ファイア基板12の表面は例えば格子状にダイシングさ
れ,個々の半導体素子が例えば一辺が300μmの略正
方形状に分割される。なお,ダイシングする形状はかか
る例に限定されず,半導体素子の形状やサファイア基板
12の特性に応じて,略長方形,略菱形等であってもよ
い。By repeating the cutting with the first blade 22a as described above, a plurality of first grooves 40 are formed in the surface of the sapphire substrate 12 in a substantially same direction at predetermined intervals in a band shape. Further, after rotating the chuck table 15 by 90 degrees, for example, the cutting by the first blade 22a is repeated again to form the first grooves 40 in a band shape at a predetermined interval in a direction substantially perpendicular to the predetermined direction. . As a result, the surface of the sapphire substrate 12 is diced into, for example, a lattice shape, and the individual semiconductor elements are divided into, for example, a substantially square shape with one side of 300 μm. The shape of the dicing is not limited to this example, and may be a substantially rectangular shape, a substantially rhombic shape, or the like depending on the shape of the semiconductor element or the characteristics of the sapphire substrate 12.
【0039】以上のように,サファイア基板12の表面
のダイシングでは,薄い第1のブレード22aを用い
て,比較的狭く浅い第1の溝40を形成するので,第1
の溝40の縁に生じるチッピングや,表面上の半導体素
子を横切るように発生するクラックを防止することがで
きる。また,サファイア基板12の表面上において,切
削に要する面積が少なくて済むので,半導体素子を形成
可能な平坦部の面積,即ち有効面積を大きく確保するこ
とができる。As described above, in dicing the surface of the sapphire substrate 12, the relatively narrow and shallow first groove 40 is formed by using the thin first blade 22a.
It is possible to prevent chipping that occurs at the edge of the groove 40 and cracks that occur across the semiconductor element on the surface. Further, since the area required for cutting is small on the surface of the sapphire substrate 12, it is possible to secure a large area of the flat portion where the semiconductor element can be formed, that is, an effective area.
【0040】さらに,ステップS120では,サファイ
ア基板12の表面に粘着テープ13を貼り付ける(ステ
ップS120)。本工程は,サファイア基板12の裏面
をダイシングするための準備工程である。かかるサファ
イア基板12を,粘着テープ13を介してフレーム14
に固定した状態で,その裏面が上側となるようにチャッ
クテーブル15に再び載置する。Further, in step S120, the adhesive tape 13 is attached to the surface of the sapphire substrate 12 (step S120). This step is a preparation step for dicing the back surface of the sapphire substrate 12. The sapphire substrate 12 is attached to the frame 14 via the adhesive tape 13.
Then, it is mounted again on the chuck table 15 with the back surface thereof facing upward.
【0041】ここで,上記のように,粘着テープ13に
よりサファイア基板12を固定した場合の安定性につい
て説明する。本実施形態にかかるサファイア基板12の
表面には第1の溝40が形成されているため,第1の溝
40の分だけ平坦部が減少する。このため,溝が形成さ
れていない場合と比較して,サファイア基板12の表面
と粘着テープ13とが接着可能な面積(以下では,接着
面積という)が,減少する。しかし,第1の溝40の幅
が比較的狭いので,本実施形態にかかるサファイア基板
12の表面は,最初に幅広の溝を形成する従来のダイシ
ング方法と比して,粘着テープ13との間で比較的広い
接着面積を確保することができる。このため,サファイ
ア基板12が,後述する裏面の切削中にずれたり接着テ
ープ13から剥がれたりすることを十分に防止できる。
従って,最初に幅が狭い第1の溝40を形成すること
で,サファイア基板12を安定的に固定することができ
る。Here, the stability when the sapphire substrate 12 is fixed by the adhesive tape 13 as described above will be described. Since the first groove 40 is formed on the surface of the sapphire substrate 12 according to the present embodiment, the flat portion is reduced by the amount of the first groove 40. Therefore, the area where the surface of the sapphire substrate 12 and the adhesive tape 13 can be bonded (hereinafter, referred to as a bonding area) is reduced as compared with the case where the groove is not formed. However, since the width of the first groove 40 is relatively narrow, the surface of the sapphire substrate 12 according to the present embodiment has a space between the surface of the sapphire substrate 12 and the adhesive tape 13 as compared with the conventional dicing method in which a wide groove is first formed. Therefore, it is possible to secure a relatively large bonding area. Therefore, it is possible to sufficiently prevent the sapphire substrate 12 from slipping off or peeling off from the adhesive tape 13 during cutting of the back surface described later.
Therefore, the sapphire substrate 12 can be stably fixed by first forming the narrow first groove 40.
【0042】その後,ステップS130では,第2のブ
レード22bが設置される(ステップS130)。ステ
ップS100で切削ユニット20に設置された第1のブ
レード22aを,第2のブレード22bに交換する。か
かる第2のブレード22bの厚さは,例えば約50〜1
20μmであり,第1のブレード22aと比べて例えば
約1.7〜6倍も厚い。Then, in step S130, the second blade 22b is installed (step S130). The first blade 22a installed in the cutting unit 20 in step S100 is replaced with the second blade 22b. The thickness of the second blade 22b is, for example, about 50 to 1
It is 20 μm, which is, for example, about 1.7 to 6 times thicker than the first blade 22a.
【0043】このように,第2のブレード22bは,あ
る程度の厚みを有するので,非常に硬いサファイア基板
12をも好適に切削可能であり,さらに,切断したサフ
ァイア基板12を十分に分断できる。なお,第2のブレ
ード22bの厚さが例えば50μmより過度に小さい場
合には,サファイア基板12を深く十分に分断できない
ことがある。また,第2のブレード22bの厚さが例え
ば120μmより過度に大きい場合には,切削面積が膨
大になり形成される半導体チップ16の形状に支障を来
すとともに,切削抵抗が過大になってしまう。As described above, since the second blade 22b has a certain thickness, the sapphire substrate 12 that is extremely hard can be suitably cut, and the cut sapphire substrate 12 can be sufficiently cut. When the thickness of the second blade 22b is excessively smaller than 50 μm, the sapphire substrate 12 may not be deeply and sufficiently divided. When the thickness of the second blade 22b is excessively larger than 120 μm, for example, the cutting area becomes enormous and the shape of the formed semiconductor chip 16 is hindered, and the cutting resistance becomes excessive. .
【0044】次いで,ステップS140では,第2のブ
レード22bが,サファイア基板12の裏面に第2の溝
42を形成する(ステップS140)。第2のブレード
22bは,上記ステップS110での第1の溝40を形
成する場合と同様な切削方法で,サファイア基板12の
裏面を切削する。また,かかる切削時には,上記のよう
にサファイア基板12の表面と粘着テープ13との接着
面積が比較的大きいので,サファイア基板12が安定的
に固定されて壊れにくい。従って,円滑な切削が可能で
ある。Next, in step S140, the second blade 22b forms the second groove 42 on the back surface of the sapphire substrate 12 (step S140). The second blade 22b cuts the back surface of the sapphire substrate 12 by the same cutting method as the case of forming the first groove 40 in step S110. Further, at the time of such cutting, since the adhesion area between the surface of the sapphire substrate 12 and the adhesive tape 13 is relatively large as described above, the sapphire substrate 12 is stably fixed and is not easily broken. Therefore, smooth cutting is possible.
【0045】このような第2のブレード22bによる切
削により,サファイア基板12の裏面には,図5(b)
に示すように,第1の溝40に対応する位置に第2の溝
42が形成される。この第2の溝42は,底部が第1の
溝40の底部にまで達しているので,第1の溝40と連
結して,サファイア基板12を切断することができる。
なお,第2の溝42の底部は,曲面状に限定されず,第
1の溝40の底部と同様に,任意の形状を有してもよ
い。By the cutting with the second blade 22b as described above, the back surface of the sapphire substrate 12 is formed as shown in FIG.
As shown in, the second groove 42 is formed at a position corresponding to the first groove 40. Since the bottom of the second groove 42 reaches the bottom of the first groove 40, the sapphire substrate 12 can be cut by connecting with the first groove 40.
The bottom of the second groove 42 is not limited to the curved surface, and may have any shape, like the bottom of the first groove 40.
【0046】かかる第2の溝42の幅は,比較的厚い第
2のブレード22bの厚さに応じて,例えば約50〜1
20μmであり,第1の溝40の幅よりもかなり大き
い。従って,サファイア基板12の裏面において隣接す
る第2の溝42の間に残った平坦部の幅は,例えば約2
00μm程度であり,表面の例えば約300μmと比し
て狭い。The width of the second groove 42 is, for example, about 50 to 1 depending on the thickness of the relatively thick second blade 22b.
The width is 20 μm, which is considerably larger than the width of the first groove 40. Therefore, the width of the flat portion left between the adjacent second grooves 42 on the back surface of the sapphire substrate 12 is, for example, about 2
It is about 00 μm, which is narrower than, for example, about 300 μm on the surface.
【0047】また,第2の溝42の深さは,例えば約7
0μmであり,サファイア基板12の厚さである例えば
100μmに対して,例えば70%程度である。このよ
うに,第2の溝42の深さが,サファイア基板12の厚
さの3分の2以上となるように,第2のブレード22b
の切り込み深さを調節することが好ましい。The depth of the second groove 42 is, for example, about 7
The thickness is 0 μm, which is about 70% with respect to the thickness of the sapphire substrate 12, for example, 100 μm. As described above, the second blade 22b is formed so that the depth of the second groove 42 is equal to or more than ⅔ of the thickness of the sapphire substrate 12.
It is preferable to adjust the cutting depth of.
【0048】このように,裏面から比較的広く深い第2
の溝42を形成することにより,サファイア基板12を
切削された位置で両側に十分に分断できるので,後述す
る半導体チップ16の切り離しがよくなる。In this way, from the back surface, the second and relatively deep second
By forming the groove 42, the sapphire substrate 12 can be sufficiently divided into both sides at the cut position, so that the semiconductor chip 16 to be described later can be cut off easily.
【0049】以上のような第2のブレード22bによる
切削を繰り返し,複数の第2の溝42を第1の溝40に
対応する位置に形成することにより,サファイア基板1
2の裏面を表面と同様なパターンでダイシングできる。
これにより,サファイア基板12を,好適にダイシング
して略同一形状を有する複数の半導体チップ16に切断
できる。The cutting with the second blade 22b as described above is repeated to form a plurality of second grooves 42 at positions corresponding to the first grooves 40, whereby the sapphire substrate 1
The back surface of 2 can be diced in the same pattern as the front surface.
Thus, the sapphire substrate 12 can be suitably diced and cut into a plurality of semiconductor chips 16 having substantially the same shape.
【0050】さらに,ステップS150では,サファイ
ア基板12を半導体チップ16に分割する(ステップS
150)。上記の工程でダイシングされたサファイア基
板12を,粘着テープ13から取り外して,複数の半導
体チップ16に分割する。この際,第1の溝40と第2
の溝42との連結により,サファイア基板12が切断さ
れているので,分割が容易である。さらに,広く深い第
2の溝42により半導体チップ16が十分に分断されて
いるので,隣接した複数の半導体チップ16が塊状とな
ることもなく,半導体チップ16同士の切り離しがよ
い。Further, in step S150, the sapphire substrate 12 is divided into semiconductor chips 16 (step S).
150). The sapphire substrate 12 diced in the above process is removed from the adhesive tape 13 and divided into a plurality of semiconductor chips 16. At this time, the first groove 40 and the second groove 40
Since the sapphire substrate 12 is cut by the connection with the groove 42, the division is easy. Further, since the semiconductor chip 16 is sufficiently divided by the wide and deep second groove 42, the plurality of adjacent semiconductor chips 16 do not become a lump, and the semiconductor chips 16 can be separated from each other.
【0051】このようにして分割された半導体チップ1
6は,図5(c)に示すように,窒化ガリウム系化合物
半導体が形成された面(即ち,表面)が大きく,裏面が
小さい形状を有する。かかる半導体チップ16の表面の
幅は,例えば300μmであり,例えば約200μmで
ある裏面の幅に対して例えば1.5倍程度も大きい。ま
た,半導体チップ16の表面は,一片が例えば約300
μmの例えば略正方形状を有し,その面積(300μm
×300μm)は,裏面の面積(200μm×200μ
m)よりも,例えば約2倍以上広い。The semiconductor chip 1 divided in this way
As shown in FIG. 5C, 6 has a shape in which the surface on which the gallium nitride-based compound semiconductor is formed (that is, the front surface) is large and the back surface is small. The width of the front surface of the semiconductor chip 16 is, for example, 300 μm, which is, for example, about 1.5 times larger than the width of the rear surface, which is about 200 μm. Further, the surface of the semiconductor chip 16 is, for example, about 300 pieces.
It has, for example, a substantially square shape of μm, and its area (300 μm
× 300μm is the area of the back surface (200μm × 200μ
m), for example, about two times wider.
【0052】従って,半導体チップ16の表面は,窒化
ガリウム系化合物半導体に必要な広い面積を確保でき
る。また,半導体チップ16の側面は,隣接する半導体
チップ16とある程度の距離を得るためにえぐれたよう
な形状を有しており,このため隣接する半導体チップ1
6同士の切り離しが向上する。このように半導体チップ
16は,合理的かつ機能的な形状を有するといえる。Therefore, the surface of the semiconductor chip 16 can secure a large area required for the gallium nitride compound semiconductor. In addition, the side surface of the semiconductor chip 16 has a shape that is scooped in order to obtain a certain distance from the adjacent semiconductor chip 16. Therefore, the adjacent semiconductor chip 1
The separation between the 6 is improved. Thus, it can be said that the semiconductor chip 16 has a rational and functional shape.
【0053】以上のように,本実施形態にかかるサファ
イア基板のダイシング方法によれば,まず,サファイア
基板12の表面に狭く浅い第1の溝40を形成した後,
裏面から広く深い第2の溝を形成して,サファイア基板
12を切断し複数の半導体チップ16に分割する。この
ため,従来のようにまず裏面を切削した後,表面を切削
するダイシング方法と比較して,以下の各点で優れてい
る。As described above, according to the sapphire substrate dicing method of this embodiment, first, the narrow and shallow first groove 40 is formed on the surface of the sapphire substrate 12, and then the
A wide and deep second groove is formed from the back surface, and the sapphire substrate 12 is cut and divided into a plurality of semiconductor chips 16. Therefore, it is superior in the following points in comparison with the conventional dicing method in which the back surface is first cut and then the front surface is cut.
【0054】まず,サファイア基板12の裏面切削時
に,表面と粘着テープ13との接着面積が大きいので,
サファイア基板が安定的に固定され円滑な切削が可能に
なり,サファイア基板12の破損も少ない。First, when the back surface of the sapphire substrate 12 is cut, the adhesive area between the front surface and the adhesive tape 13 is large.
The sapphire substrate is stably fixed, smooth cutting is possible, and the sapphire substrate 12 is less damaged.
【0055】これに加えて,サファイア基板12の表面
において溝の切削面積が少なくて済むので,半導体素子
を形成可能な平坦部の有効面積を十分に確保できる。従
って,一つのサファイア基板12から製造できる半導体
チップ16の数が増大し,効率化,量産化が図れる。In addition to this, since the cutting area of the groove on the surface of the sapphire substrate 12 is small, the effective area of the flat portion on which the semiconductor element can be formed can be sufficiently secured. Therefore, the number of semiconductor chips 16 that can be manufactured from one sapphire substrate 12 is increased, and efficiency and mass production can be achieved.
【0056】さらに,表面の切削後に裏面から広く厚い
第2の溝を形成するので,半導体チップへの分割時に相
互の切り離しがよい。Further, since the wide and thick second groove is formed from the back surface after cutting the front surface, it is possible to separate them from each other when dividing into semiconductor chips.
【0057】これらにより,一つのサファイア基板12
から製造できる半導体チップの数を減らすことなく,ダ
イシング工程における歩留まりを大幅に向上させること
が可能である。As a result, one sapphire substrate 12
The yield in the dicing process can be greatly improved without reducing the number of semiconductor chips that can be manufactured from.
【0058】以上,添付図面を参照しながら本発明の好
適な実施形態について説明したが,本発明はかかる例に
限定されない。当業者であれば,特許請求の範囲に記載
された技術的思想の範疇内において各種の変更例または
修正例に想到し得ることは明らかであり,それらについ
ても当然に本発明の技術的範囲に属するものと了解され
る。The preferred embodiment of the present invention has been described above with reference to the accompanying drawings, but the present invention is not limited to such an example. It is obvious to those skilled in the art that various changes or modifications can be conceived within the scope of the technical idea described in the claims, and naturally, these are also within the technical scope of the present invention. It is understood that it belongs.
【0059】例えば,ダイシングするサファイア基板1
2としては,必ずしも表面に窒化ガリウム系化合物半導
体が積層されている必要はなく,例えば,その他の半導
体などが積層されたサファイア基板や,サファイア結晶
からなる基板のみなどであってもよい。For example, a sapphire substrate 1 to be diced
The gallium nitride compound semiconductor does not necessarily have to be laminated on the surface, and may be, for example, a sapphire substrate on which other semiconductors are laminated or only a substrate made of a sapphire crystal.
【0060】また,本実施形態にかかる第1の溝40と
第2の溝42は,ブレード22による一回の切削で形成
されたが,かかる例に限定されない。例えば,第1の溝
40及び/又は第2の溝42を形成するために,まず比
較的厚いブレードで切削して広く浅い溝を形成した後,
さらにこの溝の内部に狭く深い溝を形成(即ち,多段切
り)してもよい。Further, although the first groove 40 and the second groove 42 according to the present embodiment are formed by one-time cutting with the blade 22, the present invention is not limited to this example. For example, in order to form the first groove 40 and / or the second groove 42, first, a wide blade is formed by cutting with a relatively thick blade,
Further, a narrow deep groove may be formed inside the groove (that is, multi-step cutting).
【0061】また,本実施形態においてはサファイア基
板をダイシングするためにダイシング装置10を用いた
が,本発明はかかる例に限定されない。例えば,第1の
溝40を形成するために,スクライバーを用いて,先端
がダイヤモンドなどからなる硬質な針を往復直線運動さ
せることで,サファイア基板12の表面に碁盤の目状に
スクライブラインを形成してもよい。Although the dicing apparatus 10 is used for dicing the sapphire substrate in the present embodiment, the present invention is not limited to this example. For example, in order to form the first groove 40, a scribe line is used to form a scribe line in a grid pattern on the surface of the sapphire substrate 12 by linearly moving a hard needle whose tip is made of diamond or the like back and forth. You may.
【0062】[0062]
【発明の効果】以上説明したように,本発明にかかるサ
ファイア基板のダイシング方法によれば,サファイア基
板の表面の有効面積を確保できるとともに,裏面切削時
にはサファイア基板を安定して固定でき,その破損も少
ない。さらに,サファイア基板を裏面から厚いブレード
で確実に切断できるので,切断されたサファイア基板の
切り離しもよい。従って,サファイア基板を円滑かつ好
適にダイシングできるので,一つのサファイア基板から
製造できるチップの数を減らすことなく,ダイシング工
程における歩留まりを大幅に向上させることができる。As described above, according to the dicing method for a sapphire substrate according to the present invention, the effective area of the surface of the sapphire substrate can be secured, and the sapphire substrate can be stably fixed when the back surface is cut and its damage is caused. Also few. Further, since the sapphire substrate can be reliably cut from the back surface with a thick blade, the cut sapphire substrate can be cut off. Therefore, the sapphire substrate can be smoothly and appropriately diced, and the yield in the dicing process can be significantly improved without reducing the number of chips that can be manufactured from one sapphire substrate.
【図1】図1(a)は,第1の実施形態にかかるサファ
イア基板の斜視図である。図1(b)は,第1の実施形
態にかかるサファイア基板の断面図である。FIG. 1A is a perspective view of a sapphire substrate according to a first embodiment. FIG. 1B is a sectional view of the sapphire substrate according to the first embodiment.
【図2】図2は,第1の実施形態にかかるダイシング装
置の全体斜視図である。FIG. 2 is an overall perspective view of the dicing apparatus according to the first embodiment.
【図3】図3は,第1の実施形態にかかる切削ユニット
の斜視図である。FIG. 3 is a perspective view of the cutting unit according to the first embodiment.
【図4】図4は,第1の実施形態にかかるサファイア基
板のダイシング方法における動作フローを示すフローチ
ャートである。FIG. 4 is a flowchart showing an operation flow in a method for dicing a sapphire substrate according to the first embodiment.
【図5】図5は,第1の実施形態にかかるサファイア基
板のダイシング方法の各工程における粘着テープに固定
されたサファイア基板または半導体チップの断面図であ
る。FIG. 5 is a sectional view of a sapphire substrate or a semiconductor chip fixed to an adhesive tape in each step of the sapphire substrate dicing method according to the first embodiment.
10 : ダイシング装置 12 : サファイア基板 12b: 窒化ガリウム系化合物半導体層 16 : 半導体チップ 20 : 切削ユニット 22 : ブレード 22a: 第1のブレード 22b: 第2のブレード 40 : 第1の溝 42 : 第2の溝 10: Dicing device 12: Sapphire substrate 12b: gallium nitride-based compound semiconductor layer 16: Semiconductor chip 20: Cutting unit 22: Blade 22a: First blade 22b: Second blade 40: First groove 42: Second groove
Claims (4)
板のダイシング方法において,サファイア基板の表面を
切削し,第1の溝を形成する,第1の工程と,前記サフ
ァイア基板の表面に粘着手段を貼り付ける,第2の工程
と,前記サファイア基板の裏面を切削し,前記裏面から
少なくとも前記第1の溝の底部に至る,前記第1の溝よ
り広く深い第2の溝を形成する,第3の工程と,を含む
ことを特徴とする,サファイア基板のダイシング方法。1. A method of dicing a sapphire substrate for cutting a sapphire substrate, the first step of cutting the surface of the sapphire substrate to form a first groove, and attaching an adhesive means to the surface of the sapphire substrate. A second step of cutting the back surface of the sapphire substrate to form a second groove extending from the back surface to at least the bottom of the first groove and wider and deeper than the first groove And a dicing method for a sapphire substrate, which comprises:
リウム系化合物半導体が積層されていることを特徴とす
る,請求項1に記載のサファイア基板のダイシング方
法。2. The dicing method for a sapphire substrate according to claim 1, wherein a gallium nitride-based compound semiconductor is laminated on the surface of the sapphire substrate.
基板の厚さの3分の1以下であるとともに,前記第2の
溝の深さは,前記サファイア基板の厚さの3分の2以上
であることを特徴とする,請求項1または2のいずれか
に記載のサファイア基板のダイシング方法。3. The depth of the first groove is not more than one third of the thickness of the sapphire substrate, and the depth of the second groove is three minutes of the thickness of the sapphire substrate. 2. The method for dicing a sapphire substrate according to claim 1, wherein the dicing method is two or more.
の厚さは,20〜30μmであるとともに,前記第2の
溝を形成する第2のブレードの厚さは,50〜120μ
mであることを特徴とする,請求項1,2または3のい
ずれかに記載のサファイア基板のダイシング方法。4. The thickness of the first blade forming the first groove is 20 to 30 μm, and the thickness of the second blade forming the second groove is 50 to 120 μm.
The sapphire substrate dicing method according to claim 1, wherein the sapphire substrate is m.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001319101A JP2003124151A (en) | 2001-10-17 | 2001-10-17 | Dicing method of sapphire substrate |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001319101A JP2003124151A (en) | 2001-10-17 | 2001-10-17 | Dicing method of sapphire substrate |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2003124151A true JP2003124151A (en) | 2003-04-25 |
Family
ID=19136697
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001319101A Pending JP2003124151A (en) | 2001-10-17 | 2001-10-17 | Dicing method of sapphire substrate |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2003124151A (en) |
Cited By (31)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005252245A (en) * | 2004-02-03 | 2005-09-15 | Showa Denko Kk | Gallium nitride-based compound semiconductor wafer |
JP2006086516A (en) * | 2004-08-20 | 2006-03-30 | Showa Denko Kk | Method for manufacturing semiconductor light emitting device |
JP2006237471A (en) * | 2005-02-28 | 2006-09-07 | Yamaha Corp | Semiconductor wafer, semiconductor element using the same, wafer level chip size package, and method for manufacturing semiconductor element |
JP2006253362A (en) * | 2005-03-10 | 2006-09-21 | Matsushita Electric Ind Co Ltd | Method of dividing ceramic substrate |
JP2006286968A (en) * | 2005-03-31 | 2006-10-19 | Fujitsu Ltd | Manufacturing method of semiconductor device |
JP2007258321A (en) * | 2006-03-22 | 2007-10-04 | Matsushita Electric Ind Co Ltd | Process for manufacturing light emitting element |
JP2009016778A (en) * | 2007-07-05 | 2009-01-22 | Yiguang Electronic Ind Co Ltd | Method for cutting light-emitting diode chip |
JP2009088252A (en) * | 2007-09-28 | 2009-04-23 | Sharp Corp | Method for dicing wafer, and semiconductor chip |
JP2009535826A (en) * | 2006-05-03 | 2009-10-01 | オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング | Radiation emitting semiconductor body having a carrier substrate and method for forming the same |
JP2009224683A (en) * | 2008-03-18 | 2009-10-01 | Disco Abrasive Syst Ltd | Method of manufacturing optical device |
WO2009139417A1 (en) * | 2008-05-13 | 2009-11-19 | 富士電機デバイステクノロジー株式会社 | Semiconductor device and method for manufacturing the same |
JPWO2008152945A1 (en) * | 2007-06-15 | 2010-08-26 | ローム株式会社 | Semiconductor light emitting device and manufacturing method thereof |
US7919815B1 (en) | 2005-02-24 | 2011-04-05 | Saint-Gobain Ceramics & Plastics, Inc. | Spinel wafers and methods of preparation |
JP2011253902A (en) * | 2010-06-01 | 2011-12-15 | Disco Abrasive Syst Ltd | Processing method of sapphire substrate |
JP2011254039A (en) * | 2010-06-04 | 2011-12-15 | Disco Abrasive Syst Ltd | Sapphire substrate processing method |
JP2011258815A (en) * | 2010-06-10 | 2011-12-22 | Disco Abrasive Syst Ltd | Processing method of sapphire substrate |
JP2012227234A (en) * | 2011-04-18 | 2012-11-15 | Nichia Chem Ind Ltd | Light-emitting device, and method of manufacturing the same |
JP2014172150A (en) * | 2013-03-12 | 2014-09-22 | Disco Abrasive Syst Ltd | Cutting method |
JP5637330B1 (en) * | 2013-07-01 | 2014-12-10 | 富士ゼロックス株式会社 | Semiconductor piece manufacturing method, circuit board including semiconductor piece, and image forming apparatus |
WO2015002052A1 (en) * | 2013-07-01 | 2015-01-08 | 富士ゼロックス株式会社 | Method for designing tip shape for cutting member, method for manufacturing semiconductor dies, circuit board, and electronic device |
JP5887633B1 (en) * | 2014-10-02 | 2016-03-16 | 富士ゼロックス株式会社 | Manufacturing method of semiconductor piece |
KR20160054415A (en) | 2014-11-06 | 2016-05-16 | 후지제롯쿠스 가부시끼가이샤 | Method for manufacturing semiconductor piece |
CN105590898A (en) * | 2014-11-10 | 2016-05-18 | 富士施乐株式会社 | Method Of Manufacturing Semiconductor Chips |
JP2016092315A (en) * | 2014-11-10 | 2016-05-23 | 富士ゼロックス株式会社 | Semiconductor chip manufacturing method |
JP2016092314A (en) * | 2014-11-10 | 2016-05-23 | 富士ゼロックス株式会社 | Semiconductor chip manufacturing method |
EP3035381A1 (en) | 2014-12-15 | 2016-06-22 | Fuji Xerox Co., Ltd. | Method for manufacturing semiconductor chip and method for positioning cutting member |
JP2016525286A (en) * | 2013-07-18 | 2016-08-22 | コーニンクレッカ フィリップス エヌ ヴェKoninklijke Philips N.V. | Dicing wafer of light emitting device |
JP2016219757A (en) * | 2015-05-26 | 2016-12-22 | 株式会社ディスコ | Method of dividing workpiece |
US9589812B2 (en) | 2014-11-06 | 2017-03-07 | Fuji Xerox Co., Ltd. | Fabrication method of semiconductor piece |
TWI585836B (en) * | 2014-11-10 | 2017-06-01 | 富士全錄股份有限公司 | Method of manufacturing semiconductor chips |
JP2020013832A (en) * | 2018-07-13 | 2020-01-23 | 株式会社ディスコ | Processing method of LED wafer |
-
2001
- 2001-10-17 JP JP2001319101A patent/JP2003124151A/en active Pending
Cited By (63)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005252245A (en) * | 2004-02-03 | 2005-09-15 | Showa Denko Kk | Gallium nitride-based compound semiconductor wafer |
JP2006086516A (en) * | 2004-08-20 | 2006-03-30 | Showa Denko Kk | Method for manufacturing semiconductor light emitting device |
US7919815B1 (en) | 2005-02-24 | 2011-04-05 | Saint-Gobain Ceramics & Plastics, Inc. | Spinel wafers and methods of preparation |
JP2006237471A (en) * | 2005-02-28 | 2006-09-07 | Yamaha Corp | Semiconductor wafer, semiconductor element using the same, wafer level chip size package, and method for manufacturing semiconductor element |
JP4696595B2 (en) * | 2005-02-28 | 2011-06-08 | ヤマハ株式会社 | Semiconductor wafer, semiconductor element, and method for manufacturing semiconductor element |
JP2006253362A (en) * | 2005-03-10 | 2006-09-21 | Matsushita Electric Ind Co Ltd | Method of dividing ceramic substrate |
JP2006286968A (en) * | 2005-03-31 | 2006-10-19 | Fujitsu Ltd | Manufacturing method of semiconductor device |
JP2007258321A (en) * | 2006-03-22 | 2007-10-04 | Matsushita Electric Ind Co Ltd | Process for manufacturing light emitting element |
US8258521B2 (en) | 2006-05-03 | 2012-09-04 | Osram Opto Semiconductor Gmbh | Radiation-emitting semiconductor body with carrier substrate and method for the production thereof |
JP2009535826A (en) * | 2006-05-03 | 2009-10-01 | オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング | Radiation emitting semiconductor body having a carrier substrate and method for forming the same |
JPWO2008152945A1 (en) * | 2007-06-15 | 2010-08-26 | ローム株式会社 | Semiconductor light emitting device and manufacturing method thereof |
JP2009016778A (en) * | 2007-07-05 | 2009-01-22 | Yiguang Electronic Ind Co Ltd | Method for cutting light-emitting diode chip |
JP2009088252A (en) * | 2007-09-28 | 2009-04-23 | Sharp Corp | Method for dicing wafer, and semiconductor chip |
JP2009224683A (en) * | 2008-03-18 | 2009-10-01 | Disco Abrasive Syst Ltd | Method of manufacturing optical device |
WO2009139417A1 (en) * | 2008-05-13 | 2009-11-19 | 富士電機デバイステクノロジー株式会社 | Semiconductor device and method for manufacturing the same |
US8507327B2 (en) | 2008-05-13 | 2013-08-13 | Fuji Electric Co., Ltd. | Semiconductor device manufacturing method thereof |
JP5327219B2 (en) * | 2008-05-13 | 2013-10-30 | 富士電機株式会社 | Manufacturing method of semiconductor device |
JP2011253902A (en) * | 2010-06-01 | 2011-12-15 | Disco Abrasive Syst Ltd | Processing method of sapphire substrate |
JP2011254039A (en) * | 2010-06-04 | 2011-12-15 | Disco Abrasive Syst Ltd | Sapphire substrate processing method |
JP2011258815A (en) * | 2010-06-10 | 2011-12-22 | Disco Abrasive Syst Ltd | Processing method of sapphire substrate |
JP2012227234A (en) * | 2011-04-18 | 2012-11-15 | Nichia Chem Ind Ltd | Light-emitting device, and method of manufacturing the same |
JP2014172150A (en) * | 2013-03-12 | 2014-09-22 | Disco Abrasive Syst Ltd | Cutting method |
JP2015029060A (en) * | 2013-07-01 | 2015-02-12 | 富士ゼロックス株式会社 | Method for manufacturing semiconductor strip, circuit board and image forming apparatus having semiconductor strip |
JP2015029058A (en) * | 2013-07-01 | 2015-02-12 | 富士ゼロックス株式会社 | Method for manufacturing semiconductor strip, circuit board and image forming apparatus having semiconductor strip |
JP5637329B1 (en) * | 2013-07-01 | 2014-12-10 | 富士ゼロックス株式会社 | Semiconductor piece manufacturing method, circuit board including semiconductor piece, and image forming apparatus |
WO2015002064A1 (en) * | 2013-07-01 | 2015-01-08 | 富士ゼロックス株式会社 | Semiconductor piece manufacturing method, circuit board including semiconductor piece, and image forming apparatus |
WO2015002052A1 (en) * | 2013-07-01 | 2015-01-08 | 富士ゼロックス株式会社 | Method for designing tip shape for cutting member, method for manufacturing semiconductor dies, circuit board, and electronic device |
JP2015029064A (en) * | 2013-07-01 | 2015-02-12 | 富士ゼロックス株式会社 | Method for designing tip shape of cutting tool and method for manufacturing semiconductor strip |
JP2015029068A (en) * | 2013-07-01 | 2015-02-12 | 富士ゼロックス株式会社 | Method for manufacturing semiconductor strip and method for determining manufacturing condition |
JP2015029059A (en) * | 2013-07-01 | 2015-02-12 | 富士ゼロックス株式会社 | Method for manufacturing semiconductor strip, circuit board and image forming apparatus having semiconductor strip |
JP5637330B1 (en) * | 2013-07-01 | 2014-12-10 | 富士ゼロックス株式会社 | Semiconductor piece manufacturing method, circuit board including semiconductor piece, and image forming apparatus |
JP2015029067A (en) * | 2013-07-01 | 2015-02-12 | 富士ゼロックス株式会社 | Method for manufacturing semiconductor strip |
JP2015029066A (en) * | 2013-07-01 | 2015-02-12 | 富士ゼロックス株式会社 | Method for manufacturing semiconductor strip |
US9455173B2 (en) | 2013-07-01 | 2016-09-27 | Fuji Xerox Co., Ltd. | Semiconductor piece manufacturing method |
JP2015029135A (en) * | 2013-07-01 | 2015-02-12 | 富士ゼロックス株式会社 | Method for manufacturing semiconductor strip |
JP2015029065A (en) * | 2013-07-01 | 2015-02-12 | 富士ゼロックス株式会社 | Method for manufacturing semiconductor strip |
JP2015038965A (en) * | 2013-07-01 | 2015-02-26 | 富士ゼロックス株式会社 | Semiconductor chip manufacturing method, circuit board and electronic apparatus |
CN105308724A (en) * | 2013-07-01 | 2016-02-03 | 富士施乐株式会社 | Method for designing tip shape for cutting member, method for manufacturing semiconductor dies, circuit board, and electronic device |
CN105340064A (en) * | 2013-07-01 | 2016-02-17 | 富士施乐株式会社 | Semiconductor piece manufacturing method, circuit board including semiconductor piece, and image forming apparatus |
US9508595B2 (en) | 2013-07-01 | 2016-11-29 | Fuji Xerox Co., Ltd. | Method of tip shape of cutting member, semiconductor chip manufacturing method, circuit board, and electronic apparatus |
JP5637331B1 (en) * | 2013-07-01 | 2014-12-10 | 富士ゼロックス株式会社 | Semiconductor piece manufacturing method, circuit board including semiconductor piece, and image forming apparatus |
US9673080B2 (en) | 2013-07-01 | 2017-06-06 | Fuji Xerox Co., Ltd. | Semiconductor piece manufacturing method |
US10707387B2 (en) | 2013-07-18 | 2020-07-07 | Lumileds Llc | Dicing a wafer of light emitting devices |
JP2016525286A (en) * | 2013-07-18 | 2016-08-22 | コーニンクレッカ フィリップス エヌ ヴェKoninklijke Philips N.V. | Dicing wafer of light emitting device |
JP5887633B1 (en) * | 2014-10-02 | 2016-03-16 | 富士ゼロックス株式会社 | Manufacturing method of semiconductor piece |
US9368406B2 (en) | 2014-10-02 | 2016-06-14 | Fuji Xerox Co., Ltd. | Method for manufacturing semiconductor chip |
US9589812B2 (en) | 2014-11-06 | 2017-03-07 | Fuji Xerox Co., Ltd. | Fabrication method of semiconductor piece |
KR102024697B1 (en) * | 2014-11-06 | 2019-09-24 | 후지제롯쿠스 가부시끼가이샤 | Method for manufacturing semiconductor piece |
KR20160054415A (en) | 2014-11-06 | 2016-05-16 | 후지제롯쿠스 가부시끼가이샤 | Method for manufacturing semiconductor piece |
JP2016096320A (en) * | 2014-11-06 | 2016-05-26 | 富士ゼロックス株式会社 | Semiconductor chip manufacturing method |
CN105590835A (en) * | 2014-11-06 | 2016-05-18 | 富士施乐株式会社 | Method for manufacturing semiconductor piece |
JP2016092315A (en) * | 2014-11-10 | 2016-05-23 | 富士ゼロックス株式会社 | Semiconductor chip manufacturing method |
CN105590898A (en) * | 2014-11-10 | 2016-05-18 | 富士施乐株式会社 | Method Of Manufacturing Semiconductor Chips |
TWI585836B (en) * | 2014-11-10 | 2017-06-01 | 富士全錄股份有限公司 | Method of manufacturing semiconductor chips |
JP2016092314A (en) * | 2014-11-10 | 2016-05-23 | 富士ゼロックス株式会社 | Semiconductor chip manufacturing method |
US9673351B2 (en) | 2014-11-10 | 2017-06-06 | Fuji Xerox Co., Ltd. | Method of manufacturing semiconductor chips |
CN105590898B (en) * | 2014-11-10 | 2018-09-14 | 富士施乐株式会社 | The method for manufacturing semiconductor chip |
US9385268B2 (en) | 2014-11-10 | 2016-07-05 | Fuji Xerox Co., Ltd. | Method of manufacturing semiconductor chips |
US9865468B2 (en) | 2014-12-15 | 2018-01-09 | Fuji Xerox Co., Ltd. | Method of positioning cutting member to semiconductor chip with grooves |
EP3035381A1 (en) | 2014-12-15 | 2016-06-22 | Fuji Xerox Co., Ltd. | Method for manufacturing semiconductor chip and method for positioning cutting member |
JP2016219757A (en) * | 2015-05-26 | 2016-12-22 | 株式会社ディスコ | Method of dividing workpiece |
JP2020013832A (en) * | 2018-07-13 | 2020-01-23 | 株式会社ディスコ | Processing method of LED wafer |
JP7158932B2 (en) | 2018-07-13 | 2022-10-24 | 株式会社ディスコ | LED wafer processing method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2003124151A (en) | Dicing method of sapphire substrate | |
JP4753628B2 (en) | Method for manufacturing compound semiconductor device wafer | |
US20050003634A1 (en) | Semiconductor device separation using a patterned laser projection | |
JP2009088252A (en) | Method for dicing wafer, and semiconductor chip | |
JP2914014B2 (en) | Method of manufacturing gallium nitride based compound semiconductor chip | |
JP4683989B2 (en) | Compound semiconductor light emitting device wafer manufacturing method | |
JP2861991B2 (en) | Method of manufacturing gallium nitride based compound semiconductor chip | |
JP2765644B2 (en) | Gallium nitride based compound semiconductor wafer cutting method | |
JP2748354B2 (en) | Method of manufacturing gallium nitride based compound semiconductor chip | |
JPH06283758A (en) | Method of cutting gallium nitride compound semiconductor wafer | |
CN106392785B (en) | A kind of sharpening method for cutting the blade of GaAs base LED chips | |
JPH05166923A (en) | Method for cutting gallium nitride compound semiconductor wafer | |
JP2010123806A (en) | Support device, support method, dicing device, and dicing method | |
JP3679626B2 (en) | Gallium nitride compound semiconductor chip | |
KR102311576B1 (en) | Method for manufacturing light emitting diode chip and light emitting diode chip | |
JP3938101B2 (en) | Method for manufacturing light emitting device | |
TWI772341B (en) | Manufacturing method of light-emitting diode chip and light-emitting diode chip | |
JP2004158872A (en) | Light emitting device | |
KR102311574B1 (en) | Method for manufacturing light emitting diode chip and light emitting diode chip | |
KR102314054B1 (en) | Method for manufacturing light emitting diode chip and light emitting diode chip | |
JP6786166B2 (en) | Manufacturing method of light emitting diode chip and light emitting diode chip | |
JP2010123805A (en) | Support device, support method, dicing device, and dicing method | |
JP3772807B2 (en) | Gallium nitride compound semiconductor light emitting device | |
JP2018181998A (en) | Method for manufacturing light-emitting diode chip and light-emitting diode chip | |
JP2001217211A (en) | Method of manufacturing semiconductor device and dicing device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040901 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070514 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070522 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20071023 |