JP2005252245A - Gallium nitride-based compound semiconductor wafer - Google Patents
Gallium nitride-based compound semiconductor wafer Download PDFInfo
- Publication number
- JP2005252245A JP2005252245A JP2005026109A JP2005026109A JP2005252245A JP 2005252245 A JP2005252245 A JP 2005252245A JP 2005026109 A JP2005026109 A JP 2005026109A JP 2005026109 A JP2005026109 A JP 2005026109A JP 2005252245 A JP2005252245 A JP 2005252245A
- Authority
- JP
- Japan
- Prior art keywords
- gallium nitride
- compound semiconductor
- semiconductor wafer
- substrate
- nitride compound
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Dicing (AREA)
Abstract
Description
本発明は、青色発光ダイオード、青色レーザーダイオードなどの発光デバイスの製造に好適に用いることができる窒化ガリウム系化合物半導体ウェハーに関する。 The present invention relates to a gallium nitride compound semiconductor wafer that can be suitably used for manufacturing a light emitting device such as a blue light emitting diode or a blue laser diode.
近年、窒化ガリウム系化合物半導体を利用した半導体素子が開発されつつある。例えば、青色系が発光可能な発光ダイオードや青紫光が発光可能な半導体レーザなどが挙げられる。デバイスは、半導体チップをステム上などに配置し通電可能な構成とされている。 In recent years, semiconductor devices using gallium nitride compound semiconductors are being developed. For example, a light emitting diode capable of emitting blue light or a semiconductor laser capable of emitting blue-violet light can be used. The device is configured such that a semiconductor chip is placed on a stem or the like and can be energized.
窒化ガリウム系化合物半導体を利用した半導体素子は、ＧａＡｓ、ＧａＰやＩｎＧａＡｌＡｓなどの半導体素子とは異なり単結晶を形成させることが難しい。結晶性の良い窒化ガリウム系化合物半導体の単結晶膜を得るために、ＭＯＣＶＤ法やＨＶＰＥ法を用いサファイア等の基板上にバッファ層を介して形成させることが行われている。 Unlike semiconductor devices such as GaAs, GaP and InGaAlAs, it is difficult to form a single crystal in a semiconductor device using a gallium nitride compound semiconductor. In order to obtain a single crystal film of a gallium nitride-based compound semiconductor with good crystallinity, it is performed using a MOCVD method or an HVPE method on a substrate such as sapphire via a buffer layer.
通常、ＧａＡｓ、ＧａＰやＩｎＧａＡｌＡｓなどの半導体材料が積層された半導体ウェハーは、チップ状に切り出され半導体発光素子などとして利用される。半導体ウェハーからチップ状に切り出す方法としては、ダイサーやスクライバーが用いられる。ダイサーとは刃先をダイヤモンドとする円盤の回転運動によりウェハーをフルカットするか、又は刃先巾よりも広い巾の溝を切り込んだ後（ハーフカット）、外力によりカットする装置である。一方、スクライバーとは同じく先端をダイヤモンドとする針によりウェハーに極めて細い線（スクライブライン）を例えば碁盤目状に引いた後、外力によってカットする装置である。ＧａＰやＧａＡｓ等のせん亜鉛構造の結晶は、へき開性が「１１０」方向にある。そのため、この性質を利用してＧａＡｓ、ＧａＡｌＡｓ、ＧａＰなどの半導体ウェハーを比較的簡単に所望形状に分離することができる。 Usually, a semiconductor wafer on which semiconductor materials such as GaAs, GaP, and InGaAlAs are stacked is cut out in a chip shape and used as a semiconductor light emitting element or the like. A dicer or a scriber is used as a method of cutting the semiconductor wafer into chips. A dicer is a device that cuts a wafer with an external force after full cutting of the wafer by a rotary motion of a disk having a cutting edge of diamond or cutting a groove having a width wider than the cutting edge width (half cutting). On the other hand, a scriber is a device that draws an extremely thin line (scribe line) on a wafer, for example, in a grid pattern with a needle having a diamond tip, and then cuts it with an external force. A crystal having a zinc zinc structure such as GaP or GaAs has a cleavage property in the “110” direction. Therefore, semiconductor wafers such as GaAs, GaAlAs, and GaP can be separated into desired shapes relatively easily by utilizing this property.
しかしながら、窒化ガリウム系化合物半導体はサファイア基板上などに積層されるヘテロエピ構造であり、窒化ガリウム系化合物半導体とサファイア基板とは格子定数不整が大きい。サファイア基板は六方晶系という性質上、へき開性を有していない。さらに、サファイア、窒化ガリウム系化合物半導体ともモース硬度がほぼ９と非常に硬い物質である。したがって、スクライバーで切断することは困難であった。また、ダイサーでフルカットすると、その切断面にクラック、チッピングが発生しやすく綺麗に切断できなかった。場合によっては、形成された半導体層がサファイアから剥がれる場合もあった。 However, the gallium nitride compound semiconductor has a heteroepi structure stacked on a sapphire substrate or the like, and the gallium nitride compound semiconductor and the sapphire substrate have large lattice constant irregularities. The sapphire substrate does not have a cleavage property because of its hexagonal nature. Furthermore, both sapphire and gallium nitride compound semiconductors are very hard materials with a Mohs hardness of approximately 9. Therefore, it was difficult to cut with a scriber. In addition, when full cutting was performed with a dicer, cracks and chipping were likely to occur on the cut surface, and it was not possible to cut cleanly. In some cases, the formed semiconductor layer may be peeled off from sapphire.
これらを改良するために、特許第２７８０６１８号公報は、サファイア基板上に窒化ガリウム系化合物半導体を積層したウェハーを切断する際に、窒化ガリウム系化合物半導体層側に第一の割溝を形成し、サファイア基板側に第一の割溝と合致する位置で第二の割溝を形成し、第一の割溝の幅を第二の割溝の幅よりも大きくすることを開示している。そしてこの公報では、第一の割溝の幅は８０μｍ程度に調節されている。 In order to improve these, Japanese Patent No. 2780618 discloses forming a first split groove on the gallium nitride compound semiconductor layer side when cutting a wafer in which a gallium nitride compound semiconductor is stacked on a sapphire substrate, It discloses that a second dividing groove is formed on the sapphire substrate side at a position matching the first dividing groove, and the width of the first dividing groove is made larger than the width of the second dividing groove. In this publication, the width of the first dividing groove is adjusted to about 80 μm.
しかし、一枚のウェハーから多くのチップを得るためには第一の割溝の幅を狭くする必要がある。第一の割溝の幅が８０μｍ程度では生産性が劣る。そこで、第一の割溝の幅を細くすると、第二の割溝の幅よりも小さくなり、切断面は直線的に割れないために、窒化ガリウム系化合物半導体層を傷め、歩留まり良くチップを得ることは困難である。 However, in order to obtain many chips from one wafer, it is necessary to narrow the width of the first dividing groove. When the width of the first dividing groove is about 80 μm, the productivity is inferior. Therefore, if the width of the first dividing groove is narrowed, it becomes smaller than the width of the second dividing groove and the cut surface does not break linearly, so the gallium nitride compound semiconductor layer is damaged and a chip is obtained with high yield. It is difficult.
また、特許第３２３０５７２号公報は、基板上に窒化ガリウム系化合物半導体が積層されたウェハーを切断する際に、レーザー照射により第一の割溝を形成することを開示している。しかし、窒化ガリウム系化合物半導体層にレーザーを照射すると、窒化ガリウム系化合物半導体層に熱損傷が発生する現象が見られ、歩留まり良くチップを得ることは困難である。 Japanese Patent No. 3230572 discloses forming a first groove by laser irradiation when cutting a wafer in which a gallium nitride compound semiconductor is stacked on a substrate. However, when a laser is irradiated on the gallium nitride compound semiconductor layer, a phenomenon in which thermal damage occurs in the gallium nitride compound semiconductor layer is observed, and it is difficult to obtain a chip with a high yield.
本発明の目的は、窒化ガリウム系化合物半導体チップを製造する際に、極めて高い歩留まりで正確に切断することでき、また、一枚のウェハーから取り出せるチップ数を増加させ、生産性を改善させることができる窒化ガリウム系化合物半導体ウェハーを提供することである。 An object of the present invention is to accurately cut with a very high yield when manufacturing a gallium nitride-based compound semiconductor chip, and to increase the number of chips that can be taken out from one wafer and improve productivity. It is to provide a gallium nitride compound semiconductor wafer that can be produced.
本発明は、以下の発明を提供する。
（１）基板上に窒化ガリウム系化合物半導体が積層された半導体ウェハーの半導体側に第一の割溝を有し、基板側に該第一の割溝に対向する位置で第二の割溝を有する窒化ガリウム系化合物半導体ウェハーにおいて、第一の割溝の幅が５〜２５μｍであり、第二の割溝の深さが６μｍ以上かつ基板厚さの３／４以下であることを特徴とする窒化ガリウム系化合物半導体ウェハー。
The present invention provides the following inventions.
(1) A semiconductor wafer having a gallium nitride compound semiconductor laminated on a substrate has a first dividing groove on the semiconductor side, and a second dividing groove is formed on the substrate side at a position facing the first dividing groove. In the gallium nitride compound semiconductor wafer, the width of the first dividing groove is 5 to 25 μm, and the depth of the second dividing groove is 6 μm or more and 3/4 or less of the substrate thickness. Gallium nitride compound semiconductor wafer.
（２）基板の厚さが６０〜１５０μｍであることを特徴とする上記１項に記載の窒化ガリウム系化合物半導体ウェハー。 (2) The gallium nitride compound semiconductor wafer described in the above item (1), wherein the substrate has a thickness of 60 to 150 μm.
（３）第一の割溝の幅が２０μｍ以下であることを特徴とする上記１または２項に記載の窒化ガリウム系化合物半導体ウェハー。
(3) The gallium nitride compound semiconductor wafer described in the
（４）第一の割溝の幅が８〜１５μｍであることを特徴とする上記３項に記載の窒化ガリウム系化合物半導体ウェハー。
(4) The gallium nitride compound semiconductor wafer according to the
（５）第二の割溝の深さが１０μｍ以上であることを特徴とする上記１〜４項のいずれか一項に記載の窒化ガリウム系化合物半導体ウェハー。 (5) The gallium nitride compound semiconductor wafer as described in any one of (1) to (4) above, wherein a depth of the second dividing groove is 10 μm or more.
（６）第二の割溝の深さが２０μｍ以上かつ基板厚さの１／２以下であることを特徴とする上記５項に記載の窒化ガリウム系化合物半導体ウェハー。 (6) The gallium nitride compound semiconductor wafer as described in the above item (5), wherein the second dividing groove has a depth of 20 μm or more and ½ or less of the substrate thickness.
（７）第二の割溝の断面形状がＶ字型であることを特徴とする上記１〜６のいずれか一項に記載の窒化ガリウム系化合物半導体ウェハー。 (7) The gallium nitride-based compound semiconductor wafer according to any one of (1) to (6), wherein a cross-sectional shape of the second dividing groove is V-shaped.
（８）基板がサファイア、ＳｉＣおよび窒化物半導体単結晶からなる群から選ばれることを特徴とする上記１〜７項のいずれか一項に記載の窒化ガリウム系化合物半導体ウェハー。 (8) The gallium nitride compound semiconductor wafer according to any one of (1) to (7), wherein the substrate is selected from the group consisting of sapphire, SiC, and a nitride semiconductor single crystal.
（９）基板がサファイアであることを特徴とする上記８項に記載の窒化ガリウム系化合物半導体ウェハー。 (9) The gallium nitride compound semiconductor wafer according to the above item 8, wherein the substrate is sapphire.
（１０）サファイア基板の主面がＣ面であり、第一および第二の割溝が、基板のオリフラと平行な方向およびオリフラと直交する方向からなる格子状であることを特徴とする上記９項に記載の窒化ガリウム系化合物半導体ウェハー。 (10) The above-mentioned 9 characterized in that the main surface of the sapphire substrate is a C-plane, and the first and second dividing grooves are in a lattice shape having a direction parallel to the orientation flat of the substrate and a direction orthogonal to the orientation flat. The gallium nitride compound semiconductor wafer according to Item.
（１１）オリフラが（１１−２０）方向であることを特徴とする上記１０項に記載の窒化ガリウム系化合物半導体ウェハー。 (11) The gallium nitride-based compound semiconductor wafer as described in 10 above, wherein the orientation flat is in the (11-20) direction.
（１２）請求項１〜１１のいずれか一項に記載の窒化ガリウム系化合物半導体ウェハーから製造された半導体チップを含む発光素子であって、第一の割溝の底面と負極形成面が同一平面上にあることを特徴とする窒化ガリウム系化合物半導体発光素子。
(12) A light-emitting element including a semiconductor chip manufactured from the gallium nitride-based compound semiconductor wafer according to any one of
（１３）請求項１〜１１のいずれか一項に記載の窒化ガリウム系化合物半導体ウェハーの製造方法であって、第一の割溝をエッチング法により形成することを特徴とする窒化ガリウム系化合物半導体ウェハーの製造方法。
(13) The gallium nitride compound semiconductor wafer manufacturing method according to any one of
（１４）第二の割溝をレーザー法で形成することを特徴とする上記１３項に記載の窒化ガリウム系化合物半導体ウェハーの製造方法。 (14) The method for producing a gallium nitride compound semiconductor wafer as described in (13) above, wherein the second dividing groove is formed by a laser method.
（１５）レーザーの焦点を基板表面から５〜４０μｍ離した位置に合わせることを特徴とする上記１４項に記載の窒化ガリウム系化合物半導体ウェハーの製造方法。 (15) The method for producing a gallium nitride compound semiconductor wafer as described in (14) above, wherein the laser is focused at a position 5 to 40 μm away from the substrate surface.
本発明に従って、特定の割溝を有する窒化ガリウム系化合物半導体ウェハーは、へき開性のない基板に、へき開性のない窒化ガリウム系化合物半導体を積層したウェハーであるにもかかわらず、極めて高い歩留まりで正確に切断することができ、一枚のウェハーから取り出せるチップ数を増加させ、生産性を改善させることができる。 According to the present invention, a gallium nitride compound semiconductor wafer having a specific split groove is a wafer in which a non-cleavable gallium nitride compound semiconductor is laminated on a non-cleavable substrate, but it is accurate with a very high yield. The number of chips that can be taken out from one wafer can be increased, and the productivity can be improved.
さらに、第二の割溝をレーザーで形成する際に、レーザーの焦点位置を特定の位置に調整することによって、窒化ガリウム系半導体層に熱損傷を与えず、良好な特性で所定のチップを取り出すことができる。 Furthermore, when forming the second dividing groove with a laser, the predetermined position of the chip is taken out with good characteristics without causing thermal damage to the gallium nitride semiconductor layer by adjusting the focal position of the laser to a specific position. be able to.
図１は本発明の窒化ガリウム系化合物半導体ウェハーの一例の断面を示した模式図である。この図において、１は基板、２はｎ型の窒化ガリウム系化合物半導体、３はｐ型の窒化ガリウム系化合物半導体である。１１は第一の割溝であり、１２は第二の割溝である。 FIG. 1 is a schematic view showing a cross section of an example of a gallium nitride compound semiconductor wafer of the present invention. In this figure, 1 is a substrate, 2 is an n-type gallium nitride compound semiconductor, and 3 is a p-type gallium nitride compound semiconductor. 11 is a first dividing groove, and 12 is a second dividing groove.
本発明の窒化ガリウム系化合物半導体ウェハーの基板には、サファイア単結晶（Ａｌ2Ｏ3；Ａ面、Ｃ面、Ｍ面、Ｒ面）、スピネル単結晶（ＭｇＡｌ2Ｏ4）、ＺｎＯ単結晶、ＬｉＡｌＯ2単結晶、ＬｉＧａＯ2単結晶ならびにＭｇＯ単結晶などの酸化物単結晶、Ｓｉ単結晶、ＧａＡｓ単結晶、ＡｌＮ単結晶ならびにＧａＮ単結晶などの窒化物半導体単結晶およびＺｒＢ2などのホウ化物単結晶などの公知の基板材料を何ら制限なく用いることができる。なかでもサファイア単結晶、Ｓｉ単結晶および窒化物半導体単結晶が好ましい。なお、基板の面方位は特に限定されない。また、ジャスト基板でも良いし、オフ角を付与した基板であっても良い。 The substrate of the gallium nitride compound semiconductor wafer of the present invention includes a sapphire single crystal (Al 2 O 3 ; A plane, C plane, M plane, R plane), spinel single crystal (MgAl 2 O 4 ), ZnO single crystal, Oxide single crystals such as LiAlO 2 single crystal, LiGaO 2 single crystal and MgO single crystal, single crystal nitrides such as Si single crystal, GaAs single crystal, AlN single crystal and GaN single crystal, and single boride such as ZrB 2 Known substrate materials such as crystals can be used without any limitation. Of these, sapphire single crystals, Si single crystals, and nitride semiconductor single crystals are preferable. The plane orientation of the substrate is not particularly limited. Moreover, a just board | substrate may be sufficient and the board | substrate which provided the off angle may be sufficient.
基板は通常単結晶インゴットから２５０〜１０００μｍの厚さで切り出されて用いられる。このような厚さの基板に窒化ガリウム系化合物半導体を積層させた後、第二の割溝を形成する前に、基板側を研磨して薄くすることが好ましい。研磨後の基板厚さは１５０μｍ以下が好ましく、１００μｍ以下がさらに好ましい。基板厚さを抑えることで、切断距離を短縮でき、それによって切断が第一の割溝以内に収まるのがより一層確実となるからである。薄過ぎると、第二の割溝の形成時等に窒化ガリウム系化合物半導体に熱劣化等の悪影響を及ぼす可能性があるので、６０μｍ以上に調整することが好ましい。 The substrate is usually cut out from a single crystal ingot with a thickness of 250 to 1000 μm. After the gallium nitride compound semiconductor is stacked on the substrate having such a thickness, the substrate side is preferably thinned by polishing before forming the second split groove. The substrate thickness after polishing is preferably 150 μm or less, and more preferably 100 μm or less. This is because by suppressing the substrate thickness, the cutting distance can be shortened, thereby further ensuring that the cutting is within the first dividing groove. If it is too thin, the gallium nitride compound semiconductor may be adversely affected such as thermal degradation when the second split groove is formed. Therefore, it is preferable to adjust the thickness to 60 μm or more.
窒化ガリウム系化合物半導体として、一般式ＡｌxＩｎyＧａ1-x-yＮ（０≦ｘ＜１，０≦ｙ＜１，０≦ｘ＋ｙ＜１）で表わされる各種組成の半導体が周知である。本発明の半導体ウェハーにおいても、一般式ＡｌxＩｎyＧａ1-x-yＮ（０≦ｘ＜１，０≦ｙ＜１，０≦ｘ＋ｙ＜１）で表わされる各種組成の半導体が、目的とする半導体素子に応じた構造で積層される。 As gallium nitride compound semiconductors, semiconductors having various compositions represented by the general formula Al x In y Ga 1-xy N (0 ≦ x <1, 0 ≦ y <1, 0 ≦ x + y <1) are well known. Also in the semiconductor wafer of the present invention, semiconductors having various compositions represented by the general formula Al x In y Ga 1-xy N (0 ≦ x <1, 0 ≦ y <1, 0 ≦ x + y <1) are aimed. They are stacked with a structure corresponding to the semiconductor element.
例えば、発光素子の場合、ｎ型の窒化ガリウム系化合物半導体とｐ型の窒化ガリウム系化合物半導体が基板上にこの順序で積層され、ｎ型半導体層に負極が、ｐ型半導体に正極がそれぞれ設けられる。 For example, in the case of a light-emitting element, an n-type gallium nitride compound semiconductor and a p-type gallium nitride compound semiconductor are stacked in this order on a substrate, a negative electrode is provided in the n-type semiconductor layer, and a positive electrode is provided in the p-type semiconductor. It is done.
これらの窒化ガリウム系半導体の成長方法は特に限定されず、ＭＯＣＶＤ（有機金属化学気相成長法）、ＨＶＰＥ（ハイドライド気相成長法）、ＭＢＥ（分子線エピタキシー法）、など窒化ガリウム系半導体を成長させることが知られている全ての方法を適用できる。好ましい成長方法としては、膜厚制御性、量産性の観点からＭＯＣＶＤ法である。ＭＯＣＶＤ法では、キャリアガスとして水素（Ｈ2）または窒素（Ｎ2）、ＩＩＩ族原料であるＧａ源としてトリメチルガリウム（ＴＭＧ）またはトリエチルガリウム（ＴＥＧ）、Ａｌ源としてトリメチルアルミニウム（ＴＭＡ）またはトリエチルアルミニウム（ＴＥＡ）、Ｉｎ源としてトリメチルインジウム（ＴＭＩ）またはトリエチルインジウム（ＴＥＩ）、Ｖ族原料であるＮ源としてアンモニア（ＮＨ3）、ヒドラジン（Ｎ2Ｈ4）などが用いられる。また、ドーパントとしては、ｎ型にはＳｉ原料としてモノシラン（ＳｉＨ4）またはジシラン（Ｓｉ2Ｈ6）を、Ｇｅ原料としてゲルマン（ＧｅＨ4）を用い、ｐ型にはＭｇ原料としては例えばビスシクロペンタジエニルマグネシウム（Ｃｐ2Ｍｇ）またはビスエチルシクロペンタジエニルマグネシウム（（ＥｔＣｐ）2Ｍｇ）を用いる。 The growth method of these gallium nitride semiconductors is not particularly limited, and gallium nitride semiconductors such as MOCVD (metal organic chemical vapor deposition), HVPE (hydride vapor deposition), MBE (molecular beam epitaxy) are grown. All methods known to be applied are applicable. A preferred growth method is the MOCVD method from the viewpoint of film thickness controllability and mass productivity. In MOCVD, hydrogen (H 2 ) or nitrogen (N 2 ) is used as a carrier gas, trimethyl gallium (TMG) or triethyl gallium (TEG) is used as a Ga source which is a group III source, and trimethyl aluminum (TMA) or triethyl aluminum is used as an Al source. (TEA), trimethylindium (TMI) or triethylindium (TEI) as an In source, ammonia (NH 3 ), hydrazine (N 2 H 4 ), or the like as an N source as a group V source. As dopants, monosilane (SiH 4 ) or disilane (Si 2 H 6 ) is used as a Si raw material for n-type, germane (GeH 4 ) is used as a Ge raw material, and biscyclohexane is used as an Mg raw material for p-type. Pentadienyl magnesium (Cp 2 Mg) or bisethylcyclopentadienyl magnesium ((EtCp) 2 Mg) is used.
本発明において第一の割溝は、図１に示した如く、半導体ウェハーの窒化ガリウム系半導体側に形成される。その幅は２５μｍ以下が好ましい。これより大きいと、１枚のウェハー中に作製できる半導体チップが少なくなり、生産性が低下する。さらに好ましくは２０μｍ以下であり，特に好ましくは１５μｍ以下である。逆に幅が小さ過ぎると、切断部が割溝に収まり難く、不良チップ生成の原因となる。幅は５μｍ以上あることが好ましい。８μｍ以上あることがさらに好ましい。 In the present invention, the first dividing groove is formed on the gallium nitride semiconductor side of the semiconductor wafer as shown in FIG. The width is preferably 25 μm or less. When larger than this, the semiconductor chip which can be produced in one wafer will decrease, and productivity will fall. More preferably, it is 20 micrometers or less, Most preferably, it is 15 micrometers or less. On the other hand, if the width is too small, the cut portion will not easily fit in the split groove, which will cause defective chips. The width is preferably 5 μm or more. More preferably, it is 8 μm or more.
深さは別に制限されずどのような深さでもよい。半導体層の厚さによって異なるが、一般に１〜１０μｍ程度である。発光素子の場合、半導体層は基板側がｎ型半導体層であり、表面がｐ型半導体層であるが、割溝の底面はｎ型半導体層であることが好ましい。そうすることによって、割溝の底面と負極形成面を同一平面とすることができ、エッチングにより負極形成面を露出させる際に、同時に第一の割溝を形成でき、製造工程を簡略化できる。 The depth is not particularly limited, and may be any depth. Although it varies depending on the thickness of the semiconductor layer, it is generally about 1 to 10 μm. In the case of a light emitting element, the semiconductor layer is an n-type semiconductor layer on the substrate side and the surface is a p-type semiconductor layer, but the bottom surface of the dividing groove is preferably an n-type semiconductor layer. By doing so, the bottom surface of the dividing groove and the negative electrode forming surface can be made the same plane, and when the negative electrode forming surface is exposed by etching, the first dividing groove can be formed at the same time, and the manufacturing process can be simplified.
第一の割溝の断面形状は、矩形、Ｕ字状およびＶ字状等どのような形状でもよいが、矩形は切断部が割溝内に収まり易く好ましい。 The cross-sectional shape of the first split groove may be any shape such as a rectangle, a U-shape, and a V-shape, but the rectangle is preferable because the cut portion is easily accommodated in the split groove.
第二の割溝は、図１に示した如く、半導体ウェハーの基板側の第一の割溝に対向した位置に形成される。その深さは６μｍ以上であることが好ましい。これより浅いと、切断部が割溝に収まり難く、不良チップ生成の原因となる。１０μｍ以上あることがさらに好ましく、２０μｍ以上あれば特に好ましい。 As shown in FIG. 1, the second split groove is formed at a position facing the first split groove on the substrate side of the semiconductor wafer. The depth is preferably 6 μm or more. If it is shallower than this, the cut portion will not easily fit in the split groove, which will cause defective chips. More preferably, it is 10 μm or more, and particularly preferably 20 μm or more.
逆に深さが深すぎて、その底面と半導体層との間隔が小さくなると、割溝の加工時に半導体層が熱損傷を受け易くなる。従って、その深さは、基板厚さの３／４以下であることが好ましく、１／２以下であるとさらに好ましい。 On the other hand, if the depth is too deep and the distance between the bottom surface and the semiconductor layer becomes small, the semiconductor layer is likely to be thermally damaged when the dividing groove is processed. Therefore, the depth is preferably 3/4 or less of the substrate thickness, and more preferably 1/2 or less.
第二の割溝の断面形状は矩形、Ｕ字状およびＶ字状等どのような形状でもよいが、好ましくはＶ字状にすると良い。なぜならば、チップ状に分割する際、Ｖ字状の最先端付近からクラックが発生するので、第一の割溝に向かってほぼ直線的に切断させることができる。 The cross-sectional shape of the second dividing groove may be any shape such as a rectangle, a U-shape, and a V-shape, but is preferably a V-shape. This is because cracks are generated from the vicinity of the V-shaped leading edge when dividing into chips, and can be cut almost linearly toward the first split groove.
第二の割溝の幅は別に制限されず如何なる幅でもよいが、割溝を深くするには加工上ある程度の幅が必要であり、１μｍ以上が好ましく、５μｍ以上がさらに好ましく、１０μｍ以上が特に好ましい。幅の上限も別にないが、断面形状がＶ字状の場合は、Ｖ字状における上記効果を発揮せしめるには、深さと同じ程度またはそれ以下が好ましい。 The width of the second dividing groove is not particularly limited and may be any width. However, in order to deepen the dividing groove, a certain width is required for processing, preferably 1 μm or more, more preferably 5 μm or more, and particularly preferably 10 μm or more. preferable. Although there is no upper limit on the width, when the cross-sectional shape is V-shaped, it is preferably about the same as or less than the depth in order to exert the above-described effect in the V-shape.
第一および第二の割溝の方向は、如何なる方向でもよいが、基板のオリフラと平行な方向およびオリフラと直交する方向が好ましい。割溝の方向をこのような方向に合わせておくと、切断線が基板面に垂直に走り易く、切断部が割溝内に収まり易い。サファイア基板の場合、オリフラの方向が（１１−２０）である場合が特に好ましい。 The direction of the first and second dividing grooves may be any direction, but a direction parallel to the orientation flat of the substrate and a direction orthogonal to the orientation flat are preferable. If the direction of the split groove is set to such a direction, the cutting line easily runs perpendicular to the substrate surface, and the cut portion is likely to be accommodated in the split groove. In the case of a sapphire substrate, the orientation of the orientation flat is particularly preferably (11-20).
これらの割溝は、エッチング法、ダイシング法、レーザー法およびスクライブ法など周知の手法を何ら制限なく用いることができる。しかし、第一の割溝を形成するには、ウェットエッチングおよびドライエッチングなどのエッチング方法を用いることが好ましい。なぜならエッチングが最も窒化ガリウム系化合物半導体の表面および側面を傷めにくいからである。 For these dividing grooves, known methods such as an etching method, a dicing method, a laser method, and a scribe method can be used without any limitation. However, it is preferable to use an etching method such as wet etching or dry etching to form the first split groove. This is because etching hardly damages the surface and side surfaces of the gallium nitride compound semiconductor.
ドライエッチングであれば、例えば、反応性イオンエッチング、イオンミリング、集束ビームエッチングおよびＥＣＲエッチングなどの手法を用いることができ、ウェットエッチングであれば、例えば硫酸とリン酸の混酸を用いることができる。但し、エッチングを行う前に、窒化ガリウム系化合物半導体表面に、所望のチップ形状となるように、所定のマスクを形成することはいうまでもない。
なお、レーザー法で第一の割溝を形成した場合、汚れが飛散して積層された半導体層の側面に付着して電気特性が劣化する。これを防ぐために、耐熱性に優れたレジストなどの保護膜を形成し、割溝形成後に保護膜上の汚れと共に保護膜を洗浄で除去すればよい。
For dry etching, methods such as reactive ion etching, ion milling, focused beam etching, and ECR etching can be used. For wet etching, for example, a mixed acid of sulfuric acid and phosphoric acid can be used. However, it goes without saying that a predetermined mask is formed on the surface of the gallium nitride compound semiconductor so as to have a desired chip shape before etching.
Note that when the first split groove is formed by a laser method, dirt is scattered and attached to the side surface of the stacked semiconductor layers, resulting in deterioration of electrical characteristics. In order to prevent this, a protective film such as a resist having excellent heat resistance may be formed, and the protective film may be removed by washing together with the dirt on the protective film after forming the dividing groove.
第二の割溝は基板側に形成し、直接窒化ガリウム系化合物半導体層にダイサーおよびスクライブなどの刃先が触れることが無いので、第二の割溝を形成する手法は特に問わないが、その中でも特に好ましくはレーザー法を用いる。なぜなら、レーザー加工は第二の割溝を所望の深さまで形成することでき、また、エッチング法に比べて迅速に割溝を形成できるからである。さらに、スクライブ法やダイシング法に比べて、ブレードやダイヤモンド針の消耗および劣化による加工精度のバラツキが少ない。また、それらの刃先の交換などに発生するコストを低減することができる。
また、レーザー法で形成した割溝の側面を微分干渉系光学顕微鏡で観察すると、側面に凹凸があり、光の取り出し効率がよくなる。さらに、格子状割溝の交点、即ち、チップの角部において深さが深くなり、チップの分割が確実になる。
The second split groove is formed on the substrate side, and the blade edge such as dicer and scribe is not in direct contact with the gallium nitride compound semiconductor layer, so the method for forming the second split groove is not particularly limited. Particularly preferably, a laser method is used. This is because laser processing can form the second dividing groove to a desired depth and can form the dividing groove more rapidly than the etching method. Furthermore, there is less variation in processing accuracy due to wear and deterioration of blades and diamond needles compared to scribing and dicing methods. Moreover, the cost which generate | occur | produces in exchange of those blade edges etc. can be reduced.
Further, when the side surface of the split groove formed by the laser method is observed with a differential interference optical microscope, the side surface has irregularities, and the light extraction efficiency is improved. Further, the depth is increased at the intersection of the lattice-shaped dividing grooves, that is, at the corners of the chip, so that the chip is reliably divided.
本発明に用いることができるレーザー加工機としては、半導体ウェハーを各チップに分離可能な割溝を形成できるものであればどのようなタイプでも良い。具体的にはＣＯ2レーザー、ＹＡＧレーザー、エキシマ・レーザーおよびパルスレーザーなどを用いることができる。なかでもパルスレーザーが好ましい。 The laser processing machine that can be used in the present invention may be of any type as long as it can form a dividing groove that can separate a semiconductor wafer into chips. Specifically, a CO 2 laser, a YAG laser, an excimer laser, a pulse laser, or the like can be used. Of these, a pulsed laser is preferred.
レーザー加工機によって照射されるレーザーは、レンズなどの光学系によって所望の位置に焦点位置を調整させることができる。 The focal point of the laser irradiated by the laser processing machine can be adjusted to a desired position by an optical system such as a lens.
レーザーで第二の割溝を形成する際に、基板表面または内部に焦点を結んでレーザー照射すると、窒化ガリウム系化合物半導体に熱損傷が生じる場合があり、歩留まり低下の原因となる。従って、レーザー焦点は基板表面から離して、基板の外側に結ばせることが好ましい。基板表面から５μｍ以上離すとさらに好ましい。基板表面から離し過ぎると加工効率が落ちるので、基板表面から４０μｍ以内が好ましい。
なお、レーザー法で割溝を形成した場合、汚れが基板表面に飛散し、表面からの光取出し効率が悪くなる場合がある。これを防ぐために、前述したように耐熱性に優れたレジストなどの保護膜を形成し、割溝形成後に保護膜上の汚れと共に保護膜を洗浄で除去すればよい。
When forming the second dividing groove with a laser, if laser irradiation is performed while focusing on the substrate surface or inside, thermal damage may occur in the gallium nitride-based compound semiconductor, which causes a decrease in yield. Therefore, it is preferable that the laser focus is separated from the substrate surface and tied to the outside of the substrate. More preferably, it is 5 μm or more away from the substrate surface. Since processing efficiency falls when it leaves | separates too much from a substrate surface, within 40 micrometers from a substrate surface is preferable.
In addition, when dividing grooves are formed by a laser method, dirt may be scattered on the substrate surface, and the light extraction efficiency from the surface may deteriorate. In order to prevent this, a protective film such as a resist having excellent heat resistance may be formed as described above, and the protective film may be removed by washing together with the dirt on the protective film after forming the dividing grooves.
以下に実施例により本発明をさらに詳細に説明するが、本発明はこれらの実施例にのみ限定されるものではない。 The present invention will be described in more detail with reference to the following examples, but the present invention is not limited to these examples.
（実施例１）
厚さ４２０μｍ、大きさ２インチφのサファイア基板上にＭＯＣＶＤ法を利用して、厚さ２μｍのｎ型ＧａＮ層と厚さ０．１μｍのｐ型ＧａＮ層とを持つ発光素子用の窒化ガリウム系化合物半導体ウェハーを作製した。サファイア基板はＣ面を主面とし、オリフラは（１１−２０）方向であった。
(Example 1)
Gallium nitride system for light emitting device having an n-type GaN layer having a thickness of 2 μm and a p-type GaN layer having a thickness of 0.1 μm on a sapphire substrate having a thickness of 420 μm and a size of 2 inches φ by using the MOCVD method. A compound semiconductor wafer was prepared. The sapphire substrate had the C surface as the main surface, and the orientation flat was in the (11-20) direction.
この半導体ウェハーに第一および第二の割溝を、オリフラと平行な方向とオリフラと直交する方向からなる格子状に以下の手順に従って形成した。 In this semiconductor wafer, first and second dividing grooves were formed in a lattice shape composed of a direction parallel to the orientation flat and a direction perpendicular to the orientation flat according to the following procedure.
周知のフォトリソグラフィー技術を用いて、ｐ型ＧａＮ層上にＳｉＯ2よりなるマスクをかけた後エッチングを行ない、図２に示す形状で第一の割溝を形成した。第一の割溝の幅は１０μｍ、深さは１μｍ、ピッチは３５０μｍとした。 Using a well-known photolithography technique, a mask made of SiO 2 was applied on the p-type GaN layer, and then etching was performed to form a first split groove in the shape shown in FIG. The width of the first dividing groove was 10 μm, the depth was 1 μm, and the pitch was 350 μm.
図２に示した如く、第一の割溝の格子状の一辺に臨む位置で、第一の割溝と同じ深さで略半円状にエッチングしてｎ型ＧａＮ層を露出させ、負極形成面（２０）としている。 As shown in FIG. 2, the n-type GaN layer is exposed by etching in a substantially semicircular shape at the same depth as the first split groove at a position facing one side of the grid of the first split groove, thereby forming a negative electrode. Surface (20).
以上のようにして、第一の割溝を形成した後、ウェハーのサファイア基板側を研磨機により研磨して、基板を８０μｍの厚さにラッピングおよびポリッシングした。ポリッシングで基板表面を鏡面均一とし、容易にサファイア基板から第一の割溝が確認できるようにした。 After forming the first split groove as described above, the sapphire substrate side of the wafer was polished by a polishing machine, and the substrate was lapped and polished to a thickness of 80 μm. The surface of the substrate was made uniform by polishing so that the first split groove could be easily confirmed from the sapphire substrate.
次に窒化ガリウム系化合物半導体側にＵＶテープを貼りつけた後、パルスレーザー加工機のステージ上に半導体ウェハーを真空チャックで固定した。ステージはＸ軸（左右）およびＹ軸（前後）方向に移動することができ、回転可能な構造となっている。固定後、レーザーはサファイア基板の表面に焦点が結ばれるようにレーザー光学系を調整し、サファイア基板のＸ軸方向に３５０μｍピッチ、深さ２５μｍ、幅１１μｍで断面形状がＶ字型の第二の割溝を第一の割溝に対向する位置に形成した。 Next, after a UV tape was attached to the gallium nitride compound semiconductor side, the semiconductor wafer was fixed on the stage of a pulse laser processing machine with a vacuum chuck. The stage can move in the X-axis (left and right) and Y-axis (front and back) directions and has a rotatable structure. After fixing, the laser adjusts the laser optical system so that the laser beam is focused on the surface of the sapphire substrate, and the second shape having a V-shaped cross section with a pitch of 350 μm in the X-axis direction, a depth of 25 μm and a width of 11 μm. The dividing groove was formed at a position facing the first dividing groove.
次に、ステージを９０°回転させ、Ｙ軸方向に同様にして第二の割溝を形成した。
第二の割溝形成後、真空チャックを解放し、ウェハーをステージから剥ぎ取り、窒化ガリウム系化合物半導体層側から押し割って分離することにより、２インチφのウェハーから３５０μｍ角のチップを多数得た。外形不良の無いものを取り出したところ、歩留まりは８０％であった。
Next, the stage was rotated 90 ° to form a second split groove in the same manner in the Y-axis direction.
After forming the second split groove, the vacuum chuck is released, the wafer is peeled off from the stage, and separated by pushing and separating from the gallium nitride compound semiconductor layer side to obtain a large number of 350 μm square chips from the 2 inch φ wafer. It was. When a product having no external defect was taken out, the yield was 80%.
（比較例１）
本比較例は、第二の割溝を形成する工程においてレーザーの光学系を調整し、第二の割溝の深さを５μｍ、幅を５μｍとした以外は、実施例１と同じである。
(Comparative Example 1)
This comparative example is the same as Example 1 except that the laser optical system is adjusted in the step of forming the second split groove, and the depth of the second split groove is 5 μm and the width is 5 μm.
得られた半導体ウェハーを窒化ガリウム系化合物半導体層側から押し割ったところ、切断線の多くがサファイア基板表面に対して垂直にならず、窒化ガリウム系化合物半導体層を傷め、歩留まりは３０％であった。 When the obtained semiconductor wafer was cut from the gallium nitride compound semiconductor layer side, most of the cutting lines were not perpendicular to the surface of the sapphire substrate, the gallium nitride compound semiconductor layer was damaged, and the yield was 30%. It was.
（実施例２）
本実施例は、第二の割溝を形成する工程において、レーザー光学系を調整し、レーザーの焦点をサファイア基板の表面上１０μｍ離れた位置に焦点を結ばせた以外は、実施例１と同じである。
(Example 2)
This example is the same as Example 1 except that in the step of forming the second groove, the laser optical system was adjusted and the laser was focused at a position 10 μm away from the surface of the sapphire substrate. It is.
得られた半導体ウェハーを窒化ガリウム系化合物半導体層側から押し割ったところ、窒化ガリウム系化合物半導体層にレーザーによる熱損傷がないため、歩留まりは９０％まで改善した。 When the obtained semiconductor wafer was cut from the gallium nitride compound semiconductor layer side, the yield was improved to 90% because the gallium nitride compound semiconductor layer was not thermally damaged by the laser.
本発明の窒化ガリウム系化合物半導体ウェハーは、一枚のウェハーから取り出せるチップ数を増加させ、生産性を改善させることができるので、産業上の利用価値は極めて大きい。 Since the gallium nitride compound semiconductor wafer of the present invention can increase the number of chips that can be taken out from a single wafer and improve productivity, the industrial utility value is extremely high.
１ 基板
２ ｎ型の窒化ガリウム系化合物半導体
３ ｐ型の窒化ガリウム系化合物半導体
１１ 第一の割溝
１２ 第二の割溝
1 substrate 2 n-type gallium nitride compound semiconductor 3 p-type gallium
Claims (15)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005026109A JP2005252245A (en) | 2004-02-03 | 2005-02-02 | Gallium nitride-based compound semiconductor wafer |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004026766 | 2004-02-03 | ||
| JP2005026109A JP2005252245A (en) | 2004-02-03 | 2005-02-02 | Gallium nitride-based compound semiconductor wafer |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2005252245A true JP2005252245A (en) | 2005-09-15 |
Family
ID=35032392
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005026109A Pending JP2005252245A (en) | 2004-02-03 | 2005-02-02 | Gallium nitride-based compound semiconductor wafer |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2005252245A (en) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007329234A (en) * | 2006-06-07 | 2007-12-20 | Fuji Electric Device Technology Co Ltd | Method for manufacturing semiconductor element |
| US7572657B2 (en) | 2004-08-20 | 2009-08-11 | Showa Denko K.K. | Method for fabrication of semiconductor light-emitting device and the device fabricated by the method |
| JP2011198944A (en) * | 2010-03-18 | 2011-10-06 | Disco Corp | Method of scribing sapphire wafer |
| JP2013004957A (en) * | 2011-06-17 | 2013-01-07 | National Cheng Kung Univ | Light-emitting element structure and manufacturing method of the same |
| US8435869B2 (en) | 2010-01-22 | 2013-05-07 | Mitsubishi Electric Corporation | Method for manufacturing semiconductor device |
| US8691602B2 (en) | 2011-04-15 | 2014-04-08 | Toyoda Gosei Co., Ltd. | Method for producing semiconductor light-emitting chip |
Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0364043A (en) * | 1989-08-01 | 1991-03-19 | Sanyo Electric Co Ltd | Solar cell |
| JPH07131069A (en) * | 1993-11-06 | 1995-05-19 | Nichia Chem Ind Ltd | Method for manufacturing gallium nitride compound semiconductor chip |
| JPH08153931A (en) * | 1994-11-30 | 1996-06-11 | Nichia Chem Ind Ltd | Manufacture of gallium nitride based semiconductor laser element |
| JPH11163403A (en) * | 1997-11-28 | 1999-06-18 | Nichia Chem Ind Ltd | Manufacture of nitride semiconductor element |
| JPH11177139A (en) * | 1997-12-16 | 1999-07-02 | Nichia Chem Ind Ltd | Semiconductor light emitting element and its manufacture |
| JPH11354841A (en) * | 1998-06-04 | 1999-12-24 | Rohm Co Ltd | Fabrication of semiconductor light emitting element |
| JP2001176823A (en) * | 1999-12-17 | 2001-06-29 | Sharp Corp | Method for manufacturing nitride semiconductor chip |
| JP2001284293A (en) * | 2000-03-31 | 2001-10-12 | Toyoda Gosei Co Ltd | Chip division method for semiconductor wafer |
| JP2002154846A (en) * | 2000-11-17 | 2002-05-28 | National Institute Of Advanced Industrial & Technology | Method for processing glass substrate |
| JP2003124151A (en) * | 2001-10-17 | 2003-04-25 | Disco Abrasive Syst Ltd | Dicing method of sapphire substrate |
| JP2004289047A (en) * | 2003-03-25 | 2004-10-14 | Toyoda Gosei Co Ltd | Semiconductor light emitting element and its manufacturing method |
-
2005
- 2005-02-02 JP JP2005026109A patent/JP2005252245A/en active Pending
Patent Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0364043A (en) * | 1989-08-01 | 1991-03-19 | Sanyo Electric Co Ltd | Solar cell |
| JPH07131069A (en) * | 1993-11-06 | 1995-05-19 | Nichia Chem Ind Ltd | Method for manufacturing gallium nitride compound semiconductor chip |
| JPH08153931A (en) * | 1994-11-30 | 1996-06-11 | Nichia Chem Ind Ltd | Manufacture of gallium nitride based semiconductor laser element |
| JPH11163403A (en) * | 1997-11-28 | 1999-06-18 | Nichia Chem Ind Ltd | Manufacture of nitride semiconductor element |
| JPH11177139A (en) * | 1997-12-16 | 1999-07-02 | Nichia Chem Ind Ltd | Semiconductor light emitting element and its manufacture |
| JPH11354841A (en) * | 1998-06-04 | 1999-12-24 | Rohm Co Ltd | Fabrication of semiconductor light emitting element |
| JP2001176823A (en) * | 1999-12-17 | 2001-06-29 | Sharp Corp | Method for manufacturing nitride semiconductor chip |
| JP2001284293A (en) * | 2000-03-31 | 2001-10-12 | Toyoda Gosei Co Ltd | Chip division method for semiconductor wafer |
| JP2002154846A (en) * | 2000-11-17 | 2002-05-28 | National Institute Of Advanced Industrial & Technology | Method for processing glass substrate |
| JP2003124151A (en) * | 2001-10-17 | 2003-04-25 | Disco Abrasive Syst Ltd | Dicing method of sapphire substrate |
| JP2004289047A (en) * | 2003-03-25 | 2004-10-14 | Toyoda Gosei Co Ltd | Semiconductor light emitting element and its manufacturing method |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7572657B2 (en) | 2004-08-20 | 2009-08-11 | Showa Denko K.K. | Method for fabrication of semiconductor light-emitting device and the device fabricated by the method |
| JP2007329234A (en) * | 2006-06-07 | 2007-12-20 | Fuji Electric Device Technology Co Ltd | Method for manufacturing semiconductor element |
| US8435869B2 (en) | 2010-01-22 | 2013-05-07 | Mitsubishi Electric Corporation | Method for manufacturing semiconductor device |
| JP2011198944A (en) * | 2010-03-18 | 2011-10-06 | Disco Corp | Method of scribing sapphire wafer |
| US8691602B2 (en) | 2011-04-15 | 2014-04-08 | Toyoda Gosei Co., Ltd. | Method for producing semiconductor light-emitting chip |
| JP2013004957A (en) * | 2011-06-17 | 2013-01-07 | National Cheng Kung Univ | Light-emitting element structure and manufacturing method of the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5179068B2 (en) | Method for manufacturing compound semiconductor device | |
| CN100517583C (en) | Production method of compound semiconductor device wafer, wafer produced thereby and device | |
| JP5370262B2 (en) | Semiconductor light emitting chip and substrate processing method | |
| US8110423B2 (en) | Method of manufacturing semiconductor light-emitting device | |
| CN1943050B (en) | compound semiconductor light-emitting device, wafer and production method of wafer | |
| JP3449201B2 (en) | Method for manufacturing nitride semiconductor device | |
| US8691602B2 (en) | Method for producing semiconductor light-emitting chip | |
| WO2010050410A1 (en) | Method for manufacturing semiconductor light emitting element | |
| JP2006135309A (en) | Manufacturing method of semiconductor device | |
| JP4683989B2 (en) | Compound semiconductor light emitting device wafer manufacturing method | |
| JP2005252245A (en) | Gallium nitride-based compound semiconductor wafer | |
| JP5271563B2 (en) | Method of manufacturing nitride semiconductor device | |
| JP2006203251A (en) | Production method for semiconductor device | |
| JP2003218065A (en) | Manufacturing method of nitride semiconductor element |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071227 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100420 |
|
| A977 | Report on retrieval |
Effective date: 20100422 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100616 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100720 |
|
| A02 | Decision of refusal |
Effective date: 20101130 Free format text: JAPANESE INTERMEDIATE CODE: A02 |