KR102024697B1 - Method for manufacturing semiconductor piece - Google Patents

Method for manufacturing semiconductor piece Download PDF

Info

Publication number
KR102024697B1
KR102024697B1 KR1020150154237A KR20150154237A KR102024697B1 KR 102024697 B1 KR102024697 B1 KR 102024697B1 KR 1020150154237 A KR1020150154237 A KR 1020150154237A KR 20150154237 A KR20150154237 A KR 20150154237A KR 102024697 B1 KR102024697 B1 KR 102024697B1
Authority
KR
South Korea
Prior art keywords
groove
surface side
width
shape
fine
Prior art date
Application number
KR1020150154237A
Other languages
Korean (ko)
Other versions
KR20160054415A (en
Inventor
무츠야 다카하시
슈이치 야마다
미치아키 무라타
Original Assignee
후지제롯쿠스 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지제롯쿠스 가부시끼가이샤 filed Critical 후지제롯쿠스 가부시끼가이샤
Publication of KR20160054415A publication Critical patent/KR20160054415A/en
Application granted granted Critical
Publication of KR102024697B1 publication Critical patent/KR102024697B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02019—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02016—Backside treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking
    • H01L2924/35121—Peeling or delaminating

Abstract

기판의 표면으로부터 이면을 향해 폭이 서서히 좁아지는 제1 홈 부분과, 당해 제1 홈 부분의 아래쪽에 연통해서 형성되는 홈 부분으로서, 당해 제1 홈 부분의 각도보다 가파른 각도로 아래쪽으로 연장되는 제2 홈 부분을 갖고, 상기 제1 홈 부분과 상기 제2 홈 부분 사이에 모서리부를 갖지 않는 형상의 표면측의 홈을 드라이 에칭으로 형성하는 공정과,
상기 표면측의 홈이 형성된 상기 표면에 점착층을 갖는 유지 부재를 첩부하는 공정과,
상기 유지 부재를 첩부한 상태에서, 상기 기판의 이면으로부터 상기 기판을 박화하는 공정과,
상기 박화 후에 상기 표면과 상기 유지 부재를 박리하는 공정
을 구비하는 반도체편의 제조 방법.A first groove portion having a width gradually narrowing from the surface of the substrate toward the rear surface thereof, and a groove portion formed in communication with the lower portion of the first groove portion, the agent extending downward at an angle steeper than the angle of the first groove portion; Forming a groove on the surface side of the shape having two groove portions and not having an edge portion between the first groove portion and the second groove portion;
Attaching a holding member having an adhesive layer to the surface on which the groove on the surface side is formed;
Thinning the substrate from the back surface of the substrate in a state where the holding member is attached;
Peeling the surface and the holding member after the thinning
The manufacturing method of the semiconductor piece provided with.

Description

반도체편의 제조 방법{METHOD FOR MANUFACTURING SEMICONDUCTOR PIECE}Manufacturing method of semiconductor piece {METHOD FOR MANUFACTURING SEMICONDUCTOR PIECE}

본 발명은, 반도체편(半導體片)의 제조 방법에 관한 것이다.TECHNICAL FIELD This invention relates to the manufacturing method of a semiconductor piece.

사파이어 기판의 표면측으로부터 제1 홈을 제1 블레이드로 형성하고, 그 후, 이면측으로부터 제1 홈보다 넓고 깊은 제2 홈을 제2 블레이드로 형성함으로써, 1매의 기판으로부터 취득할 수 있는 칩 수를 줄이지 않고 수율을 향상시키는 것이 가능한 다이싱 방법이 제안되어 있다(특허문헌 1). 또한, 웨이퍼 표면으로부터 웨이퍼의 도중까지 레이저로 홈을 형성하고, 그 후, 웨이퍼 이면으로부터 레이저에 의한 홈에 도달하는 위치까지 블레이드로 절삭 가공함으로써, 웨이퍼에 형성 가능한 반도체 소자의 수량을 증가시키는 방법이 제안되어 있다(특허문헌 2).A chip that can be obtained from a single substrate by forming a first groove from the surface side of the sapphire substrate as the first blade, and then forming a second groove wider and deeper than the first groove from the rear surface side as the second blade. A dicing method which can improve a yield without reducing a number is proposed (patent document 1). In addition, a method of increasing the number of semiconductor elements that can be formed on the wafer by forming a groove with a laser from the wafer surface to the middle of the wafer, and then cutting the blade with a blade from the wafer rear surface to a position reaching the groove by the laser. It is proposed (patent document 2).

일본국 특개2003-124151호 공보JP 2003-124151 A 일본국 특개2009-88252호 공보JP 2009-88252 A

본 발명은, 반도체 기판의 표면에의 점착층의 잔존 억제와 반도체편의 파손 억제를 양립하기 쉬운 반도체편의 제조 방법을 제공하는 것을 목적으로 한다.An object of this invention is to provide the manufacturing method of the semiconductor piece which is easy to make compatible both the suppression of the residual of the adhesion layer to the surface of a semiconductor substrate, and the suppression of damage of a semiconductor piece.

(1) 기판의 표면으로부터 이면을 향해 폭이 서서히 좁아지는 제1 홈 부분과, 당해 제1 홈 부분의 아래쪽에 연통해서 형성되는 홈 부분으로서, 당해 제1 홈 부분의 각도보다 가파른 각도로 아래쪽으로 연장되는 제2 홈 부분을 가지며, 상기 제1 홈 부분과 상기 제2 홈 부분 사이에 모서리부를 갖지 않는 형상의 표면측의 홈을 드라이 에칭으로 형성하는 공정과,(1) A first groove portion, the width of which is gradually narrowed from the surface of the substrate toward the back surface, and a groove portion formed in communication with the lower portion of the first groove portion, and downward at an angle steeper than the angle of the first groove portion. Forming a groove on the surface side of the shape having an extended second groove portion and not having an edge portion between the first groove portion and the second groove portion, by dry etching;

상기 표면측의 홈이 형성된 상기 표면에 점착층을 갖는 유지 부재를 첩부(貼付)하는 공정과,A step of affixing a holding member having an adhesive layer on the surface on which the groove on the surface side is formed;

상기 유지 부재를 첩부한 상태에서, 상기 기판의 이면으로부터 상기 기판을 박화(薄化)하는 공정과,Thinning the substrate from the back surface of the substrate in a state where the holding member is attached;

상기 박화 후에 상기 표면과 상기 유지 부재를 박리하는 공정Peeling the surface and the holding member after the thinning

을 구비하는 반도체편의 제조 방법.The manufacturing method of the semiconductor piece provided with.

(2) 기판의 표면으로부터 이면을 향해 폭이 서서히 좁아지는 제1 홈 부분과, 당해 제1 홈 부분의 아래쪽에 연통해서 형성되는 홈 부분으로서, 당해 제1 홈 부분의 각도보다 가파른 각도로 아래쪽으로 연장되는 제2 홈 부분을 가지며, 상기 제1 홈 부분과 상기 제2 홈 부분 사이에 모서리부를 갖지 않는 형상의 표면측의 홈을 드라이 에칭으로 형성하는 공정과,(2) A first groove portion whose width gradually narrows from the surface of the substrate to the rear surface thereof, and a groove portion formed in communication with the lower portion of the first groove portion, which is downward at an angle steeper than the angle of the first groove portion. Forming a groove on the surface side of the shape having an extended second groove portion and not having an edge portion between the first groove portion and the second groove portion, by dry etching;

상기 표면측의 홈이 형성된 상기 표면에 점착층을 갖는 유지 부재를 첩부하는 공정과,Attaching a holding member having an adhesive layer to the surface on which the groove on the surface side is formed;

상기 유지 부재를 첩부한 상태에서, 상기 기판의 이면으로부터 상기 표면측의 홈을 향해 회전하는 절삭 부재로 이면측의 홈을 형성하는 공정과,Forming a groove on the rear surface side with a cutting member that rotates from the rear surface of the substrate toward the groove on the surface side in a state where the holding member is attached;

상기 이면측의 홈을 형성 후에 상기 표면과 상기 유지 부재를 박리하는 공정Peeling the surface and the holding member after forming the groove on the back side

을 구비하는 반도체편의 제조 방법.The manufacturing method of the semiconductor piece provided with.

(3) 상기 표면측의 홈의 폭이 상기 이면을 향해 서서히 좁아지는 에칭 강도의 상기 드라이 에칭으로 상기 표면측의 홈의 형성을 개시하고, 상기 표면측의 홈의 형성 도중에, 상기 드라이 에칭에 사용하는 에칭 가스에 함유되는 보호막 형성용의 가스의 유량을, 제1 유량으로부터, 당해 보호막 형성용의 가스의 유량을 정지하지 않는 범위에서 당해 제1 유량보다 적은 제2 유량으로 전환해서, 상기 표면측의 홈을 형성하는 상기 (1) 또는 (2)에 기재된 반도체편의 제조 방법.(3) The formation of the groove on the surface side is initiated by the dry etching of the etching strength in which the width of the groove on the surface side gradually narrows toward the back surface, and is used for the dry etching during the formation of the groove on the surface side. The flow rate of the gas for protective film formation contained in the etching gas to be changed from the 1st flow volume to the 2nd flow volume less than the said 1st flow volume in the range which does not stop the flow volume of the said gas for protective film formation, The said surface side The manufacturing method of the semiconductor piece as described in said (1) or (2) which forms the groove | channel of the said.

(4) 상기 표면측의 홈의 폭이 상기 이면을 향해 서서히 좁아지는 에칭 강도의 상기 드라이 에칭으로 상기 표면측의 홈의 형성을 개시하고, 상기 표면측의 홈의 형성 도중에, 상기 드라이 에칭에 사용하는 에칭 가스에 함유되는 에칭용의 가스의 유량을, 제1 유량으로부터, 당해 제1 유량보다 많은 제2 유량으로 전환해서, 상기 표면측의 홈을 형성하는 상기 (1) 또는 (2)에 기재된 반도체편의 제조 방법.(4) The formation of the groove on the surface side is initiated by the dry etching of the etching strength in which the width of the groove on the surface side gradually narrows toward the back surface, and is used for the dry etching during the formation of the groove on the surface side. The flow rate of the gas for etching contained in the etching gas to be changed from the first flow rate to the second flow rate more than the first flow rate to form the groove on the surface side, according to the above (1) or (2). The manufacturing method of a semiconductor piece.

(5) 상기 제2 홈 부분은, 상기 제1 홈 부분의 최하부의 폭보다 폭이 넓어지지 않고 아래쪽으로 연장되는 형상을 갖는 상기 (1) 또는 (2)에 기재된 반도체편의 제조 방법.(5) The method for manufacturing a semiconductor piece according to (1) or (2), wherein the second groove portion has a shape that extends downward without being wider than a width of a lowermost portion of the first groove portion.

(6) 상기 제1 홈 부분의 깊이는, 상기 점착층이 침입하는 깊이보다 깊고,(6) The depth of the first groove portion is deeper than the depth of penetration of the adhesive layer,

상기 제2 홈 부분은, 상기 제1 홈 부분의 최하부의 폭보다 아래쪽을 향해 폭이 넓어지는 형상을 갖는 상기 (1) 또는 (2)에 기재된 반도체편의 제조 방법.The said 2nd groove part is a manufacturing method of the said semiconductor piece as described in said (1) or (2) which has a shape which becomes wider downward than the width | variety of the lowest part of a said 1st groove part.

상기 (1) 및 (2)에 따르면, 단일한 에칭 조건에서 표면측의 홈을 형성하는 경우와 비교해, 반도체 기판의 표면에의 점착층의 잔존 억제와 반도체편의 파손 억제를 양립하기 쉽다.According to said (1) and (2), compared with the case where the groove | channel of a surface side is formed in a single etching condition, it is easy to make both the suppression of the remainder of the adhesion layer to the surface of a semiconductor substrate, and the suppression of damage of a semiconductor piece.

상기 (3) 및 (4)에 따르면, 표면측의 홈의 형성 도중에 가스의 유량을 전환하지 않는 경우와 비교해, 반도체 기판의 표면에의 점착층의 잔존 억제와 반도체편의 파손 억제를 양립하기 쉽다.According to said (3) and (4), compared with the case where the flow volume of gas is not changed during formation of the groove | channel on the surface side, it is easy to make both the suppression of the remainder of the adhesion layer to the surface of a semiconductor substrate, and the suppression of damage of a semiconductor piece.

상기 (5)에 따르면, 제2 홈 부분에 점착층이 침입했을 경우에, 제1 홈 부분의 최하부의 폭보다 넓은 폭의 제2 홈 부분을 갖는 구성과 비교해, 반도체 기판의 표면에의 점착층의 잔존을 억제할 수 있다.According to said (5), when an adhesion layer intrudes into a 2nd groove part, compared with the structure which has a 2nd groove part of width wider than the width | variety of the lowest part of a 1st groove part, the adhesion layer to the surface of a semiconductor substrate. Can be suppressed.

상기 (6)에 따르면, 홈의 폭이 홈의 바닥에 이르기까지 서서히 좁아지는 형상의 표면측의 홈인 경우와 비교해서, 개편화(個片化)했을 경우의 반도체편의 이면의 면적을 작게 할 수 있다.According to the above (6), the area of the back surface of the semiconductor piece in the case of being separated into pieces can be made smaller than in the case of the groove on the surface side of the shape where the width of the groove gradually narrows to the bottom of the groove. have.

도 1은 본 발명의 실시예에 따른 반도체편의 제조 공정의 일례를 나타내는 플로.
도 2는 본 발명의 실시예에 따른 반도체편의 제조 공정에 있어서의 반도체 기판의 모식적인 단면도.
도 3은 본 발명의 실시예에 따른 반도체편의 제조 공정에 있어서의 반도체 기판의 모식적인 단면도.
도 4는 회로 형성 완료 시의 반도체 기판(웨이퍼)의 개략적인 평면도.
도 5는 다이싱 블레이드에 의한 하프 다이싱의 상세를 설명하는 단면도.
도 6은 다이싱용 테이프를 기판 표면으로부터 박리할 때의 점착층의 잔존을 설명하는 단면도.
도 7은 본 발명의 실시예에 따른 미세 홈이며, 도 7의 (A), (B)는 제1 미세 홈의 형상을 나타내는 단면도, 도 7의 (C), (D)는 제2 미세 홈의 형상을 나타내는 단면도.
도 8은 비교예의 미세 홈이며, 도 8의 (A), (B)는 역(逆) 테이퍼 형상의 미세 홈을 나타내는 단면도, 도 8의 (C), (D)는 수직 형상의 미세 홈을 나타내는 단면도.
도 9는 다른 비교예의 미세 홈이며, 도 9의 (A)는 순(順) 테이퍼 형상뿐인 미세 홈을 나타내는 단면도, 도 9의 (B), (C)는 순 테이퍼 형상과 수직 형상으로 구성된 미세 홈을 나타내는 단면도.
도 10은 본 발명의 실시에 따른 미세 홈의 제조 방법을 설명하는 개략 공정 단면도.
도 11의 (A)는 반도체칩에 형성되는 단차부를 나타내는 단면도, 도 11의 (B)는 다이싱 블레이드에 의한 절단 시에 단차부에 인가되는 하중을 설명하는 도면, 도 11의 (C)는 단차부의 파손을 설명하는 도면.BRIEF DESCRIPTION OF THE DRAWINGS The flow which shows an example of the manufacturing process of the semiconductor piece which concerns on embodiment of this invention.
2 is a schematic cross-sectional view of a semiconductor substrate in a step of manufacturing a semiconductor piece according to the embodiment of the present invention.
3 is a schematic cross-sectional view of a semiconductor substrate in a step of manufacturing a semiconductor piece according to the embodiment of the present invention.
4 is a schematic plan view of a semiconductor substrate (wafer) upon completion of circuit formation.
5 is a cross-sectional view for explaining details of half dicing using a dicing blade.
6 is a cross-sectional view illustrating the remaining of an adhesive layer when peeling a tape for dicing from a substrate surface.
7 is a fine groove according to an embodiment of the present invention, Figure 7 (A), (B) is a cross-sectional view showing the shape of the first fine groove, Figure 7 (C), (D) is a second fine groove Sectional drawing which shows the shape of.
FIG. 8 is a microgroove of a comparative example, and FIGS. 8A and 8B are cross-sectional views showing microtape of inverse tapered shape, and FIGS. 8C and 8D show vertical microgrooves. Indicating section.
FIG. 9 is a microgroove of another comparative example, and FIG. 9A is a sectional view showing a microgroove having only a forward tapered shape, and FIGS. 9B and 9C are fine tapes composed of a forward tapered shape and a vertical shape. Section showing the grooves.
10 is a schematic cross-sectional view illustrating a method for manufacturing a fine groove according to the practice of the present invention.
FIG. 11A is a cross-sectional view showing a stepped portion formed on a semiconductor chip, FIG. 11B is a diagram illustrating a load applied to the stepped portion when cutting by a dicing blade, and FIG. A diagram illustrating breakage of a stepped portion.

본 발명의 반도체편의 제조 방법은, 예를 들면 복수의 반도체 소자가 형성된 반도체 웨이퍼 등의 기판 형상의 부재를 분할(개편화)해서 개개의 반도체편(반도체칩)을 제조하는 방법에 적용된다. 기판 상에 형성되는 반도체 소자는 특별히 제한되는 것은 아니며, 발광 소자, 능동 소자, 수동 소자 등을 포함할 수 있다. 바람직한 태양에서는, 본 발명의 제조 방법은 발광 소자를 포함하는 반도체편을 기판으로부터 취출하는 방법에 적용되며, 발광 소자는, 예를 들면 면발광형 반도체 레이저, 발광 다이오드, 발광 사이리스터일 수 있다. 1개의 반도체편은 단일한 발광 소자를 포함하는 것이어도 되고, 복수의 발광 소자가 어레이 형상으로 배치된 것이어도 되며, 또한 1개의 반도체편은 그러한 1개 또는 복수의 발광 소자를 구동시키는 구동 회로를 포함할 수도 있다. 또한, 기판은, 예를 들면 실리콘, SiC, 화합물 반도체, 사파이어 등으로 구성되는 기판일 수 있지만, 이들로 한정되지 않으며 적어도 반도체를 포함하는 기판(이하, 총칭해서 반도체 기판이라 함)이면 다른 재료의 기판이어도 된다. 또, 바람직한 태양에서는, 면발광형 반도체 레이저나 발광 다이오드 등의 발광 소자가 형성되는 GaAs 등의 Ⅲ-Ⅴ족 화합물 반도체 기판이다.The manufacturing method of the semiconductor piece of this invention is applied to the method of manufacturing individual semiconductor pieces (semiconductor chip), for example by dividing (separating) board-shaped members, such as a semiconductor wafer in which the some semiconductor element was formed. The semiconductor device formed on the substrate is not particularly limited and may include a light emitting device, an active device, a passive device, and the like. In a preferred aspect, the manufacturing method of the present invention is applied to a method of taking out a semiconductor piece including a light emitting element from a substrate, and the light emitting element may be, for example, a surface emitting type semiconductor laser, a light emitting diode, or a light emitting thyristor. One semiconductor piece may include a single light emitting element, or a plurality of light emitting elements may be arranged in an array shape, and one semiconductor piece may include a driving circuit for driving one or more light emitting elements. It may also include. In addition, the substrate may be, for example, a substrate composed of silicon, SiC, a compound semiconductor, sapphire, or the like, but is not limited thereto, and may be a substrate including at least a semiconductor (hereinafter, collectively referred to as a semiconductor substrate). It may be a substrate. Moreover, in a preferable aspect, it is group III-V compound semiconductor substrates, such as GaAs, in which light emitting elements, such as a surface light emitting semiconductor laser and a light emitting diode, are formed.

이하의 설명에서는, 복수의 발광 소자가 반도체 기판 상에 형성되고, 당해 반도체 기판으로부터 개개의 반도체편(반도체칩)을 취출하는 방법에 대해 도면을 참조해서 설명한다. 또, 도면의 스케일이나 형상은 발명의 특징을 알기 쉽게 하기 위해 강조하고 있으며, 반드시 실제 디바이스의 스케일이나 형상과 동일하지 않은 것에 유의해야 한다.In the following description, a plurality of light emitting elements are formed on a semiconductor substrate, and a method of taking out individual semiconductor pieces (semiconductor chips) from the semiconductor substrate will be described with reference to the drawings. In addition, the scale and shape of drawing are emphasized in order to make the characteristics of invention easy to understand, and it should be noted that it is not necessarily the same as the scale and shape of an actual device.

[실시예]EXAMPLE

도 1은 본 발명의 실시예에 따른 반도체편의 제조 공정의 일례를 나타내는 플로이다. 동 도면에 나타내는 바와 같이, 본 실시예의 반도체편의 제조 방법은, 발광 소자를 형성하는 공정(S100), 레지스트 패턴을 형성하는 공정(S102), 반도체 기판의 표면에 미세 홈을 형성하는 공정(S104), 레지스트 패턴을 박리하는 공정(S106), 반도체 기판의 표면에 다이싱용 테이프를 첩부하는 공정(S108), 반도체 기판의 이면으로부터 하프 다이싱을 하는 공정(S110), 다이싱용 테이프에 자외선(UV)을 조사하고, 반도체 기판의 이면에 익스팬딩용 테이프를 첩부하는 공정(S112), 다이싱용 테이프를 박리하고, 익스팬딩용 테이프에 자외선을 조사하는 공정(S114), 반도체편(반도체칩)을 피킹하고, 회로 기판 등에 다이 마운팅하는 공정(S116)을 포함한다. 도 2의 (A) 내지 (D), 및 도 3의 (A) 내지 (E)에 나타내는 반도체 기판의 단면도는 각각 스텝 S100 내지 S116의 각 공정에 대응해 있다.1 is a flow diagram showing an example of a manufacturing process of a semiconductor piece according to an embodiment of the present invention. As shown in the figure, in the method of manufacturing a semiconductor piece of this embodiment, a step of forming a light emitting element (S100), a step of forming a resist pattern (S102), and a step of forming fine grooves on the surface of the semiconductor substrate (S104). , Step (S106) of peeling resist pattern, step (S108) of attaching dicing tape to surface of semiconductor substrate, step (S110) of half dicing from back surface of semiconductor substrate, ultraviolet (UV) light to dicing tape The step of attaching the expanding tape to the back surface of the semiconductor substrate (S112), peeling off the dicing tape, and irradiating the ultraviolet ray to the expanding tape (S114), picking the semiconductor piece (semiconductor chip) And die-mounting the circuit board or the like (S116). Sectional drawing of the semiconductor substrate shown to FIG. 2 (A)-(D) and FIG. 3 (A)-(E) respond | corresponds to each process of steps S100-S116, respectively.

발광 소자를 형성하는 공정(S100)에서는, 도 2의 (A)에 나타내는 바와 같이, GaAs 등의 반도체 기판(W)의 표면에 복수의 발광 소자(100)가 형성된다. 발광 소자(100)는, 예를 들면 면발광형 반도체 레이저, 발광 다이오드, 발광 사이리스터 등이다. 또, 도면에는 발광 소자(100)로서 1개의 영역을 나타내고 있지만, 1개의 발광 소자(100)는 개편화된 1개의 반도체편에 함유되는 소자를 예시하고 있으며, 1개의 발광 소자(100)의 영역에는 1개의 발광 소자뿐만 아니라 복수의 발광 소자나 그 밖의 회로 소자가 포함될 수 있는 것에 유의해야 한다.In the step S100 of forming a light emitting element, as shown in FIG. 2A, a plurality of light emitting elements 100 are formed on the surface of a semiconductor substrate W such as GaAs. The light emitting element 100 is, for example, a surface light emitting semiconductor laser, a light emitting diode, a light emitting thyristor, or the like. In addition, although one area is shown as the light emitting element 100 in the figure, one light emitting element 100 illustrates the element contained in one semiconductor piece separated into pieces, and the area | region of one light emitting element 100 is shown. It should be noted that may include not only one light emitting element but also a plurality of light emitting elements or other circuit elements.

도 4는 발광 소자의 형성 공정이 완료되었을 때의 반도체 기판(W)의 일례를 나타내는 평면도이다. 도면에는 편의상 중앙 부분의 발광 소자(100)만이 예시되어 있다. 반도체 기판(W)의 표면에는 복수의 발광 소자(100)가 행렬 방향으로 어레이 형상으로 형성되어 있다. 1개의 발광 소자(100)의 평면적인 영역은 대략 직사각형 형상이며, 각 발광 소자(100)는 일정 간격(S)을 갖는 스크라이빙 라인 등으로 규정되는 절단 영역(120)에 의해 격자 형상으로 이간되어 있다.4 is a plan view illustrating an example of a semiconductor substrate W when a step of forming a light emitting element is completed. For convenience, only the light emitting device 100 in the center portion is illustrated for convenience. On the surface of the semiconductor substrate W, a plurality of light emitting elements 100 are formed in an array in the matrix direction. The planar area of one light emitting device 100 is substantially rectangular in shape, and each light emitting device 100 is spaced apart in a lattice shape by a cutting area 120 defined by a scribing line or the like having a predetermined distance S. It is.

발광 소자의 형성이 완료되면, 다음으로 반도체 기판(W)의 표면에 레지스트 패턴이 형성된다(S102). 도 2의 (B)에 나타내는 바와 같이, 레지스트 패턴(130)은 반도체 기판(W)의 표면의 스크라이빙 라인 등으로 규정되는 절단 영역(120)이 노출되도록 가공된다. 레지스트 패턴(130)의 가공은 포토리소그래피 공정에 의해 행해진다.When formation of the light emitting device is completed, a resist pattern is next formed on the surface of the semiconductor substrate W (S102). As shown in FIG. 2B, the resist pattern 130 is processed so that the cut region 120 defined by a scribing line or the like of the surface of the semiconductor substrate W is exposed. The processing of the resist pattern 130 is performed by a photolithography process.

다음으로, 반도체 기판(W)의 표면에 미세한 홈이 형성된다(S104). 도 2의 (C)에 나타내는 바와 같이, 레지스트 패턴(130)을 마스크로 이용해 반도체 기판(W)의 표면에 일정한 깊이의 미세한 홈(이하, 편의상 미세 홈 또는 표면측의 홈이라 함)(140)이 형성된다. 이러한 홈은, 예를 들면 드라이 에칭에 의해 형성할 수 있으며, 바람직하게는 이방성 드라이 에칭인 이방성 플라스마 에칭(리액티브 이온 에칭)에 의해 형성된다. 미세 홈(140)의 폭(Sa)은 레지스트 패턴(130)에 형성된 개구의 폭과 거의 동등하며, 미세 홈(140)의 폭(Sa)은 예를 들면 수 ㎛ 내지 수 십 ㎛이다. 바람직하게는 폭(Sa)은 약 3㎛ 내지 약 15㎛이다. 또한, 그 깊이는, 예를 들면 약 10㎛ 내지 100㎛ 정도이며, 적어도 발광 소자 등의 기능 소자가 형성되는 깊이보다 깊게 형성된다. 바람직하게는 미세 홈(140)의 깊이는 약 30㎛ 내지 약 80㎛이다. 미세 홈(140)을 일반적인 다이싱 블레이드에 의해 형성했을 경우에는, 절단 영역(120)의 간격(S)이 다이싱 블레이드 자체의 홈 폭 및 치핑량을 고려한 마진 폭의 합계로서 40 내지 80㎛ 정도로 커진다. 한편, 미세 홈(140)을 반도체 프로세스로 형성했을 경우에는, 홈 폭 자체가 좁을 뿐만 아니라 절단을 위한 마진 폭도 다이싱 블레이드를 사용했을 경우의 마진 폭보다 좁게 하는 것이 가능해지며, 환언하면 절단 영역(120)의 간격(S)을 작게 할 수 있고, 이 때문에, 발광 소자를 웨이퍼 상에 고밀도로 배치해서 반도체편의 취득 수를 증가시킬 수 있다. 또, 본 실시예에 있어서의 「표면측」이란 발광 소자 등의 기능 소자가 형성되는 면측을 말하며, 「이면측」이란 「표면측」과는 반대의 면측을 말한다.Next, fine grooves are formed on the surface of the semiconductor substrate W (S104). As shown in FIG. 2C, the grooves of the semiconductor substrate W having a constant depth (hereinafter referred to as fine grooves or grooves on the surface side) 140 are formed on the surface of the semiconductor substrate W using the resist pattern 130 as a mask. Is formed. Such a groove can be formed by dry etching, for example, and is preferably formed by anisotropic plasma etching (reactive ion etching) which is anisotropic dry etching. The width Sa of the fine grooves 140 is approximately equal to the width of the opening formed in the resist pattern 130, and the width Sa of the fine grooves 140 is, for example, several micrometers to several tens of micrometers. Preferably the width Sa is about 3 μm to about 15 μm. Moreover, the depth is about 10 micrometers-about 100 micrometers, for example, and is formed deeper than the depth in which functional elements, such as a light emitting element, are formed at least. Preferably, the depth of the fine groove 140 is about 30 μm to about 80 μm. When the fine grooves 140 are formed by a general dicing blade, the spacing S of the cut regions 120 is about 40 to 80 μm as a sum of the margin widths considering the groove width and the amount of chipping of the dicing blades themselves. Gets bigger On the other hand, when the fine groove 140 is formed by a semiconductor process, not only the groove width itself is narrow, but also the margin width for cutting can be made narrower than the margin width when the dicing blade is used. The space | interval S of 120 can be made small, and for this reason, a light emitting element can be arrange | positioned at high density on a wafer, and the acquisition number of a semiconductor piece can be increased. In addition, the "surface side" in this Example means the surface side in which functional elements, such as a light emitting element, are formed, and the "rear side" means the surface side opposite to the "surface side."

다음으로, 레지스트 패턴을 박리한다(S106). 도 2의 (D)에 나타내는 바와 같이, 레지스트 패턴(130)을 반도체 기판의 표면으로부터 박리하면, 표면에는 절단 영역(120)을 따라 형성된 미세 홈(140)이 노출된다. 또, 미세 홈(140)의 형상의 상세에 대해서는 후술한다.Next, the resist pattern is peeled off (S106). As shown in FIG. 2D, when the resist pattern 130 is peeled off from the surface of the semiconductor substrate, the fine groove 140 formed along the cut region 120 is exposed on the surface. In addition, the detail of the shape of the fine groove 140 is mentioned later.

다음으로, 자외선 경화형의 다이싱용 테이프를 첩부한다(S108). 도 3의 (A)에 나타내는 바와 같이, 발광 소자측에 점착층을 갖는 다이싱용 테이프(160)가 첩부된다. 다음으로, 기판 이면측으로부터 다이싱 블레이드에 의해 미세 홈(140)을 따라 하프 다이싱이 행해진다(S110). 다이싱 블레이드의 위치 결정은, 기판 이면측에 적외선 카메라를 배치해 기판을 투과해서 간접적으로 미세 홈(140)을 검지하는 방법이나, 기판 표면측에 카메라를 배치해 직접 미세 홈(140)의 위치를 검지하는 방법이나, 그 밖의 공지의 방법을 이용할 수 있다. 이러한 위치 결정에 의해서, 도 3의 (B)에 나타내는 바와 같이 다이싱 블레이드에 의해 하프 다이싱이 행해져 반도체 기판의 이면측에 홈(170)이 형성된다. 홈(170)은 반도체 기판의 표면에 형성된 미세 홈(140)에 도달하는 깊이를 갖는다. 여기에서, 미세 홈(140)은 다이싱 블레이드에 의한 이면측에 홈(170)보다 좁은 폭으로 형성되어 있지만, 이것은, 미세 홈(140)을 이면측의 홈(170)보다 좁은 폭으로 형성하면, 다이싱 블레이드만으로 반도체 기판을 절단하는 경우와 비교해, 1매의 웨이퍼로부터 취득할 수 있는 반도체편의 수를 늘릴 수 있기 때문이다. 또, 도 2의 (C)에 나타내는 수 ㎛ 내지 수 십 ㎛ 정도의 미세 홈을 반도체 기판의 표면으로부터 이면에 이르기까지 형성할 수 있으면, 애초에 다이싱 블레이드를 이용해 이면측의 홈을 형성할 필요는 없지만, 그러한 깊이의 미세 홈을 형성하는 것은 용이하지 않다. 따라서, 도 3의 (B)에 나타내는 바와 같이, 다이싱 블레이드에 의한 이면으로부터의 하프 다이싱을 조합하고 있다.Next, an ultraviolet curable dicing tape is stuck (S108). As shown to Fig.3 (A), the dicing tape 160 which has an adhesion layer on the light emitting element side is stuck. Next, half dicing is performed along the fine groove 140 by the dicing blade from the substrate back surface side (S110). The positioning of the dicing blade is a method of arranging an infrared camera on the back surface side of the substrate and indirectly detecting the micro grooves 140 through the substrate, or positioning the camera on the substrate surface side to directly position the micro grooves 140. Can be detected or other known methods can be used. By this positioning, as shown in FIG. 3B, half dicing is performed by the dicing blade, and the groove 170 is formed on the back surface side of the semiconductor substrate. The groove 170 has a depth reaching the fine groove 140 formed on the surface of the semiconductor substrate. Here, although the fine groove 140 is formed in the width | variety narrower than the groove | channel 170 in the back surface side by a dicing blade, when this forms the fine groove 140 in width narrower than the groove | channel 170 of the back surface side, This is because the number of semiconductor pieces that can be obtained from one wafer can be increased as compared with the case of cutting a semiconductor substrate with only a dicing blade. In addition, as long as the microgrooves of several micrometers to several tens of micrometers shown in FIG. 2C can be formed from the surface of the semiconductor substrate to the rear surface, it is necessary to first form the grooves on the rear surface side using a dicing blade. However, it is not easy to form fine grooves of such depth. Therefore, as shown in FIG.3 (B), the half dicing from the back surface by a dicing blade is combined.

다음으로, 다이싱용 테이프에 자외선(UV)을 조사하고, 또한 익스팬딩용 테이프를 첩부한다(S112). 도 3의 (C)에 나타내는 바와 같이 다이싱용 테이프(160)에 자외선(180)이 조사되어 그 점착층이 경화된다. 그 후, 반도체 기판의 이면에 익스팬딩용 테이프(190)가 첩부된다.Next, ultraviolet-ray (UV) is irradiated to the dicing tape, and the expanding tape is affixed (S112). As shown in FIG.3 (C), the ultraviolet-ray 180 is irradiated to the dicing tape 160, and the adhesive layer hardens. Thereafter, the expanding tape 190 is attached to the back surface of the semiconductor substrate.

다음으로, 다이싱용 테이프를 박리하고, 익스팬딩용 테이프에 자외선을 조사한다(S114). 도 3의 (D)에 나타내는 바와 같이, 다이싱용 테이프(160)가 반도체 기판의 표면으로부터 박리된다. 또한, 기판 이면의 익스팬딩용 테이프(190)에 자외선(200)이 조사되어 그 점착층이 경화된다. 익스팬딩용 테이프(190)는 기재에 신축성을 가지며, 다이싱 후에 개편화한 반도체편의 픽업이 용이해지도록 테이프를 늘려 발광 소자의 간격을 확장한다.Next, the tape for dicing is peeled off and an ultraviolet-ray is irradiated to the tape for expansion (S114). As shown in FIG. 3D, the dicing tape 160 is peeled from the surface of the semiconductor substrate. In addition, the ultraviolet ray 200 is irradiated to the expanding tape 190 on the back surface of the substrate to cure the adhesive layer. The expanding tape 190 has elasticity to the substrate, and the tape is extended to extend the distance between the light emitting elements so as to facilitate pickup of the separated semiconductor pieces after dicing.

다음으로, 개편화된 반도체편의 피킹 및 다이 마운팅을 행한다(S116). 도 3의 (E)에 나타내는 바와 같이, 익스팬딩용 테이프(190)로부터 피킹된 반도체편(210)이 접착제나 솔더 등의 도전성 페이스트 등의 고정 부재(220)를 개재해서 회로 기판(230) 위에 실장(實裝)된다.Next, picking and die mounting of the separated semiconductor pieces are performed (S116). As shown in FIG. 3E, the semiconductor piece 210 picked from the expanding tape 190 is placed on the circuit board 230 via fixing members 220 such as an electrically conductive paste such as an adhesive or solder. It is mounted.

다음으로, 다이싱 블레이드에 의한 하프 다이싱의 상세에 대해 설명한다. 도 5는 도 3의 (B)에 나타내는 다이싱 블레이드에 의한 하프 다이싱을 했을 때의 확대된 단면도를 상하 반전한 상태를 나타내고 있다. 또, 도 3은 기판 표면에 형성된 발광 소자(100)를 강조해서 표시했지만, 도 5는 기판 표면에 발광 소자를 명시하고 있지 않되, 발광 소자는 도 3일 때와 마찬가지로 기판 표면에 형성되어 있는 것으로 한다.Next, the detail of half dicing by a dicing blade is demonstrated. FIG. 5 shows a state in which the enlarged cross-sectional view when the half dicing using the dicing blade shown in FIG. 3B is inverted up and down. In addition, while FIG. 3 highlights the light emitting device 100 formed on the surface of the substrate, FIG. 5 does not specify the light emitting device on the surface of the substrate, but the light emitting device is formed on the surface of the substrate as in FIG. do.

도 5에 나타내는 바와 같이, 다이싱 블레이드(300)는 미세 홈(140)을 따라 회전하면서 반도체 기판(W)을 이면으로부터 절삭해서 반도체 기판(W) 내에 홈(170)을 형성한다. 다이싱 블레이드(300)는, 예를 들면 원반 형상의 절삭 부재이며, 여기에서는 선단부가 일정한 두께를 갖는 예가 나타나 있지만, 선단부가 끝이 가늘어지는 바와 같은 다이싱 블레이드여도 된다. 다이싱 블레이드(300)에 의해 형성된 홈(170)(커프 폭)은 다이싱 블레이드(300)의 두께와 거의 동등한 폭을 가지며, 당해 홈(170)은 미세 홈(140)에 통하는 깊이로 가공된다. 또, 다이싱 블레이드(300)는 반도체 기판(W)의 외측에서 반도체 기판(W)의 이면과 평행한 방향의 위치 맞춤이 이루어진다. 또한, 반도체 기판(W)의 이면과 수직인 방향(Y)으로 소정량만큼 이동됨으로써, 홈(170)과 미세 홈(140)의 접속부에 형성되는 단차에 의해 형성되는 단차부(800)가, Y 방향으로 원하는 두께(T)를 갖도록 반도체 기판(W)의 두께 방향의 위치 맞춤이 이루어진다. 그리고, 반도체 기판(W)의 외측에서 위치 맞춤이 이루어진 후, 다이싱 블레이드(300)를 회전시킨 상태에서, 다이싱 블레이드(300) 또는 반도체 기판(W)의 적어도 한쪽을, 반도체 기판(W)의 이면과 평행한 방향으로 이동시킴으로써, 반도체 기판(W)에 홈(170)을 형성한다. 또, 단차부(800)는, 홈(170)과 미세 홈(140)의 접속부에 형성되는 단차와 반도체 기판(W)의 표면 사이의 부분이지만, 환언하면 홈(170)의 폭과 미세 홈(140)의 폭의 차에 의해 형성되는 단차 형상의 부분이다.As shown in FIG. 5, the dicing blade 300 cuts the semiconductor substrate W from the rear side while rotating along the fine groove 140 to form the groove 170 in the semiconductor substrate W. As shown in FIG. The dicing blade 300 is, for example, a disk-shaped cutting member. Here, an example in which the tip portion has a constant thickness is shown. However, the dicing blade 300 may be a dicing blade in which the tip portion is tapered. The groove 170 (cuff width) formed by the dicing blade 300 has a width approximately equal to the thickness of the dicing blade 300, and the groove 170 is processed to a depth through the fine groove 140. . Moreover, the dicing blade 300 is aligned in the direction parallel to the back surface of the semiconductor substrate W from the outer side of the semiconductor substrate W. FIG. In addition, the step portion 800 formed by the step formed in the connection portion between the groove 170 and the fine groove 140 is moved by a predetermined amount in the direction Y perpendicular to the back surface of the semiconductor substrate W, Positioning in the thickness direction of the semiconductor substrate W is made to have a desired thickness T in the Y direction. After the alignment is performed outside the semiconductor substrate W, at least one of the dicing blade 300 or the semiconductor substrate W is rotated in the state where the dicing blade 300 is rotated. The groove 170 is formed in the semiconductor substrate W by moving in a direction parallel to the back surface of the semiconductor substrate W. As shown in FIG. The stepped portion 800 is a portion between the step formed in the connecting portion of the groove 170 and the fine groove 140 and the surface of the semiconductor substrate W. In other words, the width of the groove 170 and the fine groove ( 140 is a step-shaped portion formed by the difference in width.

다이싱 블레이드(300)에 의한 하프 다이싱이 행해질 때, 기판 표면에는 다이싱용 테이프(160)가 첩부된다. 다이싱용 테이프(160)는 테이프 기재(162)와 그 위에 적층된 점착층(164)을 포함한다. 점착층(164)은 자외선 경화형 수지로 구성되며, 자외선이 조사되는 전까지는 일정한 점도 또는 점성을 갖고, 자외선이 조사되면 경화되어 그 점착성이 소실되는 성질을 갖는다. 이 때문에, 다이싱용 테이프(160)가 첩부되었을 때, 점착층(164)은 미세 홈(140)을 포함하는 기판 표면에 접착되며 다이싱 후에 반도체편이 이탈하지 않도록 이들을 유지한다.When half dicing by the dicing blade 300 is performed, the dicing tape 160 is affixed on the board | substrate surface. The dicing tape 160 includes a tape substrate 162 and an adhesive layer 164 stacked thereon. The adhesive layer 164 is composed of an ultraviolet curable resin, and has a constant viscosity or viscosity until the ultraviolet rays are irradiated, and the adhesive layer 164 is cured when the ultraviolet rays are irradiated to lose its adhesiveness. For this reason, when the dicing tape 160 is affixed, the adhesion layer 164 adheres to the surface of the board | substrate containing the fine groove 140, and holds them so that a semiconductor piece may not leave after dicing.

도 5의 절단 라인(A2)에 있어서, 반도체 기판(W)의 절삭 중, 다이싱 블레이드(300)의 회전이나 다이싱 블레이드(300)와 반도체 기판(W)의 상대적인 이동 등에 의해, 홈(170)의 내벽을 통해 반도체 기판(W)에 진동(B) 및 절삭 압력(P)이 인가된다. 절삭 압력(P)에 의해 반도체 기판(W)이 Y 방향으로 압압되면, 점성이 있는 점착층(164)이 유동해서 미세 홈(140) 내에 들어간다. 또한, 진동(B)이 미세 홈(140)의 근방에 전달됨으로써 점착층(164)의 유동을 조장한다. 또한, 다이싱 블레이드(300)에 의한 절삭에서는, 절분(切粉)이 섞인 절삭 수류(제트 수류)가 홈(170)에 공급되어, 이 절삭 수류에 의해 미세 홈(140)이 확장되는 방향으로 압력(P1)을 받기 때문에, 점착층(164)의 진입이 더 조장될 수 있다. 그 결과, 후술하는 본 실시예의 순 테이퍼 형상을 갖지 않는 미세 홈일 경우, 예를 들면 약 5㎛ 폭의 미세 홈(140) 내에 약 10㎛ 정도의 진입 깊이로 점착층(164)이 들어가는 경우가 있다. 그래서, 본 실시예에서는, 반도체편의 취득 수를 향상시키는 등의 이유로 표면측의 홈 폭을 이면측의 홈 폭보다 좁게 해서 반도체편을 제조하는 방법이어도, 이면측의 홈이 회전하는 절삭 부재로 형성될 경우에는, 반도체편의 취득 수가 약간 희생되지만, 후술하는 순 테이퍼 형상의 미세 홈을 형성하도록 하고 있다.In the cutting line A2 of FIG. 5, during the cutting of the semiconductor substrate W, the groove 170 is caused by the rotation of the dicing blade 300, the relative movement of the dicing blade 300, and the semiconductor substrate W. The vibration B and the cutting pressure P are applied to the semiconductor substrate W through the inner wall of the. When the semiconductor substrate W is pressed in the Y direction by the cutting pressure P, the viscous adhesive layer 164 flows into the fine groove 140. In addition, the vibration B is transmitted to the vicinity of the fine groove 140 to promote the flow of the adhesive layer 164. In addition, in the cutting by the dicing blade 300, cutting water flow (jet water flow) in which the fine powder is mixed is supplied to the groove 170, and the cutting water flow in the direction in which the fine groove 140 is expanded. Because of the pressure P1, the entry of the adhesive layer 164 may be further encouraged. As a result, in the case of the fine groove not having the forward taper shape of the present embodiment described later, for example, the adhesive layer 164 may enter the entry depth of about 10 μm into the fine groove 140 having a width of about 5 μm. . Therefore, in the present embodiment, even if the groove width on the front side is made narrower than the groove width on the back side for the purpose of improving the number of acquisition of the semiconductor pieces, etc., the groove on the back side is formed of a cutting member that rotates. In this case, the number of acquisitions of the semiconductor pieces is slightly sacrificed, but the fine tapered grooves described later are formed.

또, 다이싱이 종료된 절단 라인(A1)에서는, 옆의 절단 라인(A2)의 절삭 중에 미세 홈(140)이 폭 방향으로 좁아지는 바와 같은 압력을 받기 때문에, 미세 홈(140)에 들어간 점착층(164)이 내부로 더 들어가기 쉬워질 것으로 생각된다. 절단 전의 반대측의 절단 라인(A3)에서는, 점착층(164)이 첩부되었을 뿐이기 때문에, 미세 홈(140) 내에 점착층(164)이 들어가는 양은 상대적으로 적을 것으로 생각된다.In addition, in the cutting line A1 where dicing has been completed, since the fine groove 140 is subjected to a pressure narrowing in the width direction during the cutting of the adjacent cutting line A2, adhesion that has entered the fine groove 140 is achieved. It is contemplated that layer 164 will be easier to enter into. In the cutting line A3 on the opposite side before cutting, since the adhesion layer 164 was only affixed, it is thought that the amount which the adhesion layer 164 enters into the fine groove 140 is relatively small.

다이싱 블레이드(300)에 의한 하프 다이싱이 종료되면, 기판 이면에 익스팬딩용 테이프(190)가 첩부되고, 다음으로, 다이싱용 테이프(160)에 자외선(180)이 조사된다. 자외선이 조사된 점착층(164)은 경화되어 그 점착력이 소실된다(도 3의 (C)). 다음으로, 다이싱용 테이프가 기판 표면으로부터 박리된다. 도 6은 다이싱용 테이프를 박리할 때의 점착층의 잔존을 설명하는 단면도이다. 기판 이면에 첩부된 익스팬딩용 테이프(190), 테이프 기재(192)와, 그 위에 적층된 점착층(194)을 포함하며, 절단된 반도체편은 점착층(194)에 의해 유지되어 있다.When half dicing by the dicing blade 300 is complete | finished, the expanding tape 190 is affixed on the back surface of the board | substrate, and the ultraviolet-ray 180 is irradiated to the dicing tape 160 next. The pressure-sensitive adhesive layer 164 irradiated with ultraviolet rays is cured, and its adhesive force is lost (FIG. 3C). Next, the dicing tape is peeled off from the substrate surface. It is sectional drawing explaining remaining of the adhesion layer at the time of peeling the dicing tape. An expanding tape 190, a tape base material 192, and a pressure-sensitive adhesive layer 194 laminated thereon are included, and the cut semiconductor pieces are held by the pressure-sensitive adhesive layer 194.

다이싱용 테이프(160)와 기판 표면이 박리될 때, 미세 홈(140) 내에 들어간 점착층(164a)은 깊은 위치까지 진입해 있기 때문에, 그 일부가 충분히 자외선에 의해 조사되지 않아 미경화되어버리는 경우가 있다. 미경화의 점착층(164)은, 점착성을 갖고 있기 때문에, 점착층(164)이 기판 표면으로부터 박리될 때, 미경화의 점착층(164a)이 끊어져 점착층(164a)이 미세 홈(140) 내에 잔존하거나, 혹은 기판 표면에 재부착되어 잔존할 수 있다. 또한, 가령 경화된 상태여도, 점착층(164a)은 좁은 미세 홈에 깊게 침입해 있기 때문에, 박리할 때의 응력에 의해 찢겨서 잔존할 수 있다. 만약, 잔존한 점착층(164b)이 발광 소자의 표면에 재부착되어버리면, 발광 소자의 광량에 저하를 초래해 발광 소자가 불량품으로 되어 수율이 저하되게 된다. 또한, 발광 소자 이외의 반도체칩이어도, 점착층(164b)이 잔존함으로써 칩의 외관 검사 등에서 불량으로 판정되는 등 그 밖의 악영향이 상정된다. 이 때문에, 다이싱용 테이프의 박리 시에 점착층(164a, 164b)이 기판 표면에 잔존하는 것은 바람직한 것이 아니다. 본 실시예에서는, 기판 표면에 형성되는 미세 홈의 형상을 후술하는 바와 같이 순 테이퍼 형상으로 변경함으로써, 다이싱용 테이프의 박리 시에 점착층이 미세 홈 내나 기판 표면 등에 잔존하는 것을 억제하도록 한다.When the dicing tape 160 and the surface of the substrate are peeled off, since the adhesive layer 164a in the fine groove 140 enters a deep position, a part of the dicing tape is not sufficiently irradiated with ultraviolet rays and thus becomes uncured. There is. Since the uncured adhesive layer 164 has adhesiveness, when the adhesive layer 164 is peeled off from the substrate surface, the uncured adhesive layer 164a is broken, and the adhesive layer 164a becomes the fine groove 140. It may remain within or remain reattached to the substrate surface. Moreover, even if it is a hardened state, for example, since the adhesion layer 164a penetrates deeply into a narrow fine groove | channel, it may be torn and remain by the stress at the time of peeling. If the remaining adhesive layer 164b is reattached to the surface of the light emitting element, the light quantity of the light emitting element is lowered, and the light emitting element becomes a defective product and the yield is lowered. Further, even in semiconductor chips other than the light emitting element, other adverse effects are assumed such that the adhesive layer 164b remains, which is judged to be defective by inspection of the appearance of the chip. For this reason, it is not preferable that the adhesion layers 164a and 164b remain on the board | substrate surface at the time of peeling of the dicing tape. In this embodiment, the shape of the fine grooves formed on the substrate surface is changed to a forward taper shape as described later to suppress the adhesion layer from remaining in the fine grooves, the substrate surface, or the like during peeling of the dicing tape.

또, 복수의 발광 소자(100)가 메사(mesa) 형상으로 형성되어 있을 경우, 발광 소자(100)가 볼록부를 형성하고, 발광 소자(100)와 다른 발광 소자(100) 사이가 오목부로 되어, 이 오목부에 미세 홈(140)이 형성되는 경우가 많다. 이러한 구성에서는, 볼록부뿐만 아니라 오목부에 형성된 미세 홈(140)의 입구 부분에도 점착층(164)을 추종시키도록 첩부함으로써, 절분이 섞인 절삭 수류가 기판 표면측에 침입하지 않도록 하는 구성을 생각할 수 있다. 단, 미세 홈(140)의 입구 부분에 점착층(164)을 추종시키도록 하기 위해서는, 충분한 두께의 점착층(164)을 갖는 다이싱용 테이프가 필요해지기 때문에, 이에 따라 점착층(164)이 미세 홈(140)의 보다 깊숙한 곳에 들어가기 쉬워진다. 따라서, 이러한 점착층(164)이 미세 홈(140)의 깊숙한 곳에 들어가기 쉬운 조건에 있어서, 후술하는 본 실시예의 순 테이퍼 형상의 미세 홈을 적용함으로써, 점착층(164)의 잔존에 대해 보다 높은 효과가 얻어진다.When the plurality of light emitting elements 100 are formed in a mesa shape, the light emitting elements 100 form convex portions, and the light emitting elements 100 and the other light emitting elements 100 become concave portions. The fine groove 140 is often formed in this recessed portion. In such a structure, the structure which affixes not only the convex part but also the adhesion layer 164 to the inlet part of the fine groove 140 formed in the recessed part is considered, and the structure which prevents the cutting water mixed with fine chips from invading a board | substrate surface side is considered. Can be. However, in order to follow the adhesion layer 164 to the inlet part of the fine groove 140, since the tape for dicing which has the adhesion layer 164 of sufficient thickness is needed, the adhesion layer 164 becomes fine accordingly. It becomes easy to enter into the deeper part of the groove | channel 140. Therefore, in the condition where such an adhesion layer 164 is easy to enter into the depth of the fine groove 140, by applying the pure tapered fine groove of this embodiment mentioned later, a higher effect on the remainder of the adhesion layer 164 is applied. Is obtained.

또한, 반도체 기판의 표면으로부터 수직인 미세 홈을 형성했을 경우에 있어서, 점착층(164)이 미세 홈의 홈 폭의 거리보다 깊게 침입할 경우, 즉 점착층(164) 중 미세 홈 내의 점착층(164a)의 형상이 세로로 길어지는 경우는, 세로로 길어지지 않는 경우와 비교해, 점착층(164)을 박리할 때에 미세 홈 내의 점착층(164a)의 근원 부분에 가해지는 응력에 의해 찢기기 쉬워 잔존하기 쉬워질 것으로 생각할 수 있다. 따라서, 본 실시예의 순 테이퍼 형상을 적용하지 않을 경우에 있어서 미세 홈 내의 점착층(164a)의 형상이 세로로 길어지는 바와 같은 미세 홈의 폭이나 점착층(164)의 두께 등의 제조 조건에 있어서, 후술하는 본 실시예의 순 테이퍼 형상의 미세 홈을 적용함으로써, 점착층(164)의 잔존에 대해 보다 높은 효과가 얻어진다.In the case where the vertical microgroove is formed from the surface of the semiconductor substrate, when the adhesion layer 164 penetrates deeper than the distance of the groove width of the microgroove, that is, the adhesion layer in the microgroove in the adhesion layer 164 ( When the shape of 164a is lengthened longitudinally, compared with the case where it is not lengthened longitudinally, when peeling the adhesion layer 164, it is easy to tear by the stress applied to the base part of the adhesion layer 164a in a fine groove | channel. It can be thought that it will be easy to remain. Therefore, in the case where the forward taper shape of the present embodiment is not applied, the shape of the pressure-sensitive adhesive layer 164a in the fine grooves is lengthened vertically. By applying the fine taper of pure tapered shape of this embodiment mentioned later, a higher effect is obtained with respect to the remainder of the adhesion layer 164.

다음으로, 본 발명의 실시에 따른 미세 홈의 형상에 대해 설명한다. 도 7의 (A)는 본 실시예의 제1 미세 홈의 형상을 나타내는 단면도, 도 7의 (B)는 도 7의 (A)의 미세 홈 내에 진입한 점착층에의 자외선 조사를 설명하는 도면이다.Next, the shape of the fine groove according to the embodiment of the present invention will be described. FIG. 7A is a cross-sectional view showing the shape of the first microgroove of the present embodiment, and FIG. 7B is a diagram illustrating ultraviolet irradiation to the adhesive layer entered into the microgroove of FIG. 7A. .

도 7의 (A)에 나타내는 바와 같이, 본 실시예의 미세 홈(400)은, 기판 표면의 개구 폭(Sa1)으로부터 깊이(D)의 저부의 폭(Sa2)(Sa1>Sa2)까지, 개구 폭(Sa1)이 좁아지도록 경사진 대향하는 측면(402, 404)을 포함한다(이러한 경사를 순 테이퍼 형상이라 함). 환언하면, 미세 홈(400)은, 반도체 기판(W)의 표면의 개구 폭(Sa1)으로부터 깊이(D)에 이르기까지 폭이 서서히 좁아지는 형상을 갖고 있다. 또한, 측면(402, 404)은 직선이 아닌, 홈의 상부측보다 하부측 쪽이 가파른 각도로 아래쪽으로 연장되는 형상을 갖는다. 이러한 홈 형상은 홈의 형성 도중에 에칭 조건을 전환함으로써 형성된다(상세는 후술). 개구 폭(Sa1)은 예를 들면 대략 수 ㎛∼수 십 ㎛ 정도이다. 깊이(D)는 발광 소자 등의 회로가 형성되는 깊이보다 깊으며, 이면측으로부터 홈(170)을 형성했을 경우에 홈(170)과 미세 홈(400)의 폭의 차에 의해 형성되는 단차부(800)가 파손되지 않는 깊이로 한다. 미세 홈(400)이 지나치게 얕은 경우는, 이면측으로부터 홈(170)을 형성했을 때에, 다이싱 블레이드(300)에 의한 응력에 의해 단차부(800)가 파손되는 경우가 있기 때문에 파손되지 않는 깊이로 할 필요가 있다. 한편, 미세 홈(400)이 지나치게 깊은 경우는, 깊은 홈에 의해 반도체 기판의 강도가 약해지기 때문에, 미세 홈(140)을 형성한 후의 공정에서의 반도체 기판(W)의 취급이 얕은 경우에 비해 어려워진다. 따라서, 필요 이상으로 깊게 형성하지 않는 것이 바람직하다. 또한, 미세 홈(400)은, 바람직하게는 이방성 드라이 에칭에 의해 형성되며, 측면(402, 404)의 경사각은 포토레지스트의 형상이나 에칭 조건 등을 변경함으로써 적절히 선택 가능하다. 또, 도 7의 (A)의 형상은, 제1 홈 부분과 제2 홈 부분의 경계 부분에서 홈의 측면의 각도가 불연속적으로 변화하는 부분(모서리부)이 존재하지 않는 형상이기 때문에, 상부측의 제1 홈 부분과 하부측의 제2 홈 부분의 경계가 명확한 형상은 아니다. 단, 미세 홈(400)의 상부측과 하부측에서는 측면의 각도가 서로 다르기 때문에, 기판 표면으로부터 이면을 향해 폭이 서서히 좁아지는 제1 홈 부분과, 제1 홈 부분의 아래쪽에 연통해서 형성되는 홈 부분으로서, 제1 홈 부분의 최하부의 폭보다 폭이 넓어지지 않고, 제1 홈 부분의 각도보다 가파른 각도로 아래쪽으로 연장되는 제2 홈 부분을 포함하는 표면측의 홈(미세 홈)의 일례이다.As shown in FIG. 7A, the fine groove 400 of the present embodiment has an opening width from the opening width Sa1 of the substrate surface to the width Sa2 (Sa1> Sa2) of the bottom of the depth D. And opposing side surfaces 402 and 404 inclined such that Sa1 is narrowed (this inclination is called a forward tapered shape). In other words, the fine groove 400 has a shape in which the width gradually narrows from the opening width Sa1 to the depth D of the surface of the semiconductor substrate W. FIG. In addition, the side surfaces 402 and 404 have a shape in which the lower side is extended downward at a steeper angle than the upper side of the groove rather than in a straight line. Such groove shape is formed by switching etching conditions during the formation of the groove (details will be described later). Opening width Sa1 is about several micrometers-about several ten micrometers, for example. The depth D is deeper than the depth where a circuit such as a light emitting element is formed, and the stepped portion formed by the difference between the width of the groove 170 and the fine groove 400 when the groove 170 is formed from the back surface side. The depth of 800 is set not to be damaged. In the case where the microgroove 400 is too shallow, when the groove 170 is formed from the back surface side, the step portion 800 may be damaged by the stress caused by the dicing blade 300, and thus the depth not to be damaged. You need to. On the other hand, when the fine grooves 400 are too deep, the strength of the semiconductor substrate is weakened by the deep grooves, so that the handling of the semiconductor substrate W in the process after the formation of the fine grooves 140 is shallow. Becomes difficult. Therefore, it is preferable not to form deeper than necessary. In addition, the fine groove 400 is preferably formed by anisotropic dry etching, and the inclination angles of the side surfaces 402 and 404 can be appropriately selected by changing the shape of the photoresist, the etching conditions, and the like. In addition, since the shape (A) of FIG. 7A is a shape in which the part (edge part) which the angle of the side surface of a groove discontinuously changes in the boundary part of a 1st groove part and a 2nd groove part does not exist, there is no upper part. The boundary between the first groove portion on the side and the second groove portion on the lower side is not a clear shape. However, since the angles of the side surfaces are different from the upper side and the lower side of the microgroove 400, the grooves are formed in communication with the first groove portion that gradually decreases in width from the substrate surface to the rear surface, and the groove formed below the first groove portion. As a part, it is an example of the groove | channel (fine groove | channel) of the surface side containing the 2nd groove part extended downward at an angle steeper than the angle of a 1st groove part, without becoming wider than the width | variety of the lowest part of a 1st groove part. .

도 7의 (B)에 나타내는 바와 같이, 다이싱 블레이드(300)의 절삭에 의해 커프 폭(Sb)의 홈(170)이 형성되며 홈(170)이 미세 홈(400)에 이어진다. 홈(170)의 폭(커프 폭(Sb))은 예를 들면 20∼60㎛ 정도이다. 다이싱 블레이드(300)로부터의 압력이나 진동 등의 응력에 의해, 점착층(164)의 일부가 순 테이퍼 형상의 미세 홈(400) 내에 진입하고, 익스팬딩용 테이프의 첩부 후에 기판 표면측으로부터의 자외선(180)에 의해 다이싱용 테이프(160)가 조사된다. 이때, 미세 홈(400)이 순 테이퍼 형상으로 가공되어 있기 때문에, 자외선(180)은 반도체 기판(W)에 의해 차폐되지 않고, 미세 홈(400) 내의 점착층(164a)을 충분히 조사해 미세 홈(400) 내의 점착층(164a)이 경화되기 쉬워진다. 그 결과, 다이싱용 테이프(160)와 기판 표면을 박리할 때, 미세 홈(400) 내의 점착층(164a)은, 미세 홈(400)의 개구 폭이 같아도, 수직 형상인 경우와 비교해 점착성이 소실되어 있어, 기판 표면 및 미세 홈(400)으로부터 이탈되기 쉬워, 점착층이 기판 표면에 재부착되는 것이 억제된다. 또한 미세 홈(400)의 순 테이퍼 형상은 홈 형상이 경사져 있기 때문에, 미세 홈(400) 내에 압입된 점착층(164a)이 경화되어 있지 않은 경우여도 수직인 미세 홈과 비교해 빠지기 쉬워져 점착층(164a)의 이탈을 조장한다.As shown in FIG. 7B, the groove 170 of the cuff width Sb is formed by the cutting of the dicing blade 300, and the groove 170 continues to the fine groove 400. The width (cuff width Sb) of the groove 170 is about 20 to 60 µm, for example. Due to stress such as pressure or vibration from the dicing blade 300, a part of the adhesive layer 164 enters into the fine tapered groove 400 in the forward taper shape, and after sticking the expanding tape, from the substrate surface side. The dicing tape 160 is irradiated by the ultraviolet ray 180. At this time, since the fine groove 400 is processed into a forward taper shape, the ultraviolet ray 180 is not shielded by the semiconductor substrate W, and the adhesive layer 164a in the fine groove 400 is sufficiently irradiated to provide fine grooves ( The adhesion layer 164a in 400 becomes easy to harden. As a result, when peeling the tape 160 for dicing and the surface of a board | substrate, even if the opening width of the fine groove 400 is the same, the adhesive layer 164a in the fine groove 400 loses adhesiveness compared with the case where it is a vertical shape. It is easy to separate from the substrate surface and the micro groove 400, and it is suppressed that the adhesion layer reattaches to the substrate surface. In addition, since the groove shape is inclined in the forward tapered shape of the fine groove 400, even when the pressure-sensitive adhesive layer 164a pressed into the fine groove 400 is not hardened, it is easier to fall out compared to the vertical fine groove, and thus the adhesive layer ( Promote departure of 164a).

도 7의 (C)는 본 실시예의 제2 미세 홈의 형상을 나타내는 단면도이다. 제2 미세 홈(410)은, 기판 표면의 개구 폭(Sa1)으로부터 깊이(D)의 도중의 폭(Sa2)까지 순방향으로 경사진 대향하는 측면(412, 414)의 홈 부분과, 폭(Sa2)으로부터 저부까지의 거의 수직인 대향하는 측면(412a, 414a)의 홈 부분을 포함한다. 즉, 기판 표면으로부터 이면을 향해 폭이 서서히 좁아지는 제1 홈 부분과, 제1 홈 부분의 아래쪽에 연통해서 형성되는 홈 부분으로서, 제1 홈 부분의 최하부의 폭보다 폭이 넓어지지 않고, 제1 홈 부분의 각도보다 가파른 각도로 아래쪽으로 연장되는 제2 홈 부분을 포함하고 있다. 그리고, 이러한 형상은, 예를 들면 홈의 형성 도중에 에칭 조건을 전환함으로써 형성된다. 또, 도 7의 (C)의 형상은, 도 7의 (A)의 형상과 마찬가지로, 제1 홈 부분과 제2 홈 부분의 경계 부분에서 홈의 측면의 각도가 불연속적으로 변화하는 부분(모서리부)이 존재하지 않는 형상이다. 측면(412, 414)에 의한 경사진 홈 부분의 깊이(D)는, 다이싱용 테이프(160)가 첩부된 시점에서 점착층(164)이 진입하는 깊이보다 깊은 것이 바람직하다. 깊이(D)보다 깊은 홈 부분의 폭은 순 테이퍼 형상의 홈 폭보다 좁기 때문에, 다이싱 블레이드의 진동이나 응력에 의한 홈 폭의 변동의 비율이 순 테이퍼 형상의 홈 부분보다 커진다. 따라서, 다이싱용 테이프(160)가 첩부된 시점에서 이미 깊이(D)보다 깊은 홈 부분에 점착층(164)이 침입해 있을 경우, 다이싱 블레이드의 진동이나 응력에 의해 홈의 보다 깊은 곳까지 점착층(164)이 침입할 수 있다. 따라서, 깊이(D)는 다이싱용 테이프(160)가 첩부된 상태에 있어서 점착층(164)이 진입하는 깊이보다 깊은 것이 바람직하다.FIG. 7C is a cross-sectional view showing the shape of the second fine groove of the present embodiment. The second fine grooves 410 are groove portions of opposing side surfaces 412 and 414 inclined in the forward direction from the opening width Sa1 of the substrate surface to the width Sa2 in the middle of the depth D, and the width Sa2. ) And the bottom of the groove portion of the nearly vertical opposing side surfaces (412a, 414a). That is, the first groove portion gradually narrowing from the substrate surface toward the back surface, and the groove portion formed in communication with the lower portion of the first groove portion, do not become wider than the width of the lowermost portion of the first groove portion, And a second groove portion extending downward at an angle steeper than the angle of the first groove portion. And this shape is formed, for example by switching etching conditions in the middle of groove formation. In addition, similar to the shape of FIG. 7A, the shape of FIG. 7C is a portion in which the angle of the side surface of the groove is discontinuously changed at the boundary between the first groove portion and the second groove portion (edge). B) is a shape that does not exist. It is preferable that the depth D of the groove part inclined by the side surfaces 412 and 414 is deeper than the depth which the adhesive layer 164 enters at the time when the dicing tape 160 is stuck. Since the width of the groove portion deeper than the depth D is narrower than that of the forward tapered shape, the ratio of fluctuations in the groove width due to vibration and stress of the dicing blade is larger than that of the forward tapered shape. Therefore, when the adhesive layer 164 has already intruded into the groove portion deeper than the depth D at the time when the dicing tape 160 is affixed, it adheres to the deeper portion of the groove by vibration or stress of the dicing blade. Layer 164 may invade. Therefore, it is preferable that depth D is deeper than the depth which the adhesion layer 164 enters in the state in which the dicing tape 160 was affixed.

또한, 깊이(D)는, 다이싱 블레이드로 이면측의 홈이 형성된 후에 있어서, 점착층(164)이 깊이(D)보다 깊은 홈 부분에 침입해 있지 않은 상태를 유지할 수 있는 깊이인 것이 바람직하다. 바람직하게는, 깊이(D)는 10㎛ 이상이다. 이것은, 깊이(D)보다 깊은 홈 부분에 점착층(164)이 침입해 있을 경우, 박리 시에 보다 잔존하기 쉬워지기 때문이다. 또, 미세 홈 전체의 깊이 등 그 밖의 조건은 도 7의 (A)와 같다.Moreover, it is preferable that depth D is a depth which can maintain the state which the adhesive layer 164 does not invade into the groove part deeper than depth D after the groove | channel of the back surface side is formed with a dicing blade. . Preferably, the depth D is 10 micrometers or more. This is because when the adhesion layer 164 intrudes into the groove part deeper than the depth D, it becomes easier to remain at the time of peeling. In addition, other conditions, such as the depth of the whole micro groove, are the same as that of FIG.

여기에서, 도 7의 (C)의 다른 실시태양으로서, 점착층이 침입하는 깊이가 10㎛ 이내이므로, 깊이(D)는 10㎛ 이상이라는 조건에 있어서, 제2 미세 홈(410)의 제2 홈 부분이, 제2 홈 부분의 폭이 깊이(D)로부터 제2 미세 홈(410)의 바닥을 향해 서서히 넓어지는 형상을 가져도 된다.Here, as another embodiment of FIG. 7C, since the depth of penetration of the adhesive layer is within 10 μm, the second depth of the second fine grooves 410 is provided under the condition that the depth D is 10 μm or more. The groove portion may have a shape in which the width of the second groove portion gradually widens from the depth D toward the bottom of the second fine groove 410.

여기에서, 도 7의 (A)와 같이 순 테이퍼 형상에 의해서만 미세 홈을 깊게 형성하려고 하면, 개구부(Sa1)를 넓게 할 필요가 있다. 또한, 개구부(Sa1)는 좁은 채로 순 테이퍼 형상만으로 미세 홈(400)을 깊게 형성하려고 하면 테이퍼각이 가파른 각도로 되기 때문에, 미세 홈(400) 내에 점착층(164)이 잔류하기 쉬워진다. 한편, 도 7의 (C)의 형상에서는, 개구부(Sa1)의 폭은 미세 홈 내에 점착층이 잔류하기 어려운 폭으로 유지하면서, 원하는 깊이의 미세 홈을 형성하기 쉬워진다. 원하는 깊이의 미세 홈을 형성할 수 있으면, 이면측으로부터 제2 미세 홈(410)의 폭보다 넓은 폭의 홈(170)을 형성했을 경우에, 미세 홈의 깊이가 얕은 경우에 비해 단차부의 파손이 억제된다.Here, when it is going to form a fine groove deep only by a forward taper shape like FIG.7 (A), it is necessary to enlarge opening Sa1. In addition, when the opening Sa1 is intended to form the fine groove 400 deeply with only a forward taper shape while being narrow, the taper angle becomes a steep angle, so that the adhesive layer 164 easily remains in the fine groove 400. On the other hand, in the shape of FIG. 7C, the width of the opening Sa1 is easy to form fine grooves having a desired depth while keeping the width of the adhesive layer hardly remaining in the fine grooves. If the microgrooves having a desired depth can be formed, when the grooves 170 having a width wider than the width of the second microgrooves 410 are formed from the rear surface side, breakage of the stepped portion is more likely than the case where the microgrooves have a shallow depth. Suppressed.

또한, 반도체 기판의 표면으로부터 수직인 미세 홈을 형성했을 경우에 있어서, 점착층(164)이 미세 홈의 홈 폭의 거리보다 깊게 침입할 경우, 즉 점착층(164) 중 미세 홈 내의 점착층(164a)의 형상이 세로로 길어지는 경우는, 세로로 길어지지 않는 경우와 비교해, 점착층(164)을 박리할 때에 미세 홈 내의 점착층(164a)의 근원 부분에 가해지는 응력에 의해 잔존하기 쉬워진다. 따라서, 수직인 미세 홈 형태를 형성한 것으로 가정했을 경우에 미세 홈 내에 침입하는 점착층(164a)의 형상이 세로로 길어지는 바와 같은, 미세 홈의 폭이나 점착층(164)의 두께 등의 제조 조건에 있어서, 도 7의 (C)와 같이 미세 홈의 입구 부분을 순 테이퍼 형상으로 하는 것이 바람직하다. 즉, 순 테이퍼 형상의 홈 부분보다 아래쪽에 위치하는 홈 부분의 홈 폭이, 제2 미세 홈(410) 전체가 이 홈 폭으로 형성되어 있는 것으로 가정했을 경우에 있어서 점착층이 들어가는 깊이보다 좁은 폭일 경우에, 그 홈의 입구 부분을 순 테이퍼 형상으로 하면, 점착층(164)의 잔존에 대해 보다 높은 효과가 얻어진다.In the case where the vertical microgroove is formed from the surface of the semiconductor substrate, when the adhesion layer 164 penetrates deeper than the distance of the groove width of the microgroove, that is, the adhesion layer in the microgroove in the adhesion layer 164 ( When the shape of 164a is lengthened longitudinally, it is easy to remain | survive by the stress applied to the base part of the adhesion layer 164a in a micro groove | channel when peeling the adhesion layer 164 compared with the case where it is not lengthened longitudinally. Lose. Therefore, when it is assumed that a vertical fine groove shape is formed, the shape of the width of the fine grooves, the thickness of the pressure-sensitive adhesive layer 164, etc., as the shape of the pressure-sensitive adhesive layer 164a penetrating into the fine grooves are lengthened vertically. Under conditions, it is preferable to make the inlet part of a fine groove into a forward taper shape like FIG.7 (C). That is, the groove width of the groove portion located below the forward tapered groove portion is narrower than the depth where the adhesive layer enters in the case where it is assumed that the entire second fine groove 410 is formed with this groove width. In this case, when the inlet portion of the groove is in a forward tapered shape, a higher effect is obtained on the remaining of the adhesive layer 164.

도 7의 (C)의 미세 홈에 대해서, 다이싱 블레이드(300)의 절삭에 의해 커프 폭(Sb)의 홈(170)을 형성하면, 도 7의 (D)에 나타내는 바와 같이, 홈(170)이 제2 미세 홈(410)에 이어지는 형상으로 된다. 도 7의 (B) 때와 마찬가지로, 점착층(164)의 일부(164a)가 제2 미세 홈(410) 내에 진입하지만, 제2 미세 홈(410)의 순 테이퍼 형상의 홈 부분(측면(412, 414))의 깊이(D)를 점착층(164a)이 들어가는 깊이보다 깊게 형성하면 제2 미세 홈(410) 내의 점착층(164a)은 자외선에 의해 충분히 조사되어 경화되기 쉽다. 이 때문에, 다이싱용 테이프의 박리 시에 제2 미세 홈(410)이나 기판 표면에 점착층이 잔존하는 것이 억제된다. 또한, 제2 미세 홈(410)의 측면이 경사를 갖기 때문에, 제2 미세 홈(410) 내에 압입된 점착층(164a)이 경화되어 있지 않은 경우여도 빠지기 쉬워져 점착층(164a)의 이탈을 조장한다.When the groove 170 of the cuff width Sb is formed by cutting the dicing blade 300 in the fine groove of FIG. 7C, the groove 170 is illustrated in FIG. 7D. ) Becomes a shape that continues to the second fine groove 410. As in FIG. 7B, a portion 164a of the adhesive layer 164 enters the second fine groove 410, but has a forward tapered groove portion of the second fine groove 410 (side surface 412). 414) is formed deeper than the depth into which the adhesive layer 164a enters, the adhesive layer 164a in the second fine grooves 410 is sufficiently irradiated with ultraviolet rays and easily hardened. For this reason, it is suppressed that an adhesion layer remains on the 2nd fine groove 410 or the substrate surface at the time of peeling of the dicing tape. In addition, since the side surfaces of the second fine grooves 410 are inclined, the adhesive layers 164a press-fitted into the second fine grooves 410 are likely to be pulled out even when the adhesive layers 164a are not cured. Encourage.

이렇게 본 실시예에 따르면, 미세 홈(400, 410)은, 적어도 기판 표면의 개구 폭이 저부를 향해 좁아지는 바와 같은 순 테이퍼 형상의 홈 부분을 포함해 구성되기 때문에, 다이싱용 테이프의 점착층이 미세 홈 내에 들어갔다고 해도, 순 테이퍼 형상이 아닌 경우와 비교해서, 미세 홈 내의 점착층 전체를 자외선으로 조사해 경화시켜 그 점착성을 소실시키기 쉬워진다. 또한, 순 테이퍼 형상이기 때문에, 다이싱용 테이프의 박리 시에, 순 테이퍼 형상이 아닌 경우와 비교해서, 점착층이 도중에 끊어지는 것이 억제되고, 일체로 되어 미세 홈이나 기판 표면으로부터 박리되기 쉬워진다. 또한, 후술하는 도 9의 (A)의 형상과 같이 미세 홈의 측면이 직선뿐인 형상이 아닌, 하부측의 측면이 상부측의 측면보다 가파른 각도를 갖고 있으므로, 미세 홈의 입구 부분의 폭이 같은 조건이어도, 도 9의 (A)의 형상보다 깊은 홈을 형성할 수 있다. 깊은 홈을 형성할 수 있으면, 이면측으로부터 홈(170)을 형성했을 때에, 다이싱 블레이드에 의한 응력에 의해 단차부(800)가 파손되기 어려워진다. 따라서, 도 9의 (A)의 형상과 도 7의 (A)나 (C)의 형상을 비교했을 경우, 도 7의 (A)나 (C)의 형상 쪽이 점착층의 잔존 억제와 단차부의 파손 억제를 양립하기 쉽다.Thus, according to this embodiment, since the microgrooves 400 and 410 comprise at least a groove-shaped groove portion such that the opening width of the substrate surface becomes narrow toward the bottom, the adhesive layer of the dicing tape is Even if it enters into a fine groove, compared with the case where it is not a pure taper shape, the whole adhesive layer in a fine groove is irradiated and hardened with an ultraviolet-ray, and it becomes easy to lose the adhesiveness. Moreover, since it is a forward taper shape, compared with the case where it is not a forward taper shape at the time of peeling of the tape for dicing, it is suppressed that an adhesion layer is interrupted in the middle, and it becomes unitary, and it becomes easy to peel off from a fine groove or a substrate surface. In addition, as shown in FIG. 9 (A) to be described later, the side of the microgroove is not only a straight line, but the side of the lower side has a steeper angle than the side of the upper side. Even under the conditions, a groove deeper than the shape of FIG. 9A can be formed. If the deep groove can be formed, when the groove 170 is formed from the back surface side, the stepped portion 800 is less likely to be damaged by the stress caused by the dicing blade. Therefore, when comparing the shape of FIG. 9 (A) and the shape of FIG. 7 (A) or (C), the shape of FIG. Easily compatible with suppression of breakage.

또한, 도 7의 (A) 내지 (D)는, 어떠한 도면도 기판 표면의 개구 폭(Sa1)이 홈(170)의 폭보다 좁은 형태를 개시하고 있지만, 이것은, 기판 표면의 개구 폭(Sa1)이 홈(170)의 폭보다 좁은 구성이면, 홈(170)의 폭 그대로 풀 다이싱하는 방법과 비교해 반도체편의 취득 수를 늘릴 수 있기 때문이다. 여기에서, 일반적으로는, 반도체편의 취득 수를 늘리기 위해서는, 표면측의 홈은 등방성 에칭이나 다이싱 블레이드로 표면측의 홈을 형성하는 것보다도, 폭이 보다 좁고 수직인 형상의 홈이 형성되기 쉬운 이방성 드라이 에칭으로 형성하는 것이 좋지만, 이방성 드라이 에칭을 채용함으로써 단순히 폭이 좁고 수직인 홈 형상을 형성해버리면, 점착층의 잔존의 관점에서는 바람직하지 않다. 한편, 점착층의 잔존에 주목하면, 폭이 좁고 수직인 형상의 홈으로 되는 이방성 드라이 에칭으로 표면측의 홈을 형성하는 것보다, 미세 홈의 개구가 수직인 형상으로 되지 않는 등방성 에칭 등으로 형성하는 것이 좋지만, 등방성 에칭으로는 폭이 좁고 깊은 홈은 형성하기 어렵다. 그래서, 본 실시예에서는, 이방성 드라이 에칭이어도, 도 7의 (A) 내지 (D)에 나타내는 형상의 미세 홈을 형성함으로써, 반도체편의 취득 수 향상과 점착층의 잔존 억제의 양립이 도모된다.7A to 7D disclose a form in which the opening width Sa1 of the substrate surface is narrower than the width of the groove 170 in any of the figures, this is the opening width Sa1 of the substrate surface. It is because the number of acquisition of a semiconductor piece can be increased compared with the method of full dicing as the width | variety of the groove | channel 170 as it is a structure narrower than the width | variety of this groove | channel 170. In general, in order to increase the number of acquisitions of the semiconductor piece, the groove on the surface side is easier to form a groove having a narrower and vertical shape than the groove on the surface side is formed by isotropic etching or a dicing blade. Although it is preferable to form by anisotropic dry etching, it is unpreferable from a viewpoint of the remainder of an adhesion layer, if only a narrow and vertical groove shape is formed by employ | adopting anisotropic dry etching. On the other hand, when attention is paid to remaining of the adhesive layer, rather than forming grooves on the surface side by anisotropic dry etching, which is a groove having a narrow and vertical shape, it is formed by isotropic etching or the like in which the openings of the fine grooves do not become vertical shapes. It is better to do this, but isotropic etching is difficult to form a narrow, deep groove. Therefore, in this embodiment, even if it is anisotropic dry etching, by forming the fine groove of the shape shown to FIG.7 (A)-(D), both the acquisition number improvement of a semiconductor piece and the suppression of a residual suppression of an adhesion layer are aimed at.

도 8의 (A), (B)는, 미세 홈이 역 테이퍼 형상으로 가공되었을 때의 비교예이다. 도 8의 (A)에 나타내는 바와 같이, 미세 홈(500)은, 개구 폭(Sa1)보다 저부의 폭(Sa2)이 커지도록 대향하는 경사진 측면(502, 504)을 갖는, 소위 역 테이퍼 형상의 홈으로 가공되어 있다. 이렇게 저부측의 폭이 넓어지는 형상은, 등방성 에칭을 사용했을 경우나 이방성 드라이 에칭이어도, 에칭 가스에 함유되는 에칭용의 가스(Cl2 등)의 유량과 측벽을 보호하기 위한 보호막 형성용의 가스(C4F8 등)의 유량의 밸런스를 역 테이퍼 형상으로 가공되도록 설정함으로써 형성된다. 도 8의 (B)에 나타내는 바와 같이, 역 테이퍼 형상의 미세 홈(500) 내에 점착층(164)의 일부(164a)가 진입했을 때, 개구 폭(Sa1)의 너비가 좁아지기 때문에, 자외선(180)의 일부가 반도체 기판(W)에 의해 차폐되기 쉬워, 점착층(164a)의 주연부(165)(도면 중, 채우기 부분)에 자외선이 충분히 조사되지 않아, 임의의 미경화의 점착층(165)이 많이 남기 쉬워진다. 이 때문에, 다이싱용 테이프의 박리 시에, 순 테이퍼 형상인 경우와 비교해 점착성이 있는 점착층(165)이 도중에 끊어지기 쉬워, 미세 홈 내에 잔존하거나, 혹은 기판 표면 등에 재부착되어버린다. 또한, 역 테이퍼 형상이기 때문에, 미세 홈(500) 내에 압입된 경화된 점착층(164)이 원활하게 빠지기 어려워진다.8A and 8B are comparative examples when the microgrooves were processed into an inverse tapered shape. As shown in FIG. 8A, the fine groove 500 has a so-called inverse taper shape having inclined side surfaces 502 and 504 facing each other such that the width Sa2 of the bottom portion becomes larger than the opening width Sa1. It is processed into the groove of. The shape in which the width of the bottom side is widened in this way is a gas for forming a protective film for protecting the flow rate and sidewall of the etching gas (Cl 2, etc.) contained in the etching gas, even when isotropic etching or anisotropic dry etching is used. C4F8 etc.) is formed by setting the balance of the flow rate so as to be processed into an inverse tapered shape. As shown in FIG. 8B, when the portion 164a of the adhesive layer 164 enters the inverted tapered fine groove 500, the width of the opening width Sa1 is narrowed. A part of 180 is easily shielded by the semiconductor substrate W, and ultraviolet rays are not sufficiently irradiated to the peripheral portion 165 (filling portion in the figure) of the adhesive layer 164a, so that any uncured adhesive layer 165 ) Is easy to leave a lot. For this reason, compared with the case of a forward taper shape, at the time of peeling of the tape for dicing, the adhesive layer 165 with a stickiness is easy to be broken in the middle, and remains in a micro groove | channel, or reattaches to a board | substrate surface etc. In addition, because of the inverse taper shape, the cured pressure-sensitive adhesive layer 164 press-fitted into the fine groove 500 becomes difficult to be pulled out smoothly.

도 8의 (C), (D)는, 미세 홈이 수직 형상으로 가공되었을 때의 비교예이다. 도 8의 (C)에 나타내는 바와 같이, 미세 홈(510)은 기판 표면의 개구 폭(Sa1)이 수직인 대향하는 측면(512, 514)을 포함하는 소위 수직 형상의 홈으로 가공되어 있다. 이러한 형상은, 일반적인 이방성 드라이 에칭을 채용했을 경우에 형성된다. 도 8의 (D)에 나타내는 바와 같이, 수직 형상의 미세 홈(510) 내에 진입된 점착층(164a)은 미세 홈의 폭(Sa1)에 대해 내부로 깊게 들어가 있기 때문에, 순 테이퍼 형상인 경우와 비교해 점착층(164a) 전체가 충분히 자외선(180)에 의해 조사되지 않아, 그 주연부의 일부의 점착층(166)이 미경화되기 쉽다. 미경화의 점착층(166)은 도 8의 (A)의 역 테이퍼 형상일 때의 점착층(165)보다 적지만, 이러한 점착층(166)은 다이싱용 테이프의 박리 시에 미세 홈(510)이나 기판 표면에 잔존, 혹은 재부착할 수 있다.8C and 8D are comparative examples when the microgrooves were processed into vertical shapes. As shown in FIG. 8C, the fine grooves 510 are processed into so-called vertical grooves including opposing side surfaces 512 and 514 in which the opening width Sa1 of the substrate surface is vertical. Such a shape is formed when general anisotropic dry etching is adopted. As shown in FIG. 8D, since the pressure-sensitive adhesive layer 164a entered into the vertical fine grooves 510 deeply enters the inside of the width Sa1 of the fine grooves, the adhesive tape layer 164a has a net taper shape. In comparison, the whole adhesion layer 164a is not fully irradiated with the ultraviolet ray 180, and the adhesion layer 166 of a part of the peripheral part tends to be uncured. The uncured adhesive layer 166 is smaller than the adhesive layer 165 in the reverse tapered shape in FIG. 8A, but the adhesive layer 166 has a fine groove 510 when the dicing tape is peeled off. However, it may remain on or reattach to the substrate surface.

도 9의 (A)는 미세 홈(520)이 직선 형상의 측면(522, 524)만을 갖는 순 테이퍼 형상으로 가공되었을 때의 비교예이다. 이러한 형상은, 예를 들면 이방성 드라이 에칭에 있어서, 에칭 가스에 함유되는 에칭용의 가스(Cl2 등)의 유량과 측벽을 보호하기 위한 보호막 형성용의 가스(C4F8 등)의 유량의 밸런스를 순 테이퍼 형상으로 가공되도록 설정함으로써 형성된다. 도 9의 (A)에 나타내는 바와 같이, 순 테이퍼 형상의 미세 홈(520) 내에 진입된 점착층(164a)은, 도 8의 (A)나 (C)의 형상과 비교해 점착층(164a) 전체에 자외선(180)이 조사되기 쉬운 상태로 되어 있다. 따라서, 자외선(180) 조사 후에 미경화의 점착층이 발생하기 어려워, 다이싱용 테이프의 박리 시에 점착층이 미세 홈(520)이나 기판 표면에 잔존, 혹은 재부착하기 어려워진다. 그러나, 도 9의 (A)의 형상은 도 7의 (A)나 (C)의 형상과는 다르며, 미세 홈(520)의 측면(522, 524)은 각도가 일정한 직선 형상의 측면으로 구성되어 있기 때문에, 미세 홈의 입구 부분의 폭(Sa1)이 같은 조건에서 비교하면, 도 7의 (A)나 (C)보다 깊은 홈을 형성할 수 없다. 깊은 홈을 형성할 수 없어 얕은 홈으로 되어버릴 경우, 앞서 설명한 바와 같이, 이면측으로부터 홈(170)을 형성했을 때에, 다이싱 블레이드에 의한 응력에 의해 단차부(800)가 파손되기 쉬워진다. 따라서, 도 9의 (A)의 형상과 도 7의 (A)나 (C)의 형상을 비교했을 경우, 도 7의 (A)나 (C)의 형상 쪽이 점착층의 잔존 억제와 단차부의 파손 억제를 양립하기 쉽다.9A is a comparative example when the fine groove 520 is processed into a forward taper shape having only linear side surfaces 522 and 524. This shape is, for example, in anisotropic dry etching, in which the flow rate of the flow rate of the gas for etching (Cl 2, etc.) contained in the etching gas and the flow rate of the gas (C 4 F 8, etc.) for forming the protective film for protecting the sidewalls are net tapered. It is formed by setting to be processed into a shape. As shown in FIG. 9 (A), the adhesion layer 164a which entered into the fine groove 520 of a forward taper shape is compared with the whole adhesion layer 164a compared with the shape of FIG. 8 (A) or (C). Ultraviolet 180 is in a state where it is easy to irradiate. Therefore, the uncured adhesive layer hardly occurs after the ultraviolet ray 180 irradiation, and the adhesive layer hardly remains or reattaches to the fine grooves 520 or the substrate surface during peeling of the dicing tape. However, the shape of (A) of FIG. 9 is different from the shape of (A) or (C) of FIG. 7, and the side surfaces 522 and 524 of the microgrooves 520 are composed of linear side surfaces having a constant angle. Therefore, when the width Sa1 of the inlet portion of the fine groove is compared under the same conditions, a groove deeper than that of Fig. 7A or 7C cannot be formed. When a deep groove cannot be formed and becomes a shallow groove, as described above, when the groove 170 is formed from the back surface side, the step portion 800 is easily damaged by the stress caused by the dicing blade. Therefore, when comparing the shape of FIG. 9 (A) and the shape of FIG. 7 (A) or (C), the shape of FIG. Easily compatible with suppression of breakage.

도 9의 (B)는, 미세 홈(530)이, 기판 표면으로부터 이면을 향해 폭이 서서히 좁아지는 제1 홈 부분(532, 534)과, 제1 홈 부분의 아래쪽에 연통해서 형성되는 홈 부분으로서, 제1 홈 부분의 최하부의 폭보다 폭이 넓어지지 않고, 제1 홈 부분의 각도보다 가파른 각도로 아래쪽으로 연장되는 제2 홈 부분(532a, 534a)을 포함하고 있다. 이러한 형상은, 예를 들면 제1 홈 부분에 상당하는 상부측의 홈 부분을 등방성 에칭으로 형성하고, 제2 홈 부분에 상당하는 하부측의 홈 부분을 이방성 드라이 에칭으로 형성함으로써 실현할 수 있다. 도 9의 (B)는, 도 9의 (A)와 마찬가지로, 미세 홈(530)의 입구 부분이 순 테이퍼 형상으로 되어 있으므로, 도 8의 (A)나 (C)의 형상과 비교해 점착층이 미세 홈(530)이나 기판 표면에 잔존하기 어려워진다. 또한, 도 9의 (A)의 형상과 비교해, 미세 홈(530)의 입구 부분의 폭(Sa1)이 같아도 보다 깊은 홈을 형성할 수 있기 때문에, 단차부(800)의 파손이 억제된다. 그러나, 도 9의 (B)의 형상에 있어서 미세 홈(530)은 그 측면에 단(edge)을 갖고 있다. 환언하면, 도 7의 (A)나 (C)의 형상과 비교하면, 제1 홈 부분과 제2 홈 부분 사이에 홈의 측면(532, 532a 및 534, 534a)의 각도가 불연속적으로 변화하는 부분(모서리부)이 존재해 있음으로써, 제2 홈 부분에 점착층이 침입했을 경우에 점착층 전체에 자외선(180)이 조사되기 어려워 미경화의 점착층이 발생하기 쉽다. 또한, 홈의 측면(532, 532a 및 534, 534a)의 각도가 불연속적으로 변화하는 부분(모서리부)이 존재해 있음으로써, 다이싱용 테이프(160)와 기판 표면을 박리할 때, 제2 홈 부분에까지 침입한 점착층(164a)이 모서리부에 걸리거나, 찢기기 쉬워져 점착층(164a)의 잔존이 조장된다. 따라서, 도 9의 (B)의 형상과 도 7의 (A)나 (C)의 형상을 비교했을 경우, 도 7의 (A)나 (C)의 형상 쪽이 점착층의 잔존 억제와 단차부의 파손 억제를 양립하기 쉽다.9B illustrates a groove portion in which the fine groove 530 communicates with the first groove portions 532 and 534 whose width gradually narrows from the substrate surface to the back surface, and the lower portion of the first groove portion. The second groove portion 532a, 534a extends downward at an angle steeper than the angle of the first groove portion, without being wider than the width of the lowermost portion of the first groove portion. Such a shape can be realized by, for example, forming an upper groove portion corresponding to the first groove portion by isotropic etching, and forming a lower groove portion corresponding to the second groove portion by anisotropic dry etching. In FIG. 9B, as in FIG. 9A, the inlet portion of the fine groove 530 is in a forward tapered shape, the adhesive layer is less than that in FIG. 8A or 8C. It is difficult to remain in the fine grooves 530 or the substrate surface. In addition, compared with the shape of FIG. 9A, even if the width Sa1 of the inlet portion of the fine groove 530 is the same, a deeper groove can be formed, so that the breakage of the step portion 800 is suppressed. However, in the shape of FIG. 9B, the fine grooves 530 have edges on the side surfaces thereof. In other words, compared with the shape of (A) or (C) of FIG. 7, the angles of the side surfaces 532, 532a and 534, 534a of the grooves discontinuously change between the first groove portion and the second groove portion. Since the part (edge part) exists, when the adhesive layer intrudes into a 2nd groove part, it is hard to irradiate the ultraviolet-ray 180 to the whole adhesive layer, and an uncured adhesive layer is easy to generate | occur | produce. In addition, since there are portions (edge portions) in which the angles of the side surfaces 532, 532a and 534, 534a of the grooves change discontinuously, the second grooves are peeled off when the dicing tape 160 is peeled off from the substrate surface. The adhesion layer 164a which penetrated even to the part is caught by a corner part, or it is easy to tear, and the residual of the adhesion layer 164a is encouraged. Therefore, when comparing the shape of FIG. 9 (B) and the shape of FIG. 7 (A) or (C), the shape of FIG. Easily compatible with suppression of breakage.

도 9의 (C)는, 미세 홈(540)이, 기판 표면으로부터 이면을 향해 폭이 서서히 좁아지는 직선상의 측면(542, 544)으로 구성되는 제1 홈 부분과, 제1 홈 부분의 아래쪽에 연통해서 형성되는 홈 부분으로서, 대략 수직으로 아래쪽으로 연장되는 측면(542a, 544a)으로 구성되는 제2 홈 부분을 포함하고 있다. 이러한 형상은, 예를 들면 제1 홈 부분에 상당하는 부분을 선단부가 예각 형상인 다이싱 블레이드의 선단부만을 이용해서 형성하고, 제2 홈 부분에 상당하는 부분을 얇은 두께의 다이싱 블레이드로 형성함으로써 실현할 수 있다. 도 9의 (C)의 형상인 경우여도 미세 홈(540)은 그 측면에 단(edge)을 갖고 있다. 환언하면, 앞서 설명한 도 9의 (B)의 형상의 경우와 마찬가지로, 미세 홈의 측면(542, 542a와 544, 544a)의 각도가 불연속적으로 변화하는 부분(모서리부)이 존재해 있어, 도 7의 (A)나 (C)의 형상을 비교했을 경우, 도 7의 (A)나 (C)의 형상 쪽이 점착층의 잔존 억제와 단차부의 파손 억제를 양립하기 쉽다.FIG. 9C shows a first groove portion composed of linear side surfaces 542 and 544 in which the fine groove 540 is gradually narrowed from the substrate surface to the rear surface, and below the first groove portion. The groove portion formed in communication includes a second groove portion composed of side surfaces 542a and 544a extending substantially vertically downward. Such a shape is formed by, for example, forming a portion corresponding to the first groove portion using only the tip portion of the dicing blade whose tip portion is an acute shape, and forming a portion corresponding to the second groove portion by a thin dicing blade. It can be realized. Even in the case of the shape of FIG. 9C, the fine groove 540 has an edge on its side. In other words, similarly to the case of the shape of FIG. 9B described above, there are portions (edge portions) in which the angles of the side surfaces 542, 542a and 544, 544a of the fine grooves are discontinuously changed, and FIG. When comparing the shapes of 7 (A) and (C), the shape of FIG. 7 (A) or (C) tends to achieve both the suppression of the residual of the adhesive layer and the suppression of breakage of the stepped portion.

다음으로, 본 실시예의 미세 홈의 제조 방법에 대해 설명한다. 도 10은 도 7의 (A) 및 (C)에 나타내는 미세 홈의 제조 방법의 공정을 나타내는 단면도이다. 도 10의 (A)에 나타내는 바와 같이, 복수의 발광 소자가 형성된 반도체 기판(W)(GaAs 기판)의 표면에 포토레지스트(600)가 도포된다. 포토레지스트(600)는, 예를 들면 점성 100cpi의 i선 레지스트이며 수 ㎛ 정도의 두께로 형성된다. 공지의 포토리소그래피 공정, 예를 들면 i선 스테퍼, TMAH 2.38%의 현상액을 이용해서 포토레지스트(600)에 개구(610)가 형성된다. 개구(610)는 도 2의 (A)에 있어서 설명한 바와 같이 절단 영역(120)을 노출시키기 위해 형성된다.Next, the manufacturing method of the fine groove of this Example is demonstrated. FIG. 10: is sectional drawing which shows the process of the manufacturing method of the fine groove | channel shown to FIG. 7 (A) and (C). As shown in FIG. 10A, a photoresist 600 is applied to the surface of a semiconductor substrate W (GaAs substrate) on which a plurality of light emitting elements are formed. The photoresist 600 is, for example, an i-line resist having a viscosity of 100 cpi and is formed to a thickness of about several μm. An opening 610 is formed in the photoresist 600 using a known photolithography process, for example, an i-line stepper and a developer of TMAH 2.38%. The opening 610 is formed to expose the cut region 120 as described in FIG.

다음으로, 도 10의 (B)에 나타내는 바와 같이, 개구(610)가 형성된 포토레지스트(600)를 에칭용의 마스크로 이용해 반도체 기판(W)을 이방성 드라이 에칭한다. 일례로서, 리액티브 이온 에칭(RIE) 장치로서 유도 결합 플라스마(ICP)가 이용된다. 에칭 가스로서, CF계의 가스를 첨가함으로써 에칭과 동시에 홈(620)의 측벽에 보호막(630)이 형성된다. 반응 가스의 플라스마에 의해 라디칼, 이온이 생성되지만, 홈(620)의 측벽은 라디칼만으로 어택받고, 저부는 라디칼 및 이온의 양쪽에 의해 어택받기 때문에 에칭되기 쉬워져 이방성 에칭이 달성된다. 여기에서, 에칭 장치의 출력, 가스의 유량, 시간 등의 에칭 조건을 조정해 순 테이퍼 형상의 홈이 형성되는 조건에서 에칭을 행한다. 예를 들면, 에칭 가스에 함유되는 에칭용의 가스(Cl2 등)의 유량을 늘리거나, 측벽 보호막을 형성하기 위한 가스인 CF계 가스(C4F8 등)의 유량을 줄임으로써, 홈의 측벽에 형성되는 보호막(630)이 얇아지기 때문에, 홈의 측벽의 각도가 깊이 방향에 대해 가파른 각도로 된다(즉, 수직에 가까운 각도로 됨). 반대로, 에칭 가스에 함유되는 에칭용의 가스(Cl2 등)의 유량을 줄이거나, 측벽 보호막을 형성하기 위한 가스인 CF계 가스(C4F8 등)의 유량을 늘림으로써, 홈의 측벽에 형성되는 보호막(630)이 두꺼워지기 때문에, 홈의 측벽의 각도가 깊이 방향에 대해 완만한 각도로 된다. 일례로서, 에칭 조건은, 유도 결합 플라스마(ICP)의 파워 500W, 바이어스 파워 50W, 압력 3Pa, 에칭 가스로서 Cl2=150sccm, BCl3=50sccm, C4F8=50sccm, 기판 온도 20℃, 에칭 시간 20분이다.Next, as shown in FIG. 10B, the anisotropic dry etching of the semiconductor substrate W is performed using the photoresist 600 having the opening 610 as a mask for etching. As an example, inductively coupled plasma (ICP) is used as a reactive ion etching (RIE) device. By adding a CF-based gas as the etching gas, a protective film 630 is formed on the sidewall of the groove 620 at the same time as the etching. Although radicals and ions are generated by the plasma of the reaction gas, the sidewalls of the grooves 620 are attacked only by the radicals, and since the bottoms are attacked by both the radicals and the ions, they are easily etched and anisotropic etching is achieved. Here, etching conditions, such as the output of an etching apparatus, the flow volume of gas, and time, are adjusted, and etching is performed on the conditions which form a pure tapered groove. For example, by increasing the flow rate of the etching gas (Cl2, etc.) contained in the etching gas, or reducing the flow rate of the CF-based gas (C4F8, etc.), which is a gas for forming the sidewall protective film, Since the protective film 630 becomes thin, the angle of the side wall of the groove becomes a steep angle with respect to the depth direction (that is, the angle close to the vertical). On the contrary, the protective film formed on the sidewall of the groove by reducing the flow rate of the etching gas (Cl2 or the like) contained in the etching gas or increasing the flow rate of the CF-based gas (C4F8 or the like), which is a gas for forming the sidewall protective film ( Since 630 becomes thick, the angle of the side wall of the groove becomes a gentle angle with respect to the depth direction. As an example, etching conditions are 500 W of power of inductively coupled plasma (ICP), 50 W of bias powers, 3 Pa of pressure, Cl2 = 150 sccm, BCl3 = 50 sccm, C4F8 = 50 sccm as an etching gas, substrate temperature 20 degreeC, and etching time 20 minutes.

다음으로, 도 10의 (C)에 나타내는 바와 같이, 도 10의 (B)에서 형성한 순 테이퍼의 각도보다 가파른 각도로 되도록 에칭 조건을 전환한다. 예를 들면, 에칭 가스에 함유되는 에칭용의 가스(Cl2 등)의 유량을 늘리거나, 측벽 보호막을 형성하기 위한 가스인 CF계 가스(C4F8 등)의 유량을 줄임으로써, 도 10의 (B)에서 형성한 홈(620)의 측벽의 각도보다 가파른 각도의 홈 부분(640)이 형성되도록 한다. 일례로서, 에칭 조건은, 유도 결합 플라스마(ICP)의 파워 500W, 바이어스 파워 50W, 압력 3Pa, 에칭 가스로서 Cl2=200sccm, BCl3=50sccm, C4F8=35sccm, 기판 온도 20℃, 에칭 시간 20분이다. 미세 홈을 형성할 경우, 홈의 저부측은 상부측보다 측벽 보호막(630)의 두께가 얇아지는 경향이 있기 때문에, 에칭 강도를 도중에 강하게 함으로써, 이미 형성되어 있는 홈의 저부측에 부착된 측벽 보호막(630)이 깎여 측벽이 노출되기 쉬워진다. 이에 따라, 이미 형성되어 있는 홈의 저부측의 홈 폭은 약간 완만하게 넓어짐과 함께 홈이 아래쪽으로 연장되어 간다. 한편, 이미 형성되어 있는 홈의 상부측에는 두꺼운 측벽 보호막(630)이 부착되어 있기 때문에, 에칭 조건을 극단적으로 강하게 하지 않으면 측벽이 노출될 때까지 측벽 보호막(630)이 깎이지 않기 때문에, 홈의 상부측(입구 부분)의 형상은 변함없이 유지된다.Next, as shown in FIG.10 (C), etching conditions are switched so that it may become an angle steeper than the angle of the net taper formed in FIG.10 (B). For example, by increasing the flow rate of the etching gas (Cl 2, etc.) contained in the etching gas, or decreasing the flow rate of the CF-based gas (C 4 F 8, etc.), which is a gas for forming the sidewall protective film, FIG. The groove portion 640 having a steeper angle than the angle of the sidewall of the groove 620 formed in FIG. As an example, etching conditions are 500 W of inductively coupled plasma (ICP), 50 W of bias powers, 3 Pa of pressures, Cl2 = 200 sccm, BCl3 = 50 sccm, C4F8 = 35 sccm as an etching gas, substrate temperature 20 degreeC, and etching time 20 minutes. When the fine groove is formed, the bottom side of the groove tends to have a smaller thickness of the sidewall protective film 630 than the top side. Therefore, by strengthening the etching strength in the middle, the sidewall protective film attached to the bottom side of the groove already formed ( 630 is cut off, and the side wall is easy to be exposed. As a result, the groove width on the bottom side of the groove already formed is slightly widened, and the groove extends downward. On the other hand, since the thick sidewall protective film 630 is attached to the upper side of the groove already formed, the sidewall protective film 630 is not cut until the sidewall is exposed unless the etching conditions are extremely strong, so that the upper side of the groove is The shape of the side (inlet portion) remains unchanged.

또, 측벽 보호막을 형성하기 위한 가스인 CF계 가스(C4F8 등)의 유량을 줄이는 경우는, 완전히 정지하지 않는 범위에서 줄이는 것이 바람직하다. 이것은, 측벽 보호막을 형성하기 위한 가스를 정지해버리면, 측벽 방향에의 에칭 강도가 과대해져, 미세 홈의 아래쪽을 향해 폭이 넓어지는 홈 부분이 형성되어버리기 때문이다. 이렇게, 미세 홈의 아래쪽을 향해 폭이 넓어지는 홈 부분이 형성될 경우, 이 홈 부분에 점착층(164a)이 침입하면 점착층(164a) 전체에 자외선(180)이 조사되기 어려워져, 도 8의 (A)의 경우와 마찬가지로, 점착층(164a)이 잔존하기 쉬워지기 때문이다. 도 5에 있어서 앞서 설명한 바와 같이, 미세 홈에 대해 기판의 이면으로부터 다이싱 블레이드 등의 회전하는 절삭 부재로 홈을 형성할 경우, 예를 들면 약 5㎛ 폭의 미세 홈 내에 약 10㎛ 정도의 진입 깊이로 점착층이 들어가는 등, 상정 이상의 깊이까지 점착층이 들어가는 경우가 있다. 따라서, 미세 홈의 아래쪽을 향해 폭이 넓어지는 홈 부분을 형성하는 특단의 이유가 없는 경우는, 점착층의 잔존 억제의 관점에서 그러한 홈 부분이 형성되지 않도록 한다. 또한, 측벽 보호막을 형성하기 위한 가스를 정지하는 등 해서 측벽 방향에의 에칭 강도가 과대해지면, 홈의 상부측(입구 부분)의 측벽이 노출될 때까지 측벽 보호막(630)이 깎이는 경우가 있다. 이것은, 미세 홈의 입구 부분 쪽이 저부측보다 신선한 에칭 가스의 농도가 높기 때문에 발생하는 것으로 생각된다. 이렇게 되면, 홈의 상부측이 폭 방향으로 넓어지도록 에칭되어버려 경우에 따라서는 소자의 형성 영역에 영향을 주는 경우가 있다. 따라서, 홈의 상부측의 측벽이 노출되지 않는 범위의 에칭 강도로 전환하는 것이 바람직하다.Moreover, when reducing the flow volume of CF system gas (C4F8 etc.) which is a gas for forming a sidewall protective film, it is preferable to reduce in the range which does not stop completely. This is because, when the gas for forming the sidewall protective film is stopped, the etching strength in the sidewall direction becomes excessive, and a groove portion that becomes wider toward the lower side of the fine groove is formed. In this way, when the groove portion widening toward the lower side of the fine groove is formed, when the adhesive layer 164a penetrates into the groove portion, the ultraviolet ray 180 is hardly irradiated on the entire adhesive layer 164a, and FIG. 8. It is because the adhesion layer 164a becomes easy to remain | survive similarly to the case of (A). As described above with reference to FIG. 5, when the groove is formed from a rotating cutting member such as a dicing blade from the back surface of the substrate with respect to the fine groove, for example, about 10 μm is entered into the fine groove having a width of about 5 μm. An adhesion layer may enter to a depth beyond assumption, such as an adhesion layer entering in depth. Therefore, when there is no special reason for forming the groove part which becomes wider downward of a micro groove, such a groove part is prevented from being formed from a viewpoint of suppression of remainder of an adhesion layer. If the etching strength in the sidewall direction becomes excessive, for example, by stopping the gas for forming the sidewall protective film, the sidewall protective film 630 may be cut until the sidewall of the upper side (inlet portion) of the groove is exposed. This is considered to occur because the concentration of the etching gas is higher at the inlet portion of the fine grooves than at the bottom portion. In this case, the upper side of the groove may be etched to be wider in the width direction, and in some cases, the formation region of the device may be affected. Therefore, it is preferable to switch to the etching strength of the range in which the side wall on the upper side of the groove is not exposed.

도 10의 (C)에 있어서 미세 홈의 형성이 완료한 후에는, 도 10의 (D)에 나타내는 바와 같이 산소 애싱에 의해 포토레지스트(600)가 제거된다. 이렇게 해서 도 7의 (A), (C)에 나타내는 미세 홈(400, 410)이 얻어진다.After formation of the fine grooves in FIG. 10C is completed, as shown in FIG. 10D, the photoresist 600 is removed by oxygen ashing. In this way, the fine grooves 400 and 410 shown in Figs. 7A and 7C are obtained.

이상과 같이, 본 실시예의 미세 홈의 제조 방법에서는, 미세 홈의 폭이 깊이 방향을 향해 서서히 좁아지는 제1 에칭 강도로 미세 홈의 형성을 개시하고, 미세 홈의 형성 도중에, 제1 에칭 강도보다 강한 에칭 강도로서 표면측의 홈의 입구 부분의 폭이 넓어지지 않고 아래쪽으로 연장되는 제2 에칭 강도로 드라이 에칭의 조건을 전환해서, 기판의 표면으로부터 이면을 향해 홈의 폭이 넓어지는 부분을 갖지 않는 미세 홈을 형성하도록 하고 있다. 미세 홈의 폭이 깊이 방향을 향해 서서히 좁아지는 제1 에칭 강도로 에칭을 행하기 때문에, 도 8의 (A), (C)의 형상과 비교해 점착층(164a)의 잔존이 억제되는 형상의 미세 홈이 형성된다. 또한, 미세 홈의 형성 도중에, 미세 홈의 입구 부분의 폭이 넓어지지 않고 아래쪽으로 연장되는 제2 에칭 강도로 드라이 에칭의 강도를 강하게 해서, 홈의 아래쪽을 향해 폭이 넓어지는 부분을 갖지 않는 미세 홈을 형성하도록 하고 있기 때문에, 도 9의 (C)에서 형성되는 바와 같은 모서리부가 없는 미세 홈이 형성된다. 또한, 도 9의 (A)에서 형성되는 바와 같은 직선 형상의 측면만을 갖는 순 테이퍼 형상과 비교해, 미세 홈의 입구 부분의 폭이 같았다고 해도 보다 깊은 미세 홈이 형성된다.As mentioned above, in the manufacturing method of the microgroove of a present Example, formation of a microgroove is started with the 1st etching intensity which the width | variety of a microgroove becomes narrow gradually toward a depth direction, and it forms more than a 1st etching strength in the middle of formation of a microgroove. The strong etching strength does not increase the width of the inlet portion of the groove on the surface side, and the condition of the dry etching is switched to the second etching strength extending downward, so that the groove has a wider width from the surface of the substrate toward the back surface. Fine grooves are formed. Since etching is performed at a first etching strength in which the width of the fine grooves gradually narrows toward the depth direction, the fine shape of the shape in which the remaining of the adhesive layer 164a is suppressed as compared with the shapes of FIGS. 8A and 8C. Grooves are formed. In addition, during the formation of the fine grooves, the fine portions having no second portion having a width widening toward the bottom of the grooves by increasing the strength of the dry etching with the second etching intensity extending downward without extending the width of the inlet portion of the fine grooves. Since the grooves are to be formed, fine grooves without edges as formed in FIG. 9C are formed. In addition, compared with the forward taper shape which has only the linear side surface as formed in FIG. 9 (A), even if the width | variety of the entrance part of a fine groove | channel was the same, deeper fine groove | channel is formed.

또, 상기한 본 실시예에 있어서의 제조 방법은 어디까지나 일례를 나타내는 것이며, 반드시 도 10에 나타내는 제조 공정으로 한정되는 것이 아니다. 예를 들면, 도 10의 (A)에 있어서 형성하는 포토레지스트(600)의 개구(610)는, 기판 표면에 대해 수직인 개구 측면을 갖지만, 도 7의 (A)나 (C)에 개시한 형상을 형성하기 쉽게 하기 위해, 기판 표면으로부터 위쪽을 향해 개구의 폭이 서서히 넓어지는 형상으로 해도 된다. 이러한 형상의 포토레지스트를 사용하면, 포토레지스트의 얇은 부분으로부터 두꺼운 부분으로 서서히 에칭 범위가 넓어지게 되므로, 순 테이퍼 형상을 형성하기 쉬워진다. 또한, 에칭 조건의 전환은 1회만일 필요는 없으며, 서서히 에칭의 강도를 강하게 하는 등 필요에 따라서 복수 회 실시해도 된다.In addition, the manufacturing method in this embodiment mentioned above shows an example to the last, and is not necessarily limited to the manufacturing process shown in FIG. For example, although the opening 610 of the photoresist 600 formed in FIG. 10A has an opening side surface perpendicular to the substrate surface, it is disclosed in FIGS. 7A and 7C. In order to make it easy to form a shape, you may make it the shape in which the width | variety of an opening gradually widens upwards from a board | substrate surface. When the photoresist of such a shape is used, since the etching range gradually expands from the thin part of a photoresist to a thick part, it becomes easy to form a forward taper shape. In addition, switching of etching conditions does not need to be performed only once, You may carry out in multiple times as needed, for example, gradually increasing the intensity | strength of etching.

다음으로, 미세 홈과 이면측의 홈의 폭의 차에 의해 형성되는 단차부의 파손에 대해 설명한다. 도 11의 (A)는 도 3의 (B)에 나타내는 다이싱 블레이드에 의한 하프 다이싱을 했을 때의 단면도, 도 11의 (B)는 도 11의 (A)에 나타나는 단차부의 확대도, 도 11의 (C)는 단차부의 파손을 나타내고 있다.Next, breakage of the stepped portion formed by the difference between the width of the microgroove and the groove on the rear surface side will be described. (A) is sectional drawing when half dicing by the dicing blade shown in FIG. 3B, FIG. 11 (B) is an enlarged view of the step part shown in FIG. 11 (C) shows breakage of the stepped portion.

반도체 기판(W)의 표면에는 상기한 바와 같이 복수의 발광 소자(100)가 형성되며, 각 발광 소자(100)는 간격(S)의 스크라이빙 라인 등으로 규정되는 절단 영역(120)에 의해 이간되어 있다. 절단 영역(120)에는 이방성 드라이 에칭에 의해 폭(Sa)의 미세 홈(140)(도 8의 (C)에 나타내는 수직 형상의 홈)이 형성되어 있는 것으로 한다. 커프 폭(Sb)의 다이싱 블레이드(300)를 회전시키면서 반도체 기판(W)의 이면으로부터 절삭함으로써, 반도체 기판(W)에는 커프 폭(Sb)과 거의 동등한 폭의 홈(170)이 형성된다. 커프 폭(Sb)은 미세 홈(140)의 폭(Sa)보다 크기 때문에, 홈(170)이 형성되었을 때, 절단 영역(120)에는, 커프 폭(Sb)과 폭(Sa)의 차, 환언하면 미세 홈(140)과 홈(170)의 측면의 위치의 차에 의해, 두께(T)의 캔틸레버 빔 형상의 단차부(800)가 형성된다. 만약, 다이싱 블레이드(300)의 중심과 미세 홈(140)의 중심이 완전히 일치해 있으면, 단차부(800)의 가로 방향으로 연장되는 길이는 (Sb-Sa)/2이다.As described above, a plurality of light emitting devices 100 are formed on the surface of the semiconductor substrate W, and each light emitting device 100 is formed by a cutting region 120 defined by a scribing line or the like at a distance S. FIG. It is separated. It is assumed that the fine region 140 (vertical groove shown in FIG. 8C) having a width Sa is formed in the cut region 120 by anisotropic dry etching. By cutting from the back surface of the semiconductor substrate W while rotating the dicing blade 300 of the cuff width Sb, the groove 170 having a width substantially equal to the cuff width Sb is formed in the semiconductor substrate W. As shown in FIG. Since the cuff width Sb is larger than the width Sa of the fine groove 140, when the groove 170 is formed, the difference between the cuff width Sb and the width Sa in the cut region 120 is different. By the difference between the positions of the lower surfaces of the microgroove 140 and the groove 170, a stepped portion 800 having a cantilever beam shape having a thickness T is formed. If the center of the dicing blade 300 and the center of the fine groove 140 are completely coincident with each other, the length extending in the horizontal direction of the stepped portion 800 is (Sb-Sa) / 2.

다이싱 블레이드(300)에 의한 절단이 행해질 때, 다이싱 블레이드(300)의 선단부의 평탄한 면이 반도체 기판(W)을 Y 방향으로 압압함으로써, 단차부(800)에는 힘(F)이 인가되고, 이에 따라 단차부(800)의 코너부(C)에 응력이 집중된다. 코너부(C)에의 응력이 웨이퍼의 파괴 응력을 넘었을 때, 도 11의 (C)에 나타내는 바와 같이 단차부(800)의 파손(깨짐, 균열 혹은 피킹 등)이 생긴다. 특히, GaAs 등의 화합물 반도체 기판은 실리콘 기판보다 강도가 약하기 때문에 단차부(800)에 파손이 생기기 쉽다. 만약, 단차부(800)에 파손이 생기면, 단차부(800)의 절단을 위한 마진(M)을 확보해야만 하며, 이것은 절단 영역(120)의 간격(S)을 마진(M)과 동등하거나 그것보다 크게 해야만 하는 것을 의미해 반도체편의 취득 수가 저하된다. 따라서, 단차부(800)의 파손을 억제하는 것이 바람직하다.When the cutting by the dicing blade 300 is performed, the flat surface of the tip of the dicing blade 300 presses the semiconductor substrate W in the Y direction, whereby a force F is applied to the stepped portion 800. Thus, stress is concentrated in the corner portion C of the stepped portion 800. When the stress to the corner portion C exceeds the breaking stress of the wafer, breakage (breaking, cracking, picking, etc.) of the stepped portion 800 occurs as shown in FIG. 11C. In particular, compound semiconductor substrates such as GaAs are weaker than silicon substrates, and therefore, breakage tends to occur in the stepped portions 800. If a break occurs in the stepped portion 800, a margin M for cutting the stepped portion 800 must be secured, which equals or equals the margin S of the cutting area 120. It means that it must make it larger, and the acquisition number of a semiconductor piece falls. Therefore, it is preferable to suppress the breakage of the stepped portion 800.

단차부(800)의 파손을 일으키는 응력에 영향이 높은 인자로는 주로 다음의 3가지를 생각할 수 있다. 첫째로 다이싱 블레이드의 선단부의 형상, 둘째로 단차부(800)의 두께(T), 셋째로 단차부에 있어서의 단차의 크기, 즉 어느 소정의 두께의 다이싱 블레이드(300)를 사용하는 경우는, 미세 홈(140)과 홈(170)의 위치 어긋남량이다. 본 실시예와 같이, 미세 홈의 폭이 깊이 방향을 향해 서서히 좁아지는 제1 에칭 강도로 미세 홈의 형성을 개시하고, 미세 홈의 형성 도중에, 제1 에칭 강도보다 강한 에칭 강도로서 표면측의 홈의 입구 부분의 폭이 넓어지지 않고 아래쪽으로 연장되는 제2 에칭 강도로 드라이 에칭의 조건을 전환함으로써, 제1 에칭 강도만으로 미세 홈을 형성하는 경우와 비교해 보다 깊은 미세 홈이 형성되기 때문에, 단차부(800)의 두께(T)가 두꺼워진다. 따라서, 다이싱 블레이드의 선단부의 형상이나 위치 어긋남량이 같아도 단차부의 파손이 억제된다.The following three factors can be mainly considered as factors having a high influence on the stress causing breakage of the stepped portion 800. Firstly, the shape of the tip of the dicing blade, secondly the thickness T of the stepped portion 800, thirdly the size of the stepped in the stepped portion, i.e., a dicing blade 300 of any predetermined thickness is used. Is a displacement amount between the fine groove 140 and the groove 170. As in the present embodiment, the formation of the fine grooves is started at the first etching strength in which the width of the fine grooves narrows gradually toward the depth direction, and during the formation of the fine grooves, the grooves on the surface side are stronger than the first etching strength. By changing the conditions of the dry etching with the second etching strength extending downward without widening the width of the inlet portion of the inlet portion, the deeper microgrooves are formed as compared with the case where the microgrooves are formed only by the first etching strength, The thickness T of 800 becomes thick. Therefore, even if the shape and the amount of misalignment of the tip portion of the dicing blade are the same, breakage of the stepped portion is suppressed.

다음으로, 본 발명의 실시예의 응용예에 대해 설명한다. 본 응용예에 있어서는, 앞선 실시예에 있어서의 이면측의 홈(170)을 형성하지 않고, 반도체 기판의 이면으로부터 반도체 기판의 표면측의 미세 홈에 이르기까지 연삭(백 그라인딩)함으로써 반도체 기판을 분할한다. 구체적으로는, 도 1의 스텝 S108의 다이싱용 테이프의 첩부 대신에 백 그라인딩용의 테이프를 기판의 표면에 첩부한다. 다이싱용 테이프를 그대로 백 그라인딩용의 테이프로서 사용해도 된다. 그리고, 도 1의 스텝 S110의 하프 다이싱 대신에 표면측의 미세 홈에 이르기까지 백 그라인딩을 행한다. 백 그라인딩은, 하프 다이싱과 마찬가지로 기판의 이면이 보이도록 배치하고, 예를 들면 회전하는 숫돌을 수평 내지 수직 방향으로 이동시킴으로써 표면측의 미세 홈이 노출될 때까지 기판의 두께를 전체적으로 얇게 한다. 그 후의 공정은 도 1과 마찬가지여도 된다. 또, 백 그라인딩 후의 기판의 강도가 문제로 되는 경우는, 기판 주위의 부분만 그라인딩하지 않음으로써, 소위 리브 구조로 되도록 해도 된다.Next, application examples of the embodiment of the present invention will be described. In this application example, the semiconductor substrate is divided by grinding (back grinding) from the back surface of the semiconductor substrate to the fine grooves on the surface side of the semiconductor substrate without forming the groove 170 on the back side in the previous embodiment. do. Specifically, the tape for back grinding is affixed on the surface of a board | substrate instead of the sticking of the dicing tape of step S108 of FIG. You may use a dicing tape as a tape for back grinding as it is. And instead of the half dicing of step S110 of FIG. 1, back grinding is performed even to the fine groove of the surface side. As in the case of half dicing, the back grinding is arranged such that the back surface of the substrate is visible, and the thickness of the substrate is reduced as a whole until the fine grooves on the surface side are exposed, for example, by moving the rotating grindstone in the horizontal to vertical direction. The subsequent process may be the same as that of FIG. In addition, when the strength of the substrate after back grinding becomes a problem, the so-called rib structure may be formed by not grinding only the portion around the substrate.

여기에서, 백 그라인딩 공정 중, 숫돌의 회전이나, 숫돌과 반도체 기판의 상대적인 이동 등에 의해, 미세 홈의 내벽을 통해 진동이나 절삭 압력이 백 그라인딩용 테이프의 점착층에 인가된다. 절삭 압력에 의해 반도체 기판이 압압되면 점성이 있는 점착층이 유동해서 미세 홈 내에 들어간다. 또한, 진동이 미세 홈의 근방에 전달됨으로써 점착층의 유동을 조장한다. 특히, 수 ㎛∼수 십 ㎛ 정도의 폭의 미세한 홈인 경우는 점착층이 보다 깊게 침입하기 쉬워지며, 10㎛ 이하인 경우는 그것이 보다 현저해진다.Here, during the back grinding process, vibration or cutting pressure is applied to the adhesive layer of the back grinding tape through the inner wall of the fine grooves by rotation of the grindstone, relative movement of the grindstone and the semiconductor substrate, and the like. When the semiconductor substrate is pressed by the cutting pressure, a viscous adhesive layer flows into the fine groove. In addition, vibration is transmitted to the vicinity of the fine grooves to promote the flow of the adhesive layer. In particular, in the case of fine grooves having a width of about several micrometers to several tens of micrometers, the adhesive layer easily penetrates deeper, and in the case of 10 micrometers or less, it becomes more remarkable.

숫돌에 의한 연삭이 종료되면, 기판 이면에 익스팬딩용 테이프가 첩부되고, 백 그라인딩용 테이프에는 자외선이 조사된다. 자외선이 조사된 점착층은 경화되어 그 점착력이 소실되고, 백 그라인딩용 테이프가 기판 표면으로부터 박리된다. 여기에서, 표면측의 미세 홈 내에 들어간 점착층은, 도 6에서 설명한 바와 같이, 백 그라인딩용 테이프의 박리 시에 홈 내나 기판 표면에 잔존하는 경우가 있다. 따라서, 이러한 백 그라인딩용 테이프의 박리 시에 점착층이 잔존하는 것을 억제하기 위해서는, 도 7 및 도 10에서 설명한 실시예의 미세 홈을 적용하면 된다. 도 7 및 도 10의 미세 홈을 적용하면, 점착층의 잔존이 억제될 뿐만 아니라, 보다 깊은 홈이 형성됨으로써, 연삭 후의 반도체편의 두께를 확보할 수 있기 때문에 반도체편의 강도를 확보하기 쉬워진다.When grinding by grinding wheel is completed, the tape for expansion is affixed on the back surface of a board | substrate, and ultraviolet-ray is irradiated to the tape for back grinding. The pressure-sensitive adhesive layer irradiated with ultraviolet rays is cured and its adhesive force is lost, and the tape for back grinding is peeled off from the substrate surface. Here, as demonstrated in FIG. 6, the adhesion layer which entered in the micro groove on the surface side may remain in a groove | channel or the board | substrate surface at the time of peeling of the back grinding tape. Therefore, in order to suppress that an adhesion layer remains at the time of peeling of this back grinding tape, you may apply the fine groove | channel of the Example demonstrated in FIG. 7 and FIG. When the microgrooves of Figs. 7 and 10 are applied, not only the residual of the adhesive layer is suppressed, but also the deeper grooves are formed, so that the thickness of the semiconductor piece after grinding can be ensured, thereby making it easy to secure the strength of the semiconductor piece.

또, 본 응용예에 있어서, 반도체 기판의 이면으로부터 반도체 기판의 표면측의 미세 홈에 이르는 도중까지 연삭하고, 그 후에 반도체 기판에 인장 응력이나 굽힘 응력 등의 응력을 가해 남은 부분을 가름으로써 반도체 기판을 분할해도 된다.In the present application example, the semiconductor substrate is ground by grinding from the back surface of the semiconductor substrate to the middle of the microgroove on the surface side of the semiconductor substrate, and then applying a stress such as tensile stress or bending stress to the semiconductor substrate to cut off the remaining portion. You may divide.

또한, 상기한 응용에 따른 제조 방법에 있어서는, 상기 표면측의 홈의 형성 도중에, 상기 제1 에칭 강도보다 강한 에칭 강도로서 상기 표면측의 홈의 입구 부분의 폭이 넓어지지 않고 아래쪽으로 연장되는 제2 에칭 강도로 상기 드라이 에칭을 전환해서, 홈의 아래쪽을 향해 폭이 넓어지는 부분을 갖지 않는 상기 표면측의 홈을 형성해도 된다. 이러한 구성에서는, 점착층이 잔존하기 쉬운 역 테이퍼 형상 등이 형성되지 않기 때문에, 테이프의 점착층이 들어가는 깊이가 깊어졌을 경우여도 점착층의 잔존을 억제할 수 있다.In addition, in the manufacturing method according to the above-described application, during the formation of the groove on the surface side, an agent that extends downward without widening the width of the inlet portion of the groove on the surface side as an etching strength stronger than the first etching strength. The dry etching may be switched to the etching strength to form the groove on the surface side which does not have a portion that becomes wider toward the lower side of the groove. In such a structure, since the reverse taper shape etc. which an adhesive layer tends to remain | survive are not formed, even if the depth which the adhesive layer of a tape enters becomes deep, the remainder of an adhesive layer can be suppressed.

이상, 본 발명의 바람직한 실시의 형태에 대해 상세히 기술했지만, 본 발명은 특정의 실시형태로 한정되는 것은 아니며, 특허청구범위에 기재된 본 발명의 요지의 범위 내에 있어서 각종 변형·변경이 가능하다.As mentioned above, although preferred embodiment of this invention was described in detail, this invention is not limited to specific embodiment, A various deformation | transformation and a change are possible in the range of the summary of this invention described in a claim.

예를 들면, 이면측의 홈(170)을 표면측의 미세 홈의 근방까지는 도달하지만, 표면측의 미세 홈에 연통하지 않는 깊이로 형성해도 된다. 즉, 도 3의 (B)의 이면측의 홈(170)을 형성하는 공정에서 반도체 기판의 두께의 일부분을 남겨 이면측의 홈(170)을 형성해도 된다. 이 경우, 그 후의 공정에서 반도체 기판에 인장 응력이나 굽힘 응력 등의 응력을 가해서 남은 일부분을 가름으로써 반도체 기판을 분할하도록 하면 된다. 또한, 제1 홈 부분(표면측의 미세 홈의 상부측)이 순 테이퍼 형상으로 되어 있으면, 제2 홈 부분(표면측의 미세 홈의 하부측)은 제1 홈 부분의 최하부의 폭보다 넓은 폭을 갖고 있어도 된다. 예를 들면, 점착층이 침입하는 깊이를 미리 파악하고 있는 경우 등에 있어서는, 점착층이 침입하는 깊이보다 깊은 부분의 미세 홈의 형상은 깊이 방향으로 넓어지는 형상을 가져도 된다. 환언하면, 제2 홈 부분은, 제1 홈 부분의 최하부의 폭보다 아래쪽을 향해 폭이 넓어지는 형상을 갖고 있어도 된다. 이것은, 제1 홈 부분의 깊이가 점착층이 침입하는 깊이보다 깊으면, 제2 홈 부분이 깊이 방향으로 넓어지는 형상이었다고 해도 자외선이 조사되기 어려운 등의 문제가 조장되지 않기 때문이다. 그리고, 물론 깊이 방향으로 넓어지는 형상을 갖고 있음으로써, 개편화했을 경우의 반도체편의 이면의 면적이 작아져, 반도체편을 회로 기판 등에 실장하는 경우의 접착 부재의 비어져 나옴이나 타고 오름을 억제할 수 있다. 또, 이러한 형상은, 에칭 가스에 함유되는 보호막 성형용의 가스의 유량이나 에칭용의 가스의 유량을 전환할 때에, 에칭의 강도가 보다 강해지도록 전환함으로써 형성된다. 이 경우, 홈의 측벽에 모서리부가 형성되지 않는 범위에서 가스의 유량을 전환하는 것이 바람직하다. 또, 표면측의 미세 홈은 제1 및 제2 홈 부분에 의해서만 형성되어 있을 필요는 없으며, 제2 홈 부분의 아래쪽에 제3 홈 부분을 포함해도 되고, 이 경우, 제3 홈 부분은 제2 홈 부분보다 폭이 넓어도 된다.For example, although the groove 170 on the back side reaches to the vicinity of the microgroove on the surface side, it may be formed to a depth which does not communicate with the microgroove on the surface side. That is, in the process of forming the groove 170 on the back side of Fig. 3B, a portion of the thickness of the semiconductor substrate may be left to form the groove 170 on the back side. In this case, the semiconductor substrate may be divided by applying a stress such as tensile stress or bending stress to the semiconductor substrate in a subsequent step to cut off the remaining portion. If the first groove portion (upper side of the microgroove on the surface side) has a forward taper shape, the second groove portion (lower side of the microgroove on the surface side) is wider than the width of the lowest portion of the first groove portion. You may have For example, in the case where the depth at which the pressure-sensitive adhesive layer penetrates is known in advance, the shape of the fine groove at a portion deeper than the depth at which the pressure-sensitive adhesive layer penetrates may have a shape that widens in the depth direction. In other words, the second groove portion may have a shape in which the width thereof becomes wider than the width of the lowermost portion of the first groove portion. This is because if the depth of the first groove portion is deeper than the depth at which the adhesive layer penetrates, even if the second groove portion is shaped to widen in the depth direction, problems such as hardly irradiating ultraviolet rays are not encouraged. And, of course, by having a shape that widens in the depth direction, the area of the back surface of the semiconductor piece in the case of being separated becomes small, and it is possible to suppress the protruding or rising of the adhesive member when the semiconductor piece is mounted on a circuit board or the like. Can be. Moreover, such a shape is formed by switching so that the intensity | strength of an etching may become stronger when switching the flow volume of the gas for protective film shaping | molding contained in etching gas, or the flow volume of the gas for etching. In this case, it is preferable to switch the flow rate of the gas in the range in which the corner portion is not formed in the side wall of the groove. In addition, the microgroove on the surface side need not be formed only by the first and second groove portions, and may include a third groove portion below the second groove portion, in which case the third groove portion is the second groove. It may be wider than the groove portion.

또한, 본 발명의 제조 방법은, 유리나 폴리머 등의 반도체를 포함하지 않는 기판으로부터 개개의 소자를 개편화할 경우에 적용해도 된다.In addition, you may apply the manufacturing method of this invention when individual element is individualized from the board | substrate which does not contain semiconductors, such as glass and a polymer.

또, 본 명세서에 있어서의 파손의 억제란, 깨짐, 균열 등을 눈으로 보고 확인할 수 있을 정도로 억제하는 것에 한하지 않으며, 파손의 정도를 다소라도 억제하는 것이나, 파손의 발생의 가능성을 다소라도 저감할 수 있는 것을 포함하며 그 억제의 정도는 불문이다. 또한, 점착층의 잔존의 억제에 대해서도 완전히 잔존을 억제하는 것을 의미하는 것은 아니며, 잔존의 정도를 다소라도 억제하는 것이나, 잔존의 발생의 가능성을 다소라도 저감할 수 있는 것을 포함하며 그 억제의 정도는 불문이다. 또한, 도 7 및 도 10에 있어서의 본 실시예의 미세 홈의 형상은 어디까지나 일례이며, 에칭의 강도를 전환해서 형성하는 방법이면 그 경사의 형태나 각도는 불문이다.In addition, the suppression of damage in this specification is not limited to the extent that a crack, a crack, etc. can be visually confirmed, and it suppresses the extent of a damage to some extent and reduces the possibility of a breakage to some extent. What can be done, and the degree of inhibition is irrespective. In addition, the suppression of the remaining of the adhesive layer does not mean that the residual is completely suppressed, and that the degree of the residual is suppressed to some extent or that the possibility of the occurrence of the residual can be reduced to some extent, and the degree of suppression thereof. Is irrelevant. In addition, the shape of the fine groove of this Example in FIG. 7 and FIG. 10 is an example to the last, and the form and angle of the inclination are irrespective as long as it is a method of switching and forming the intensity of etching.

100 : 발광 소자 120 : 절단 영역(스크라이빙 라인)
130 : 레지스트 패턴 140 : 표면측의 미세 홈
160 : 다이싱용 테이프 162 : 테이프 기재
164 : 점착층 165, 166 : 미경화의 점착층
170 : 이면측의 홈 190 : 익스팬딩용 테이프
210 : 반도체칩 300 : 다이싱 블레이드
400, 410 : 미세 홈
402, 404, 412, 414, 412a, 414a : 측면
500, 510, 520, 530, 540 : 미세 홈
502, 504, 512, 514, 522, 524, 532, 534 : 측면
600 : 포토레지스트 610 : 개구
620 : 홈 630 : 보호막
800 : 단차부100 light emitting element 120 cutting region (scribing line)
130: resist pattern 140: fine groove on the surface side
160 tape for dicing 162 tape base material
164: adhesive layer 165, 166: uncured adhesive layer
170: groove on the back side 190: tape for expanding
210: semiconductor chip 300: dicing blade
400, 410: fine groove
402, 404, 412, 414, 412a, 414a: side
500, 510, 520, 530, 540: fine groove
502, 504, 512, 514, 522, 524, 532, 534: side
600: photoresist 610: opening
620: groove 630: shield
800: stepped portion

Claims (6)

기판의 표면으로부터 이면을 향해 폭이 서서히 좁아지는 제1 홈 부분과, 당해 제1 홈 부분의 아래쪽에 연통해서 형성되는 홈 부분으로서, 당해 제1 홈 부분의 각도보다 가파른 각도로 아래쪽으로 연장되는 제2 홈 부분을 갖고, 상기 제1 홈 부분과 상기 제2 홈 부분 사이에 모서리부를 갖지 않는 형상의 표면측의 홈을 드라이 에칭으로 형성하는 공정과,
상기 표면측의 홈이 형성된 상기 표면에 점착층을 갖는 유지 부재를 첩부(貼付)하는 공정과,
상기 유지 부재를 첩부한 상태에서, 상기 기판의 이면으로부터 상기 기판을 박화(薄化)하는 공정과,
상기 박화 후에 상기 표면과 상기 유지 부재를 박리하는 공정
을 구비하고,
상기 표면측의 홈의 폭이 상기 이면을 향해 서서히 좁아지는 상기 드라이 에칭으로 상기 표면측의 홈의 형성을 개시하고, 상기 표면측의 홈의 형성 도중에, 상기 드라이 에칭에 사용하는 에칭 가스에 함유되는 보호막 형성용의 가스의 유량을, 제1 유량으로부터, 당해 제1 유량보다 적은 제2 유량으로 전환하고, 홈의 폭이 깊이 방향을 향해 서서히 좁아짐과 함께 홈 아래쪽을 향해 폭이 넓어지는 부분을 갖지 않는, 상기 표면측의 홈을 형성하는 반도체편(半導體片)의 제조 방법.A first groove portion having a width gradually narrowing from the surface of the substrate toward the rear surface thereof, and a groove portion formed in communication with the lower portion of the first groove portion, the agent extending downward at an angle steeper than the angle of the first groove portion; Forming a groove on the surface side of the shape having two groove portions and not having an edge portion between the first groove portion and the second groove portion;
A step of affixing a holding member having an adhesive layer on the surface on which the groove on the surface side is formed;
Thinning the substrate from the back surface of the substrate in a state where the holding member is attached;
Peeling the surface and the holding member after the thinning
And
The formation of the groove on the surface side is initiated by the dry etching in which the width of the groove on the surface side gradually narrows toward the rear surface, and is contained in the etching gas used for the dry etching during the formation of the groove on the surface side. The flow rate of the gas for forming the protective film is changed from the first flow rate to the second flow rate which is smaller than the first flow rate, and the groove width gradually narrows toward the depth direction and does not have a portion that widens toward the bottom of the groove. The manufacturing method of the semiconductor piece which forms the groove | channel of the said surface side. 기판의 표면으로부터 이면을 향해 폭이 서서히 좁아지는 제1 홈 부분과, 당해 제1 홈 부분의 아래쪽에 연통해서 형성되는 홈 부분으로서, 당해 제1 홈 부분의 각도보다 가파른 각도로 아래쪽으로 연장되는 제2 홈 부분을 갖고, 상기 제1 홈 부분과 상기 제2 홈 부분 사이에 모서리부를 갖지 않는 형상의 표면측의 홈을 드라이 에칭으로 형성하는 공정과,
상기 표면측의 홈이 형성된 상기 표면에 점착층을 갖는 유지 부재를 첩부하는 공정과,
상기 유지 부재를 첩부한 상태에서, 상기 기판의 이면으로부터 상기 표면측의 홈을 향해 회전하는 절삭 부재로 이면측의 홈을 형성하는 공정과,
상기 이면측의 홈을 형성 후에 상기 표면과 상기 유지 부재를 박리하는 공정
을 구비하고,
상기 표면측의 홈의 폭이 상기 이면을 향해 서서히 좁아지는 상기 드라이 에칭으로 상기 표면측의 홈의 형성을 개시하고, 상기 표면측의 홈의 형성 도중에, 상기 드라이 에칭에 사용하는 에칭 가스에 함유되는 보호막 형성용의 가스의 유량을, 제1 유량으로부터, 당해 제1 유량보다 적은 제2 유량으로 전환하고, 홈의 폭이 깊이 방향을 향해 서서히 좁아짐과 함께 홈 아래쪽을 향해 폭이 넓어지는 부분을 갖지 않는, 상기 표면측의 홈을 형성하는 반도체편의 제조 방법.A first groove portion having a width gradually narrowing from the surface of the substrate toward the rear surface thereof, and a groove portion formed in communication with the lower portion of the first groove portion, the agent extending downward at an angle steeper than the angle of the first groove portion; Forming a groove on the surface side of the shape having two groove portions and not having an edge portion between the first groove portion and the second groove portion;
Attaching a holding member having an adhesive layer to the surface on which the groove on the surface side is formed;
Forming a groove on the rear surface side with a cutting member that rotates from the rear surface of the substrate toward the groove on the surface side in a state where the holding member is attached;
Process of peeling the said surface and the said holding member after forming the groove | channel of the said back surface side
And
The formation of the groove on the surface side is initiated by the dry etching in which the width of the groove on the surface side gradually narrows toward the rear surface, and is contained in the etching gas used for the dry etching during the formation of the groove on the surface side. The flow rate of the gas for forming the protective film is changed from the first flow rate to the second flow rate which is smaller than the first flow rate, and the groove width gradually narrows toward the depth direction and does not have a portion that widens toward the bottom of the groove. The manufacturing method of the semiconductor piece which forms the groove | channel of the said surface side. 제1항 또는 제2항에 있어서,
상기 드라이 에칭에 사용하는 에칭 가스에 함유되는 보호막 형성용의 가스의 유량을, 상기 제1 유량으로부터, 당해 보호막 형성용의 가스의 유량을 정지하지 않는 범위에서 상기 제2 유량으로 전환해서, 상기 표면측의 홈을 형성하는 반도체편의 제조 방법.The method according to claim 1 or 2,
The flow rate of the gas for protective film formation contained in the etching gas used for the said dry etching is changed into the said 2nd flow volume in the range which does not stop the flow volume of the said gas for protective film formation from the said 1st flow volume, and the said surface The manufacturing method of the semiconductor piece which forms the groove | channel of the side. 제1항 또는 제2항에 있어서,
상기 제2 홈 부분은, 상기 제1 홈 부분의 최하부의 폭보다 폭이 넓어지지 않고 아래쪽으로 연장되는 형상을 갖는 반도체편의 제조 방법.The method according to claim 1 or 2,
The second groove portion has a shape which extends downward without being wider than the width of the lowermost portion of the first groove portion. 삭제delete 삭제delete
KR1020150154237A 2014-11-06 2015-11-04 Method for manufacturing semiconductor piece KR102024697B1 (en)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2014225712 2014-11-06
JPJP-P-2014-225712 2014-11-06
JP2014237288A JP5780351B1 (en) 2014-11-06 2014-11-25 Manufacturing method of semiconductor piece
JPJP-P-2014-237288 2014-11-25

Publications (2)

Publication Number Publication Date
KR20160054415A KR20160054415A (en) 2016-05-16
KR102024697B1 true KR102024697B1 (en) 2019-09-24

Family

ID=54192798

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150154237A KR102024697B1 (en) 2014-11-06 2015-11-04 Method for manufacturing semiconductor piece

Country Status (4)

Country Link
JP (2) JP5780351B1 (en)
KR (1) KR102024697B1 (en)
CN (1) CN105590835B (en)
TW (2) TWI574319B (en)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6887125B2 (en) * 2017-04-11 2021-06-16 パナソニックＩｐマネジメント株式会社 Method of manufacturing element chips
US11244862B2 (en) * 2017-04-24 2022-02-08 Mitsubishi Electric Corporation Method for manufacturing semiconductor devices
CN108878286B (en) * 2017-05-10 2021-06-08 北京北方华创微电子装备有限公司 Etching process
CN108447785B (en) * 2018-02-26 2019-04-30 清华大学 Deep silicon etching method based on SOG disk
DE102018214337A1 (en) 2018-08-24 2020-02-27 Disco Corporation Process for processing a substrate
CN109585369A (en) * 2018-12-27 2019-04-05 苏州苏纳光电有限公司 The sharding method of semiconductor chip
CN111470471A (en) * 2019-01-23 2020-07-31 上海新微技术研发中心有限公司 Substrate cutting method

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000195827A (en) 1998-12-25 2000-07-14 Oki Electric Ind Co Ltd Led array chip and its manufacture, and dicing device
JP2003124151A (en) * 2001-10-17 2003-04-25 Disco Abrasive Syst Ltd Dicing method of sapphire substrate
US20110175177A1 (en) * 2010-01-21 2011-07-21 Richwave Technology Corp. Microelectromechanical system (mems) device and methods for fabricating the same
JP2012084871A (en) * 2010-09-15 2012-04-26 Elpida Memory Inc Semiconductor device, method of manufacturing the same, and data processing device

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2644069B2 (en) * 1990-07-09 1997-08-25 九州日本電気株式会社 Method for manufacturing semiconductor device
JP2001284497A (en) * 2000-04-03 2001-10-12 Fujitsu Ltd Semiconductor device and manufacturing method therefor, and semiconductor tip and manufacturing method therefor
JP2003007649A (en) * 2001-06-18 2003-01-10 Disco Abrasive Syst Ltd Method of dividing semiconductor wafer
JP4579489B2 (en) * 2002-09-02 2010-11-10 新光電気工業株式会社 Semiconductor chip manufacturing method and semiconductor chip
JP2004333887A (en) * 2003-05-08 2004-11-25 Nippon Telegr & Teleph Corp <Ntt> Manufacturing method of optical switch device
TWI262553B (en) * 2003-09-26 2006-09-21 Advanced Semiconductor Eng Wafer dicing method
JP2006344816A (en) * 2005-06-09 2006-12-21 Matsushita Electric Ind Co Ltd Method of manufacturing semiconductor chip
JP2007194469A (en) * 2006-01-20 2007-08-02 Renesas Technology Corp Method for manufacturing semiconductor device
JP2007294612A (en) * 2006-04-24 2007-11-08 Oki Data Corp Semiconductor device, manufacturing method thereof, semiconductor manufacturing apparatus, led head, and image forming apparatus
JP2009088252A (en) 2007-09-28 2009-04-23 Sharp Corp Method for dicing wafer, and semiconductor chip
JP2009088109A (en) * 2007-09-28 2009-04-23 Casio Comput Co Ltd Semiconductor device and method of manufacturing the same
JP5471256B2 (en) * 2009-09-30 2014-04-16 日本電気株式会社 Semiconductor device, semiconductor wafer, semiconductor wafer manufacturing method, semiconductor device manufacturing method
US8288230B2 (en) * 2010-09-30 2012-10-16 Infineon Technologies Austria Ag Method for producing a gate electrode structure
US9029242B2 (en) * 2011-06-15 2015-05-12 Applied Materials, Inc. Damage isolation by shaped beam delivery in laser scribing process
FR2979478A1 (en) * 2011-08-31 2013-03-01 St Microelectronics Crolles 2 METHOD OF MAKING A DEEP TRENCH IN A MICROELECTRONIC COMPONENT SUBSTRATE
CN203242627U (en) * 2013-03-15 2013-10-16 英飞凌科技奥地利有限公司 Semiconductor component, vertical MOSFET, IGBT structure and integrated semiconductor device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000195827A (en) 1998-12-25 2000-07-14 Oki Electric Ind Co Ltd Led array chip and its manufacture, and dicing device
JP2003124151A (en) * 2001-10-17 2003-04-25 Disco Abrasive Syst Ltd Dicing method of sapphire substrate
US20110175177A1 (en) * 2010-01-21 2011-07-21 Richwave Technology Corp. Microelectromechanical system (mems) device and methods for fabricating the same
JP2012084871A (en) * 2010-09-15 2012-04-26 Elpida Memory Inc Semiconductor device, method of manufacturing the same, and data processing device

Also Published As

Publication number Publication date
TW201724260A (en) 2017-07-01
JP2016096325A (en) 2016-05-26
KR20160054415A (en) 2016-05-16
JP5780351B1 (en) 2015-09-16
TWI622096B (en) 2018-04-21
JP6008022B2 (en) 2016-10-19
TWI574319B (en) 2017-03-11
CN105590835A (en) 2016-05-18
CN105590835B (en) 2019-03-01
TW201630065A (en) 2016-08-16
JP2016096320A (en) 2016-05-26

Similar Documents

Publication Publication Date Title
KR102024697B1 (en) Method for manufacturing semiconductor piece
JP5637331B1 (en) Semiconductor piece manufacturing method, circuit board including semiconductor piece, and image forming apparatus
JP5637333B1 (en) Semiconductor piece manufacturing method, circuit board and electronic device including semiconductor piece, and substrate dicing method
US9589812B2 (en) Fabrication method of semiconductor piece
JP5862819B1 (en) Semiconductor piece manufacturing method and etching condition design method
JP2016058474A (en) Semiconductor chip manufacturing method
JP2016115803A (en) Method of manufacturing semiconductor piece
US20160268164A1 (en) Method for manufacturing semiconductor device
JP2008277610A (en) Method for dicing wafer
JP2016096167A (en) Semiconductor chip manufacturing method, circuit board and electronic apparatus

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant