JP2003110182A - 半導体レーザモジュール - Google Patents

半導体レーザモジュール

Info

Publication number
JP2003110182A
JP2003110182A JP2001298785A JP2001298785A JP2003110182A JP 2003110182 A JP2003110182 A JP 2003110182A JP 2001298785 A JP2001298785 A JP 2001298785A JP 2001298785 A JP2001298785 A JP 2001298785A JP 2003110182 A JP2003110182 A JP 2003110182A
Authority
JP
Japan
Prior art keywords
circuit board
circuit
package
board
optical module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001298785A
Other languages
English (en)
Inventor
Hirotaka Omori
弘貴 大森
Harunori Yoneda
晴紀 米田
Shigero Hayashi
茂郎 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2001298785A priority Critical patent/JP2003110182A/ja
Priority to US10/255,105 priority patent/US7103284B2/en
Publication of JP2003110182A publication Critical patent/JP2003110182A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched

Landscapes

  • Semiconductor Lasers (AREA)
  • Optical Couplings Of Light Guides (AREA)

Abstract

(57)【要約】 【課題】発光素子2を不活性ガスで気密に内包する収容
空間を有するパッケージ5を備える光モジュール1にお
いて、パッケージ5の有する気密な収容空間5iを有効
に活用し、収容する電子部品数が増加してもパッケージ
5のサイズを小型に構成することが可能な光モジュール
の提供。 【解決手段】パッケージ5の収容空間5iには、発光素
子2と、第1の配線回路が形成された第1の回路基板1
1と、第2の配線回路が形成された第2の回路基板12
と、前記第1の配線回路と前記第2の配線回路を電気的
に接続する接続基板13と、を備える。そして、前記第
1の回路基板11と前記第2の回路基板12は前記基準
面5gと略平行となるよう前記基準面5gと略垂直とな
る方向へ順次配置され、接続基板13によって電気的に
接続されている。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、発光素子を含む光
モジュールに関する。詳細には、発光素子を不活性ガス
で気密に内包する収容空間を有するパッケージを備える
光モジュールに関するものである。
【0002】
【従来の技術】図6は、従来技術による光モジュール1
の側面断面図である。光モジュール1は、発光素子2
と、発光素子2を温調するペルチェ素子3と、発光素子
2の発光状態を検出するための受光素子4と、発光素子
2とペルチェ素子3と受光素子4とを気密に内包する収
容空間を有するパッケージ5を備える。気密に内容され
た収容空間には窒素などの不活性ガスが充填されてい
る。
【0003】発光素子2は供給される周波数成分を含む
駆動電気信号を受けて、前記駆動電気信号に応じた光信
号を出射する。また受光素子4は、発光素子2が出射す
る光信号の一部を受光し、受光した光量に応じた受光電
気信号を送出する。光モジュール1はパッケージ5に、
前記駆動電気信号をパッケージ5の内部に供給するため
の及び前記受光電気信号をパッケージ5の外部へ供給す
るための複数のリード端子を備える。発光素子2及び受
光素子4は、それぞれ収容空間内のリード端子からボン
ディングワイヤを介して電気的に接続がされている。
【0004】パッケージ5の前壁面5aには、発光素子
2から出射される光をパッケージ5の外部に通過させる
ための窓部5bが備えられている。そして光モジュール
1は、更に集光レンズ6と光ファイバ7を備え、発光素
子2から出射された光は、集光レンズ6と窓部5bと順
次通過して光ファイバ7に入射するよう構成されてい
る。
【0005】
【発明が解決しようとする課題】光モジュール1を高機
能化させる要求がある。このため、パッケージ5に内包
される電子部品数も増加する。
【0006】しかし、収容空間が気密となる光モジュー
ル1では、発光素子2から出射される光を遮断すること
なく窓部5bを通過させるため、パッケージ5の窓部5
bに付着して窓部5bを通過する光を阻害する物質を放
出する部材、例えば樹脂材料を内包することが出来な
い。
【0007】故に、パッケージ5に内包される部材は一
定の制限が課され、増加する電子部品数に対してパッケ
ージ5の収容空間を有効に活用するための構成を設ける
ことが困難であった。
【0008】このため光モジュール1では、パッケージ
5の有する気密な収容空間に内包する電子部品数を増加
させる場合、増加する電子部品9に応じて搭載基板8の
搭載部8aを大きくすることが一般的であった。しか
し、これは搭載基板8を内包するパッケージ5のサイズ
を、増加する電子部品数に応じて大きくすることが必要
となり、光モジュール1の実用上のメリットを低減させ
てしまうものであった。
【0009】よって本発明は、発光素子2を不活性ガス
で気密に内包する収容空間を有するパッケージ5を備え
る光モジュール1において、パッケージ5の有する気密
な収容空間を有効に活用し、収容する電子部品数が増加
してもパッケージ5のサイズを小型に構成することが可
能な光モジュールを提供することを課題とする。
【0010】
【課題を解決するための手段】請求項1の光モジュール
は、発光素子と、第1の配線回路が形成された第1の回
路基板と、第2の配線回路が形成された第2の回路基板
と、前記第1の配線回路と前記第2の配線回路を電気的
に接続する接続基板と、基準面に沿ったベース部を有し
前記発光素子と前記第1の回路基板と前記第2の回路基
板と前記接続基板を気密に内包するパッケージと、を備
える。そして、前記第1の回路基板と前記第2の回路基
板は前記基準面と略平行となるよう前記基準面と略垂直
となる方向へ順次配置されていることを特徴とする。
【0011】請求項1の光モジュールによれば、前記第
1の回路基板と前記第2の回路基板は基準面と略平行と
なるよう前記基準面と略垂直となる方向へ順次配置さ
れ、第1の配線回路と第2の配線回路は接続基板で電気
的に接続されている。よって、パッケージが有する収容
空間をベース部と略垂直方向に対して有効に利用するこ
とが出来るので、収容する電子部品数が増加してもパッ
ケージのサイズを小型に構成することが出来る。
【0012】請求項2の光モジュールは、請求項1の光
モジュールにおいて前記接続基板は複数の導電ラインを
有し、前記第1の配線回路と前記第2の配線回路は前記
複数の導電ラインで電気的に接続されていることを特徴
とする。
【0013】請求項2の光モジュールによれば、前記第
1の配線回路と前記第2の配線回路は前記複数の導電ラ
インで電気的に接続されているのでパッケージを小型に
構成するのに好適である。
【0014】請求項3の光モジュールは、請求項1また
は請求項2の光モジュールにおいて前記第1の回路基板
は前記ベース部にハンダを介して実装されている、こと
を特徴とする。
【0015】請求項3の光モジュールによれば、第1の
回路基板は前記ベース部にハンダを介して実装されてい
るので、前記第1の回路基板の搭載面に高発熱な電子部
品を搭載するのに好適である。
【0016】請求項4の光モジュールは、請求項1乃至
請求項3に記載の光モジュールにおいて前記パッケージ
は発光素子を冷却するためのペルチェ素子とペルチェ素
子制御半導体回路素子を内包し、前記ペルチェ素子制御
半導体回路素子は前記第1の回路基板に搭載されてい
る、ことを特徴とする。
【0017】請求項4の光モジュールによれば、パッケ
ージはペルチェ素子及びペルチェ素子制御半導体回路素
子を内包するので光モジュールが高機能になされる。
【0018】
【発明の実施の形態】本発明の上記の目的及び特徴は、
以下に添付図面を用いて詳述する本発明の好適な実施の
形態から容易に明らかになる。同一の構成要素には同一
の符号を付した。
【0019】
【実施例】図1は、本発明の実施形態にかかわる光モジ
ュール1の斜め斜視図である。
【0020】光モジュール1は、パッケージ5と光ファ
イバ7を備える。
【0021】パッケージ5は、基準面Zに沿ったベース
部5g(図2参照)と、前記ベース部5gに対して略垂
直となる前壁部5aと、前壁部5aと対向する後壁部5
fと、前壁部5aと後壁部5fとを繋ぐ側壁部5eと、
前記ベース部5gと対向する蓋部5hを備える。パッケ
ージ5は、ベース部5gと前壁部5aと後壁部5fと側
壁部5eと蓋部5hとで規定される気密な収容空間5i
(図2参照)を備える。更に、側壁部5eには、パッケ
ージ5の外部と収容空間5iとを電気的に接続する複数
のリード端子5dを備える。リード端子5dは収容空間
5iに内包される内部リードと、パッケージ5の側壁部
5eを貫通して外部に突出する外部リードを含む。
【0022】パッケージ5の前壁部5aには光ファイバ
7が具備されており、光ファイバ7とパッケージ5との
固定部分は、保護部材71によって覆われている。ここ
で、A−A’軸は、Z面と平行をなしている。
【0023】図2は、図1におけるA−A’軸を含みZ
面と垂直をなす平面での光モジュール1の断面図であ
る。
【0024】光モジュール1はパッケージ5の収容空間
5iに、発光素子である半導体レーザ素子2と、第1の
回路基板11及び第2の回路基板12とからなる2つの
回路基板と、ボンディングワイヤと共に第1の回路基板
11と第2の回路基板12を電気的に接続する接続基板
13を内包している。収容空間5iに半導体レーザ素子
2を内包するため、収容空間5iは窒素などの不活性ガ
スが充填されている。
【0025】半導体レーザ素子2は、出射面とこれと対
向する反射面からなる共振器を有し、供給される周波数
成分を含む駆動電気信号に応じた光信号を生成する。そ
して。出射面から生成される光の殆どを出射し、反射面
からは出射面から出射した光の残りを出射する。
【0026】パッケージ5の収容空間5iには、更にペ
ルチェ素子3、発光素子搭載基板8、半導体レーザ素子
2を実装する実装面21aを有するチップキャリア21
が内包され、半導体レーザ素子2はベース部5gに対し
てペルチェ素子3、発光素子搭載基板8、チップキャリ
ア21を介して配置されている。ここで、半導体レーザ
素子2の出射面から出射する光の光軸がA−A’軸に沿
うと共にパッケージ5の前壁部5aへ向けて伝搬するよ
う、ペルチェ素子3、光素子搭載基板8、チップキャリ
アそれぞれの高さ及びチップキャリア21への半導体レ
ーザ素子2の実装方向が規定されている。更に、パッケ
ージ5の前壁部5aには、A−A’軸に沿って窓部5b
が設けられ、半導体レーザ素子2の出射面からの光をパ
ッケージ5の収容空間5iからパッケージ5の外部へ通
過させる。
【0027】発光素子搭載基板8は、チップキャリア2
1を搭載する搭載部8aと、ベース部5gに対して略垂
直に蓋部5hの側へ延伸する光学レンズ固定部8bを備
える。レンズ固定部8bは貫通孔を有し、半導体レーザ
素子2の出射面からの出射光を前壁部5aへ通過させ
る。
【0028】レンズ固定部8bには第1の光学レンズ素
子6a、パッケージ5の外側となる前壁部5aには第2
の光学レンズ素子6bを備え、半導体レーザ素子2の出
射面からの光を光ファイバ7へ入射させる。光ファイバ
7は、端部にフェルール72を備え、フェルールホルダ
ー73、第2の光学レンズ素子6bを介してパッケージ
5の前壁部5aに固定されている。第2のレンズ素子6
bと、フェルールホルダ73、フェルール72、光ファ
イバ7の一部分は、保護部材71で覆われている。
【0029】また更に、パッケージ5の収容空間5iに
は、金属性の台座14が内包される。台座14は、第2
の回路基板12を搭載する基板搭載部14bと、基板搭
載部14bを支持する4つの支持柱14aを備える。
【0030】図3は、図2における一点鎖線で包囲して
指示した部位Bの分解斜視図である。図4は、接続基板
13の斜視図である。図5は、図4のC−C’軸に沿っ
た接続基板13の側面断面図である。図3乃至図5を用
いて部位Bの構成を説明する。尚、図3においてベース
部5gの図示は省略してある。
【0031】図3に記された通り、第1の回路基板11
は搭載面11aと前記搭載面11aの反対側となる反対
面11bを備える。第2の回路基板12も同様に、搭載
面12aと前記搭載面12aと反対側となる反対面12
b(図示せず)を備える。そして、第1の回路基板11
と第2の回路基板12はセラミックで形成され、それぞ
れの搭載面11a、12aには、銅薄膜によって配線回
路が形成されている。
【0032】第1の回路基板11の搭載面11aには、
電子部品15と接続基板13がハンダを介して実装さ
れ、電子部品15は搭載面11aの配線回路とハンダ接
続またはボンディングワイヤによって適宜電気的な接続
がなされている。接続基板13は、搭載面11aの後辺
11eに沿って配置されている。また、電子部品15
は、搭載面11aの配線回路とはボンディングワイヤ
(図示せず)で電気的に接続されている。尚、図3で
は、ひとつの電子部品15のみを図示しているが、搭載
面11aに搭載する電子部品はこれに限られる訳ではな
い。
【0033】図4を参照すると、接続基板13は、第1
の端子面13aと第2の端子面13bとを有し、第2の
端子面13bは、第1の端子面13aと第2の端子面1
3bとの反対側となる接続基板底面13lに対して、第
1の端子面13aよりも離間して設けられている。そし
て、接続基板13には、接続基板13を貫通して第1の
端子面13aと第2の端子面13bを電気的に接続する
複数の導電ラインが形成されている。
【0034】図5を参照すると、導電ラインそれぞれ
は、C−C’軸に沿って延伸する銅張膜で形成された導
電層13c、13d、13iと第1、第2、第3のスル
ーホール13h、13j、13kで構成され、接続基板
13の導電ライン以外が絶縁性のセラミックで形成され
ることで、それぞれ互いに絶縁されている。尚、接続基
板13は、上面側に導電層13iを有する第1部位13
eと、第1のスルーホール13hと第2のスルーホール
13jを有し第1のスルーホール13hの上面側に導電
層13cが形成された第2部位13fと、第3のスルー
ホール13kを有し上面側に導電層13dが形成された
第3部位13gと、をそれぞれを個別に形成した後、一
体化して形成してもよい。
【0035】図3に戻って、第1の回路基板11の搭載
面11aには、接続基板13の第1の端子面13aに形
成された複数の導電層13cそれぞれに対応するよう複
数のボンディングパッド11dが、実装された接続基板
13に近接して形成されている。ボンディングパッド1
1dそれぞれは第1の回路基板11の搭載面11aに形
成された配線回路と適宜電気的な接続がなされており、
ボンディングパッド11dと導電層13cはそれぞれボ
ンディングワイヤ17で接続されることで電気的な接続
がなされる。
【0036】更に、第1の回路基板11の搭載面11a
の4隅付近それぞれには、台座14の支持柱14aが接
着固定される支持柱被着部11cがそれぞれ銅薄膜によ
って形成されており、ハンダを介して台座14の支持柱
14aが支持柱被着部11cに接着固定されている。そ
して、台座14の基板搭載部14bには、第2の回路基
板12が反対面12bを基板搭載部14bへ対面するよ
うハンダを介して接着固定されている。
【0037】第2の回路基板12の搭載面12aには、
複数の電子部品16がハンダを介して実装され、搭載面
12aの配線回路とハンダ接続またはボンディングワイ
ヤによって適宜電気的な接続がなされている。そして、
接続基板13に近接する第2の回路基板12の搭載面1
2aの後辺12eには、接続基板13の第2の端子面1
3bに形成された複数の導電層13dそれぞれに対応す
るように、複数のボンディングパッド12dが形成され
ている。
【0038】ボンディングパッド12dそれぞれは第2
の回路基板12の搭載面12aに形成された配線回路と
適宜電気的な接続がなされている。そして、ボンディン
グパッド12dと導電層13dはそれぞれボンディング
ワイヤ18(図2参照)で電気的な接続がなされてい
る。
【0039】即ち、第1の回路基板11の配線回路と第
2の回路基板12の配線回路とは、それぞれ複数のボン
ディングワイヤ17、18と、接続基板13の有する複
数の導電ラインを介して電気的に接続されている。
【0040】上記の通り構成された第1の回路基板11
と第2の回路基板12と台座4を含むサブアッセンブリ
10は、第1の回路基板11の反対面11bがパッケー
ジ5の収容空間5iのベース部5gに、ハンダを介して
実装されている(図2参照)。
【0041】また、第1の回路基板11の搭載面11a
には、辺11eと対向する辺11gに近接して回路基板
11の搭載面11aの配線回路と電気的に接続した複数
のボンディングパッド11f(図3参照)が形成されて
おり、ボンディングパッド11fとペルチェ素子3とは
ボンディングワイヤ19(図2参照)によって電気的に
接続されている。
【0042】そして、第2の回路基板12の搭載面12
aに形成された配線回路と複数のリード端子5dの内部
リードとはボンディングワイヤ(図示せず)で電気的に
接続がなされ、よって第2の回路基板12に実装された
複数の電子部品16と第1の回路基板11に実装された
電子部品15とは、複数のリード端子5dと電気的な接
続がなされている。ここで、ペルチェ素子3の制御電気
信号が数アンペア程度の大電流になる場合は、ペルチェ
素子3の制御電気信号のために、上述の電気的な接続に
かえて、内部リード端子とペルチェ素子3とを接続基板
13とボンディングワイヤ18、17を介さずに直接接
続することも可能である。この場合、回路基板12の搭
載面12aまたは、及び回路基板11の搭載面11aを
介して接続してもよく、ボンディングワイヤーにかえて
より径太なワイヤーを用いることも好適であり、ペルチ
ェ素子3の制御電気信号を入力するリード端子13dを
第2の回路基板12の辺11gに近接したリード端子1
3dとすることも、更に回路基板12の搭載面12a及
び回路基板11の搭載面11aを介して接続する場合に
は搭載面12aと搭載面11aとを接続するために図2
に示す通り第2の回路基板12の大きさを第1の回路基
板11に対して小さくしてもよい。
【0043】次に図3を用いて、図2における一点鎖線
で包囲した指示した部位Bの組立手順について説明す
る。
【0044】まず、第2の回路基板12と台座14とを
第1のハンダで接着固定する。第1のハンダは、融点が
約315℃と比較的高いPb/Snハンダとすることが
出来る。次に、第2の回路基板12の搭載面12aへ電
子部品16を、第1の回路基板11の搭載面11aへ電
子部品15と接続基板13を、それぞれ第2のハンダで
実装する。第2のハンダは、融点が約280℃となるA
u/Snハンダとすることが出来る。ここで、搭載面1
1aのボンディングパッド11dと接続基板13の導電
層13cをボンディングワイヤ17で接続し、合わせて
更に回路基板11の配線回路と電子部品15の電気的な
接続をボンディングワイヤでなす場合にはこの段階で回
路基板11の配線回路と電子部品15を繋ぐためのワイ
ヤリングがなされる。そして、第2の回路基板12が接
着固定された台座14と第1の回路基板11とを第3の
ハンダで接着固定する。第3のハンダは、融点が約23
2℃となるSn/Sbハンダとすることが出来る。そし
て、回路基板11の反対面11bがベース部5gと対面
するよう第4のハンダで接続固定する。第4のハンダ
は、融点が約183℃となるSn/Pbハンダとするこ
とが出来る。そして、第2の回路基板12とリード端子
5dを電気的に接続するためのボンディングワイヤ、回
路基板12の配線回路と電子部品16を繋ぐためのボン
ディングワイヤ、及び第2の回路基板12の配線回路と
接続基板13の導電層13dとを電気的に接続するため
のボンディングワイヤ18をワイヤリングする。尚、回
路基板12の配線回路と接続基板13の導電層13dと
を電気的に接続するためのボンディングワイヤ18は、
第2の回路基板12が接着固定された台座14と第1の
回路基板11とを第3のハンダで接着固定した後、回路
基板11の反対面11bとベース部5gとを対面して第
4のハンダで接続固定する前に実施してもよい。
【0045】上記に詳細に説明した通り、光モジュール
1は、第1の回路基板11と第2の回路基板12はそれ
ぞれの搭載面11a、12aがベース部5gと略平行と
なるようベース部5gと略垂直となる方向へ順次配置さ
れ、第1の回路基板11の配線回路と第2の回路基板1
2の配線回路は複数の導電ラインを有する接続基板13
及びボンディングワイヤ17、18で電気的に接続され
ている。よって、パッケージ5が有する収容空間5iを
ベース部5gと略垂直方向に対して有効に利用すること
が出来るので、収容する電子部品数が増加してもパッケ
ージ5のサイズを小型に構成することが出来る。
【0046】図2に戻って、ここでA−A’軸を含みベ
ース部5gと略平行となる平面に近接して、第2の回路
基板12の搭載面12a、チップキャリア21の実装面
21a、複数のリード端子5d、を設けるよう規定して
もよい。この場合、複数のリード端子5dそれぞれと、
第2の回路基板12の搭載面12aに形成された配線回
路及びチップキャリア21に搭載された半導体レーザ素
子2とを電気的に接続するためのボンディングワイヤ
(図示せず)を短く形成することが出来るので、駆動電
気信号を高速周波数成分を含む場合に好適となる。
【0047】また、光モジュール1では、接続基板13
は複数の導電ラインを有し、第1の回路基板11の配線
回路と第2の回路基板12の配線回路とは複数の導電ラ
インとそれぞれ複数のボンディングワイヤ17、18と
で電気的に接続されている。よって、ボンディングワイ
ヤ17、18はそれぞれ短く構成することが出来るの
で、第1の回路基板11の搭載面11aに搭載する電子
部品数と、及び第2の回路基板12の搭載面12aに搭
載する電子部品数を増加して、第1の回路基板11の配
線回路と第2の回路基板12の配線回路をそれぞれ個別
に電気的に接続するための導電ラインを複数設ける場合
でも、ボンディングワイヤ17、18それぞれにおいて
互いに接触する虞がなく、よって複数の導電ラインを高
密度に設けた場合でも接続基板13は小型に構成される
ので、パッケージ5を小型に構成することが出来る。
【0048】そして光モジュール1では、第1の回路基
板11の反対面11bは、ハンダを介してパッケージ5
のベース部5gに実装がなされているので、第1の回路
基板11の搭載面11aに搭載する電子部品15からの
発熱をベース部5iを介してパッケージ5の外部へ伝達
することが出来る。よって、第1の回路基板11の搭載
面11aには、高発熱な電子部品を搭載することが出来
る。即ち、収容空間5iに高発熱な電子部品を内包する
ことが可能な光モジュール1が提供された。ここで、パ
ッケージ5のベース部5iを熱伝導特性に優れたCuW
で形成することは更に好適である。
【0049】更に、電子部品15はペルチェ素子3を制
御するためのペルチェ素子制御半導体回路素子15とし
て、またチップキャリア21には半導体レーザ素子2に
近接して検出した温度に応じた電気信号を出力するサー
ミスタ素子(図示せず)を配置するようにしてもよい。
ペルチェ素子制御半導体回路素子15は、サーミスタ素
子からの出力される制御電気信号に基づきペルチェ素子
3を制御して半導体レーザ素子2を一定の温度となるよ
う制御をなす機能が付加された。
【0050】以上、好適な実施の形態において本発明の
原理を図示し説明してきたが、この実施形態から本発明
の原理を逸脱することなく容易になし得る変更は、本発
明の範囲に含まれることを請求する。例えば、実施例に
おいては、複数の回路基板を第1の回路基板11と第2
の回路基板12の2つの回路基板として説明した。しか
し、新たに第3の回路基板を設け、第2の回路基板と第
3の回路基板との電気的な接続を、上記実施例で説明し
た第1の回路基板11と第2の回路基板12の電気的な
接続と同様になして、ベース部5gと略垂直方向に第1
から第3の3つの回路基板を順次配置し、更に収容空間
5iに多くの電子部品を収容可能とすることは容易に想
到されうる。
【0051】
【発明の効果】本発明によれば、半導体レーザ素子を不
活性ガスで気密に内包する収容空間を有するパッケージ
を備える光モジュールにおいて、パッケージの有する気
密な収容空間を有効に活用し、収容する電子部品の数が
増加してもパッケージのサイズが小型な光モジュールが
提供された。
【図面の簡単な説明】
【図1】図1は、本発明の実施形態にかかわる光モジュ
ール1の斜め斜視図である。
【図2】図2は、図1におけるA−A’軸を含みZ面と
垂直をなす平面での光モジュール1の断面図である。
【図3】図3は、図2における一点鎖線で包囲して指示
した部位Bの分解斜視図である。
【図4】図4は、接続基板13の斜視図である。
【図5】図5は、図4のC−C’軸に沿った接続基板1
3の側面断面図である。
【図6】図6は、従来技術による光モジュール1の側面
断面図である。
【符号の説明】
1…光モジュール 2…半導体レーザ素子 3…ペルチェ素子 5…パッケージ 6a、6b…光学レンズ素子 7…光ファイバ 8…搭載基板 10…サブアッセンブリ 11…第1の回路基板 12…第2の回路基板 13…接続基板 14…台座 15…電子部品(ペルチェ素子制御半導体回路素子) 16…電子部品 17、18、19…ボンディングワイヤ 21…チップキャリア 71…保護部材 72…フェルール 73…フェルールホルダ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 林 茂郎 神奈川県横浜市栄区田谷町1番地 住友電 気工業株式会社横浜製作所内 Fターム(参考) 2H037 AA01 BA03 DA03 DA05 DA36 5F073 FA06 FA25 FA30

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】発光素子と、第1の配線回路が形成された
    第1の回路基板と、第2の配線回路が形成された第2の
    回路基板と、前記第1の配線回路と前記第2の配線回路
    を電気的に接続する接続基板と、基準面に沿ったベース
    部を有し前記発光素子と前記第1の回路基板と前記第2
    の回路基板と前記接続基板を気密に内包するパッケージ
    と、を備え、 前記第1の回路基板と前記第2の回路基板は前記基準面
    と略平行となるよう前記基準面と略垂直となる方向へ順
    次配置されている、ことを特徴とする光モジュール。
  2. 【請求項2】前記接続基板は複数の導電ラインを有し、
    前記第1の配線回路と前記第2の配線回路は前記複数の
    導電ラインで電気的に接続されている、ことを特徴とす
    る請求項1に記載の光モジュール。
  3. 【請求項3】前記第1の回路基板は前記ベース部にハン
    ダを介して実装されている、ことを特徴とする請求項1
    または請求項2に記載の光モジュール。
  4. 【請求項4】更に、前記パッケージは発光素子を冷却す
    るためのペルチェ素子とペルチェ素子制御半導体回路素
    子を内包し、前記ペルチェ素子制御半導体回路素子は前
    記第1の回路基板に搭載されている、ことを特徴とする
    請求項1乃至請求項3に記載の光モジュール。
JP2001298785A 2001-09-28 2001-09-28 半導体レーザモジュール Pending JP2003110182A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2001298785A JP2003110182A (ja) 2001-09-28 2001-09-28 半導体レーザモジュール
US10/255,105 US7103284B2 (en) 2001-09-28 2002-09-26 Light-emitting module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001298785A JP2003110182A (ja) 2001-09-28 2001-09-28 半導体レーザモジュール

Publications (1)

Publication Number Publication Date
JP2003110182A true JP2003110182A (ja) 2003-04-11

Family

ID=19119636

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001298785A Pending JP2003110182A (ja) 2001-09-28 2001-09-28 半導体レーザモジュール

Country Status (1)

Country Link
JP (1) JP2003110182A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006229067A (ja) * 2005-02-18 2006-08-31 Sumitomo Electric Ind Ltd 光トランシーバモジュール
JP2013257461A (ja) * 2012-06-13 2013-12-26 Japan Oclaro Inc 光モジュール

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5883192A (ja) * 1981-11-12 1983-05-18 Mitsubishi Heavy Ind Ltd 熱交換器の製作方法
JPH04106977A (ja) * 1990-08-24 1992-04-08 Fujikura Ltd 光モジュール
JPH05175608A (ja) * 1991-12-20 1993-07-13 Fujitsu Ltd 光半導体素子モジュール
JPH10242505A (ja) * 1997-03-03 1998-09-11 Hitachi Ltd 光通信モジュール
JPH11177278A (ja) * 1997-12-09 1999-07-02 Hitachi Cable Ltd 論理機能付き光送受信モジュール
WO2001016634A1 (en) * 1999-09-02 2001-03-08 Intel Corporation Dual-enclosure optoelectronic packages

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5883192A (ja) * 1981-11-12 1983-05-18 Mitsubishi Heavy Ind Ltd 熱交換器の製作方法
JPH04106977A (ja) * 1990-08-24 1992-04-08 Fujikura Ltd 光モジュール
JPH05175608A (ja) * 1991-12-20 1993-07-13 Fujitsu Ltd 光半導体素子モジュール
JPH10242505A (ja) * 1997-03-03 1998-09-11 Hitachi Ltd 光通信モジュール
JPH11177278A (ja) * 1997-12-09 1999-07-02 Hitachi Cable Ltd 論理機能付き光送受信モジュール
WO2001016634A1 (en) * 1999-09-02 2001-03-08 Intel Corporation Dual-enclosure optoelectronic packages

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006229067A (ja) * 2005-02-18 2006-08-31 Sumitomo Electric Ind Ltd 光トランシーバモジュール
JP2013257461A (ja) * 2012-06-13 2013-12-26 Japan Oclaro Inc 光モジュール

Similar Documents

Publication Publication Date Title
US6252726B1 (en) Dual-enclosure optoelectronic packages
US6786627B2 (en) Light generating module
US10431727B2 (en) Light emitting apparatus
JP7338713B2 (ja) キャリア実装構造
JP4587218B2 (ja) パッケージ型半導体装置
JP3132868B2 (ja) 半導体レーザモジュール
JP2021097140A (ja) 光モジュール
EP1467359B1 (en) Integrated optical device
JP2003198042A (ja) 光モジュール、および光送信もしくは光受信装置
US7103284B2 (en) Light-emitting module
US6331992B1 (en) Small format optical subassembly
WO2019188106A1 (ja) 半導体レーザ装置
JP2003110182A (ja) 半導体レーザモジュール
JPH11186668A (ja) 光半導体モジュール
JP2004031708A (ja) 半導体レーザーパッケージ
JPH11145317A (ja) 光半導体素子用パッケージ及び光半導体モジュール
US5845982A (en) Visible laser diode module
JP3945528B2 (ja) 発光モジュール
JP2003168838A (ja) 発光モジュール
JP2002329920A (ja) 光モジュール
JP7052532B2 (ja) 光学装置およびその製造方法
JP3729167B2 (ja) レーザモジュール
JP3760923B2 (ja) 光モジュールの製造方法
JP2001028407A (ja) 光半導体素子収納用パッケージ
JP3438783B2 (ja) 送信用光モジュール

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080619

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101019

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101214

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110524