JP2003109839A

JP2003109839A - 積層型電子部品の製造方法

Info

Publication number: JP2003109839A
Application number: JP2001304970A
Authority: JP
Inventors: Masaaki Ono; 雅章小野
Original assignee: Murata Manufacturing Co Ltd
Current assignee: Murata Manufacturing Co Ltd
Priority date: 2001-10-01
Filing date: 2001-10-01
Publication date: 2003-04-11

Abstract

(57)【要約】【課題】積層工程で内部電極層の位置合わせを行う必要
がなく、段差のない積層体が得られるとともに、積層工
程の簡易化を図れ、生産性を向上できる積層型電子部品
の製造方法を提供する。【解決手段】セラミック材料層２と内部電極層３とを、
互いの全ての外周辺が積層方向で一致するように交互に
積層して積層体１を作製する積層工程と、前記積層体１
の任意の前記内部電極層３の一部を排除して任意の電極
パターンを形成する電極パターン形成工程とを有する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、例えばコンデンサ
やバリスタなどの積層電子部品の製造方法に関し、特
に、その積層方法および内部電極層の電極パターンの形
成方法に関する。

【０００２】

【従来の技術】従来の積層型電子部品の製造方法は、特
開平３−１２４０１１号公開公報に記載されているよう
に、まず、誘電体シート上に電極パターンを形成した内
部電極層を積層した積層体を、位置合わせしながら複数
層積層することによって積層体を形成していた。

【０００３】そして、得られたこの積層体を厚み方向に
プレスして圧着した後、所定の大きさに切断し、この切
断した積層体を脱脂焼成した後、外部電極を形成して積
層型電子部品を製造していた。

【０００４】

【発明が解決しようとする課題】したがって、従来の製
造方法においては、積層方向でセラミック材料層を間に
おいて積層される内部電極層同士が、層を成す面におけ
る中央寄り部分で積層方向に対向し、周辺部分で外部端
子と接続するよう互いに反対の端縁まで延設される状
態、すなわち交互に異なる電極パターンを形成する状態
で内部電極層を積層していた。

【０００５】このため、積層されて得られた積層体は、
内部電極層の積層数が中央部分に比して周辺部分では少
なくなるので、内部電極層の厚み分の差による段差が積
層体に生じ、周辺部分より中央部分の厚みが大きくなる
傾向があった。

【０００６】積層数が少ないときは特に問題ないが、例
えばコンデンサの容量を増やす等、電気的性能の向上を
図るため積層数がかなり多くなると、誘電体層が薄層化
していることもあって、厚み分の段差が原因で、積層工
程やプレス工程のときに誘電体シートや内部電極層が変
形したり、プレス工程のときに圧力差が生じて接着不良
を起こすおそれが高くなった。また、内部にボイドが発
生するなど、品質不良を招くおそれが高くなった。

【０００７】また、電極パターンを形成した内部電極層
を積層するために、内部電極のパターニングをスクリー
ン印刷等で行う場合には、品種ごとに版を作成する必要
があり、パターニングされた内部電極を積層する場合に
は、高精度の位置合わせが必要で積層工程が複雑になっ
た。また、積層工程において内部電極パターンの位置ず
れが生じるため、一つの積層体から切り分けて複数個の
積層型電子部品を製造する場合には、その切断のため
に、内部電極のパターンのずれを許容する余分の寸法を
設定しなければならず、単位体積当たりの容量等の特性
が低下する要因となっている。

【０００８】したがって、本発明の主たる目的は、積層
工程で内部電極層の位置合わせを行う必要がなく、段差
のない積層体が得られるとともに、積層工程の簡易化を
図れ、生産性を向上できる積層型電子部品の製造方法を
提供することである。

【０００９】

【課題を解決するための手段】上述した目的を達成する
ために、本発明に係る請求項１の積層型電子部品の製造
方法は、セラミック材料層と内部電極層とを、互いの全
ての外周辺が積層方向で略一致するように交互に積層し
て積層体を作製する積層工程と、前記積層体の任意の前
記内部電極層の一部を排除して任意の電極パターンを形
成する電極パターン形成工程とを有することを特徴とす
る。

【００１０】請求項１の積層型電子部品の製造方法によ
れば、セラミック材料層と内部電極層とを、互いの全て
の外周辺が積層方向で略一致するように交互に積層して
積層体を作製し、積層体の任意の内部電極層の一部を排
除して任意の電極パターンを形成するので、積層体を形
成したときの内部電極の厚みによる段差が生じることが
なくなるとともに、内部電極の位置合わせが不要になる
ので、積層工程が簡単になる。また、積層体を切断して
分割するような場合でも、その切断のために、内部電極
のパターンのずれを許容する余分の寸法を設定しておか
なくてもよいので、単位体積当たりの容量等の特性が低
下することも抑制できる。

【００１１】本発明に係る請求項２の積層型電子部品の
製造方法は、少なくとも電子部品として使用する有効領
域を有するマザーセラミック材料層と、少なくとも前記
有効領域全域をカバーするマザー内部電極層とを、複数
層積層して有効領域を有するマザー積層体を作製する積
層工程と、前記マザー積層体の任意の前記マザー内部電
極層の一部を排除して任意の電極パターンを形成する電
極パターン形成工程と、前記マザー積層体を切断して、
前記マザー積層体の有効領域から少なくとも１つの積層
体を得る切断工程とを有することを特徴とする。

【００１２】請求項２の積層型電子部品の製造方法によ
れば、特別に位置合わせを行うことなく、少なくとも電
子部品として使用する有効領域を有するマザーセラミッ
ク材料層と、少なくとも前記有効領域全域をカバーする
マザー内部電極層とを、複数層積層して電子部品領域を
有するマザー積層体を作製でき、その作製されたマザー
積層体の任意のマザー内部電極層の一部を排除して任意
の電極パターンを形成し、マザー積層体の電子部品領域
から少なくとも１つの積層体を得る切断処理をすること
で、積層体を形成したときの内部電極の厚みによる段差
が生じることがなくなるとともに、内部電極の位置合わ
せが不要になるので、積層工程が簡単になる。

【００１３】本発明に係る請求項３の積層型電子部品の
製造方法は、請求項２に記載の積層型電子部品の製造方
法であって、前記積層工程において、前記マザー内部電
極層および該マザー内部電極層に積層されるマザーセラ
ミック材料層については、前記マザー内部電極層の主面
の一部が露出するように、マザーセラミック材料層の外
周辺の一部がそれよりも下層のマザー内部電極層よりも
面方向で内側にあるように積層することを特徴とする。

【００１４】請求項３の積層型電子部品の製造方法によ
れば、積層工程において作製された積層体は、マザー内
部電極層の主面の一部が露出する状態で、各層における
大部分の周辺が一致する状態に積層されるものであるか
ら、積層体を形成したときの内部電極の厚みによる段差
が生じることがなくなるとともに、その内部電極層の主
面の一部が露出している部分に対して、例えば電解エッ
チングを行うための印加プローブを接触させることがで
きる。

【００１５】本発明に係る請求項４の積層型電子部品の
製造方法は、請求項１から３のいずれかに記載の積層型
電子部品の製造方法において、前記電極パターン形成工
程は、前記積層体を脱脂焼成した後に、任意の前記内部
電極層の一部を排除する工程であることを特徴とする。

【００１６】請求項４の積層型電子部品の製造方法によ
れば、積層体を脱脂焼成した後に、任意の内部電極層の
一部を排除するので、内部電極層の電気的抵抗を低くし
た状態で内部電極層の一部を例えば電解エッチングによ
り排除するような場合、比較的短時間で内部電極層の一
部の排除を完了でき、作業時間の短縮が図れる。

【００１７】本発明に係る請求項５の積層型電子部品の
製造方法は、請求項１から３のいずれかに記載の積層型
電子部品の製造方法において、前記電極パターン形成工
程は、前記積層体または前記マザー積層体を脱脂焼成す
る前に、任意の前記内部電極層の一部を排除する工程で
あることを特徴とする。

【００１８】請求項５の積層型電子部品の製造方法によ
れば、積層体を脱脂焼成する前に、任意の内部電極層の
一部を排除するので、特に化学エッチングを行う場合な
どにおいては、そのエッチング速度が比較的迅速なもの
となり、作業時間の短縮が図れる。

【００１９】本発明に係る請求項６の積層型電子部品の
製造方法は、請求項１から請求項５のいずれかに記載の
積層型電子部品の製造方法において、前記電極パターン
形成工程は、電解エッチングにより任意の前記内部電極
層または前記マザー内部電極層の一部を排除する工程で
あることを特徴とする。

【００２０】請求項６の積層型電子部品の製造方法によ
れば、電解エッチングにより任意の内部電極層またはマ
ザー内部電極層の一部を排除するので、内部電極層また
はマザー内部電極層を全て同一の材料で作製することが
できる。

【００２１】本発明に係る請求項７の積層型電子部品の
製造方法は、請求項６に記載の積層型電子部品の製造方
法において、前記電極パターン形成工程は、電解エッチ
ング時の電気量を調整して、電極パターン形状を制御す
ることを特徴とする。

【００２２】請求項７の積層型電子部品の製造方法によ
れば、電解エッチング時の電気量を調整して、電解量を
制御するので、任意の内部電極層を精度よく排除でき、
従ってパターン形状を精度良く仕上げることができる。

【００２３】本発明に係る請求項８の積層型電子部品の
製造方法は、請求項７に記載の積層型電子部品の製造方
法において、前記電極パターン形成工程は、電流とその
印加時間により電解エッチング時の電気量を調整するこ
とを特徴とする。

【００２４】請求項８の積層型電子部品の製造方法によ
れば、電流とその印加時間により電解エッチング時の電
気量を調整するので、簡単に電気量を制御することがで
きる。

【００２５】本発明に係る請求項９の積層型電子部品の
製造方法は、請求項６から８のいずれかに記載の積層型
電子部品の製造方法において、前記積層工程で得られた
前記マザー積層体を複数個に切断して得られた積層体ブ
ロックに、電解エッチング可能にマザー内部電極層が露
出するように溝を形成する溝形成工程を有することを特
徴とする。

【００２６】請求項９の積層型電子部品の製造方法によ
れば、マザー積層体を複数個に切断して得られた積層体
ブロックに電解液が侵入する溝を形成するので、複数の
積層型電子部品の内部電極層の排除を一度の電解エッチ
ングにより行うことができる。

【００２７】本発明に係る請求項１０の積層型電子部品
の製造方法は、請求項６から９のいずれかに記載の積層
型電子部品の製造方法において、前記内部電極層を含む
前記積層体の一部を所要積層範囲にわたって切除して積
層面に対して斜めに交差する露出面を形成する露出面形
成工程を有するとともに、前記電極パターン形成工程で
は、前記露出面形成工程で形成された前記露出面におけ
る任意の内部電極層に対して電解エッチング用の印加プ
ローブを接触させて電解エッチングすることを特徴とす
る。

【００２８】請求項１０の積層型電子部品の製造方法に
よれば、内部電極層の露出面積を増幅するように、内部
電極層を含む積層体の一部をテーパ状に加工するので、
印加プローブの内部電極層への接触が容易になる。

【００２９】本発明に係る請求項１１の積層型電子部品
の製造方法は、請求項６から１０のいずれかに記載の積
層型電子部品の製造方法において、前記積層工程で得ら
れた前記積層体の任意の前記内部電極層をマスキングに
より選択して電解エッチングする工程を有することを特
徴とする。

【００３０】請求項１１の積層型電子部品の製造方法に
よれば、任意の内部電極層をマスキングにより選択して
電解エッチングするので、内部電極層において電解エッ
チングされないよう残しておく部分を確実に選択でき
る。

【００３１】本発明に係る請求項１２の積層型電子部品
の製造方法は、請求項６から１１のいずれかに記載の積
層型電子部品の製造方法において、前記電極パターン形
成工程は、前記積層体の少なくとも一端面に臨む内部電
極層の任意のものを電解エッチングしてその一部を排除
した後、前記一端面に導電体を付設して電解エッチング
されなかった側の任意の内部電極層と電気的に前記導電
体を接続し、次いで、前記導電体を介して通電する電解
エッチングを行うことで、前記一端面と対向する端面側
での前記内部電極層のうち後者の内部電極層の一部を排
除する工程を有することを特徴とする。

【００３２】請求項１２の積層型電子部品の製造方法に
よれば、任意の内部電極層の一部の排除を電解エッチン
グで行った後、それとは別の任意の内部電極層の一部の
排除については、前者の任意の内部電極層の一部が排除
された側の端面に付設した導電体を介しての通電による
電解エッチングで行うから、エッチングを行う任意の電
極を容易かつ確実に選択できるうえ、多数の積層型電子
部品を短時間で製造でき、量産化が図れる。

【００３３】本発明に係る請求項１３の積層型電子部品
の製造方法は、請求項１から５のいずれかに記載の積層
型電子部品の製造方法において、前記電極パターン形成
工程は、前記積層体における任意の前記内部電極層の一
部を化学エッチングにより排除する工程であることを特
徴とする。

【００３４】請求項１３の積層型電子部品の製造方法に
よれば、化学エッチングにより内部電極層の一部を排除
するものであるから、電解エッチングのように電気的設
備が必要でなく、生産性の向上を図ることが可能とな
る。

【００３５】本発明に係る請求項１４の積層型電子部品
の製造方法は、請求項１３に記載の積層型電子部品の製
造方法において、前記積層工程は、所定の材質を選択的
に溶解する溶解液に対して溶解可能な前記内部電極層
と、前記溶解液に溶解不能な前記内部電極層とを任意に
積層位置を設定して積層することで積層体を得る工程で
あり、前記電極パターン形成工程は、当該積層体を前記
溶解液に浸漬することにより、その浸漬された溶解液に
対して溶解する内部電極層のみを選択して化学エッチン
グすることを特徴とする。

【００３６】請求項１４の積層型電子部品の製造方法に
よれば、任意の内部電極層を溶解性の違う材料を用いて
形成して化学エッチングするので、内部電極層を溶解性
に関して異なる材質のバインダーを選択して用いて形成
するだけで化学エッチングが可能になるために装置が簡
単になる。

【００３７】本発明に係る請求項１５の積層型電子部品
の製造方法は、請求項１３または１４に記載の積層型電
子部品の製造方法において、前記積層工程で得られた前
記積層体もしくは該積層体を複数個に切断して得られた
積層体ブロックに、化学エッチング可能にマザー内部電
極層が露出するように溝を形成する溝形成工程を有する
ことを特徴とする。

【００３８】請求項１５の積層型電子部品の製造方法に
よれば、積層体もしくは積層体を複数個に切断して得ら
れた積層体ブロックに化学エッチング液が侵入する溝を
形成するので、複数の積層型電子部品を作製できるよう
マザー内部電極層の一部の排除を一度の化学エッチング
により行うことができる。

【００３９】本発明に係る請求項１６の積層型電子部品
の製造方法は、請求項１３から１５のいずれかに記載の
積層型電子部品の製造方法において、前記電極パターン
形成工程は、任意の前記内部電極層をマスキングにより
選択して化学エッチングする工程を有することを特徴と
する。

【００４０】請求項１６の積層型電子部品の製造方法に
よれば、任意の内部電極層をマスキングにより選択して
化学エッチングするので、内部電極層において化学エッ
チングされないよう残しておく部分を確実に選択でき
る。

【００４１】本発明に係る請求項１７の積層型電子部品
の製造方法は、請求項１から５のいずれかに記載の積層
型電子部品の製造方法において、前記電極パターン形成
工程は、まず、任意の電極の一部を排除する化学エッチ
ングにより電極パターンを形成加工し、その後の工程で
任意の電極の一部を排除する電解エッチングにより電極
パターンを形成加工することを特徴とする。

【００４２】請求項１７の積層型電子部品の製造方法に
よれば、化学エッチングした後、電極パターンを形成す
るために、電解エッチングで電極パターンを形成加工す
るものであるから、２度化学エッチングする場合のよう
に、２回目の化学エッチングの有機溶剤などによりセラ
ミック材料層が溶解するおそれもなく、良好な電極パタ
ーン形成が行える。

【００４３】本発明に係る請求項１８の積層型電子部品
の製造方法は、請求項１から３のいずれかに記載の積層
型電子部品の製造方法において、前記積層工程は、焼成
時の収縮率が互いに異なる複数種類の内部電極層を、そ
れぞれ任意に積層位置を設定して積層することで積層体
を得る工程であり、前記電極パターン形成工程は、当該
積層体を焼成する際に最も収縮する種類の内部電極層が
他の種類の内部電極層よりも収縮されることで、任意の
前記内部電極層の一部を排除する工程であることを特徴
とする。

【００４４】請求項１８の積層型電子部品の製造方法に
よれば、任意の内部電極層の一部を排除するのに、焼成
時における互いに異なる収縮率の内部電極層同士のその
収縮率の差を利用するので、焼成工程と排除工程を一度
にすることができる。

【００４５】本発明に係る請求項１９の積層型電子部品
の製造方法は、請求項６、１３、１７または１８に記載
の積層型電子部品の製造方法の製造方法において、電極
パターンを形成した後、前記内部電極層を封止する工程
を有することを特徴とする。

【００４６】請求項１９の積層型電子部品の製造方法に
よれば、電極パターン形成した後、内部電極層を封止す
るので、内部電極層間の絶縁を確実なものとして、積層
型電子部品の耐候性、寿命が向上する。

【００４７】本発明に係る請求項２０の積層型電子部品
の製造方法は、請求項１９に記載の積層型電子部品の製
造方法において、封止材料としてセラミックスラリーを
用いることを特徴とする。

【００４８】請求項２０の積層型電子部品の製造方法に
よれば、封止材料としてセラミックスラリーを用いるの
で、耐熱性が向上し、外部電極形成時の高温での焼成時
に対応した封止材として機能する。

【００４９】

【発明の実施の形態】以下、本発明の詳細を図１ないし
図１０に記載の一実施の形態の電解エッチングにより積
層型電子部品の電極パターンを形成する製造方法に基づ
いて説明する。図１は本発明の一実施の形態の電解エッ
チングに係るマザー積層体１を示した斜視図、図２は溝
を形成したマザー積層体１ａの斜視図、図３はマザー積
層体１ａを電解エッチングする図、図４は電解エッチン
グが完了したマザー積層体１ｂの斜視図、図５はマザー
積層体１ｃの斜視図、図６はマザー積層体１ｃを電解エ
ッチングする図、図７は電解エッチングが完了したマザ
ー積層体１ｄの斜視図、図８はマザー積層体１ｅの斜視
図、図９は積層型電子部品１２の斜視図、図１０は一層
おきに内部電極層３を少しづつずらして積層するマザー
積層体１の斜視図である。

【００５０】積層型電子部品の一例としての積層コンデ
ンサの製造方法の一実施の形態を、その工程に従って説
明する。

【００５１】まず、セラミック材料層でなる誘電体層を
形成するため、誘電体材料の調合・分散を行う。この工
程は、チタン酸バリウムを主成分とする粉末材料を有機
溶媒、有機バインダーと共に調合分散し、セラミックス
ラリーを作製する工程である。

【００５２】次に、誘電体膜を成形する。この工程は、
上記工程で得られたセラミックスラリーを、ダイコータ
ーなどでキャリアフィルム上に１０μｍ以下の厚さで塗
工して誘電体シートを作製する工程である。

【００５３】また、別工程で、内部電極材料の調合・分
散を行う。この工程は、ニッケルの粉末材料を有機溶媒
・有機バインダーとともに調合分散し、内部電極スラリ
ーを作製する工程である。

【００５４】次に、内部電極膜を形成する。この工程
は、上記工程で得られた内部電極スラリーを、前記誘電
体シート上に１０μｍ以下の厚さでマザー内部電極層３
として塗工し、乾燥させる。

【００５５】次に、誘電体シートにマザー内部電極層３
が塗工されたこのシートを同一形状（矩形）同一面積に
カットしたものを順次積層し、１００層積層したマザー
積層体１を作製する。このとき、各シートの全ての外周
辺が積層方向で一致するよう積層していく。前記誘電体
シートを作製する工程からこの工程までが積層工程に相
当する。なお、各誘電体シートからなる誘電体層２は、
少なくとも電子部品として使用する有効領域を有する状
態にマザーセラミック材料層として、マザー内部電極層
３と複数層積層交互に積層され、マザー内部電極層３
は、少なくとも前記有効領域全域をカバーする状態に積
層される。すなわち、後述するように、電極パターンが
形成された後に、個々の電子部品として切断分離された
ときに、マザー内部電極層３のカバーする領域は電子部
品を構成することになる。

【００５６】次に、上記マザー積層体１を剛体プレスな
どによってマザー積層体１の層間を熱圧着する。

【００５７】次に、圧着したマザー積層体１の端部に、
図２に示すような、傾斜の縦横の比率、すなわちテーパ
量１／２００の電極コンタクト用のテーパ部４をダイサ
ーなどにより形成する。すなわち、マザー積層体１の一
部を、積層方向においてマザー内部電極層３がすべて含
まれる所要積層範囲にわたって斜めに切除して積層面に
対して斜めに交差する露出面、テーパ部４を形成してい
る。この工程は露出面形成工程である。このテーパ部４
を形成することによって、その露出面では各内部電極層
３の露出面積が増大されるので、後述の印加プローブを
マザー内部電極層３に対して接触させることが行いやす
くなっている。

【００５８】なお、各図においては、積層数が１００層
のものを図示すると理解しにくくなるため、図面に示す
マザー積層体１は見やすさを考慮し、数層としている。

【００５９】次に、図２に示すように、テーパ部４を有
するマザー積層体１ａにダイサーでエッチング用の溝５
を形成するとともに、該マザー積層体１ａを単体に分割
するブレイク用のカット溝６を押し切りなどにより形成
する。この溝５を形成する工程が溝形成工程である。こ
の溝５は、後工程で行う電解エッチングにおいて、マザ
ー内部電極を一部排除するために形成されるものであ
る。

【００６０】その後、マザー積層体１ａを脱脂焼成す
る。尚、マザー内部電極層３の材料に薄膜形成法による
箔などを用いた場合は、焼成しなくても導通があるため
焼成前でも電解エッチングが可能であることもあって、
先に電解エッチングしてから、マザー内部電極層３の一
部の排除完了後に脱脂焼成することも可能である。

【００６１】次に、電解エッチングにより任意のマザー
内部電極層３の一部を排除して電極パターンを形成する
電極パターン形成工程について説明する。前記テーパ部
４において露出したマザー内部電極層３に印加プローブ
７を１層おきに接触（コンタクト）させた状態で、マザ
ー積層体１ａのテーパ部４以外の部分は、図３に示すよ
うに、陰極Ｃを浸した電解液Ｌに浸漬される。ここで、
陰極Ｃは、Ｐｔ（プラチナ）製であり、電解液は、Ｎｉ
Ｃｌ₂（塩化ニッケル）が０．１ｍｏｌ／リットルの割
合で溶解されたものである。

【００６２】次いで、室温において、印加プローブ７
と、陰極Ｃの間に直流電圧を印加して印加プローブ７を
取り付けたマザー内部電極層３のみを電解エッチングす
る。ここで、印加電圧は２Ｖであり、印加時間は２０秒
間である。これによって排除される量は、マザー内部電
極層３の周縁からの深さにおいて３０μｍである。電解
エッチングが完了すると、図４に示すように、マザー積
層体１ａはマザー内部電極層３が１層おきに一部排除さ
れたマザー積層体１ｂになる。

【００６３】次に、図４に示すマザー積層体１ｂを、エ
ッチング用の溝５と平行なカット溝６に沿って、カット
すると図５に示す積層体ブロック１ｃになる。この積層
体ブロック１ｃのマザー内部電極層３の一部を排除した
方の一端面に導電ゴムを付設するあるいはＮｉをコート
するなどで電極８を設けて、この電極８と電解エッチン
グされていないマザー内部電極層３とを電気的に接続す
る。そして、積層体ブロック１ｃの電極８以外の部分
は、図６に示すように、陰極Ｃを浸した電解液Ｌに浸漬
する。この場合の電解エッチングも先の電解エッチング
と同じ条件で行って、先に電解エッチングしたマザー内
部電極層３とは積層方向で１つおきに配置されたマザー
内部電極３のみを電解エッチングし、そのマザー内部電
極層３の一部を排除する。ここまでが、電極パターン形
成工程である。その結果、図７に示すような、１層ごと
に互い異なった面のマザー内部電極層３の一部を排除さ
れた積層体１ｄになる。

【００６４】電解エッチングによるマザー内部電極層３
の排除量は、電流量と比例関係にあり、その電流量は、
電流（Ｉ）と印加時間（Ｔ）の積（Ｉ×Ｔ）、より詳細
にはそれらの積分関係によって制御される。なお、積
（Ｉ×Ｔ）が大きくなればなるほど排除量は大きくなる
が、ある一定量を超えると排除量の増加率は減少する。

【００６５】次いで、マザー内部電極層３の排除された
部分に、セラミックス（ガラスを含む）を主成分とする
スラリーなどの封止材料９を充填および封止して、図７
に示す積層体ブロック１ｄを得る。

【００６６】図７の積層体ブロック１ｄをカット溝６で
カットし、バレル加工により角を落とすと、図８に示す
ような積層体１ｅを得る。この積層体１ｅの外部電極の
形成面以外の側面１１に、封止材料として樹脂成分を含
まないセラミックス（ガラスを含む）を主成分とする封
止材をディッピングなどにより塗布して、その側面１１
で内部電極層３が露出しないよう封止する。

【００６７】次いで、すべての内部電極層３が露出され
ている残りの対向面１０，１０に外部電極１２，１２を
塗布して、焼き付ける。この焼付けにより内部電極層３
の排除された部分に挿入された封止材料９と側面１０に
塗布された封止材料の焼結も行われる。最後に外部電極
表面にニッケル・すずメッキを施して、図９に示すよう
な積層型電子部品の一例としての積層コンデンサ１３が
完成する。

【００６８】上記実施の形態では、複数個の積層型電子
部品を切断分離して得ることのできるマザー積層体１を
積層形成したものを示し、そのマザー積層体１を構成す
るセラミック材料層、内部電極層をそれぞれマザーセラ
ミック材料層、マザー内部電極層と称したが、積層形成
したもの自体で単独の電子部品を構成するものでも良
く、その場合、積層形成されたものは単に積層体と称
し、誘電体層と内部の電極層は、単にセラミック材料
層、内部電極層と称す。この点は、以下の各別の実施の
形態の製造方法でも同様である。

【００６９】次に、積層型電子部品を電解エッチングに
より製造する方法の別の実施の形態について説明する。

【００７０】図１０に示すように、積層工程において、
一層おきに内部電極層３を少しづつずらして積層し、電
極コンタクト用の端子面１４を形成する。詳述すると、
最下層のマザーセラミック材料層２としての誘電体層を
含みそれに順に積層されたマザー内部電極層３、マザー
セラミック材料層２、マザー内部電極層３の４層につい
ては、同一形状同一面積であって、矩形状を成すそれら
の層の周囲の四辺が積層方向で一致するものとなってい
る。さらに、それに積層される４層は、その周囲３辺
は、下層の４層と積層方向で一致するものの、他の１辺
は下層の４層の他の１辺よりも対向する辺側に少し寄っ
た状態で積層されている。さらに、上層では、前記周囲
３辺についてすべて下層のものと積層方向で一致するも
のの、他の１辺は、４層ごとに、その直下の４層の他の
１辺よりも対向する辺側に少し寄った状態で積層される
ようにして積層形成される。これにより、図１０に示す
ように、マザー内部電極層３の主面において、２層ごと
に１辺側部分近傍で上方に露出する露出部分１４が形成
される。そして、図１０に示すように、各露出部分１４
に印加プローブ７を接触させた状態で上述と同様に電解
エッチングを行う。このとき、露出部分１４となってい
るマザー内部電極層３のみ電解エッチングで一部排除さ
れ、電極パターンが形成される。この電解エッチングの
後、各露出部分１４は切断除去され、電極パターンが形
成されていないマザー内部電極層３については、上述実
施の形態の図５以降の工程によって、積層型電子部品を
製造することになる。

【００７１】次に、本発明に係る積層型電子部品の製造
方法の別の実施の形態として化学エッチングにより電極
パターンを形成する方法について、詳細を図１、図５、
図７、図１１ないし図１４に基づいて説明する。図１１
はマザー積層体１ｆの斜視図、図１２はマザー積層体１
ｆを化学エッチングする図、図１３は化学エッチングが
完了したマザー積層体１ｇの斜視図、図１４はマザー積
層体１ｃを化学エッチングする図である。

【００７２】この場合のマザー積層体１も、図１に示す
ように、誘電体層２と内部電極層３とを、同一面積同一
形状で周辺全体が積層方向で一致する状態に交互に積層
する積層工程で作成されたものである。ただし、前述電
解エッチングにおける積層工程とは、有機系バインダで
形成した内部電極層３と、水系バインダで形成した内部
電極層３とを、１層おきに交互に変えて積層している点
で積層工程が異なっている。この積層工程を経て作製さ
れたこのマザー積層体１も、剛体プレスによりマザー積
層体１の層間を熱圧着する。

【００７３】次いで、図１１に示すように、マザー積層
体１にダイサーで化学エッチング用の溝５を形成すると
ともに、単体に分割するブレイク用のカット溝６を押し
切りなどにより形成してマザー積層体１ｆを得る。この
溝５を形成する工程が溝形成工程である。

【００７４】脱脂焼成前の図１１のマザー積層体１ｆ
を、図１２に示すように、水などの溶解液Ｗに所定時間
浸漬して水系バインダーで形成された内部電極層３のみ
を化学エッチングする。化学エッチングが完了すると、
図１３に示すように、マザー積層体１ｆは内部電極層３
が１層おきに一部排除されたマザー積層体１ｇになる。

【００７５】次に、図１３の化学エッチングしたマザー
積層体１ｇをエッチング用の溝５と平行なカットキズ６
に沿ってカットすると、例えば図５に示すような積層体
ブロック１ｃになる。この積層体ブロック１ｃの内部電
極層３を排除した面と反対側の面を、図１４に示すよう
に、有機溶剤の溶解液Ｓにつけて、化学エッチングす
る。その結果、図７に示すように積層体ブロック１ｃは
１層ごとに互い異なった面の内部電極層３の一部が排除
された積層体ブロック１ｄになる。そして、内部電極層
３の排除された部分に、樹脂成分を含まないセラミック
ス（ガラスを含む）を主成分とする封止材料９を充填す
る。

【００７６】そして、その積層体ブロック１ｄを脱脂焼
成し、これ以降、積層型電子部品１２が完成するまでの
工程は上述の電解エッチングで説明した工程と同様であ
る。

【００７７】なお、化学エッチングとして上述実施の形
態では、溶液中に積層体を浸漬するものを示したが、反
応ガス中に積層体を置くことによって、その反応ガスに
よって内部電極層の化学エッチングを行うようにしても
良い。

【００７８】次に、マスキングによりエッチングを防止
する工程について、図１５ないし図１８により説明す
る。この工程は、積層型電子部品を製造する過程の一部
として行われるものである。図１５は請求項１に記載の
積層工程を経て得られた積層体もしくは請求項２の積層
工程を経て得られたマザー積層体を複数に切断分割して
得られる積層体もしくは積層体のブロックにおける一つ
の内部電極層３の外部に臨む一つの面の一部にマスク１
５を被着した積層体等の斜視図、図１６は内部電極層３
に対するエッチング処理後マスク１５を剥した積層体等
の斜視図、図１７は福数層の内部電極層３にマスク１５
を被着した積層体等の斜視図、図１８は図１７に示した
ものの内部電極層３に対するエッチング処理後マスク１
５を剥した積層体等の斜視図である。

【００７９】請求項１に記載の積層工程を経て得られた
積層体もしくはマザー積層体を複数に切断分割して得ら
れる積層体ブロックの内部電極層３の外部に臨む一つの
面の所定箇所を、図１５や図１７に示すように、マスク
用絶縁樹脂からなるマスク１５によりマスキングして、
電解エッチングまたは化学エッチングを行う。その後、
マスク１５を溶解液により除去すると、図１６や図１８
に示すように、マスクされた部分はエッチングされずに
残り、その残った部分が例えば外部電極との接続箇所と
なる。

【００８０】次に、内部電極層３の焼成時の収縮率の差
を利用して内部電極層の一部を排除する工程によって内
部電極層３の電極パターンを形成する製造方法につい
て、図１９ないし図２１により説明する。図１９はマザ
ー積層体１ｈの焼成時に内部電極層３ａが収縮した図、
図２０はマザー積層体１ｈを分割して得られた積層体１
ｉの図、図２１は積層体１ｊの図である。

【００８１】予め、焼成時の収縮率の異なる２種類の内
部電極層材料を用意する。一方の内部電極材料の焼成時
の収縮率は、セラミック材料層としての誘電体層２の焼
成時の収縮率とほぼ同じに設定している。他方の内部電
極材料の焼成時の収縮率はそれよりも一定の割合で大き
く収縮するものとなっている。そして、積層体を得るた
めの積層工程において、収縮率の大きい内部電極層３ａ
と誘電体層２とほぼ同じ収縮率の内部電極層３ｂとを、
交互に間に誘電体層２を挟む状態で積層する。この積層
工程では、全ての誘電体層２、内部電極層３ａ，３ｂが
互いの全ての外周辺が積層方向で一致するように積層す
る。得られた積層体はプレスにより熱圧着された後、焼
成される。この焼成によって、図１９に示すように、誘
電体層２や一方の内部電極層３ｂより収縮率の大きい内
部電極層３ａは、その大きさが誘電体層２より内方にほ
ぼ均等に収縮して小さくなるので、そこでの内部電極層
２では周辺部が排除された構成と同じになる。これに対
して、焼成時の収縮率が誘電体層２とほぼ同じものは誘
電体層２と比して大きさに変化はない。次に、この脱脂
焼成して得られたマザー積層体１ｈを、図２０に示すよ
うに、中央を分割面として左右に分割して、積層体１ｉ
が得られる。次に、この分割された積層体１ｉの分割し
た面を、電解エッチングまたは化学エッチングすると、
図２１に示すように、隣合う内部電極層が交互に左右に
ずれて電極パターンが形成される積層体１ｊが完成す
る。

【００８２】次に、さらに別の実施の形態について、内
部電極層の一部を排除する工程によって内部電極層の電
極パターンを形成する製造方法を、図１，図５〜図９、
図１１〜図１３基づいて説明する。

【００８３】まず、積層工程において、図１に示すよう
に、水系溶解液に溶解可能な水系バインダで結合された
マザー内部電極層３と、水系溶解液には不溶となる有機
系バインダで結合されたマザー内部電極層３とを、積層
方向において、それぞれマザーセラミック材料層２が間
に積層される状態で交互に積層して、マザー積層体１を
得る。

【００８４】次いで、図１１に示すように、マザー積層
体１にダイサーで化学エッチング用および電解エッチン
グ用の溝５を形成するとともに、単体に分割するブレイ
ク用のカット溝６を押し切りなどにより形成してマザー
積層体１ｆを得る。

【００８５】脱脂焼成前の図１１のマザー積層体１ｆ
を、図１２に示すように、水などの溶解液Ｗに所定時間
浸漬して水系バインダーで形成された内部電極層３のみ
を化学エッチングする。

【００８６】化学エッチングが完了すると、図１３に示
すように、マザー積層体１ｆは内部電極層３が１層おき
に一部排除されたマザー積層体１ｇになる。

【００８７】次に、このマザー積層体１ｇを脱脂焼成す
る。

【００８８】脱脂焼成した後のマザー積層体１ｇを、溝
５と同じ方向に沿ったカット溝６にて分離して図５に示
す積層体ブロック１ｃを得る。

【００８９】この積層体ブロック１ｃのマザー内部電極
層３の一部を排除した方の一端面に電極８を設けて、こ
の電極８と電解エッチングされていないマザー内部電極
層３とを電気的に接続する。そして、積層体ブロック１
ｃの電極８以外の部分は、図６に示すように、陰極Ｃを
浸した電解液Ｌに浸漬する。この場合の電解エッチング
も先の電解エッチングと同じ条件で行って、先に電解エ
ッチングしたマザー内部電極層３とは積層方向で１つお
きに配置されたマザー内部電極３のみを電解エッチング
し、そのマザー内部電極層３の一部を排除する。その結
果、図７に示すような、１層ごとに互い異なった面のマ
ザー内部電極層３の一部を排除された積層体ブロック１
ｄになる。

【００９０】次いで、この積層体ブロック１ｄのマザー
内部電極層３の排除された部分などに、スラリーなどの
封止材料９を充填および封止して内部電極層３が露出し
ないよう封止し、外部電極１２，１２を塗布、焼き付
け、最後に外部電極表面にニッケル・すずメッキを施し
て、図９に示すような積層型電子部品の一例としての積
層コンデンサ１３が完成する。

【００９１】このように、先に化学エッチングを行っ
て、任意のマザー内部電極層もしくは任意の内部電極層
の一部を排除する電極パターン形成した後、電解エッチ
ングを行って、任意のマザー内部電極層もしくは任意の
内部電極層の一部を排除する電極パターン形成する製造
方法には、次の作用効果がある。

【００９２】すなわち、２回化学エッチングを行って、
それぞれ電極パターンを形成する場合と比較すると、２
回の化学エッチングのうち一回は通常電極パターンを有
機溶剤有機バインダを溶解させるため、その溶解時にセ
ラミック材料層も溶解するおそれがあり、有機溶剤に溶
解しないバインダでセラミック材料層を形成するなどし
なければならないが、それは一般的でないことから、化
学エッチングでは有機溶剤による溶解を行わないように
して、もう一方の電極パターン形成用のエッチングは有
機溶剤を溶解させることのない電解エッチングを行うこ
とで、電極パターン形成のエッチング時にセラミック材
料層を不当に溶解させてしまう不具合を回避できる積層
型電子部品の製造方法の一例を提供できる。

【００９３】なお、上述した各実施の形態では、内部電
極層やマザー内部電極層が１層おきに電極パターンが同
じになるよう内部電極層の一部を排除したが、２層ご
と、３層ごと、４層ごとのように任意の層ごとに内部電
極層を排除しても良く、一定の層ごとに限らず、層数を
変化させて排除しても良い。また、前記実施の形態は一
対の対向する面に臨むところの内部電極層を排除した
が、その対向面の横側の面に臨むところの内部電極層を
も排除するようにしても良く、その電極パターンの形態
は上述実施の形態に限定されるものでなく、内部電極層
を必要な電極パターンに応じて自由に排除して良い。

【００９４】また、上記各実施の形態では、一つの積層
体を切断分離して多数個の積層型電子部品を製造する方
法を示したが、一つの積層型電子部品を丸ごと積層工程
から作製するものでも良い。

【００９５】また、上記実施の形態では、積層工程で得
られたマザー積層体に対して電極パターン形成工程等を
経てそのマザー積層体を切断分離して積層型電子部品を
製造するものを示したが、積層工程で得られた積層体を
電極パターン形成前に予め切断分割した積層体ブロック
にしてから、その積層体ブロックに対して電極パターン
形成するようにしてもよい。

【００９６】

【発明の効果】以上説明したように、本発明によれば、
積層後に電極パターンを形成するので、積層体形成時
は、内部電極層をセラミック材料層に外周辺が積層方向
で略一致するように全面積層することになる。それによ
り、従来のように内部電極層の積層数が周辺部と中央部
とで異なることによる段差がなくなるので、プレス時
に、面全体に均一に圧力がかかり、セラミック材料層と
内部電極層との接着不良が抑制されるとともに、セラミ
ック材料層や内部電極層に変形が発生しない。よって、
積層時の内部電極層の位置ズレやプレス時の内部電極層
の変形による有効面積の減少や容量のバラツキが解消さ
れる。また、このような全面積層により、電極パターン
の位置合わせが不要になり、長尺シートの連続送りによ
る内部電極印刷または積層が可能となり、高速に積層体
を形成することができる。更に、内部電極印刷用の版も
一種類でよいため、生産性を向上できる。さらに、積層
部品の形状において段差による中ぶくれがなくなり、そ
れに起因する実装不良もなくなる。

【００９７】脱脂焼成後に内部電極層の排除を行う場合
は、全面積層状態で焼成するために、焼成時の構造欠陥
が発生しにくなるので、内部電極やセラミック材料への
焼結抑制剤や焼結助剤が不要となり、電極として有効に
働く部分の面積も大きくなる。

【図面の簡単な説明】

【図１】本発明の一実施の形態の電解エッチングに係る
マザー積層体１のを示した斜視図

【図２】マザー積層体１ａの斜視図

【図３】マザー積層体１を電解エッチングする図

【図４】電解エッチングが完了したマザー積層体１ｂの
斜視図

【図５】マザー積層体１ｃの斜視図

【図６】マザー積層体１ｃを電解エッチングする図

【図７】電解エッチングが完了したマザー積層体１ｄの
斜視図

【図８】マザー積層体１ｅの斜視図

【図９】積層型電子部品１２の斜視図

【図１０】一層おきに内部電極層３を少しづつずらして
積層するマザー積層体１の斜視図

【図１１】マザー積層体１ｆの斜視図

【図１２】マザー積層体１ｆを化学エッチングする図

【図１３】化学エッチングが完了したマザー積層体１ｇ
の斜視図

【図１４】マザー積層体１ｃを化学エッチングする図

【図１５】単層の場合のマスク１５をしたマザー積層体
１の斜視図

【図１６】単層の場合のマスク１５を剥したマザー積層
体１の斜視図

【図１７】複数層の場合のマスク１５をしたマザー積層
体１の斜視図

【図１８】複数層の場合のマスク１５を剥したマザー積
層体１の斜視図

【図１９】マザー積層体１ｈの焼成時に内部電極層３ａ
が収縮した図

【図２０】マザー積層体１ｈを分割したマザー積層体１
ｉの図

【図２１】マザー積層体１ｊの図

【符号の説明】

１積層体２誘電体層（セラミック材料層）３内部電極層３ａ焼成時の収縮率が誘電体シート層より大きい内部
電極層３ｂ焼成時の収縮率が誘電体シート層と同じ内部電極
層４テーパ面５エッチング用の溝７印加プローブ９封止材料１３積層型電子部品１５マスク

Claims

【特許請求の範囲】

【請求項１】セラミック材料層と内部電極層とを、互
いの全ての外周辺が積層方向で略一致するように複数層
積層して積層体を作製する積層工程と、前記積層体の任意の前記内部電極層の一部を排除して任
意の電極パターンを形成する電極パターン形成工程とを
有することを特徴とする積層型電子部品の製造方法。
【請求項２】少なくとも電子部品として使用する有効
領域を有するマザーセラミック材料層と、少なくとも前
記有効領域全域をカバーするマザー内部電極層とを、複
数層積層して有効領域を有するマザー積層体を作製する
積層工程と、前記マザー積層体の任意の前記マザー内部電極層の一部
を排除して任意の電極パターンを形成する電極パターン
形成工程と、前記マザー積層体を切断して、前記マザー積層体の有効
領域から少なくとも１つの積層体を得る切断工程とを有
することを特徴とする積層型電子部品の製造方法。
【請求項３】請求項２に記載の積層型電子部品の製造
方法であって、前記積層工程において、前記マザー内部電極層および該
マザー内部電極層に積層されるマザーセラミック材料層
については、前記マザー内部電極層の主面の一部が露出
するように、マザーセラミック材料層の外周辺の一部が
それよりも下層のマザー内部電極層よりも面方向で内側
にあるように積層することを特徴とする積層型電子部品
の製造方法。
【請求項４】請求項１から３のいずれかに記載の積層
型電子部品の製造方法において、前記電極パターン形成工程は、前記積層体を脱脂焼成し
た後に、任意の前記内部電極層の一部を排除する工程で
あることを特徴とする積層型電子部品の製造方法。
【請求項５】請求項１から３のいずれかに記載の積層
型電子部品の製造方法において、前記電極パターン形成工程は、前記積層体または前記マ
ザー積層体を脱脂焼成する前に、任意の前記内部電極層
の一部を排除する工程であることを特徴とする積層型電
子部品の製造方法。
【請求項６】請求項１から請求項５のいずれかに記載
の積層型電子部品の製造方法において、前記電極パターン形成工程は、電解エッチングにより任
意の前記内部電極層または前記マザー内部電極層の一部
を排除する工程であることを特徴とする積層型電子部品
の製造方法。
【請求項７】請求項６に記載の積層型電子部品の製造
方法において、前記電極パターン形成工程は、電解エッチング時の電気
量を調整して、電極パターン形状を制御することを特徴
とする積層型電子部品の製造方法。
【請求項８】請求項７に記載の積層型電子部品の製造
方法において、前記電極パターン形成工程は、電流とその印加時間によ
り電解エッチング時の電気量を調整することを特徴とす
る積層型電子部品の製造方法。
【請求項９】請求項６から８のいずれかに記載の積層
型電子部品の製造方法において、前記積層工程で得られた前記マザー積層体を複数個に切
断して得られた積層体ブロックに、電解エッチング可能
にマザー内部電極層が露出するように溝を形成する溝形
成工程を有することを特徴とする積層型電子部品の製造
方法。
【請求項１０】請求項６から９のいずれかに記載の積
層型電子部品の製造方法において、前記内部電極層を含む前記積層体の一部を所要積層範囲
にわたって切除して積層面に対して斜めに交差する露出
面を形成する露出面形成工程を有するとともに、前記電極パターン形成工程では、前記露出面形成工程で
形成された前記露出面における任意の内部電極層に対し
て電解エッチング用の印加プローブを接触させて電解エ
ッチングすることを特徴とする積層型電子部品の製造方
法。
【請求項１１】請求項６から１０のいずれかに記載の
積層型電子部品の製造方法において、前記積層工程で得られた前記積層体の任意の前記内部電
極層をマスキングにより選択して電解エッチングする工
程を有することを特徴とする積層型電子部品の製造方
法。
【請求項１２】請求項６から１１のいずれかに記載の
積層型電子部品の製造方法において、前記電極パターン形成工程は、前記積層体の少なくとも
一端面に臨む内部電極層の任意のものを電解エッチング
してその一部を排除した後、前記一端面に導電体を付設
して電解エッチングされなかった側の任意の内部電極層
と電気的に前記導電体を接続し、次いで、前記導電体を
介して通電する電解エッチングを行うことで、前記一端
面と対向する端面側での前記内部電極層のうち後者の内
部電極層の一部を排除する工程を有することを特徴とす
る積層型電子部品の製造方法。
【請求項１３】請求項１から５のいずれかに記載の積
層型電子部品の製造方法において、前記電極パターン形成工程は、前記積層体における任意
の前記内部電極層の一部を化学エッチングにより排除す
る工程であることを特徴とする積層型電子部品の製造方
法。
【請求項１４】請求項１３に記載の積層型電子部品の
製造方法において、前記積層工程は、所定の材質を選択的に溶解する溶解液
に対して溶解可能な前記内部電極層と、前記溶解液に溶
解不能な前記内部電極層とを任意に積層位置を設定して
積層することで積層体を得る工程であり、前記電極パターン形成工程は、当該積層体を前記溶解液
に浸漬することにより、その浸漬された溶解液に対して
溶解する内部電極層のみを選択して化学エッチングする
ことを特徴とする積層型電子部品の製造方法。
【請求項１５】請求項１３または１４に記載の積層型
電子部品の製造方法において、前記積層工程で得られた前記積層体もしくは該積層体を
複数個に切断して得られた積層体ブロックに、化学エッ
チング可能にマザー内部電極層が露出するように溝を形
成する溝形成工程を有することを特徴とする積層型電子
部品の製造方法。
【請求項１６】請求項１３から１５のいずれかに記載
の積層型電子部品の製造方法において、前記電極パターン形成工程は、任意の前記内部電極層を
マスキングにより選択して化学エッチングする工程を有
することを特徴とする積層型電子部品の製造方法。
【請求項１７】請求項１から５のいずれかに記載の積
層型電子部品の製造方法において、前記電極パターン形成工程は、まず、任意の電極の一部
を排除する化学エッチングにより電極パターンを形成加
工し、その後の工程で任意の電極の一部を排除する電解
エッチングにより電極パターンを形成加工することを特
徴とする積層型電子部品の製造方法。
【請求項１８】請求項１から３のいずれかに記載の積
層型電子部品の製造方法において、前記積層工程は、焼成時の収縮率が互いに異なる複数種
類の内部電極層を、それぞれ任意に積層位置を設定して
積層することで積層体を得る工程であり、前記電極パターン形成工程は、当該積層体を焼成する際
に最も収縮する種類の内部電極層が他の種類の内部電極
層よりも収縮されることで、任意の前記内部電極層の一
部を排除する工程であることを特徴とする積層型電子部
品の製造方法。
【請求項１９】請求項６、１３、１７または１８に記
載の積層型電子部品の製造方法の製造方法において、電極パターンを形成した後、前記内部電極層を封止する
工程を有することを特徴とする積層型電子部品の製造方
法。
【請求項２０】請求項１９に記載の積層型電子部品の
製造方法において、封止材料としてセラミックスラリーを用いることを特徴
とする積層型電子部品の製造方法。