JP2003103830A - 画素クロック生成方法、画素クロック生成装置及び画像形成装置 - Google Patents
画素クロック生成方法、画素クロック生成装置及び画像形成装置Info
- Publication number
- JP2003103830A JP2003103830A JP2001302644A JP2001302644A JP2003103830A JP 2003103830 A JP2003103830 A JP 2003103830A JP 2001302644 A JP2001302644 A JP 2001302644A JP 2001302644 A JP2001302644 A JP 2001302644A JP 2003103830 A JP2003103830 A JP 2003103830A
- Authority
- JP
- Japan
- Prior art keywords
- data
- main scanning
- pixel clock
- image
- data area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Facsimile Heads (AREA)
- Facsimile Scanning Arrangements (AREA)
- Laser Beam Printer (AREA)
- Mechanical Optical Scanning Systems (AREA)
Abstract
(57)【要約】
【課題】 本発明は、補正データ量を大幅に削減でき、
それに伴うメモリサイズ低減によるコストダウンを実現
でき、更に高精度なドット位置ずれ補正が可能となる画
素クロック生成方法、画素クロック生成装置及び画像形
成装置を提供することを目的とする。 【解決手段】 本発明の画素クロック生成装置は、複数
の連続したクロック信号から構成するデータ領域中のク
ロック信号の数を決定するデータ領域設定値に基づいて
データ領域を設定するデータ領域設定手段と、データ領
域設定手段によって設定されたデータ領域毎に位相シフ
トを行う位相シフトデータを設定する位相シフトデータ
設定手段とを有する。
それに伴うメモリサイズ低減によるコストダウンを実現
でき、更に高精度なドット位置ずれ補正が可能となる画
素クロック生成方法、画素クロック生成装置及び画像形
成装置を提供することを目的とする。 【解決手段】 本発明の画素クロック生成装置は、複数
の連続したクロック信号から構成するデータ領域中のク
ロック信号の数を決定するデータ領域設定値に基づいて
データ領域を設定するデータ領域設定手段と、データ領
域設定手段によって設定されたデータ領域毎に位相シフ
トを行う位相シフトデータを設定する位相シフトデータ
設定手段とを有する。
Description
【０００１】
【発明の属する技術分野】本発明は画素クロック生成方
法、画素クロック生成装置及び画像形成装置に関し、特
にレーザプリンタ、デジタル複写機等の画像形成装置に
おける画素クロックの位相制御に関する。
法、画素クロック生成装置及び画像形成装置に関し、特
にレーザプリンタ、デジタル複写機等の画像形成装置に
おける画素クロックの位相制御に関する。
【０００２】
【従来の技術】図１５は従来の画像形成装置の構成を示
す概略図である。同図において、半導体レーザユニット
１５０１から発光されたレーザ光は、回転するポリゴン
ミラー１５０２により一方向に走査され、走査レンズ１
５０３を介して被走査媒体である感光体１５０４上に光
スポットを形成し、静電潜像画像を形成する。このとき
半導体レーザユニット１５０１は、画像処理ユニット１
５０６より生成された画像データと位相同期回路１５０
９により位相が設定された画像クロックに従い、レーザ
駆動回路１５０７によって半導体レーザの発光時間をコ
ントロールされることにより、感光体１５０４上の静電
潜像を制御する。
す概略図である。同図において、半導体レーザユニット
１５０１から発光されたレーザ光は、回転するポリゴン
ミラー１５０２により一方向に走査され、走査レンズ１
５０３を介して被走査媒体である感光体１５０４上に光
スポットを形成し、静電潜像画像を形成する。このとき
半導体レーザユニット１５０１は、画像処理ユニット１
５０６より生成された画像データと位相同期回路１５０
９により位相が設定された画像クロックに従い、レーザ
駆動回路１５０７によって半導体レーザの発光時間をコ
ントロールされることにより、感光体１５０４上の静電
潜像を制御する。
【０００３】また、カラーレーザプリンタ等の各色の画
像形成位置の書き出し位置を１クロック誤差以内で補正
する手段を有する例としては、特開２０００−２３８３
１９号公報（以下従来例１と称す）がある。
像形成位置の書き出し位置を１クロック誤差以内で補正
する手段を有する例としては、特開２０００−２３８３
１９号公報（以下従来例１と称す）がある。
【０００４】更に、画像形成装置において主走査方向の
画像形成位置のずれを主走査方向の書き出し位置と書き
終わり位置とを調整する例としては、特開２０００−２
８９２５１号公報（以下従来例２と称す）がある。
画像形成位置のずれを主走査方向の書き出し位置と書き
終わり位置とを調整する例としては、特開２０００−２
８９２５１号公報（以下従来例２と称す）がある。
【０００５】ところが、このような光学系において、ポ
リゴンスキャナ等の偏向器の偏向反射面の回転軸からの
距離のばらつきは、被走査面上を走査する光スポット
（走査ビーム）の走査速度ムラを発生させる。この走査
速度ムラは画像の揺らぎとなり画像品質の劣化となるた
め、高品位の画質を要求する場合は走査速度ムラの補正
を行う必要がある。また、マルチビーム光学系の場合、
各発光源の発振波長に差がある場合に、走査レンズの色
収差が補正されていない光学系の場合には露光ずれが発
生し、各発光源に対応する光スポットが被走査媒体上を
走査するときの走査幅は、各光源毎に差が生じてしま
い、画像品質の劣化の要因になってしまうため、走査幅
の補正を行う必要がある。但し上記補正を行う場合、光
学系による走査ムラの発生には、光学系の特性により走
査線上で異なる。
リゴンスキャナ等の偏向器の偏向反射面の回転軸からの
距離のばらつきは、被走査面上を走査する光スポット
（走査ビーム）の走査速度ムラを発生させる。この走査
速度ムラは画像の揺らぎとなり画像品質の劣化となるた
め、高品位の画質を要求する場合は走査速度ムラの補正
を行う必要がある。また、マルチビーム光学系の場合、
各発光源の発振波長に差がある場合に、走査レンズの色
収差が補正されていない光学系の場合には露光ずれが発
生し、各発光源に対応する光スポットが被走査媒体上を
走査するときの走査幅は、各光源毎に差が生じてしま
い、画像品質の劣化の要因になってしまうため、走査幅
の補正を行う必要がある。但し上記補正を行う場合、光
学系による走査ムラの発生には、光学系の特性により走
査線上で異なる。
【０００６】しかし、上記従来例１及び従来例２のいず
れも、光学系や偏向器により生じる主走査ドット位置ず
れの影響は補正できない。
れも、光学系や偏向器により生じる主走査ドット位置ず
れの影響は補正できない。
【０００７】また、図１６は従来の画素クロック生成回
路の構成を示すブロック図である。同図において、高周
波クロック生成回路１６０１は画素クロックＰＣＬＫの
基準となる高周波クロック（以下ＶＣＬＫと略す）を生
成する。カウンタ１６０２はＶＣＬＫのクロックの立上
りで動作するカウンタである。比較回路１６０３はカウ
ンタ１６０２の値と予め設定された比較値及び比較値生
成回路１６０９が出力する比較値１と比較し、比較結果
に基づき制御信号１を出力する。クロック生成回路１６
０４は制御信号１に基づきクロック１を生成する。カウ
ンタ１６０５はＶＣＬＫのクロックの立下りで動作する
カウンタである。比較回路１６０６はカウンタ１６０５
の値と予め設定された比較値及び比較値生成回路１６０
９が出力する比較値２と比較し、比較結果に基づき制御
信号２を出力する。クロック生成回路１６０７は制御信
号２に基づきクロック２を生成する。マルチプレクサ
（以下ＭＵＸと略す）１６０８は後述するセレクト信号
生成回路１６１１によって生成されたセレクト信号に基
づき、クロック１又はクロック２を選択肢ＰＣＬＫとし
て出力する。比較値生成回路１６０９は外部から入力さ
れた位相データとステータス信号生成回路１６１０が出
力するステータス信号に基づき、比較値１、比較値２を
出力する。ステータス信号生成回路１６１０は位相デー
タのｂｉｔ０が１のときにＰＣＬＫの立上りのタイミン
グで信号をトグルさせてステータス信号として出力す
る。セレクト信号生成回路１６１１は位相データのｂｉ
ｔ０が１のときにＰＣＬＫの立下りのタイミングで信号
をトグルさせてセレクト信号として出力する。
路の構成を示すブロック図である。同図において、高周
波クロック生成回路１６０１は画素クロックＰＣＬＫの
基準となる高周波クロック（以下ＶＣＬＫと略す）を生
成する。カウンタ１６０２はＶＣＬＫのクロックの立上
りで動作するカウンタである。比較回路１６０３はカウ
ンタ１６０２の値と予め設定された比較値及び比較値生
成回路１６０９が出力する比較値１と比較し、比較結果
に基づき制御信号１を出力する。クロック生成回路１６
０４は制御信号１に基づきクロック１を生成する。カウ
ンタ１６０５はＶＣＬＫのクロックの立下りで動作する
カウンタである。比較回路１６０６はカウンタ１６０５
の値と予め設定された比較値及び比較値生成回路１６０
９が出力する比較値２と比較し、比較結果に基づき制御
信号２を出力する。クロック生成回路１６０７は制御信
号２に基づきクロック２を生成する。マルチプレクサ
（以下ＭＵＸと略す）１６０８は後述するセレクト信号
生成回路１６１１によって生成されたセレクト信号に基
づき、クロック１又はクロック２を選択肢ＰＣＬＫとし
て出力する。比較値生成回路１６０９は外部から入力さ
れた位相データとステータス信号生成回路１６１０が出
力するステータス信号に基づき、比較値１、比較値２を
出力する。ステータス信号生成回路１６１０は位相デー
タのｂｉｔ０が１のときにＰＣＬＫの立上りのタイミン
グで信号をトグルさせてステータス信号として出力す
る。セレクト信号生成回路１６１１は位相データのｂｉ
ｔ０が１のときにＰＣＬＫの立下りのタイミングで信号
をトグルさせてセレクト信号として出力する。
【０００８】次に、図１６に示す従来の画素クロック生
成回路の動作について、図１６の各信号のタイムチャー
トを示す図１７及び位相シフト量と位相データの関係を
示す図１８を用いて説明する。ここでは、ＶＣＬＫの４
分周に相当する画素クロックＰＣＬＫを生成し、位相シ
フトとして＋１／８ＰＣＬＫ、−１／８ＰＣＬＫシフト
させる場合について説明する。表１に位相シフト量と外
部から与える位相データの対応を示すものとする。ま
た、図１７では位相シフト量とクロック１とクロック２
の切替の様子について示すものとする。
成回路の動作について、図１６の各信号のタイムチャー
トを示す図１７及び位相シフト量と位相データの関係を
示す図１８を用いて説明する。ここでは、ＶＣＬＫの４
分周に相当する画素クロックＰＣＬＫを生成し、位相シ
フトとして＋１／８ＰＣＬＫ、−１／８ＰＣＬＫシフト
させる場合について説明する。表１に位相シフト量と外
部から与える位相データの対応を示すものとする。ま
た、図１７では位相シフト量とクロック１とクロック２
の切替の様子について示すものとする。
【０００９】はじめに、図１６のＭＵＸ１６０８でクロ
ック１が選択された状態からスタートする。ＰＣＬＫに
同期して図１８の位相データ００を与える(時刻)。位
相データｂｉｔ０が０なのでセレクト信号は０のままで
クロック１を選択したままＰＣＬＫとして出力する（時
刻）。これによりＰＣＬＫは位相シフト量０のクロッ
クとなる。次ぎに図１８の位相データとして０１を与え
る(時刻)。この場合は位相データｂｉｔ０が１なので
ＰＣＬＫの立下りでセレクト信号をトグルさせ１として
クロック２を選択するようにしてＰＣＬＫとして出力さ
せる(時刻)。この時のクロック２は図１７に示すよう
に１ＶＣＬＫ分周期が長くなったクロックとなってい
る。これにより＋１／８ＰＣＬＫだけ位相シフトしたＰ
ＣＬＫが得られる。次ぎに再び図１８の位相データとし
て０１を与えると(時刻)、位相データｂｉｔ０が１な
のでＰＣＬＫの立下りでセレクト信号をトグルさせ０と
してクロック１を選択するようにしてＰＣＬＫとして出
力させる(時刻)。この時のクロック１は図１７に示す
ように１ＶＣＬＫ分周期が長くなったクロックとなって
いる。これにより＋１／８ＰＣＬＫだけ位相シフトした
ＰＣＬＫが得られる。次ぎに図１８の位相データとして
１１を与える(時刻)。位相データｂｉｔ０が１なので
ＰＣＬＫの立下りでセレクト信号をトグルさせ１として
クロック２を選択するようにしてＰＣＬＫとして出力さ
せる(時刻)。この時、クロック１は図１７に示すよう
に１ＶＣＬＫ分周期が短くなったクロックとなってい
る。これにより−１／８ＰＣＬＫだけ位相シフトしたＰ
ＣＬＫが得られる。以上のようにして位相データに応じ
てクロック１、クロック２の周期を変えてやり、クロッ
ク１、クロック２を切り替えてＰＣＬＫとして出力させ
て行くことにより、１／８ＰＣＬＫステップで位相シフ
トされた画素クロックＰＣＬＫを得ることができる。
ック１が選択された状態からスタートする。ＰＣＬＫに
同期して図１８の位相データ００を与える(時刻)。位
相データｂｉｔ０が０なのでセレクト信号は０のままで
クロック１を選択したままＰＣＬＫとして出力する（時
刻）。これによりＰＣＬＫは位相シフト量０のクロッ
クとなる。次ぎに図１８の位相データとして０１を与え
る(時刻)。この場合は位相データｂｉｔ０が１なので
ＰＣＬＫの立下りでセレクト信号をトグルさせ１として
クロック２を選択するようにしてＰＣＬＫとして出力さ
せる(時刻)。この時のクロック２は図１７に示すよう
に１ＶＣＬＫ分周期が長くなったクロックとなってい
る。これにより＋１／８ＰＣＬＫだけ位相シフトしたＰ
ＣＬＫが得られる。次ぎに再び図１８の位相データとし
て０１を与えると(時刻)、位相データｂｉｔ０が１な
のでＰＣＬＫの立下りでセレクト信号をトグルさせ０と
してクロック１を選択するようにしてＰＣＬＫとして出
力させる(時刻)。この時のクロック１は図１７に示す
ように１ＶＣＬＫ分周期が長くなったクロックとなって
いる。これにより＋１／８ＰＣＬＫだけ位相シフトした
ＰＣＬＫが得られる。次ぎに図１８の位相データとして
１１を与える(時刻)。位相データｂｉｔ０が１なので
ＰＣＬＫの立下りでセレクト信号をトグルさせ１として
クロック２を選択するようにしてＰＣＬＫとして出力さ
せる(時刻)。この時、クロック１は図１７に示すよう
に１ＶＣＬＫ分周期が短くなったクロックとなってい
る。これにより−１／８ＰＣＬＫだけ位相シフトしたＰ
ＣＬＫが得られる。以上のようにして位相データに応じ
てクロック１、クロック２の周期を変えてやり、クロッ
ク１、クロック２を切り替えてＰＣＬＫとして出力させ
て行くことにより、１／８ＰＣＬＫステップで位相シフ
トされた画素クロックＰＣＬＫを得ることができる。
【００１０】次に、図１９は別の従来の画素クロック生
成回路の構成を示すブロック図である。同図において、
図１６と同じ参照符号は同じ構成要素を示す。同図にお
いて、異なる要素として、位相データ入力部に複数の位
相データを記憶するための位相データ記憶回路１９０１
を付加した。位相データ記憶回路１９０１には外部から
のデータ設定を行い、画素クロックＰＣＬＫに同期して
順次位相データを出力していく構成を有している。例え
ば走査レンズの特性により生じる走査ムラを補正するた
めの位相データのような毎ライン同じ位相データが必要
となるデータの場合において、位相データ記憶回路１９
０１に位相データを予め記憶しておき、ラインを走査す
るたびに位相データ記憶回路１９０１の最初の位相デー
タから順次出力していけば、外部からライン毎に同じデ
ータを出力する必要がない。また、位相データ記憶回路
１９０１に加えて外部から与えられる外部位相データと
位相データ記憶回路１９０１から出力される内部記憶デ
ータを合成して合成位相データを出力することにより、
走査レンズ特性などの静特性による位相データに加え
て、ポリゴンミラーの回転ムラや光学系の温度特性、経
時変化などの動特性による位相データの補正にも対応で
きる。
成回路の構成を示すブロック図である。同図において、
図１６と同じ参照符号は同じ構成要素を示す。同図にお
いて、異なる要素として、位相データ入力部に複数の位
相データを記憶するための位相データ記憶回路１９０１
を付加した。位相データ記憶回路１９０１には外部から
のデータ設定を行い、画素クロックＰＣＬＫに同期して
順次位相データを出力していく構成を有している。例え
ば走査レンズの特性により生じる走査ムラを補正するた
めの位相データのような毎ライン同じ位相データが必要
となるデータの場合において、位相データ記憶回路１９
０１に位相データを予め記憶しておき、ラインを走査す
るたびに位相データ記憶回路１９０１の最初の位相デー
タから順次出力していけば、外部からライン毎に同じデ
ータを出力する必要がない。また、位相データ記憶回路
１９０１に加えて外部から与えられる外部位相データと
位相データ記憶回路１９０１から出力される内部記憶デ
ータを合成して合成位相データを出力することにより、
走査レンズ特性などの静特性による位相データに加え
て、ポリゴンミラーの回転ムラや光学系の温度特性、経
時変化などの動特性による位相データの補正にも対応で
きる。
【００１１】図２０は図１６及び図１９の従来の画素ク
ロック生成回路による位相シフト補正方法の概要を示す
図である。図１６及び図１９の画素クロック生成回路に
おいて、画素クロックＰＣＬＫに同期して位相データを
与えることにより、画素クロックＰＣＬＫの位相を＋１
／８ＰＣＬＫ、−１／８ＰＣＬＫシフトさせることが可
能である。図２０の理想状態は上記のような走査速度ム
ラや露光ずれが全く発生しない理想状態でのドット位置
を示しており、１２００ｄｐｉ（ドット径約２１．２μ
ｍ）のとき連続した６ドットを走査した結果である。図
２０の補正前は最初の１ドット目のドット位置精度は一
致しているが、上記走査速度ムラや露光ずれによるドッ
ト位置ずれが生じた状態であり、６ドット目には理想状
態に対して１２００ｄｐｉの１／２ドット相当である１
０．６μｍのドット位置ずれが生じている。本状態にお
いて１ドット書込みに要する時間は１画素クロック相当
＝１ＰＣＬＫであるので、位相シフトの分解能が１／８
ＰＣＬＫの場合は、すなわちドット位置を１／８ドット
精度で補正できるのと同義である。図２０の補正後は位
相シフトの分解能が１／８ドットすなわち１／８ＰＣＬ
Ｋのとき、理想状態から１／２ドット位置ずれを生じた
補正前の状態から−１／８ＰＣＬＫの位相シフトをデー
タ領域内で４回行うことにより、理論上は６ドット目の
ドット位置を−１／８ＰＣＬＫ×４＝−１／２ＰＣＬＫ
シフトすることができ、理想状態に対して１／８ＰＣＬ
Ｋの精度でドット位置を補正することができる。このと
き図１５の従来の画像形成装置において、図１５の半導
体レーザユニット１５０１は画像処理ユニット１５０６
より生成された画像データと位相同期回路１５０９によ
り位相が設定された画像クロックに従い、半導体レーザ
の発光時間をコントロールすることにより被走査媒体上
の静電潜像を制御するものであり、画像データの基準ク
ロックとなる画像クロックの位相をシフトすることによ
り、ポリゴンスキャナ等の偏向器により発生する走査速
度ムラやマルチビーム光学系における発光源同士の発信
波長差により生じる露光ずれなどによる主走査方向のド
ット位置ずれを、位相シフト（例えば１／８ＰＣＬＫ）
の精度で補正することが可能となる。
ロック生成回路による位相シフト補正方法の概要を示す
図である。図１６及び図１９の画素クロック生成回路に
おいて、画素クロックＰＣＬＫに同期して位相データを
与えることにより、画素クロックＰＣＬＫの位相を＋１
／８ＰＣＬＫ、−１／８ＰＣＬＫシフトさせることが可
能である。図２０の理想状態は上記のような走査速度ム
ラや露光ずれが全く発生しない理想状態でのドット位置
を示しており、１２００ｄｐｉ（ドット径約２１．２μ
ｍ）のとき連続した６ドットを走査した結果である。図
２０の補正前は最初の１ドット目のドット位置精度は一
致しているが、上記走査速度ムラや露光ずれによるドッ
ト位置ずれが生じた状態であり、６ドット目には理想状
態に対して１２００ｄｐｉの１／２ドット相当である１
０．６μｍのドット位置ずれが生じている。本状態にお
いて１ドット書込みに要する時間は１画素クロック相当
＝１ＰＣＬＫであるので、位相シフトの分解能が１／８
ＰＣＬＫの場合は、すなわちドット位置を１／８ドット
精度で補正できるのと同義である。図２０の補正後は位
相シフトの分解能が１／８ドットすなわち１／８ＰＣＬ
Ｋのとき、理想状態から１／２ドット位置ずれを生じた
補正前の状態から−１／８ＰＣＬＫの位相シフトをデー
タ領域内で４回行うことにより、理論上は６ドット目の
ドット位置を−１／８ＰＣＬＫ×４＝−１／２ＰＣＬＫ
シフトすることができ、理想状態に対して１／８ＰＣＬ
Ｋの精度でドット位置を補正することができる。このと
き図１５の従来の画像形成装置において、図１５の半導
体レーザユニット１５０１は画像処理ユニット１５０６
より生成された画像データと位相同期回路１５０９によ
り位相が設定された画像クロックに従い、半導体レーザ
の発光時間をコントロールすることにより被走査媒体上
の静電潜像を制御するものであり、画像データの基準ク
ロックとなる画像クロックの位相をシフトすることによ
り、ポリゴンスキャナ等の偏向器により発生する走査速
度ムラやマルチビーム光学系における発光源同士の発信
波長差により生じる露光ずれなどによる主走査方向のド
ット位置ずれを、位相シフト（例えば１／８ＰＣＬＫ）
の精度で補正することが可能となる。
【００１２】
【発明が解決しようとする課題】しかしながら、走査ム
ラを補正するために全画像データの画素毎に補正を行う
ことは、補正データ容量が膨大となり制御系へのコス
ト、回路規模等の負担が大きくなる。
ラを補正するために全画像データの画素毎に補正を行う
ことは、補正データ容量が膨大となり制御系へのコス
ト、回路規模等の負担が大きくなる。
【００１３】本発明はこの問題点を解決するためのもの
であり、補正データ量を大幅に削減でき、それに伴うメ
モリサイズ低減によるコストダウンを実現でき、更に高
精度なドット位置ずれ補正が可能となる画素クロック生
成方法、画素クロック生成装置及び画像形成装置を提供
することを目的とする。
であり、補正データ量を大幅に削減でき、それに伴うメ
モリサイズ低減によるコストダウンを実現でき、更に高
精度なドット位置ずれ補正が可能となる画素クロック生
成方法、画素クロック生成装置及び画像形成装置を提供
することを目的とする。
【００１４】
【課題を解決するための手段】前記問題点を解決するた
めに、本発明の画素クロック生成方法によれば、複数の
連続したクロック信号から構成するデータ領域単位で、
位相シフトを行う位相シフトデータを設定することに特
徴がある。よって、補正データ量を大幅に削減でき、低
価格化及び高精度なドット位置ずれ補正を実現できる。
めに、本発明の画素クロック生成方法によれば、複数の
連続したクロック信号から構成するデータ領域単位で、
位相シフトを行う位相シフトデータを設定することに特
徴がある。よって、補正データ量を大幅に削減でき、低
価格化及び高精度なドット位置ずれ補正を実現できる。
【００１５】また、任意の一定数の連続したクロック信
号から構成するデータ領域毎に位相シフトデータを設定
する。よって、簡単にデータ領域の設定ができる。
号から構成するデータ領域毎に位相シフトデータを設定
する。よって、簡単にデータ領域の設定ができる。
【００１６】更に、分割するデータ領域の間隔を位相シ
フト補正後のデータ領域同士の主走査ドット位置ずれの
差が画像解像度に応じた所定値以下となるようにデータ
領域の分割数を設定する。よって、画像解像度に応じた
適切なドット位置ずれ補正が行え、高精度なドット位置
ずれ補正を実現できる。
フト補正後のデータ領域同士の主走査ドット位置ずれの
差が画像解像度に応じた所定値以下となるようにデータ
領域の分割数を設定する。よって、画像解像度に応じた
適切なドット位置ずれ補正が行え、高精度なドット位置
ずれ補正を実現できる。
【００１７】また、画像解像度が１２００ｄｐｉの場合
所定値は２５μｍ、又は画像解像度が２４００ｄｐｉの
場合所定値は１０μｍであることが望ましい。
所定値は２５μｍ、又は画像解像度が２４００ｄｐｉの
場合所定値は１０μｍであることが望ましい。
【００１８】更に、複数の連続したクロック信号から構
成するデータ領域内での分割数を主走査ドット位置ずれ
の変化量に応じて可変することにより、実際の主走査ド
ット位置ずれの特性に応じた適切な分割数を設定でき、
場合によっては少ない補正データ量で済み、メモリサイ
ズ低減によるコストダウンを図ることができる。
成するデータ領域内での分割数を主走査ドット位置ずれ
の変化量に応じて可変することにより、実際の主走査ド
ット位置ずれの特性に応じた適切な分割数を設定でき、
場合によっては少ない補正データ量で済み、メモリサイ
ズ低減によるコストダウンを図ることができる。
【００１９】また、主走査ドット位置ずれの変化量の大
きさに応じてデータ領域の分割幅を可変することによ
り、具体的には主走査ドット位置ずれの変化量が大きい
ときはデータ領域の分割幅を狭く、変化量が小さいとき
はデータ領域の分割幅を広くすることにより、データ領
域の分割数が等分割の場合に比べて少ない数でデータ領
域間のずれ量が小さくなるように設定できるので補正デ
ータ量が少なくて済み、メモリサイズ低減によるコスト
ダウン化及びチップサイズの小型化が図れ、更に主走査
方向のドット位置ずれ量の小さい高品質な画像を得るこ
とができる。
きさに応じてデータ領域の分割幅を可変することによ
り、具体的には主走査ドット位置ずれの変化量が大きい
ときはデータ領域の分割幅を狭く、変化量が小さいとき
はデータ領域の分割幅を広くすることにより、データ領
域の分割数が等分割の場合に比べて少ない数でデータ領
域間のずれ量が小さくなるように設定できるので補正デ
ータ量が少なくて済み、メモリサイズ低減によるコスト
ダウン化及びチップサイズの小型化が図れ、更に主走査
方向のドット位置ずれ量の小さい高品質な画像を得るこ
とができる。
【００２０】更に、主走査ドット位置ずれの勾配に応じ
てデータ領域の分割幅を可変することにより、データ領
域の分割数が等分割の場合に比べて少ない数でデータ領
域間のずれ量が小さくなるように設定できるので補正デ
ータ量が少なくて済み、メモリサイズ低減によるコスト
ダウン化及びチップサイズの小型化が図れ、更に主走査
方向のドット位置ずれ量の小さい高品質な画像を得るこ
とができる。
てデータ領域の分割幅を可変することにより、データ領
域の分割数が等分割の場合に比べて少ない数でデータ領
域間のずれ量が小さくなるように設定できるので補正デ
ータ量が少なくて済み、メモリサイズ低減によるコスト
ダウン化及びチップサイズの小型化が図れ、更に主走査
方向のドット位置ずれ量の小さい高品質な画像を得るこ
とができる。
【００２１】また、主走査ドット位置ずれが任意の基準
に対して又は像高０を基準にして対称に発生している場
合、対称となる一方の主走査ドット位置ずれに対する第
１の位相シフトデータを設定し、対称となる他方の主走
査ドット位置ずれに対する第２の位相シフトデータは第
１の位相シフトデータに基づいて生成することにより、
メモリサイズ低減によるコストダウン化及びチップサイ
ズの小型化が図れる。
に対して又は像高０を基準にして対称に発生している場
合、対称となる一方の主走査ドット位置ずれに対する第
１の位相シフトデータを設定し、対称となる他方の主走
査ドット位置ずれに対する第２の位相シフトデータは第
１の位相シフトデータに基づいて生成することにより、
メモリサイズ低減によるコストダウン化及びチップサイ
ズの小型化が図れる。
【００２２】更に、光源から出力される光束を被走査媒
体上の主走査方向に走査させ、被走査媒体上の有効なデ
ータ書込み期間である有効走査領域と、有効走査領域と
有効走査範囲開始位置で決定される有効走査開始決定領
域と、有効走査領域と有効走査範囲終了位置で決定され
る有効走査終了決定領域の各領域に、位相シフトデータ
を与える領域を分割する。よって高精度にデータ領域を
設定でき、主走査方向のドット位置ずれ量の小さい高品
質な画像を得ることができる。
体上の主走査方向に走査させ、被走査媒体上の有効なデ
ータ書込み期間である有効走査領域と、有効走査領域と
有効走査範囲開始位置で決定される有効走査開始決定領
域と、有効走査領域と有効走査範囲終了位置で決定され
る有効走査終了決定領域の各領域に、位相シフトデータ
を与える領域を分割する。よって高精度にデータ領域を
設定でき、主走査方向のドット位置ずれ量の小さい高品
質な画像を得ることができる。
【００２３】また、クロック信号の周波数を可変して主
走査ドット位置ずれ全体を像高の正負方向にシフトさせ
ることにより、位相シフトデータによる主走査ドット位
置の補正回数が少なくなり、理想状態に近い高画質な画
像を得ることができる。
走査ドット位置ずれ全体を像高の正負方向にシフトさせ
ることにより、位相シフトデータによる主走査ドット位
置の補正回数が少なくなり、理想状態に近い高画質な画
像を得ることができる。
【００２４】更に、別の発明としての画素クロック生成
装置は、複数の連続したクロック信号から構成するデー
タ領域中のクロック信号の数を決定するデータ領域設定
値に基づいてデータ領域を設定するデータ領域設定手段
と、データ領域設定手段によって設定されたデータ領域
毎に位相シフトを行う位相シフトデータを設定する位相
シフトデータ設定手段とを有することに特徴がある。よ
って、補正データ量を大幅に削減でき、それに伴うメモ
リサイズ低減によるコストダウン、更に高精度なドット
位置ずれ補正が可能となる。
装置は、複数の連続したクロック信号から構成するデー
タ領域中のクロック信号の数を決定するデータ領域設定
値に基づいてデータ領域を設定するデータ領域設定手段
と、データ領域設定手段によって設定されたデータ領域
毎に位相シフトを行う位相シフトデータを設定する位相
シフトデータ設定手段とを有することに特徴がある。よ
って、補正データ量を大幅に削減でき、それに伴うメモ
リサイズ低減によるコストダウン、更に高精度なドット
位置ずれ補正が可能となる。
【００２５】また、予め取得した主走査ドット位置ずれ
の特性データに基づいてデータ領域のクロック信号の数
を決定するデータ領域設定値を記憶するデータ領域設定
値記憶手段を有する。そして、このデータ領域設定値記
憶手段から実際に得られた主走査ドット位置ずれの特性
データに対応するデータ領域設定値を読み出してデータ
領域設定手段に供給する。よって、一定数の場合に比べ
て少ないデータ領域数で同等の主走査ドット位置ずれ量
に補正することが可能となり、位相シフトデータに用い
るデータ数やデータの保存に必要なメモリの削減が可能
となる。
の特性データに基づいてデータ領域のクロック信号の数
を決定するデータ領域設定値を記憶するデータ領域設定
値記憶手段を有する。そして、このデータ領域設定値記
憶手段から実際に得られた主走査ドット位置ずれの特性
データに対応するデータ領域設定値を読み出してデータ
領域設定手段に供給する。よって、一定数の場合に比べ
て少ないデータ領域数で同等の主走査ドット位置ずれ量
に補正することが可能となり、位相シフトデータに用い
るデータ数やデータの保存に必要なメモリの削減が可能
となる。
【００２６】更に、別の発明としての画像形成装置は、
上記記載の位相シフトデータ生成装置によって生成され
た位相シフトデータに基づいて画像形成を行う画像クロ
ックの各信号の位相をシフトさせ、シフトされた画像ク
ロック及び画像データに基づいて駆動制御したレーザの
発光を被走査媒体上に走査させて静電潜像画像を形成す
る。よって、メモリサイズ低減によるコストダウンを実
現でき、更に高精度なドット位置ずれ補正が可能とな
り、高画質な画像形成を行うことができる画像形成装置
を提供できる。
上記記載の位相シフトデータ生成装置によって生成され
た位相シフトデータに基づいて画像形成を行う画像クロ
ックの各信号の位相をシフトさせ、シフトされた画像ク
ロック及び画像データに基づいて駆動制御したレーザの
発光を被走査媒体上に走査させて静電潜像画像を形成す
る。よって、メモリサイズ低減によるコストダウンを実
現でき、更に高精度なドット位置ずれ補正が可能とな
り、高画質な画像形成を行うことができる画像形成装置
を提供できる。
【００２７】更に、別の発明としての画像形成装置は、
上記記載の位相シフトデータ生成装置によって生成され
た位相シフトデータに基づいて画像形成を行う画像クロ
ックの各信号の位相をシフトさせ、シフトされた画像ク
ロック及び画像データに基づいて駆動制御した複数のレ
ーザから発せられた光束を、偏向器により走査方向に沿
って被走査媒体上を走査させることにより静電潜像画像
を形成する。よって、マルチビーム光学系における発光
源同士の発振波長差により生じる露光ずれなどによる主
走査方向のドット位置ずれを補正可能となり、高画質な
画像形成を行うことができる画像形成装置を提供でき
る。
上記記載の位相シフトデータ生成装置によって生成され
た位相シフトデータに基づいて画像形成を行う画像クロ
ックの各信号の位相をシフトさせ、シフトされた画像ク
ロック及び画像データに基づいて駆動制御した複数のレ
ーザから発せられた光束を、偏向器により走査方向に沿
って被走査媒体上を走査させることにより静電潜像画像
を形成する。よって、マルチビーム光学系における発光
源同士の発振波長差により生じる露光ずれなどによる主
走査方向のドット位置ずれを補正可能となり、高画質な
画像形成を行うことができる画像形成装置を提供でき
る。
【００２８】
【発明の実施の形態】本発明の画素クロック生成装置
は、複数の連続したクロック信号から構成するデータ領
域中のクロック信号の数を決定するデータ領域設定値に
基づいてデータ領域を設定するデータ領域設定手段と、
データ領域設定手段によって設定されたデータ領域毎に
位相シフトを行う位相シフトデータを設定する位相シフ
トデータ設定手段とを有する。
は、複数の連続したクロック信号から構成するデータ領
域中のクロック信号の数を決定するデータ領域設定値に
基づいてデータ領域を設定するデータ領域設定手段と、
データ領域設定手段によって設定されたデータ領域毎に
位相シフトを行う位相シフトデータを設定する位相シフ
トデータ設定手段とを有する。
【００２９】
【実施例】図１は本発明の第１の実施例に係る画素クロ
ック生成装置の構成を示すブロック図である。同図に示
す本実施例の画素クロック生成装置は、連続した複数の
クロック信号、つまりＰＣＬＫにより構成されるデータ
領域中のＰＣＬＫ信号の数を決定するデータ領域設定値
と、複数のＰＣＬＫ信号をカウントしてデータ領域を決
定するタイミング信号であるデータ領域設定信号を生成
するデータ領域設定信号生成回路１０１と、予め外部位
相データから位相データ記憶装置１０２にデータを保存
しておき、上記データ領域設定信号のタイミングにより
あるデータ領域での位相シフトデータを読み出す位相デ
ータ記憶回路１０２と、上記データ領域設定信号、ＰＣ
ＬＫのタイミングによりデータ領域内の上記データ領域
設定値のＰＣＬＫをカウントする間に上記位相シフトデ
ータに基づいた回数だけ位相を正又は負の方向に例えば
１／８ＰＣＬＫだけシフトさせるタイミング信号である
位相データを生成する位相シフト信号生成回路１０３と
を含んで構成され、画素クロック生成回路に位相データ
を出力する。
ック生成装置の構成を示すブロック図である。同図に示
す本実施例の画素クロック生成装置は、連続した複数の
クロック信号、つまりＰＣＬＫにより構成されるデータ
領域中のＰＣＬＫ信号の数を決定するデータ領域設定値
と、複数のＰＣＬＫ信号をカウントしてデータ領域を決
定するタイミング信号であるデータ領域設定信号を生成
するデータ領域設定信号生成回路１０１と、予め外部位
相データから位相データ記憶装置１０２にデータを保存
しておき、上記データ領域設定信号のタイミングにより
あるデータ領域での位相シフトデータを読み出す位相デ
ータ記憶回路１０２と、上記データ領域設定信号、ＰＣ
ＬＫのタイミングによりデータ領域内の上記データ領域
設定値のＰＣＬＫをカウントする間に上記位相シフトデ
ータに基づいた回数だけ位相を正又は負の方向に例えば
１／８ＰＣＬＫだけシフトさせるタイミング信号である
位相データを生成する位相シフト信号生成回路１０３と
を含んで構成され、画素クロック生成回路に位相データ
を出力する。
【００３０】図２は図１の本実施例におけるデータ領域
へのデータ設定の様子を示す図である。なお、データ領
域設定値＝３０、外部位相データ＝−３とした場合であ
る。図２の位相シフトデータ１，２は図１の位相データ
を示しており、図１９に示す２ビットの位相データが１
となるタイミングのＰＣＬＫ信号の位相を−１／８ＰＣ
ＬＫに補正するものである。本実施例ではデータ領域３
０ＰＣＬＫ間に−１／８ＰＣＬＫの位相シフトを３回行
うことによってデータ領域内の主走査ドット位置ずれの
補正を行っている。また、本実施例におけるＰＣＬＫ信
号は、位相同期信号のタイミングによりクロックが出力
され各信号生成回路に入力しているが、実際の画像領域
は位相同期信号のタイミングからある一定数のＰＣＬＫ
クロック発振後になるため、各入力部には一定数のＰＣ
ＬＫをカウントした後にはじめてＰＣＬＫ信号を入力さ
せるカウンタを設ける。
へのデータ設定の様子を示す図である。なお、データ領
域設定値＝３０、外部位相データ＝−３とした場合であ
る。図２の位相シフトデータ１，２は図１の位相データ
を示しており、図１９に示す２ビットの位相データが１
となるタイミングのＰＣＬＫ信号の位相を−１／８ＰＣ
ＬＫに補正するものである。本実施例ではデータ領域３
０ＰＣＬＫ間に−１／８ＰＣＬＫの位相シフトを３回行
うことによってデータ領域内の主走査ドット位置ずれの
補正を行っている。また、本実施例におけるＰＣＬＫ信
号は、位相同期信号のタイミングによりクロックが出力
され各信号生成回路に入力しているが、実際の画像領域
は位相同期信号のタイミングからある一定数のＰＣＬＫ
クロック発振後になるため、各入力部には一定数のＰＣ
ＬＫをカウントした後にはじめてＰＣＬＫ信号を入力さ
せるカウンタを設ける。
【００３１】また、本実施例のデータ領域設定値をある
特性の値に設定することにより、一定数のＰＣＬＫ信号
をデータ領域と定義することができる。
特性の値に設定することにより、一定数のＰＣＬＫ信号
をデータ領域と定義することができる。
【００３２】図３は本発明の第２の実施例に係る画素ク
ロック生成装置の構成を示すブロック図である。同図に
おいて、図１と同じ参照符号は同じ構成要素を示す。異
なる要素として、本実施例の画素クロック生成装置は、
外部から設定するデータ領域設定値とＰＣＬＫ信号のタ
イミングでデータ領域設定値を呼び出すデータ領域設定
値記憶回路３０１を構成したものであり、予め主走査ド
ット位置ずれの特性データを取得し、そのデータに基づ
いて各像高におけるデータ領域のＰＣＬＫ数を記憶させ
ておくことにより、同じ数のデータ領域数、例えば１５
個で構成する場合、図４の（Ｃ）に示すようにＰＣＬＫ
数を一定数とした場合と比較して図４の（Ｄ）に示すよ
うにデータ領域内のデータ数を像高により変更する構成
により、主走査ドット位置ずれ量を小さくすることが可
能となる。また、一定数の場合に比べて少ないデータ領
域数で同等の主走査ドット位置ずれ量に補正することが
可能となり、位相シフトデータに用いるデータ数やデー
タの保存に必要なメモリの削減が可能となる。
ロック生成装置の構成を示すブロック図である。同図に
おいて、図１と同じ参照符号は同じ構成要素を示す。異
なる要素として、本実施例の画素クロック生成装置は、
外部から設定するデータ領域設定値とＰＣＬＫ信号のタ
イミングでデータ領域設定値を呼び出すデータ領域設定
値記憶回路３０１を構成したものであり、予め主走査ド
ット位置ずれの特性データを取得し、そのデータに基づ
いて各像高におけるデータ領域のＰＣＬＫ数を記憶させ
ておくことにより、同じ数のデータ領域数、例えば１５
個で構成する場合、図４の（Ｃ）に示すようにＰＣＬＫ
数を一定数とした場合と比較して図４の（Ｄ）に示すよ
うにデータ領域内のデータ数を像高により変更する構成
により、主走査ドット位置ずれ量を小さくすることが可
能となる。また、一定数の場合に比べて少ないデータ領
域数で同等の主走査ドット位置ずれ量に補正することが
可能となり、位相シフトデータに用いるデータ数やデー
タの保存に必要なメモリの削減が可能となる。
【００３３】また、予め測定した主走査ドット位置ずれ
データに基づいて、図３のデータ領域設定値を与える場
合も考えられる。この場合、主走査ドット位置ずれデー
タの取得方法としては、一定距離を有する２つのＰＤを
像高方向に配置し、実際に光を走査した場合のＰＤの２
点間の時間差を測定してその時間差をドット位置ずれに
換算し、本測定を全像高に対して行うことにより取得す
る。即ち、主走査ドット位置ずれデータにおいて、像高
データX(n)がX(-n),X(-n+1),・・・X(-1),X(1),X(2),・
・・X(n-1),X(n)であって、また主走査ドット位置ずれ
データY(n)がY(-n),Y(-n+1),・・・Y(-1),Y(1),Y(2),・
・・Y(n-1),Y(n)であるのとき像高X(a)，X(a+b)間(a，b
は整数)の主走査ドット位置ずれの絶対値|Y(a+b)-Y(a)|
の値が、ある一定値以下となるように各像高の間隔を決
める演算回路を設け、上記像高の間隔をＰＣＬＫ信号に
同期させることによりデータ領域設定値に相当するデー
タを取得できる。また、上記データ領域設定値は主走査
ドット位置ずれの変位が大きい像高間はデータ領域を狭
くとり、変位が小さい像高間はデータ領域を広く取るこ
とになるためＰＣＬＫ数を一定数とした場合と比較して
データ領域内のデータ数を像高により変更する構成によ
り、主走査ドット位置ずれ量を小さくすることが可能と
なる。また、一定数の場合に比べて少ないデータ領域数
で同等の主走査ドット位置ずれ量に補正することが可能
となり、位相シフトデータに用いるデータ数やデータの
保存に必要なメモリの削減が可能となる。
データに基づいて、図３のデータ領域設定値を与える場
合も考えられる。この場合、主走査ドット位置ずれデー
タの取得方法としては、一定距離を有する２つのＰＤを
像高方向に配置し、実際に光を走査した場合のＰＤの２
点間の時間差を測定してその時間差をドット位置ずれに
換算し、本測定を全像高に対して行うことにより取得す
る。即ち、主走査ドット位置ずれデータにおいて、像高
データX(n)がX(-n),X(-n+1),・・・X(-1),X(1),X(2),・
・・X(n-1),X(n)であって、また主走査ドット位置ずれ
データY(n)がY(-n),Y(-n+1),・・・Y(-1),Y(1),Y(2),・
・・Y(n-1),Y(n)であるのとき像高X(a)，X(a+b)間(a，b
は整数)の主走査ドット位置ずれの絶対値|Y(a+b)-Y(a)|
の値が、ある一定値以下となるように各像高の間隔を決
める演算回路を設け、上記像高の間隔をＰＣＬＫ信号に
同期させることによりデータ領域設定値に相当するデー
タを取得できる。また、上記データ領域設定値は主走査
ドット位置ずれの変位が大きい像高間はデータ領域を狭
くとり、変位が小さい像高間はデータ領域を広く取るこ
とになるためＰＣＬＫ数を一定数とした場合と比較して
データ領域内のデータ数を像高により変更する構成によ
り、主走査ドット位置ずれ量を小さくすることが可能と
なる。また、一定数の場合に比べて少ないデータ領域数
で同等の主走査ドット位置ずれ量に補正することが可能
となり、位相シフトデータに用いるデータ数やデータの
保存に必要なメモリの削減が可能となる。
【００３４】同様に、主走査ドット位置ずれと像高によ
り主走査ドット位置ずれの勾配を∠Y(a)としたとき∠Y
(a)=|(Y(a+1)-Y(a))/(X(a+1)-X(a))|を演算する主走査
ドット位置ずれ勾配演算回路を設け、上記値の大小によ
りデータ領域設定値を決定する。このとき勾配が大きい
ポイントではデータ領域を広くとり勾配の小さいポイン
トではデータ領域を狭く設定することで、主走査ドット
位置ずれの変化量を精度良く把握でき、変化量に基づい
てデータ領域を設定することで主走査ドット位置ずれの
変動が大きい領域では補正を細かく行い、変動が小さい
領域では領域を広く取って上記領域を補正することによ
り、像高全体で高精度に主走査ドット位置ずれを補正す
ることが可能となる。
り主走査ドット位置ずれの勾配を∠Y(a)としたとき∠Y
(a)=|(Y(a+1)-Y(a))/(X(a+1)-X(a))|を演算する主走査
ドット位置ずれ勾配演算回路を設け、上記値の大小によ
りデータ領域設定値を決定する。このとき勾配が大きい
ポイントではデータ領域を広くとり勾配の小さいポイン
トではデータ領域を狭く設定することで、主走査ドット
位置ずれの変化量を精度良く把握でき、変化量に基づい
てデータ領域を設定することで主走査ドット位置ずれの
変動が大きい領域では補正を細かく行い、変動が小さい
領域では領域を広く取って上記領域を補正することによ
り、像高全体で高精度に主走査ドット位置ずれを補正す
ることが可能となる。
【００３５】ここで、書込み開始のタイミングを設定す
る位相同期信号の立下りからある一定期間後に画素クロ
ックを生成する機能を有する画素クロック生成装置にお
いて、実画像領域となる有効走査期間内において画素ク
ロック信号に基づき半導体レーザを変調させ、半導体レ
ーザの出射光が光学系を経て感光体上に静電潜像を形成
するとき、感光体上での画素クロックは偏向器や光学系
による主走査方向のドット位置ずれが生じる。このとき
主走査方向を示す有効走査期間は光学系により長さが異
なるが、上述した各実施例では像高中央を０とした場
合、像高の最大、最小値をそれぞれ像高比１，−１と定
義している。
る位相同期信号の立下りからある一定期間後に画素クロ
ックを生成する機能を有する画素クロック生成装置にお
いて、実画像領域となる有効走査期間内において画素ク
ロック信号に基づき半導体レーザを変調させ、半導体レ
ーザの出射光が光学系を経て感光体上に静電潜像を形成
するとき、感光体上での画素クロックは偏向器や光学系
による主走査方向のドット位置ずれが生じる。このとき
主走査方向を示す有効走査期間は光学系により長さが異
なるが、上述した各実施例では像高中央を０とした場
合、像高の最大、最小値をそれぞれ像高比１，−１と定
義している。
【００３６】図４の（Ａ）〜（Ｄ）、図５の（Ａ）〜
（Ｄ）に示す主走査位置ずれの特性図は縦軸に主走査位
置ずれ量、横軸に像高比を示している。図４の（Ａ）、
図５の（Ａ）の光学系特性は像高の高い場所で変化量が
大きく、像高が０近傍では変化量が小さい特性がある。
図４の（Ｂ）は有効走査期間を１０のデータ領域に分割
し、分割したデータ領域の中央値におけるリニアリティ
が０になるように位相データを設定している。位相シフ
ト量が±１／８ＰＣＬＫでシフト可能であり、各画素ク
ロック毎に位相シフトデータを与える場合、位相シフト
量の３パターン（−１／８クロック、０、＋１／８クロ
ック）設定するためには２ビットのデータが必要とな
る。今１２００ｄｐｉ書込み時に有効走査期間を３００
ｍｍとした場合、１ドットは約２１．２μｍ相当となり
有効走査期間内のドット数は３００／０．０２１２=１
４１５０ドットとなり、各データ領域におけるドット数
は１４１５０／１０=１４１５ドットとなる。走査レン
ズの特性による走査ムラのような静特性の補正を行う場
合、各画素クロック毎に位相データを設定すると２ビッ
ト×１４１５０ドット＝２８３５０ビットのデータを与
える必要がある。一方１４１５ドットからなるデータ領
域毎に位相データを設定した場合、１４１５ドットのう
ち何ドットを位相シフトすればよいか分かればよいの
で、１２ビットあれば位相シフトを行うドット数を定義
できる。このとき位相シフト量の３パターン設定するの
に２ビット必要なので、１２ビット×２ビット＝２４ビ
ットあればデータ領域の位相データを設定できる。また
データ領域は１０あるので２４ビット×１０＝２４０ビ
ットあれば１ライン分の位相シフトデータを設定できる
ため、画素クロック毎に位相データを設定する場合に比
べて約８％のメモリ量でドット位置ずれの補正が可能と
なる。よって、本実施例における画素クロック生成装置
をＩＣ化、ＩＰ化する際には、位相データ用メモリの大
幅な削減につながり、チップサイズの小型化、強いては
コストダウンにつながる。また、画素クロックの位相を
各クロック毎にクロックの数分の１ドット刻みでシフト
可能な位相シフト機能を有する画素クロック生成回路に
より、各画素の主走査位置を±数分の一ドット単位でシ
フトできるため、原理的には±１／８ドットシフトの場
合には、リニアリティの補正量は０％から１２．５％ま
で調整可能となる。また、１２００ｄｐｉ書込の場合、
有効書込幅内の主走査位置ズレは、２．６μｍ（２１．
２μｍ／８）にまで低減できる。このとき位相シフトを
行う位相シフトデータを与えるために、連続した複数の
画素クロックをデータ領域として、有効走査期間内のデ
ータを複数の領域に分割し、各領域毎に位相シフトデー
タを設定することにより、各画素毎に位相シフトデータ
を与えて主走査位置ずれを補正する場合に比べ、データ
量を減らすことが可能となる。
（Ｄ）に示す主走査位置ずれの特性図は縦軸に主走査位
置ずれ量、横軸に像高比を示している。図４の（Ａ）、
図５の（Ａ）の光学系特性は像高の高い場所で変化量が
大きく、像高が０近傍では変化量が小さい特性がある。
図４の（Ｂ）は有効走査期間を１０のデータ領域に分割
し、分割したデータ領域の中央値におけるリニアリティ
が０になるように位相データを設定している。位相シフ
ト量が±１／８ＰＣＬＫでシフト可能であり、各画素ク
ロック毎に位相シフトデータを与える場合、位相シフト
量の３パターン（−１／８クロック、０、＋１／８クロ
ック）設定するためには２ビットのデータが必要とな
る。今１２００ｄｐｉ書込み時に有効走査期間を３００
ｍｍとした場合、１ドットは約２１．２μｍ相当となり
有効走査期間内のドット数は３００／０．０２１２=１
４１５０ドットとなり、各データ領域におけるドット数
は１４１５０／１０=１４１５ドットとなる。走査レン
ズの特性による走査ムラのような静特性の補正を行う場
合、各画素クロック毎に位相データを設定すると２ビッ
ト×１４１５０ドット＝２８３５０ビットのデータを与
える必要がある。一方１４１５ドットからなるデータ領
域毎に位相データを設定した場合、１４１５ドットのう
ち何ドットを位相シフトすればよいか分かればよいの
で、１２ビットあれば位相シフトを行うドット数を定義
できる。このとき位相シフト量の３パターン設定するの
に２ビット必要なので、１２ビット×２ビット＝２４ビ
ットあればデータ領域の位相データを設定できる。また
データ領域は１０あるので２４ビット×１０＝２４０ビ
ットあれば１ライン分の位相シフトデータを設定できる
ため、画素クロック毎に位相データを設定する場合に比
べて約８％のメモリ量でドット位置ずれの補正が可能と
なる。よって、本実施例における画素クロック生成装置
をＩＣ化、ＩＰ化する際には、位相データ用メモリの大
幅な削減につながり、チップサイズの小型化、強いては
コストダウンにつながる。また、画素クロックの位相を
各クロック毎にクロックの数分の１ドット刻みでシフト
可能な位相シフト機能を有する画素クロック生成回路に
より、各画素の主走査位置を±数分の一ドット単位でシ
フトできるため、原理的には±１／８ドットシフトの場
合には、リニアリティの補正量は０％から１２．５％ま
で調整可能となる。また、１２００ｄｐｉ書込の場合、
有効書込幅内の主走査位置ズレは、２．６μｍ（２１．
２μｍ／８）にまで低減できる。このとき位相シフトを
行う位相シフトデータを与えるために、連続した複数の
画素クロックをデータ領域として、有効走査期間内のデ
ータを複数の領域に分割し、各領域毎に位相シフトデー
タを設定することにより、各画素毎に位相シフトデータ
を与えて主走査位置ずれを補正する場合に比べ、データ
量を減らすことが可能となる。
【００３７】また、図４の（Ｂ）、図５の（Ｂ）におい
てデータ領域の分割数Ｎをそれぞれ１１０，１５とした
ときに、主走査位置ずれ量Ｘｂが２５μｍ以下となる場
合に主走査位置ずれ量Ｘが２５μｍ以下となるようにデ
ータ領域の分割数を決定する条件を満たすことになり、
データ領域間ずれ量もまた２５μｍ以下となる。よっ
て、書込み１２００ｄｐｉを想定した場合にドット径は
約２１．２μｍとなり、光学系の影響により主走査方向
に位置ずれを起こしたドット位置を、本来あるべき位置
に対して１２００ｄｐｉ時に約１画素相当の誤差範囲内
で補正することができ、主走査方向においてドット位置
ばらつきの小さい、高品質な画像を得ることが可能とな
る。
てデータ領域の分割数Ｎをそれぞれ１１０，１５とした
ときに、主走査位置ずれ量Ｘｂが２５μｍ以下となる場
合に主走査位置ずれ量Ｘが２５μｍ以下となるようにデ
ータ領域の分割数を決定する条件を満たすことになり、
データ領域間ずれ量もまた２５μｍ以下となる。よっ
て、書込み１２００ｄｐｉを想定した場合にドット径は
約２１．２μｍとなり、光学系の影響により主走査方向
に位置ずれを起こしたドット位置を、本来あるべき位置
に対して１２００ｄｐｉ時に約１画素相当の誤差範囲内
で補正することができ、主走査方向においてドット位置
ばらつきの小さい、高品質な画像を得ることが可能とな
る。
【００３８】更に、図４の（Ｃ）、図５の（Ｃ）におい
てデータ領域の分割数Ｎをそれぞれ１５，３０としたと
きに、主走査位置ずれ量Ｘｂが１０μｍ以下となる場合
に主走査位置ずれ量Ｘが１０μｍ以下となるようにデー
タ領域の分割数を決定する件を満たすことになり、デー
タ領域間ずれ量もまた１０μｍ以下となる。よって、書
込み２４００ｄｐｉを想定した場合、ドット径は約１
０．６μｍとなり、光学系の影響により主走査方向に位
置ずれを起こしたドット位置を、本来あるべき位置に対
して２４００ｄｐｉ時に約１画素相当の誤差範囲内で補
正することができ、主走査方向においてドット位置ばら
つきの小さい、高品質な画像を得ることが可能となる。
てデータ領域の分割数Ｎをそれぞれ１５，３０としたと
きに、主走査位置ずれ量Ｘｂが１０μｍ以下となる場合
に主走査位置ずれ量Ｘが１０μｍ以下となるようにデー
タ領域の分割数を決定する件を満たすことになり、デー
タ領域間ずれ量もまた１０μｍ以下となる。よって、書
込み２４００ｄｐｉを想定した場合、ドット径は約１
０．６μｍとなり、光学系の影響により主走査方向に位
置ずれを起こしたドット位置を、本来あるべき位置に対
して２４００ｄｐｉ時に約１画素相当の誤差範囲内で補
正することができ、主走査方向においてドット位置ばら
つきの小さい、高品質な画像を得ることが可能となる。
【００３９】また、図５の（Ｂ）は図５の（Ａ）の主走
査ドット位置ずれ特性を有する光学系において、データ
領域を有効走査期間で１５等分割したものである。像高
を±１５０ｍｍ、１２００ｄｐｉ書込みと仮定したと
き、データ領域は３００ｍｍ／１５＝２０ｍｍとなり１
ドットあたり２１．２μｍより各データ領域は２０／
０．０２１２＝９４３ドット程度となり、位相シフトの
分解能を±１／８ＰＣＬＫとしたとき、各データ領域で
は全画素クロックに位相シフトを行った場合±２．５ｍ
ｍ程度の位相シフトが可能となる。よって、位相データ
を与える画素クロックを一定数の連続したデータ領域と
して定義し、位相データを与えるものである。データ領
域を構成する画素クロックを一定数とすることにより、
各データ領域における位相シフト量の最大、最小値が等
しくなる。
査ドット位置ずれ特性を有する光学系において、データ
領域を有効走査期間で１５等分割したものである。像高
を±１５０ｍｍ、１２００ｄｐｉ書込みと仮定したと
き、データ領域は３００ｍｍ／１５＝２０ｍｍとなり１
ドットあたり２１．２μｍより各データ領域は２０／
０．０２１２＝９４３ドット程度となり、位相シフトの
分解能を±１／８ＰＣＬＫとしたとき、各データ領域で
は全画素クロックに位相シフトを行った場合±２．５ｍ
ｍ程度の位相シフトが可能となる。よって、位相データ
を与える画素クロックを一定数の連続したデータ領域と
して定義し、位相データを与えるものである。データ領
域を構成する画素クロックを一定数とすることにより、
各データ領域における位相シフト量の最大、最小値が等
しくなる。
【００４０】図４の（Ｃ）、図５の（Ｂ）は有効走査期
間を１５のデータ領域に分割した場合の、位相シフト後
の主走査ドット位置ずれの特性を示す。図４、図５の各
図では、各データ領域の中央の像高における主走査ドッ
ト位置ずれ量が０になるように、各データ領域に位相デ
ータを与えた実施例を示している。図４、図５におい
て、位相シフト後の主走査ドット位置ずれの振幅値を主
走査位置ずれ量Ｘ、データ領域間のずれ量をデータ領域
間ずれ量Ｙとしたとき、Ｘは走査ライン上での位相補正
後のドット位置ずれの絶対値を示しており、値が小さい
ほど良好な補正がかけられたといえる。Ｙはデータ領域
間のドット位置ずれ量を示しており、この値が大きい場
合データ領域間でのドット位置が疎または密のいずれか
の状態となるため、できうる限りＹは小さい値を取るほ
うが良好な補正であるといえる。また、各実施例はデー
タ領域毎に位相データを設定する構成とすることによ
り、例えば画素クロック毎に位相データに位相シフトを
行う場合に比べてデータ量を低減することができる。
間を１５のデータ領域に分割した場合の、位相シフト後
の主走査ドット位置ずれの特性を示す。図４、図５の各
図では、各データ領域の中央の像高における主走査ドッ
ト位置ずれ量が０になるように、各データ領域に位相デ
ータを与えた実施例を示している。図４、図５におい
て、位相シフト後の主走査ドット位置ずれの振幅値を主
走査位置ずれ量Ｘ、データ領域間のずれ量をデータ領域
間ずれ量Ｙとしたとき、Ｘは走査ライン上での位相補正
後のドット位置ずれの絶対値を示しており、値が小さい
ほど良好な補正がかけられたといえる。Ｙはデータ領域
間のドット位置ずれ量を示しており、この値が大きい場
合データ領域間でのドット位置が疎または密のいずれか
の状態となるため、できうる限りＹは小さい値を取るほ
うが良好な補正であるといえる。また、各実施例はデー
タ領域毎に位相データを設定する構成とすることによ
り、例えば画素クロック毎に位相データに位相シフトを
行う場合に比べてデータ量を低減することができる。
【００４１】図４の（Ｄ）、図５の（Ｄ）に分割数Ｎ＝
１５，１８のときと、図４の（Ｃ）、図５の（Ｃ）のデ
ータ領域内の画素クロック数を一定数に定義した例と比
較した場合、この例では分割数が同じか少ないにもかか
わらず、主走査位置ずれ量が小さい値となっている。連
続した複数の画素クロックで構成されるデータ領域にお
いて、データ領域内のクロック数を一定数にせず、分割
数を少なくすることで位相データ量が低減し、位相デー
タ記憶回路のサイズ減少や回路の小型化につながり、主
走査位置ずれ量の低減により、より高品質なドット位置
補正が可能となる。
１５，１８のときと、図４の（Ｃ）、図５の（Ｃ）のデ
ータ領域内の画素クロック数を一定数に定義した例と比
較した場合、この例では分割数が同じか少ないにもかか
わらず、主走査位置ずれ量が小さい値となっている。連
続した複数の画素クロックで構成されるデータ領域にお
いて、データ領域内のクロック数を一定数にせず、分割
数を少なくすることで位相データ量が低減し、位相デー
タ記憶回路のサイズ減少や回路の小型化につながり、主
走査位置ずれ量の低減により、より高品質なドット位置
補正が可能となる。
【００４２】また、図４の（Ｄ）)、図５の（Ｄ）では
予め画像形成装置における被走査媒体上にセンサ等を設
けて主走査ドット位置ずれ量を測定しておき、測定デー
タである図４の（Ａ）、図５の（Ａ）において主走査ド
ット位置ずれ量の変化量が大きい像高である図１、図４
ともに像高比±１近傍でのデータ領域の画素クロック数
を少なく、変化量が小さい像高である図１、図４ともに
像高比０近傍でのデータ領域の画素クロック数を多く設
定することにより、つまり主走査ドット位置ずれ量の変
化量が大きい像高ではデータ領域を狭く、変化量の小さ
い像高ではデータ領域を広くすることにより、データ領
域の分割数が等分割の場合に比べて同等かより少ない数
でデータ領域間ずれ量が小さくなるように設定できる。
予め画像形成装置における被走査媒体上にセンサ等を設
けて主走査ドット位置ずれ量を測定しておき、測定デー
タである図４の（Ａ）、図５の（Ａ）において主走査ド
ット位置ずれ量の変化量が大きい像高である図１、図４
ともに像高比±１近傍でのデータ領域の画素クロック数
を少なく、変化量が小さい像高である図１、図４ともに
像高比０近傍でのデータ領域の画素クロック数を多く設
定することにより、つまり主走査ドット位置ずれ量の変
化量が大きい像高ではデータ領域を狭く、変化量の小さ
い像高ではデータ領域を広くすることにより、データ領
域の分割数が等分割の場合に比べて同等かより少ない数
でデータ領域間ずれ量が小さくなるように設定できる。
【００４３】また、図６の（ａ）、図７の（ａ）に主走
査ドット位置ずれの特性を、図６の（ｂ）、図７の
（ｂ）に主走査位置ずれの微分値を、図６の（ｃ）、図
７の（ｃ）に微分値に基づいてデータ領域内の画素クロ
ック数を変更した場合における主走査ドット位置補正後
のデータを示す。図６の（ｂ）において、微分値は像高
比０，±０．７付近で０となり、像高比±１において最
大値、最小値を示している。また、図７の（ｂ）におい
て、微分値は像高比が０のときのみ０となり、像高比±
１において最大値、最小値を示している。両図からわか
るように、微分値が０に近い場合にはデータ領域を決め
る画素クロック数を多く設定し、微分値が０より大きく
なるに従い画素クロック数を少なく設定することによ
り、つまり主走査ドット位置ずれ量の勾配に基づいて、
位相シフトデータを与えるデータ領域内の画素クロック
数を変更することにより、最小限のデータ領域数で主走
査位置ずれの小さい、高品質な画像を得ることができ
る。
査ドット位置ずれの特性を、図６の（ｂ）、図７の
（ｂ）に主走査位置ずれの微分値を、図６の（ｃ）、図
７の（ｃ）に微分値に基づいてデータ領域内の画素クロ
ック数を変更した場合における主走査ドット位置補正後
のデータを示す。図６の（ｂ）において、微分値は像高
比０，±０．７付近で０となり、像高比±１において最
大値、最小値を示している。また、図７の（ｂ）におい
て、微分値は像高比が０のときのみ０となり、像高比±
１において最大値、最小値を示している。両図からわか
るように、微分値が０に近い場合にはデータ領域を決め
る画素クロック数を多く設定し、微分値が０より大きく
なるに従い画素クロック数を少なく設定することによ
り、つまり主走査ドット位置ずれ量の勾配に基づいて、
位相シフトデータを与えるデータ領域内の画素クロック
数を変更することにより、最小限のデータ領域数で主走
査位置ずれの小さい、高品質な画像を得ることができ
る。
【００４４】更に、図８の（ａ）の主走査ドット位置ず
れの特性を有する画像形成装置において、像高０を基準
にして像高比−１〜０を像高ａ、像高比０〜１を像高ｂ
とする。このとき像高aと像高ｂの主走査ドット位置ず
れは図８の（ａ）に示すように像高０を基準にして対称
であり、像高a、像高ｂのそれぞれ９つのデータ領域で
図８の（ｂ）に示すように分割した場合を考える。この
とき図８の（ａ）から図１８の（ｂ）に各データ領域を
位相シフトする場合のデータ領域中央部の主走査ドット
位置ずれと主走査ドット位置ずれ補正量とデータ領域の
関係を示す図９ではデータ領域１〜９が像高aのデータ
であり、像高において像高aと像高bの主走査ドット位置
ずれは対称となるため、主走査ドット位置補正量もまた
対称の値となる。但し、像高０を有するデータ領域９，
１０では主走査ドット位置ずれ量が変化しないためデー
タ領域１０における主走査ドット位置補正量は必ず０と
なる。また、データ領域１１はデータ領域８から９への
補正量である＋３ＣＬＫと極性が逆になるため−３ＣＬ
Ｋとなり、データ領域１０はデータ領域７から８への補
正量である＋３ＣＬＫと極性が逆になるため−３ＣＬＫ
となる。以下同様にしてデータ領域１５はデータ領域４
から５への補正量が０であるので、０となる。主走査ド
ット位置ずれが像高０を基準にして像高比±１に対して
対称に発生している場合において、位相データとしては
像高０を基準とした全像高の半分量（像高ａ）を設定
し、もう一方の像高bの位相データは像高１のデータを
もとに生成する。このようにして像高０に対して対称な
光学特性を有する場合には、片側の像高における補正デ
ータに基づいてもう一方の像高における補正データを生
成することが可能となり、データ量の低減やメモリの削
減が可能となる。
れの特性を有する画像形成装置において、像高０を基準
にして像高比−１〜０を像高ａ、像高比０〜１を像高ｂ
とする。このとき像高aと像高ｂの主走査ドット位置ず
れは図８の（ａ）に示すように像高０を基準にして対称
であり、像高a、像高ｂのそれぞれ９つのデータ領域で
図８の（ｂ）に示すように分割した場合を考える。この
とき図８の（ａ）から図１８の（ｂ）に各データ領域を
位相シフトする場合のデータ領域中央部の主走査ドット
位置ずれと主走査ドット位置ずれ補正量とデータ領域の
関係を示す図９ではデータ領域１〜９が像高aのデータ
であり、像高において像高aと像高bの主走査ドット位置
ずれは対称となるため、主走査ドット位置補正量もまた
対称の値となる。但し、像高０を有するデータ領域９，
１０では主走査ドット位置ずれ量が変化しないためデー
タ領域１０における主走査ドット位置補正量は必ず０と
なる。また、データ領域１１はデータ領域８から９への
補正量である＋３ＣＬＫと極性が逆になるため−３ＣＬ
Ｋとなり、データ領域１０はデータ領域７から８への補
正量である＋３ＣＬＫと極性が逆になるため−３ＣＬＫ
となる。以下同様にしてデータ領域１５はデータ領域４
から５への補正量が０であるので、０となる。主走査ド
ット位置ずれが像高０を基準にして像高比±１に対して
対称に発生している場合において、位相データとしては
像高０を基準とした全像高の半分量（像高ａ）を設定
し、もう一方の像高bの位相データは像高１のデータを
もとに生成する。このようにして像高０に対して対称な
光学特性を有する場合には、片側の像高における補正デ
ータに基づいてもう一方の像高における補正データを生
成することが可能となり、データ量の低減やメモリの削
減が可能となる。
【００４５】また、本発明の実施例は光源から出力され
る光束を、偏向器により走査方向に沿って被走査媒体上
を走査させるとき、被走査媒体上の有効なデータ書込み
期間である有効走査領域と、有効走査範囲開始位置、終
了位置を決定する有効走査開始決定領域、有効走査終了
決定領域にの３種類に位相シフトデータを与える領域を
分割するものである。図１０において光源から出力され
る光束が、水平方向の矢印向きに走査光として繰り返し
走査する場合を考える。走査光は周期的に走査している
が、走査開始後は第一に図中、被走査媒体左にあう位相
同期センサ１を通過し、走査光通過時にＰＤ検出信号が
得られる。走査光は次に被走査媒体上を走査し、その後
位相同期センサ２を通過し、同様にＰＤ検出信号が得ら
れる。通常画像形成装置においては上記ＰＤ検出信号は
信号反転して同期センサ入力直後に信号が立ち下がる位
相同期検知信号が用いられる。位相同期検知信号のセン
サ１からセンサ２までの立下り期間にＨＩとなる信号を
ＷＥ１、被走査媒体上の画像を形成する領域を有効走査
範囲としてセンサ１側を書込開始位置、センサ２側を書
込終了位置としたとき、両位置間でＨＩとなる信号をＷ
Ｅ２とする。このとき書込開始位置を精度良く決定する
ため、ＷＥ１信号の立ち上がりから２０００ドット分を
書込開始位置補正領域として設定し、位相データを与え
ることにより、光学系や偏向器によるドット位置ずれを
補正して高精度な書込開始位置設定が可能となる。同様
にして書込終了位置を精度良く決定するため、ＷＥ１信
号の立下りから２０００ドット前までを書込終了位置補
正領域として設定し、位相データを与えることにより、
書込開始位置同様に高精度な書込終了位置設定が可能と
なる。また、書込開始位置−書込終了位置間となる有効
走査期間内ではデータ領域を設定して位相シフトデータ
を与えることにより、データ量やメモリの削減が可能と
なる。
る光束を、偏向器により走査方向に沿って被走査媒体上
を走査させるとき、被走査媒体上の有効なデータ書込み
期間である有効走査領域と、有効走査範囲開始位置、終
了位置を決定する有効走査開始決定領域、有効走査終了
決定領域にの３種類に位相シフトデータを与える領域を
分割するものである。図１０において光源から出力され
る光束が、水平方向の矢印向きに走査光として繰り返し
走査する場合を考える。走査光は周期的に走査している
が、走査開始後は第一に図中、被走査媒体左にあう位相
同期センサ１を通過し、走査光通過時にＰＤ検出信号が
得られる。走査光は次に被走査媒体上を走査し、その後
位相同期センサ２を通過し、同様にＰＤ検出信号が得ら
れる。通常画像形成装置においては上記ＰＤ検出信号は
信号反転して同期センサ入力直後に信号が立ち下がる位
相同期検知信号が用いられる。位相同期検知信号のセン
サ１からセンサ２までの立下り期間にＨＩとなる信号を
ＷＥ１、被走査媒体上の画像を形成する領域を有効走査
範囲としてセンサ１側を書込開始位置、センサ２側を書
込終了位置としたとき、両位置間でＨＩとなる信号をＷ
Ｅ２とする。このとき書込開始位置を精度良く決定する
ため、ＷＥ１信号の立ち上がりから２０００ドット分を
書込開始位置補正領域として設定し、位相データを与え
ることにより、光学系や偏向器によるドット位置ずれを
補正して高精度な書込開始位置設定が可能となる。同様
にして書込終了位置を精度良く決定するため、ＷＥ１信
号の立下りから２０００ドット前までを書込終了位置補
正領域として設定し、位相データを与えることにより、
書込開始位置同様に高精度な書込終了位置設定が可能と
なる。また、書込開始位置−書込終了位置間となる有効
走査期間内ではデータ領域を設定して位相シフトデータ
を与えることにより、データ量やメモリの削減が可能と
なる。
【００４６】図１１の（ａ）は２種類の光学系における
主走査ドット位置ずれの特性を示し、図１１の（ｂ）は
各光学系において画素クロックの周波数をより低又は高
周波数に変更することにより、主走査ドット位置ずれ量
全体をプラス又はマイナス側にシフトした例を示す。ま
た、図１１の（ｃ）は全像高比におけるドット位置ずれ
量の平均値を求め、像高全体に位相シフトをかけること
により位相シフト後のドット位置ずれ量の平均値が０と
なるように位相データを設定した例を示す。
主走査ドット位置ずれの特性を示し、図１１の（ｂ）は
各光学系において画素クロックの周波数をより低又は高
周波数に変更することにより、主走査ドット位置ずれ量
全体をプラス又はマイナス側にシフトした例を示す。ま
た、図１１の（ｃ）は全像高比におけるドット位置ずれ
量の平均値を求め、像高全体に位相シフトをかけること
により位相シフト後のドット位置ずれ量の平均値が０と
なるように位相データを設定した例を示す。
【００４７】はじめに、画素クロックをより低周波数に
設定した場合、図１１の（ｂ）左図のようにドット位置
ずれ量が正の方向に全体がシフトし、本実施例では像高
±１におけるずれを０とすることにより書込開始位置を
高精度に設定することができる。逆により画素クロック
をより高周波数に設定した場合には図１１の（ｂ）右図
のようにドット位置ずれ量が負の方向にシフトし、本実
施例では主走査ドット位置ずれ量が負の値を持つように
することで中間像高付近の主走査ドット位置ずれを高精
度に設定できる。
設定した場合、図１１の（ｂ）左図のようにドット位置
ずれ量が正の方向に全体がシフトし、本実施例では像高
±１におけるずれを０とすることにより書込開始位置を
高精度に設定することができる。逆により画素クロック
をより高周波数に設定した場合には図１１の（ｂ）右図
のようにドット位置ずれ量が負の方向にシフトし、本実
施例では主走査ドット位置ずれ量が負の値を持つように
することで中間像高付近の主走査ドット位置ずれを高精
度に設定できる。
【００４８】ここで、ドット位置ずれが正のときに像高
比０に対して正、又は負の方向にドット位置ずれが生じ
ているとする。このとき主走査ドット位置ずれは全体的
に正のずれが生じているため、位置ずれ補正を行う場合
正のずれを補正するために数多くのドットにおいて位置
ずれ補正を行わなければならない。
比０に対して正、又は負の方向にドット位置ずれが生じ
ているとする。このとき主走査ドット位置ずれは全体的
に正のずれが生じているため、位置ずれ補正を行う場合
正のずれを補正するために数多くのドットにおいて位置
ずれ補正を行わなければならない。
【００４９】そこで、書込みクロック自身の周波数を低
・高周波数に変更することにより、主走査ドット位置ず
れを全クロック単位で補正し、その後主走査ドット位置
ずれをデータ領域単位で補正するものである。クロック
周波数を変更する手段の一例として、位相比較器、チャ
ージポンプ、ローパスフィルタ、ＶＣＯによるＰＬＬシ
ステムとプログラマブルカウンタを組合せることによ
り、任意の周波数を作り出すことが可能なシステムにつ
いて考える。ＰＬＬシステムのＶＣＯと位相比較器間に
プログラマブルカウンタを構成することにより、ＶＣＯ
の発振周波数はＰＬＬに入力する基準クロックｆｓ、Ｖ
ＣＯの発振周波数ｆｖ、カウンタ値Ｎとしたときｆｖ＝
ｆｓ×Ｎの関係を満たすように制御を行うので、ＶＣＯ
出力を出力信号としたときカウンタＮの値の大小により
出力周波数ｆｖを変更することができる。例えば図１１
の（ａ）左図において、像高比−１，１における主走査
ドット位置ずれは負の値を示しているが、クロック周波
数fのとき周波数をｆ＋∠ｆと高周波数となるように周
波数を変更し、例えば像高比±１における主走査ドット
位置ずれが０となるようにすることで、像高比±１にお
ける主走査ドット位置ずれが図１１の（ｂ）左図に示す
ように０となる。
・高周波数に変更することにより、主走査ドット位置ず
れを全クロック単位で補正し、その後主走査ドット位置
ずれをデータ領域単位で補正するものである。クロック
周波数を変更する手段の一例として、位相比較器、チャ
ージポンプ、ローパスフィルタ、ＶＣＯによるＰＬＬシ
ステムとプログラマブルカウンタを組合せることによ
り、任意の周波数を作り出すことが可能なシステムにつ
いて考える。ＰＬＬシステムのＶＣＯと位相比較器間に
プログラマブルカウンタを構成することにより、ＶＣＯ
の発振周波数はＰＬＬに入力する基準クロックｆｓ、Ｖ
ＣＯの発振周波数ｆｖ、カウンタ値Ｎとしたときｆｖ＝
ｆｓ×Ｎの関係を満たすように制御を行うので、ＶＣＯ
出力を出力信号としたときカウンタＮの値の大小により
出力周波数ｆｖを変更することができる。例えば図１１
の（ａ）左図において、像高比−１，１における主走査
ドット位置ずれは負の値を示しているが、クロック周波
数fのとき周波数をｆ＋∠ｆと高周波数となるように周
波数を変更し、例えば像高比±１における主走査ドット
位置ずれが０となるようにすることで、像高比±１にお
ける主走査ドット位置ずれが図１１の（ｂ）左図に示す
ように０となる。
【００５０】次に、図１１の（ａ）右図においてクロッ
ク周波数をf−∠fとした場合には、主走査ドット位置ず
れは負の値を持つようになり、各データ領域における位
相シフトデータの最大値がクロック周波数変更前に比べ
小さい値ですむようになる。図１１の（ｃ）左図に、主
走査ドット位置ずれの像高比−１〜＋１の間のドット位
置ずれ量データを積分し、その平均値を求めるとする。
このとき主走査ドット位置ずれの平均値が０となるよう
にクロック周波数をより高周波数に変更することによっ
て、ドット位置ずれ全体が負の方向にシフトし、主走査
ドット位置ずれが０を中心としたずれとすることにより
本実施例では中間像高付近の主走査ドット位置ずれを高
精度に設定でき、１ライン中の主走査ドット位置ずれ補
正量を小さくすることが可能となる。以上のように画像
形成を行う画素クロックの周波数自体を微調することに
より、主走査ドット位置ずれ特性を変更するものであ
る。
ク周波数をf−∠fとした場合には、主走査ドット位置ず
れは負の値を持つようになり、各データ領域における位
相シフトデータの最大値がクロック周波数変更前に比べ
小さい値ですむようになる。図１１の（ｃ）左図に、主
走査ドット位置ずれの像高比−１〜＋１の間のドット位
置ずれ量データを積分し、その平均値を求めるとする。
このとき主走査ドット位置ずれの平均値が０となるよう
にクロック周波数をより高周波数に変更することによっ
て、ドット位置ずれ全体が負の方向にシフトし、主走査
ドット位置ずれが０を中心としたずれとすることにより
本実施例では中間像高付近の主走査ドット位置ずれを高
精度に設定でき、１ライン中の主走査ドット位置ずれ補
正量を小さくすることが可能となる。以上のように画像
形成を行う画素クロックの周波数自体を微調することに
より、主走査ドット位置ずれ特性を変更するものであ
る。
【００５１】次に、別の発明として、光源から出力され
る光束を、偏向器により走査方向に沿って被走査媒体上
を走査させることにより画像を形成する画像形成装置に
おいて、上記各実施例に係る画素クロック生成装置を有
するものである。例えばタンデムカラー機において、ス
テーション間の色ズレが数１０μｍ程度発生している場
合、主走査位置ずれ量が１／８ドットを越えた画素クロ
ックにおいて位相シフトをかけ主走査位置ずれの補正を
行うことで、１２００ｄｐｉであれば１／８ドット相当
である約２．６μｍ（２１．２μｍ／８）までドット位
置ずれ量を低減できる。本発明は各ドット毎にずらし量
を画素データに与えると、画素データのビット数が増
え、データ転送上重くなるため位相シフトによりドット
をずらすパターンを、データ領域毎に位相データを与え
る形式によって複雑なデータの与え方をせずとも高精度
なドット位置補正が可能となる。
る光束を、偏向器により走査方向に沿って被走査媒体上
を走査させることにより画像を形成する画像形成装置に
おいて、上記各実施例に係る画素クロック生成装置を有
するものである。例えばタンデムカラー機において、ス
テーション間の色ズレが数１０μｍ程度発生している場
合、主走査位置ずれ量が１／８ドットを越えた画素クロ
ックにおいて位相シフトをかけ主走査位置ずれの補正を
行うことで、１２００ｄｐｉであれば１／８ドット相当
である約２．６μｍ（２１．２μｍ／８）までドット位
置ずれ量を低減できる。本発明は各ドット毎にずらし量
を画素データに与えると、画素データのビット数が増
え、データ転送上重くなるため位相シフトによりドット
をずらすパターンを、データ領域毎に位相データを与え
る形式によって複雑なデータの与え方をせずとも高精度
なドット位置補正が可能となる。
【００５２】別の発明として、画素クロック生成装置を
画像形成装置のマルチビーム走査装置に適用するもので
ある。以下マルチビーム走査装置について説明する。図
１２は別の発明の画像形成装置におけるマルチビーム走
査装置の構成を示す斜視図である。同図において、半導
体レーザ３０１，３０２をｎ＝２個用いコリメートレン
ズ３０３，３０４の光軸Ｃを対称として副走査方向に配
置される。半導体レーザ３０１、３０２はコリメートレ
ンズ３０３、３０４との光軸を一致させ主走査方向に対
称に射出角度を持たせ、ポリゴンミラー３０７の反射点
で射出軸が交差するようレイアウトされている。各半導
体レーザより射出した複数のビームはシリンダレンズ３
０８を介してポリゴンミラー３０７で一括して走査さ
れ、ｆθレンズ３１０、トロイダルレンズ３１１により
感光体上に結像される。バッファメモリには各発光源毎
に１ライン分の印字データが蓄えられ、ポリゴンミラー
の１面毎に読み出されて、２ラインずつ同時に記録が行
われる。
画像形成装置のマルチビーム走査装置に適用するもので
ある。以下マルチビーム走査装置について説明する。図
１２は別の発明の画像形成装置におけるマルチビーム走
査装置の構成を示す斜視図である。同図において、半導
体レーザ３０１，３０２をｎ＝２個用いコリメートレン
ズ３０３，３０４の光軸Ｃを対称として副走査方向に配
置される。半導体レーザ３０１、３０２はコリメートレ
ンズ３０３、３０４との光軸を一致させ主走査方向に対
称に射出角度を持たせ、ポリゴンミラー３０７の反射点
で射出軸が交差するようレイアウトされている。各半導
体レーザより射出した複数のビームはシリンダレンズ３
０８を介してポリゴンミラー３０７で一括して走査さ
れ、ｆθレンズ３１０、トロイダルレンズ３１１により
感光体上に結像される。バッファメモリには各発光源毎
に１ライン分の印字データが蓄えられ、ポリゴンミラー
の１面毎に読み出されて、２ラインずつ同時に記録が行
われる。
【００５３】図１３は図１２の光源ユニットの構成を示
す分解斜視図である。同図において、半導体レーザ４０
３，４０４は各々主走査方向に所定角度、本実施例では
約１．５°微小に傾斜したベース部材４０５の裏側に形
成した図示しない嵌合穴４０５−１、４０５−２に個別
に円筒状ヒートシンク部４０３−１、４０４−１を嵌合
し、押え部材４０６、４０７の突起４０６−１、４０７
−１をヒートシンク部の切り欠き部に合わせて発光源の
配列方向を合わせ、背面側からネジ４１２で固定され
る。また、コリメートレンズ４０８、４０９は各々その
外周をベース部材４０５の半円状の取付ガイド面４０５
−４、４０５−５に沿わせて光軸方向の調整を行い、発
光点から射出した発散ビームが平行光束となるよう位置
決めされ接着される。なお、実施例では上記したように
各々の半導体レーザからの光線が主走査面内で交差する
ように設定するため、光線に沿って嵌合穴４０５−１、
４０５−２及び半円状の取付ガイド面４０５−４、４０
５−５を傾けて形成している。ベース部材４０５はホル
ダ部材４１０に円筒状係合部４０５−３を係合し、ネジ
４１３を貫通穴４１０−２を介してネジ穴４０５−６、
４０５−７に螺合して固定され光源ユニットを構成す
る。
す分解斜視図である。同図において、半導体レーザ４０
３，４０４は各々主走査方向に所定角度、本実施例では
約１．５°微小に傾斜したベース部材４０５の裏側に形
成した図示しない嵌合穴４０５−１、４０５−２に個別
に円筒状ヒートシンク部４０３−１、４０４−１を嵌合
し、押え部材４０６、４０７の突起４０６−１、４０７
−１をヒートシンク部の切り欠き部に合わせて発光源の
配列方向を合わせ、背面側からネジ４１２で固定され
る。また、コリメートレンズ４０８、４０９は各々その
外周をベース部材４０５の半円状の取付ガイド面４０５
−４、４０５−５に沿わせて光軸方向の調整を行い、発
光点から射出した発散ビームが平行光束となるよう位置
決めされ接着される。なお、実施例では上記したように
各々の半導体レーザからの光線が主走査面内で交差する
ように設定するため、光線に沿って嵌合穴４０５−１、
４０５−２及び半円状の取付ガイド面４０５−４、４０
５−５を傾けて形成している。ベース部材４０５はホル
ダ部材４１０に円筒状係合部４０５−３を係合し、ネジ
４１３を貫通穴４１０−２を介してネジ穴４０５−６、
４０５−７に螺合して固定され光源ユニットを構成す
る。
【００５４】このような構成を有する光源ユニットは、
光学ハウジングの取付壁４１１に設けた基準穴４１１−
１にホルダ部材の円筒部４１０−１を嵌合し、表側より
スプリング６１１を挿入してストッパ部材６１２を円筒
部突起４１０−３に係合することでホルダ部材４１０は
取付壁４１１の裏側に密着して保持される。この時、ス
プリングの一端を突起４１１−２に引っかけることで円
筒部中心を回転軸とした回転力を発生し、回転力を係止
するように設けた調節ネジ６１３により、光軸の周りθ
にユニット全体を回転しピッチを調節する。アパーチャ
４１５は各半導体レーザ毎にスリットが設けられ、光学
ハウジングに取り付けられて光ビームの射出径を規定す
る。
光学ハウジングの取付壁４１１に設けた基準穴４１１−
１にホルダ部材の円筒部４１０−１を嵌合し、表側より
スプリング６１１を挿入してストッパ部材６１２を円筒
部突起４１０−３に係合することでホルダ部材４１０は
取付壁４１１の裏側に密着して保持される。この時、ス
プリングの一端を突起４１１−２に引っかけることで円
筒部中心を回転軸とした回転力を発生し、回転力を係止
するように設けた調節ネジ６１３により、光軸の周りθ
にユニット全体を回転しピッチを調節する。アパーチャ
４１５は各半導体レーザ毎にスリットが設けられ、光学
ハウジングに取り付けられて光ビームの射出径を規定す
る。
【００５５】図１４は別の光源ユニットの構成を示す分
解斜視図である。同図に示す光源ユニットは４個の発光
源を持つ半導体レーザアレイからの光ビームをビーム合
成手段を用いて合成した例である。基本的な構成要素は
図１３に示す例と同様であり、ここでは説明を省略す
る。
解斜視図である。同図に示す光源ユニットは４個の発光
源を持つ半導体レーザアレイからの光ビームをビーム合
成手段を用いて合成した例である。基本的な構成要素は
図１３に示す例と同様であり、ここでは説明を省略す
る。
【００５６】なお、本発明は上記実施例に限定されるも
のではなく、特許請求の範囲内の記載であれば多種の変
形や置換可能であることは言うまでもない。
のではなく、特許請求の範囲内の記載であれば多種の変
形や置換可能であることは言うまでもない。
【００５７】
【発明の効果】以上説明したように、本発明の画素クロ
ック生成方法によれば、複数の連続したクロック信号か
ら構成するデータ領域単位で、位相シフトを行う位相シ
フトデータを設定することに特徴がある。よって、補正
データ量を大幅に削減でき、ＡＳＩＣの小型化、低価格
化及び高精度なドット位置ずれ補正を実現できる。また
画素クロックが１００ＭＨｚ程度の高速動作時におい
て、データ領域毎に画素クロックの位相データを与える
ことにより、温度、経時など各種条件変化による位相シ
フト量の変動分を補正する場合などにおいて、各画素ク
ロック毎に位相データを与える場合に比べてデータ転送
速度の遅延などの影響が少ない制御が可能となる。
ック生成方法によれば、複数の連続したクロック信号か
ら構成するデータ領域単位で、位相シフトを行う位相シ
フトデータを設定することに特徴がある。よって、補正
データ量を大幅に削減でき、ＡＳＩＣの小型化、低価格
化及び高精度なドット位置ずれ補正を実現できる。また
画素クロックが１００ＭＨｚ程度の高速動作時におい
て、データ領域毎に画素クロックの位相データを与える
ことにより、温度、経時など各種条件変化による位相シ
フト量の変動分を補正する場合などにおいて、各画素ク
ロック毎に位相データを与える場合に比べてデータ転送
速度の遅延などの影響が少ない制御が可能となる。
【００５８】また、任意の一定数の連続したクロック信
号から構成するデータ領域毎に位相シフトデータを設定
する。よって、簡単にデータ領域の設定ができる。
号から構成するデータ領域毎に位相シフトデータを設定
する。よって、簡単にデータ領域の設定ができる。
【００５９】更に、分割するデータ領域の間隔を位相シ
フト補正後のデータ領域同士の主走査ドット位置ずれの
差が画像解像度に応じた所定値以下となるようにデータ
領域の分割数を設定する。よって、光学系の影響により
主走査方向に位置ずれを起こしたドット位置を、本来あ
るべき位置に対して約１画素相当の誤差範囲内で補正す
ることができ、主走査方向において高品質な画像を得る
ことが可能となる。
フト補正後のデータ領域同士の主走査ドット位置ずれの
差が画像解像度に応じた所定値以下となるようにデータ
領域の分割数を設定する。よって、光学系の影響により
主走査方向に位置ずれを起こしたドット位置を、本来あ
るべき位置に対して約１画素相当の誤差範囲内で補正す
ることができ、主走査方向において高品質な画像を得る
ことが可能となる。
【００６０】また、画像解像度が１２００ｄｐｉの場合
所定値は２５μｍ、又は画像解像度が２４００ｄｐｉの
場合所定値は１０μｍであることが望ましい。
所定値は２５μｍ、又は画像解像度が２４００ｄｐｉの
場合所定値は１０μｍであることが望ましい。
【００６１】更に、複数の連続したクロック信号から構
成するデータ領域内での分割数を主走査ドット位置ずれ
の変化量に応じて可変することにより、実際の主走査ド
ット位置ずれの特性に応じた適切な分割数を設定でき、
場合によっては少ない補正データ量で済み、メモリサイ
ズ低減によるコストダウンを図ることができる。
成するデータ領域内での分割数を主走査ドット位置ずれ
の変化量に応じて可変することにより、実際の主走査ド
ット位置ずれの特性に応じた適切な分割数を設定でき、
場合によっては少ない補正データ量で済み、メモリサイ
ズ低減によるコストダウンを図ることができる。
【００６２】また、主走査ドット位置ずれの変化量の大
きさに応じてデータ領域の分割幅を可変することによ
り、具体的には主走査ドット位置ずれの変化量が大きい
ときはデータ領域の分割幅を狭く、変化量が小さいとき
はデータ領域の分割幅を広くすることにより、データ領
域の分割数が等分割の場合に比べて少ない数でデータ領
域間のずれ量が小さくなるように設定できるので補正デ
ータ量が少なくて済み、メモリサイズ低減によるコスト
ダウン化及びチップサイズの小型化が図れ、更に主走査
方向のドット位置ずれ量の小さい高品質な画像を得るこ
とができる。
きさに応じてデータ領域の分割幅を可変することによ
り、具体的には主走査ドット位置ずれの変化量が大きい
ときはデータ領域の分割幅を狭く、変化量が小さいとき
はデータ領域の分割幅を広くすることにより、データ領
域の分割数が等分割の場合に比べて少ない数でデータ領
域間のずれ量が小さくなるように設定できるので補正デ
ータ量が少なくて済み、メモリサイズ低減によるコスト
ダウン化及びチップサイズの小型化が図れ、更に主走査
方向のドット位置ずれ量の小さい高品質な画像を得るこ
とができる。
【００６３】更に、主走査ドット位置ずれの勾配に応じ
てデータ領域の分割幅を可変することにより、データ領
域の分割数が等分割の場合に比べて少ない数でデータ領
域間のずれ量が小さくなるように設定できるので補正デ
ータ量が少なくて済み、メモリサイズ低減によるコスト
ダウン化及びチップサイズの小型化が図れ、更に主走査
方向のドット位置ずれ量の小さい高品質な画像を得るこ
とができる。
てデータ領域の分割幅を可変することにより、データ領
域の分割数が等分割の場合に比べて少ない数でデータ領
域間のずれ量が小さくなるように設定できるので補正デ
ータ量が少なくて済み、メモリサイズ低減によるコスト
ダウン化及びチップサイズの小型化が図れ、更に主走査
方向のドット位置ずれ量の小さい高品質な画像を得るこ
とができる。
【００６４】また、主走査ドット位置ずれが任意の基準
に対して又は像高０を基準にして対称に発生している場
合、対称となる一方の主走査ドット位置ずれに対する第
１の位相シフトデータを設定し、対称となる他方の主走
査ドット位置ずれに対する第２の位相シフトデータは第
１の位相シフトデータに基づいて生成することにより、
メモリサイズ低減によるコストダウン化及びチップサイ
ズの小型化が図れる。
に対して又は像高０を基準にして対称に発生している場
合、対称となる一方の主走査ドット位置ずれに対する第
１の位相シフトデータを設定し、対称となる他方の主走
査ドット位置ずれに対する第２の位相シフトデータは第
１の位相シフトデータに基づいて生成することにより、
メモリサイズ低減によるコストダウン化及びチップサイ
ズの小型化が図れる。
【００６５】更に、光源から出力される光束を被走査媒
体上の主走査方向に走査させ、被走査媒体上の有効なデ
ータ書込み期間である有効走査領域と、有効走査領域と
有効走査範囲開始位置で決定される有効走査開始決定領
域と、有効走査領域と有効走査範囲終了位置で決定され
る有効走査終了決定領域の各領域に、位相シフトデータ
を与える領域を分割する。よって高精度にデータ領域を
設定でき、主走査方向のドット位置ずれ量の小さい高品
質な画像を得ることができる。
体上の主走査方向に走査させ、被走査媒体上の有効なデ
ータ書込み期間である有効走査領域と、有効走査領域と
有効走査範囲開始位置で決定される有効走査開始決定領
域と、有効走査領域と有効走査範囲終了位置で決定され
る有効走査終了決定領域の各領域に、位相シフトデータ
を与える領域を分割する。よって高精度にデータ領域を
設定でき、主走査方向のドット位置ずれ量の小さい高品
質な画像を得ることができる。
【００６６】また、クロック信号の周波数を可変して主
走査ドット位置ずれ全体を像高の正負方向にシフトさせ
ることにより、位相シフトデータによる主走査ドット位
置の補正回数が少なくなり、理想状態に近い高画質な画
像を得ることができる。
走査ドット位置ずれ全体を像高の正負方向にシフトさせ
ることにより、位相シフトデータによる主走査ドット位
置の補正回数が少なくなり、理想状態に近い高画質な画
像を得ることができる。
【００６７】更に、別の発明としての画素クロック生成
装置は、複数の連続したクロック信号から構成するデー
タ領域中のクロック信号の数を決定するデータ領域設定
値に基づいてデータ領域を設定するデータ領域設定手段
と、データ領域設定手段によって設定されたデータ領域
毎に位相シフトを行う位相シフトデータを設定する位相
シフトデータ設定手段とを有することに特徴がある。よ
って、補正データ量を大幅に削減でき、それに伴うメモ
リサイズ低減によるコストダウン、更に高精度なドット
位置ずれ補正が可能となる。
装置は、複数の連続したクロック信号から構成するデー
タ領域中のクロック信号の数を決定するデータ領域設定
値に基づいてデータ領域を設定するデータ領域設定手段
と、データ領域設定手段によって設定されたデータ領域
毎に位相シフトを行う位相シフトデータを設定する位相
シフトデータ設定手段とを有することに特徴がある。よ
って、補正データ量を大幅に削減でき、それに伴うメモ
リサイズ低減によるコストダウン、更に高精度なドット
位置ずれ補正が可能となる。
【００６８】また、予め取得した主走査ドット位置ずれ
の特性データに基づいてデータ領域のクロック信号の数
を決定するデータ領域設定値を記憶するデータ領域設定
値記憶手段を有する。そして、このデータ領域設定値記
憶手段から実際に得られた主走査ドット位置ずれの特性
データに対応するデータ領域設定値を読み出してデータ
領域設定手段に供給する。よって、一定数の場合に比べ
て少ないデータ領域数で同等の主走査ドット位置ずれ量
に補正することが可能となり、位相シフトデータに用い
るデータ数やデータの保存に必要なメモリの削減が可能
となる。
の特性データに基づいてデータ領域のクロック信号の数
を決定するデータ領域設定値を記憶するデータ領域設定
値記憶手段を有する。そして、このデータ領域設定値記
憶手段から実際に得られた主走査ドット位置ずれの特性
データに対応するデータ領域設定値を読み出してデータ
領域設定手段に供給する。よって、一定数の場合に比べ
て少ないデータ領域数で同等の主走査ドット位置ずれ量
に補正することが可能となり、位相シフトデータに用い
るデータ数やデータの保存に必要なメモリの削減が可能
となる。
【００６９】更に、別の発明としての画像形成装置は、
上記記載の位相シフトデータ生成装置によって生成され
た位相シフトデータに基づいて画像形成を行う画像クロ
ックの各信号の位相をシフトさせ、シフトされた画像ク
ロック及び画像データに基づいて駆動制御したレーザの
発光を被走査媒体上に走査させて静電潜像画像を形成す
る。よって、メモリサイズ低減によるコストダウンを実
現でき、更に高精度なドット位置ずれ補正が可能とな
り、高画質な画像形成を行うことができる画像形成装置
を提供できる。
上記記載の位相シフトデータ生成装置によって生成され
た位相シフトデータに基づいて画像形成を行う画像クロ
ックの各信号の位相をシフトさせ、シフトされた画像ク
ロック及び画像データに基づいて駆動制御したレーザの
発光を被走査媒体上に走査させて静電潜像画像を形成す
る。よって、メモリサイズ低減によるコストダウンを実
現でき、更に高精度なドット位置ずれ補正が可能とな
り、高画質な画像形成を行うことができる画像形成装置
を提供できる。
【００７０】更に、別の発明としての画像形成装置は、
上記記載の位相シフトデータ生成装置によって生成され
た位相シフトデータに基づいて画像形成を行う画像クロ
ックの各信号の位相をシフトさせ、シフトされた画像ク
ロック及び画像データに基づいて駆動制御した複数のレ
ーザから発せられた光束を、偏向器により走査方向に沿
って被走査媒体上を走査させることにより静電潜像画像
を形成する。よって、マルチビーム光学系における発光
源同士の発振波長差により生じる露光ずれなどによる主
走査方向のドット位置ずれを補正可能となり、高画質な
画像形成を行うことができる画像形成装置を提供でき
る。
上記記載の位相シフトデータ生成装置によって生成され
た位相シフトデータに基づいて画像形成を行う画像クロ
ックの各信号の位相をシフトさせ、シフトされた画像ク
ロック及び画像データに基づいて駆動制御した複数のレ
ーザから発せられた光束を、偏向器により走査方向に沿
って被走査媒体上を走査させることにより静電潜像画像
を形成する。よって、マルチビーム光学系における発光
源同士の発振波長差により生じる露光ずれなどによる主
走査方向のドット位置ずれを補正可能となり、高画質な
画像形成を行うことができる画像形成装置を提供でき
る。
【図１】本発明の第１の実施例に係る画素クロック生成
装置の構成を示すブロック図である。
装置の構成を示すブロック図である。
【図２】図１の本実施例におけるデータ領域へのデータ
設定の様子を示す図である。
設定の様子を示す図である。
【図３】本発明の第２の実施例に係る画素クロック生成
装置の構成を示すブロック図である。
装置の構成を示すブロック図である。
【図４】本発明の画素クロック生成装置における主走査
ドット位置ずれと像高比の関係を示す図である。
ドット位置ずれと像高比の関係を示す図である。
【図５】本発明の画素クロック生成装置における別の主
走査ドット位置ずれと像高比の関係を示す図である。
走査ドット位置ずれと像高比の関係を示す図である。
【図６】本発明の画素クロック生成装置における主走査
ドット位置ずれの勾配と像高比の関係を示す図である。
ドット位置ずれの勾配と像高比の関係を示す図である。
【図７】本発明の画素クロック生成装置における別の主
走査ドット位置ずれの勾配と像高比の関係を示す図であ
る。
走査ドット位置ずれの勾配と像高比の関係を示す図であ
る。
【図８】本発明の画素クロック生成装置における像高０
を基準に対称の主走査ドット位置ずれと像高比の関係を
示す図である。
を基準に対称の主走査ドット位置ずれと像高比の関係を
示す図である。
【図９】像高０を基準に対称の主走査ドット位置ずれの
データ領域毎の補正値を示す図である。
データ領域毎の補正値を示す図である。
【図１０】書込開始位置と書込終了位置によって決定さ
れる有効走査範囲内で位相シフトデータ領域の設定の様
子を示す図である。
れる有効走査範囲内で位相シフトデータ領域の設定の様
子を示す図である。
【図１１】本発明の画素クロック生成装置における主走
査ドット位置ずれと画素クロックの周波数変更によるシ
フトの様子を示す図である。
査ドット位置ずれと画素クロックの周波数変更によるシ
フトの様子を示す図である。
【図１２】別の発明の画像形成装置におけるマルチビー
ム走査装置の構成を示す斜視図である。
ム走査装置の構成を示す斜視図である。
【図１３】図１２の光源ユニットの構成を示す分解斜視
図である。
図である。
【図１４】別の光源ユニットの構成を示す分解斜視図で
ある。
ある。
【図１５】従来の画像形成装置の構成を示す概略図であ
る。
る。
【図１６】従来の画素クロック生成回路の構成を示すブ
ロック図である。
ロック図である。
【図１７】図１６の各信号の信号波形を示すタイムチャ
ートである。
ートである。
【図１８】位相シフト量と位相データの関係を示す図で
ある。
ある。
【図１９】別の従来の画素クロック生成回路の構成を示
すブロック図である。
すブロック図である。
【図２０】図１６及び図１９の従来の画素クロック生成
回路による位相シフト補正方法の概要を示す図である。
回路による位相シフト補正方法の概要を示す図である。
１０１；データ領域設定信号生成回路、１０２；位相デ
ータ記憶回路、１０３；位相シフト信号生成回路、１０
４；画素クロック生成回路、３０１；データ領域設定値
記憶回路。
ータ記憶回路、１０３；位相シフト信号生成回路、１０
４；画素クロック生成回路、３０１；データ領域設定値
記憶回路。
─────────────────────────────────────────────────────
フロントページの続き
(51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考）
Ｈ０４Ｎ 1/113 Ｈ０４Ｎ 1/04 １０４Ａ
(72)発明者 二瓶 靖厚
東京都大田区中馬込１丁目３番６号 株式
会社リコー内
Ｆターム(参考） 2C362 AA10 BB23 BB28
2H045 BA22 BA32 CA73 CA98 CA99
5C051 AA02 CA07 DB02 DB07 DB22
DE02
5C072 AA03 BA04 DA02 DA04 HA02
HA06 HA09 HA13 HB08 UA20
XA05
Claims (26)
- 【請求項１】 クロック信号のタイミングによる位相シ
フトデータに基づいて画像形成を行う画像クロックの各
信号の位相をシフトする画素クロック生成方法におい
て、 複数の連続した前記クロック信号から構成するデータ領
域単位で、位相シフトを行う位相シフトデータを設定す
ることを特徴とする画素クロック生成方法。 - 【請求項２】 任意の一定数の連続した前記クロック信
号から構成するデータ領域毎に位相シフトデータを設定
する請求項１記載の画素クロック生成方法。 - 【請求項３】 分割するデータ領域の間隔を位相シフト
補正後のデータ領域同士の主走査ドット位置ずれの差が
画像解像度に応じた所定値以下となるようにデータ領域
の分割数を設定する請求項２記載の画素クロック生成方
法。 - 【請求項４】 前記画像解像度が１２００ｄｐｉの場合
前記所定値は２５μｍである請求項３記載の画素クロッ
ク生成方法。 - 【請求項５】 前記画像解像度が２４００ｄｐｉの場合
前記所定値は１０μｍである請求項３記載の画素クロッ
ク生成方法。 - 【請求項６】 複数の連続した前記クロック信号から構
成するデータ領域内での分割数を主走査ドット位置ずれ
の変化量に応じて可変する請求項２記載の画素クロック
生成方法。 - 【請求項７】 主走査ドット位置ずれの変化量の大きさ
に応じてデータ領域の分割幅を可変する請求項６記載の
画素クロック生成方法。 - 【請求項８】 主走査ドット位置ずれの変化量が大きい
ときはデータ領域の分割幅を狭く、変化量が小さいとき
はデータ領域の分割幅を広くする請求項７記載の画素ク
ロック生成方法。 - 【請求項９】 主走査ドット位置ずれの勾配に応じてデ
ータ領域の分割幅を可変する請求項６記載の画素クロッ
ク生成方法。 - 【請求項１０】 主走査ドット位置ずれが任意の基準に
対して対称に発生している場合、対称となる一方の主走
査ドット位置ずれに対する第１の位相シフトデータを設
定し、対称となる他方の主走査ドット位置ずれに対する
第２の位相シフトデータは前記第１の位相シフトデータ
に基づいて生成する請求項１記載の画素クロック生成方
法。 - 【請求項１１】 主走査ドット位置ずれが像高０を基準
にして対称に発生している場合、設定した前記第１の位
相シフトデータに基づいて前記第２の位相シフトデータ
を生成する請求項１又は１０に記載の画素クロック生成
方法。 - 【請求項１２】 光源から出力される光束を被走査媒体
上の主走査方向に走査させ、被走査媒体上の有効なデー
タ書込み期間である有効走査領域と、該有効走査領域と
有効走査範囲開始位置で決定される有効走査開始決定領
域と、前記有効走査領域と有効走査範囲終了位置で決定
される有効走査終了決定領域の各領域に、位相シフトデ
ータを与える領域を分割する請求項１記載の画素クロッ
ク生成方法。 - 【請求項１３】 前記クロック信号の周波数を可変して
主走査ドット位置ずれ全体を像高の正負方向にシフトさ
せる請求項１記載の画素クロック生成方法。 - 【請求項１４】 主走査ドット位置ずれ量の平均値が０
となるように、前記クロック信号の周波数を可変して主
走査ドット位置ずれ全体を像高の正負方向にシフトさせ
る請求項１３記載の画素クロック生成方法。 - 【請求項１５】 クロック信号のタイミングによる位相
データに基づいて画像形成を行う画像クロックの各信号
の位相をシフトする画素クロック生成回路において、 複数の連続した前記クロック信号から構成するデータ領
域中の前記クロック信号の数を決定するデータ領域設定
値に基づいてデータ領域を設定するデータ領域設定手段
と、 該データ領域設定手段によって設定されたデータ領域毎
に位相シフトを行う位相シフトデータを設定する位相シ
フトデータ設定手段とを有することを特徴とする画素ク
ロック生成装置。 - 【請求項１６】 予め取得した主走査ドット位置ずれの
特性データに基づいてデータ領域の前記クロック信号の
数を決定する前記データ領域設定値を記憶するデータ領
域設定値記憶手段を有し、該データ領域設定値記憶手段
から実際に測定した主走査ドット位置ずれの特性データ
に対応する前記データ領域設定値を読み出して前記デー
タ領域設定手段に供給する請求項１５記載の画素クロッ
ク生成装置。 - 【請求項１７】 前記データ領域設定手段は、任意の一
定数の連続した前記クロック信号から構成するデータ領
域を設定する請求項１５又は１６に記載の画素クロック
生成装置。 - 【請求項１８】 前記データ領域設定手段は、データ領
域の間隔を位相シフト補正後のデータ領域同士の主走査
ドット位置ずれの差が画像解像度に応じた所定値以下と
なるようにデータ領域の分割数を設定する請求項１５又
は１６に記載の画素クロック生成装置。 - 【請求項１９】 前記データ領域設定手段は、主走査ド
ット位置ずれの変化量に応じてデータ領域の分割数を設
定する請求項１５又は１６に記載の画素クロック生成装
置。 - 【請求項２０】 前記データ領域設定手段は、主走査ド
ット位置ずれの変化量に応じてデータ領域の分割幅を設
定する請求項１５又は１６に記載の画素クロック生成装
置。 - 【請求項２１】 前記データ領域設定手段は、主走査ド
ット位置ずれの勾配に応じてデータ領域の分割幅を設定
する請求項１５又は１６に記載の画素クロック生成装
置。 - 【請求項２２】 前記位相シフトデータ設定手段は、主
走査ドット位置ずれが任意の基準に対して対称に発生し
ている場合、対称となる一方の主走査ドット位置ずれに
対する第１の位相シフトデータを設定し、対称となる他
方の主走査ドット位置ずれに対する第２の位相シフトデ
ータは前記第１の位相シフトデータに基づいて生成する
請求項１５記載の画素クロック生成装置。 - 【請求項２３】 前記クロック信号の周波数を可変して
実際に得られた前記主走査ドット位置ずれの特性データ
全体を像高の正負方向にシフトさせる主走査ドット位置
ずれ特性シフト手段を有する請求項１５又は１６に記載
の画素クロック生成装置。 - 【請求項２４】 前記主走査ドット位置ずれ特性シフト
手段は、前記主走査ドット位置ずれの平均値が０となる
ように前記主走査ドット位置ずれの特性データ全体を像
高の正負方向にシフトさせる請求項２３記載の画素クロ
ック生成装置。 - 【請求項２５】 請求項１５〜２４のいずれかに記載の
画素クロック生成装置によって生成された位相シフトデ
ータに基づいて画像形成を行う画像クロックの各信号の
位相をシフトさせ、シフトされた画像クロック及び画像
データに基づいて駆動制御したレーザの発光を被走査媒
体上に走査させて静電潜像画像を形成することを特徴と
する画像形成装置。 - 【請求項２６】 請求項１５〜２４のいずれかに記載の
画素クロック生成装置によって生成された位相シフトデ
ータに基づいて画像形成を行う画像クロックの各信号の
位相をシフトさせ、シフトされた画像クロック及び画像
データに基づいて駆動制御した複数のレーザから発せら
れた光束を、偏向器により走査方向に沿って被走査媒体
上を走査させることにより静電潜像画像を形成すること
を特徴とする画像形成装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001302644A JP4323120B2 (ja) | 2001-09-28 | 2001-09-28 | 画素クロック生成方法、画素クロック生成装置及び画像形成装置 |
| US10/259,769 US7271824B2 (en) | 2001-09-28 | 2002-09-30 | Pixel clock generating apparatus, optical writing apparatus using a pixel clock, imaging apparatus, and method for generating pixel clocks |
| US11/765,054 US20070242127A1 (en) | 2001-09-28 | 2007-06-19 | Pixel clock generating apparatus, optical writing apparatus using a pixel clock, imaging apparatus, and method for generating pixel clocks |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001302644A JP4323120B2 (ja) | 2001-09-28 | 2001-09-28 | 画素クロック生成方法、画素クロック生成装置及び画像形成装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003103830A true JP2003103830A (ja) | 2003-04-09 |
| JP4323120B2 JP4323120B2 (ja) | 2009-09-02 |
Family
ID=19122850
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001302644A Expired - Fee Related JP4323120B2 (ja) | 2001-09-28 | 2001-09-28 | 画素クロック生成方法、画素クロック生成装置及び画像形成装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4323120B2 (ja) |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006082347A (ja) * | 2004-09-15 | 2006-03-30 | Ricoh Co Ltd | 画像形成装置、画像形成方法、その方法をコンピュータに実行させるプログラム |
| JP2006199001A (ja) * | 2005-01-24 | 2006-08-03 | Ricoh Co Ltd | 画像形成装置及び画像ずれ補正方法 |
| US7167288B2 (en) | 2003-11-05 | 2007-01-23 | Ricoh Company, Ltd. | Optical scanning unit, image forming apparatus, and method of correcting positional misalignment |
| JP2007118279A (ja) * | 2005-10-26 | 2007-05-17 | Ricoh Co Ltd | 光学装置、及び画像形成装置 |
| WO2007122974A1 (ja) * | 2006-04-18 | 2007-11-01 | Brother Kogyo Kabushiki Kaisha | 光走査装置及び画像表示装置並びに網膜走査型画像表示装置 |
| US7327379B2 (en) | 2004-01-07 | 2008-02-05 | Ricoh Company, Ltd. | Pixel clock and pulse-modulation-signal generating device, optical scanner, and image forming apparatus |
| US7656422B2 (en) | 2006-03-06 | 2010-02-02 | Ricoh Company, Ltd. | Pulse width modulaton device and image forming apparatus |
| US8005321B2 (en) | 2004-02-23 | 2011-08-23 | Ricoh Company, Limited | Pixel clock generator, optical scanner, and image forming apparatus |
| JP2012045775A (ja) * | 2010-08-25 | 2012-03-08 | Ricoh Co Ltd | 画素クロック生成装置および画像形成装置 |
| US8493578B2 (en) | 2008-09-16 | 2013-07-23 | Ricoh Company, Limited | Pixel clock generator and image forming apparatus |
| US8619107B2 (en) | 2004-02-18 | 2013-12-31 | Ricoh Company, Ltd. | Beam-spot position compensation method, optical scanning device, and multi-color image forming device |
| JP2016120667A (ja) * | 2014-12-25 | 2016-07-07 | コニカミノルタ株式会社 | 画像形成装置及び光束の走査位置の補正方法 |
-
2001
- 2001-09-28 JP JP2001302644A patent/JP4323120B2/ja not_active Expired - Fee Related
Cited By (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7167288B2 (en) | 2003-11-05 | 2007-01-23 | Ricoh Company, Ltd. | Optical scanning unit, image forming apparatus, and method of correcting positional misalignment |
| US7327379B2 (en) | 2004-01-07 | 2008-02-05 | Ricoh Company, Ltd. | Pixel clock and pulse-modulation-signal generating device, optical scanner, and image forming apparatus |
| US7973817B2 (en) | 2004-01-07 | 2011-07-05 | Ricoh Company, Ltd. | Pixel clock and pulse-modulation-signal generating device, optical scanner, and image forming apparatus |
| US8619107B2 (en) | 2004-02-18 | 2013-12-31 | Ricoh Company, Ltd. | Beam-spot position compensation method, optical scanning device, and multi-color image forming device |
| US8005321B2 (en) | 2004-02-23 | 2011-08-23 | Ricoh Company, Limited | Pixel clock generator, optical scanner, and image forming apparatus |
| JP4545533B2 (ja) * | 2004-09-15 | 2010-09-15 | 株式会社リコー | 画像形成装置、画像形成方法、その方法をコンピュータに実行させるプログラム |
| JP2006082347A (ja) * | 2004-09-15 | 2006-03-30 | Ricoh Co Ltd | 画像形成装置、画像形成方法、その方法をコンピュータに実行させるプログラム |
| JP4546846B2 (ja) * | 2005-01-24 | 2010-09-22 | 株式会社リコー | 画像形成装置 |
| JP2006199001A (ja) * | 2005-01-24 | 2006-08-03 | Ricoh Co Ltd | 画像形成装置及び画像ずれ補正方法 |
| JP2007118279A (ja) * | 2005-10-26 | 2007-05-17 | Ricoh Co Ltd | 光学装置、及び画像形成装置 |
| US7656422B2 (en) | 2006-03-06 | 2010-02-02 | Ricoh Company, Ltd. | Pulse width modulaton device and image forming apparatus |
| JP2007286423A (ja) * | 2006-04-18 | 2007-11-01 | Brother Ind Ltd | 光走査装置及び画像表示装置並びに網膜走査型画像表示装置 |
| WO2007122974A1 (ja) * | 2006-04-18 | 2007-11-01 | Brother Kogyo Kabushiki Kaisha | 光走査装置及び画像表示装置並びに網膜走査型画像表示装置 |
| US7982906B2 (en) | 2006-04-18 | 2011-07-19 | Brother Kogyo Kabushiki Kaisha | Optical scanning device, image display device and retinal scanning display |
| US8493578B2 (en) | 2008-09-16 | 2013-07-23 | Ricoh Company, Limited | Pixel clock generator and image forming apparatus |
| JP2012045775A (ja) * | 2010-08-25 | 2012-03-08 | Ricoh Co Ltd | 画素クロック生成装置および画像形成装置 |
| JP2016120667A (ja) * | 2014-12-25 | 2016-07-07 | コニカミノルタ株式会社 | 画像形成装置及び光束の走査位置の補正方法 |
| US9658561B2 (en) | 2014-12-25 | 2017-05-23 | Konica Minolta, Inc. | Image forming device and method for correcting scanning position of luminous flux |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4323120B2 (ja) | 2009-09-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7271824B2 (en) | Pixel clock generating apparatus, optical writing apparatus using a pixel clock, imaging apparatus, and method for generating pixel clocks | |
| US6933957B2 (en) | Pixel clock generation apparatus, pixel clock generation method, and image forming apparatus capable of correcting main scan dot position shift with a high degree of accuracy | |
| US7256815B2 (en) | Image forming method, image forming apparatus, optical scan device, and image forming apparatus using the same | |
| US8005321B2 (en) | Pixel clock generator, optical scanner, and image forming apparatus | |
| US7834902B2 (en) | Pixel clock creation method, pixel clock creation device, optical scanning device, and image forming apparatus | |
| US7791634B2 (en) | Pixel clock generator, pulse modulator, and image forming apparatus | |
| US6791596B2 (en) | Method and apparatus for image forming capable of effectively generating pixel clock pulses | |
| US20070030548A1 (en) | Apparatus for generating pulse-modulated signal | |
| JP2003279873A (ja) | 光走査装置及び画像形成装置 | |
| JP4323120B2 (ja) | 画素クロック生成方法、画素クロック生成装置及び画像形成装置 | |
| JP2003185953A (ja) | 光走査装置およびこれを用いた画像形成装置 | |
| CA2447546C (en) | System architecture for scan line non-linearity compensation in a ros system | |
| JP5276351B2 (ja) | 画像形成装置 | |
| JP4726061B2 (ja) | 画素クロック生成装置、パルス変調装置及び画像形成装置 | |
| JP4305827B2 (ja) | 画素クロック生成装置及び画像形成装置 | |
| JP2003322810A (ja) | 画素クロック生成装置、光走査装置、画像形成装置、及び主走査ドット位置ずれ補正方法 | |
| JP2003211723A (ja) | 画素クロック生成方法・画素クロック生成装置・光書き込み装置・画像形成装置 | |
| JP4313132B2 (ja) | 画素クロック生成回路、画素クロック及びパルス変調信号生成回路、光走査装置および画像形成装置 | |
| JP4633080B2 (ja) | 画素クロック生成装置・光書き込み装置・画像形成装置 | |
| JP2007229932A (ja) | 画素クロック生成装置および画像形成装置 | |
| JP2002036626A (ja) | 画像形成装置 | |
| JP2004117557A (ja) | 光走査装置及び画像形成装置 | |
| JP2001013430A (ja) | マルチビーム画像形成装置 | |
| JP5304838B2 (ja) | 画像形成装置 | |
| JP2005308971A (ja) | 画像形成装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060726 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081127 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081202 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090128 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090310 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090430 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090602 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090604 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120612 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130612 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |