JP2003103694A - Laminated body, its manufacturing method, and method for manufacturing wiring board - Google Patents

Laminated body, its manufacturing method, and method for manufacturing wiring board

Info

Publication number
JP2003103694A
JP2003103694A JP2001300537A JP2001300537A JP2003103694A JP 2003103694 A JP2003103694 A JP 2003103694A JP 2001300537 A JP2001300537 A JP 2001300537A JP 2001300537 A JP2001300537 A JP 2001300537A JP 2003103694 A JP2003103694 A JP 2003103694A
Authority
JP
Japan
Prior art keywords
layer
etching
alloy
mask
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001300537A
Other languages
Japanese (ja)
Inventor
Yoji Mine
洋二 峯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Proterial Ltd
Original Assignee
Hitachi Metals Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Metals Ltd filed Critical Hitachi Metals Ltd
Priority to JP2001300537A priority Critical patent/JP2003103694A/en
Publication of JP2003103694A publication Critical patent/JP2003103694A/en
Pending legal-status Critical Current

Links

Landscapes

  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)
  • Laminated Bodies (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a wiring board which can cope with densification more cheaply by forming the wiring board by using a laminated foil having a barrier layer to utilize a both surfaces-exposing technique and a selective etching technique. SOLUTION: On both side surfaces of the laminated foil comprising the barrier layer composed of a metal or an alloy which is different in etching characteristics from Cu or Cu alloy and a first conductor layer and a second conductor layer which comprise the Cu or Cu alloy formed on both sides of the barrier layer, a first masking layer and a second masking layer which comprise a metal or an alloy different in etching characteristics from the Cu or the Cu alloy are formed by being registered with each other to provide a laminated body.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は積層体及びその製造
方法、積層体を用いた配線板の製造方法に関するもので
ある。
TECHNICAL FIELD The present invention relates to a laminate, a method for producing the same, and a method for producing a wiring board using the laminate.

【0002】[0002]

【従来の技術】近年携帯電話、ノート型パソコン等とい
った携帯情報機器の急速な普及に伴い、機器の軽量・小
型化ならびに高性能化は急激な進展を遂げており、これ
を構成する電子部品に対しても高密度化が要求されてい
る。これに対応してプリント配線板及び半導体パッケー
ジ配線板では、配線の微細パターン化、狭ピッチ化が推
進される一方で、多層配線板が主流となっている。
2. Description of the Related Art In recent years, with the rapid spread of portable information devices such as mobile phones and notebook computers, the weight, size and performance of the devices have been rapidly increasing. On the other hand, high density is required. In response to this, in printed wiring boards and semiconductor package wiring boards, fine wiring patterns and narrower pitches are being promoted, while multilayer wiring boards are becoming the mainstream.

【0003】従来の多層配線板の層間接続に関しては、
例えば図7に模式的に示すように、(a) 両面Cu張樹脂
(10)を用いて、(b) Cu(11)と樹脂(12)を貫通する穴を
あけた後、(c) 穴の内部にCuめっき(13)を施し、層間
の導通を得て、(d) 所望の配線パターンを形成すると
言った方法が使用されている。この技術ではドリルまた
はレーザを用いて所謂スルーホール(14)を形成し、スル
ーホールめっきを行う。また、例えば図8に模式的に示
すように、(e) パターニングしたコア基板(15)の両側
に樹脂付きCu箔(16)を配置し、(f) ビルドアップし
て、(g) 内層の配線層で穴が止まるようにレーザを用
いて穴あけ後、(h) 穴表面をCuめっきし、(i) 配線パ
ターンを形成する、所謂IVH(17)(Interstitial Via
Hole)を形成するものが主流である。
Regarding inter-layer connection of a conventional multilayer wiring board,
For example, as shown schematically in Figure 7, (a) Double-sided Cu-clad resin
Using (10), (b) after forming a hole that penetrates Cu (11) and resin (12), (c) performs Cu plating (13) inside the hole to obtain interlayer conduction, (d) The method of forming a desired wiring pattern is used. In this technique, a so-called through hole (14) is formed using a drill or a laser, and through hole plating is performed. Further, for example, as schematically shown in FIG. 8, (e) resin-coated Cu foil (16) is arranged on both sides of the patterned core substrate (15), (f) build-up, and (g) inner layer After making holes using a laser so that the holes stop in the wiring layer, (h) Cu surface is plated with Cu, and (i) a wiring pattern is formed, so-called IVH (17) (Interstitial Via
What forms a hole) is the mainstream.

【0004】[0004]

【発明が解決しようとする課題】スルーホールを有する
配線板において、高密度化に対応するにはレーザ穴あけ
が必要となるし、IVHを有する配線板においては、レー
ザ穴あけが必須である。しかしながら、レーザ穴あけは
位置精度が±数十μm程度と悪く、パッドを大きくとる
必要があり、配線設計の自由度が小さくなることや、穴
数の増加に伴いレーザ穴あけのコストが増大することな
ど、高密度化を阻害する要因も多い。また、レーザ穴あ
けし、めっきした後に配線やランド(引き回し配線も含
む)をエッチングで形成するため、配線厚さが増加し、
配線の微細化が困難であるといった問題も有する。本発
明の目的は、バリア層を有する積層箔を用いて、両面露
光技術及び選択エッチング技術を利用し配線板を形成す
ることで、高密度化に対応できる配線板をより安価に提
供することである。
In the wiring board having the through holes, laser drilling is necessary to cope with high density, and in the wiring board having the IVH, laser drilling is indispensable. However, laser drilling has poor positioning accuracy of ± several tens of μm and requires a large pad, which reduces the flexibility of wiring design and increases the cost of laser drilling as the number of holes increases. However, there are many factors that hinder high density. In addition, since the wiring and lands (including the leading wiring) are formed by etching after laser drilling and plating, the wiring thickness increases,
There is also a problem that it is difficult to miniaturize the wiring. An object of the present invention is to provide a wiring board that can cope with high density at a lower cost by forming a wiring board using a double-sided exposure technique and a selective etching technique using a laminated foil having a barrier layer. is there.

【0005】[0005]

【課題を解決するための手段】本発明者は、バリア層を
含む積層箔を用いて、両面露光技術及び選択エッチング
技術を利用し配線板を形成することで、レーザ工程及び
めっき工程が不要となり、配線板の配線高密度化ならび
にコスト削減が実現できることを知見し、本発明に到達
した。
The present inventor eliminates the need for a laser step and a plating step by forming a wiring board using a double-sided exposure technique and a selective etching technique using a laminated foil including a barrier layer. The present inventors have found that the wiring density of the wiring board can be increased and the cost can be reduced, and the present invention has been achieved.

【0006】即ち本発明は、CuまたはCu合金とはエッチ
ング特性の異なる金属または合金でなるバリア層と、該
バリア層の両側に形成された前記CuまたはCu合金でなる
第一の導体層及び第二の導体層とでなる積層箔の両側表
面に、前記CuまたはCu合金とはエッチング特性が異なる
金属または合金でなるパターンが形成された第一のマス
ク層及び第二のマスク層が、互いに位置合せされて形成
されている積層体である。好ましくは、上記のマスク層
がNiまたはNi合金でなるか、或いはマスク層がSnまたは
Sn合金でなる積層体である。更に好ましくは、バリア層
がTi、NiまたはSnの何れかの金属または合金でなる積層
体である。
That is, according to the present invention, a barrier layer made of a metal or an alloy having a different etching characteristic from Cu or a Cu alloy, a first conductor layer made of the Cu or Cu alloy formed on both sides of the barrier layer, and a first conductor layer On both surfaces of the laminated foil consisting of the two conductor layers, the first mask layer and the second mask layer on which a pattern made of a metal or an alloy having a different etching characteristic from the Cu or Cu alloy is formed, are positioned with respect to each other. It is a laminated body formed by combining. Preferably, the mask layer is made of Ni or Ni alloy, or the mask layer is Sn or
It is a laminated body made of Sn alloy. More preferably, the barrier layer is a laminated body made of a metal or alloy of Ti, Ni or Sn.

【0007】また本発明は、CuまたはCu合金とはエッチ
ング特性の異なる金属または合金でなるバリア層と、該
バリア層の両側に形成された前記CuまたはCu合金でなる
第一の導体層及び第二の導体層とでなる積層箔を用い、
少なくとも、(1) 前記積層箔の両側表面にレジストを
形成する工程と、(2) 前記積層箔の両側表面を露光、
現像してレジストに凹パターンを形成する工程と、(3)
前記凹パターン部に、CuまたはCu合金とはエッチング
特性が異なる金属または合金でなる第一のマスク層を前
記第一の導体層上に形成した凹部パターン上に、及び前
記第二の導体層上に形成した凹部パターン上にCuまたは
Cu合金とはエッチング特性が異なる金属または合金でな
る第二のマスク層を、めっき法で形成する工程と、(4)
前記前記積層箔の両側表面に残留するレジストを除去
する工程、を含む積層体の製造方法である。
The present invention also provides a barrier layer made of a metal or an alloy having different etching characteristics from Cu or a Cu alloy, a first conductor layer made of Cu or a Cu alloy formed on both sides of the barrier layer, and Using a laminated foil consisting of two conductor layers,
At least, (1) a step of forming a resist on both surfaces of the laminated foil, (2) exposing both surfaces of the laminated foil,
Step of developing to form a concave pattern in the resist, (3)
On the concave pattern portion, on the concave pattern formed on the first conductor layer a first mask layer made of a metal or alloy having different etching characteristics from Cu or Cu alloy, and on the second conductor layer. On the concave pattern formed on
A step of forming a second mask layer made of a metal or an alloy having a different etching property from the Cu alloy by a plating method, and (4)
And a step of removing the resist remaining on both side surfaces of the laminated foil.

【0008】また本発明は、CuまたはCu合金とはエッチ
ング特性の異なる金属または合金でなるバリア層と、該
バリア層の両側に形成された前記CuまたはCu合金でなる
第一の導体層及び第二の導体層とでなる積層箔を用い、
少なくとも、(1) 前記積層箔の両側表面に、CuまたはC
u合金とはエッチング特性が異なる金属または合金でな
る第一のマスク層を第一の導体層上に、及びCuまたはCu
合金とはエッチング特性が異なる金属または合金でなる
第二のマスク層を第二の導体層上に形成する工程と、
(2) 前記第一のマスク層及び第二のマスク層上にレジ
ストを形成する工程と、(3) 前記第一のマスク層及び
第二のマスク層上に形成された両方のレジストを、露
光、現像してレジストに凹パターンを形成する工程と、
(4) 前記凹パターン部をエッチングして、前記第一の
マスク層及び第二のマスク層にパターンを形成する工程
と、(5) 前記第一のマスク層及び第二のマスク層上に
残留するレジストを除去する工程、を含む積層体の製造
方法である。
Further, the present invention provides a barrier layer made of a metal or an alloy having different etching characteristics from Cu or a Cu alloy, a first conductor layer made of Cu or a Cu alloy formed on both sides of the barrier layer, and Using a laminated foil consisting of two conductor layers,
At least (1) Cu or C on both surfaces of the laminated foil
A first mask layer made of a metal or alloy having a different etching property from the u alloy is formed on the first conductor layer, and Cu or Cu.
A step of forming a second mask layer made of a metal or an alloy having different etching characteristics from the alloy on the second conductor layer,
(2) a step of forming a resist on the first mask layer and the second mask layer, and (3) exposing both resists formed on the first mask layer and the second mask layer, , A step of developing to form a concave pattern in the resist,
(4) etching the concave pattern portion to form a pattern on the first mask layer and the second mask layer, and (5) remaining on the first mask layer and the second mask layer. And a step of removing the resist.

【0009】また本発明は、上述の積層体を用いた配線
板の製造方法であって、少なくとも、(1) 前記積層体
の第二の導体層をエッチング液と接触させないように保
護層を形成する工程と、(2) 第一のマスク層側に露出
する第一の導体層を選択的にエッチングできるエッチン
グ液を用いて、前記第一のマスク層をエッチングマスク
とし、第一の導体層の露出部をエッチングする工程と、
(3) 前記第一の導体層に対してバリア層を選択的にエ
ッチングできるエッチング液を用いてバリア層の露出部
をエッチングする工程と、(4) 前記第二の導体層の露
出部の保護層を除去する工程と、(5) 前記第一のマス
ク層と前記第一の導体層と前記バリア層を絶縁層に埋め
込む工程と、(6) 第二のマスク層及び前記バリア層に
対して第二の導体層を選択的にエッチングできるエッチ
ング液を用いて、前記第二のマスク層をエッチングマス
クとし、前記第二の導体層の露出部をエッチングする工
程を含む配線板の製造方法である。
The present invention is also a method for manufacturing a wiring board using the above-mentioned laminated body, wherein at least (1) a protective layer is formed so as not to contact the second conductor layer of the laminated body with an etching solution. And (2) using an etching solution capable of selectively etching the first conductor layer exposed on the side of the first mask layer, using the first mask layer as an etching mask, A step of etching the exposed portion,
(3) etching the exposed portion of the barrier layer with an etchant capable of selectively etching the barrier layer with respect to the first conductor layer, (4) protecting the exposed portion of the second conductor layer A step of removing a layer, (5) a step of embedding the first mask layer, the first conductor layer and the barrier layer in an insulating layer, (6) for the second mask layer and the barrier layer A method for manufacturing a wiring board, which includes a step of etching an exposed portion of the second conductor layer by using an etching solution capable of selectively etching the second conductor layer and using the second mask layer as an etching mask. .

【0010】また本発明は上述の積層体を用いた配線板
の製造方法であって、少なくとも、(1) 前記積層体の
第二の導体層をエッチング液と接触させないように保護
層を形成する工程と、(2) 第一のマスク層側に露出す
る第一の導体層を選択的にエッチングできるエッチング
液を用いて、前記第一のマスク層をエッチングマスクと
し、第一の導体層の露出部をエッチングする工程と、
(3) 前記第二の導体層の露出部の保護層を除去する工
程と、(4) 前記第一のマスク層と前記第一の導体層を
絶縁層に埋め込む工程と、(5) 第二のマスク層側に露
出する前記第二の導体層を選択的にエッチングできるエ
ッチング液を用いて、前記第二のマスク層をエッチング
マスクとし、前記第二の導体層の露出部をエッチングす
る工程と、(6) 前記第二の導体層に対して前記バリア
層を選択的にエッチングできるエッチング液を用いて前
記バリア層の露出部をエッチングする工程、を含む配線
板の製造方法である。
The present invention is also a method for manufacturing a wiring board using the above-mentioned laminated body, wherein at least (1) a protective layer is formed so as not to contact the second conductor layer of the laminated body with an etching solution. Step, and (2) using an etching solution capable of selectively etching the first conductor layer exposed on the first mask layer side, using the first mask layer as an etching mask, exposing the first conductor layer A step of etching the portion,
(3) removing the protective layer on the exposed portion of the second conductor layer, (4) embedding the first mask layer and the first conductor layer in an insulating layer, (5) second Using an etchant capable of selectively etching the second conductor layer exposed on the mask layer side, using the second mask layer as an etching mask, and etching the exposed portion of the second conductor layer, And (6) a step of etching the exposed portion of the barrier layer with an etchant capable of selectively etching the barrier layer with respect to the second conductor layer.

【0011】[0011]

【発明の実施の形態】以下に詳しく本発明について説明
する。本発明はバリア層を含む積層箔の両側の表面にエ
ッチングに選択性のある金属マスク層が互いに位置合せ
されて形成されていることに特徴がある。具体的には、
本発明の重要な特徴は図1に示すように、CuまたはCu合
金とはエッチング特性が異なるバリア層(2)と、該バリ
ア層の両側に形成されたCuまたはCu合金でなる第一の導
体層(1)および第二の導体層(3)とでなる積層箔(4)の両
側表面に、前記CuまたはCu合金とはエッチング特性が異
なる金属または合金でなるパターンが形成された第一の
マスク層(5)および第二のマスク層(6)が、互いに位置合
せされて形成されていることにある。本発明の積層体を
用いることの最大の利点は、両面露光を行うことで、第
一の導体層と第二の導体層に形成するパターンの位置ず
れをなくすことができ、高密度配線設計の自由度を大き
くとれる点にある。
BEST MODE FOR CARRYING OUT THE INVENTION The present invention will be described in detail below. The present invention is characterized in that metal mask layers having etching selectivity are formed in alignment with each other on both surfaces of a laminated foil including a barrier layer. In particular,
As shown in FIG. 1, an important feature of the present invention is that a barrier layer (2) having etching characteristics different from those of Cu or Cu alloy and a first conductor made of Cu or Cu alloy formed on both sides of the barrier layer. On both side surfaces of the laminated foil (4) consisting of the layer (1) and the second conductor layer (3), a pattern made of a metal or alloy having different etching characteristics from the Cu or Cu alloy is formed. The mask layer (5) and the second mask layer (6) are formed in alignment with each other. The greatest advantage of using the laminated body of the present invention is that by performing double-sided exposure, it is possible to eliminate the positional deviation of the patterns formed in the first conductor layer and the second conductor layer, and to achieve high-density wiring design. There is a great deal of freedom.

【0012】先ず、本発明の積層体を得る方法について
説明する。本発明の積層体を得る方法の第一を図2を用
いて説明すると以下の通りである。 (a) バリア層(2)を挟んで、CuまたはCu合金でなる第一
の導体層(1)とCuまたはCu合金でなる第二の導体層(3)と
を配置した積層箔(4)を準備する。なお、バリア層はCu
またはCu合金とはエッチング特性の異なる金属または合
金でなる。この積層箔の製造方法については後述する。 (b) 積層箔の両面にレジスト(7)を付着させ、両面露光
技術を用いて、露光、現像し、レジストに凹バターンを
形成する。この時の凹パターン形成は所望の位置に配線
等のパターンを形成するためのマスク層の位置に形成す
るもので、例えばマスク層のパターンを例えばめっき法
で形成する時に、表裏面のパターンの位置が過度にずれ
ないように、表裏面の位置合せをしておく。
First, a method for obtaining the laminate of the present invention will be described. The first method of obtaining the laminate of the present invention will be described below with reference to FIG. (a) A laminated foil (4) in which a barrier layer (2) is sandwiched between a first conductor layer (1) made of Cu or a Cu alloy and a second conductor layer (3) made of Cu or a Cu alloy. To prepare. The barrier layer is Cu
Alternatively, the Cu alloy is a metal or alloy having different etching characteristics. The method for manufacturing this laminated foil will be described later. (b) A resist (7) is attached to both sides of the laminated foil, and exposed and developed using a double-sided exposure technique to form concave patterns in the resist. The concave pattern formation at this time is formed at the position of the mask layer for forming a pattern such as a wiring at a desired position. For example, when the pattern of the mask layer is formed by, for example, a plating method, the position of the front and back patterns is Make sure that the front and back surfaces are aligned so that they do not shift excessively.

【0013】次に、 (c) 上記の工程により、レジスト凹部には第一および
第二の導体層が露出する形態となる。そしてその第一お
よび第二の導体層の露出部にそれぞれ第一のマスク層
(5)および第二のマスク層(6)を例えばめっき法により形
成する。この時のめっき層の材質は、は第一および第二
の導体層の材質であるCuまたはCu合金とはエッチング特
性が異なるものを形成する。そして、 (d) 積層箔の両側(表裏面側)に残留するレジスト(7)を
除去して、本発明の図1に示すような積層体を得ること
ができる。
Next, (c) By the above process, the first and second conductor layers are exposed in the resist recess. The first mask layer is formed on the exposed portions of the first and second conductor layers, respectively.
(5) and the second mask layer (6) are formed by, for example, a plating method. At this time, the material of the plating layer has a different etching characteristic from that of Cu or Cu alloy, which is the material of the first and second conductor layers. Then, (d) the resist (7) remaining on both sides (front and back sides) of the laminated foil is removed to obtain a laminate as shown in FIG. 1 of the present invention.

【0014】ところで、第一の導体層及び第二の導体層
は選択エッチングによりパターンを形成するので、厚さ
は薄いほうがより微細な配線を狭ピッチで形成できるた
め好ましい。また、バンプ及び配線を形成する場合、そ
れぞれ対応する導体層は150μm以下、50μm以下が良
い。更に好ましくはそれぞれ115μm以下、35μm以下で
ある。一方、バリア層の厚さはエッチングバリアとして
機能する程度の厚さが必要で、且つ選択エッチングで迅
速に除去できるようにできるかぎり薄いほうが良い。バ
リア層の厚さは材質により異なるが、0.05μm〜5μmが
好ましく、より好ましくは0.1μm〜1μmの範囲である。
また、第一および第二のマスク層の厚さはエッチングマ
スクとして機能できる厚さが必要であるが、厚過ぎると
第一および第二の導体層のエッチングが微細にならない
ことがある。そのため、0.5μm〜10μmが好ましく、
さらに好ましくは、1μm〜8μmである。
By the way, since the first conductor layer and the second conductor layer form a pattern by selective etching, a thinner thickness is preferable because finer wiring can be formed at a narrow pitch. When forming bumps and wirings, the corresponding conductor layers are preferably 150 μm or less and 50 μm or less. More preferably, they are 115 μm or less and 35 μm or less, respectively. On the other hand, the barrier layer needs to have a thickness that functions as an etching barrier, and is preferably as thin as possible so that it can be quickly removed by selective etching. The thickness of the barrier layer varies depending on the material, but is preferably 0.05 μm to 5 μm, more preferably 0.1 μm to 1 μm.
Further, the thickness of the first and second mask layers needs to be a thickness that can function as an etching mask, but if it is too thick, the etching of the first and second conductor layers may not be fine. Therefore, 0.5 μm to 10 μm is preferable,
More preferably, it is 1 μm to 8 μm.

【0015】次に第一の導体層及び第二の導体層となる
材料は電気抵抗が低い金属または合金が好ましく、配線
材として広く用いられているCuまたはCu合金と規定す
る。Cu合金はリードフレームなどに用いられるCu-Fe系
合金、Cu-Fe-Co系合金、Cu-Ni-Si系合金、Cu-Cr-Ti系合
金、Cu-Cr-Zr系合金、Cu-Zr系合金などから選ぶと良
く、例えば、第一の導体層と第二の導体層は同一の材料
でも、異種材料であっても構わない。また、バリア層と
しては、第一の導体層及び第二の導体層に対して選択的
にエッチングが可能で、第一の導体層と第二の導体層と
の間の導通を得る必要があるため、金属が好適であり、
上述の導体層の選択エッチング液に対してバリアとして
機能するTi、Ni、Snの金属または合金が好ましい。
Next, the material for the first conductor layer and the second conductor layer is preferably a metal or alloy having a low electric resistance, and is defined as Cu or Cu alloy widely used as a wiring material. Cu alloys are used for lead frames, etc. Cu-Fe alloys, Cu-Fe-Co alloys, Cu-Ni-Si alloys, Cu-Cr-Ti alloys, Cu-Cr-Zr alloys, Cu-Zr It is good to select from a system alloy etc. For example, the first conductor layer and the second conductor layer may be the same material or different materials. Further, as the barrier layer, it is possible to selectively etch the first conductor layer and the second conductor layer, and it is necessary to obtain conduction between the first conductor layer and the second conductor layer. Therefore, metal is preferable,
Metals or alloys of Ti, Ni, Sn that function as a barrier against the selective etching solution for the conductor layer described above are preferable.

【0016】また、本発明においては、バリア層と第一
および第二のマスク層は同種であっても、異種であって
も構わない。特に、第一および第二のマスク層はバリア
層の露出部をエッチングする際に、エッチング除去して
も良いが、一般にCuの表面にNi/Auめっき、Snめっき、
またはプリフラックスなどの表面処理を施した上で使用
されることが多いので、マスク層を上記の用途に利用し
たり、配線板の一部として残留させ、多層積層板の接合
促進層として用いることも可能である。上述のようにNi
は拡散バリアとして一般的に用いられており、その上に
Auめっきして用いると良い。したがって、第一および第
二のマスク層はNiまたはNi合金が好ましい。また、Snは
配線の保護にも利用できるし、接合にも有効である。そ
のため、第一および第二のマスク層はSnまたはSn合金で
あっても良い。
Further, in the present invention, the barrier layer and the first and second mask layers may be the same or different. In particular, the first and second mask layers may be removed by etching when etching the exposed portion of the barrier layer, but generally Ni / Au plating on the surface of Cu, Sn plating,
Or, since it is often used after surface treatment such as pre-flux, use the mask layer for the above purposes or leave it as a part of the wiring board and use it as the bonding promotion layer of the multilayer laminate. Is also possible. As mentioned above Ni
Is commonly used as a diffusion barrier, on which
It is recommended to use after plating with Au. Therefore, the first and second mask layers are preferably Ni or Ni alloy. Further, Sn can be used for protection of wiring and is also effective for bonding. Therefore, the first and second mask layers may be Sn or Sn alloy.

【0017】なお、本発明の積層体の好ましい、第一の
マスク層/第一の導体層/バリア層/第二の導体層/第二の
マスク層の組み合わせを列挙すると、例えば、Ni/Cu/Ti
/Cu/Ni、Sn/Cu/Ti/Cu/Sn、Ni/Cu/Sn/Cu/Ni、Sn/Cu/Sn/C
u/Sn、Sn/Cu/Ni/Cu/Sn、Ni/Cu/Ni/Cu/Niなどが好適であ
る。
The preferred combinations of the first mask layer / first conductor layer / barrier layer / second conductor layer / second mask layer of the laminate of the present invention are listed below. / Ti
/ Cu / Ni, Sn / Cu / Ti / Cu / Sn, Ni / Cu / Sn / Cu / Ni, Sn / Cu / Sn / C
u / Sn, Sn / Cu / Ni / Cu / Sn, Ni / Cu / Ni / Cu / Ni and the like are preferable.

【0018】また、本発明の積層体を得る方法の第二を
図3を用いて説明すると以下の通りである。 (a) 先ず、上述の第一の製造方法で示す第一の導体層
(1)/バリア層(2)/第二の導体層(3)の構造を有する積層
箔を準備し、該積層箔の表裏面に、それぞれ第一のマス
ク層(5)と第二のマスク層(6)を形成し、第一のマスク層
/第一の導体層/バリア層/第二の導体層/第二のマスク層
の構造を有する積層体の素材を準備する。なお、マスク
層とバリア層はCuまたはCu合金とはエッチング特性の異
なる金属または合金でなる。
The second method of obtaining the laminate of the present invention will be described below with reference to FIG. (a) First, the first conductor layer shown in the above-mentioned first manufacturing method
(1) / barrier layer (2) / prepare a laminated foil having a structure of the second conductor layer (3), the first mask layer (5) and the second mask respectively on the front and back of the laminated foil. Forming layer (6), first mask layer
A material for a laminate having a structure of / first conductor layer / barrier layer / second conductor layer / second mask layer is prepared. The mask layer and the barrier layer are made of a metal or an alloy having different etching characteristics from Cu or a Cu alloy.

【0019】(b) 両面にレジスト(7)を付着させ、両面
露光技術を利用し、露光、現像し、レジストに凹バター
ンを形成する。この時の凹パターン形成は所望の位置に
配線等のパターンを形成するため、凹部に初出するマス
ク層をエッチングで除去する位置に形成するもので、表
裏面のパターンの位置が過度にずれないように、表裏面
の位置合せをしておく。 (c) 次に、(b)で形成したレジストパターンをエッチン
グマスクとし、レジストの凹部に露出する第一および第
二のマスク層を選択的にエッチングし、マスク層パター
ンを得る。 (d) そして、第一、第二のマスク層上に残留するレジ
ストを除去し、図1に示すような本発明の積層体を得る
ことができる。
(B) A resist (7) is attached to both surfaces, and a double-sided exposure technique is used to perform exposure and development to form concave patterns on the resist. Since the concave pattern formation at this time forms a pattern such as wiring at a desired position, it is formed at a position where the mask layer that first appears in the concave portion is removed by etching, and the pattern positions on the front and back surfaces are not excessively displaced. First, align the front and back sides. (c) Next, using the resist pattern formed in (b) as an etching mask, the first and second mask layers exposed in the recesses of the resist are selectively etched to obtain a mask layer pattern. (d) Then, the resist remaining on the first and second mask layers is removed to obtain the laminate of the present invention as shown in FIG.

【0020】なお、本発明では特に限定はしないが、上
述する本発明に用いる積層箔の製造方法としては、めっ
きにより逐次積層する方法や、めっき法または乾式成膜
法と表面活性化接合法を組み合わせたものなどが好まし
い。なお、乾式成膜法は、物理蒸着法や化学蒸着法な
ど、気相やプラズマを利用した乾式の成膜方法全般のこ
とであり、この中には真空蒸着法は勿論、イオンプレー
ティングのように真空で加熱し蒸発させたものをイオン
化、加速して成膜する方法や、スパッタのように気体イ
オンをぶつけて所望の原子をたたき出し成膜する方法
や、特殊なるつぼを用い、ある特定の材料を分子線状に
引き出して蒸発させる分子線蒸着法も含まれるし(以
上、物理蒸着法)、化学蒸着法のようにある種の気体を
加熱反応させる成膜法も含まれる。
Although not particularly limited in the present invention, the method for producing the laminated foil used in the present invention described above includes a method of sequentially laminating by plating, a plating method or a dry film forming method and a surface activated bonding method. A combination and the like are preferable. The dry film forming method refers to all dry film forming methods using vapor phase or plasma, such as physical vapor deposition method and chemical vapor deposition method. A method of forming a film by ionizing and accelerating a material that has been heated in a vacuum and evaporating, a method of striking a desired atom by bombarding a gas ion like sputtering, or a special crucible is used. It also includes a molecular beam vapor deposition method in which a material is drawn out in a molecular beam shape and evaporated (above, physical vapor deposition method), and a film forming method in which a certain gas is heated and reacted like a chemical vapor deposition method.

【0021】なかでも、近年の成膜技術の高速化が著し
い、真空蒸着法、スパッタリング法、イオンプレーティ
ング法などの物理蒸着法が好適である。真空蒸着法は蒸
着速度が速く、生産性が良い。スパッタリング法は、導
体層となる金属が高融点金属の場合も対応可能であり、
導体層となる金属の選択範囲が広く、何れの方法を用い
て形成される乾式成膜層でも均一で均質な成膜が可能で
ある。
Among them, physical vapor deposition methods such as vacuum vapor deposition method, sputtering method and ion plating method, which are remarkably speeding up the film forming technique in recent years, are suitable. The vacuum deposition method has high deposition rate and good productivity. The sputtering method can be applied even when the metal to be the conductor layer is a high melting point metal,
The metal used as the conductor layer has a wide selection range, and a dry film-forming layer formed by any method enables uniform and uniform film formation.

【0022】具体的には、例えば第二の導体層の少なく
とも一方の面に所望の第一のバリア層及び第二のバリア
層をめっき法または乾式成膜法で形成し、その第一のバ
リア層の表面と第一の導体層表面とを不活性雰囲気内で
イオンボンバードし、活性化された表面同士を突き合わ
せるように接合させると良い。めっき法の場合、バリア
層にできる材料がめっきできるものに限定される。一
方、乾式成膜法はめっき法では得られない材料もバリア
層とすることができるが、片面ずつしか成膜できない。
Specifically, for example, a desired first barrier layer and a desired second barrier layer are formed on at least one surface of the second conductor layer by a plating method or a dry film forming method, and the first barrier layer is formed. It is preferable that the surface of the layer and the surface of the first conductor layer are ion bombarded in an inert atmosphere, and the activated surfaces are joined so as to face each other. In the case of the plating method, the material for the barrier layer is limited to the one that can be plated. On the other hand, in the dry film forming method, a material that cannot be obtained by the plating method can be used as the barrier layer, but the film can be formed only on each side.

【0023】また、その他の方法として、第一の導体層
と第二の導体層となる材料を準備し、各々の片側表面に
真空漕内でバリア層となる材料を乾式成膜法により成膜
し、成膜表面同士を突き合わせて接合させて、三層積層
箔を作製する。五層積層箔が必要な場合、さらに積層箔
両表面にめっき法または乾式成膜法により第一および第
二のバリア層を成膜すると良い。なお、本発明の積層箔
は上述の製造方法で作製したものに限られるものではな
い。
As another method, materials for the first conductor layer and the second conductor layer are prepared, and a material for the barrier layer is formed on one surface of each by a dry film formation method in a vacuum chamber. Then, the film-forming surfaces are butted against each other and bonded to each other to produce a three-layer laminated foil. When a five-layer laminated foil is required, the first and second barrier layers may be further formed on both surfaces of the laminated foil by a plating method or a dry film forming method. The laminated foil of the present invention is not limited to the one produced by the above manufacturing method.

【0024】次に、上述の工程で得られた本発明の積層
体を用いた配線板の製造方法を示して具体的に説明す
る。例えば、図4に示すように、先ず、 (e) 第一のマスク層(5)/第一の導体層(1)/バリア層(2)
/第二の導体層(3)/第二のバマスク層(6)の構造を有する
本発明の積層体を準備する。 (f) 第二の導体層(3)をエッチング液と接触させないよ
うに保護層(8)を形成する。保護層はレジストや剥離可
能なフィルムなどを用いると良い。レジストはドライフ
ィルムタイプをラミネートしても良いし、液状タイプを
ディッピングやスピンコートなどの方法で塗布しても良
い。 (g) 第一のマスク層(5)側に露出する第一の導体層(1)
を選択的にエッチングするエッチング液を用いて、第一
のマスク層(5)をエッチングマスクとして、第一の導体
層の露出部をエッチングする。
Next, a method for manufacturing a wiring board using the laminate of the present invention obtained in the above steps will be shown and specifically described. For example, as shown in FIG. 4, first, (e) first mask layer (5) / first conductor layer (1) / barrier layer (2)
A laminate of the present invention having a structure of / second conductor layer (3) / second bamask layer (6) is prepared. (f) The protective layer (8) is formed so that the second conductor layer (3) does not come into contact with the etching solution. A resist or a peelable film may be used for the protective layer. The resist may be a dry film type laminate, or a liquid type may be applied by a method such as dipping or spin coating. (g) First conductor layer (1) exposed on the side of the first mask layer (5)
The exposed portion of the first conductor layer is etched using the first mask layer (5) as an etching mask using an etching solution that selectively etches.

【0025】次に、図5に示す如く、 (h) 第一の導体層に対してバリア層を選択的にエッチ
ングできるエッチング液を用いて、バリア層(2)の露出
部をエッチングする。この時、第一のマスク層はバリア
層と同種であれば、除去されるし、第一のマスク層が前
記バリア層のエッチング液についてバリア機能を有する
ものを用いれば、第一のマスク層を残留させることがで
きる。後述するが、第一のマスク層は外部接続用の下地
層として使用すると良い。更に、 (i) (f)で形成した保護層(8)を除去する。レジストの
場合、苛性ソーダや苛性カリなどのアルカリで除去する
ことができる。また、剥離可能なフィルムであれば、容
易に引きはがすことができる。
Next, as shown in FIG. 5, (h) the exposed portion of the barrier layer (2) is etched using an etchant capable of selectively etching the barrier layer with respect to the first conductor layer. At this time, if the first mask layer is of the same kind as the barrier layer, it is removed. If the first mask layer has a barrier function for the etching solution of the barrier layer, the first mask layer is removed. It can remain. As will be described later, the first mask layer may be used as a base layer for external connection. Further, the protective layer (8) formed in (i) and (f) is removed. In the case of resist, it can be removed with an alkali such as caustic soda or caustic potash. Moreover, a peelable film can be easily peeled off.

【0026】次に、 (j) エッチングした第一のマスク層、第一の導体層お
よびバリア層の一部を絶縁層(9)に埋め込む。ここで、
第一のマスク層または第一の導体層の先端を露出させる
ため、場合によっては平面研削等を行う。第一のマスク
層が不要な場合は、研削で削除すると良い。そして、 (k) 第二のマスク層およびバリア層に対してCuまたはC
u合金を選択的にエッチングできるエッチング液を用い
て、第二の導体層(3)の露出部をエッチングして、配線
板を得る。以上のように、本発明の積層体を利用するこ
とで、第一の導体層と第二の導体層に形成するパターン
の位置ずれをなくすことができる。
Next, (j) part of the etched first mask layer, first conductor layer and barrier layer is embedded in the insulating layer (9). here,
In order to expose the tip of the first mask layer or the first conductor layer, surface grinding or the like is performed in some cases. If the first mask layer is unnecessary, it may be removed by grinding. And (k) Cu or C for the second mask and barrier layers.
The exposed portion of the second conductor layer (3) is etched using an etching solution capable of selectively etching the u alloy to obtain a wiring board. As described above, by using the laminated body of the present invention, it is possible to eliminate the positional deviation between the patterns formed on the first conductor layer and the second conductor layer.

【0027】また、本発明の配線板の形成方法として、
上記の他に、例えば、図4に示すように、先ず、 (e) 第一のマスク層(5)/第一の導体層(1)/バリア層(2)
/第二の導体層(3)/第二のバマスク層(6)の構造を有する
本発明の積層体を準備する。 (f) 第二の導体層(3)をエッチング液と接触させないよ
うに保護層(8)を形成する。保護層はレジストや剥離可
能なフィルムなどを用いると良い。レジストはドライフ
ィルムタイプをラミネートしても良いし、液状タイプを
ディッピングやスピンコートなどの方法で塗布しても良
い。 (g) 第一のマスク層(5)側に露出する第一の導体層(1)
を選択的にエッチングするエッチング液を用いて、第一
のマスク層(5)をエッチングマスクとして、第一の導体
層の露出部をエッチングする。
Further, as a method of forming a wiring board of the present invention,
In addition to the above, for example, as shown in FIG. 4, first, (e) the first mask layer (5) / first conductor layer (1) / barrier layer (2)
A laminate of the present invention having a structure of / second conductor layer (3) / second bamask layer (6) is prepared. (f) The protective layer (8) is formed so that the second conductor layer (3) does not come into contact with the etching solution. A resist or a peelable film may be used for the protective layer. The resist may be a dry film type laminate, or a liquid type may be applied by a method such as dipping or spin coating. (g) First conductor layer (1) exposed on the side of the first mask layer (5)
The exposed portion of the first conductor layer is etched using the first mask layer (5) as an etching mask using an etching solution that selectively etches.

【0028】次に、図6に示す如く、 (h) 保護層を除去する。レジストの場合、苛性ソーダ
や苛性カリなどのアルカリで除去することができる。ま
た、剥離可能なフィルムであれば、容易に引きはがすこ
とができる。 (i) 絶縁層(9)に第一のマスク層および第一の導体層を
埋めた後に、 (j) 第二のマスク層(6)側に露出する前記第二の導体層
(3)を選択的にエッチングできるエッチング液を用い
て、前記第二のマスク層(6)をエッチングマスクとし、
二の導体層(3)の露出部をエッチングする。更に、 (k) バリア層(2)をエッチングによって除去する。以上
のような工程においても、本発明の積層体を利用するこ
とで、第一の導体層と第二の導体層に形成するパターン
の位置ずれをなくすことができる。
Next, as shown in FIG. 6, (h) the protective layer is removed. In the case of resist, it can be removed with an alkali such as caustic soda or caustic potash. Moreover, a peelable film can be easily peeled off. (i) After the first mask layer and the first conductor layer are embedded in the insulating layer (9), (j) the second conductor layer exposed on the second mask layer (6) side
Using an etchant capable of selectively etching (3), the second mask layer (6) as an etching mask,
The exposed portion of the second conductor layer (3) is etched. Further, (k) the barrier layer (2) is removed by etching. Even in the above steps, by using the laminated body of the present invention, it is possible to eliminate the positional deviation of the patterns formed in the first conductor layer and the second conductor layer.

【0029】なお、上述の導体層の選択エッチング液に
関しては、銅のエッチング液として一般に用いられてい
る塩化第二鉄溶液、塩化第二銅溶液、アルカリエッチャ
ントなどが好ましい。特にアルカリエッチャントは多く
の金属に対して選択的にCuまたはCu合金をエッチングで
きるので、好適である。
As the selective etching solution for the conductor layer, a ferric chloride solution, a cupric chloride solution, an alkaline etchant and the like, which are generally used as an etching solution for copper, are preferable. In particular, the alkaline etchant is suitable because it can selectively etch Cu or Cu alloy with respect to many metals.

【0030】ところで、得られる配線板はバンプ付き配
線板として使用すると良い。外部接続用のAuめっきを施
した後、あるいはそのままペーストやはんだボールで接
合すると良い。同様のバンプ付き配線板を積み重ねて多
層配線板とすることもできる。なお、本発明の積層箔は
ここで示したバンプ付き配線の製造用途のみに限定され
るものではなく、選択エッチング技術を用いて第一の導
体層と第二の導体層で異なるパターンを形成する技術に
使用できることはいうまでもない。
By the way, the obtained wiring board may be used as a wiring board with bumps. After applying Au plating for external connection, or joining with paste or solder balls as it is. It is also possible to stack similar wiring boards with bumps to form a multilayer wiring board. In addition, the laminated foil of the present invention is not limited to the use for manufacturing the wiring with bumps shown here, and different patterns are formed in the first conductor layer and the second conductor layer by using the selective etching technique. It goes without saying that it can be used for technology.

【0031】この技術を用いれば、穴数増加によりコス
トが増大するレーザ穴あけの代わりに選択エッチングに
より一括してバンプの形成が可能となり、価格的にも有
利であり、しかも高密度化に対応できる。また、めっき
工程がなく、配線厚さを小さくできるため、配線の微細
化に対応可能である。
If this technique is used, bumps can be collectively formed by selective etching instead of laser drilling, which increases cost due to an increase in the number of holes, which is advantageous in terms of cost and can be applied to high density. . Further, since there is no plating step and the wiring thickness can be reduced, it is possible to cope with the miniaturization of wiring.

【0032】具体的には、前記バンプ付き配線は、例え
ばAuワイヤを用いて配線とワイヤボンディングし、半導
体素子を搭載し、モールド樹脂で埋め、配線板における
バンプの先端部にはんだボールをのせ、半導体素子搭載
パッケージとしても良い。半導体素子と配線との接続は
ワイヤボンディングの代わりにはんだバンプ接合であっ
ても良い。また、はんだボールの代わりにはんだペース
トを用いても良い。また、前記バンプ付き配線を用い
て、絶縁層を貫通させて積層させ、多層配線板としても
良い。この場合、ビアオンビア構造を形成することがで
き、電気特性的に優れており、無駄な引き回し配線も不
必要となる。また、レーザビア形成技術などの技術と組
み合わせて、ビルドアップさせても良い。
Specifically, the wiring with bumps is wire-bonded to the wiring using, for example, an Au wire, mounted with a semiconductor element, filled with a molding resin, and a solder ball is placed on the tip of the bump on the wiring board. It may be a semiconductor element mounting package. The connection between the semiconductor element and the wiring may be solder bump bonding instead of wire bonding. Also, solder paste may be used instead of the solder balls. Alternatively, the wiring with bumps may be used to penetrate the insulating layer and be laminated to form a multilayer wiring board. In this case, a via-on-via structure can be formed, electrical characteristics are excellent, and useless lead wiring is unnecessary. Further, it may be built up in combination with a technique such as a laser via forming technique.

【0033】本発明の積層箔を用いることで、両面同時
露光技術を利用することが可能となり、高密度化に対応
できる配線板をより安価に提供することができる。
By using the laminated foil of the present invention, it is possible to use the double-sided simultaneous exposure technique, and it is possible to provide a wiring board that can cope with higher density at a lower cost.

【0034】[0034]

【発明の効果】本発明によれば、バリア層を有する積層
箔を用いて、両面露光技術及び選択エッチング技術を利
用し配線板を形成することで、高密度化に対応できる配
線板をより安価に提供することが可能となる。
According to the present invention, by forming a wiring board using a double-sided exposure technique and a selective etching technique by using a laminated foil having a barrier layer, a wiring board which can cope with high density can be made cheaper. Can be provided to.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の積層箔の一例を示す断面模式図であ
る。
FIG. 1 is a schematic sectional view showing an example of a laminated foil of the present invention.

【図2】本発明の積層体の製造方法の一例を示す概略図
である。
FIG. 2 is a schematic view showing an example of a method for manufacturing a laminate of the present invention.

【図3】本発明の積層体の製造方法の一例を示す概略図
である。
FIG. 3 is a schematic view showing an example of a method for producing a laminate of the present invention.

【図4】本発明の積層体を用いた配線板の製造方法の一
例を示す概略図である。
FIG. 4 is a schematic view showing an example of a method for manufacturing a wiring board using the laminate of the present invention.

【図5】本発明の積層体を用いた配線板の製造方法の一
例を示す概略図である。
FIG. 5 is a schematic view showing an example of a method for manufacturing a wiring board using the laminate of the present invention.

【図6】本発明の積層体を用いた配線板の製造方法の一
例を示す概略図である。
FIG. 6 is a schematic view showing an example of a method for manufacturing a wiring board using the laminate of the present invention.

【図7】従来の配線板の製造方法の一例を示す概略図で
ある。
FIG. 7 is a schematic view showing an example of a conventional method for manufacturing a wiring board.

【図8】従来の配線板の製造方法の一例を示す概略図で
ある。
FIG. 8 is a schematic view showing an example of a conventional method for manufacturing a wiring board.

【符号の説明】 1.第一の導体層、2.バリア層、3.第二の導体層、
4.積層箔、5.第一のマスク層、6.第二のマスク
層、7.レジスト、8.保護層、9.絶縁層、10.両
面Cu張樹脂、11.Cu、12.樹脂、13.Cuめっき、
14.スルーホール、15.コア基板、16.樹脂付き
Cu箔、17.IVH
[Explanation of symbols] 1. First conductor layer, 2. Barrier layer, 3. Second conductor layer,
4. Laminated foil, 5. First mask layer, 6. Second mask layer, 7. Resist, 8. Protective layer, 9. Insulating layer, 10. Double-sided Cu tension resin, 11. Cu, 12. Resin, 13. Cu plating,
14. Through hole, 15. Core substrate, 16. With resin
Cu foil, 17. IVH

フロントページの続き Fターム(参考) 4F100 AB01A AB01D AB01E AB10A AB16A AB16D AB16E AB17B AB17C AB21A AB21D AB21E AB31A AB31B AB31C AB31D AB31E BA05 BA06 BA10D BA10E GB43 JD01A JG01B JG01C 5E317 AA24 AA27 BB12 CC25 CD25 CD27 GG14 5E339 AB02 AD03 BC02 BD06 BE11 BE13 BE17 CD05 CE17 CF07 EE01 Continued front page    F-term (reference) 4F100 AB01A AB01D AB01E AB10A                       AB16A AB16D AB16E AB17B                       AB17C AB21A AB21D AB21E                       AB31A AB31B AB31C AB31D                       AB31E BA05 BA06 BA10D                       BA10E GB43 JD01A JG01B                       JG01C                 5E317 AA24 AA27 BB12 CC25 CD25                       CD27 GG14                 5E339 AB02 AD03 BC02 BD06 BE11                       BE13 BE17 CD05 CE17 CF07                       EE01

Claims (8)

【特許請求の範囲】[Claims] 【請求項1】 CuまたはCu合金とはエッチング特性の異
なる金属または合金でなるバリア層と、該バリア層の両
側に形成された前記CuまたはCu合金でなる第一の導体層
及び第二の導体層とでなる積層箔の両側表面に、前記Cu
またはCu合金とはエッチング特性が異なる金属または合
金でなるパターンが形成された第一のマスク層及び第二
のマスク層が形成されていることを特徴とする積層体。
1. A barrier layer made of a metal or an alloy having a different etching characteristic from Cu or a Cu alloy, and a first conductor layer and a second conductor made of the Cu or Cu alloy formed on both sides of the barrier layer. On both sides of the laminated foil consisting of layers, the Cu
Alternatively, the first mask layer and the second mask layer having a pattern formed of a metal or an alloy having a different etching characteristic from that of a Cu alloy are formed.
【請求項2】 マスク層がNiまたはNi合金でなることを
特徴とする請求項1に記載の積層体。
2. The laminated body according to claim 1, wherein the mask layer is made of Ni or a Ni alloy.
【請求項3】 マスク層がSnまたはSn合金でなることを
特徴とする請求項1に記載の積層体。
3. The laminate according to claim 1, wherein the mask layer is made of Sn or Sn alloy.
【請求項4】 バリア層がTi、NiまたはSnの何れかの金
属または合金でなることを特徴とする請求項1乃至3の
何れかに記載の積層体。
4. The laminate according to claim 1, wherein the barrier layer is made of a metal or an alloy of Ti, Ni or Sn.
【請求項5】 CuまたはCu合金とはエッチング特性の異
なる金属または合金でなるバリア層と、該バリア層の両
側に形成された前記CuまたはCu合金でなる第一の導体層
及び第二の導体層とでなる積層箔を用い、少なくとも、
(1) 前記積層箔の両側表面にレジストを形成する工程
と、(2) 前記積層箔の両側表面を露光、現像してレジ
ストに凹パターンを形成する工程と、(3) 前記凹パタ
ーン部に、CuまたはCu合金とはエッチング特性が異なる
金属または合金でなる第一のマスク層を前記第一の導体
層上に形成した凹部パターン上に、及び前記第二の導体
層上に形成した凹部パターン上にCuまたはCu合金とはエ
ッチング特性が異なる金属または合金でなる第二のマス
ク層を、めっき法で形成する工程と、(4) 前記積層箔
の両側表面に残留するレジストを除去する工程、を含む
ことを特徴とする積層体の製造方法。
5. A barrier layer made of a metal or an alloy having a different etching property from Cu or a Cu alloy, and a first conductor layer and a second conductor made of the Cu or Cu alloy formed on both sides of the barrier layer. Using a laminated foil consisting of layers, at least,
(1) a step of forming a resist on both side surfaces of the laminated foil, (2) a step of exposing and developing both side surfaces of the laminated foil to form a concave pattern in the resist, (3) in the concave pattern portion , A concave pattern formed on the first conductor layer, and a concave pattern formed on the first conductor layer, a first mask layer made of a metal or alloy having different etching characteristics from Cu or Cu alloy Cu or Cu alloy on the second mask layer made of a metal or alloy having different etching characteristics, a step of forming by plating, (4) a step of removing the resist remaining on both side surfaces of the laminated foil, A method for producing a laminate, comprising:
【請求項6】 CuまたはCu合金とはエッチング特性の異
なる金属または合金でなるバリア層と、該バリア層の両
側に形成された前記CuまたはCu合金でなる第一の導体層
及び第二の導体層とでなる積層箔を用い、少なくとも、
(1) 前記積層箔の両側表面に、CuまたはCu合金とはエ
ッチング特性が異なる金属または合金でなる第一のマス
ク層を第一の導体層上に、及びCuまたはCu合金とはエッ
チング特性が異なる金属または合金でなる第二のマスク
層を第二の導体層上に形成する工程と、(2) 前記第一
のマスク層及び第二のマスク層上にレジストを形成する
工程と、(3) 前記第一のマスク層及び第二のマスク層
上に形成された両方のレジストを、露光、現像してレジ
ストに凹パターンを形成する工程と、(4) 前記凹パタ
ーン部をエッチングして、前記第一のマスク層及び第二
のマスク層にパターンを形成する工程と、(5) 前記第
一のマスク層及び第二のマスク層上に残留するレジスト
を除去する工程、を含むことを特徴とする積層体の製造
方法。
6. A barrier layer made of a metal or an alloy having a different etching characteristic from Cu or a Cu alloy, and a first conductor layer and a second conductor made of the Cu or Cu alloy formed on both sides of the barrier layer. Using a laminated foil consisting of layers, at least,
(1) On both side surfaces of the laminated foil, a first mask layer made of a metal or an alloy having different etching characteristics from Cu or Cu alloy is formed on the first conductor layer, and Cu or Cu alloy has etching characteristics. A step of forming a second mask layer made of a different metal or alloy on the second conductor layer, (2) a step of forming a resist on the first mask layer and the second mask layer, (3 ) A step of forming a concave pattern in the resist by exposing and developing both resists formed on the first mask layer and the second mask layer, and (4) etching the concave pattern portion, A step of forming a pattern on the first mask layer and the second mask layer, and (5) a step of removing the resist remaining on the first mask layer and the second mask layer, And a method for manufacturing a laminate.
【請求項7】 請求項1乃至4の何れかに記載の積層体
を用いた配線板の製造方法であって、少なくとも、(1)
前記積層体の第二の導体層をエッチング液と接触させ
ないように保護層を形成する工程と、(2) 第一のマス
ク層側に露出する第一の導体層を選択的にエッチングで
きるエッチング液を用いて、前記第一のマスク層をエッ
チングマスクとし、第一の導体層の露出部をエッチング
する工程と、(3) 前記第一の導体層に対してバリア層
を選択的にエッチングできるエッチング液を用いてバリ
ア層の露出部をエッチングする工程と、(4) 前記第二
の導体層の露出部の保護層を除去する工程と、(5) 前
記第一のマスク層と前記第一の導体層と前記バリア層を
絶縁層に埋め込む工程と、(6) 第二のマスク層及び前
記バリア層に対して第二の導体層を選択的にエッチング
できるエッチング液を用いて、前記第二のマスク層をエ
ッチングマスクとし、前記第二の導体層の露出部をエッ
チングする工程を含むことを特徴とする配線板の製造方
法。
7. A method of manufacturing a wiring board using the laminate according to claim 1, comprising at least (1)
A step of forming a protective layer so as not to contact the second conductor layer of the laminate with an etching solution, and (2) an etching solution capable of selectively etching the first conductor layer exposed on the first mask layer side. Using the first mask layer as an etching mask, a step of etching the exposed portion of the first conductor layer, (3) etching capable of selectively etching the barrier layer with respect to the first conductor layer Etching the exposed portion of the barrier layer with a liquid, (4) removing the protective layer of the exposed portion of the second conductor layer, (5) the first mask layer and the first A step of embedding the conductor layer and the barrier layer in an insulating layer, and (6) using the etching liquid capable of selectively etching the second conductor layer with respect to the second mask layer and the barrier layer, Using the mask layer as an etching mask, the second conductor Method for manufacturing a wiring board, which comprises a step of etching the exposed portion.
【請求項8】 請求項1乃至4の何れかに記載の積層体
を用いた配線板の製造方法であって、少なくとも、(1)
前記積層体の第二の導体層をエッチング液と接触させ
ないように保護層を形成する工程と、(2) 第一のマス
ク層側に露出する第一の導体層を選択的にエッチングで
きるエッチング液を用いて、前記第一のマスク層をエッ
チングマスクとし、第一の導体層の露出部をエッチング
する工程と、(3) 前記第二の導体層の露出部の保護層
を除去する工程と、(4) 前記第一のマスク層と前記第
一の導体層を絶縁層に埋め込む工程と、(5) 第二のマ
スク層側に露出する前記第二の導体層を選択的にエッチ
ングできるエッチング液を用いて、前記第二のマスク層
をエッチングマスクとし、前記第二の導体層の露出部を
エッチングする工程と、(6) 前記第二の導体層に対し
て前記バリア層を選択的にエッチングできるエッチング
液を用いて前記バリア層の露出部をエッチングする工
程、を含むことを特徴とする配線板の製造方法。
8. A method of manufacturing a wiring board using the laminate according to claim 1, comprising at least (1)
A step of forming a protective layer so as not to contact the second conductor layer of the laminate with an etching solution, and (2) an etching solution capable of selectively etching the first conductor layer exposed on the first mask layer side. Using the first mask layer as an etching mask, the step of etching the exposed portion of the first conductor layer, (3) the step of removing the protective layer of the exposed portion of the second conductor layer, (4) a step of embedding the first mask layer and the first conductor layer in an insulating layer, and (5) an etching solution capable of selectively etching the second conductor layer exposed on the second mask layer side. Using the second mask layer as an etching mask, the step of etching the exposed portion of the second conductor layer, (6) selectively etching the barrier layer with respect to the second conductor layer. The exposed portion of the barrier layer is etched with a possible etching solution. Method for manufacturing a wiring board, which comprises the step of quenching, the.
JP2001300537A 2001-09-28 2001-09-28 Laminated body, its manufacturing method, and method for manufacturing wiring board Pending JP2003103694A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001300537A JP2003103694A (en) 2001-09-28 2001-09-28 Laminated body, its manufacturing method, and method for manufacturing wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001300537A JP2003103694A (en) 2001-09-28 2001-09-28 Laminated body, its manufacturing method, and method for manufacturing wiring board

Publications (1)

Publication Number Publication Date
JP2003103694A true JP2003103694A (en) 2003-04-09

Family

ID=19121091

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001300537A Pending JP2003103694A (en) 2001-09-28 2001-09-28 Laminated body, its manufacturing method, and method for manufacturing wiring board

Country Status (1)

Country Link
JP (1) JP2003103694A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005136207A (en) * 2003-10-30 2005-05-26 North:Kk Wiring circuit board, method for manufacturing same and method for manufacturing multilayer wiring board
JP2011211248A (en) * 2011-07-29 2011-10-20 Toyo Kohan Co Ltd Method for manufacturing qfn using metal laminated board for qfn

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005136207A (en) * 2003-10-30 2005-05-26 North:Kk Wiring circuit board, method for manufacturing same and method for manufacturing multilayer wiring board
JP4523261B2 (en) * 2003-10-30 2010-08-11 テセラ・インターコネクト・マテリアルズ,インコーポレイテッド Wiring circuit board, method for manufacturing wiring circuit board, and method for manufacturing multilayer wiring board
JP2011211248A (en) * 2011-07-29 2011-10-20 Toyo Kohan Co Ltd Method for manufacturing qfn using metal laminated board for qfn

Similar Documents

Publication Publication Date Title
JP4427874B2 (en) Multilayer wiring board manufacturing method and multilayer wiring board
JP4767269B2 (en) Method for manufacturing printed circuit board
US8236690B2 (en) Method for fabricating semiconductor package substrate having different thicknesses between wire bonding pad and ball pad
JP5258716B2 (en) Printed circuit board and manufacturing method thereof
JP2003031925A (en) Structure with flush circuit feature and manufacturing method therefor
JP2011035358A (en) Printed circuit board, and method of manufacturing the same
KR100722729B1 (en) Semiconductor device, metal laminated plate for fabricating circuit on semiconductor, and method of fabricating circuit
TWI772480B (en) Method of manufacturing semiconductor package substrate and semiconductor package substrate manufactured using the same
JP4141135B2 (en) Manufacturing method of multilayer wiring board
JP2007013048A (en) Multilayer wiring board manufacturing method
JP3981227B2 (en) Multilayer wiring board and manufacturing method thereof
JP2003092472A (en) Manufacturing method of laminated foil for forming multi-layer wiring board and multi-layer wiring board using the same
KR100908986B1 (en) Coreless Package Substrate and Manufacturing Method
JP2008182039A (en) Multilayer wiring board and its manufacturing method
JP2003103694A (en) Laminated body, its manufacturing method, and method for manufacturing wiring board
US7691276B2 (en) Method for manufacturing an electrical connecting element, and a connecting element
JP2019212692A (en) Wiring board and manufacturing method thereof
KR100934107B1 (en) Printed circuit board manufacturing method providing fine pitch metal bumps
JP4445778B2 (en) Wiring board manufacturing method
JP2002361791A (en) Laminated foil, wiring board and method for manufacturing wiring board
JP2002289749A (en) Wiring board for mounting semiconductor device and semiconductor device mounting package using the same
JP4347143B2 (en) Circuit board and manufacturing method thereof
KR101081153B1 (en) Method for fabricating printed-circuit-board including embedded fine pattern
JP4736251B2 (en) Film carrier and manufacturing method thereof
JP2004235554A (en) Printed-wiring board and multilayer wiring board and their manufacturing method