JP3981227B2 - Multilayer wiring board and manufacturing method thereof - Google Patents
Multilayer wiring board and manufacturing method thereof Download PDFInfo
- Publication number
- JP3981227B2 JP3981227B2 JP37446299A JP37446299A JP3981227B2 JP 3981227 B2 JP3981227 B2 JP 3981227B2 JP 37446299 A JP37446299 A JP 37446299A JP 37446299 A JP37446299 A JP 37446299A JP 3981227 B2 JP3981227 B2 JP 3981227B2
- Authority
- JP
- Japan
- Prior art keywords
- copper
- sheet
- metal
- hole
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【0001】
【発明の属する技術分野】
本発明は、電子デバイス接続用の多層配線基板と、その製造方法に関する。
【0002】
【従来の技術】
高密度実装用多層配線基板の製造方法の従来例の一つを図9及び図10に従って工程順に説明する。
(A)図9(A)に示すように、銅張り積層板aを用意し、これに接続用の孔bをドリル或いはレーザー加工により形成する。cは該積層板aの母体を成す絶縁シート(厚さ50〜100μm)、d、dは該絶縁シートcの両面に形成された銅箔(厚さ9〜18μm)である。
【0003】
(B)次に、図9(B)に示すように、表面に全面的に銅メッキ層(厚さ10μm)eを無電解メッキとそれに続く電解メッキにより形成する。
(C)次に、図9(C)に示すように、上記孔bを例えばエポキシ等の絶縁樹脂fで埋める。
【0004】
(D)次に、図9(D)に示すように、上記積層板aの両主面を機械研磨して表面の平滑化を行い、その後、再度銅メッキ層gを無電解メッキとそれに続く電解メッキにより形成する。これにより上記孔bを埋める絶縁樹脂f上が銅メッキ層gで覆われた状態になる。
(E)次に、図9(E)に示すように、上記積層板aの両主面の銅メッキ層g、d、eをパターニングすることにより配線膜hを形成する。このエッチングは、レジスト膜を塗布し、それを露光、現像してマスクパターンを形成し、該マスクパターンをマスクとする選択的エッチングであり、エッチング液として例えば塩化第2鉄液を用い、これをスプレーすることにより行う。選択的エッチング後はマスクとして用いたレジスト膜は除去する。
【0005】
(F)次に、図10(F)に示すように、上記積層板aの両主面上に絶縁樹脂i、iをコーティングした後、該絶縁樹脂iにスルーホールとなる開口部jを例えばレーザー光線を用いて形成する。この際、上記孔bの銅箔d表面に付着した樹脂
残渣を除去するために過マンガン酸カリウムの水溶液で洗浄する必要がある。
(G)次に、図10(G)に示すように、上記積層板aの両主面上に銅メッキ層kを無電解メッキと電解メッキにより形成する。
【0006】
(H)次に、図10(H)に示すように、上記積層板aの両主面上の銅メッキ層kをパターニングすることにより回路lを形成する。このパターニングはレジスト膜を露光、現像によりパターニングしたものをマスクとして用いて選択的にエッチングすることにより行う。勿論、選択的エッチング後はマスクとして用いたレジスト膜は除去される。
(I)次に、図10(I)に示すように、上記積層板aの両主面上をソルダーレジストmで選択的に覆う。これにより多層配線基板nが完成する。
【0007】
(J)この多層配線基板n上に、LSIチップoを半田バンプp等を介して接続し、また、アンダーフィル材を充填する等し、また、半田ボールqを搭載する。この多層配線基板nはマザーボードとしても使用できる。
【0008】
【発明が解決しようとする課題】
ところで、上記多層配線基板nには、下記の問題点があった。第1の問題点は、上記孔bを埋める絶縁樹脂fの表面と上記銅メッキ層gとの密着性が悪く、密着不良が生じやすいということにあった。実装時に、ここに半田ボールqが搭載されたり、LSIチップoが接続されたりすると、脱落が生じたりする虞がある。そこで、それを避けるべく、孔bと、半田ボールq搭載部及びLSIチップoとの位置が重ならないように設計する必要があり、これが設計上の制約となり、延いては高密度化を制約する一つの要因となっていた。
【0009】
第2の問題点は、銅メッキ層kが、孔jのある層上に形成される関係上、その孔j上において表面が凹状になり(凹み)、そのことがその上に更に配線層を形成することの妨げになるので、より多層化を図ることを制約する要因になるということにある。
【0010】
第3の問題点は、上記銅メッキ層kは、上述したように、孔jの在る部分上に形成される関係上、段差上で薄くなりやすいので、充分な厚さを得ることが重要であるが、それが難しいという問題があった。というのは、銅メッキ層kは無電解メッキとそれに続く電解メッキにより形成されるが、無電解メッキは膜形成速度が遅い上に、電解メッキは電解分布の関係から膜厚のバラツキが生じ易く、段差部上においても充分な膜厚を確保するようにすることは難しいからである。そして、このことが、配線回路の微細化を制約する要因の一つになっていた。
【0011】
本発明はこのような問題点を解決すべく為されたものであり、基板の両主面上の配線層がスルーホール(孔)の形成部分上において凹みが生じるおそれがなく、従って、LSIチップや半田ボールの接続、搭載に支障を来すおそれがなく、配線膜上に更に別の配線膜を積層してより多層化することが容易で、且つ、各多層配線膜をそれぞれ微細なパターンで必要な厚さを有するように形成することができる新規な多層配線基板とその製造方法を提供することを目的とする。
【0012】
【課題を解決するための手段】
請求項1、2の多層配線基板は、絶縁膜の両面に配線膜を形成し、その両面の配線膜間を接続する貫通孔を形成したベースシートの、該貫通孔を銀又は銅の導電性ペーストからなる導電材料で埋め、該ベースシートの両側の主面に、上記貫通孔に対応した位置に一方の側に突出した銅又は銅合金からなる金属製突起を有し他方の側に配線膜を有する積層シートを、該金属製突起が上記貫通孔を埋める導電材料と接するようにして積層してなる、或いは更にその積層シートに別の積層シートを積層してなる。
【0013】
従って、請求項1、2の多層配線基板によれば、ベースシートの両主面上に、配線膜が形成された側と反対側に銅又は銅合金からなる金属製突起を有する積層シートを、その金属製突起が該積層シートの孔を埋める銀又は銅の導電性ペーストからなる導電材料に接続されるように積層するので、その積層シートに形成された配線膜は上記孔に対応する部分であっても凹状になることはなく、平滑にできる。しかも、配線膜となる箔を無電解メッキと、それに続く電解メッキにより形成するという必要はなくなり、膜厚を必要な厚さで均一にすることも容易であり、従って、微細配線が可能である。
【0014】
また、上記ベースシートの上記孔を埋める上記導電材料に上記積層シートの上記金属製突起を直接接続させるので、上記孔と金属製突起との密着性を強くすることができる。従って、層間接続の信頼度を高めることができる。
そして、積層シートを更に積層することにより、配線基板の多層化を比較的シンプルなプロセスで進めることができる。
【0015】
請求項4、5の多層配線基板の製造方法は、上記ベースシートの上記貫通孔を銀又は銅の導電性ペーストからなる導電材料で埋め、該ベースシートの両側の主面に、積層シートを、その金属製突起が上記貫通孔を埋める導電性樹脂と接するようにして積層し、該積層シートの金属膜をパターニングすることにより配線膜を形成する、或いは更には、そのように配線膜を形成した積層シートを複数積層することを特徴とする。
【0016】
このような請求項4、5の多層配線基板の製造方法によれば、ベースシートと、積層シートを用意し、配線膜を形成する必要な選択エッチング、シート同士を積層する等の比較的シンプルなプロセスで多層配線基板を得ることができる。また、更に積層する積層シートの数を増やすことにより多層配線基板の多層化を簡単に行うことができ、多層配線基板のより一層の高集積化を図ることができる。
【0017】
【発明の実施の形態】
本発明多層配線基板は、基本的には、絶縁膜の両面に配線膜を形成し、その両面の配線膜間を接続する貫通孔を形成したベースシートの、該貫通孔を銀又は銅の導電性ペーストからなる導電材料で埋め、該ベースシートの両側の主面に、上記貫通孔に対応した位置に一方の側に突出した銅又は銅合金からなる金属製突起を有し他方の側に配線膜を有する積層シートを、該金属製突起が上記貫通孔を埋める導電材料と接するようにして積層してなるが、ベースシートは、図9、図10に示した従来例と同様の銅張り積層板を用いて製造してつくることができるが、その従来例と異なるの点は、貫通孔を導電材料で埋めることであり、従来におけるように、貫通孔形成後無電解メッキ、それに続く電解メッキで銅膜を形成し、その後該貫通孔を絶縁樹脂で埋めるということは必要としないということである。
【0018】
上記積層シートは、例えばエッチングバリア層の一方の主面に銅又は銅合金からなる金属製突起を、該エッチングバリア層の他方の主面に配線膜を形成した三層構造を有するものであっても良い。エッチングバリア層は例えばニッケル(厚さ例えば2μm)或いは銀(厚さ例えば0.5μm)で構成できる。そして、そのエッチングバリア層の金属製突起が形成された側の面には該各金属製突起間を絶縁分離するように絶縁膜を塗布した方がよい。尚、このような積層シートに関しては、既に本願出願人会社により特願平11−289277号で提案済みである。
【0019】
また、上記積層シートは、銅又は銅合金からなる金属製突起と、銀からなる配線膜からなる2層構造を有するものであっても良い。
【0020】
本発明多層配線基板は、基本的には、ベースシートの該貫通孔を銀又は銅の導電性ペーストからなる導電材料で埋め、該ベースシートの両側の主面に、積層シートを、その銅又は銅合金からなる金属製突起が上記貫通孔を埋める導電性樹脂と接するようにして積層し、該積層シートの金属膜をパターニングすることにより配線膜を形成することにより製造できる。また、ベースシートに積層された積層シートに更に別の積層シートを積層し、その積層シート表面の金属膜をパターニングして配線膜を形成するということ、或いは更に積層シートを積層することにより層数を更に増やして多層化を図るようにしても良い。
【0021】
【実施例】
以下、本発明を図示実施例に従って詳細に説明する。
図1(A)〜(D)、図2(F)〜(H)は本発明多層配線基板の製造方法の一つの実施例を工程順に示す断面図である。
【0022】
(A)先ず、図1(A)に示すように、積層シート1を用意する。該積層シート1は、シート状の絶縁樹脂2の両主面に銅箔3をラミネートした銅張り積層板を用意し、それに貫通孔4をドリル乃至レーザー加工により形成し、その後、上記両面の銅箔3を選択的にエッチングすることによりパターニングして配線膜を形成してなるものである。尚、このベースシート1の製造方法は後で図3を参照して説明する。また、図4に示した方法で製造したものをベースシートとして用いても良い。この製造方法についても後で詳細に説明する。
【0023】
(B)次に、図1(B)に示すように、上記貫通孔4を銅或いは銀の導電ペーストからなる導電材料5で埋める。
(C)次に、図1(C)に示すように、積層シート6を2枚用意し、各積層シート6を上記ベースシート1の両主面に臨ませる。
【0024】
上記積層シート6は、後で図5を参照してその構造、製法の詳細を説明するが、一方の主面側に配線膜となる銅又は銅合金からなる厚さ例えば12μm程度の金属箔(或いは銀からなる金属箔)7の一方の表面に、上記ベースシート1の上記貫通孔4に対応する例えば銅からなる突起8を形成し、その金属箔7の該突起8が形成された側の面にその突起8の高さよりも薄い接着シート9を接着してなるものであり、各突起8の頂部はその接着シート9から突出している。ベースシート1の両主面に臨ませる積層シート6の向きは、その突起8の突出した面がベースシート1の主面に対向する向きであり、そして、積層シート6をその各突起8がそれと対応する貫通孔4と整合するようにベースシート1に対して位置合わせする。
【0025】
(D)次に、図1(D)に示すように、上記各積層シート6を上記ベース1の両主面に積層し、加圧することにより一体化する。このとき、金属製突起8は上記孔4を充填する導電材料5のなかに入り込み、強固に接続された状態になる。その結果、完璧にその間の電気的接続をとることができる。勿論、その際、金属箔7は上記孔4と対応する部分が凹んだりすることはない。
【0026】
(E)次に、図2(E)に示すように、上記各積層シート6の上記金属箔7をパターニングすることにより配線膜を形成する。このパターニングは、レジスト膜の塗布、露光、現像によりマスクパターンを形成し、該マスクパターンをマスクとして用いてエッチングすることにより行い、その後、マスクとして用いたレジスト膜は除去する。この選択的エッチングには、例えば両面よりの塩化第2鉄水溶液でスプレーエッチングする方法が良い。
【0027】
(F)次に、図2(F)に示すように、各積層シート6の表面にソルダーレジスト膜10を選択的に形成する。11はソルダーレジスト膜10を選択的に形成することにより形成された凹部で、各凹部11には配線膜7のLSIチップの電極を成す半田バンプが接続される部分或いは半田ボールが形成される部分が露出する。この工程の終了を以て多層配線基板12が完成する。この多層配線基板12が本発明多層配線基板の一つの実施例に該当する。
【0028】
(G)図2(G)は上記多層配線基板12にLSIチップ13を実装した状態を示し、14は半田バンプ、15は図示しないマザーボードに本多層配線基板12を接続するための半田ボールである。尚、本多層配線基板12は、半導体パッケージ用の多層配線基板を例としているが、マザーボードとして用いることもでき得る。
【0029】
本多層配線基板12によれば、貫通孔4を導電材料5で埋めるので、銅張り積層板の貫通孔を埋めた後、無電解メッキとそれに続く電解メッキにより配線膜形成用の銅膜を形成することが必要ではなくなり、銅膜を充分に厚くすることが難しいとか、膜厚がバラツキが生じるという虞もなくなる。しかも、配線膜形成用銅膜が孔4と対応する部分において凹んだりすることもない。従って、必要な厚さを有し且つ微細なパターンを有する配線膜7を支障なく比較的容易に形成することができる。
【0030】
しかも、積層シート6の金属製突起8は上記貫通孔4を埋める導電材料5には入り込むようにしてこれと接続されるので、積層シート6とベースシート1との間の層間電気的接続がより良好確実になり、製造が簡単で且つ信頼度の高い多層配線基板12を提供することができる。
【0031】
図3(A)〜(C)は上記ベースシート1の製造方法の一つの例を工程順に示す断面図である。
(A)図3(A)に示すように、両面銅張りの三層構造の積層体をベースシート1の母体として用意する。該積層体は、シート状の絶縁樹脂2の両主表面に銅箔3を積層したものである。
【0032】
(B)次に、図3(B)に示すように、上記ベースシート1の両主表面の銅箔3を選択的エッチングによりパターニングして回路を成す配線膜3とする。このパターニングのための選択的エッチングは、レジスト膜を塗布し、その露光、現像によりパターニングし、そのパターニングされたレジスト膜をマスクとして銅箔3をエッチングすることにより行い、そのエッチングの終了後はそのレジスト膜は除去する。、
【0033】
(C)次に、図3(C)に示すように、貫通孔4を、例えばドリルを用いて或いはレーザー加工により行う。この貫通孔4の孔径は例えば0.1〜0.3mm程度である。
【0034】
図4(A)〜(D)は上記ベースシート1の製造方法の別の例を工程順に示す断面図である。
(A)図4(A)に示すように、図3に示した場合と同様に、両面銅張りの三層構造の積層体をベースシート1の母体として用意する。該積層体は、シート状の絶縁樹脂2の両主表面に銅箔3を積層したものである。
【0035】
(B)次に、図4(B)に示すように、貫通孔4を、例えばドリルを用いて或いはレーザー加工により行う。この貫通孔4の孔径は例えば0.1〜0.3mm程度である。
(C)次に、全面無電解銅メッキ処理を施し、それに引き続いて全面電解銅メッキ処理を施すことにより図4(C)に示すように、銅膜3aを形成する。
【0036】
(D)次に、上記銅膜3aを選択的エッチングすることにより図4(D)に示すように配線膜とする。これは、レジスト膜を用いたフォトリソグラフィにより行う。
本発明の多層配線基板に用いるベースシート1はどの方法で製造したものを用いても良い。
【0037】
図5(A)〜(D)は上記積層シートの製造方法の一つの例6を工程順に示す断面図である。
(A)図5(A)に示すように、銀(厚さ例えば12μm)からなる金属ベース材7の表面に銅又は銅合金からなる金属層(厚さ例えば100μm)8を積層した積層板を用意する。
【0038】
(B)次に、図5(B)に示すように、上記銅又は銅合金からなる金属層8の表面にレジスト膜18を選択的に形成する。これは、金属製突起8を形成するためのエッチングに際してエッチングマスクとするものであり、レジスト膜18の塗布、露光及び現像により行うことはいうまでもない。
【0039】
(C)次に、上記レジスト膜18をマスクとして上記金属層18を選択的にエッチングすることにより金属製突起8を形成し、その後、該レジスト膜18を除去する。図5(C)はそのレジスト膜18除去後の状態を示す。尚、エッチングには例えばアルカリエッチング液を使用する。
(D)次に、図5(D)に示すように、上記金属ベース材7の金属製突起8が形成された面に該突起8の高さより薄い接着シート9を張り付け、各該突起8の頭部が該シート9の表面から突出した状態にする。このような積層シート6を用いた場合、その積層シート6の表面に当たる銀からなる金属ベース材7が選択的にエッチングされて配線膜7が形成されるので、多層配線基板の表面の配線膜7は銀により構成されるということになる。
【0040】
図6(A)〜(D)は積層シートの別の例6aの製造方法を工程順に示す断面図である。本例の積層シート6aは、図5に示す積層シート6よりも層数が1つ多い。
(A)図6(A)に示すよ銅からなる金属ベース材(厚さ例えば18μm)7の表面に、ニッケル(厚さ例えば2μm)又は銀(厚さ例えば0.5μm)からなるエッチングストップ層19を積層し、更に該エッチングストップ層19の表面に銅又は銅合金からなる金属層(厚さ例えば100μm)8を積層した三層構造の積層板を用意する。
【0041】
(B)次に、図6(B)に示すように、上記銅又は銅合金からなる金属層8の表面にレジスト膜18を選択的に形成する。これは、金属製突起8を形成するためのエッチングに際してエッチングマスクとするものであり、レジスト膜18の塗布、露光及び現像により行うことはいうまでもない。
【0042】
(C)次に、上記レジスト膜18をマスクとして上記金属層18を選択的にエッチングすることにより金属製突起8を形成し、その後、該レジスト膜18を除去する。エッチングには例えばアルカリエッチング液を使用する。このエッチングに際し、エッチングストップ層19がそのエッチングにより銅からなる金属ベース材7が侵されるのを阻止する役割を果たす。図6(C)はそのレジスト膜18除去後の状態を示す。
【0043】
(D)次に、図6(D)に示すように、上記金属ベース材7の金属製突起8が形成された面に該突起8の高さより薄い接着シート9を張り付け、各該突起8の頭部が該シート9の表面から突出した状態にする。
【0044】
図7及び図8は本発明多層配線基板の製造方法の他の実施例を工程順に示す断面図である。図7(A)〜(F)は積層シートの製造方法を示し、図8(A)〜(C)は該積層シートを用いての積層方法を示す。
(A)先ず、図7(A)に示すように、厚さ例えば100μm程度の銅からなる金属板21を用意する。
【0045】
(B)次に、図7(B)に示すように、感光性絶縁樹脂層22を塗布し、該感光性樹脂層22を露光現像することによりパターニングする。23は該パターニングにより形成された孔で、後で金属製突起(27)を形成すべき位置に形成される。
(C)次に、絶縁樹脂層22全面に無電解銅メッキ処理(銅メッキ厚例えば0.5μm)を施し、その後、メッキレジストパターンを選択的に形成し、該メッキレジストパターンをマスクとして電解銅メッキにより銅膜(厚さ例えば20μm)からなる配線膜24を形成し、その後、上記レジストパターンを除去し、しかる後、該配線膜24をマスクとして無電解銅メッキによる銅膜(厚さ0.5μm)をエッチングすることにより、各配線膜24間を互いに分離独立させる。図7(C)はそのエッチング後の状態を示す。このエッチングには例えば剥離剤を使用する。
【0046】
(D)次に、図7(D)に示すように、上記配線膜24を絶縁層25により、接続端子部分を形成すべき部分に開口26が形成されるように選択的に覆う。
(E)次に、電解メッキにより例えばニッケル/金からなる多層構造の突起状マイクロボール27を形成する。この電解メッキはニッケルを例えば50μm、次に金を例えば0.3μm行うと良い。
【0047】
(F)次に、図7(F)に示すように、上記銅板21を選択的にエッチングすることにより金属製突起28を形成し、その後、該金属製突起28が形成された面に接着層29を接着する。
これにより、積層シート30ができあがる。
【0048】
図8(A)〜(C)は図1に示したベースシート1の両主面に、2枚の積層シート30を積層することにより多層配線基板を構成する方法を工程順に示す。
(A)上記ベースシート1と、その両主面に積層される2枚の積層シート30を用意し、該ベースシート1の両主面に各積層シート30を、その上記各金属製突起28と該ベースシート1の孔4を埋める導電材料5との位置が整合するように臨ませる。
【0049】
(B)次に、図8(B)に示すように、上記各積層シート30を上記ベースシート1の両主面に積層し、加圧することにより一体化する。このとき、金属製突起28は上記孔4を充填する導電材料5のなかに入り込み、強固に接続された状態になる。その結果、完璧にその間の電気的接続をとることができる。
これにより本発明多層配線基板の別の実施例31ができあがる。
【0050】
(C)次に、図8(C)に示すように、上記多層配線基板12にLSIチップ13を実装し、更に、半田ボールの搭載をする。14は半田バンプ、15は図示しないマザーボードに本多層配線基板12を接続するための半田ボールである。尚、本多層配線基板31は、半導体パッケージ用の多層配線基板を例としているが、マザーボードとして用いることもでき得ることは図1の多層配線基板12と同じである。
【0051】
尚、多層配線基板の上記各実施例は、ベースシート1の両主面に積層シート6或いは30を積層する多層構造を有していたが、ベースシート1の片面のみに積層シート5或いは30を積層するという態様でも本発明を実施することができる。
【0052】
本発明は、上記多層配線基板12、31の両面或いは片面に更に積層シート6或いは29を順次積層することにより多層配線基板のより一層の多層化を図ることができる。
【0053】
【発明の効果】
本発明によれば、ベースシートの両主面上に、配線膜が形成された側と反対側に銅又は銅合金からなる金属製突起を有する積層シートを、その金属製突起が該積層シートの孔を埋める銀又は銅の導電性ペーストからなる導電材料に接続されるように積層するので、その積層シートに形成された配線膜は上記孔に対応する部分であっても凹状になることはなく、平滑にできる。しかも、ベースシートの配線膜となる箔を無電解メッキと、それに続く電解メッキにより形成するという必要はなくなり、膜厚を必要な厚さで均一にすることも容易であり、従って、微細配線が可能である。
【0054】
また、上記ベースシートの上記孔を埋める上記導電材料に上記積層シートの上記金属製突起を直接接続させるので、上記孔と金属製突起との密着性を強くすることができる。従って、層間接続の信頼度を高めることができる。
そして、積層シートを更に積層することにより、配線基板の多層化を比較的シンプルなプロセスで進めることができる。
【図面の簡単な説明】
【図1】(A)〜(D)は本発明多層配線基板の製造方法の一つの実施例の工程(A)〜(D)を順に示す断面図である。
【図2】(E)〜(G)は本発明多層配線基板の製造方法の一つの実施例を工程(E)〜(G)を順に示す断面図である。
【図3】(A)〜(C)は上記実施例のベースシートの製造方法の一つの例を工程順に示す断面図である。
【図4】(A)〜(D)は上記実施例のベースシートの製造方法の別の例を工程順に示す断面図である。
【図5】(A)〜(D)は上記積層シート6の製造方法の一つの例を工程順に示す断面図である。
【図6】(A)〜(D)は積層シートの別の例6aの製造方法を工程順に示す断面図である。
【図7】(A)〜(F)は本発明多層配線基板の製造方法の他の実施例に使用する積層シートの製造方法を工程順に示す断面図である。
【図8】(A)〜(C)は本発明多層配線基板の製造方法の他の実施例である、積層シートとして図7に示した製造方法により製造したものを用いた多層配線基板の製造方法を工程順に示す断面図である。
【図9】(A)〜(E)は多層配線基板の製造方法の一つの従来例の工程(A)〜(E)を順に示す断面図である。
【図10】(F)〜(J)は多層配線基板の製造方法の上記従来例の工程(F)〜(J)を順に示す断面図である。
【符号の説明】
1・・・ベースシート、2・・・絶縁樹脂、3・・・配線膜(金属膜)、
4・・・貫通孔、5・・・導電材料、6・・・積層シート、
7・・・金属箔(金属膜)、8・・・金属製突起、12・・・多層配線基板、
21・・・金属板、22・・・感光性絶縁樹脂層、24・・・配線膜、
25・・・絶縁層、28・・・金属製突起、29・・・接着層、
30・・・積層シート、31・・・多層配線基板。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a multilayer wiring board for connecting an electronic device and a manufacturing method thereof.
[0002]
[Prior art]
One conventional example of a method for manufacturing a multilayer wiring board for high-density mounting will be described in the order of steps with reference to FIGS.
(A) As shown in FIG. 9A, a copper-clad laminate a is prepared, and a connection hole b is formed in the copper-clad laminate a by drilling or laser processing. c is an insulating sheet (thickness of 50 to 100 μm) constituting the base of the laminated plate a, and d and d are copper foils (thickness of 9 to 18 μm) formed on both surfaces of the insulating sheet c.
[0003]
(B) Next, as shown in FIG. 9B, a copper plating layer (
(C) Next, as shown in FIG. 9C, the hole b is filled with an insulating resin f such as epoxy.
[0004]
(D) Next, as shown in FIG. 9 (D), both the main surfaces of the laminate plate a are mechanically polished to smooth the surface, and then the copper plating layer g is again subjected to electroless plating and subsequent to it. It is formed by electrolytic plating. As a result, the insulating resin f filling the hole b is covered with the copper plating layer g.
(E) Next, as shown in FIG. 9E, a wiring film h is formed by patterning the copper plating layers g, d, e on both main surfaces of the laminate plate a. This etching is a selective etching in which a resist film is applied, exposed and developed to form a mask pattern, and the mask pattern is used as a mask. For example, a ferric chloride solution is used as an etching solution. Do by spraying. After the selective etching, the resist film used as a mask is removed.
[0005]
(F) Next, as shown in FIG. 10 (F), after coating the insulating resin i, i on both main surfaces of the laminated plate a, an opening j that becomes a through hole is formed in the insulating resin i. It is formed using a laser beam. At this time, the resin adhered to the surface of the copper foil d in the hole b
It is necessary to wash with an aqueous solution of potassium permanganate to remove the residue.
(G) Next, as shown in FIG. 10G, a copper plating layer k is formed on both main surfaces of the laminate plate a by electroless plating and electrolytic plating.
[0006]
(H) Next, as shown in FIG. 10H, the
(I) Next, as shown in FIG. 10 (I), both the main surfaces of the laminated plate a are selectively covered with a solder resist m. Thereby, the multilayer wiring board n is completed.
[0007]
(J) On this multilayer wiring board n, an LSI chip o is connected via solder bumps p and the like, underfill material is filled, and solder balls q are mounted. This multilayer wiring board n can also be used as a mother board.
[0008]
[Problems to be solved by the invention]
Incidentally, the multilayer wiring board n has the following problems. The first problem is that adhesion between the surface of the insulating resin f filling the hole b and the copper plating layer g is poor, and adhesion failure tends to occur. If the solder ball q is mounted here or the LSI chip o is connected at the time of mounting, there is a risk of dropping. Therefore, in order to avoid this, it is necessary to design so that the positions of the hole b, the solder ball q mounting portion, and the LSI chip o do not overlap with each other. It was one factor.
[0009]
The second problem is that because the copper plating layer k is formed on the layer with the hole j, the surface becomes concave (indented) on the hole j, which further forms a wiring layer thereon. Since this hinders the formation, it is a factor that restricts the increase in the number of layers.
[0010]
The third problem is that, as described above, the copper plating layer k is likely to be thin on a step because of being formed on the portion where the hole j is present, so it is important to obtain a sufficient thickness. However, there was a problem that it was difficult. This is because the copper plating layer k is formed by electroless plating and subsequent electrolytic plating, but the electroless plating has a slow film formation speed, and the electrolytic plating easily causes film thickness variations due to the electrolytic distribution. This is because it is difficult to ensure a sufficient film thickness even on the stepped portion. This is one of the factors that restrict the miniaturization of the wiring circuit.
[0011]
The present invention has been made to solve such a problem, and there is no possibility that the wiring layers on both main surfaces of the substrate will be recessed on the through hole (hole) formation portion. In addition, there is no risk of hindering the connection and mounting of solder balls, it is easy to stack another wiring film on the wiring film to make it more multilayered, and each multilayer wiring film has a fine pattern. It is an object of the present invention to provide a novel multilayer wiring board that can be formed to have a required thickness and a method for manufacturing the same.
[0012]
[Means for Solving the Problems]
The multilayer wiring board according to
[0013]
Therefore, according to the multilayer wiring board of
[0014]
Further, since the metal protrusions of the laminated sheet are directly connected to the conductive material filling the holes of the base sheet, the adhesion between the holes and the metal protrusions can be strengthened. Therefore, the reliability of interlayer connection can be increased.
Then, by further laminating the laminated sheets, the multilayered wiring board can be advanced by a relatively simple process.
[0015]
In the method for producing a multilayer wiring board according to
[0016]
According to such a method for manufacturing a multilayer wiring board according to
[0017]
DETAILED DESCRIPTION OF THE INVENTION
In the multilayer wiring board of the present invention, basically, a wiring film is formed on both sides of an insulating film, and a through-hole of a base sheet in which a through-hole connecting between the wiring films on both sides is formed is made of silver or copper. Filled with a conductive material made of a conductive paste, the main surface on both sides of the base sheet has a metal protrusion made of copper or copper alloy protruding on one side at a position corresponding to the through hole, and wiring on the other side A laminated sheet having a film is laminated so that the metal protrusions are in contact with the conductive material filling the through-hole. The base sheet is a copper-clad laminate similar to the conventional example shown in FIGS. Although it can be manufactured by using a plate, the difference from the conventional example is that the through hole is filled with a conductive material. As in the prior art, electroless plating after the formation of the through hole, followed by electrolytic plating. A copper film is formed with That filled with resin is that it does not require.
[0018]
The laminated sheet has, for example, a three-layer structure in which a metal protrusion made of copper or a copper alloy is formed on one main surface of an etching barrier layer and a wiring film is formed on the other main surface of the etching barrier layer. Also good. The etching barrier layer can be made of, for example, nickel (thickness, for example, 2 μm) or silver (thickness, for example, 0.5 μm). An insulating film is preferably applied to the surface of the etching barrier layer on which the metal protrusions are formed so as to insulate and separate the metal protrusions. Such a laminated sheet has already been proposed in Japanese Patent Application No. 11-289277 by the applicant company of the present application.
[0019]
The laminated sheet may have a two-layer structure made of a metal protrusion made of copper or a copper alloy and a wiring film made of silver.
[0020]
In the multilayer wiring board of the present invention, basically, the through hole of the base sheet is filled with a conductive material made of a conductive paste of silver or copper, and a laminated sheet is placed on the main surface on both sides of the base sheet. It can be manufactured by forming a wiring film by laminating metal protrusions made of a copper alloy so as to be in contact with the conductive resin filling the through hole, and patterning the metal film of the laminated sheet. In addition, another laminated sheet is laminated on the laminated sheet laminated on the base sheet, and the metal film on the surface of the laminated sheet is patterned to form a wiring film, or the number of layers can be increased by further laminating the laminated sheet. The number of layers may be increased to increase the number of layers.
[0021]
【Example】
Hereinafter, the present invention will be described in detail according to illustrated embodiments.
FIGS. 1A to 1D and FIGS. 2F to 2H are cross-sectional views showing one embodiment of a method for manufacturing a multilayer wiring board according to the present invention in the order of steps.
[0022]
(A) First, a
[0023]
(B) Next, as shown in FIG. 1B, the through
(C) Next, as shown in FIG. 1C, two laminated sheets 6 are prepared, and each laminated sheet 6 faces both main surfaces of the
[0024]
The laminated sheet 6 will be described in detail with reference to FIG. 5 later, and the details of the structure and manufacturing method will be described later. Alternatively, a
[0025]
(D) Next, as shown in FIG. 1 (D), the laminated sheets 6 are laminated on both main surfaces of the
[0026]
(E) Next, as shown in FIG. 2 (E), a wiring film is formed by patterning the
[0027]
(F) Next, as shown in FIG. 2F, a solder resist
[0028]
(G) FIG. 2 (G) shows a state in which the
[0029]
According to this
[0030]
In addition, since the
[0031]
3A to 3C are cross-sectional views illustrating one example of the method for manufacturing the
(A) As shown in FIG. 3 (A), a double-layered copper-clad laminate having a three-layer structure is prepared as a base material for the
[0032]
(B) Next, as shown in FIG. 3B, the copper foils 3 on both main surfaces of the
[0033]
(C) Next, as shown in FIG. 3C, the through-
[0034]
4A to 4D are cross-sectional views showing another example of the method for manufacturing the
(A) As shown in FIG. 4 (A), as in the case shown in FIG. 3, a double-layered copper-clad laminate having a three-layer structure is prepared as a base material for the
[0035]
(B) Next, as shown in FIG. 4B, the through-
(C) Next, the entire surface electroless copper plating process is performed, and then the entire surface electrolytic copper plating process is performed to form a
[0036]
(D) Next, the
The
[0037]
5A to 5D are cross-sectional views showing Example 6 of the method for manufacturing the laminated sheet in the order of steps.
(A) As shown in FIG. 5 (A), a laminated plate in which a metal layer (thickness 100 μm, for example) 8 made of copper or a copper alloy is laminated on the surface of a
[0038]
(B) Next, as shown in FIG. 5B, a resist
[0039]
(C) Next, the
(D) Next, as shown in FIG. 5D, an
[0040]
6 (A) to 6 (D) are cross-sectional views showing a manufacturing method of another example 6a of the laminated sheet in the order of steps. The
(A) An etching stop layer made of nickel (thickness, for example, 2 μm) or silver (thickness, for example, 0.5 μm) on the surface of a metal base material (thickness, for example, 18 μm) 7 made of copper as shown in FIG. A laminate having a three-layer structure in which 19 is laminated and a metal layer (thickness, for example, 100 μm) 8 made of copper or a copper alloy is laminated on the surface of the
[0041]
(B) Next, as shown in FIG. 6B, a resist
[0042]
(C) Next, the
[0043]
(D) Next, as shown in FIG. 6D, an
[0044]
7 and 8 are sectional views showing another embodiment of the method for manufacturing a multilayer wiring board according to the present invention in the order of steps. FIGS. 7A to 7F show a method for manufacturing a laminated sheet, and FIGS. 8A to 8C show a lamination method using the laminated sheet.
(A) First, as shown in FIG. 7A, a
[0045]
(B) Next, as shown in FIG. 7B, a photosensitive insulating
(C) Next, the entire surface of the insulating
[0046]
(D) Next, as shown in FIG. 7D, the
(E) Next, the projecting
[0047]
(F) Next, as shown in FIG. 7 (F), a
Thereby, the
[0048]
8A to 8C show a method of forming a multilayer wiring board in the order of steps by laminating two
(A) The
[0049]
(B) Next, as shown in FIG. 8 (B), the
Thus, another
[0050]
(C) Next, as shown in FIG. 8C, an
[0051]
Each of the above embodiments of the multilayer wiring board has a multilayer structure in which the
[0052]
In the present invention, the multilayer wiring board can be further multilayered by sequentially laminating the
[0053]
【The invention's effect】
According to the present invention, a laminated sheet having metal protrusions made of copper or a copper alloy on both sides of the base sheet opposite to the side on which the wiring film is formed, the metal protrusions of the laminated sheet. Since it is laminated so as to be connected to a conductive material made of silver or copper conductive paste filling the hole, the wiring film formed on the laminated sheet does not become concave even at the part corresponding to the hole. Can be smooth. Moreover, it is no longer necessary to form the foil as the wiring film of the base sheet by electroless plating and subsequent electrolytic plating, and it is easy to make the film thickness uniform with the required thickness. Is possible.
[0054]
Further, since the metal protrusions of the laminated sheet are directly connected to the conductive material filling the holes of the base sheet, the adhesion between the holes and the metal protrusions can be strengthened. Therefore, the reliability of interlayer connection can be increased.
Then, by further laminating the laminated sheets, the multilayered wiring board can be advanced by a relatively simple process.
[Brief description of the drawings]
FIGS. 1A to 1D are cross-sectional views sequentially showing steps (A) to (D) of one embodiment of a method for manufacturing a multilayer wiring board according to the present invention.
FIGS. 2E to 2G are cross-sectional views sequentially showing steps (E) to (G) in one embodiment of the method for manufacturing a multilayer wiring board according to the present invention.
FIGS. 3A to 3C are cross-sectional views showing one example of a method for producing a base sheet of the above embodiment in the order of steps.
FIGS. 4A to 4D are cross-sectional views showing another example of the method of manufacturing the base sheet of the above embodiment in the order of steps.
5A to 5D are cross-sectional views showing one example of a method for producing the laminated sheet 6 in the order of steps.
6A to 6D are cross-sectional views showing a method of manufacturing another example 6a of a laminated sheet in the order of steps.
7A to 7F are cross-sectional views showing, in the order of steps, a method for producing a laminated sheet used in another embodiment of the method for producing a multilayer wiring board of the present invention.
FIGS. 8A to 8C are other examples of a method for manufacturing a multilayer wiring board according to the present invention, and manufacturing a multilayer wiring board using a laminate sheet manufactured by the manufacturing method shown in FIG. It is sectional drawing which shows a method in process order.
FIGS. 9A to 9E are cross-sectional views sequentially showing steps (A) to (E) of one conventional example of a method for manufacturing a multilayer wiring board. FIGS.
10 (F) to (J) are cross-sectional views sequentially showing steps (F) to (J) of the conventional example of the method for manufacturing a multilayer wiring board.
[Explanation of symbols]
DESCRIPTION OF
4 ... through hole, 5 ... conductive material, 6 ... laminated sheet,
7 ... Metal foil (metal film), 8 ... Metal projection, 12 ... Multilayer wiring board,
21 ... Metal plate, 22 ... Photosensitive insulating resin layer, 24 ... Wiring film,
25 ... insulating layer, 28 ... metal protrusion, 29 ... adhesive layer,
30 ... laminated sheet, 31 ... multilayer wiring board.
Claims (5)
上記ベースシートの両側の主面に、上記貫通孔に対応した位置に一方の側に突出した銅又は銅合金からなる金属製突起を有し他方の側に配線膜を有する積層シートを、該金属製突起が上記貫通孔を埋める上記導電材料に入り込んで接するように積層したことを特徴とする多層配線基板。A wiring sheet made of metal is formed on both sides of the insulating film, and the through hole of the base sheet in which the through holes for electrically connecting the wiring films on both sides are formed is made of a conductive material made of a copper or silver conductive paste. Buried,
A laminated sheet having a metal projection made of copper or a copper alloy projecting on one side at a position corresponding to the through hole on the main surface on both sides of the base sheet and having a wiring film on the other side, multilayer wiring board manufacturing projection is characterized in that the product layer in contact enters into the conductive material filling the through hole.
上記ベースシートの両側の主面に、上記貫通孔に対応した位置に一方の側に突出した金属製突起を有し他方の側に配線膜を有する積層シートを、該金属製突起が上記貫通孔を埋める上記導電材料に入り込んで接するように積層し、
更に、上記各積層シート又は一方の積層シートに更に別の積層シートを積層してなることを特徴とする多層配線基板。A wiring sheet made of metal is formed on both sides of the insulating film, and the through hole of the base sheet in which the through holes for electrically connecting the wiring films on both sides are formed is made of a conductive material made of a copper or silver conductive paste. Buried,
A laminated sheet having a metal projection projecting on one side at a position corresponding to the through hole on the main surface on both sides of the base sheet and having a wiring film on the other side, the metal projection serving as the through hole and the product layer in contact enters into the conductive material filling the,
Furthermore, a multilayer wiring board, wherein another laminated sheet is laminated on each of the laminated sheets or one laminated sheet.
上記ベースシートの両側の主面に、上記貫通孔に対応した位置に一方の側に突出した銅または銅合金からなる金属製突起を有し他方の側に金属膜を有する積層シートを、該金属製突起が上記貫通孔を埋める上記導電材料に入り込んで接するように積層する工程と、
上記積層シートの金属膜をパターニングすることにより配線膜を形成する工程と、
を少なくとも有することを特徴とする請求項1又は3記載の多層配線基板を製造する多層配線基板の製造方法。A wiring film made of metal is formed on both surfaces of the insulating film, and the through holes of the base sheet in which the through holes penetrating between the wiring films on both surfaces are formed are filled with a conductive material made of a copper or silver conductive paste. Process,
A laminated sheet having metal protrusions made of copper or copper alloy protruding on one side at positions corresponding to the through-holes on the main surfaces on both sides of the base sheet and having a metal film on the other side, a step of manufacturing projection is the product layer in contact enters into the conductive material filling the through hole,
Forming a wiring film by patterning the metal film of the laminated sheet;
The method for producing a multilayer wiring board for producing a multilayer wiring board according to claim 1, wherein:
上記ベースシートの両側の主面に、上記貫通孔に対応した位置に一方の側に突出した銅又は銅合金からなる金属製突起を有し他方の側に配線膜を有する積層シートを、該金属製突起が上記貫通孔を埋める導電材料に入り込んで接するように積層する工程と、
更に上記積層シートの表面に、該積層シートと同様の積層シートを一又は複数積層する工程と、
を有することを特徴とする請求項2記載の多層配線基板を製造する多層配線基板の製造方法。A wiring sheet made of metal is formed on both sides of the insulating film, and the through hole of the base sheet in which the through holes for electrically connecting the wiring films on both sides are formed is made of a conductive material made of a copper or silver conductive paste. Filling process,
A laminated sheet having a metal projection made of copper or a copper alloy projecting on one side at a position corresponding to the through hole on the main surface on both sides of the base sheet and having a wiring film on the other side, a step of manufacturing projection is the product layer in contact enters the conductive material filling the through hole,
A step of laminating one or a plurality of laminated sheets similar to the laminated sheet on the surface of the laminated sheet;
The method for manufacturing a multilayer wiring board according to claim 2, wherein the multilayer wiring board is manufactured.
Priority Applications (14)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP37446299A JP3981227B2 (en) | 1999-12-28 | 1999-12-28 | Multilayer wiring board and manufacturing method thereof |
TW089121086A TW512467B (en) | 1999-10-12 | 2000-10-09 | Wiring circuit substrate and manufacturing method therefor |
US09/685,799 US6528874B1 (en) | 1999-10-12 | 2000-10-11 | Wiring circuit substrate and manufacturing method thereof |
EP10011151.7A EP2288244B1 (en) | 1999-10-12 | 2000-10-11 | Wiring circuit substrate |
KR10-2000-0059718A KR100495957B1 (en) | 1999-10-12 | 2000-10-11 | Wiring Circuit Substrate and Manufacturing Method Therefor |
EP10011153.3A EP2306797B1 (en) | 1999-10-12 | 2000-10-11 | Wiring circuit substrate |
EP10011152.5A EP2278865B1 (en) | 1999-10-12 | 2000-10-11 | Wiring circuit substrate |
EP00121369A EP1093329A3 (en) | 1999-10-12 | 2000-10-11 | Wiring circuit substrate and manufacturing method therefor |
CNB001296817A CN100377625C (en) | 1999-10-12 | 2000-10-12 | Wiring circuit substrate and manufacturing method thereof |
US10/139,237 US6828221B2 (en) | 1999-10-12 | 2002-05-07 | Manufacturing method for wiring circuit substrates |
US10/287,633 US6646337B2 (en) | 1999-10-12 | 2002-11-05 | Wiring circuit substrate and manufacturing method therefor |
US10/823,611 US7096578B2 (en) | 1999-10-12 | 2004-04-14 | Manufacturing method for wiring circuit substrate |
US11/487,747 US7546681B2 (en) | 1999-10-12 | 2006-07-17 | Manufacturing method for wiring circuit substrate |
US11/784,810 US7721422B2 (en) | 1999-10-12 | 2007-04-10 | Methods of making microelectronic assemblies |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP37446299A JP3981227B2 (en) | 1999-12-28 | 1999-12-28 | Multilayer wiring board and manufacturing method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001189561A JP2001189561A (en) | 2001-07-10 |
JP3981227B2 true JP3981227B2 (en) | 2007-09-26 |
Family
ID=18503893
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP37446299A Expired - Fee Related JP3981227B2 (en) | 1999-10-12 | 1999-12-28 | Multilayer wiring board and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3981227B2 (en) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004079773A (en) | 2002-08-19 | 2004-03-11 | Taiyo Yuden Co Ltd | Multilayer printed wiring substrate and its production method |
JP2005045191A (en) * | 2003-07-04 | 2005-02-17 | North:Kk | Manufacturing method for wiring circuit board and for multi-layer wiring board |
JP2005135995A (en) * | 2003-10-28 | 2005-05-26 | Matsushita Electric Works Ltd | Module with built-in circuit, its manufacturing method, and module with built-in multilayer-structure circuit and its manufacturing method |
KR100722604B1 (en) | 2005-09-02 | 2007-05-28 | 삼성전기주식회사 | Manufacturing method of printed circuit board |
KR100704927B1 (en) * | 2005-11-16 | 2007-04-09 | 삼성전기주식회사 | Pcb using paste bump and method of manufacturing thereof |
JP4287458B2 (en) * | 2005-11-16 | 2009-07-01 | サムソン エレクトロ−メカニックス カンパニーリミテッド. | Printed circuit board using paste bump and manufacturing method thereof |
KR100704920B1 (en) * | 2005-11-29 | 2007-04-09 | 삼성전기주식회사 | Pcb and it's manufacturing method used bump board |
KR100728754B1 (en) * | 2006-04-11 | 2007-06-19 | 삼성전기주식회사 | Printed circuit board using bump and method for manufacturing thereof |
KR100729939B1 (en) | 2006-05-09 | 2007-06-19 | 삼성전기주식회사 | Method for manufacturing multi-layered pcb |
JP2013167646A (en) * | 2013-05-22 | 2013-08-29 | Olympus Corp | Laminated mounting structure |
-
1999
- 1999-12-28 JP JP37446299A patent/JP3981227B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2001189561A (en) | 2001-07-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI472283B (en) | Wiring substrate having columnar protruding part | |
US9024207B2 (en) | Method of manufacturing a wiring board having pads highly resistant to peeling | |
US7115818B2 (en) | Flexible multilayer wiring board and manufacture method thereof | |
JP4427874B2 (en) | Multilayer wiring board manufacturing method and multilayer wiring board | |
WO2004103039A1 (en) | Double-sided wiring board, double-sided wiring board manufacturing method, and multilayer wiring board | |
JP2008300507A (en) | Wiring substrate and manufacturing process of the same | |
JP2010135721A (en) | Printed circuit board comprising metal bump and method of manufacturing the same | |
JP2009277916A (en) | Wiring board, manufacturing method thereof, and semiconductor package | |
JP3577421B2 (en) | Package for semiconductor device | |
JP4143609B2 (en) | Wiring board manufacturing method | |
JP3981227B2 (en) | Multilayer wiring board and manufacturing method thereof | |
JP4170266B2 (en) | Wiring board manufacturing method | |
JP2010027948A (en) | Capacitor, capacitor built-in substrate and method for manufacturing capacitor | |
JP2002111205A (en) | Multilayered wiring board and method of manufacturing the same | |
JP5861400B2 (en) | Semiconductor mounting materials | |
JP7253946B2 (en) | Wiring board and its manufacturing method, semiconductor package | |
KR100908986B1 (en) | Coreless Package Substrate and Manufacturing Method | |
JP4863076B2 (en) | Wiring board and manufacturing method thereof | |
JPH1154926A (en) | One-sided circuit board and its manufacture | |
JP2008227538A (en) | Method for fabricating wiring board and the same | |
JP2007208229A (en) | Manufacturing method of multilayer wiring board | |
JP2002190549A (en) | Multilayer wiring board and manufacturing method therefor | |
JP3874669B2 (en) | Wiring board manufacturing method | |
JP2005093979A (en) | Wiring board and its manufacturing method | |
JP5419583B2 (en) | Wiring board manufacturing method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040109 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040203 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20051020 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051209 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060309 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20061204 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20061208 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20070202 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070305 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070629 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100706 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110706 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110706 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120706 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120706 Year of fee payment: 5 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120706 Year of fee payment: 5 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120706 Year of fee payment: 5 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120706 Year of fee payment: 5 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120706 Year of fee payment: 5 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130706 Year of fee payment: 6 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |