JP2001189561A - Multilayer wiring board and manufacturing method therefor - Google Patents

Multilayer wiring board and manufacturing method therefor

Info

Publication number
JP2001189561A
JP2001189561A JP37446299A JP37446299A JP2001189561A JP 2001189561 A JP2001189561 A JP 2001189561A JP 37446299 A JP37446299 A JP 37446299A JP 37446299 A JP37446299 A JP 37446299A JP 2001189561 A JP2001189561 A JP 2001189561A
Authority
JP
Japan
Prior art keywords
film
laminated
metal
hole
sheet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP37446299A
Other languages
Japanese (ja)
Other versions
JP3981227B2 (en
Inventor
Asao Iijima
朝雄 飯島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
North Corp
Original Assignee
North Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by North Corp filed Critical North Corp
Priority to JP37446299A priority Critical patent/JP3981227B2/en
Priority to TW089121086A priority patent/TW512467B/en
Priority to US09/685,799 priority patent/US6528874B1/en
Priority to EP10011152.5A priority patent/EP2278865B1/en
Priority to EP00121369A priority patent/EP1093329A3/en
Priority to KR10-2000-0059718A priority patent/KR100495957B1/en
Priority to EP10011153.3A priority patent/EP2306797B1/en
Priority to EP10011151.7A priority patent/EP2288244B1/en
Priority to CNB001296817A priority patent/CN100377625C/en
Publication of JP2001189561A publication Critical patent/JP2001189561A/en
Priority to US10/139,237 priority patent/US6828221B2/en
Priority to US10/287,633 priority patent/US6646337B2/en
Priority to US10/823,611 priority patent/US7096578B2/en
Priority to US11/487,747 priority patent/US7546681B2/en
Priority to US11/784,810 priority patent/US7721422B2/en
Application granted granted Critical
Publication of JP3981227B2 publication Critical patent/JP3981227B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide a multilayer wiring board which is free from the risk of producing a recess on the forming parts of through holes in wiring layers on both main faces of the board, a trouble is not caused in the connection and mounting of an LSI chip and a solder ball, a different wiring film is laminated on a wiring film, more multiple layers can easily be formed and the multilayer wiring films have necessary thickness by fine patterns. SOLUTION: The wiring films 3 are formed on both faces of the insulating film 2 and the through holes 4 of a base sheet 1 where the through holes 4 connecting the wiring films 3 and 3 on both faces are filled with conductive materials 5. A laminating sheet 6 having metallic protrusions 8 protruded to one side in positions corresponding to the through holes 4 and having the wiring films 7 on the other side is laminated on the main face of one side of the base sheet 1 or the main faces of both sides so that the metallic protrusions 8 are brought into contact with the conductive materials 5 buried in the through holes 4.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、電子デバイス接続
用の多層配線基板と、その製造方法に関する。
The present invention relates to a multilayer wiring board for connecting electronic devices and a method for manufacturing the same.

【0002】[0002]

【従来の技術】高密度実装用多層配線基板の製造方法の
従来例の一つを図9及び図10に従って工程順に説明す
る。 (A)図9(A)に示すように、銅張り積層板aを用意
し、これに接続用の孔bをドリル或いはレーザー加工に
より形成する。cは該積層板aの母体を成す絶縁シート
(厚さ50〜100μm)、d、dは該絶縁シートcの
両面に形成された銅箔(厚さ9〜18μm)である。
2. Description of the Related Art A conventional example of a method for manufacturing a multilayer wiring board for high-density mounting will be described in the order of steps with reference to FIGS. (A) As shown in FIG. 9A, a copper-clad laminate a is prepared, and a connection hole b is formed in the laminate a by drilling or laser processing. c is an insulating sheet (thickness of 50 to 100 μm) forming a base of the laminated plate a, and d and d are copper foils (9 to 18 μm thick) formed on both surfaces of the insulating sheet c.

【0003】(B)次に、図9(B)に示すように、表
面に全面的に銅メッキ層(厚さ10μm)eを無電解メ
ッキとそれに続く電解メッキにより形成する。 (C)次に、図9(C)に示すように、上記孔bを例え
ばエポキシ等の絶縁樹脂fで埋める。
(B) Next, as shown in FIG. 9B, a copper plating layer (thickness: 10 μm) is formed on the entire surface by electroless plating and subsequent electrolytic plating. (C) Next, as shown in FIG. 9C, the hole b is filled with an insulating resin f such as epoxy.

【0004】(D)次に、図9(D)に示すように、上
記積層板aの両主面を機械研磨して表面の平滑化を行
い、その後、再度銅メッキ層gを無電解メッキとそれに
続く電解メッキにより形成する。これにより上記孔bを
埋める絶縁樹脂f上が銅メッキ層gで覆われた状態にな
る。 (E)次に、図9(E)に示すように、上記積層板aの
両主面の銅メッキ層g、d、eをパターニングすること
により配線膜hを形成する。このエッチングは、レジス
ト膜を塗布し、それを露光、現像してマスクパターンを
形成し、該マスクパターンをマスクとする選択的エッチ
ングであり、エッチング液として例えば塩化第2鉄液を
用い、これをスプレーすることにより行う。選択的エッ
チング後はマスクとして用いたレジスト膜は除去する。
(D) Next, as shown in FIG. 9 (D), both main surfaces of the laminate a are mechanically polished to smooth the surface, and then the copper plating layer g is again electrolessly plated. And electrolytic plating subsequent thereto. Thus, the insulating resin f filling the hole b is covered with the copper plating layer g. (E) Next, as shown in FIG. 9E, a wiring film h is formed by patterning the copper plating layers g, d, and e on both main surfaces of the laminate a. This etching is a selective etching using a resist film applied, exposing and developing it to form a mask pattern, and using the mask pattern as a mask. For example, a ferric chloride solution is used as an etchant. This is done by spraying. After the selective etching, the resist film used as a mask is removed.

【0005】(F)次に、図10(F)に示すように、
上記積層板aの両主面上に絶縁樹脂i、iをコーティン
グした後、該絶縁樹脂iにスルーホールとなる開口部j
を例えばレーザー光線を用いて形成する。この際、上記
孔bの銅箔d表面に付着した樹脂残渣を除去するために
過マンガン酸カリウムの水溶液で洗浄する必要がある。 (G)次に、図10(G)に示すように、上記積層板a
の両主面上に銅メッキ層kを無電解メッキと電解メッキ
により形成する。
(F) Next, as shown in FIG.
After coating the insulating resin i on both main surfaces of the laminated board a, the insulating resin i is provided with an opening j serving as a through hole.
Is formed using, for example, a laser beam. At this time, it is necessary to wash with an aqueous solution of potassium permanganate in order to remove the resin residue attached to the surface of the copper foil d in the hole b. (G) Next, as shown in FIG.
A copper plating layer k is formed on both main surfaces by electroless plating and electrolytic plating.

【0006】(H)次に、図10(H)に示すように、
上記積層板aの両主面上の銅メッキ層kをパターニング
することにより回路lを形成する。このパターニングは
レジスト膜を露光、現像によりパターニングしたものを
マスクとして用いて選択的にエッチングすることにより
行う。勿論、選択的エッチング後はマスクとして用いた
レジスト膜は除去される。 (I)次に、図10(I)に示すように、上記積層板a
の両主面上をソルダーレ ジストmで選択的に覆う。これにより多層配線基板nが
完成する。
(H) Next, as shown in FIG.
The circuit 1 is formed by patterning the copper plating layers k on both main surfaces of the laminate a. This patterning is performed by selectively etching the resist film using a mask patterned by exposure and development as a mask. Of course, after the selective etching, the resist film used as a mask is removed. (I) Next, as shown in FIG.
Are selectively covered with solder resist m. Thereby, the multilayer wiring board n is completed.

【0007】(J)この多層配線基板n上に、LSIチ
ップoを半田バンプp等を介して接続し、また、アンダ
ーフィル材を充填する等し、また、半田ボールqを搭載
する。この多層配線基板nはマザーボードとしても使用
できる。
(J) On this multilayer wiring board n, an LSI chip o is connected via solder bumps p and the like, an underfill material is filled, and a solder ball q is mounted. This multilayer wiring board n can also be used as a motherboard.

【0008】[0008]

【発明が解決しようとする課題】ところで、上記多層配
線基板nには、下記の問題点があった。第1の問題点
は、上記孔bを埋める絶縁樹脂fの表面と上記銅メッキ
層gとの密着性が悪く、密着不良が生じやすいというこ
とにあった。実装時に、ここに半田ボールqが搭載され
たり、LSIチップoが接続されたりすると、脱落が生
じたりする虞がある。そこで、それを避けるべく、孔b
と、半田ボールq搭載部及びLSIチップoとの位置が
重ならないように設計する必要があり、これが設計上の
制約となり、延いては高密度化を制約する一つの要因と
なっていた。
The above-mentioned multilayer wiring board n has the following problems. The first problem is that the adhesion between the surface of the insulating resin f filling the hole b and the copper plating layer g is poor, and poor adhesion is likely to occur. At the time of mounting, if the solder ball q is mounted here or the LSI chip o is connected, there is a possibility that it will fall off. Therefore, in order to avoid that,
In addition, it is necessary to design so that the positions of the solder ball q mounting portion and the LSI chip o do not overlap, and this is a design constraint, which is one factor that restricts the high density.

【0009】第2の問題点は、銅メッキ層kが、孔jの
ある層上に形成される関係上、その孔j上において表面
が凹状になり(凹み)、そのことがその上に更に配線層
を形成することの妨げになるので、より多層化を図るこ
とを制約する要因になるということにある。
The second problem is that the copper plating layer k is formed on a layer having a hole j, so that the surface becomes concave on the hole j (concave), which further increases. This hinders the formation of the wiring layer, and is a factor that restricts the achievement of further multilayering.

【0010】第3の問題点は、上記銅メッキ層kは、上
述したように、孔jの在る部分上に形成される関係上、
段差上で薄くなりやすいので、充分な厚さを得ることが
重要であるが、それが難しいという問題があった。とい
うのは、銅メッキ層kは無電解メッキとそれに続く電解
メッキにより形成されるが、無電解メッキは膜形成速度
が遅い上に、電解メッキは電解分布の関係から膜厚のバ
ラツキが生じ易く、段差部上においても充分な膜厚を確
保するようにすることは難しいからである。そして、こ
のことが、配線回路の微細化を制約する要因の一つにな
っていた。
A third problem is that, as described above, the copper plating layer k is formed on the portion where the hole j exists, as described above.
It is important to obtain a sufficient thickness because it tends to be thin on the step, but there is a problem that it is difficult. This is because the copper plating layer k is formed by electroless plating and subsequent electrolytic plating. However, electroless plating has a low film formation rate, and electrolytic plating tends to have a variation in film thickness due to the relationship of electrolytic distribution. This is because it is difficult to secure a sufficient film thickness even on the step portion. This has been one of the factors restricting the miniaturization of the wiring circuit.

【0011】本発明はこのような問題点を解決すべく為
されたものであり、基板の両主面上の配線層がスルーホ
ール(孔)の形成部分上において凹みが生じるおそれが
なく、従って、LSIチップや半田ボールの接続、搭載
に支障を来すおそれがなく、配線膜上に更に別の配線膜
を積層してより多層化することが容易で、且つ、各多層
配線膜をそれぞれ微細なパターンで必要な厚さを有する
ように形成することができる新規な多層配線基板とその
製造方法を提供することを目的とする。
The present invention has been made to solve such a problem, and there is no possibility that a wiring layer on both main surfaces of a substrate will have a dent on a portion where a through hole (hole) is formed. There is no risk of interfering with the connection and mounting of the LSI chip and the solder ball, it is easy to laminate another wiring film on the wiring film to make it more multilayered, and each multilayer wiring film is finely divided. It is an object of the present invention to provide a novel multilayer wiring board which can be formed to have a required thickness in a simple pattern and a method for manufacturing the same.

【0012】[0012]

【課題を解決するための手段】請求項1、2の多層配線
基板は、絶縁膜の両面に配線膜を形成し、その両面の配
線膜間を接続する貫通孔を形成したベースシートの、該
貫通孔を導電材料で埋め、該ベースシートの片側又は両
側の主面に、上記貫通孔に対応した位置に一方の側に突
出した金属製突起を有し他方の側に配線膜を有する積層
シートを、該金属製突起が上記貫通孔を埋める導電材料
と接するようにして積層してなる、或いは更にその積層
シートに別の積層シートを積層してなる。
According to a first aspect of the present invention, there is provided a multi-layer wiring board comprising a base sheet having a wiring film formed on both sides of an insulating film and a through hole formed between the wiring films on both sides. A laminated sheet having a through hole filled with a conductive material, a metal projection protruding on one side at a position corresponding to the through hole on one or both main surfaces of the base sheet, and a wiring film on the other side. Are laminated so that the metal projections are in contact with the conductive material filling the through holes, or another laminated sheet is further laminated on the laminated sheet.

【0013】従って、請求項1、2の多層配線基板によ
れば、ベースシートの一方又は両主面上に、配線膜が形
成された側と反対側に金属製突起を有する積層シート
を、その金属製突起が該積層シートの孔を埋める導電材
料に接続されるように積層するので、その積層シートに
形成された配線膜は上記孔に対応する部分であっても凹
状になることはなく、平滑にできる。しかも、配線膜と
なる箔を無電解メッキと、それに続く無電解メッキによ
り形成するという必要はなくなり、膜厚を必要な厚さで
均一にすることも容易であり、従って、微細配線が可能
である。
Therefore, according to the multilayer wiring board of the first and second aspects, the laminated sheet having the metal projection on one or both main surfaces of the base sheet on the side opposite to the side on which the wiring film is formed is provided. Since the metal protrusions are laminated so as to be connected to the conductive material filling the holes of the laminated sheet, the wiring film formed on the laminated sheet does not become concave even in the portion corresponding to the hole, Can be smooth. In addition, there is no need to form the foil to be the wiring film by electroless plating and subsequent electroless plating, and it is easy to make the film thickness uniform to the required thickness, so that fine wiring is possible. is there.

【0014】また、上記ベースシートの上記孔を埋める
上記導電材料に上記積層シートの上記金属製突起を直接
接続させるので、上記孔と金属製突起との密着性を強く
することができる。従って、層間接続の信頼度を高める
ことができる。そして、積層シートを更に積層すること
により、配線基板の多層化を比較的シンプルなプロセス
で進めることができる。
Further, since the metal projections of the laminated sheet are directly connected to the conductive material filling the holes of the base sheet, the adhesion between the holes and the metal projections can be enhanced. Therefore, the reliability of the interlayer connection can be increased. Further, by further laminating the laminated sheets, the multilayering of the wiring board can be advanced by a relatively simple process.

【0015】請求項6、7の多層配線基板の製造方法
は、上記ベースシートの該貫通孔を導電材料で埋め、該
ベースシートの片側又は両側の主面に、積層シートを、
その金属製突起が上記貫通孔を埋める導電性樹脂と接す
るようにして積層し、該積層シートの金属膜をパターニ
ングすることにより配線膜を形成する、或いは更には、
ことを特徴とする。
In the method for manufacturing a multilayer wiring board according to claims 6 and 7, the through holes of the base sheet are filled with a conductive material, and a laminated sheet is formed on one or both main surfaces of the base sheet.
The metal protrusions are laminated so as to be in contact with the conductive resin filling the through holes, and a wiring film is formed by patterning the metal film of the laminated sheet, or further,
It is characterized by the following.

【0016】このような請求項6、7の多層配線基板の
製造方法によれば、ベースシートと、積層シートを用意
し、配線膜を形成する必要な選択エッチング、シート同
士を積層する等の比較的シンプルなプロセスで多層配線
基板を得ることができる。また、更に積層する積層シー
トの数を増やすことにより多層配線基板の多層化を簡単
に行うことができ、多層配線基板のより一層の高集積化
を図ることができる。
According to the method for manufacturing a multi-layer wiring board according to the sixth and seventh aspects, a base sheet and a laminated sheet are prepared, and selective etching necessary for forming a wiring film, and lamination of sheets are performed. A multilayer wiring board can be obtained by a simple process. Further, by further increasing the number of laminated sheets to be laminated, the multilayer wiring board can be easily multi-layered, and further higher integration of the multilayer wiring board can be achieved.

【0017】[0017]

【発明の実施の形態】本発明多層配線基板は、基本的に
は、絶縁膜の両面に配線膜を形成し、その両面の配線膜
間を接続する貫通孔を形成したベースシートの、該貫通
孔を導電材料で埋め、該ベースシートの片側又は両側の
主面に、上記貫通孔に対応した位置に一方の側に突出し
た金属製突起を有し他方の側に配線膜を有する積層シー
トを、該金属製突起が上記貫通孔を埋める導電材料と接
するようにして積層してなるが、ベースシートは、図
9、図10に示した従来例と同様の銅張り積層板を用い
て製造してつくることができるが、その従来例と異なる
の点は、貫通孔を導電材料で埋めることであり、従来に
おけるように、貫通孔を絶縁樹脂で埋め、その後、無電
解メッキ、それに続く電解メッキで銅膜を形成するとい
うことは必要としないということである。導電材料とし
ては、銅ペースト或いは銀ペーストが最適である。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The multilayer wiring board according to the present invention is basically formed by forming a wiring film on both sides of an insulating film and forming a through hole for connecting the wiring films on both sides of the base sheet. A hole is filled with a conductive material, a laminated sheet having a metal projection protruding on one side at a position corresponding to the through hole on one or both main surfaces of the base sheet and having a wiring film on the other side. The base sheet is manufactured using the same copper-clad laminate as in the conventional example shown in FIGS. 9 and 10, while the metal projection is in contact with the conductive material filling the through hole. The difference from the conventional example is that the through holes are filled with a conductive material.As in the conventional case, the through holes are filled with an insulating resin, and then, electroless plating and subsequent electrolytic plating are performed. It is not necessary to form a copper film with Is that. As the conductive material, a copper paste or a silver paste is optimal.

【0018】上記積層シートは、例えばエッチングバリ
ア層の一方の主面に銅又は銅合金からなる金属製突起
を、該エッチングバリア層の他方の主面に配線膜を形成
した三層構造を有するものであっても良い。エッチング
バリア層は例えばニッケル(厚さ例えば2μm)或いは
銀(厚さ例えば0.5μm)で構成できる。そして、そ
のエッチングバリア層の金属製突起が形成された側の面
には該各金属製突起間を絶縁分離するように絶縁膜を塗
布した方がよい。尚、このような積層シートに関して
は、既に本願出願人会社により特願平11−28927
7号で提案済みである。
The laminated sheet has, for example, a three-layer structure in which a metal projection made of copper or a copper alloy is formed on one main surface of an etching barrier layer and a wiring film is formed on the other main surface of the etching barrier layer. It may be. The etching barrier layer can be composed of, for example, nickel (for example, 2 μm in thickness) or silver (for example, 0.5 μm in thickness). Then, it is preferable to apply an insulating film on the surface of the etching barrier layer on the side where the metal projections are formed so as to insulate and separate the respective metal projections. Incidentally, such a laminated sheet has already been disclosed by the applicant of the present invention in Japanese Patent Application No. 11-28927.
No. 7 has already been proposed.

【0019】また、上記積層シートは、銅又は銅合金か
らなる金属製突起と、銀からなる配線膜からなる2層構
造を有するものであっても良い。
Further, the laminated sheet may have a two-layer structure composed of metal projections made of copper or a copper alloy and a wiring film made of silver.

【0020】本発明多層配線基板は、基本的には、ベー
スシートの該貫通孔を導電材料で埋め、該ベースシート
の片側又は両側の主面に、積層シートを、その金属製突
起が上記貫通孔を埋める導電性樹脂と接するようにして
積層し、該積層シートの金属膜をパターニングすること
により配線膜を形成することにより製造できる。また、
ベースシートに積層された積層シートに更に別の積層シ
ートを積層し、その積層シート表面の金属膜をパターニ
ングして配線膜を形成するということ、或いは更に積層
シートを積層することにより層数を更に増やして多層化
を図るようにしても良い。
In the multilayer wiring board of the present invention, basically, the through-holes of the base sheet are filled with a conductive material, and a laminated sheet is formed on one or both main surfaces of the base sheet, and the metal protrusions are formed on the laminated sheet. It can be manufactured by laminating in contact with the conductive resin filling the holes, and forming a wiring film by patterning the metal film of the laminated sheet. Also,
Laminating another laminated sheet on the laminated sheet laminated on the base sheet and patterning the metal film on the surface of the laminated sheet to form a wiring film, or further laminating the laminated sheet to further increase the number of layers The number of layers may be increased to increase the number of layers.

【0021】[0021]

【実施例】以下、本発明を図示実施例に従って詳細に説
明する。図1(A)〜(D)、図2(F)〜(H)は本
発明多層配線基板の製造方法の一つの実施例を工程順に
示す断面図である。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be described below in detail with reference to the illustrated embodiments. 1 (A) to 1 (D) and 2 (F) to 2 (H) are sectional views showing one embodiment of a method for manufacturing a multilayer wiring board according to the present invention in the order of steps.

【0022】(A)先ず、図1(A)に示すように、積
層シート1を用意する。該積層シート1は、シート状の
絶縁樹脂2の両主面に銅箔3をラミネートした銅張り積
層板を用意し、それに貫通孔4をドリル乃至レーザー加
工により形成し、その後、上記両面の銅箔3を選択的に
エッチングすることによりパターニングして配線膜を形
成してなるものである。尚、このベースシート1の製造
方法は後で図3を参照して説明する。また、図4に示し
た方法で製造したものをベースシートとして用いても良
い。この製造方法についても後で詳細に説明する。
(A) First, as shown in FIG. 1A, a laminated sheet 1 is prepared. The laminated sheet 1 is prepared by preparing a copper-clad laminate in which copper foil 3 is laminated on both main surfaces of a sheet-shaped insulating resin 2, and through holes 4 are formed in the laminated sheet by drilling or laser processing. The wiring film is formed by patterning by selectively etching the foil 3. The method of manufacturing the base sheet 1 will be described later with reference to FIG. Further, the base sheet manufactured by the method shown in FIG. 4 may be used. This manufacturing method will be described later in detail.

【0023】(B)次に、図1(B)に示すように、上
記貫通孔4を導電材料5で埋める。導電材料として例え
ば銅或いは銀からなる導電ペーストが好適である。 (C)次に、図1(C)に示すように、積層シート6を
2枚用意し、各積層シート6を上記ベースシート1の両
主面に臨ませる。
(B) Next, as shown in FIG. 1 (B), the through holes 4 are filled with a conductive material 5. A conductive paste made of, for example, copper or silver is suitable as the conductive material. (C) Next, as shown in FIG. 1C, two laminated sheets 6 are prepared, and each laminated sheet 6 is made to face both main surfaces of the base sheet 1.

【0024】上記積層シート6は、後で図5を参照して
その構造、製法の詳細を説明するが、一方の主面側に配
線膜となる銅又は銅合金からなる厚さ例えば12μm程
度の金属箔(或いは銀からなる金属箔)7の一方の表面
に、上記ベースシート1の上記貫通孔4に対応する例え
ば銅からなる突起8を形成し、その金属箔7の該突起8
が形成された側の面にその突起8の高さよりも薄い接着
シート9を接着してなるものであり、各突起8の頂部は
その接着シート9から突出している。ベースシート1の
両主面に臨ませる積層シート6の向きは、その突起8の
突出した面がベースシート1の主面に対向する向きであ
り、そして、積層シート6をその各突起8がそれと対応
する貫通孔4と整合するようにベースシート1に対して
位置合わせする。
The structure and manufacturing method of the laminated sheet 6 will be described later in detail with reference to FIG. 5, but one of the principal surfaces has a thickness of, for example, about 12 μm made of copper or a copper alloy to be a wiring film. On one surface of a metal foil (or a metal foil made of silver) 7, a projection 8 made of, for example, copper corresponding to the through hole 4 of the base sheet 1 is formed.
An adhesive sheet 9 thinner than the height of the projection 8 is adhered to the surface on which the protrusions 8 are formed, and the top of each projection 8 protrudes from the adhesive sheet 9. The direction of the laminated sheet 6 facing both main surfaces of the base sheet 1 is such that the protruding surface of the projection 8 is opposed to the main surface of the base sheet 1, and the laminated sheet 6 is aligned with each of the projections 8. The base sheet 1 is aligned with the corresponding through holes 4.

【0025】(D)次に、図1(D)に示すように、上
記各積層シート6を上記ベース1の両主面に積層し、加
圧することにより一体化する。このとき、金属製突起8
は上記孔4を充填する導電材料5のなかに入り込み、強
固に接続された状態になる。その結果、完璧にその間の
電気的接続をとることができる。勿論、その際、金属箔
7は上記孔4と対応する部分が凹んだりすることはな
い。
(D) Next, as shown in FIG. 1 (D), the laminated sheets 6 are laminated on both main surfaces of the base 1 and integrated by pressing. At this time, the metal projection 8
Penetrates into the conductive material 5 filling the hole 4 and is in a strongly connected state. As a result, the electrical connection between them can be perfectly established. Of course, at this time, the metal foil 7 is not dented at the portion corresponding to the hole 4.

【0026】(E)次に、図2(E)に示すように、上
記各積層シート6の上記金属箔7をパターニングするこ
とにより配線膜を形成する。このパターニングは、レジ
スト膜の塗布、露光、現像によりマスクパターンを形成
し、該マスクパターンをマスクとして用いてエッチング
することにより行い、その後、マスクとして用いたレジ
スト膜は除去する。この選択的エッチングには、例えば
両面よりの塩化第2鉄水溶液でスプレーエッチングする
方法が良い。
(E) Next, as shown in FIG. 2 (E), a wiring film is formed by patterning the metal foil 7 of each of the laminated sheets 6. This patterning is performed by forming a mask pattern by applying, exposing, and developing a resist film, etching by using the mask pattern as a mask, and then removing the resist film used as the mask. For this selective etching, for example, a method of spray etching with a ferric chloride aqueous solution from both sides is preferable.

【0027】(F)次に、図2(F)に示すように、各
積層シート6の表面にソルダーレジスト膜10を選択的
に形成する。11はソルダーレジスト膜10を選択的に
形成することにより形成された凹部で、各凹部11には
配線膜7のLSIチップの電極を成す半田バンプが接続
される部分或いは半田ボールが形成される部分が露出す
る。この工程の終了を以て多層配線基板12が完成す
る。この多層配線基板12が本発明多層配線基板の一つ
の実施例に該当する。
(F) Next, as shown in FIG. 2 (F), a solder resist film 10 is selectively formed on the surface of each laminated sheet 6. Numeral 11 denotes concave portions formed by selectively forming the solder resist film 10. Each concave portion 11 has a portion to which a solder bump forming an electrode of an LSI chip of the wiring film 7 is connected or a portion to which a solder ball is formed. Is exposed. Upon completion of this step, the multilayer wiring board 12 is completed. This multilayer wiring board 12 corresponds to one embodiment of the multilayer wiring board of the present invention.

【0028】(G)図2(G)は上記多層配線基板12
にLSIチップ13を実装した状態を示し、14は半田
バンプ、15は図示しないマザーボードに本多層配線基
板12を接続するための半田ボールである。尚、本多層
配線基板12は、半導体パッケージ用の多層配線基板を
例としているが、マザーボードとして用いることもでき
得る。
(G) FIG. 2 (G) shows the multilayer wiring board 12 described above.
Shows a state in which the LSI chip 13 is mounted, 14 is a solder bump, and 15 is a solder ball for connecting the multilayer wiring board 12 to a motherboard (not shown). Although the multilayer wiring board 12 is an example of a multilayer wiring board for a semiconductor package, it can be used as a motherboard.

【0029】本多層配線基板12によれば、貫通孔4を
導電材料5で埋めるので、銅張り積層板の貫通孔を埋め
た後、無電解メッキとそれに続く電解メッキにより配線
膜形成用の銅膜を形成することが必要ではなくなり、銅
膜を充分に厚くすることが難しいとか、膜厚がバラツキ
が生じるという虞もなくなる。しかも、配線膜形成用銅
膜が孔4と対応する部分において凹んだりすることもな
い。従って、必要な厚さを有し且つ微細なパターンを有
する配線膜7を支障なく比較的容易に形成することがで
きる。
According to the present multilayer wiring board 12, since the through holes 4 are filled with the conductive material 5, after filling the through holes of the copper clad laminate, the copper for forming the wiring film is formed by electroless plating and subsequent electrolytic plating. It is no longer necessary to form a film, and there is no danger that it is difficult to make the copper film sufficiently thick or that the film thickness varies. In addition, the copper film for forming the wiring film is not dented at a portion corresponding to the hole 4. Therefore, the wiring film 7 having a required thickness and a fine pattern can be relatively easily formed without any trouble.

【0030】しかも、積層シート6の金属製突起8は上
記貫通孔4を埋める導電材料5には入り込むようにして
これと接続されるので、積層シート6とベースシート1
との間の層間電気的接続がより良好確実になり、製造が
簡単で且つ信頼度の高い多層配線基板12を提供するこ
とができる。
Moreover, since the metal projections 8 of the laminated sheet 6 are connected to the conductive material 5 filling the through holes 4 so as to enter the conductive material 5, the laminated sheet 6 and the base sheet 1 are connected to each other.
And the electrical connection between the layers is more reliably ensured, and the multilayer wiring board 12 which is simple to manufacture and has high reliability can be provided.

【0031】図3(A)〜(C)は上記ベースシート1
の製造方法の一つの例を工程順に示す断面図である。 (A)図3(A)に示すように、両面銅張りの三層構造
の積層体をベースシート1の母体として用意する。該積
層体は、シート状の絶縁樹脂2の両主表面に銅箔3を積
層したものである。
FIGS. 3A to 3C show the base sheet 1 described above.
3A to 3C are cross-sectional views illustrating one example of the manufacturing method of FIG. (A) As shown in FIG. 3A, a laminate having a three-layer structure of copper-clad on both sides is prepared as a base of the base sheet 1. The laminate is obtained by laminating a copper foil 3 on both main surfaces of a sheet-shaped insulating resin 2.

【0032】(B)次に、図3(B)に示すように、上
記ベースシート1の両主表面の銅箔3を選択的エッチン
グによりパターニングして回路を成す配線膜3とする。
このパターニングのための選択的エッチングは、レジス
ト膜を塗布し、その露光、現像によりパターニングし、
そのパターニングされたレジスト膜をマスクとして銅箔
3をエッチングすることにより行い、そのエッチングの
終了後はそのレジスト膜は除去する。、
(B) Next, as shown in FIG. 3B, the copper foil 3 on both main surfaces of the base sheet 1 is patterned by selective etching to form a wiring film 3 forming a circuit.
Selective etching for patterning is to apply a resist film, pattern it by exposure and development,
The etching is performed by etching the copper foil 3 using the patterned resist film as a mask. After the etching is completed, the resist film is removed. ,

【0033】(C)次に、図3(C)に示すように、貫
通孔4を、例えばドリルを用いて或いはレーザー加工に
より行う。この貫通孔4の孔径は例えば0.1〜0.3
mm程度である。
(C) Next, as shown in FIG. 3 (C), the through-hole 4 is formed by using, for example, a drill or by laser processing. The diameter of the through hole 4 is, for example, 0.1 to 0.3.
mm.

【0034】図4(A)〜(D)は上記ベースシート1
の製造方法の別の例を工程順に示す断面図である。 (A)図4(A)に示すように、図3に示した場合と同
様に、両面銅張りの三層構造の積層体をベースシート1
の母体として用意する。該積層体は、シート状の絶縁樹
脂2の両主表面に銅箔3を積層したものである。
FIGS. 4A to 4D show the base sheet 1 described above.
FIG. 9 is a cross-sectional view showing another example of the manufacturing method in the order of steps. (A) As shown in FIG. 4 (A), similarly to the case shown in FIG.
Prepare as a mother. The laminate is obtained by laminating a copper foil 3 on both main surfaces of a sheet-shaped insulating resin 2.

【0035】(B)次に、図4(B)に示すように、貫
通孔4を、例えばドリルを用いて或いはレーザー加工に
より行う。この貫通孔4の孔径は例えば0.1〜0.3
mm程度である。 (C)次に、全面無電解銅メッキ処理を施し、それに引
き続いて全面電解道メッキ処理を施すことにより図4
(C)に示すように、銅膜3aを形成する。
(B) Next, as shown in FIG. 4B, the through holes 4 are formed by using a drill, for example, or by laser processing. The diameter of the through hole 4 is, for example, 0.1 to 0.3.
mm. (C) Next, the entire surface is subjected to an electroless copper plating process, and subsequently, the entire surface is subjected to an electrolytic plating process.
As shown in (C), a copper film 3a is formed.

【0036】(D)次に、上記銅膜3aを選択的エッチ
ングすることにより図4(D)に示すように配線膜とす
る。これは、レジスト膜を用いたフォトリソグラフィに
より行う。本発明の多層配線基板に用いるベースシート
1はどの方法で製造したものを用いても良い。
(D) Next, the copper film 3a is selectively etched to form a wiring film as shown in FIG. This is performed by photolithography using a resist film. The base sheet 1 used for the multilayer wiring board of the present invention may be manufactured by any method.

【0037】図5(A)〜(D)は上記積層シートの製
造方法の一つの例6を工程順に示す断面図である。 (A)図5(A)に示すように、銀(厚さ例えば12μ
m)からなる金属ベース材7の表面に銅又は銅合金から
なる金属層(厚さ例えば100μm)8を積層した積層
板を用意する。
FIGS. 5A to 5D are cross-sectional views showing one example 6 of the method of manufacturing the laminated sheet in the order of steps. (A) As shown in FIG. 5A, silver (for example, 12 μm thick)
A laminate is prepared by laminating a metal layer (thickness, for example, 100 μm) 8 made of copper or a copper alloy on the surface of a metal base material 7 made of m).

【0038】(B)次に、図5(B)に示すように、上
記銅又は銅合金からなる金属層8の表面にレジスト膜1
8を選択的に形成する。これは、金属製突起8を形成す
るためのエッチングに際してエッチングマスクとするも
のであり、レジスト膜18の塗布、露光及び現像により
行うことはいうまでもない。
(B) Next, as shown in FIG. 5B, a resist film 1 is formed on the surface of the metal layer 8 made of copper or copper alloy.
8 is selectively formed. This is used as an etching mask at the time of etching for forming the metal projection 8, and it goes without saying that the etching is performed by applying, exposing, and developing the resist film 18.

【0039】(C)次に、上記レジスト膜18をマスク
として上記金属層18を選択的にエッチングすることに
より金属製突起8を形成し、その後、該レジスト膜18
を除去する。図5(C)はそのレジスト膜18除去後の
状態を示す。尚、エッチングには例えばアルカリエッチ
ング液を使用する。 (D)次に、図5(D)に示すように、上記金属ベース
材7の金属製突起8が形成された面に該突起8の高さよ
り薄い接着シート9を張り付け、各該突起8の頭部が該
シート9の表面から突出した状態にする。このような積
層シート6を用いた場合、その積層シート6の表面に当
たる銀からなる金属ベース材7が選択的にエッチングさ
れて配線膜7が形成されるので、多層配線基板の表面の
配線膜7は銀により構成されるということになる。
(C) Next, the metal layer 18 is selectively etched by using the resist film 18 as a mask to form the metal protrusions 8.
Is removed. FIG. 5C shows a state after the resist film 18 is removed. Note that, for example, an alkaline etchant is used for the etching. (D) Next, as shown in FIG. 5D, an adhesive sheet 9 thinner than the height of the projections 8 is attached to the surface of the metal base member 7 on which the metal projections 8 are formed. The head is made to protrude from the surface of the sheet 9. When such a laminated sheet 6 is used, the metal film 7 made of silver, which hits the surface of the laminated sheet 6, is selectively etched to form the wiring film 7, so that the wiring film 7 on the surface of the multilayer wiring board is formed. Is composed of silver.

【0040】図6(A)〜(D)は積層シートの別の例
6aの製造方法を工程順に示す断面図である。本例の積
層シート6aは、図5に示す積層シート6よりも層数が
1つ多い。 (A)図6(A)に示すよ銅からなる金属ベース材(厚
さ例えば18μm)7の表面に、ニッケル(厚さ例えば
2μm)又は銀(厚さ例えば0.5μm)からなるエッ
チングストップ層19を積層し、更に該エッチングスト
ップ層19の表面に銅又は銅合金からなる金属層(厚さ
例えば100μm)8を積層した三層構造の積層板を用
意する。
FIGS. 6A to 6D are sectional views showing a method of manufacturing another example 6a of a laminated sheet in the order of steps. The laminated sheet 6a of this example has one more layer than the laminated sheet 6 shown in FIG. (A) As shown in FIG. 6A, an etching stop layer made of nickel (thickness, for example, 2 μm) or silver (thickness, for example, 0.5 μm) is formed on the surface of a metal base material (thickness, for example, 18 μm) 7 made of copper. A laminate having a three-layer structure is prepared by laminating a metal layer (thickness of, for example, 100 μm) 8 made of copper or a copper alloy on the surface of the etching stop layer 19.

【0041】(B)次に、図6(B)に示すように、上
記銅又は銅合金からなる金属層8の表面にレジスト膜1
8を選択的に形成する。これは、金属製突起8を形成す
るためのエッチングに際してエッチングマスクとするも
のであり、レジスト膜18の塗布、露光及び現像により
行うことはいうまでもない。
(B) Next, as shown in FIG. 6B, a resist film 1 is formed on the surface of the metal layer 8 made of copper or copper alloy.
8 is selectively formed. This is used as an etching mask at the time of etching for forming the metal projection 8, and it goes without saying that the etching is performed by applying, exposing, and developing the resist film 18.

【0042】(C)次に、上記レジスト膜18をマスク
として上記金属層18を選択的にエッチングすることに
より金属製突起8を形成し、その後、該レジスト膜18
を除去する。エッチングには例えばアルカリエッチング
液を使用する。このエッチングに際し、エッチングスト
ップ層19がそのエッチングにより銅からなる金属ベー
ス材7が侵されるのを阻止する役割を果たす。図6
(C)はそのレジスト膜18除去後の状態を示す。
(C) Next, the metal layer 18 is selectively etched using the resist film 18 as a mask to form the metal protrusions 8.
Is removed. For the etching, for example, an alkaline etching solution is used. During this etching, the etching stop layer 19 serves to prevent the metal base material 7 made of copper from being attacked by the etching. FIG.
(C) shows the state after the removal of the resist film 18.

【0043】(D)次に、図6(D)に示すように、上
記金属ベース材7の金属製突起8が形成された面に該突
起8の高さより薄い接着シート9を張り付け、各該突起
8の頭部が該シート9の表面から突出した状態にする。
(D) Next, as shown in FIG. 6D, an adhesive sheet 9 thinner than the height of the projections 8 is attached to the surface of the metal base member 7 on which the metal projections 8 are formed. The head of the projection 8 is made to protrude from the surface of the sheet 9.

【0044】図7及び図8は本発明多層配線基板の製造
方法の他の実施例を工程順に示す断面図である。図7
(A)〜(F)は積層シートの製造方法を示し、図8
(A)〜(C)は該積層シートを用いての積層方法を示
す。 (A)先ず、図7(A)に示すように、厚さ例えば10
0μm程度の銅からなる金属板21を用意する。
7 and 8 are sectional views showing another embodiment of the method for manufacturing a multilayer wiring board according to the present invention in the order of steps. FIG.
8A to 8F show a method for manufacturing a laminated sheet, and FIG.
(A) to (C) show a lamination method using the laminated sheet. (A) First, as shown in FIG.
A metal plate 21 made of copper of about 0 μm is prepared.

【0045】(B)次に、図7(B)に示すように、感
光性絶縁樹脂層22を塗布し、該感光性樹脂層22を露
光現像することによりパターニングする。23は該パタ
ーニングにより形成された孔で、後で金属製突起(2
7)を形成すべき位置に形成される。 (C)次に、絶縁樹脂層22全面に無電解銅メッキ処理
(銅メッキ厚例えば0.5μm)を施し、その後、メッ
キレジストパターンを選択的に形成し、該メッキレジス
トパターンをマスクとして電解銅メッキにより銅膜(厚
さ例えば20μm)からなる配線膜24を形成し、その
後、上記レジストパターンを除去し、しかる後、該配線
膜24をマスクとして無電解銅メッキによる銅膜(厚さ
0.5μm)をエッチングすることにより、各配線膜2
4間を互いに分離独立させる。図7(C)はそのエッチ
ング後の状態を示す。このエッチングには例えば剥離剤
を使用する。
(B) Next, as shown in FIG. 7B, a photosensitive insulating resin layer 22 is applied, and the photosensitive resin layer 22 is patterned by exposure and development. Reference numeral 23 denotes a hole formed by the patterning.
7) is formed at a position to be formed. (C) Next, the entire surface of the insulating resin layer 22 is subjected to an electroless copper plating treatment (a copper plating thickness of, for example, 0.5 μm), and thereafter, a plating resist pattern is selectively formed. A wiring film 24 made of a copper film (having a thickness of, for example, 20 μm) is formed by plating, and thereafter, the resist pattern is removed. Thereafter, a copper film (thickness: 0. 5 μm), each wiring film 2 is etched.
4 are separated and independent from each other. FIG. 7C shows a state after the etching. For this etching, for example, a release agent is used.

【0046】(D)次に、図7(D)に示すように、上
記配線膜24を絶縁層25により、接続端子部分を形成
すべき部分に開口26が形成されるように選択的に覆
う。 (E)次に、電解メッキにより例えばニッケル/金から
なる多層構造の突起状マイクロボール27を形成する。
この電解メッキはニッケルを例えば50μm、次に金を
例えば0.3μm行うと良い。
(D) Next, as shown in FIG. 7D, the wiring film 24 is selectively covered with an insulating layer 25 so that an opening 26 is formed in a portion where a connection terminal portion is to be formed. . (E) Next, a protruding microball 27 having a multilayer structure made of, for example, nickel / gold is formed by electrolytic plating.
This electrolytic plating is preferably performed with nickel, for example, at 50 μm and then with gold, for example, at 0.3 μm.

【0047】(F)次に、図7(F)に示すように、上
記銅板21を選択的にエッチングすることにより金属製
突起28を形成し、その後、該金属製突起28が形成さ
れた面に接着層29を接着する。これにより、積層シー
ト30ができあがる。
(F) Next, as shown in FIG. 7 (F), the metal plate 28 is formed by selectively etching the copper plate 21, and then the surface on which the metal plate 28 is formed is formed. To the adhesive layer 29. Thereby, the laminated sheet 30 is completed.

【0048】図8(A)〜(C)は図1に示したベース
シート1の両主面に、2枚の積層シート30を積層する
ことにより多層配線基板を構成する方法を工程順に示
す。 (A)上記ベースシート1と、その両主面に積層される
2枚の積層シート30を用意し、該ベースシート1の両
主面に各積層シート30を、その上記各金属製突起28
と該ベースシート1の孔4を埋める導電材料5との位置
が整合するように臨ませる。
FIGS. 8A to 8C show a method of forming a multilayer wiring board by laminating two laminated sheets 30 on both main surfaces of the base sheet 1 shown in FIG. (A) The base sheet 1 and two laminated sheets 30 to be laminated on both main surfaces thereof are prepared, and each of the laminated sheets 30 is disposed on both main surfaces of the base sheet 1, and the respective metal projections 28 are formed.
And the conductive material 5 that fills the holes 4 of the base sheet 1.

【0049】(B)次に、図8(B)に示すように、上
記各積層シート30を上記ベースシート1の両主面に積
層し、加圧することにより一体化する。このとき、金属
製突起28は上記孔4を充填する導電材料5のなかに入
り込み、強固に接続された状態になる。その結果、完璧
にその間の電気的接続をとることができる。これにより
本発明多層配線基板の別の実施例31ができあがる。
(B) Next, as shown in FIG. 8B, the laminated sheets 30 are laminated on both main surfaces of the base sheet 1 and integrated by pressing. At this time, the metal projection 28 enters into the conductive material 5 filling the hole 4 and is firmly connected. As a result, the electrical connection between them can be perfectly established. Thus, another embodiment 31 of the multilayer wiring board of the present invention is completed.

【0050】(C)次に、図8(C)に示すように、上
記多層配線基板12にLSIチップ13を実装し、更
に、半田ボールの搭載をする。14は半田バンプ、15
は図示しないマザーボードに本多層配線基板12を接続
するための半田ボールである。尚、本多層配線基板31
は、半導体パッケージ用の多層配線基板を例としている
が、マザーボードとして用いることもでき得ることは図
1の多層配線基板12と同じである。
(C) Next, as shown in FIG. 8C, the LSI chip 13 is mounted on the multilayer wiring board 12, and further, solder balls are mounted. 14 is a solder bump, 15
Are solder balls for connecting the multilayer wiring board 12 to a motherboard (not shown). In addition, the present multilayer wiring board 31
Is an example of a multilayer wiring board for a semiconductor package, but it can be used as a motherboard in the same manner as the multilayer wiring board 12 in FIG.

【0051】尚、多層配線基板の上記各実施例は、ベー
スシート1の両主面に積層シート6或いは30を積層す
る多層構造を有していたが、ベースシート1の片面のみ
に積層シート5或いは30を積層するという態様でも本
発明を実施することができる。
In each of the above embodiments of the multilayer wiring board, the laminated sheet 6 or 30 is laminated on both main surfaces of the base sheet 1, but the laminated sheet 5 is formed on only one side of the base sheet 1. Alternatively, the present invention can be implemented in a mode in which 30 layers are stacked.

【0052】本発明は、上記多層配線基板12、31の
両面或いは片面に更に積層シート6或いは29を順次積
層することにより多層配線基板のより一層の多層化を図
ることができる。
According to the present invention, by further laminating the laminated sheet 6 or 29 sequentially on both sides or one side of the multilayer wiring boards 12 and 31, it is possible to further increase the multilayer wiring board.

【0053】[0053]

【発明の効果】本発明によれば、ベースシートの一方又
は両主面上に、配線膜が形成された側と反対側に金属製
突起を有する積層シートを、その金属製突起が該積層シ
ートの孔を埋める導電材料に接続されるように積層する
ので、その積層シートに形成された配線膜は上記孔に対
応する部分であっても凹状になることはなく、平滑にで
きる。しかも、ベースシートの配線膜となる箔を無電解
メッキと、それに続く無電解メッキにより形成するとい
う必要はなくなり、膜厚を必要な厚さで均一にすること
も容易であり、従って、微細配線が可能である。
According to the present invention, a laminated sheet having a metal projection on one or both main surfaces of a base sheet on a side opposite to a side on which a wiring film is formed is provided. Since the wiring film is laminated so as to be connected to the conductive material that fills the hole, the wiring film formed on the laminated sheet can be smooth without being concave even in the portion corresponding to the hole. In addition, it is not necessary to form the foil serving as the wiring film of the base sheet by electroless plating and subsequent electroless plating, and it is easy to make the film thickness uniform to the required thickness. Is possible.

【0054】また、上記ベースシートの上記孔を埋める
上記導電材料に上記積層シートの上記金属製突起を直接
接続させるので、上記孔と金属製突起との密着性を強く
することができる。従って、層間接続の信頼度を高める
ことができる。そして、積層シートを更に積層すること
により、配線基板の多層化を比較的シンプルなプロセス
で進めることができる。
Further, since the metal projections of the laminated sheet are directly connected to the conductive material filling the holes of the base sheet, the adhesion between the holes and the metal projections can be increased. Therefore, the reliability of the interlayer connection can be increased. Further, by further laminating the laminated sheets, the multilayering of the wiring board can be advanced by a relatively simple process.

【図面の簡単な説明】[Brief description of the drawings]

【図1】(A)〜(D)は本発明多層配線基板の製造方
法の一つの実施例の工程(A)〜(D)を順に示す断面
図である。
FIGS. 1A to 1D are cross-sectional views sequentially showing steps (A) to (D) of one embodiment of a method for manufacturing a multilayer wiring board according to the present invention.

【図2】(E)〜(G)は本発明多層配線基板の製造方
法の一つの実施例を工程(E)〜(G)を順に示す断面
図である。
FIGS. 2 (E) to 2 (G) are sectional views showing steps (E) to (G) of one embodiment of the method for manufacturing a multilayer wiring board according to the present invention in order.

【図3】(A)〜(C)は上記実施例のベースシートの
製造方法の一つの例を工程順に示す断面図である。
FIGS. 3A to 3C are cross-sectional views showing one example of a method of manufacturing a base sheet according to the embodiment in the order of steps.

【図4】(A)〜(D)は上記実施例のベースシートの
製造方法の別の例を工程順に示す断面図である。
FIGS. 4A to 4D are cross-sectional views showing another example of the method of manufacturing the base sheet according to the embodiment in the order of steps.

【図5】(A)〜(D)は上記積層シート6の製造方法
の一つの例を工程順に示す断面図である。
FIGS. 5A to 5D are cross-sectional views showing one example of a method of manufacturing the laminated sheet 6 in the order of steps.

【図6】(A)〜(D)は積層シートの別の例6aの製
造方法を工程順に示す断面図である。
FIGS. 6A to 6D are cross-sectional views showing a method of manufacturing another example 6a of a laminated sheet in the order of steps.

【図7】(A)〜(F)は本発明多層配線基板の製造方
法の他の実施例に使用する積層シートの製造方法を工程
順に示す断面図である。
FIGS. 7A to 7F are cross-sectional views illustrating a method of manufacturing a laminated sheet used in another embodiment of the method of manufacturing a multilayer wiring board according to the present invention in the order of steps.

【図8】(A)〜(C)は本発明多層配線基板の製造方
法の他の実施例である、積層シートとして図7に示した
製造方法により製造したものを用いた多層配線基板の製
造方法を工程順に示す断面図である。
8 (A) to 8 (C) show another embodiment of the method for manufacturing a multilayer wiring board according to the present invention, which is a method for manufacturing a multilayer wiring board using a multilayer sheet manufactured by the manufacturing method shown in FIG. 7; It is sectional drawing which shows a method in order of a process.

【図9】(A)〜(E)は多層配線基板の製造方法の一
つの従来例の工程(A)〜(E)を順に示す断面図であ
る。
FIGS. 9A to 9E are cross-sectional views sequentially showing steps (A) to (E) of one conventional example of a method for manufacturing a multilayer wiring board.

【図10】(F)〜(J)は多層配線基板の製造方法の
上記従来例の工程(F)〜(J)を順に示す断面図であ
る。
FIGS. 10F to 10J are cross-sectional views sequentially showing steps (F) to (J) of the conventional example of the method for manufacturing a multilayer wiring board.

【符号の説明】[Explanation of symbols]

1・・・ベースシート、2・・・絶縁樹脂、3・・・配
線膜(金属膜)、4・・・貫通孔、5・・・導電材料、
6・・・積層シート、7・・・金属箔(金属膜)、8・
・・金属製突起、12・・・多層配線基板、21・・・
金属板、22・・・感光性絶縁樹脂層、24・・・配線
膜、25・・・絶縁層、28・・・金属製突起、29・
・・接着層、30・・・積層シート、31・・・多層配
線基板。
DESCRIPTION OF SYMBOLS 1 ... Base sheet, 2 ... Insulating resin, 3 ... Wiring film (metal film), 4 ... Through-hole, 5 ... Conductive material,
6 ... laminated sheet, 7 ... metal foil (metal film), 8
..Metal protrusions, 12 ... multilayer wiring boards, 21 ...
Metal plate, 22: photosensitive insulating resin layer, 24: wiring film, 25: insulating layer, 28: metal protrusion, 29
..Adhesive layer, 30 ... Laminated sheet, 31 ... Multilayer wiring board.

フロントページの続き Fターム(参考) 5E317 AA24 BB12 BB14 BB22 CC22 CC25 CC32 CC33 CD15 CD18 CD25 CD27 CD32 GG03 GG14 5E346 AA06 AA32 AA35 AA43 CC32 CC39 DD02 DD12 DD32 EE09 EE13 EE18 FF07 FF15 FF18 FF35 GG15 GG17 GG18 GG22 GG23 GG25 GG28 HH11 HH26Continued on the front page F term (reference) 5E317 AA24 BB12 BB14 BB22 CC22 CC25 CC32 CC33 CD15 CD18 CD25 CD27 CD32 GG03 GG14 5E346 AA06 AA32 AA35 AA43 CC32 CC39 DD02 DD12 DD32 EE09 EE13 EE18 FF07 FF15 GG18 GG17 GG15 GG18 GG18 GG18 HH26

Claims (7)

【特許請求の範囲】[Claims] 【請求項1】 絶縁膜の両面に金属からなる配線膜を形
成し、その両面の配線膜間を電気的接続する貫通孔を形
成したベースシートの、該貫通孔を導電材料で埋め、 上記ベースシートの片側又は両側の主面に、上記貫通孔
に対応した位置に一方の側に突出した金属製突起を有し
他方の側に配線膜を有する積層シートを、該金属製突起
が上記貫通孔を埋める上記導電材料と接するようにして
積層したことを特徴とする多層配線基板。
1. A base sheet in which a wiring film made of metal is formed on both surfaces of an insulating film, and a through hole for forming a through hole for electrically connecting between the wiring films on both surfaces is filled with a conductive material. A laminated sheet having a metal projection protruding on one side and a wiring film on the other side at a position corresponding to the through-hole on one or both main surfaces of the sheet, wherein the metal projection has the through-hole. A multilayer wiring board, which is laminated so as to be in contact with the above-mentioned conductive material for filling the wiring.
【請求項2】 絶縁膜の両面に金属からなる配線膜を形
成し、その両面の配線膜間を電気的接続する貫通孔を形
成したベースシートの、該貫通孔を導電材料で埋め、 上記ベースシートの片側又は両側の主面に、上記貫通孔
に対応した位置に一方の側に突出した金属製突起を有し
他方の側に配線膜を有する積層シートを、該金属製突起
が上記貫通孔を埋める上記導電材料と接するようにして
積層し、 更に、上記各積層シート又は一方の積層シートに更に別
の積層シートを積層してなることを特徴とする多層配線
基板。
2. A base sheet in which a wiring film made of metal is formed on both surfaces of an insulating film, and a through-hole formed in the wiring film on both surfaces to electrically connect the wiring films is filled with a conductive material. A laminated sheet having a metal projection protruding on one side and a wiring film on the other side at a position corresponding to the through-hole on one or both main surfaces of the sheet, wherein the metal projection has the through-hole. A multilayer wiring board, which is laminated so as to be in contact with the above-mentioned conductive material, and further laminated with another laminated sheet on each of the laminated sheets or one of the laminated sheets.
【請求項3】 上記貫通孔を埋める導電材料が銅又は銀
の導電性ペーストである、 ことを特徴とする請求項1又は2記載の多層配線基板。
3. The multilayer wiring board according to claim 1, wherein the conductive material filling the through holes is a conductive paste of copper or silver.
【請求項4】 上記積層シートは、銅又は銅合金からな
る金属製突起と、銀からなる配線膜からなる2層構造を
有することを特徴とする請求項1、2又は3記載の多層
配線基板。
4. The multilayer wiring board according to claim 1, wherein the laminated sheet has a two-layer structure including a metal protrusion made of copper or a copper alloy and a wiring film made of silver. .
【請求項5】 上記積層シートは、エッチングバリア層
の一方の主面に銅又は銅合金からなる金属製突起を、該
エッチングバリア層の他方の主面に配線膜を形成した三
層構造を有することを特徴とする請求項1、2又は3記
載の多層配線基板。
5. The laminated sheet has a three-layer structure in which a metal protrusion made of copper or a copper alloy is formed on one main surface of an etching barrier layer and a wiring film is formed on the other main surface of the etching barrier layer. The multilayer wiring board according to claim 1, 2 or 3, wherein:
【請求項6】 絶縁膜の両面に金属からなる配線膜が形
成され、且つ両面の該配線膜間を貫通する貫通孔が形成
されたベースシートの該貫通孔を導電材料で埋める工程
と、 上記ベースシートの片側又は両側の主面に、上記貫通孔
に対応した位置に一方の側に突出した金属製突起を有し
他方の側に金属膜を有する積層シートを、該金属製突起
が上記貫通孔を埋める上記導電材料と接するようにして
積層する工程と、 上記積層シートの金属膜をパターニングすることにより
配線膜を形成する工程と、 を少なくとも有することを特徴とする請求項1、3、4
又は5記載の多層配線基板を製造する多層配線基板の製
造方法。
6. A step of filling a through-hole of a base sheet, in which a wiring film made of metal is formed on both surfaces of an insulating film and a through-hole penetrating between the wiring films on both surfaces is formed, with a conductive material; On one or both main surfaces of the base sheet, a laminated sheet having a metal projection protruding on one side and a metal film on the other side at a position corresponding to the through hole, wherein the metal projection is 5. The method according to claim 1, further comprising the steps of: laminating the conductive film so as to be in contact with the conductive material filling the holes; and forming a wiring film by patterning a metal film of the laminated sheet.
Or a method of manufacturing a multilayer wiring board for manufacturing the multilayer wiring board according to 5.
【請求項7】 絶縁膜の両面に金属からなる配線膜を形
成し、その両面の配線膜間を電気的接続する貫通孔を形
成したベースシートの、該貫通孔を導電材料で埋める工
程と、 上記ベースシートの片側又は両側の主面に、上記貫通孔
に対応した位置に一方の側に突出した金属製突起を有し
他方の側に配線膜を有する積層シートを、該金属製突起
が上記貫通孔を埋める導電材料と接するようにして積層
する工程と、 更に上記積層シートの表面に、該積層シートと同様の積
層シートを一又は複数積層する工程と、 を有することを特徴とする請求項2、3又は4記載の多
層配線基板を製造する多層配線基板の製造方法。
7. A base sheet in which a wiring film made of metal is formed on both surfaces of an insulating film, and a through-hole for forming a through-hole for electrically connecting the wiring films on both surfaces is filled with a conductive material; On one or both main surfaces of the base sheet, a laminated sheet having a metal projection protruding to one side at a position corresponding to the through hole and having a wiring film on the other side, wherein the metal projection is A step of laminating the laminated sheet so as to be in contact with the conductive material filling the through hole; and a step of laminating one or more laminated sheets similar to the laminated sheet on the surface of the laminated sheet. 5. A method for manufacturing a multilayer wiring board for manufacturing the multilayer wiring board according to 2, 3, or 4.
JP37446299A 1999-10-12 1999-12-28 Multilayer wiring board and manufacturing method thereof Expired - Fee Related JP3981227B2 (en)

Priority Applications (14)

Application Number Priority Date Filing Date Title
JP37446299A JP3981227B2 (en) 1999-12-28 1999-12-28 Multilayer wiring board and manufacturing method thereof
TW089121086A TW512467B (en) 1999-10-12 2000-10-09 Wiring circuit substrate and manufacturing method therefor
EP10011152.5A EP2278865B1 (en) 1999-10-12 2000-10-11 Wiring circuit substrate
EP00121369A EP1093329A3 (en) 1999-10-12 2000-10-11 Wiring circuit substrate and manufacturing method therefor
KR10-2000-0059718A KR100495957B1 (en) 1999-10-12 2000-10-11 Wiring Circuit Substrate and Manufacturing Method Therefor
EP10011153.3A EP2306797B1 (en) 1999-10-12 2000-10-11 Wiring circuit substrate
EP10011151.7A EP2288244B1 (en) 1999-10-12 2000-10-11 Wiring circuit substrate
US09/685,799 US6528874B1 (en) 1999-10-12 2000-10-11 Wiring circuit substrate and manufacturing method thereof
CNB001296817A CN100377625C (en) 1999-10-12 2000-10-12 Wiring circuit substrate and manufacturing method thereof
US10/139,237 US6828221B2 (en) 1999-10-12 2002-05-07 Manufacturing method for wiring circuit substrates
US10/287,633 US6646337B2 (en) 1999-10-12 2002-11-05 Wiring circuit substrate and manufacturing method therefor
US10/823,611 US7096578B2 (en) 1999-10-12 2004-04-14 Manufacturing method for wiring circuit substrate
US11/487,747 US7546681B2 (en) 1999-10-12 2006-07-17 Manufacturing method for wiring circuit substrate
US11/784,810 US7721422B2 (en) 1999-10-12 2007-04-10 Methods of making microelectronic assemblies

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP37446299A JP3981227B2 (en) 1999-12-28 1999-12-28 Multilayer wiring board and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2001189561A true JP2001189561A (en) 2001-07-10
JP3981227B2 JP3981227B2 (en) 2007-09-26

Family

ID=18503893

Family Applications (1)

Application Number Title Priority Date Filing Date
JP37446299A Expired - Fee Related JP3981227B2 (en) 1999-10-12 1999-12-28 Multilayer wiring board and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP3981227B2 (en)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005045191A (en) * 2003-07-04 2005-02-17 North:Kk Manufacturing method for wiring circuit board and for multi-layer wiring board
JP2005135995A (en) * 2003-10-28 2005-05-26 Matsushita Electric Works Ltd Module with built-in circuit, its manufacturing method, and module with built-in multilayer-structure circuit and its manufacturing method
KR100704927B1 (en) * 2005-11-16 2007-04-09 삼성전기주식회사 Pcb using paste bump and method of manufacturing thereof
KR100704920B1 (en) * 2005-11-29 2007-04-09 삼성전기주식회사 Pcb and it's manufacturing method used bump board
KR100722604B1 (en) 2005-09-02 2007-05-28 삼성전기주식회사 Manufacturing method of printed circuit board
KR100729939B1 (en) 2006-05-09 2007-06-19 삼성전기주식회사 Method for manufacturing multi-layered pcb
KR100728754B1 (en) * 2006-04-11 2007-06-19 삼성전기주식회사 Printed circuit board using bump and method for manufacturing thereof
US7278205B2 (en) 2002-08-19 2007-10-09 Taiyo Yuden Co., Ltd. Multilayer printed wiring board and production method therefor
JP2009124173A (en) * 2005-11-16 2009-06-04 Samsung Electro-Mechanics Co Ltd Printed circuit board using paste bump, and method of manufacturing the same
JP2013167646A (en) * 2013-05-22 2013-08-29 Olympus Corp Laminated mounting structure

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7278205B2 (en) 2002-08-19 2007-10-09 Taiyo Yuden Co., Ltd. Multilayer printed wiring board and production method therefor
JP2005045191A (en) * 2003-07-04 2005-02-17 North:Kk Manufacturing method for wiring circuit board and for multi-layer wiring board
JP2005135995A (en) * 2003-10-28 2005-05-26 Matsushita Electric Works Ltd Module with built-in circuit, its manufacturing method, and module with built-in multilayer-structure circuit and its manufacturing method
KR100722604B1 (en) 2005-09-02 2007-05-28 삼성전기주식회사 Manufacturing method of printed circuit board
KR100704927B1 (en) * 2005-11-16 2007-04-09 삼성전기주식회사 Pcb using paste bump and method of manufacturing thereof
JP2009124173A (en) * 2005-11-16 2009-06-04 Samsung Electro-Mechanics Co Ltd Printed circuit board using paste bump, and method of manufacturing the same
US7973248B2 (en) 2005-11-16 2011-07-05 Samsung Electro-Mechanics Co., Ltd. Printed circuit board using paste bump and manufacturing method thereof
KR100704920B1 (en) * 2005-11-29 2007-04-09 삼성전기주식회사 Pcb and it's manufacturing method used bump board
KR100728754B1 (en) * 2006-04-11 2007-06-19 삼성전기주식회사 Printed circuit board using bump and method for manufacturing thereof
KR100729939B1 (en) 2006-05-09 2007-06-19 삼성전기주식회사 Method for manufacturing multi-layered pcb
JP2013167646A (en) * 2013-05-22 2013-08-29 Olympus Corp Laminated mounting structure

Also Published As

Publication number Publication date
JP3981227B2 (en) 2007-09-26

Similar Documents

Publication Publication Date Title
US7303978B2 (en) Board for mounting BGA semiconductor chip thereon, semiconductor device, and methods of fabricating such board and semiconductor device
JP4427874B2 (en) Multilayer wiring board manufacturing method and multilayer wiring board
US20130185936A1 (en) Wiring board and method of manufacturing the same
JP2003209366A (en) Flexible multilayer wiring board and manufacturing method therefor
JPWO2004103039A1 (en) Double-sided wiring board and method for manufacturing double-sided wiring board
JPWO2008053833A1 (en) Multilayer printed wiring board
JP2008300507A (en) Wiring substrate and manufacturing process of the same
US20100221414A1 (en) Method for manufacturing printed wiring board
TW201136466A (en) Multilayer wiring substrate
JP3577421B2 (en) Package for semiconductor device
JP4143609B2 (en) Wiring board manufacturing method
US8410374B2 (en) Printed wiring board
JP3981227B2 (en) Multilayer wiring board and manufacturing method thereof
JP3299679B2 (en) Multilayer wiring board and method of manufacturing the same
JP2005236067A (en) Wiring substrate, its manufacturing method and semiconductor package
JP2002111205A (en) Multilayered wiring board and method of manufacturing the same
JP5861400B2 (en) Semiconductor mounting materials
JP2008227538A (en) Method for fabricating wiring board and the same
JP2001308484A (en) Circuit board and manufacturing method therefor
JP5419583B2 (en) Wiring board manufacturing method
JP3874669B2 (en) Wiring board manufacturing method
JP2005236220A (en) Wiring substrate and its manufacturing method, and semiconductor package
JP4410370B2 (en) Multilayer circuit board
JP4610633B2 (en) Wiring board manufacturing method
JP3497774B2 (en) Wiring board and its manufacturing method

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040109

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040203

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20051020

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051209

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20060309

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20061204

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20061208

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20070202

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070305

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070629

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100706

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110706

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110706

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120706

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120706

Year of fee payment: 5

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120706

Year of fee payment: 5

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120706

Year of fee payment: 5

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120706

Year of fee payment: 5

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120706

Year of fee payment: 5

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130706

Year of fee payment: 6

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees