JP4410370B2

JP4410370B2 - Multilayer circuit board

Info

Publication number: JP4410370B2
Application number: JP2000062470A
Authority: JP
Inventors: 亮榎本
Original assignee: Ibiden Co Ltd
Current assignee: Ibiden Co Ltd
Priority date: 2000-03-07
Filing date: 2000-03-07
Publication date: 2010-02-03
Anticipated expiration: 2020-03-07
Also published as: JP2001250882A

Description

【０００１】
【発明の属する技術分野】
本発明は、多層回路基板に関するものである。
【０００２】
【従来の技術】
近年、電子機器の小型化・軽量化・高速化・高機能化に伴い、集積回路チップを実装したパッケージ基板においても、バイパスコンデンサ等の受動部品を直接に実装したものが開発されている。このようなＩＣパッケージ基板では、集積回路チップの高速化に伴い、受動部品を集積回路チップの近くに配置することで、集積回路チップと受動部品との間の配線によって形成されるループインダクタンスを小さくすることが要求されている。
【０００３】
ところで、受動部品を集積回路チップが実装されている面側と同じ面側に配置する場合には、受動部品と集積回路チップとの離間距離を約５ｍｍよりも近くに配置することが困難である。このため、未だ公知となっているものではなく関連技術であるが、本発明者らは、既に図１８および図１９に示すような、多層回路基板１００，１１０を開発してきている。これらの多層回路基板１００，１１０では、受動部品１０１を集積回路チップ１０２が実装される面側とは反対の面側に実装したものであり、上面側に集積回路チップ１０２が、下面側に受動部品１０１（例えば、チップコンデンサ）がそれぞれ実装されている。なお、両多層回路基板１００，１１０は、下面側にネイルヘッド型のピン１０３が突設されたピングリッドアレイ（ＰＧＡ）タイプのものである。
【０００４】
【発明が解決しようとする課題】
図１８に示すものでは、多層回路基板１００を製造するために、両面銅張積層板から形成された厚みの大きいコア基板１０４を使用しているために、集積回路チップ１０２と受動部品１０１との間の距離を短くするのに限界がある。加えて、受動部品１０１が裏面側に露出された状態となっているため、ピン１０３を介して多層回路基板１００を外部に接続する場合に受動部品１０１が邪魔となってしまう。このことは、特に、ピン１０３の代わりにハンダボールを使用したボールグリッドアレイ（ＢＧＡ）型の多層回路基板とした場合には、顕著な問題となる。加えて、ピン１０３のヘッド１０３Ａを回路基板のパッド１０５に面当たりで固定しているために、ピン１０３の固定強度を向上させることが難しい。
【０００５】
また、図１９に示すものでは、複数の片面銅張積層板のみから構成されたコアレス基板１１３が使用されており、その上面側には強化基板１１４が積層されている。この多層回路基板１１０では、厚いコア基板を使用していないために、集積回路チップ１０２と受動部品１０１との間の距離は短くできる。しかしながら、ピン１０３の強度を向上させることが難しく、またピン１１１の代わりにハンダボールを使用した場合には、受動部品１０１が取付時に邪魔となることは、上述の多層回路基板１００と同様である。
【０００６】
本発明は、上記した事情に鑑みてなされたものであり、その目的は、集積回路チップと受動部品とをそれぞれ逆側の面に実装した多層回路基板において、受動部品の露出を回避できるものを提供することにある。また、そのような多層回路基板をＰＧＡタイプとした場合に、ピンの固定強度を向上させることが可能なものを提供することにある。
【０００７】
【課題を解決するための手段】
上記の課題を解決するために請求項１の発明に係る多層回路基板は、一面側には集積回路チップを実装するチップ用接続部が設けられ、他面側には前記集積回路チップに接続する受動部品を実装する部品用接続部が設けられた部品用区画と外部接続用端子が設けられた端子用区画とが設けられたものであって、前記他面側において、前記端子用区画は、前記部品用区画に対して、少なくとも前記受動部品の高さ分だけ高い位置に形成されており、前記外部接続用端子は、導電性のピンにより構成されているとともに、前記端子用区画は、硬質樹脂により形成されていることを特徴とする。
受動部品には、例えば、コンデンサや抵抗のような電子部品が含まれる。
【０００８】
部品用区画と端子用区画とは、多層回路基板において同じ面側に設けられていればよく、いずれが外側または内側の区画に形成されていてもよい。但し、集積回路チップが実装される位置の裏面側の位置に、部品用区画を設けることにより、集積回路チップと受動部品との間の離間距離をより短くすることができる。このため、集積回路チップが多層回路基板の中央に実装される場合には、部品用区画を中央に設け、その周囲に端子用区画を形成するとよい。また、そのときには、端子用区画が、部品用区画の周囲を取り巻くようにして形成されるので、受動部品が端子用区画によって覆われるようになり、受動部品が端子用区画によって保護される。
【００１０】
請求項２の発明は、請求項１に記載のものであって、前記チップ用接続部と前記部品用区画とは、厚さが０．１ｍｍ〜０．３ｍｍのフレキシブル基板に設けられている一方、前記端子用区画は、厚さが０．３ｍｍ〜０．８ｍｍの硬質基板に設けられていることを特徴とする。
【００１１】
【発明の作用、および発明の効果】
請求項１の発明によれば、端子用区画は、受動部品よりも高い位置に形成されているため、受動部品が多層回路基板を取り付けるときの邪魔となることがない。
【００１２】
そして、ピンの基端部に位置する端子用区画が、硬質樹脂から形成されているので、ピンの固定強度を向上させることができる。また、硬質樹脂を設けることにより多層回路基板の強度を向上させられる。このことは、特に多層回路基板をコアレス基板として構成したときに有利となる。
請求項２の発明によれば、端子用区画は、より厚い硬質基板によって形成されているので、多層回路基板の強度の向上を図れる。また、集積回路チップと受動部品とは、より薄いフレキシブル基板を挟んで実装されるので、離間距離を短くできる。
【００１３】
【発明の実施の形態】
＜第１実施形態＞
次に、本発明の第１実施形態について、図１〜図８を参照しつつ、詳細に説明する。本実施形態では、図８に示すように、チップ用接続部２と部品用接続部４とを備えた第１基板５と、端子用区画７を備えた第２基板８とを別々に製造し、それら両基板５，８を積層することにより多層回路基板９を製造する。
【００１４】
図８を参照しつつ、多層回路基板９の構成について説明すると次のようである。
第１基板５は多層回路基板であり、その一面側（図８において上面側）には集積回路チップ１を実装するためのチップ用接続部２が設けられており、他面側（図８において下面側）には受動部品３を実装するための部品用接続部４が設けられた部品用区画４Ａが備えられている。なお、第１基板５は略正方形状とされており、その中央に略正方形状の集積回路チップ１が実装されるようになっている。また、部品用区画４Ａは集積回路チップ１の位置に対応して設けられており、その周囲には、部品用区画４Ａを取り囲むようにして略ロ字状の端子用区画７が設けられている。
【００１５】
▲１▼第１基板の製造方法
次に、図１〜図３を参照しつつ、第１基板５の製造方法について説明する。出発材料は片面銅張積層板１０である。これは、例えばガラスクロスエポキシ樹脂の絶縁基材１１の一方の面に銅箔１２を貼り付けた周知の構造であり、その厚さは約７５μｍである。
【００１６】
この片面銅張積層板１０の絶縁基材１１側（図１において上面側）からレーザー照射を行って、絶縁基材１１を貫通して銅箔１２に到達するビアホール１３を所要位置に形成する（図１（Ｂ））。このレーザー加工は、パルス発振型炭酸ガスレーザー加工装置によって行われ、その加工条件は、パルスエネルギーが２．０ｍＪ〜１０．０ｍＪ、パルス幅が１μｓ〜１００μｓ、パルス間隔が０．５ｍｓ以上、ショット数が３〜５０の範囲内であることが好ましく、ビアホール１３の開口径は５０μｍ〜２５０μｍであることが望ましい。なお、生成されたビアホール１３の内部に残留する樹脂を取り除くため、酸素プラズマ放電、コロナ放電処理、過マンガン酸カリウム処理等によるデスミア処理を行うことが、接続信頼性確保の点で望ましい。
【００１７】
そして、銅箔１２を一方の電極とした電気メッキ法によりビアホール１３内にメッキ層１４を形成する（図１（Ｃ））。メッキ層１４を形成する金属としては、銅が最も好ましいが、その他、スズ、銀、半田、錫／銀、錫／銅、銅／銀等であってもよく、要するに、メッキ可能な金属であればよい。また、メッキ層１４の充填深さは、その上面が絶縁基材１１の表面と面一になる程度が好ましい。
【００１８】
次に、銅箔１２上にポリエチレンテレフタレート（ＰＥＴ）製の保護シート１５を貼り付けた上で（図１（Ｄ））、パラジウム触媒処理を経て化学銅メッキにより絶縁基材１１の銅箔１２とは反対側の他方の面に化学メッキ層１６を形成する（図１（Ｅ））。この化学メッキ層１６は、ビアホール１３を埋めるメッキ層１４に接触し、そのメッキ層１４を介して反対側の面の銅箔１２に電気的に接続している。
【００１９】
次に、その化学メッキ層１６を電極として電気メッキ（パネルメッキ）を行い、電気メッキ層１７を重ねて形成する（図１（Ｆ））。次に、保護シート１５を剥がした上で、銅箔１２および両メッキ層１６，１７を周知のエッチング手法によってエッチング処理し、導体回路２１，２２を形成する。このようにして製造された両面回路基板２０は、図２に示すように、第１導体回路２１と第２導体回路２２とが所定の箇所で絶縁基材１１を貫通するビアホール１３内のメッキ層１４によって接続された状態となっている。
【００２０】
次に、この両面回路基板２０をコア基板として第１基板５を構成すると、図３に示すようになる。両面回路基板２０の上下両側にそれぞれ一枚の片面回路基板３０，３０が積層されており、両基板２０，３０間は接着剤層３４によって接着されている。各片面回路基板３０は、７５μｍの片面銅張積層板から形成されたものであり、絶縁基材３１の一方の面側（互いに外側を向いた面側）に設けられた銅箔をエッチングすることにより所要パターンの導体回路３５が設けられている（これらの導体回路３５のうちの一部が、チップ用接続部２および部品用接続部４となる。）。
【００２１】
また、絶縁基材３１を貫通して形成されたフィルドビアホール３３が導体回路３２に接触するとともに、その反対側（両面回路基板２０に接触する面側）において僅かに突出した状態となっている。また、片面回路基板３０のフィルドビアホール３３の突出端は、両面回路基板２０の第１及び第２導体回路２１，２２に接触して層間の電気的接続がなされている。
【００２２】
▲２▼第２基板の製造方法
次に、図４および図５を参照しつつ、第２基板８の製造方法について説明する。
出発材料は、図４（Ａ）に示すように、ガラス布基材エポキシ樹脂から形成された絶縁基材４０と、その絶縁基材４０の表裏両面に設けられた銅箔４１，４２とから構成される両面銅張積層板３９である。この両面銅張積層板３９の厚さは、約０．８ｍｍである。
【００２３】
この両面銅張積層板３９の所定の位置に、ドリル等でスルーホール４３をあけ、そのスルーホール４３の表面に周知の方法によってスルーホールメッキ４３Ａを施した後に、同様に周知のエッチング方法によってエッチング処理を施して、銅箔４１，４２を所定のパターンとする（図４（Ｂ））。
【００２４】
ところで、本実施形態においては、第１基板５の中央部分に受動部品３が実装されるようになっている。このため第２基板８においては、受動部品３を実装するための空間を開放しておくために、第２基板８の中央所定の位置を打ち抜き加工することにより、部品装着空間４４を形成する（図４（Ｃ））。なお、本実施形態においては、部品装着空間４４の周囲において、第２基板８が残された部分が端子用区画７となる。
【００２５】
次に、導電性金属から製造されたピン４５の一端部をメッキ４３Ａが施されたスルーホール４３に圧入する。ピン４５には、上端部分に円板状の鍔部４５Ａが設けられており、その鍔部４５Ａの中心から上下両方向に突部４５Ｂ，４５Ｃが突設されている。このうち、下方の接続突部４５Ｃは、図示しない相手側の基板（例えば、マザーボード等）のピン受孔に挿入されることで、多層回路基板９と相手側の基板とを接続する。また、上方に突設される圧入突部４５Ｂは、スルーホール４３に圧入されて、ピン４５を第２基板８に固定する。なお、ピン４５は、周知のピン立て治具（図示せず）に設けられた孔部（第２基板８の大きさに整合させた区画に、各スルーホール４３のピッチに合わせて、設けられている。）に、接続突部４５Ｃが遊挿された状態となっている。このとき、鍔部４５Ａがその孔部の孔縁に引っ掛かることにより、圧入突部４５Ｂのみが突設した状態となっており、その上方から第２基板８を押し付けることにより、圧入突部４５Ｂが所定のスルーホール４３に圧入されるようになっている（図５（Ｄ））。
【００２６】
次に、スルーホール４３の上面側からクリームハンダ４６を印刷し、リフロー処理を行うことにより、ハンダ４６がスルーホール４３内に充填するとともに、ハンダ４６の一部がランド４３Ｂを被覆する（図５（Ｅ））。こうして、第２基板８の製造が完了する。
【００２７】
▲３▼多層回路基板の製造方法
次に、第１基板５と第２基板８とをプレスすることにより多層回路基板９を製造する。図６に示すように、第２基板８の上面側に予め接着剤４７を塗布してＢステージまで硬化させておき、第１基板５と第２基板８とを積層させて、熱プレスする。なお、接着剤４７としては、例えばエポキシ樹脂や、ポリイミド樹脂等の有機系接着剤を使用することができ、その厚さは５０μｍ〜２００μｍであることが望ましい。また、熱プレスの条件としては、加熱温度１８０℃、加熱時間７０分、圧力１．９６ｘ１０^-2Ｐａ、真空度２０Ｔｏｒｒで行うことができる。こうして、多層回路基板９の製造が完了する（図７）。
【００２８】
多層回路基板９を製造した後には、チップ用接続部２の上面側に集積回路チップ１が実装される。また、第２基板８の部品装着空間４４において、部品用接続部４には、受動部品３が実装される。ここで、受動部品３の大きさは、１．０ｍｍｘ０．５ｍｍのものや、０．６ｍｍｘ０．３ｍｍのものを使用することができ、図８に示すように横長形状で実装される。このため、上記の寸法の受動部品３を実装すると、部品用区画４Ａから約０．５ｍｍまたは０．３ｍｍ程度、突設されることになる。
一方、第２基板８において、端子用区画７の高さは、部品用区画４Ａに対して、ほぼ第２基板８の厚さ分だけ（本実施形態においては、約０．８ｍｍ）高い位置（図８においては、下方に高い位置）に形成されているので、受動部品３が第２基板８から下方に突出することがない。
【００２９】
このように、本実施形態によれば、端子用区画７は、受動部品３よりも高い位置に形成されているため、受動部品３が多層回路基板９を他の基板等に取り付けるときに邪魔となることがない。
また、ピン４５の基端部に位置する端子用区画７が、硬質樹脂から形成されているので、ピン４５の固定強度を向上させることができる。また、多層回路基板９に硬質樹脂を設けることにより、多層回路基板９全体の強度を向上させられる。
【００３０】
加えて、集積回路チップ１と受動部品３とは、より薄い基板を挟んで実装されているので、両部材１，３の離間距離を短くでき、ループインダクタンスの問題が発生し難い。
さらに、集積回路チップ１が実装される位置の裏面側の位置に、部品用区画４Ａが設けられているので、集積回路チップ１と受動部品３との間の離間距離をより短くすることができる。また、端子用区画７が、部品用区画４Ａの周囲を取り巻くようにして形成されているので、受動部品３が端子用区画７によって周囲を覆われるようになっており、受動部品３が端子用区画７によって保護される。
【００３１】
＜第２実施形態＞
次に、本発明の第２実施形態について、図９〜図１３を参照しつつ、詳細に説明する。本実施形態では、図１３に示すように、第１実施形態の第１基板５における導体回路３２の一部をピン５０のヘッド５０Ａを固定するための接続用パッド５４として使用するとともに、第１基板５の下面側に強化基板５１を積層させて多層回路基板５２を構成するものである。
【００３２】
▲１▼ピンの固定方法
ピン５０は、導電性材料によって製造されており、円板状のヘッド５０Ａと、そのヘッド５０Ａの中央から一方に突設された接続突部５０Ｂとから構成されたネイルヘッド型ピンである。まず、図９に示すように、予めピン５０をピン立て治具５３に立てておく。ピン立て治具５３には、接続突部５０Ｂの径よりも僅かに大きな径を備えた孔部５３Ａが設けられており、この孔部５３Ａに接続突部５０Ｂを遊挿することで、ピン５０が所定の接続用パッド５４に整合する位置に配置される。
【００３３】
次に、図１０に示すように、第１基板５の接続用パッド５４にクリームハンダ５５を印刷しておき、その上面側に、ピン立て治具５３に立てられたピン５０を反転させた状態で（ヘッド５０Ａが下側にある状態で）、ピン立て治具５３を載置してリフロー処理を施す。このとき、ピン５０の接続突部５０Ｂ側には適度な重量のおもり５６を載せておく。こうして、リフロー処理が終了すると、クリームハンダ５５が溶融・再硬化して、ピン５０が接続用パッド５４に固定される。ピン５０が第１基板５に固定されたら、ピン立て治具５３を取り外す（図１１）。
【００３４】
▲２▼第１基板と強化基板とのプレス操作
強化基板５１は、図１２に示すように、例えばガラス布基材エポキシ樹脂等の硬質基板から形成されており、その厚さは約０．８ｍｍである。強化基板５１には、表裏両面のいずれにも銅箔は設けられておらず、絶縁性の樹脂材のみから構成されている。なお、本実施形態においては、強化基板５１そのものが、本発明における端子用区画を構成している。強化基板５１には、例えばエポキシ系の接着剤５７が塗布されており、その接着剤５７をＢステージまで硬化させた後に、ピン５０の位置に整合させたところにドリル等によって、接続突部５０Ｂの径と同等かそれよりも僅かに大きな径を備えた貫通孔５８が開口されている。なお、貫通孔５８において、ピン５０の接続突部５０Ｂの挿入が開始される側（接着剤５７が設けられている側）には、テーパ状の案内面５８Ａが設けられており、ピン５０の挿入操作が円滑に行われるようになっている。また、強化基板５１の中央には、第１基板５の部品用区画４Ａを上下に開放させるようにして、樹脂が打ち抜かれており、ここには部品装着空間５９が設けられている。
【００３５】
このようにして製造された強化基板５１を上述したようにピン５０を固定させた第１基板５に積層して熱プレスすることで、図１３に示すように、多層回路基板６０の製造が完了する。なお、熱プレスの条件としては、第１実施形態において、第１基板５と第２基板８とを熱プレスしたときの条件を用いることができる。こうして、熱プレス操作が完了すると、接着剤５７によって、両基板５，５１が固着されるとともに、ピン５０のヘッド５０Ａ付近は、強化基板５１によって強化される。
【００３６】
このように本実施形態によっても第１実施形態と同様の作用および効果を奏することができる。なお、図には示さないが、多層回路基板６０の製造後には、上面側に集積回路チップ１が、下面側の部品用区画４Ａには受動部品３がそれぞれ実装されることは、第１実施形態と同様である。
【００３７】
＜第３実施形態＞
次に、本発明の第３実施形態について、図１４〜図１７を参照しつつ、詳細に説明する。本実施形態では、集積回路チップ１を実装する第３基板７０を製造し、その第３基板７０の下面側に、第１実施形態の第２基板８を積層して多層回路基板を構成するものである。
【００３８】
▲１▼第３基板の製造
図１４〜図１７には、片面銅張積層板７２から製造される片面回路基板８３Ａ〜８３Ｄを積層させて、第３基板７０を製造する工程を示した。片面銅張積層板７２は、図１４（Ａ）に示すように、例えばガラス布エポキシ樹脂からなる絶縁基材７３と、その片面に施された銅箔７４とから構成されている。片面銅張積層板７２の厚さは、２０μｍ〜７０μｍであり、後述するように四枚の片面回路基板８３Ａ〜８３Ｄをプレスして第３基板７０を製造したときに、その第３基板７０の厚さが０．１ｍｍ〜０．３ｍｍとなるように構成されている。
【００３９】
この片面銅張積層板７２において、銅箔７４が設けられている面側とは、逆の面側にＰＥＴ製の保護シート７５を貼り付ける（図１４（Ｂ））。
次に、保護シート７５が貼り付けられた面側から、例えば炭酸ガスレーザによって、銅箔７４に至るビアホール７６を形成する（図１４（Ｃ））。なお、その後に、ビアホール７６中の内壁に残った残留物を取り除くために、デスミア処理を行うことが望ましい。
【００４０】
次に、銅箔７４の表面にＰＥＴ製の保護シート７７を貼り付けた後に、ビアホール７６内に電解メッキ処理によってメッキ層７８を形成する（図１４（Ｄ））。このときビアホール７６の開口付近に至るまでメッキ層７８を形成することも可能であるが、望ましい実施形態としては、ビアホール７６の開口縁付近に僅かの隙間を残してメッキ層７８を形成しておき、その隙間には導電性ペーストを充填して導電性バンプ７９を形成するとよい（後に詳述する）。この実施形態によれば、メッキ層７８の高さがばらついた場合にも、導電性ペーストを充填する段階で是正を図ることができる。なお、導電性ペーストに代えて、鉛・錫系ハンダ、錫・銀系ハンダ、インジウムハンダ等の低融点金属を使用することもできる。
【００４１】
次に、銅箔７４の面上に貼付した保護シート７７を剥離し、下面側の保護シート７５の面上に更に別の保護シート８０を貼り付けた状態（図１５（Ｅ））で、銅箔７４を所定の回路に応じたマスクを行った後、周知の方法により銅箔７４をエッチングして導体回路８１を形成する（図１５（Ｆ））。
このエッチング処理の後、保護シート８０を剥離して、導体回路８１およびメッキ層７８の表面側に粗化処理を施す。この粗化処理は、メッキ層７８と導電性バンプ７９との密着性を向上させるとともに、導体回路８１と接着剤層８２との密着性を向上させるためのものである。粗化処理としては、例えばソフトエッチング処理や、黒化（酸化）一還元処理、銅ーニッケルーリンからなる針状合金メッキの形成、メックエッチボンド（メック社製商品名）によるエッチング処理等の方法がある。粗化処理の後、酸化防止のために表面上にＳｎ層を形成することが望ましい。
【００４２】
次に、ビアホール７６内に導電性ペーストを充填して導電性バンプ７９を形成する。導電性ペーストは、保護シート７５を印刷マスクとして利用して、スクリーン印刷法によって、ビアホール７６内に充填する（図１５（Ｇ））。導電性ペーストを充填した後に、プレキュアし、保護シート７５を剥離することにより、絶縁基材７３の表面から保護シート７５の厚さ分だけ突設した導電性バンプ７９が形成される（図１５（Ｈ））。導電性バンプ７９の突設高さは、５μｍ〜５０μｍの範囲であることが望ましい。
【００４３】
なお、導電性バンプ７９は、低融点金属であるハンダペーストを印刷する方法の他に、ハンダメッキを行う方法、あるいはハンダ溶解液に浸漬する方法等により形成することができる。また、導電性ペーストとして、金、銀、銅、ニッケル、ハンダから選ばれる少なくとも一種以上の金属粒子をフィラーとして含有するものを使用できる。
次に、導電性バンプ７９を含む絶縁基材７３の表面に接着剤を塗布して接着剤層８２を形成する（図１５（Ｉ））。
【００４４】
このようにして製造された片面回路基板８３を、図１６に示すように、複数枚（本実施形態においては、４枚）積層させて、矢印Ｆ方向に熱プレスする。なお、最上層およびその下層の二層の片面回路基板８３Ａ，８３Ｂについては、導電性バンプ７９が下方を向くように配置する一方、最上層およびその上層の二層の片面回路基板８３Ｃ，８３Ｄについては、導電性バンプ７９が上方を向くようにして配置する。これにより、上下二層ずつの片面回路基板は、互いに導電性バンプ７９が内側を向くようにして配置される。
【００４５】
なお、熱プレスの条件としては、加熱温度１５０〜２００℃、加熱時間７０分、圧力１．９６ｘ１０^-2Ｐａ、真空度２０Ｔｏｒｒで行うことができる。こうして、各接着剤層８２が硬化することにより、図１７に示すように、第３基板７０の製造が完了する。この第３基板７０は、コアとなる両面基板が存在しない、いわるゆコアレス基板であり、フレキシブル基板となっている。
なお、この実施形態では、第３基板７０は、四層の片面回路基板を積層したが、三層または五層以上のものを製造できることはもちろんである。
【００４６】
▲２▼多層回路基板の製造方法
次に、第３基板７０と、第１実施形態で説明した第２基板８とを積層して、熱プレスすることにより多層回路基板を製造する（図示せず）。なお、多層回路基板は、第１実施形態の「▲３▼多層回路基板の製造方法」にて記載したものと同様の方法によって製造することができる。このときには、最上層または最下層に露出された導体回路８１の一部をチップ用接続部または部品用接続部として使用する。
【００４７】
このようにして製造された多層回路基板によっても、第１実施形態と同様の作用および効果を奏することができる。また、本実施形態では、端子用区画７は、より厚い硬質基板（第２基板８）によって形成されているので、多層回路基板の強度の向上を図れる。また、集積回路チップ１と受動部品３とは、より薄い第３基板７０を挟んで実装されるので、両部材１、３の離間距離を短くできる。
【００４８】
なお、本実施形態では、第３基板７０に第２基板８を積層することにより、多層回路基板を製造したが、第３基板７０の下面側に、第２実施形態で示したようにネイルヘッド型のピン５０を固定して、強化基板５１を積層することによって多層回路基板を形成することもできる。
本発明の技術的範囲は、上記した実施形態によって限定されるものではなく、例えば、次に記載するようなものも本発明の技術的範囲に含まれる。その他、本発明の技術的範囲は、均等の範囲にまで及ぶものである。
【図面の簡単な説明】
【図１】第１実施形態において、第１基板の製造工程を示す断面図（１）
【図２】第１基板の製造工程を示す断面図（２）
【図３】第１基板の断面図
【図４】第２基板の製造工程を示す断面図（１）
【図５】第２基板の製造工程を示す断面図（２）
【図６】多層回路基板の製造工程を示す断面図
【図７】多層回路基板の断面図
【図８】多層回路基板に集積回路チップと受動部品とを実装したときの断面図
【図９】第２実施形態において、ネイルヘッド型ピンを治具に立てたときの断面図
【図１０】第１基板の一面側にピンを固定するときの様子を示す断面図
【図１１】第１基板にピンを固定したときの様子を示す断面図
【図１２】強化基板の断面図
【図１３】第１基板と強化基板とを積層したときの断面図
【図１４】第３実施形態において、第３基板の製造工程を示す断面図（１）
【図１５】第３基板の製造工程を示す断面図（２）
【図１６】四層の片面回路基板を積層して第３基板を製造するときの様子を示す断面図
【図１７】第３基板の断面図
【図１８】本発明者らの関連技術による多層回路基板の側断面図
【図１９】本発明者らの関連技術による多層回路基板の側断面図
【符号の説明】
１…集積回路チップ
２…チップ用接続部
３…受動部品
４…部品用接続部
４Ａ…部品用区画
７…端子用区画
８…第２基板（硬質基板）
９，５２…多層回路基板
４５，５０…ピン（外部接続用端子）
５１…強化基板（硬質基板、端子用区画）
７０…第３基板（フレキシブル基板）[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a multilayer circuit board.
[0002]
[Prior art]
In recent years, as electronic devices have become smaller, lighter, faster, and more functional, package substrates mounted with integrated circuit chips have been developed in which passive components such as bypass capacitors are directly mounted. In such an IC package substrate, with an increase in the speed of the integrated circuit chip, the passive component is arranged near the integrated circuit chip, thereby reducing the loop inductance formed by the wiring between the integrated circuit chip and the passive component. Is required to do.
[0003]
By the way, when the passive component is arranged on the same side as the surface on which the integrated circuit chip is mounted, it is difficult to arrange the separation distance between the passive component and the integrated circuit chip closer than about 5 mm. . For this reason, the present inventors have already developed multilayer circuit boards 100 and 110 as shown in FIG. 18 and FIG. In these multilayer circuit boards 100 and 110, the passive component 101 is mounted on the side opposite to the side on which the integrated circuit chip 102 is mounted, and the integrated circuit chip 102 is passive on the lower surface side. Each component 101 (for example, a chip capacitor) is mounted. Both the multilayer circuit boards 100 and 110 are of a pin grid array (PGA) type in which nail head type pins 103 project from the lower surface side.
[0004]
[Problems to be solved by the invention]
In the example shown in FIG. 18, since the thick core substrate 104 formed from the double-sided copper clad laminate is used to manufacture the multilayer circuit substrate 100, the integrated circuit chip 102 and the passive component 101 are There is a limit to shortening the distance between them. In addition, since the passive component 101 is exposed on the back side, the passive component 101 becomes an obstacle when the multilayer circuit board 100 is connected to the outside via the pin 103. This is a significant problem particularly when a ball grid array (BGA) type multilayer circuit board using solder balls instead of the pins 103 is used. In addition, since the head 103A of the pin 103 is fixed to the pad 105 of the circuit board on the surface, it is difficult to improve the fixing strength of the pin 103.
[0005]
Further, in the structure shown in FIG. 19, a coreless substrate 113 composed only of a plurality of single-sided copper-clad laminates is used, and a reinforcing substrate 114 is laminated on the upper surface side. In this multilayer circuit board 110, since the thick core board is not used, the distance between the integrated circuit chip 102 and the passive component 101 can be shortened. However, it is difficult to improve the strength of the pin 103, and when the solder ball is used instead of the pin 111, the passive component 101 is obstructive at the time of mounting, similar to the multilayer circuit board 100 described above. .
[0006]
The present invention has been made in view of the above-described circumstances, and an object of the present invention is to avoid exposure of passive components in a multilayer circuit board in which an integrated circuit chip and passive components are mounted on opposite surfaces. It is to provide. Another object of the present invention is to provide a circuit board capable of improving the pin fixing strength when such a multilayer circuit board is a PGA type.
[0007]
[Means for Solving the Problems]
In order to solve the above problems, a multilayer circuit board according to the invention of claim 1 is provided with a chip connection part for mounting an integrated circuit chip on one surface side and connected to the integrated circuit chip on the other surface side. A component section provided with a component connection portion for mounting a passive component and a terminal section provided with an external connection terminal are provided, and on the other surface side, the terminal section is: Formed at a position that is at least as high as the passive component relative to the component compartment. The external connection terminals are made of conductive pins, and the terminal compartments are made of hard resin. It is characterized by that.
Receiving The moving parts include electronic parts such as capacitors and resistors, for example.
[0008]
The component section and the terminal section need only be provided on the same surface side in the multilayer circuit board, and any of them may be formed on the outer or inner section. However, the separation distance between the integrated circuit chip and the passive component can be further shortened by providing the component section at a position on the back side of the position where the integrated circuit chip is mounted. For this reason, when the integrated circuit chip is mounted in the center of the multilayer circuit board, it is preferable to provide the component section in the center and form the terminal section around it. At that time, since the terminal section is formed so as to surround the part section, the passive component is covered with the terminal section, and the passive component is protected by the terminal section.
[0010]
Claim 2 The invention of claim 1 The chip connection portion and the component section are provided on a flexible substrate having a thickness of 0.1 mm to 0.3 mm, while the terminal section has a thickness of 0. It is provided on a hard substrate of 3 mm to 0.8 mm.
[0011]
Operation of the invention and effect of the invention
According to the first aspect of the present invention, since the terminal section is formed at a position higher than the passive component, the passive component does not interfere with the attachment of the multilayer circuit board.
[0012]
And Since the terminal section located at the base end portion of the pin is made of hard resin, the fixing strength of the pin can be improved. Moreover, the strength of the multilayer circuit board can be improved by providing the hard resin. This is particularly advantageous when the multilayer circuit board is configured as a coreless board.
Claim 2 According to the invention, since the terminal section is formed of the thicker hard substrate, the strength of the multilayer circuit board can be improved. Further, since the integrated circuit chip and the passive component are mounted with a thinner flexible substrate interposed therebetween, the separation distance can be shortened.
[0013]
DETAILED DESCRIPTION OF THE INVENTION
<First Embodiment>
Next, a first embodiment of the present invention will be described in detail with reference to FIGS. In the present embodiment, as shown in FIG. 8, the first substrate 5 provided with the chip connection portion 2 and the component connection portion 4 and the second substrate 8 provided with the terminal section 7 are manufactured separately. The multilayer circuit board 9 is manufactured by laminating these two substrates 5 and 8.
[0014]
The configuration of the multilayer circuit board 9 will be described with reference to FIG.
The first substrate 5 is a multilayer circuit board, and on one surface side (upper surface side in FIG. 8), a chip connection portion 2 for mounting the integrated circuit chip 1 is provided, and on the other surface side (in FIG. 8). On the lower surface side, a component section 4A provided with a component connection portion 4 for mounting the passive component 3 is provided. The first substrate 5 has a substantially square shape, and a substantially square integrated circuit chip 1 is mounted in the center thereof. The component section 4A is provided corresponding to the position of the integrated circuit chip 1, and a substantially square-shaped terminal section 7 is provided around the component section 4A so as to surround the component section 4A. .
[0015]
(1) Manufacturing method of the first substrate
Next, the manufacturing method of the 1st board | substrate 5 is demonstrated, referring FIGS. 1-3. The starting material is a single-sided copper clad laminate 10. This is a well-known structure in which, for example, a copper foil 12 is attached to one surface of an insulating base material 11 made of glass cloth epoxy resin, and the thickness thereof is about 75 μm.
[0016]
Laser irradiation is performed from the insulating base material 11 side (upper surface side in FIG. 1) of the single-sided copper-clad laminate 10 to form a via hole 13 that penetrates the insulating base material 11 and reaches the copper foil 12 at a required position ( FIG. 1 (B)). This laser processing is performed by a pulse oscillation type carbon dioxide laser processing apparatus. The processing conditions are as follows: pulse energy is 2.0 mJ to 10.0 mJ, pulse width is 1 μs to 100 μs, pulse interval is 0.5 ms or more, number of shots Is preferably in the range of 3 to 50, and the opening diameter of the via hole 13 is preferably 50 μm to 250 μm. In order to remove the resin remaining inside the generated via hole 13, it is desirable to perform desmear treatment such as oxygen plasma discharge, corona discharge treatment, potassium permanganate treatment, etc. from the viewpoint of securing connection reliability.
[0017]
Then, a plating layer 14 is formed in the via hole 13 by electroplating using the copper foil 12 as one electrode (FIG. 1C). The metal forming the plating layer 14 is most preferably copper, but may be tin, silver, solder, tin / silver, tin / copper, copper / silver, or the like. That's fine. The filling depth of the plating layer 14 is preferably such that the upper surface thereof is flush with the surface of the insulating base material 11.
[0018]
Next, after attaching a protective sheet 15 made of polyethylene terephthalate (PET) on the copper foil 12 (FIG. 1D), the copper foil 12 of the insulating substrate 11 and the copper foil 12 of the insulating base material 11 are plated by chemical copper plating through a palladium catalyst treatment. Forms a chemical plating layer 16 on the other surface on the opposite side (FIG. 1E). The chemical plating layer 16 is in contact with the plating layer 14 filling the via hole 13 and is electrically connected to the copper foil 12 on the opposite surface via the plating layer 14.
[0019]
Next, electroplating (panel plating) is performed using the chemical plating layer 16 as an electrode, and the electroplating layer 17 is formed in an overlapping manner (FIG. 1 (F)). Next, after the protective sheet 15 is peeled off, the copper foil 12 and the plated layers 16 and 17 are etched by a well-known etching technique to form the conductor circuits 21 and 22. As shown in FIG. 2, the double-sided circuit board 20 manufactured in this way has a plating layer in the via hole 13 in which the first conductor circuit 21 and the second conductor circuit 22 penetrate the insulating base material 11 at predetermined positions. 14 is connected.
[0020]
Next, when the first substrate 5 is configured using the double-sided circuit board 20 as a core substrate, it is as shown in FIG. Single-sided circuit boards 30 and 30 are respectively laminated on both upper and lower sides of the double-sided circuit board 20, and the both boards 20 and 30 are bonded by an adhesive layer 34. Each single-sided circuit board 30 is formed of a 75 μm single-sided copper-clad laminate, and etches the copper foil provided on one side of the insulating base 31 (the side facing the outside). Thus, a conductor circuit 35 having a required pattern is provided (a part of these conductor circuits 35 becomes the chip connection portion 2 and the component connection portion 4).
[0021]
Further, the filled via hole 33 formed through the insulating base material 31 is in contact with the conductor circuit 32 and slightly protrudes on the opposite side (surface side in contact with the double-sided circuit board 20). The protruding end of the filled via hole 33 of the single-sided circuit board 30 is in contact with the first and second conductor circuits 21 and 22 of the double-sided circuit board 20 so as to be electrically connected between the layers.
[0022]
(2) Manufacturing method of second substrate
Next, a method for manufacturing the second substrate 8 will be described with reference to FIGS.
As shown in FIG. 4 (A), the starting material is composed of an insulating base 40 formed from a glass cloth base epoxy resin, and copper foils 41 and 42 provided on both front and back surfaces of the insulating base 40. This is a double-sided copper-clad laminate 39. The thickness of this double-sided copper-clad laminate 39 is about 0.8 mm.
[0023]
A through-hole 43 is formed at a predetermined position of the double-sided copper-clad laminate 39 with a drill or the like, and a through-hole plating 43A is applied to the surface of the through-hole 43 by a well-known method, followed by etching by a well-known etching method. Processing is performed to form the copper foils 41 and 42 in a predetermined pattern (FIG. 4B).
[0024]
By the way, in the present embodiment, the passive component 3 is mounted on the central portion of the first substrate 5. Therefore, in the second substrate 8, a component mounting space 44 is formed by punching a predetermined center position of the second substrate 8 in order to open a space for mounting the passive component 3 ( FIG. 4 (C)). In the present embodiment, the portion where the second substrate 8 is left around the component mounting space 44 is the terminal section 7.
[0025]
Next, one end of the pin 45 manufactured from a conductive metal is press-fitted into the through hole 43 provided with the plating 43A. The pin 45 is provided with a disc-shaped flange 45A at the upper end portion, and protrusions 45B and 45C protrude in the vertical direction from the center of the flange 45A. Of these, the lower connection protrusion 45C is inserted into a pin receiving hole of a not-shown mating board (for example, a mother board) to connect the multilayer circuit board 9 and the mating board. The press-fitting protrusion 45 </ b> B protruding upward is press-fitted into the through hole 43 to fix the pin 45 to the second substrate 8. In addition, the pin 45 is provided in a hole portion (a section matched with the size of the second substrate 8) provided in a well-known pin stand jig (not shown) according to the pitch of each through hole 43. 45), the connection protrusion 45C is loosely inserted. At this time, only the press-fitting protrusion 45B protrudes because the hook part 45A is caught by the hole edge of the hole, and the press-fitting protrusion 45B is pressed by pressing the second substrate 8 from above. It is press-fitted into a predetermined through hole 43 (FIG. 5D).
[0026]
Next, the solder paste 46 is printed from the upper surface side of the through hole 43 and subjected to reflow processing, whereby the solder 46 fills the through hole 43 and a part of the solder 46 covers the land 43B (FIG. 5). (E)). Thus, the manufacture of the second substrate 8 is completed.
[0027]
(3) Multilayer circuit board manufacturing method
Next, the multilayer substrate 9 is manufactured by pressing the first substrate 5 and the second substrate 8. As shown in FIG. 6, an adhesive 47 is applied in advance to the upper surface side of the second substrate 8 and cured to the B stage, and the first substrate 5 and the second substrate 8 are stacked and hot pressed. In addition, as the adhesive 47, organic adhesives, such as an epoxy resin and a polyimide resin, can be used, for example, and it is desirable that the thickness is 50 micrometers-200 micrometers. Moreover, as conditions for the hot press, the heating temperature is 180 ° C., the heating time is 70 minutes, and the pressure is 1.96 × 10 6. ^-2 Pa and a degree of vacuum of 20 Torr can be performed. Thus, the manufacture of the multilayer circuit board 9 is completed (FIG. 7).
[0028]
After the multilayer circuit board 9 is manufactured, the integrated circuit chip 1 is mounted on the upper surface side of the chip connection portion 2. In addition, in the component mounting space 44 of the second substrate 8, the passive component 3 is mounted on the component connection portion 4. Here, the passive component 3 having a size of 1.0 mm × 0.5 mm or 0.6 mm × 0.3 mm can be used, and is mounted in a horizontally long shape as shown in FIG. For this reason, when the passive component 3 having the above dimensions is mounted, the component component 4A protrudes from the component section 4A by about 0.5 mm or 0.3 mm.
On the other hand, in the second substrate 8, the height of the terminal section 7 is higher than the component section 4A by approximately the thickness of the second substrate 8 (in the present embodiment, about 0.8 mm) ( 8, the passive component 3 does not protrude downward from the second substrate 8.
[0029]
As described above, according to the present embodiment, the terminal section 7 is formed at a position higher than the passive component 3, so that when the passive component 3 attaches the multilayer circuit board 9 to another board or the like, it is an obstacle. Never become.
Further, since the terminal section 7 located at the base end portion of the pin 45 is formed of hard resin, the fixing strength of the pin 45 can be improved. Further, by providing the multilayer circuit board 9 with a hard resin, the strength of the entire multilayer circuit board 9 can be improved.
[0030]
In addition, since the integrated circuit chip 1 and the passive component 3 are mounted with a thinner substrate interposed therebetween, the distance between the members 1 and 3 can be shortened, and the problem of loop inductance is unlikely to occur.
Further, since the component section 4A is provided at a position on the back side of the position where the integrated circuit chip 1 is mounted, the separation distance between the integrated circuit chip 1 and the passive component 3 can be further shortened. . Further, since the terminal section 7 is formed so as to surround the component section 4A, the passive component 3 is covered with the terminal section 7, and the passive component 3 is used for the terminal. Protected by compartment 7.
[0031]
<Second Embodiment>
Next, a second embodiment of the present invention will be described in detail with reference to FIGS. In the present embodiment, as shown in FIG. 13, a part of the conductor circuit 32 in the first substrate 5 of the first embodiment is used as a connection pad 54 for fixing the head 50 </ b> A of the pin 50. A multilayer circuit board 52 is configured by laminating a reinforced board 51 on the lower surface side of the board 5.
[0032]
(1) Pin fixing method
The pin 50 is made of a conductive material, and is a nail head type pin including a disc-shaped head 50A and a connection protrusion 50B protruding from the center of the head 50A. First, as shown in FIG. 9, the pin 50 is set up on a pin stand jig 53 in advance. The pin stand jig 53 is provided with a hole 53A having a diameter slightly larger than the diameter of the connection protrusion 50B. By inserting the connection protrusion 50B into the hole 53A, the pin 50 is loosely inserted. Is arranged at a position aligned with a predetermined connection pad 54.
[0033]
Next, as shown in FIG. 10, cream solder 55 is printed on the connection pads 54 of the first substrate 5, and the pins 50 erected on the pin stand jig 53 are inverted on the upper surface side. Then (with the head 50A on the lower side), the pin stand jig 53 is placed and reflow processing is performed. At this time, an appropriate weight 56 is placed on the connection protrusion 50B side of the pin 50. Thus, when the reflow process is completed, the cream solder 55 is melted and re-cured, and the pin 50 is fixed to the connection pad 54. When the pin 50 is fixed to the first substrate 5, the pin stand jig 53 is removed (FIG. 11).
[0034]
(2) Press operation between the first substrate and the reinforced substrate
As shown in FIG. 12, the reinforced substrate 51 is formed of a hard substrate such as a glass cloth base epoxy resin, and has a thickness of about 0.8 mm. The reinforced substrate 51 is not provided with a copper foil on both the front and back surfaces, and is composed only of an insulating resin material. In the present embodiment, the reinforced substrate 51 itself constitutes the terminal compartment in the present invention. For example, an epoxy-based adhesive 57 is applied to the reinforced substrate 51. After the adhesive 57 is cured to the B stage, the connection protrusion 50B is aligned with the position of the pin 50 by a drill or the like. A through hole 58 having a diameter that is equal to or slightly larger than the diameter is opened. In the through hole 58, a tapered guide surface 58A is provided on the side where the insertion of the connection protrusion 50B of the pin 50 is started (the side where the adhesive 57 is provided). The insertion operation is performed smoothly. Further, in the center of the reinforced substrate 51, resin is punched out so that the component section 4A of the first substrate 5 is opened up and down, and a component mounting space 59 is provided here.
[0035]
The multi-layer circuit board 60 is manufactured as shown in FIG. 13 by laminating the thus-prepared reinforced board 51 on the first board 5 to which the pins 50 are fixed as described above and hot pressing. To do. In addition, as conditions for hot pressing, the conditions when the first substrate 5 and the second substrate 8 are hot pressed in the first embodiment can be used. Thus, when the hot press operation is completed, both substrates 5 and 51 are fixed by the adhesive 57, and the vicinity of the head 50A of the pin 50 is reinforced by the reinforced substrate 51.
[0036]
As described above, the present embodiment can provide the same operations and effects as the first embodiment. Although not shown in the drawing, after the multilayer circuit board 60 is manufactured, the integrated circuit chip 1 is mounted on the upper surface side, and the passive component 3 is mounted on the lower component compartment 4A. It is the same as the form.
[0037]
<Third Embodiment>
Next, a third embodiment of the present invention will be described in detail with reference to FIGS. In the present embodiment, a third substrate 70 on which the integrated circuit chip 1 is mounted is manufactured, and the second substrate 8 of the first embodiment is laminated on the lower surface side of the third substrate 70 to constitute a multilayer circuit substrate. It is.
[0038]
(1) Manufacture of third substrate
14 to 17 show a process of manufacturing the third substrate 70 by laminating the single-sided circuit boards 83A to 83D manufactured from the single-sided copper-clad laminate 72. FIG. As shown in FIG. 14A, the single-sided copper-clad laminate 72 includes an insulating base 73 made of, for example, a glass cloth epoxy resin, and a copper foil 74 applied to the single side. The thickness of the single-sided copper-clad laminate 72 is 20 μm to 70 μm, and when the third substrate 70 is manufactured by pressing four single-sided circuit boards 83A to 83D as will be described later, It is comprised so that thickness may be set to 0.1 mm-0.3 mm.
[0039]
In this single-sided copper clad laminate 72, a protective sheet 75 made of PET is attached to the side opposite to the side on which the copper foil 74 is provided (FIG. 14B).
Next, a via hole 76 reaching the copper foil 74 is formed from the surface side to which the protective sheet 75 is attached, for example, by a carbon dioxide laser (FIG. 14C). After that, it is desirable to perform a desmear process in order to remove the residue remaining on the inner wall in the via hole 76.
[0040]
Next, after a protective sheet 77 made of PET is attached to the surface of the copper foil 74, a plating layer 78 is formed in the via hole 76 by electrolytic plating (FIG. 14D). At this time, it is possible to form the plating layer 78 up to the vicinity of the opening of the via hole 76. However, as a preferred embodiment, the plating layer 78 is formed with a slight gap left in the vicinity of the opening edge of the via hole 76. The gaps may be filled with a conductive paste to form conductive bumps 79 (described in detail later). According to this embodiment, even when the height of the plating layer 78 varies, correction can be achieved at the stage of filling the conductive paste. In place of the conductive paste, a low melting point metal such as lead / tin solder, tin / silver solder, indium solder or the like may be used.
[0041]
Next, the protective sheet 77 attached on the surface of the copper foil 74 is peeled off, and another protective sheet 80 is attached on the surface of the protective sheet 75 on the lower surface side (FIG. 15 (E)). After the foil 74 is masked according to a predetermined circuit, the copper foil 74 is etched by a well-known method to form a conductor circuit 81 (FIG. 15F).
After this etching process, the protective sheet 80 is peeled off, and a roughening process is performed on the surface side of the conductor circuit 81 and the plating layer 78. This roughening treatment is for improving the adhesion between the plating layer 78 and the conductive bump 79 and improving the adhesion between the conductor circuit 81 and the adhesive layer 82. Examples of the roughening treatment include soft etching treatment, blackening (oxidation) one reduction treatment, formation of needle-like alloy plating made of copper-nickel-phosphorus, and etching treatment using MEC etch bond (trade name, manufactured by MEC). . After the roughening treatment, it is desirable to form a Sn layer on the surface to prevent oxidation.
[0042]
Next, the conductive bump 79 is formed by filling the via hole 76 with a conductive paste. The conductive paste is filled into the via hole 76 by screen printing using the protective sheet 75 as a printing mask (FIG. 15G). After filling with the conductive paste, precuring is performed and the protective sheet 75 is peeled off, thereby forming conductive bumps 79 protruding from the surface of the insulating base 73 by the thickness of the protective sheet 75 (FIG. 15 ( H)). The protruding height of the conductive bump 79 is desirably in the range of 5 μm to 50 μm.
[0043]
The conductive bump 79 can be formed by a method of performing solder plating, a method of immersing in a solder solution, or the like in addition to a method of printing a solder paste which is a low melting point metal. Moreover, what contains at least 1 or more types of metal particle chosen from gold | metal | money, silver, copper, nickel, and solder as a conductive paste can be used.
Next, an adhesive is applied to the surface of the insulating substrate 73 including the conductive bumps 79 to form an adhesive layer 82 (FIG. 15I).
[0044]
As shown in FIG. 16, a plurality of single-sided circuit boards 83 manufactured in this way are stacked (in the present embodiment, four) and hot-pressed in the direction of arrow F. The uppermost layer and the lower two-layer single-sided circuit boards 83A and 83B are arranged so that the conductive bumps 79 face downward, while the uppermost layer and the uppermost two-layer single-sided circuit boards 83C and 83D. Are arranged so that the conductive bumps 79 face upward. As a result, the single-sided circuit boards of the upper and lower layers are arranged so that the conductive bumps 79 face each other.
[0045]
In addition, as conditions for the hot press, the heating temperature is 150 to 200 ° C., the heating time is 70 minutes, and the pressure is 1.96 × 10. ^-2 Pa and a degree of vacuum of 20 Torr can be performed. Thus, as each adhesive layer 82 is cured, the manufacture of the third substrate 70 is completed as shown in FIG. The third substrate 70 is a so-called coreless substrate in which a double-sided substrate serving as a core does not exist, and is a flexible substrate.
In this embodiment, the third substrate 70 is formed by laminating four-layer single-sided circuit boards, but it is needless to say that three or more layers can be manufactured.
[0046]
(2) Manufacturing method of multilayer circuit board
Next, the third circuit board 70 and the second circuit board 8 described in the first embodiment are stacked and hot-pressed to manufacture a multilayer circuit board (not shown). The multilayer circuit board can be manufactured by a method similar to that described in “(3) Manufacturing method of multilayer circuit board” of the first embodiment. At this time, a part of the conductor circuit 81 exposed in the uppermost layer or the lowermost layer is used as a chip connection part or a component connection part.
[0047]
Even with the multilayer circuit board manufactured in this way, the same operations and effects as in the first embodiment can be achieved. In the present embodiment, since the terminal section 7 is formed of a thicker hard substrate (second substrate 8), the strength of the multilayer circuit board can be improved. In addition, since the integrated circuit chip 1 and the passive component 3 are mounted with the thinner third substrate 70 interposed therebetween, the distance between the members 1 and 3 can be shortened.
[0048]
In the present embodiment, the multilayer circuit board is manufactured by laminating the second substrate 8 on the third substrate 70. However, as shown in the second embodiment, the nail head is formed on the lower surface side of the third substrate 70. A multilayer circuit board can also be formed by fixing the mold pins 50 and laminating the reinforcing substrate 51.
The technical scope of the present invention is not limited by the above-described embodiments, and, for example, those described below are also included in the technical scope of the present invention. In addition, the technical scope of the present invention extends to an equivalent range.
[Brief description of the drawings]
FIG. 1 is a cross-sectional view (1) showing a manufacturing process of a first substrate in a first embodiment.
FIG. 2 is a cross-sectional view (2) showing a manufacturing process of a first substrate.
FIG. 3 is a sectional view of the first substrate.
FIG. 4 is a cross-sectional view (1) showing a manufacturing process of a second substrate.
FIG. 5 is a cross-sectional view (2) showing the manufacturing process of the second substrate.
FIG. 6 is a cross-sectional view showing a manufacturing process of a multilayer circuit board.
FIG. 7 is a sectional view of a multilayer circuit board.
FIG. 8 is a cross-sectional view when an integrated circuit chip and passive components are mounted on a multilayer circuit board.
FIG. 9 is a sectional view when a nail head type pin is stood on a jig in the second embodiment.
FIG. 10 is a cross-sectional view showing a state when pins are fixed to one side of the first substrate.
FIG. 11 is a cross-sectional view showing a state when pins are fixed to the first substrate.
FIG. 12 is a cross-sectional view of a reinforced substrate
FIG. 13 is a cross-sectional view when a first substrate and a reinforced substrate are stacked.
FIG. 14 is a cross-sectional view (1) showing a manufacturing process of a third substrate in the third embodiment.
FIG. 15 is a cross-sectional view (2) showing a manufacturing process of the third substrate.
FIG. 16 is a cross-sectional view showing a state in which a third substrate is manufactured by stacking four-layer single-sided circuit boards.
FIG. 17 is a sectional view of the third substrate.
FIG. 18 is a sectional side view of a multilayer circuit board according to the related art of the present inventors.
FIG. 19 is a side sectional view of a multilayer circuit board according to the related art of the present inventors.
[Explanation of symbols]
1 ... Integrated circuit chip
2 ... Chip connection
3… Passive components
4 ... Part connection
4A ... Parts compartment
7 ... Terminal compartment
8. Second substrate (hard substrate)
9, 52 ... Multilayer circuit board
45, 50 ... pin (external connection terminal)
51. Reinforced substrate (hard substrate, terminal compartment)
70 ... Third substrate (flexible substrate)

Claims

Chip connection for mounting an integrated circuit chip is provided on one side, and a component compartment and external connection provided with a connection for mounting a passive component connected to the integrated circuit chip on the other side A multilayer circuit board provided with a terminal compartment provided with terminals,
On the other side, the terminal section is formed at a position higher than the component section by at least the height of the passive component ,
The external connection terminal is formed of a conductive pin, and the terminal section is formed of a hard resin .

The chip connection section and the component section are provided on a flexible substrate having a thickness of 0.1 mm to 0.3 mm, while the terminal section has a thickness of 0.3 mm to 0.8 mm. The multilayer circuit board according to claim 1, wherein the multilayer circuit board is provided on a hard substrate .