JP2003101014A - 高誘電率金属酸化物絶縁膜を有する半導体装置の製造方法及び半導体装置 - Google Patents
高誘電率金属酸化物絶縁膜を有する半導体装置の製造方法及び半導体装置Info
- Publication number
- JP2003101014A JP2003101014A JP2001295367A JP2001295367A JP2003101014A JP 2003101014 A JP2003101014 A JP 2003101014A JP 2001295367 A JP2001295367 A JP 2001295367A JP 2001295367 A JP2001295367 A JP 2001295367A JP 2003101014 A JP2003101014 A JP 2003101014A
- Authority
- JP
- Japan
- Prior art keywords
- metal oxide
- insulating film
- heat treatment
- film
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Chemical Vapour Deposition (AREA)
- Formation Of Insulating Films (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【課題】 誘電率の高い金属絶縁膜を備えた低リーク且
つ高信頼のＭＩＳ型半導体装置を提供することを目的と
する。 【解決手段】 シリコン酸化膜よりも熱的に安定な金属
酸化物を含むゲート絶縁膜を有するＭＩＳ型半導体装置
において、ゲート絶縁膜形成後の熱処理が６５０℃を超
える工程の雰囲気にヘリウムガスを添加し、更にこの熱
処理工程の雰囲気中に含まれる酸素及び水の分圧の和を
１３３×１０11.703-18114/TＰａ（Ｔは熱処理温度
（Ｋ））以下に制御することで、シリサイド化の抑制と
界面酸化膜厚増加の抑制を両立することができる。
つ高信頼のＭＩＳ型半導体装置を提供することを目的と
する。 【解決手段】 シリコン酸化膜よりも熱的に安定な金属
酸化物を含むゲート絶縁膜を有するＭＩＳ型半導体装置
において、ゲート絶縁膜形成後の熱処理が６５０℃を超
える工程の雰囲気にヘリウムガスを添加し、更にこの熱
処理工程の雰囲気中に含まれる酸素及び水の分圧の和を
１３３×１０11.703-18114/TＰａ（Ｔは熱処理温度
（Ｋ））以下に制御することで、シリサイド化の抑制と
界面酸化膜厚増加の抑制を両立することができる。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置及びそ
の製造方法に関わり、とくにＭＩＳ（ＭｅｔａｌＩｎｓ
ｕｌａｔｏｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）構造を有
する半導体装置のゲート絶縁膜として用いるに適した高
誘電率金属酸化物絶縁膜の製造方法及びその構造に関す
るものである。
の製造方法に関わり、とくにＭＩＳ（ＭｅｔａｌＩｎｓ
ｕｌａｔｏｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）構造を有
する半導体装置のゲート絶縁膜として用いるに適した高
誘電率金属酸化物絶縁膜の製造方法及びその構造に関す
るものである。
【０００２】
【従来の技術】シリコン半導体集積回路の微細化にとも
なって、ＭＩＳ型（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−
ｓｅｍｉｃｏｎｄｕｃｔｏｒ）半導体素子の寸法が微細
化している。ＩＴＲＳ（Ｉｎｔｅｒｎａｔｉｏｎａｌ
Ｔｅｃｈｎｏｌｏｇｙ Ｒｏａｄｍａｐ ｆｏｒ Ｓｅ
ｍｉｃｏｎｄｕｃｔｏｒｓ）の２０００年ｕｐｄａｔｅ
版によると、６０ｎｍのテクノロジー・ノードで、シリ
コン酸化膜換算膜厚（Ｅｑｕｉｖａｌｅｎｔ Ｐｈｙｓ
ｉｃａｌ Ｏｘｉｄｅ Ｔｈｉｃｋｎｅｓｓ；以下、Ｅ
ＯＴと呼ぶ）が０．８−１．２ｎｍのゲート絶縁膜が必
要とされている。この膜厚でリーク電流の抑制されたゲ
ート絶縁膜を実現するためには、シリコン酸化膜若しく
はシリコン酸窒化膜では不十分であり、誘電率の高い絶
縁膜、すなわち高誘電率金属酸化物絶縁膜が必要とされ
ている。
なって、ＭＩＳ型（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−
ｓｅｍｉｃｏｎｄｕｃｔｏｒ）半導体素子の寸法が微細
化している。ＩＴＲＳ（Ｉｎｔｅｒｎａｔｉｏｎａｌ
Ｔｅｃｈｎｏｌｏｇｙ Ｒｏａｄｍａｐ ｆｏｒ Ｓｅ
ｍｉｃｏｎｄｕｃｔｏｒｓ）の２０００年ｕｐｄａｔｅ
版によると、６０ｎｍのテクノロジー・ノードで、シリ
コン酸化膜換算膜厚（Ｅｑｕｉｖａｌｅｎｔ Ｐｈｙｓ
ｉｃａｌ Ｏｘｉｄｅ Ｔｈｉｃｋｎｅｓｓ；以下、Ｅ
ＯＴと呼ぶ）が０．８−１．２ｎｍのゲート絶縁膜が必
要とされている。この膜厚でリーク電流の抑制されたゲ
ート絶縁膜を実現するためには、シリコン酸化膜若しく
はシリコン酸窒化膜では不十分であり、誘電率の高い絶
縁膜、すなわち高誘電率金属酸化物絶縁膜が必要とされ
ている。
【０００３】近年研究が活発に進められている次世代高
誘電率金属酸化物絶縁膜として、Ｔａ2Ｏ5、ＴｉＯ2、
Ａｌ2Ｏ3、ＺｒＯ2、ＨｆＯ2、Ｚｒシリケート（ＺｒＳ
ｉＯｘ）及びＨｆシリケート（ＨｆＳｉＯｘ）が挙げら
れる。特にその中でもＳｉ基板上での熱力学的安定性が
良く、誘電率及びバンドギャップが大きいＺｒＯ2、Ｈ
ｆＯ2及びそれらのシリケートがｓｕｂ−１ｎｍ世代の
ゲート絶縁膜として有望視されている。
誘電率金属酸化物絶縁膜として、Ｔａ2Ｏ5、ＴｉＯ2、
Ａｌ2Ｏ3、ＺｒＯ2、ＨｆＯ2、Ｚｒシリケート（ＺｒＳ
ｉＯｘ）及びＨｆシリケート（ＨｆＳｉＯｘ）が挙げら
れる。特にその中でもＳｉ基板上での熱力学的安定性が
良く、誘電率及びバンドギャップが大きいＺｒＯ2、Ｈ
ｆＯ2及びそれらのシリケートがｓｕｂ−１ｎｍ世代の
ゲート絶縁膜として有望視されている。
【０００４】しかしこれらの高誘電率金属酸化物絶縁膜
とＳｉ基板界面の熱的安定性において、以下の問題が指
摘されている。一つは、通常、絶縁膜形成後の熱処理
は、例えば、窒素中５３２Ｐａの圧力で９５０℃〜１０
００℃の温度範囲で行われている。しかしながらこれら
の条件では酸化種（Ｏ2、Ｈ2Ｏ）を含み、金属酸化物絶
縁膜中は酸化種（Ｏ2、Ｈ2Ｏ）の拡散が比較的早く、半
導体装置の製造工程中における各種熱処理工程において
雰囲気中に微量に含まれる酸化種が絶縁膜中を容易に通
り抜け、絶縁膜／Ｓｉ基板界面に厚いＳｉＯ2膜が形成
されてしまう点である。これにより膜全体の誘電率が低
下し、ＥＯＴ増加を招いている。
とＳｉ基板界面の熱的安定性において、以下の問題が指
摘されている。一つは、通常、絶縁膜形成後の熱処理
は、例えば、窒素中５３２Ｐａの圧力で９５０℃〜１０
００℃の温度範囲で行われている。しかしながらこれら
の条件では酸化種（Ｏ2、Ｈ2Ｏ）を含み、金属酸化物絶
縁膜中は酸化種（Ｏ2、Ｈ2Ｏ）の拡散が比較的早く、半
導体装置の製造工程中における各種熱処理工程において
雰囲気中に微量に含まれる酸化種が絶縁膜中を容易に通
り抜け、絶縁膜／Ｓｉ基板界面に厚いＳｉＯ2膜が形成
されてしまう点である。これにより膜全体の誘電率が低
下し、ＥＯＴ増加を招いている。
【０００５】また逆に熱処理雰囲気中の酸化種分圧を下
げた超高真空中（Ｕｌｔｒａ Ｈｉｇｈ Ｖａｃｕｕ
ｍ； 以下ＵＨＶと呼ぶ）での熱処理の場合、９００℃
以上の加熱処理により高誘電体絶縁膜とＳｉ基板界面に
おいてシリサイド（ＭＳｉｘ）反応が生じ、絶縁性の劣
化や界面の平坦性の劣化が起きることが確認されている
（２００１ ＭＲＳ Ｓｐｒｉｎｇ Ｍｅｅｔｉｎｇ，
ＳｙｍｐｏｓｉｕｍＫ， Ｇａｔｅ Ｓｔａｃｋ ａ
ｎｄ Ｓｉｌｉｃｉｄｅ Ｉｓｓｕｅｓ ｉｎＳｉ Ｐ
ｒｏｃｅｓｓｉｎｇ ＩＩなど）。この現象は金属酸化
物絶縁膜／Ｓｉ基板界面のみならず、ｐｏｌｙ−Ｓｉも
しくはｐｏｌｙ−ＳｉＧｅゲート電極との界面において
も同様の反応が起きる。これらの現象について、例えば
ＺｒＯ 2に関しては以下の反応が考えられている。 ＺｒＯx＋（ｘ＋２）Ｓｉ→ＺｒＳｉ2＋ｘＳｉＯ↑ （Ｄ． Ｗｉｃａｋｓａｎａ ｅｔ ａｌ．， ＭＲＳ Ｋ１．７） ・・・（１） Ｓｉ＋ＳｉＯ2＋ＺｒＯ2→ＺｒＳｉ2＋ＺｒＳｉ＋ＳｉＯ↑ （Ｍ． Ａ． Ｇｒｉｂｅｌｙｕｋ ｅｔ ａｌ．， ＭＲＳ Ｋ２．８） ・・・（２） ＺｒＯ2＋６ＳｉＯ↑→ＺｒＳｉ2＋４ＳｉＯ2 （Ｔ． Ｓ． Ｊｅｏｎ ｅｔ ａｌ．， Ａｐｐｌ． Ｐｈｙｓ． Ｌｅｔｔ ． ７８， ３６８ （２００１）．） ・・・（３） これらの反応はＺｒＯ2に限ったことではなく、ＨｆＯ2
及びそれらを含むシリケートにおいても同様に起きる。
またこれらの反応式から、ゲート電極／金属酸化物絶縁
膜界面や金属酸化物絶縁膜／Ｓｉ基板界面でのＳｉＯガ
スの発生がシリサイド形成のトリガーになること分か
る。
げた超高真空中（Ｕｌｔｒａ Ｈｉｇｈ Ｖａｃｕｕ
ｍ； 以下ＵＨＶと呼ぶ）での熱処理の場合、９００℃
以上の加熱処理により高誘電体絶縁膜とＳｉ基板界面に
おいてシリサイド（ＭＳｉｘ）反応が生じ、絶縁性の劣
化や界面の平坦性の劣化が起きることが確認されている
（２００１ ＭＲＳ Ｓｐｒｉｎｇ Ｍｅｅｔｉｎｇ，
ＳｙｍｐｏｓｉｕｍＫ， Ｇａｔｅ Ｓｔａｃｋ ａ
ｎｄ Ｓｉｌｉｃｉｄｅ Ｉｓｓｕｅｓ ｉｎＳｉ Ｐ
ｒｏｃｅｓｓｉｎｇ ＩＩなど）。この現象は金属酸化
物絶縁膜／Ｓｉ基板界面のみならず、ｐｏｌｙ−Ｓｉも
しくはｐｏｌｙ−ＳｉＧｅゲート電極との界面において
も同様の反応が起きる。これらの現象について、例えば
ＺｒＯ 2に関しては以下の反応が考えられている。 ＺｒＯx＋（ｘ＋２）Ｓｉ→ＺｒＳｉ2＋ｘＳｉＯ↑ （Ｄ． Ｗｉｃａｋｓａｎａ ｅｔ ａｌ．， ＭＲＳ Ｋ１．７） ・・・（１） Ｓｉ＋ＳｉＯ2＋ＺｒＯ2→ＺｒＳｉ2＋ＺｒＳｉ＋ＳｉＯ↑ （Ｍ． Ａ． Ｇｒｉｂｅｌｙｕｋ ｅｔ ａｌ．， ＭＲＳ Ｋ２．８） ・・・（２） ＺｒＯ2＋６ＳｉＯ↑→ＺｒＳｉ2＋４ＳｉＯ2 （Ｔ． Ｓ． Ｊｅｏｎ ｅｔ ａｌ．， Ａｐｐｌ． Ｐｈｙｓ． Ｌｅｔｔ ． ７８， ３６８ （２００１）．） ・・・（３） これらの反応はＺｒＯ2に限ったことではなく、ＨｆＯ2
及びそれらを含むシリケートにおいても同様に起きる。
またこれらの反応式から、ゲート電極／金属酸化物絶縁
膜界面や金属酸化物絶縁膜／Ｓｉ基板界面でのＳｉＯガ
スの発生がシリサイド形成のトリガーになること分か
る。
【０００６】以上のことから、金属酸化物絶縁膜／Ｓｉ
基板界面のＳｉＯ2膜を増やさないためには雰囲気中の
酸化種の分圧を下げなければならないが、逆に下げ過ぎ
るとシリサイドの形成が起きてしまうという相反関係が
存在する。酸化とシリサイド化を抑制する最適な酸化種
分圧の範囲は非常に狭く、活性化熱処理等の高温熱工程
を多く有する現状の半導体プロセスにこれら高誘電体金
属酸化物絶縁膜を適用する上で、ゲート電極／金属酸化
物絶縁膜界面や金属酸化物絶縁膜／Ｓｉ基板界面金属酸
化物絶縁膜／Ｓｉ基板界面にＳｉＯ2膜やシリサイド膜
の形成を抑制することは困難であった。
基板界面のＳｉＯ2膜を増やさないためには雰囲気中の
酸化種の分圧を下げなければならないが、逆に下げ過ぎ
るとシリサイドの形成が起きてしまうという相反関係が
存在する。酸化とシリサイド化を抑制する最適な酸化種
分圧の範囲は非常に狭く、活性化熱処理等の高温熱工程
を多く有する現状の半導体プロセスにこれら高誘電体金
属酸化物絶縁膜を適用する上で、ゲート電極／金属酸化
物絶縁膜界面や金属酸化物絶縁膜／Ｓｉ基板界面金属酸
化物絶縁膜／Ｓｉ基板界面にＳｉＯ2膜やシリサイド膜
の形成を抑制することは困難であった。
【０００７】
【発明が解決しようとする課題】上記のように、高誘電
率金属酸化物絶縁膜形成後の熱処理工程において、雰囲
気中の僅かな酸素及び水により、容易に金属酸化物絶縁
膜／Ｓｉ基板界面に厚いＳｉＯ2膜が形成されてしま
い、誘電率の低下を招く。逆にＵＨＶ等の低酸素・水分
圧雰囲気中での加熱を行うと、金属酸化物絶縁膜／Ｓｉ
基板界面にシリサイドが形成され、絶縁性の劣化や界面
の平坦性の劣化を引き起こす。
率金属酸化物絶縁膜形成後の熱処理工程において、雰囲
気中の僅かな酸素及び水により、容易に金属酸化物絶縁
膜／Ｓｉ基板界面に厚いＳｉＯ2膜が形成されてしま
い、誘電率の低下を招く。逆にＵＨＶ等の低酸素・水分
圧雰囲気中での加熱を行うと、金属酸化物絶縁膜／Ｓｉ
基板界面にシリサイドが形成され、絶縁性の劣化や界面
の平坦性の劣化を引き起こす。
【０００８】本発明はこれらの問題点を解決するために
なされたものであり、金属酸化物絶縁膜／Ｓｉ基板界面
におけるＳｉＯ2膜の増加や、ゲート電極／金属酸化物
絶縁膜界面や金属酸化物絶縁膜／Ｓｉ基板界面のシリサ
イドの形成が抑制され、ゲート電極／金属酸化物絶縁膜
及び金属酸化物絶縁膜／Ｓｉ基板界面のラフネスの低減
と、高誘電率金属酸化物絶縁膜の誘電率低下抑制の両立
が可能となり、また、リーク電流の少ない高信頼性の絶
縁膜を有する半導体装置を提供することを目的とする。
なされたものであり、金属酸化物絶縁膜／Ｓｉ基板界面
におけるＳｉＯ2膜の増加や、ゲート電極／金属酸化物
絶縁膜界面や金属酸化物絶縁膜／Ｓｉ基板界面のシリサ
イドの形成が抑制され、ゲート電極／金属酸化物絶縁膜
及び金属酸化物絶縁膜／Ｓｉ基板界面のラフネスの低減
と、高誘電率金属酸化物絶縁膜の誘電率低下抑制の両立
が可能となり、また、リーク電流の少ない高信頼性の絶
縁膜を有する半導体装置を提供することを目的とする。
【０００９】
【課題を解決するための手段】上記の目的を達成するた
めの本発明に係わる第１の半導体装置の製造方法は、シ
リコン基板上に高誘電率金属酸化物膜を形成する工程
と、前記高誘電率金属酸化物膜形成工程後に、酸素及び
水の分圧の和が、１３３＊１０11.703-18114/TＰａ（Ｔ
は前記熱処理温度（Ｋ））以下であり、かつ窒素原子よ
りも原子半径の小さい希ガスが存在する雰囲気下で６５
０℃以上の熱処理を行う工程と、前記高誘電率金属酸化
物絶縁膜を用いた機能素子を形成する工程を備えること
を特徴とする高誘電率金属酸化物絶縁膜を有する半導体
装置の製造方法である。
めの本発明に係わる第１の半導体装置の製造方法は、シ
リコン基板上に高誘電率金属酸化物膜を形成する工程
と、前記高誘電率金属酸化物膜形成工程後に、酸素及び
水の分圧の和が、１３３＊１０11.703-18114/TＰａ（Ｔ
は前記熱処理温度（Ｋ））以下であり、かつ窒素原子よ
りも原子半径の小さい希ガスが存在する雰囲気下で６５
０℃以上の熱処理を行う工程と、前記高誘電率金属酸化
物絶縁膜を用いた機能素子を形成する工程を備えること
を特徴とする高誘電率金属酸化物絶縁膜を有する半導体
装置の製造方法である。
【００１０】第１の製造方法において、前記熱処理工程
の雰囲気中に含まれる酸素及び水の分圧の和は、１３３
＊１０8.903-18114/TＰａ（Ｔは前記熱処理温度
（Ｋ））以下であることが望ましい。
の雰囲気中に含まれる酸素及び水の分圧の和は、１３３
＊１０8.903-18114/TＰａ（Ｔは前記熱処理温度
（Ｋ））以下であることが望ましい。
【００１１】また、本発明に係わる第２の半導体装置の
製造方法は、シリコン基板上に高誘電率金属酸化物膜を
形成する工程と、前記高誘電率金属酸化物膜上に薄膜を
形成する工程と、前記薄膜形成後に、窒素原子よりも原
子半径の小さい希ガス存在下で６５０℃以上の熱処理を
行う工程と、前記高誘電率金属酸化物絶縁膜を用いた機
能素子を形成する工程を備えることを特徴とする高誘電
率金属酸化物絶縁膜を有する半導体装置の製造方法であ
る。
製造方法は、シリコン基板上に高誘電率金属酸化物膜を
形成する工程と、前記高誘電率金属酸化物膜上に薄膜を
形成する工程と、前記薄膜形成後に、窒素原子よりも原
子半径の小さい希ガス存在下で６５０℃以上の熱処理を
行う工程と、前記高誘電率金属酸化物絶縁膜を用いた機
能素子を形成する工程を備えることを特徴とする高誘電
率金属酸化物絶縁膜を有する半導体装置の製造方法であ
る。
【００１２】第２の製造方法において、前記熱処理工程
の雰囲気中に含まれる酸素及び水の分圧の和は、１３３
＊１０11.703-18114/TＰａ（Ｔは前記熱処理温度
（Ｋ））以下であることが望ましい。さらに前記熱処理
工程の雰囲気中に含まれる酸素及び水の分圧の和は、１
３３＊１０8.903-18114/TＰａ（Ｔは前記熱処理温度
（Ｋ））以下であることが望ましい。
の雰囲気中に含まれる酸素及び水の分圧の和は、１３３
＊１０11.703-18114/TＰａ（Ｔは前記熱処理温度
（Ｋ））以下であることが望ましい。さらに前記熱処理
工程の雰囲気中に含まれる酸素及び水の分圧の和は、１
３３＊１０8.903-18114/TＰａ（Ｔは前記熱処理温度
（Ｋ））以下であることが望ましい。
【００１３】前記第１及び第２の製造方法において、前
記希ガスは、Ｈｅ若しくはＮｅの少なくとも１種である
ことが望ましい。
記希ガスは、Ｈｅ若しくはＮｅの少なくとも１種である
ことが望ましい。
【００１４】また、本発明の半導体装置は、シリコン基
板上に形成されたＭＩＳ型トランジスタのゲート絶縁膜
として、窒素原子よりも原子半径の小さい０族元素を含
有する高誘電率金属酸化物絶縁膜を備えることを特徴と
する半導体装置である。
板上に形成されたＭＩＳ型トランジスタのゲート絶縁膜
として、窒素原子よりも原子半径の小さい０族元素を含
有する高誘電率金属酸化物絶縁膜を備えることを特徴と
する半導体装置である。
【００１５】前記０族元素が、Ｈｅ若しくはＮｅの少な
くとも一種であることが望ましい。また、前記金属酸化
物を構成する金属はＺｒもしくはＨｆの少なくとも一種
であることが望ましい。
くとも一種であることが望ましい。また、前記金属酸化
物を構成する金属はＺｒもしくはＨｆの少なくとも一種
であることが望ましい。
【００１６】本発明の第１及び第２の半導体装置の製造
方法によれば、金属酸化物絶縁膜／Ｓｉ基板界面に不可
避的に形成されるＳｉＯ2膜の増加や、ゲート電極／金
属酸化物絶縁膜界面や金属酸化物絶縁膜／Ｓｉ基板界面
のシリサイドの形成が抑制され、ゲート電極／金属酸化
物絶縁膜及び金属酸化物絶縁膜／Ｓｉ基板界面のラフネ
スの低減と、高誘電率金属酸化物絶縁膜の誘電率低下抑
制の両立が可能となり、また、リーク電流の少ない高信
頼性の絶縁膜を有する半導体装置を提供される。
方法によれば、金属酸化物絶縁膜／Ｓｉ基板界面に不可
避的に形成されるＳｉＯ2膜の増加や、ゲート電極／金
属酸化物絶縁膜界面や金属酸化物絶縁膜／Ｓｉ基板界面
のシリサイドの形成が抑制され、ゲート電極／金属酸化
物絶縁膜及び金属酸化物絶縁膜／Ｓｉ基板界面のラフネ
スの低減と、高誘電率金属酸化物絶縁膜の誘電率低下抑
制の両立が可能となり、また、リーク電流の少ない高信
頼性の絶縁膜を有する半導体装置を提供される。
【００１７】また、本発明の半導体装置によれば、ゲー
ト絶縁膜として窒素原子よりも原子半径の小さい０族元
素を含有する高誘電率金属酸化物絶縁膜を用いることに
より高い誘電率を有すると共にリーク電流の少ないゲー
ト絶縁膜となり、高信頼性の半導体装置を提供すること
ができる。これは高誘電率金属酸化膜中に窒素原子より
も原子半径の小さい０族元素が含有されることにより、
膜中や、基板界面、ゲート電極との界面でのストレスが
緩和されるとともに、結合の熱的振動を０族元素が冷却
する効果により、膜中電荷や界面準位密度が低減される
ためと考えられる。
ト絶縁膜として窒素原子よりも原子半径の小さい０族元
素を含有する高誘電率金属酸化物絶縁膜を用いることに
より高い誘電率を有すると共にリーク電流の少ないゲー
ト絶縁膜となり、高信頼性の半導体装置を提供すること
ができる。これは高誘電率金属酸化膜中に窒素原子より
も原子半径の小さい０族元素が含有されることにより、
膜中や、基板界面、ゲート電極との界面でのストレスが
緩和されるとともに、結合の熱的振動を０族元素が冷却
する効果により、膜中電荷や界面準位密度が低減される
ためと考えられる。
【００１８】なお、本明細書において高誘電率金属酸化
物とは、シリコン酸化物よりも比誘電率の高い金属酸化
物を意味し、さらに金属酸窒化物、金属とシリコンと酸
素を構成元素として含むシリケートもその範疇にあるも
のとする。たとえば、ＺｒＯ 2，ＨｆＯ2、ＢｅＯ、Ｍｇ
Ｏ、ＣａＯ、ＳｒＯ、ＢａＯ、Ｙ2Ｏ3、ＣｅＯ2、Ｐｒ
ｘＯｙ、Ｎｄ2Ｏ3、ＴｈＯ2、ＲｕＯ2、ＩｒＯ2、Ａｌ2
Ｏ3、Ｉｎ2Ｏ3、ＺｒＯＮ、ＨｆＯＮ、ＺｒＳｉＯ4、Ｈ
ｆＳｉＯ4膜などの形成にも本発明は適用可能である。
特に望ましくはＳｉとの熱力学的安定性、低欠陥及び低
潮解性の観点からジルコニウム及びハフニウムの酸化
物、酸窒化物もしくはシリケートである。また、高誘電
率金属酸化物膜は、高誘電率金属酸化物、酸窒化物もし
くはシリケート単独からなる膜以外にも高誘電率金属酸
化物を含む混合膜及び高誘電率金属酸化物膜を含む積層
膜などであってもよい。
物とは、シリコン酸化物よりも比誘電率の高い金属酸化
物を意味し、さらに金属酸窒化物、金属とシリコンと酸
素を構成元素として含むシリケートもその範疇にあるも
のとする。たとえば、ＺｒＯ 2，ＨｆＯ2、ＢｅＯ、Ｍｇ
Ｏ、ＣａＯ、ＳｒＯ、ＢａＯ、Ｙ2Ｏ3、ＣｅＯ2、Ｐｒ
ｘＯｙ、Ｎｄ2Ｏ3、ＴｈＯ2、ＲｕＯ2、ＩｒＯ2、Ａｌ2
Ｏ3、Ｉｎ2Ｏ3、ＺｒＯＮ、ＨｆＯＮ、ＺｒＳｉＯ4、Ｈ
ｆＳｉＯ4膜などの形成にも本発明は適用可能である。
特に望ましくはＳｉとの熱力学的安定性、低欠陥及び低
潮解性の観点からジルコニウム及びハフニウムの酸化
物、酸窒化物もしくはシリケートである。また、高誘電
率金属酸化物膜は、高誘電率金属酸化物、酸窒化物もし
くはシリケート単独からなる膜以外にも高誘電率金属酸
化物を含む混合膜及び高誘電率金属酸化物膜を含む積層
膜などであってもよい。
【００１９】
【発明の実施の形態】以下では、図面を参照しながら本
発明の実施の形態（以下、実施例という）を説明する。 （第１の実施例）本発明の第１の製造方法を、ＭＩＳト
ランジスタ形成を例にして説明する。まず、図１に示す
ように、単結晶のｐ型シリコン基板１１の表面に、素子
分離の役割を果たす深い溝を形成し、ＣＶＤ法によりシ
リコン酸化膜１３で埋め込み、素子分離領域１２を形成
する。（第１工程） 次に、図２に示すように、高誘電率金属酸化物膜である
ＺｒＯ2膜１４を形成する（ＺｒＯ2膜の形成方法は、後
で詳細に述べる）。（第２工程） 次に、図３に示すように、ＺｒＯ2膜１４の上部にゲー
ト電極としてポリシリコン膜１５をＣＶＤ法によって形
成する。（第３工程） 次に、図４に示すように、ポリシリコン１５上にフォト
レジストパターン１６を形成する。（第４工程） 次に、図５に示すように、フォトレジストパターン１６
をマスクとして、ポリシリコン膜１５を反応性イオンエ
ッチングし、第１のゲート電極１５を形成する。（第５
工程） 次に、砒素のイオン注入を、例えば加速電圧４０ｋｅ
Ｖ、ドーズ量２ｘ１０15ｃｍ-2の条件で行い活性化熱処
理することで、高不純物濃度のｎ+型ゲート電極１５、
ｎ+型ソース領域１７、ｎ+型ドレイン領域１８を同時に
形成する。（第６工程） 次に、図６に示すように、全面に３００ｎｍのシリコン
酸化膜をＣＶＤ法により堆積し、層間絶縁膜１９を形成
する。この後、層間絶縁膜１９上にコンタクトホール形
成用のフォトレジストパターン（不図示）を形成し、こ
れをマスクとして反応性イオンエッチング法により層間
絶縁膜１９をエッチングして、コンタクトホールを開口
する。最後に、全面にＡｌ膜をスパッタ法により形成し
た後、これをパターニングして、ソース電極１１０、ド
レイン電極１１１、および第２のゲート電極１１２を形
成してｎ型ＭＩＳトランジスタが完成する。（第７工
程） なお、本実施例では、ｎ型ＭＩＳトランジスタの製造工
程を示したが、ｐ型ＭＩＳトランジスタでは導電型がｎ
型とｐ型で入れ替わる点が異なるだけであり、基本的な
製造工程はまったく同じである。
発明の実施の形態（以下、実施例という）を説明する。 （第１の実施例）本発明の第１の製造方法を、ＭＩＳト
ランジスタ形成を例にして説明する。まず、図１に示す
ように、単結晶のｐ型シリコン基板１１の表面に、素子
分離の役割を果たす深い溝を形成し、ＣＶＤ法によりシ
リコン酸化膜１３で埋め込み、素子分離領域１２を形成
する。（第１工程） 次に、図２に示すように、高誘電率金属酸化物膜である
ＺｒＯ2膜１４を形成する（ＺｒＯ2膜の形成方法は、後
で詳細に述べる）。（第２工程） 次に、図３に示すように、ＺｒＯ2膜１４の上部にゲー
ト電極としてポリシリコン膜１５をＣＶＤ法によって形
成する。（第３工程） 次に、図４に示すように、ポリシリコン１５上にフォト
レジストパターン１６を形成する。（第４工程） 次に、図５に示すように、フォトレジストパターン１６
をマスクとして、ポリシリコン膜１５を反応性イオンエ
ッチングし、第１のゲート電極１５を形成する。（第５
工程） 次に、砒素のイオン注入を、例えば加速電圧４０ｋｅ
Ｖ、ドーズ量２ｘ１０15ｃｍ-2の条件で行い活性化熱処
理することで、高不純物濃度のｎ+型ゲート電極１５、
ｎ+型ソース領域１７、ｎ+型ドレイン領域１８を同時に
形成する。（第６工程） 次に、図６に示すように、全面に３００ｎｍのシリコン
酸化膜をＣＶＤ法により堆積し、層間絶縁膜１９を形成
する。この後、層間絶縁膜１９上にコンタクトホール形
成用のフォトレジストパターン（不図示）を形成し、こ
れをマスクとして反応性イオンエッチング法により層間
絶縁膜１９をエッチングして、コンタクトホールを開口
する。最後に、全面にＡｌ膜をスパッタ法により形成し
た後、これをパターニングして、ソース電極１１０、ド
レイン電極１１１、および第２のゲート電極１１２を形
成してｎ型ＭＩＳトランジスタが完成する。（第７工
程） なお、本実施例では、ｎ型ＭＩＳトランジスタの製造工
程を示したが、ｐ型ＭＩＳトランジスタでは導電型がｎ
型とｐ型で入れ替わる点が異なるだけであり、基本的な
製造工程はまったく同じである。
【００２０】ここで高誘電率金属酸化物絶縁膜であるＺ
ｒＯ2膜１４の形成工程の詳細を説明する。
ｒＯ2膜１４の形成工程の詳細を説明する。
【００２１】まず、前処理としてシリコン・ウェハに対
して表面汚染を効果的に除去するために、塩酸／オゾン
水処理を用いた。これによりＳｉ表面に約１ｎｍのＣｈ
ｅｍｉｃａｌ Ｏｘｉｄｅが形成される（ＥＯＴ低減の
ため、この後に希フッ酸処理を追加してもよい）。
して表面汚染を効果的に除去するために、塩酸／オゾン
水処理を用いた。これによりＳｉ表面に約１ｎｍのＣｈ
ｅｍｉｃａｌ Ｏｘｉｄｅが形成される（ＥＯＴ低減の
ため、この後に希フッ酸処理を追加してもよい）。
【００２２】次に、前処理が終了したウェハをスパッタ
装置中へ搬送する。ウェハの温度を室温に保ち、ＺｒＯ
2ターゲットを用いてＡｒ／Ｏ2ガスＲＦプラズマ（４０
０Ｗ）によるスパッタを行い、Ｃｈｅｍｉｃａｌ Ｏｘ
ｉｄｅ上に約２ｎｍのＺｒＯ 2膜を形成した。
装置中へ搬送する。ウェハの温度を室温に保ち、ＺｒＯ
2ターゲットを用いてＡｒ／Ｏ2ガスＲＦプラズマ（４０
０Ｗ）によるスパッタを行い、Ｃｈｅｍｉｃａｌ Ｏｘ
ｉｄｅ上に約２ｎｍのＺｒＯ 2膜を形成した。
【００２３】次にＺｒＯ2膜の緻密化及び欠陥低減のた
めの熱処理を行った。この時の熱処理条件は以下の通
り。 ＜Ｈｅ雰囲気中＞ バックグランド真空度：１３３＊５．４Ｅ-10Ｐａ Ｈｅ圧力：１３３Ｐａ 雰囲気中の酸素及び水分圧の和：１３３＊１Ｅ-9Ｐａ 基板温度：９２０℃ 加熱時間：１０分 比較のため熱処理条件のみを変えて上記実施例と同様に
してサンプルを作成した。
めの熱処理を行った。この時の熱処理条件は以下の通
り。 ＜Ｈｅ雰囲気中＞ バックグランド真空度：１３３＊５．４Ｅ-10Ｐａ Ｈｅ圧力：１３３Ｐａ 雰囲気中の酸素及び水分圧の和：１３３＊１Ｅ-9Ｐａ 基板温度：９２０℃ 加熱時間：１０分 比較のため熱処理条件のみを変えて上記実施例と同様に
してサンプルを作成した。
【００２４】熱処理条件は以下のとおり。
＜ＵＨＶ中＞
真空度：１３３＊１Ｅ-9Ｐａ
基板温度：９２０℃
加熱時間：１０分
＜Ｎ2雰囲気中＞
バックグラウンド真空度：１３３＊５．４Ｅ-10Ｐａ、
Ｎ2圧力：１３３Ｐａ、
酸素及び水分圧はＨｅの場合と同じ、
基板温度：９２０℃
以上の３種のサンプルについての熱処理前後でのＺｒＯ
2／ＳｉＯ2積層膜の結合状態変化を、その場観察Ｘ線光
電子分光法（Ｉｎ−ｓｉｔｕ Ｘ−ｒａｙ Ｐｈｏｔｏ
ｅｌｅｃｔｒｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ； 以下
Ｉｎ−ｓｉｔｕＸＰＳと呼ぶ）により導出した。
2／ＳｉＯ2積層膜の結合状態変化を、その場観察Ｘ線光
電子分光法（Ｉｎ−ｓｉｔｕ Ｘ−ｒａｙ Ｐｈｏｔｏ
ｅｌｅｃｔｒｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ； 以下
Ｉｎ−ｓｉｔｕＸＰＳと呼ぶ）により導出した。
【００２５】図７に各種熱処理条件でのＺｒ３ｄ及びＳ
ｉ２ｐスペクトル変化を示す。Ｘ線源はＭｇＫα光電子
脱出角度は４５度で測定を行った。比較のため、ＵＨＶ
中、Ｎ２雰囲気中の結果も示す。
ｉ２ｐスペクトル変化を示す。Ｘ線源はＭｇＫα光電子
脱出角度は４５度で測定を行った。比較のため、ＵＨＶ
中、Ｎ２雰囲気中の結果も示す。
【００２６】Ｚｒ３ｄスペクトルより、９００℃を超え
る高温熱処理にも係らずＨｅ熱処理ではＺｒＳｉｘが全
く形成されない。ここでＺｒＯ2ピーク形状がシャープ
になり若干高エネルギー側にシフトするのは、ＺｒＯ2
層の結晶化が進むと共に絶縁性が向上し、Ｘ線照射によ
るチャージアップが起きているためである。それに対し
ＵＨＶ中及びＮ2中ではＺｒＯ2層は完全に消失し、Ｚｒ
Ｓｉｘが形成されていることが確認できる。これは従来
の報告例と同じであり、前記（１）〜（３）式の反応が
生じたためである。Ｓｉ２ｐスペクトルにおいても、Ｈ
ｅ雰囲気中の熱処理により界面ＳｉＯｘ膜の還元が起き
ていないことが確認できる。ここでもブロードなＳｉＯ
ｘピークが、熱処理により形状がシャープになると共に
高エネルギー側にシフトし、より熱的に安定なＳｉＯ2
膜に変化したことが分かる。しかしながら、ＳｉＯ2膜
の量は増大していない。他の雰囲気中ではＳｉＯｘ膜が
還元されると共にＺｒＳｉｘが形成され、特にＮ2中で
は更に窒化が進みＳｉＮｘ膜がＺｒＳｉｘ表面に形成さ
れていることが分かる。またＳｉ２ｐのＺｒＳｉｘ強度
が増大し、Ｚｒ３ｄのＺｒＳｉｘ強度がＺｒＯ2強度と
比べて減少していることから、ＺｒＯ2膜の大半は下層
からのＳｉＯガス脱離に伴い蒸発してしまい、僅かに残
ったＺｒ原子が清浄Ｓｉ基板表面と反応してＺｒＳｉｘ
層を形成していることが分かる。
る高温熱処理にも係らずＨｅ熱処理ではＺｒＳｉｘが全
く形成されない。ここでＺｒＯ2ピーク形状がシャープ
になり若干高エネルギー側にシフトするのは、ＺｒＯ2
層の結晶化が進むと共に絶縁性が向上し、Ｘ線照射によ
るチャージアップが起きているためである。それに対し
ＵＨＶ中及びＮ2中ではＺｒＯ2層は完全に消失し、Ｚｒ
Ｓｉｘが形成されていることが確認できる。これは従来
の報告例と同じであり、前記（１）〜（３）式の反応が
生じたためである。Ｓｉ２ｐスペクトルにおいても、Ｈ
ｅ雰囲気中の熱処理により界面ＳｉＯｘ膜の還元が起き
ていないことが確認できる。ここでもブロードなＳｉＯ
ｘピークが、熱処理により形状がシャープになると共に
高エネルギー側にシフトし、より熱的に安定なＳｉＯ2
膜に変化したことが分かる。しかしながら、ＳｉＯ2膜
の量は増大していない。他の雰囲気中ではＳｉＯｘ膜が
還元されると共にＺｒＳｉｘが形成され、特にＮ2中で
は更に窒化が進みＳｉＮｘ膜がＺｒＳｉｘ表面に形成さ
れていることが分かる。またＳｉ２ｐのＺｒＳｉｘ強度
が増大し、Ｚｒ３ｄのＺｒＳｉｘ強度がＺｒＯ2強度と
比べて減少していることから、ＺｒＯ2膜の大半は下層
からのＳｉＯガス脱離に伴い蒸発してしまい、僅かに残
ったＺｒ原子が清浄Ｓｉ基板表面と反応してＺｒＳｉｘ
層を形成していることが分かる。
【００２７】次に、このＨｅ雰囲気中での熱処理効果が
残留酸化種分圧及び加熱温度に対してどの範囲まで有効
か確認を行った。
残留酸化種分圧及び加熱温度に対してどの範囲まで有効
か確認を行った。
【００２８】図８に各種熱処理温度に対する酸化種分圧
（酸素及び水分圧の和）の酸化還元境界を示す。黒丸は
ＳｉＯ2／Ｓｉ界面を調べたときの酸化還元境界（Ｓｉ
＋ＳｉＯ2←→２ＳｉＯ↑）の実験値であり、黒丸をつ
ないだ実線より上側が酸化領域（ＳｉＯ２形成領域）下
側が還元領域（ＳｉＯガス形成領域）である。下側の領
域は酸化種分圧が１３３＊１０11.703-18114/TＰａ（Ｔ
は前記熱処理温度（Ｋ））以下の範囲と記述できる。ま
た、この還元領域はＳｉＯ2表面に形成される金属酸化
物絶縁膜によって若干変化する。一例としてＺｒＯ2／
ＳｉＯ2／Ｓｉ構造における還元境界の実験値を黒四角
で示す。黒四角をつないだ点線より下側の領域は還元領
域（シリサイド化領域）である。これは酸化種分圧が１
３３＊１０ 8.903-18114/TＰａ以下（Ｔは前記熱処理温
度（Ｋ））と記述できる。ＳｉＯ2／Ｓｉと比べて約３
桁境界線が下がることが分かる。境界線が下がる理由
は、ＺｒＯ2膜中を酸化種が拡散する際に触媒作用が働
き、これら酸化種が活性化されるため、より低酸化種分
圧でも還元反応が起きにくくなるためである。
（酸素及び水分圧の和）の酸化還元境界を示す。黒丸は
ＳｉＯ2／Ｓｉ界面を調べたときの酸化還元境界（Ｓｉ
＋ＳｉＯ2←→２ＳｉＯ↑）の実験値であり、黒丸をつ
ないだ実線より上側が酸化領域（ＳｉＯ２形成領域）下
側が還元領域（ＳｉＯガス形成領域）である。下側の領
域は酸化種分圧が１３３＊１０11.703-18114/TＰａ（Ｔ
は前記熱処理温度（Ｋ））以下の範囲と記述できる。ま
た、この還元領域はＳｉＯ2表面に形成される金属酸化
物絶縁膜によって若干変化する。一例としてＺｒＯ2／
ＳｉＯ2／Ｓｉ構造における還元境界の実験値を黒四角
で示す。黒四角をつないだ点線より下側の領域は還元領
域（シリサイド化領域）である。これは酸化種分圧が１
３３＊１０ 8.903-18114/TＰａ以下（Ｔは前記熱処理温
度（Ｋ））と記述できる。ＳｉＯ2／Ｓｉと比べて約３
桁境界線が下がることが分かる。境界線が下がる理由
は、ＺｒＯ2膜中を酸化種が拡散する際に触媒作用が働
き、これら酸化種が活性化されるため、より低酸化種分
圧でも還元反応が起きにくくなるためである。
【００２９】なお、実線と点線の間の領域ではＺｒＯ2
／ＳｉＯ2／Ｓｉの場合、遷移領域であり、還元反応は
生じず、ＳｉＯ2量は変化しない領域である。ただし、
この範囲はきわめて狭く、この領域への雰囲気制御は困
難である。
／ＳｉＯ2／Ｓｉの場合、遷移領域であり、還元反応は
生じず、ＳｉＯ2量は変化しない領域である。ただし、
この範囲はきわめて狭く、この領域への雰囲気制御は困
難である。
【００３０】高誘電率金属酸化物絶縁膜の場合、本発明
の雰囲気中への希ガス添加により、実線の領域より下の
領域はもちろん、点線の領域よりも下の領域であっても
酸化反応抑制はもちろん還元反応（シリサイド化）抑制
効果を発揮する。Ｈｅ １１３３Ｐａ熱処理中の酸化種
分圧を振った範囲を黒三角で示すが、この範囲はＺｒＯ
2／ＳｉＯ2／Ｓｉの還元反応領域であるにも係らず、全
て図７に示したようにシリサイド化が無く、界面酸化膜
厚の増加も確認されなかった。他の雰囲気（ＵＨＶ、Ｎ
2）では全てＺｒＳｉｘが形成されているため、前記酸
化種分圧範囲内においてＨｅ添加が有効であることが示
された。
の雰囲気中への希ガス添加により、実線の領域より下の
領域はもちろん、点線の領域よりも下の領域であっても
酸化反応抑制はもちろん還元反応（シリサイド化）抑制
効果を発揮する。Ｈｅ １１３３Ｐａ熱処理中の酸化種
分圧を振った範囲を黒三角で示すが、この範囲はＺｒＯ
2／ＳｉＯ2／Ｓｉの還元反応領域であるにも係らず、全
て図７に示したようにシリサイド化が無く、界面酸化膜
厚の増加も確認されなかった。他の雰囲気（ＵＨＶ、Ｎ
2）では全てＺｒＳｉｘが形成されているため、前記酸
化種分圧範囲内においてＨｅ添加が有効であることが示
された。
【００３１】但し、本発明の第１の製造方法において
は、高誘電体金属酸化物絶縁膜上にキャップ層となる薄
膜を形成しない限り、前記高誘電率金属酸化物絶縁膜形
成後の熱処理時に酸化種（酸素及びＨ2Ｏ）の分圧を実
線より下の領域に制御することが必要となる。
は、高誘電体金属酸化物絶縁膜上にキャップ層となる薄
膜を形成しない限り、前記高誘電率金属酸化物絶縁膜形
成後の熱処理時に酸化種（酸素及びＨ2Ｏ）の分圧を実
線より下の領域に制御することが必要となる。
【００３２】次にＨｅ添加の適用可能な温度範囲につい
ても確認を行った。電子スピン共鳴法（Ｅｌｅｃｔｒｏ
ｎ Ｓｐｉｎ Ｒｅｓｏｎａｎｃｅ； 以下ＥＳＲと呼
ぶ）によるＳｉＯ2／Ｓｉ界面評価によると、ＳｉＯ2／
Ｓｉ界面でダングリングボンドが形成される温度が６５
０℃以上であったため、結合切断に伴うＳｉＯ脱離の抑
制という観点では６５０℃以上の範囲で希ガス添加する
ことで最大限の効果を発揮することが明らかになった。
一方、熱処理温度の上限は特に限定されないが、ＺｒＯ
2膜が劣化しない１２００℃以下であることが望まし
い。より好ましくは１０５０℃以下である。
ても確認を行った。電子スピン共鳴法（Ｅｌｅｃｔｒｏ
ｎ Ｓｐｉｎ Ｒｅｓｏｎａｎｃｅ； 以下ＥＳＲと呼
ぶ）によるＳｉＯ2／Ｓｉ界面評価によると、ＳｉＯ2／
Ｓｉ界面でダングリングボンドが形成される温度が６５
０℃以上であったため、結合切断に伴うＳｉＯ脱離の抑
制という観点では６５０℃以上の範囲で希ガス添加する
ことで最大限の効果を発揮することが明らかになった。
一方、熱処理温度の上限は特に限定されないが、ＺｒＯ
2膜が劣化しない１２００℃以下であることが望まし
い。より好ましくは１０５０℃以下である。
【００３３】以上のことから、本発明の第１の製造方法
において、Ｈｅ添加が最も効果を発揮する条件は、基板
温度６５０℃以上（図８中の縦の破線から左側の領域）
且つ酸化種分圧が１３３＊１０11.703-18114/TＰａ（Ｔ
は前記熱処理温度（Ｋ））以下の範囲（図８中の黒丸を
結ぶ実線より下側の領域）、より好ましくは１３３＊１
０8.903-18114/TＰａ以下の範囲（図８中の黒四角を結
ぶ点線より下側の領域）となる。
において、Ｈｅ添加が最も効果を発揮する条件は、基板
温度６５０℃以上（図８中の縦の破線から左側の領域）
且つ酸化種分圧が１３３＊１０11.703-18114/TＰａ（Ｔ
は前記熱処理温度（Ｋ））以下の範囲（図８中の黒丸を
結ぶ実線より下側の領域）、より好ましくは１３３＊１
０8.903-18114/TＰａ以下の範囲（図８中の黒四角を結
ぶ点線より下側の領域）となる。
【００３４】上記結果は主にＺｒＯ2膜に関して記載し
ているが、ＨｆＯ2膜でも同様の改善効果を確認してい
る。
ているが、ＨｆＯ2膜でも同様の改善効果を確認してい
る。
【００３５】希ガス（たとえばＨｅ）添加によるシリサ
イド化抑制のメカニズムについて図９を用いて説明す
る。従来方法では、前記（２）式の反応により界面でシ
リサイド及びＳｉＯガスを形成し、ＺｒＯ2膜中を拡散
するＳｉＯガスが前記（３）式の反応を引き起こすこと
で更にシリサイド化が進んでしまう。それに対し熱処理
雰囲気中にＨｅを添加する本発明は、Ｈｅが窒素原子に
比べて原子半径及び質量が小さいため絶縁膜中の拡散速
度が大きく、界面から外方拡散しようとするＳｉＯにＨ
ｅが衝突し、物理的に脱離を押さえ込む効果がある。同
時にＨｅが熱的に振動する界面のＳｉ−Ｏ結合を冷却す
るため（クエンチ効果）、ＳｉＯの発生そのものを抑制
している。また原子半径が小さいことがＳｉＯ2中のＨ
ｅの固溶限を大きくし、ＳｉＯのＳｉＯ2中拡散を更に
抑制できる。加えてＨｅは不活性ガスであるため、添加
ガスそのものによる酸化・還元反応が起きないため、ゲ
ート絶縁膜の膜質を劣化させることがない。
イド化抑制のメカニズムについて図９を用いて説明す
る。従来方法では、前記（２）式の反応により界面でシ
リサイド及びＳｉＯガスを形成し、ＺｒＯ2膜中を拡散
するＳｉＯガスが前記（３）式の反応を引き起こすこと
で更にシリサイド化が進んでしまう。それに対し熱処理
雰囲気中にＨｅを添加する本発明は、Ｈｅが窒素原子に
比べて原子半径及び質量が小さいため絶縁膜中の拡散速
度が大きく、界面から外方拡散しようとするＳｉＯにＨ
ｅが衝突し、物理的に脱離を押さえ込む効果がある。同
時にＨｅが熱的に振動する界面のＳｉ−Ｏ結合を冷却す
るため（クエンチ効果）、ＳｉＯの発生そのものを抑制
している。また原子半径が小さいことがＳｉＯ2中のＨ
ｅの固溶限を大きくし、ＳｉＯのＳｉＯ2中拡散を更に
抑制できる。加えてＨｅは不活性ガスであるため、添加
ガスそのものによる酸化・還元反応が起きないため、ゲ
ート絶縁膜の膜質を劣化させることがない。
【００３６】以上のことから、界面酸化膜厚増加抑制と
シリサイド化抑制を両立させるためには、６５０℃を超
える高温熱処理工程雰囲気中に窒素原子よりも原子半径
の小さい希ガスを添加すると共に雰囲気中の酸化種分圧
を熱処理温度に応じて制御するのが効果的である。
シリサイド化抑制を両立させるためには、６５０℃を超
える高温熱処理工程雰囲気中に窒素原子よりも原子半径
の小さい希ガスを添加すると共に雰囲気中の酸化種分圧
を熱処理温度に応じて制御するのが効果的である。
【００３７】本実施例では、熱処理に１００％Ｈｅガス
を用いた場合の結果を主に示したが、窒素原子よりも原
子半径の小さいＮｅ、Ａｒ及びそれらの混合ガスでも同
様の改善効果を確認している。
を用いた場合の結果を主に示したが、窒素原子よりも原
子半径の小さいＮｅ、Ａｒ及びそれらの混合ガスでも同
様の改善効果を確認している。
【００３８】本発明の第１の製造方法、及び後述する第
２の製造方法において用いられる希ガスとしては、発明
の効果を得るにあたり、最も望ましくはＨｅガスであ
り、次に望ましくはＮｅである。またこれらの希ガスを
窒素ガス若しくは窒素原子よりも原子半径の大きい希ガ
ス（Ｋｒ、Ｘｅなど）で希釈しても、その効果は維持さ
れる。加えて熱処理時の希ガス分圧は、減圧、常圧であ
っても良く、更には加圧にすることで更に効果が現れ
る。具体的には１．３３Ｐａ以上１０１０８００Ｐａ以
下であることが望ましい。特に望ましい希ガス分圧は希
ガスの純度確保のため１３３Ｐａ以上１３３００Ｐａ以
下であることが望ましい。
２の製造方法において用いられる希ガスとしては、発明
の効果を得るにあたり、最も望ましくはＨｅガスであ
り、次に望ましくはＮｅである。またこれらの希ガスを
窒素ガス若しくは窒素原子よりも原子半径の大きい希ガ
ス（Ｋｒ、Ｘｅなど）で希釈しても、その効果は維持さ
れる。加えて熱処理時の希ガス分圧は、減圧、常圧であ
っても良く、更には加圧にすることで更に効果が現れ
る。具体的には１．３３Ｐａ以上１０１０８００Ｐａ以
下であることが望ましい。特に望ましい希ガス分圧は希
ガスの純度確保のため１３３Ｐａ以上１３３００Ｐａ以
下であることが望ましい。
【００３９】なお、本発明の第１の製造方法及び第２の
製造方法において高誘電率金属酸化物絶縁膜の成膜手法
は、スパッタ以外にＡＬＣＶＤ（Ａｔｏｍｉｃ Ｌａｙ
ｅｒＣＶＤ）、蒸着及びプラズマＣＶＤ等で形成した金
属絶縁膜であっても同様の効果を得ることができる。 （第２の実施例）本発明の第２の製造方法をＭＩＳトラ
ンジスタ形成を例にして説明する。第２の実施例に係わ
るＭＩＳトランジスタの素子構造は、第１の実施例と同
様なので詳細な説明は省略する。
製造方法において高誘電率金属酸化物絶縁膜の成膜手法
は、スパッタ以外にＡＬＣＶＤ（Ａｔｏｍｉｃ Ｌａｙ
ｅｒＣＶＤ）、蒸着及びプラズマＣＶＤ等で形成した金
属絶縁膜であっても同様の効果を得ることができる。 （第２の実施例）本発明の第２の製造方法をＭＩＳトラ
ンジスタ形成を例にして説明する。第２の実施例に係わ
るＭＩＳトランジスタの素子構造は、第１の実施例と同
様なので詳細な説明は省略する。
【００４０】本実施例は、第１工程、第３工程、第４工
程〜第５工程、及び第７工程については第１の実施例と
同様に行ったが、第２工程の高誘電率金属酸化物膜形成
工程と、第６工程である活性化熱処理工程のみ第１の実
施例と異なる。そこで、この第２工程は図２、第６工程
である活性化熱処理工程は図５を用いて説明する。
程〜第５工程、及び第７工程については第１の実施例と
同様に行ったが、第２工程の高誘電率金属酸化物膜形成
工程と、第６工程である活性化熱処理工程のみ第１の実
施例と異なる。そこで、この第２工程は図２、第６工程
である活性化熱処理工程は図５を用いて説明する。
【００４１】第２工程は、製膜後のＺｒＯ2膜１４の緻
密化及び欠陥低減のための熱処理を行わない以外は第１
の実施例の第２工程と同様に行った。
密化及び欠陥低減のための熱処理を行わない以外は第１
の実施例の第２工程と同様に行った。
【００４２】活性化熱処理工程は、第１のゲート電極１
５に砒素のイオン注入を、例えば加速電圧４０ｋｅＶ、
ドーズ量２ｘ１０15ｃｍ-2の条件で行い活性化熱処理す
ることで、高不純物濃度のｎ+型ゲート電極１５、ｎ+型
ソース領域１７、ｎ+型ドレイン領域１８を同時に形成
した。
５に砒素のイオン注入を、例えば加速電圧４０ｋｅＶ、
ドーズ量２ｘ１０15ｃｍ-2の条件で行い活性化熱処理す
ることで、高不純物濃度のｎ+型ゲート電極１５、ｎ+型
ソース領域１７、ｎ+型ドレイン領域１８を同時に形成
した。
【００４３】この時の活性化熱処理条件を以下に示す。
＜Ｎｅ雰囲気中＞
バックグランド真空度：１３３＊１Ｅ-7Ｐａ
Ｎｅ圧力：１ａｔｍ
雰囲気中の酸素及び水分圧の和：１３３＊１Ｅ-6Ｐａ
基板温度：１０００℃
加熱時間：１０秒
本熱処理条件は実施例１に係る図８中の還元領域に相当
し、更にｐｏｌｙ−Ｓｉゲートがキャップ層、即ち酸化
種の拡散ブロックとして働くため、通常のＵＨＶ若しく
はＮ2熱処理では前記（１）式の反応によりｐｏｌｙ−
Ｓｉ／ＺｒＯ2界面にシリサイドが形成されてしまう。
しかし例えば本実施例のＮｅ熱処理の如く希ガス存在下
で熱処理を行うことにより、実施例１で述べた本発明の
第１の製造方法による作用と同様の作用により界面のシ
リサイド化が抑制され、ラフネス増加を抑制できる。さ
らに本発明の第１の製造方法においては、界面のＳｉＯ
2の酸化膜の増加を防ぐために、熱処理雰囲気中の酸化
種の分圧を１３３＊１０11.7 03-18114/TＰａは前記熱処
理温度（Ｋ））以下にする必要があるが、第２の製造方
法においては、キャップ層となる薄膜の存在によりＳｉ
Ｏ2の増加が抑制されるため、上記範囲に制御する必要
は無い。しかしながら、望ましくは、酸化種の分圧を１
３３＊１０11.703-18114/TＰａ（Ｔは前記熱処理温度
（Ｋ））以下、さらに望ましくは酸化種の分圧を１３３
＊１０11.703-18114/TＰａ（Ｔは前記熱処理温度
（Ｋ））以下とすることが、本発明の効果を得る上で望
ましい。
し、更にｐｏｌｙ−Ｓｉゲートがキャップ層、即ち酸化
種の拡散ブロックとして働くため、通常のＵＨＶ若しく
はＮ2熱処理では前記（１）式の反応によりｐｏｌｙ−
Ｓｉ／ＺｒＯ2界面にシリサイドが形成されてしまう。
しかし例えば本実施例のＮｅ熱処理の如く希ガス存在下
で熱処理を行うことにより、実施例１で述べた本発明の
第１の製造方法による作用と同様の作用により界面のシ
リサイド化が抑制され、ラフネス増加を抑制できる。さ
らに本発明の第１の製造方法においては、界面のＳｉＯ
2の酸化膜の増加を防ぐために、熱処理雰囲気中の酸化
種の分圧を１３３＊１０11.7 03-18114/TＰａは前記熱処
理温度（Ｋ））以下にする必要があるが、第２の製造方
法においては、キャップ層となる薄膜の存在によりＳｉ
Ｏ2の増加が抑制されるため、上記範囲に制御する必要
は無い。しかしながら、望ましくは、酸化種の分圧を１
３３＊１０11.703-18114/TＰａ（Ｔは前記熱処理温度
（Ｋ））以下、さらに望ましくは酸化種の分圧を１３３
＊１０11.703-18114/TＰａ（Ｔは前記熱処理温度
（Ｋ））以下とすることが、本発明の効果を得る上で望
ましい。
【００４４】キャップ層となる金属酸化物絶縁膜上に設
ける薄膜は、本実施例のようにゲート電極を兼ねていて
も良いし、ゲート電極とは別に設けても良い。前記薄膜
は、ｐｏｌｙ−Ｓｉに限ることなく、ｐｏｌｙ−ＳｉＧ
ｅ等のＳｉ原子を含む全てのゲート電極に用いられる材
料においても有効である。また、前記薄膜の厚さは５ｎ
ｍ〜５００ｎｍの範囲であることが望ましい。
ける薄膜は、本実施例のようにゲート電極を兼ねていて
も良いし、ゲート電極とは別に設けても良い。前記薄膜
は、ｐｏｌｙ−Ｓｉに限ることなく、ｐｏｌｙ−ＳｉＧ
ｅ等のＳｉ原子を含む全てのゲート電極に用いられる材
料においても有効である。また、前記薄膜の厚さは５ｎ
ｍ〜５００ｎｍの範囲であることが望ましい。
【００４５】本実施例では、熱処理に１００％Ｎｅガス
を用いた場合の結果を主に示したが、窒素原子よりも原
子半径の小さいＨｅ、Ａｒ及びそれらの混合ガスでも同
様の改善効果を確認している。
を用いた場合の結果を主に示したが、窒素原子よりも原
子半径の小さいＨｅ、Ａｒ及びそれらの混合ガスでも同
様の改善効果を確認している。
【００４６】また、本実施例では主にＺｒＯ2膜に関し
て記載しているが、ＨｆＯ2膜でも同様の改善効果を確
認している。
て記載しているが、ＨｆＯ2膜でも同様の改善効果を確
認している。
【００４７】なお、本発明の第２の製造方法においても
第１の製造方法と同様の理由で，熱処理温度は６５０℃
以上とすることで最大限の効果を発揮することが明らか
になった。一方、熱処理温度の上限は特に限定されない
が、ＺｒＯ2膜が劣化しない１２００℃以下であること
が望ましい。さらに好ましくは１０５０℃以下である。
第１の製造方法と同様の理由で，熱処理温度は６５０℃
以上とすることで最大限の効果を発揮することが明らか
になった。一方、熱処理温度の上限は特に限定されない
が、ＺｒＯ2膜が劣化しない１２００℃以下であること
が望ましい。さらに好ましくは１０５０℃以下である。
【００４８】次に本発明の半導体装置について説明す
る。
る。
【００４９】図１０は、第２の実施例における、活性化
熱処理前後におけるＺｒＯ2／ＳｉＯ2積層膜中のＮｅ原
子の深さ方向分布変化を２次イオン質量分析法（Ｓｅｃ
ｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｓｃ
ｏｐｙ； 以下ＳＩＭＳと呼ぶ）を用いて調べたもので
ある。熱処理前と比較して、膜中にＮｅが存在すること
が確認され、バルク中におおよそ均一に分布しているこ
とが分かる。
熱処理前後におけるＺｒＯ2／ＳｉＯ2積層膜中のＮｅ原
子の深さ方向分布変化を２次イオン質量分析法（Ｓｅｃ
ｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｓｃ
ｏｐｙ； 以下ＳＩＭＳと呼ぶ）を用いて調べたもので
ある。熱処理前と比較して、膜中にＮｅが存在すること
が確認され、バルク中におおよそ均一に分布しているこ
とが分かる。
【００５０】又，第１の実施例の製造方法においても同
様に膜中にＨｅが存在していることを別途確認した。
様に膜中にＨｅが存在していることを別途確認した。
【００５１】このように高誘電率金属酸化物絶縁膜中に
Ｈｅ原子が含有されることにより、膜中や、基板界面、
ゲート電極との界面でのストレスが緩和されるととも
に、結合の熱的振動を０族元素が冷却する効果により、
膜中電荷や界面準位密度が低減され、高い誘電率を有す
るとともにリーク電流が少ないゲート絶縁膜とすること
ができる。実際、Ｈｅアニールを行ったＭＩＳキャパシ
タのリーク電流を測定したところ、Ｎ２アニールの場合
と比べて約一桁以上リーク電流が低減され、本発明のト
ランジスタが優れた特性を有することがわかる。
Ｈｅ原子が含有されることにより、膜中や、基板界面、
ゲート電極との界面でのストレスが緩和されるととも
に、結合の熱的振動を０族元素が冷却する効果により、
膜中電荷や界面準位密度が低減され、高い誘電率を有す
るとともにリーク電流が少ないゲート絶縁膜とすること
ができる。実際、Ｈｅアニールを行ったＭＩＳキャパシ
タのリーク電流を測定したところ、Ｎ２アニールの場合
と比べて約一桁以上リーク電流が低減され、本発明のト
ランジスタが優れた特性を有することがわかる。
【００５２】本発明の半導体装置においてゲート絶縁膜
として用いられる高誘電率金属酸化物絶縁膜中に含有さ
れる０族元素としてはＨｅ、Ｎｅ、Ａｒが挙げられ、冷
却効率（熱伝導率）の観点からＨｅが最も好ましく、次
に望ましくはＮｅである。
として用いられる高誘電率金属酸化物絶縁膜中に含有さ
れる０族元素としてはＨｅ、Ｎｅ、Ａｒが挙げられ、冷
却効率（熱伝導率）の観点からＨｅが最も好ましく、次
に望ましくはＮｅである。
【００５３】高誘電率金属酸化物絶縁膜中に含有される
０族元素の濃度としては１Ｅ17ａｔｏｍｓ／ｃｍ3以上
１Ｅ21ａｔｏｍｓ／ｃｍ3以下の範囲が膜構造変化を伴
わないため望ましい。
０族元素の濃度としては１Ｅ17ａｔｏｍｓ／ｃｍ3以上
１Ｅ21ａｔｏｍｓ／ｃｍ3以下の範囲が膜構造変化を伴
わないため望ましい。
【００５４】
【発明の効果】以上述べたごとく、本発明によれば、金
属酸化物絶縁膜／Ｓｉ基板界面におけるＳｉＯ2膜の増
加や、ゲート電極／金属酸化物絶縁膜界面や金属酸化物
絶縁膜／Ｓｉ基板界面のシリサイドの形成が抑制され、
ゲート電極／金属酸化物絶縁膜及び金属酸化物絶縁膜／
Ｓｉ基板界面のラフネスの低減と、高誘電率金属酸化物
絶縁膜の誘電率低下抑制の両立が可能となり、また、リ
ーク電流の少ない高信頼性の絶縁膜を有する半導体装置
を提供することができる。
属酸化物絶縁膜／Ｓｉ基板界面におけるＳｉＯ2膜の増
加や、ゲート電極／金属酸化物絶縁膜界面や金属酸化物
絶縁膜／Ｓｉ基板界面のシリサイドの形成が抑制され、
ゲート電極／金属酸化物絶縁膜及び金属酸化物絶縁膜／
Ｓｉ基板界面のラフネスの低減と、高誘電率金属酸化物
絶縁膜の誘電率低下抑制の両立が可能となり、また、リ
ーク電流の少ない高信頼性の絶縁膜を有する半導体装置
を提供することができる。
【図１】 本発明の一実施例に係るｎ型ＭＯＳトランジ
スタの製造工程を示す断面図。
スタの製造工程を示す断面図。
【図２】 本発明の一実施例に係るｎ型ＭＯＳトランジ
スタの製造工程を示す断面図。
スタの製造工程を示す断面図。
【図３】 本発明の一実施例に係るｎ型ＭＯＳトランジ
スタの製造工程を示す断面図。
スタの製造工程を示す断面図。
【図４】 本発明の一実施例に係るｎ型ＭＯＳトランジ
スタの製造工程を示す断面図。
スタの製造工程を示す断面図。
【図５】 本発明の一実施例に係るｎ型ＭＯＳトランジ
スタの製造工程を示す断面図。
スタの製造工程を示す断面図。
【図６】 本発明の一実施例に係るｎ型ＭＯＳトランジ
スタの製造工程を示す断面図。
スタの製造工程を示す断面図。
【図７】 本発明の第１の実施例に係わる各種熱処理条
件でのＺｒ３ｄ及びＳｉ２ｐスペクトル変化。
件でのＺｒ３ｄ及びＳｉ２ｐスペクトル変化。
【図８】 本発明の第１の実施例に係わる各種熱処理温
度に対する酸化種分圧の酸化・還元境界を示す特性図。
度に対する酸化種分圧の酸化・還元境界を示す特性図。
【図９】 本発明の第１の実施例に係わる作用の説明
図。
図。
【図１０】 本発明の第２の実施例に係わるＺｒＯ2／
ＳｉＯ2積層膜中のＮｅ原子の深さ方向分布。
ＳｉＯ2積層膜中のＮｅ原子の深さ方向分布。
１１ ｐ型シリコン基板
１２ 素子分離用の溝
１３ シリコン酸化膜（素子分離領域）
１４ ＺｒＯ2膜
１５ ポリシリコン膜
１６ フォトレジストパターン
１７ ｎ+型ソース領域
１８ ｎ+型ドレイン領域
１９ シリコン酸化膜（層間絶縁膜）
１１０ ソース電極（金属電極）
１１１ ドレイン電極（金属電極）
１１２ ゲート電極（金属電極）
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成１３年１０月２５日（２００１．１０．
２５）
２５）
【手続補正１】
【補正対象書類名】図面
【補正対象項目名】図７
【補正方法】変更
【補正内容】
【図７】
【手続補正２】
【補正対象書類名】図面
【補正対象項目名】図８
【補正方法】変更
【補正内容】
【図８】
【手続補正３】
【補正対象書類名】図面
【補正対象項目名】図１０
【補正方法】変更
【補正内容】
【図１０】
─────────────────────────────────────────────────────
フロントページの続き
Ｆターム(参考） 4K030 BA22 BA42 BA44 BB12 CA04
CA12 DA09 JA06 JA09 JA10
LA02
5F058 BA11 BA20 BD01 BD04 BD05
BF13 BF29 BF37 BH01 BH04
BJ01
5F140 AA24 BD11 BD12 BD13 BE02
BE09 BE17 BF01 BF04 BJ01
BJ05 BK13 BK21 BK29 CB04
CC03 CC12
Claims (9)
- 【請求項１】シリコン基板上に高誘電率金属酸化物膜を
形成する工程と、 前記高誘電率金属酸化物膜形成工程後に、酸素及び水の
分圧の和が、１３３＊１０11.703-18114/TＰａ（Ｔは前
記熱処理温度（Ｋ））以下であり、かつ窒素原子よりも
原子半径の小さい希ガスが存在する雰囲気下で６５０℃
以上の熱処理を行う工程と、 前記高誘電率金属酸化物絶縁膜を用いた機能素子を形成
する工程を備えることを特徴とする高誘電率金属酸化物
絶縁膜を有する半導体装置の製造方法。 - 【請求項２】前記熱処理工程の雰囲気中に含まれる酸素
及び水の分圧の和は、１３３＊１０ 8.903-18114/TＰａ
（Ｔは前記熱処理温度（Ｋ））以下であることを特徴と
する請求項１記載の半導体装置の製造方法。 - 【請求項３】シリコン基板上に高誘電率金属酸化物膜を
形成する工程と、 前記高誘電率金属酸化物膜上に薄膜を形成する工程と、 前記薄膜形成後に、窒素原子よりも原子半径の小さい希
ガス存在下で６５０℃以上の熱処理を行う工程と、 前記高誘電率金属酸化物絶縁膜を用いた機能素子を形成
する工程を備えることを特徴とする高誘電率金属酸化物
絶縁膜を有する半導体装置の製造方法。 - 【請求項４】前記熱処理工程の雰囲気中に含まれる酸素
及び水の分圧の和は、１３３＊１０ 11.703-18114/TＰａ
（Ｔは前記熱処理温度（Ｋ））以下であることを特徴と
する請求項３記載の半導体装置の製造方法。 - 【請求項５】前記熱処理工程の雰囲気中に含まれる酸素
及び水の分圧の和は、１３３＊１０ 8.903-18114/TＰａ
（Ｔは前記熱処理温度（Ｋ））以下であることを特徴と
する請求項３記載の半導体装置の製造方法。 - 【請求項６】前記希ガスは、Ｈｅ若しくはＮｅの少なく
とも１種であることを特徴とする請求項１又は３記載の
半導体装置の製造方法。 - 【請求項７】シリコン基板上に形成されたＭＩＳ型トラ
ンジスタのゲート絶縁膜として、窒素原子よりも原子半
径の小さい０族元素を含有する高誘電率金属酸化物絶縁
膜を備えることを特徴とする半導体装置。 - 【請求項８】前記０族元素が、Ｈｅ若しくはＮｅの少な
くとも一種であることを特徴とする請求項７記載の半導
体装置。 - 【請求項９】前記金属酸化物を構成する金属はＺｒもし
くはＨｆの少なくとも一種であることを特徴とする請求
項８記載の半導体装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001295367A JP4190175B2 (ja) | 2001-09-27 | 2001-09-27 | 高誘電率金属酸化物膜を有する半導体装置の製造方法 |
| US10/241,456 US6800519B2 (en) | 2001-09-27 | 2002-09-12 | Semiconductor device and method of manufacturing the same |
| US10/846,644 US7422953B2 (en) | 2001-09-27 | 2004-05-17 | Semiconductor device and method of manufacturing the same |
| US12/122,424 US7737511B2 (en) | 2001-09-27 | 2008-05-16 | Semiconductor device and method of manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001295367A JP4190175B2 (ja) | 2001-09-27 | 2001-09-27 | 高誘電率金属酸化物膜を有する半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003101014A true JP2003101014A (ja) | 2003-04-04 |
| JP4190175B2 JP4190175B2 (ja) | 2008-12-03 |
Family
ID=19116813
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001295367A Expired - Fee Related JP4190175B2 (ja) | 2001-09-27 | 2001-09-27 | 高誘電率金属酸化物膜を有する半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4190175B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005303306A (ja) * | 2004-04-12 | 2005-10-27 | Samsung Electronics Co Ltd | 窒素を含むシード層を備える金属−絶縁体−金属キャパシタ及びその製造方法 |
| JP2019116406A (ja) * | 2017-12-27 | 2019-07-18 | ＡｖａｎＳｔｒａｔｅ株式会社 | ガラス基板製造装置、及びガラス基板の製造方法 |
-
2001
- 2001-09-27 JP JP2001295367A patent/JP4190175B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005303306A (ja) * | 2004-04-12 | 2005-10-27 | Samsung Electronics Co Ltd | 窒素を含むシード層を備える金属−絶縁体−金属キャパシタ及びその製造方法 |
| JP2019116406A (ja) * | 2017-12-27 | 2019-07-18 | ＡｖａｎＳｔｒａｔｅ株式会社 | ガラス基板製造装置、及びガラス基板の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4190175B2 (ja) | 2008-12-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4643884B2 (ja) | 半導体装置およびその製造方法 | |
| JP3703373B2 (ja) | Ｍｏｓｆｅｔおよびゲート誘電体の製造方法 | |
| US6727148B1 (en) | ULSI MOS with high dielectric constant gate insulator | |
| JP3773448B2 (ja) | 半導体装置 | |
| TWI453820B (zh) | 半導體裝置及其方法 | |
| US7737511B2 (en) | Semiconductor device and method of manufacturing the same | |
| TWI482218B (zh) | 高介電常數閘極介電材料的形成方法與半導體元件 | |
| US8785272B2 (en) | Process to make high-K transistor dielectrics | |
| JP3746478B2 (ja) | 半導体装置の製造方法 | |
| JP3776889B2 (ja) | 半導体装置およびその製造方法 | |
| US20010024860A1 (en) | Method for manufacturing a gate structure incorporating therein aluminum oxide as a gate dielectric | |
| JP4095326B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
| JPWO2003019643A1 (ja) | 高誘電率絶縁膜を有する半導体装置とその製造方法 | |
| JP2002299607A (ja) | Ｍｉｓ型電界効果トランジスタ及びこれの製造方法 | |
| JP2004214602A (ja) | 半導体素子のキャパシタ形成方法 | |
| KR100543207B1 (ko) | 하드마스크를 이용한 반도체 소자의 게이트전극 제조 방법 | |
| JP5107227B2 (ja) | Ｐｍｏｓ素子電極としての添加物含有導電性金属酸化物 | |
| JP5197986B2 (ja) | 半導体装置の製造装置 | |
| US20040169240A1 (en) | Semiconductor device and method of manufacturing semiconductor device | |
| JPWO2004107451A1 (ja) | Ｍｉｓ型電界効果トランジスタを備える半導体装置及びその製造方法並びに金属酸化膜の形成方法 | |
| JP2001085427A (ja) | 酸窒化膜およびその形成方法 | |
| JP2003101014A (ja) | 高誘電率金属酸化物絶縁膜を有する半導体装置の製造方法及び半導体装置 | |
| JP3833956B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
| KR20030005778A (ko) | Ｍｏｓ 트랜지스터 게이트 절연막 및 그 제조방법 | |
| JP2003188374A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD02 | Notification of acceptance of power of attorney |
Effective date: 20050414 Free format text: JAPANESE INTERMEDIATE CODE: A7422 |
|
| RD04 | Notification of resignation of power of attorney |
Effective date: 20050606 Free format text: JAPANESE INTERMEDIATE CODE: A7424 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070424 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070622 |
|
| A02 | Decision of refusal |
Effective date: 20080610 Free format text: JAPANESE INTERMEDIATE CODE: A02 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080808 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Effective date: 20080820 Free format text: JAPANESE INTERMEDIATE CODE: A911 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080912 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Effective date: 20080916 Free format text: JAPANESE INTERMEDIATE CODE: A61 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 3 Free format text: PAYMENT UNTIL: 20110926 |
|
| LAPS | Cancellation because of no payment of annual fees |