JP2003093660A

JP2003093660A - 遊技機

Info

Publication number: JP2003093660A
Application number: JP2001288899A
Authority: JP
Inventors: Shiro Okuyama; 史朗奥山
Original assignee: Fuji Shoji Co Ltd
Current assignee: Fuji Shoji Co Ltd
Priority date: 2001-09-21
Filing date: 2001-09-21
Publication date: 2003-04-02
Anticipated expiration: 2021-09-21
Also published as: JP3953292B2

Abstract

(57)【要約】【課題】大当り状態の発生タイミングを予測不能にし
た遊技機を提供する。【解決手段】ＣＰＵ、ＲＡＭ、ＲＯＭ、及びカウンタ
を内蔵したワンチップマイコン５０を用いて遊技機の主
制御基板を構成し、大当り状態を発生させるか否かの抽
選には、ワンチップマイコンに内蔵されたカウンタ６３
の値をソフトウェア的に更新されている大当り用カウン
タＣＴに加算して抽選用乱数値とする。カウンタ６３が
ワンチップマイコンに内蔵されているので、不正回路を
取り付けても大当り状態の発生タイミングを予測できな
い。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、パチンコ機、アレ
ンジボール機、雀球遊技機、回胴式遊技機などの遊技機
に関し、特に、大当り状態の発生タイミングを予測不能
にした遊技機に関するものである。

【０００２】

【従来の技術】パチンコ機などの弾球遊技機は、遊技盤
に設けた図柄始動口と、複数個の図柄を所定時間変動さ
せた後に停止させる図柄表示手段と、開閉板を開閉駆動
する大入賞手段などを備えて構成されている。そして、
図柄始動口に設けられた検出スイッチが遊技球の通過を
検出すると、図柄表示手段が表示図柄を所定時間変動さ
せ、その後、特別図柄が整列して停止すると、大入賞手
段が機能して遊技者に有利な利益状態を発生させるよう
にしている。

【０００３】この種の遊技機では、大当り用カウンタＣ
Ｔをソフトウェア的に実現すると共に、大当り確率が１
／Ｎの場合、大当り用カウンタＣＴを０〜Ｎ−１の数値
範囲内で循環動作させ、その数値範囲内の一つを大当り
当選値Ｈｉｔに設定するようにしている。そして、この
大当り用カウンタＣＴは、電源投入後の初期処理によっ
てゼロクリアされた後、所定の実行周期（例えば２ｍ
ｓ）ごとに発せられる割込み信号に応答してインクリメ
ント処理などによって更新されている。

【０００４】このような循環動作をする大当り用カウン
タＣＴの値は、図柄始動口の検出スイッチが遊技球を検
出したことを条件に、抽選用乱数値ＲＮＤとして抽出さ
れる。そして、抽出された抽選用乱数値ＲＮＤが大当り
当選値Ｈｉｔと一致する場合には、図柄表示手段の変動
後の停止状態で特別図柄が整列することになる。

【０００５】

【発明が解決しようとする課題】しかしながら、大当り
当選値Ｈｉｔは、遊技機を入手してプログラムを解析す
るだけで把握できるので、仮に、上記のような構成の遊
技機に違法回路を取付けて電源投入後の割込み信号をカ
ウントすれば、大当り用カウンタＣＴの値が大当り当選
値Ｈｉｔに一致する大当りタイミングを知られてしまう
という問題点がある。しかも、この大当りタイミング
は、その後もＮ個目の割込み信号に対応して規則的に到
来するので、この大当りタイミングに合わせて図柄始動
口の検出スイッチを違法に誤動作させれば、任意に大当
り状態を実現できることになる。

【０００６】ここで、大当り用カウンタＣＴをハードウ
ェア構成にする対策は考えられるが、単なるカウンタ回
路では、違法回路を装着して大当り用カウンタＣＴのカ
ウント値を読み取ることも可能となり対策として万全で
はない。

【０００７】本発明は、このような問題点に鑑みてなさ
れたものであって、仮に違法回路を取付けても大当り状
態の発生タイミングを検出不能にした遊技機を提供する
ことを課題とする。

【０００８】

【課題を解決するための手段】上記の課題を解決するた
め、本発明は、遊技動作を実現する制御プログラムを記
憶したプログラム記憶部と、前記制御プログラムに基づ
いて動作するＣＰＵとを有し、遊技に関連して遊技者に
有利な利益状態を発生させるか否か抽選する抽選機能を
具備する遊技制御手段を備えた遊技機において、前記Ｃ
ＰＵは、ＲＡＭ、ＲＯＭその他の回路素子と共に単一の
電子素子に内蔵されて構成され、前記ＣＰＵが前記遊技
制御手段を実現するにあたっては、所定数値範囲で所定
周期毎に更新されている基本カウンタの値と、前記単一
の電子素子内に存在する補助カウンタの値との演算結果
に基づいて、前記抽選を行っている。

【０００９】本発明では、基本カウンタと補助カウンタ
の値の演算結果に基づいて、利益状態を発生されるか否
かの抽選が行われ、補助カウンタは、単一の電子素子内
に存在するので、例えば、演算結果を大当り用抽選値Ｒ
ＮＤとして用いる場合でも、補助カウンタのカウント値
や更新タイミングを外部的に知ることはできず、不正遊
技を未然に防止することができる。なお、補助カウンタ
は、ハードウェアで実現されるが、基本カウンタは、ハ
ードウェアで実現してもソフトウェアで実現しても良
い。

【００１０】前記単一の電子素子とは、典型的には、Ｃ
ＰＵ、ＲＯＭ、ＲＡＭ、及びカウンタを内蔵したワンチ
ップマイコンであるが、ＣＰＵとしてＺ８０ＣＰＵを用
いる場合には、カウンタとしてＺ８０ＣＴＣを用いるの
が簡易的である。この場合、補助カウンタとしては、Ｚ
８０ＣＴＣ内のカウンタか、Ｚ８０ＣＰＵ内のＲレジス
タを用いるのが好適である。

【００１１】

【発明の実施の形態】以下、本発明の一実施例であるカ
ード式弾球遊技機に基づいて本発明の実施の形態を説明
する。図１は、本実施例のパチンコ機２を示す斜視図で
あり、図２は、同パチンコ機２の側面図である。

【００１２】図１に示すパチンコ機２は、島構造体に着
脱可能に装着される矩形枠状の木製の外枠３と、外枠３
に固着されたヒンジＨを介して開閉可能に枢着される前
枠４とで構成されている。なお、このパチンコ機２は、
カード式球貸し機１に電気的に接続された状態で、パチ
ンコホールの島構造体の長さ方向に複数個が配設されて
いる。

【００１３】ヒンジＨを介して外枠３に枢着される前枠
４には、遊技盤５が裏側から着脱自在に装着され、この
遊技盤５の前側に対応して、窓部を有するガラス扉６と
前面板７とが夫々開閉自在に枢着されている。前面板７
には発射用の遊技球を貯留する上皿８が装着され、前枠
４の下部には、上皿８から溢れ出し又は抜き取った遊技
球を貯留する下皿９と、発射手段１０の発射ハンドル１
１とが設けられている。

【００１４】発射手段１０は、回動操作可能な発射ハン
ドル１１と、この発射ハンドル１１の回動角度に応じた
打撃力で打撃槌１２（図４）により遊技球を発射させる
発射モータなどを備えている。上皿８の右部には、カー
ド式球貸し機１に対する球貸し操作用の操作パネル１３
が設けられ、この操作パネル１３には、カード残額を３
桁の数字で表示するカード残額表示部１３ａと、所定金
額分の遊技球の球貸しを指示する球貸しスイッチ１３ｂ
と、ゲーム終了時にカードの返却を指令する返却スイッ
チ１３ｃとが設けられている。

【００１５】図３に示すように、遊技盤５には、金属製
の外レールと内レールとからなるガイドレール１５がほ
ぼ環状に設けられ、このガイドレール１５の内側の遊技
領域５ａには、カラーの液晶ディスプレイ１６、検出ス
イッチを備える図柄始動口（図柄始動手段兼入賞手段）
１７、開閉式入賞手段（大入賞手段）１８、複数の普通
入賞手段１９（上段の普通入賞手段１９以外に、開閉式
入賞手段１８の左右両側部に６つの普通入賞手段１
９）、２つのゲート２０（通過口）が夫々所定の位置に
配設されている。

【００１６】液晶ディスプレイ１６は、変動図柄を表示
するとともに背景画像や各種のキャラクタの動画などを
表示する第１図柄表示手段２２（可変表示装置）として
機能する。第１図柄表示手段２２は、背景画やキャラク
タをアニメーション的に表示するとともに、左右方向に
並ぶ３個（左、中、右）の図柄表示部２２ａ〜２２ｃを
有し、図柄始動口１７に遊技球が入賞することを条件
に、各図柄表示部２２ａ〜２２ｃの表示図柄が所定時間
だけ変動表示（スクロール表示）され、図柄始動口１７
への遊技球の入賞タイミングに応じた抽選結果に基づい
て決定される停止図柄パターンで停止する。

【００１７】液晶ディスプレイ１６の直ぐ上側に、普通
入賞手段１９と第２図柄表示手段２３とが設けられてい
る。第２図柄表示手段２３は１個の普通図柄を表示する
普通図柄表示部を有し、ゲート２０を通過した遊技球が
検出されたとき、普通図柄表示部（可変表示装置）の表
示図柄が所定時間だけ変動し、遊技球のゲート２０通過
時点において抽選された抽選用乱数値により決定される
停止図柄を表示して停止するようになっている。図柄始
動口１７は、開閉自在な左右１対の開閉爪１７ａを備え
た電動式チューリップであり、第２図柄表示手段２３の
変動後の停止図柄が当り図柄を表示した場合に、開閉爪
１７ａが所定時間だけ開放されて入賞し易くなってい
る。

【００１８】開閉式入賞手段１８は前方に開放可能な開
閉板１８ａを備え、第１図柄表示手段２２の変動後の停
止図柄が「７７７」などの当り図柄のとき、「大当り」
と称する特別遊技が開始され、開閉板１８ａが前側に開
放される。この開閉式入賞手段１８の内部に特定領域１
８ｂがあり、この特定領域１８ｂを入賞球が通過する
と、特別遊技が継続される。ここで、特別遊技状態が遊
技者に有利な第１状態に相当する。

【００１９】開閉式入賞手段１８の開閉板１８ａが開放
された後、所定時間が経過し、又は所定数（例えば１０
個）の遊技球が入賞して開閉板１８ａが閉じるときに、
遊技球が特定領域１８ｂを通過していない場合には特別
遊技が終了するが、特定領域１８ｂを通過していれば最
大で例えば１６回まで特別遊技が継続され、遊技者に有
利な状態に制御される。

【００２０】図４に示すように、前枠４の裏側には、遊
技盤５を裏側から押さえる裏機構板３０が着脱自在に装
着され、この裏機構板３０には開口部３０ａが形成さ
れ、その上側に賞球タンク３３と、これから延びるタン
クレール３４とが設けられ、このタンクレール３４に接
続された払出し手段３５が裏機構板３０の側部に設けら
れ、裏機構板３０の下側には払出し手段３５に接続され
た通路ユニット３６が設けられている。払出し手段３５
から払出された遊技球は通路ユニット３６を経由して上
皿排出口８ａ（図１）から上皿８に払出される。

【００２１】裏機構板３０の開口部３０ａには、遊技盤
５の裏側に装着された裏カバー３７と、入賞手段１７〜
１９に入賞した遊技球を排出する入賞球排出樋（不図
示）とが夫々嵌合されている。この裏カバー３７に装着
されたケース３８の内部に主制御基板３９が配設され、
その前側に図柄制御基板４０が配設されている（図
２）。主制御基板３９の下側で、裏カバー３７に装着さ
れたケース４１ａの内部にランプ制御基板４２が設けら
れ、このケース４１ａに隣接するケース４１ｂの内部に
サウンド制御基板４３が設けられている。

【００２２】これらケース４１ａ，４１ｂの下側で裏機
構板３０に装着されたケース４４の内部には、電源基板
４５と払出し制御基板４６が夫々設けられている。この
電源基板４５には、図４に示すように、電源スイッチ８
０と初期化スイッチ８５とが配置されている。これら両
スイッチ８０，８５に対応する部位はケース４４が切欠
かれ、両スイッチ８０，８５の各々を指で同時に操作可
能になっている。

【００２３】また、発射手段１０の後側に装着されたケ
ース４７の内部には、発射制御基板４８が設けられてい
る。これら制御基板３９〜４０，４２〜４３，４５〜４
６，４８は夫々独立の基板であり、電源基板４５と発射
制御基板４８を除く制御基板３９，４０，４２，４３，
４６には、ワンチップマイコンを備えるコンピュータ回
路が搭載されており、主制御基板３９と他の制御基板４
０，４２，４３，４６とは、複数本の信号線でコネクタ
を介して電気的に接続されている。

【００２４】主制御基板３９とその他の制御基板４０，
４２，４３，４６とは、複数本の信号線でコネクタを介
して電気的に接続され、主制御基板３９から各制御基板
４０，４２，４３，４６に、所定の遊技動作を実行させ
る種々の制御コマンドを一方向通信で送信可能になって
いる。制御コマンドの一方向通信を採用することで、不
正を確実に防止できるとともに、主制御基板３９の制御
負荷を格段に軽減でき、送信制御を簡単化することがで
きる。

【００２５】図５は、主制御基板３９の回路構成を示す
ブロック図である。図示の通り、主制御基板３９は、ワ
ンチップマイコンであるＣＰＵ回路５０と、ＣＰＵに供
給されるシステムクロックΦの整数倍の周波数であるク
ロック信号を発生するシステムクロック発生部５１と、
ＣＰＵからのアドレス信号に基づき各部のチップセレク
ト信号を生成するデコード回路５２と、ＣＰＵからのデ
ータを出力するための出力ポート回路５３と、外部デー
タをＣＰＵが取り込むための入力ポート回路５４と、各
制御基板にコマンドなどを出力する出力駆動回路５５
と、遊技盤各部のスイッチ類のＯＮ／ＯＦＦ状態を入力
するスイッチ入力回路５６とを中心に構成されている。

【００２６】図６は、ワンチップマイコンの回路構成図
を図示したものである。このワンチップマイコン（ＣＰ
Ｕ回路）５０は、図示のように、Ｚ８０ＣＰＵコア５０
ａと、ＲＡＭ(random access memory)５０ｂと、ＲＯＭ
(read only memory)５０ｃと、ＰＩＯ(Parallel Input
Output)５０ｄと、ＣＴＣ(Counter Timer Circuit)５０
ｅなどを内蔵して構成されている。ＣＴＣ(Counter Tim
er Circuit)５０ｅは、Ｚｉｌｏｇ社製のＺ８０ＣＴＣ
に相当するものであり、図７に示す回路構成からなる。
そして、図７のチャンネル０〜３の内部は、それぞれ、
図８のような内部回路構成となっている（なお、チャン
ネル２の内部回路を省略しているが、他の部分と同じで
ある）。

【００２７】図８に示すように、ＣＴＣ(Counter Timer
Circuit)５０ｅの各チャンネル（０〜３）内部には、
各チャンネルの動作モードなどを設定するためのコント
ロールレジスタ６０と、カウントダウン動作の初期値を
記憶するタイムコンスタントレジスタ６１と、システム
クロックΦを分周するプリスケーラ６２と、プリスケー
ラ６２の出力信号に同期してカウントダウン（−１）動
作を行うダウンカウンタ６３とで構成されている。各ダ
ウンカウンタ６３は、８ビット長のカウンタであり、Ｚ
８０ＣＰＵは、ＩＮ命令やＬＤ命令によって、任意にダ
ウンカウンタ６３のカウンタ値を読み出すことができる
ようになっている。

【００２８】ダウンカウンタ６３のＣＬＫ／ＴＲＧ端子
には、通常は、外部クロック入力又はトリガ入力が供給
可能であり、またカウント動作終了時にはＺＣ／ＴＯ端
子から、カウントダウン完了の信号が出力される。但
し、本実施例で使用するワンチップマイコン５０の場合
には、図７に示すように、ＣＬＫ／ＴＲＧ₀及びＣＬＫ
／ＴＲＧ₁には内部的に直流電圧５Ｖが供給されてお
り、ＣＬＫ／ＴＲＧ₀端子とＣＬＫ／ＴＲＧ₁端子は、外
部には出力されていない。

【００２９】次に、Ｚ８０ＣＴＣの動作内容について説
明すると、Ｚ８０ＣＴＣは、モード設定のためのコント
ロールワードをコントロールレジスタ６０に書き込むこ
とによって、チャンネル０〜３の８ビットカウンタ６３
を、カウンタモードか又はタイマモードで動作させるこ
とができるようになっている。ここで、カウンタモード
とは、外部クロックを基準に動作するモードであり、具
体的には、ＣＬＫ／ＴＲＧ端子に供給された入力信号の
エッジに同期してダウンカウンタ６３のカウント値がデ
クリメントされるモードである。そして、ダウンカウン
タ６３のカウント値がゼロになると、ＺＣ／ＴＯ端子が
所定時間だけＨレベルになり、改めて、タイムコンスタ
ントレジスタ６１の値がロードされてカウントダウン動
作が開始される。

【００３０】一方、タイマモードとは、ＣＰＵに供給さ
れるシステムクロックΦを基準クロックとして動作する
モードである。システムクロックΦは、プリスケーラ６
２に供給されて（コントロールワードによって設定され
た）１／１６又は１／２５６に分周された後、ダウンカ
ウンタ６３に供給される。その結果、ダウンカウンタ６
３のカウント値は、順次デクリメントされ、その値がゼ
ロになるとＺＣ／ＴＯ端子が所定時間だけＨレベルにな
る。そして、改めて、タイムコンスタントレジスタ６１
の値がロードされて再度カウントダウン動作が開始され
る。また、コントロールワードに設定によって、タイム
コンスタントレジスタ６１がゼロになった時点でＣＰＵ
に割込みをかけることが可能となっている。

【００３１】この実施例では、ＣＴＣのチャンネル０と
チャンネル１はタイマモードで使用している。また、チ
ャンネル３はタイマモードで使用している。図８に示す
ように、チャンネル０のプリスケーラ６２_-0は分周比１
／１６に設定されているので、周波数６ＭＨｚのクロッ
クΦが１６分周されて６／１６ＭＨｚとなる。また、タ
イムコンスタントレジスタ６１_-0には初期値６が設定さ
れているので、ダウンカウンタＤＣ０のＺＣ／ＴＯ₀か
らは、１／１６ＭＨｚのパルスが出力されることにな
る。

【００３２】このパルスは、チャンネル３のＣＬＫ／Ｔ
ＲＧ₃に供給され、チャンネル３のタイムコンスタント
レジスタ６１_-3には初期値１２５が設定されている。ま
た、ダウンカウンタ６３_-3がゼロになると割込み信号を
発するようにコントロールワードが設定されているの
で、結局、２ｍ秒毎にダウンカウンタ６３_-0の値がゼロ
になり、それに応じてＣＰＵに割込み信号が供給される
ことになる。この割込み信号に応じて、後述する遊技機
の遊技動作が実現されている。

【００３３】また、チャンネル１のプリスケーラ６２_-1
は分周比１／２５６に設定され、タイムコンスタントレ
ジスタ６１_-1には初期値７が設定されている。そのため
ダウンカウンタ６３_-1は、２５６／６ｍ秒毎にデクリメ
ントされて、７→６→・・・→０→７のように循環動作
することになる。ダウンカウンタ６３_-1の値ＤＣ１は、
後述するように、発生させる乱数列の不規則性を実現す
るために活用される。

【００３４】図９及び図１０は、主制御基板３９の制御
プログラムを示すフローチャートである。主制御基板３
９の制御プログラムは、電源投入後に実行され、通常は
無限ループ処理（ＳＴ７、ＳＴ８）で終わる初期処理プ
ログラム（図９）と、２ｍｓ毎に起動されるタイマ割込
み処理（Maskable Interrupt禁止可能割込み）プログラ
ム（図１０（ａ））と、電源電圧が所定値を下回るとＮ
ＭＩ（Non Maskable interrupt）信号によって駆動され
てＣＰＵのレジスタ値をバックアップするＮＭＩ処理プ
ログラム（不図示）とで構成されている。

【００３５】電源が投入されると、ＣＰＵが割込み禁止
状態に設定された後、ＣＰＵのレジスタの初期設定がさ
れ（ＳＴ１）、ＣＰＵは割込みモード２に設定される
（ＳＴ２）。その後、ＲＡＭクリア信号がチェックされ
る（ＳＴ３）。ＲＡＭクリア信号は、初期化スイッチ８
５に対応したものであり、営業開始時のように、パチン
コ機２の前枠４を前方に開いた状態で初期化スイッチ８
５を押圧操作しながら電源スイッチ８０をオン側に切換
えると、ＲＡＭクリア信号がＯＮ状態になっている。

【００３６】ＲＡＭクリア信号がＯＦＦ状態の場合と
は、初期化スイッチ８５を押すことなく電源が投入され
たことを意味する。この場合は、停電などからの復旧時
であると考えられるので、ＮＭＩ割込み処理においてバ
ックアップされていたデータを復帰させて（ＳＴ４）、
中断前の処理を再開させる（ＳＴ５）。

【００３７】一方、ＲＡＭクリア信号がＯＮ状態であれ
ば、ＲＡＭに記憶保持されている遊技情報の全てが消去
された後、ＣＰＵは、第１図柄表示手段２２に表示する
初期図柄を設定したり、この遊技制御の実行中に周期的
に割込み処理を実行させる割込み周期を設定する等の初
期処理を行った後、ＥＩ命令を実行して自らを割込み許
可状態にする（ＳＴ６）。その後は、無限ループ状に繰
り返される外れ図柄用の乱数処理（ＳＴ７）が行われ
る。なお、外れ図柄用の乱数処理は、後述する割込み処
理において特別図柄の抽選に外れた場合に液晶ディスプ
レイ１６に描かれる外れ図柄パターンを規定するもので
ある。

【００３８】このような無限ループ状の処理の間に、２
ｍ秒ごとにタイマ割込みが生じ、図１０（ａ）に示す処
理が実行される。なお、この割込み信号は、ＣＴＣのチ
ャンネル３から供給される。割込み処理プログラムで
は、最初に、普通当りカウンタＲＧや大当り用カウンタ
ＣＴの更新処理が行われる（Ｓ１０）。図１１（ａ）
は、大当り用カウンタＣＴの更新処理を例示したもので
あり、普通当りカウンタＲＧの更新処理も同様である。

【００３９】例えば、大当り用カウンタＣＴが０〜２９
９までの範囲で循環している場合には、大当り用カウン
タＣＴがインクリメントされた後（ＳＴ２０）、インク
リメント後の数値が数値範囲ＭＡＸ（＝３００）を超え
たか否かが判定される（ＳＴ２１）。ここで、大当り用
カウンタＣＴの値が数値範囲ＭＡＸを超えた場合には
（実際にはＣＴ＝ＭＡＸ）、大当り用カウンタＣＴの値
をゼロにして処理を終える（ＳＴ２２）。

【００４０】以上のような処理によってカウンタ値の更
新処理が終われば、次に、入賞検出センサを含む各種の
スイッチからのスイッチ信号を読み込むスイッチ信号入
力処理が実行される（Ｓ１１）。このスイッチ信号入力
処理によって、遊技球がゲート２０を通過したか否か、
遊技球が図柄始動口１７を通過したか否かなどを含む遊
技盤５における各種の情報が把握される。

【００４１】続いて、タイマ減算処理が行われ、ステッ
プＳ１３やＳ１４で初期設定されたワークエリアのタイ
マ用の各数値ＴＩＭＥが減算される（Ｓ１２）。次に、
第２図柄表示手段２３の普通図柄表示部に関する普通図
柄処理が実行される（Ｓ１３）。例えば、今回のスイッ
チ信号入力処理（Ｓ１１）によって、遊技球がゲート２
０を通過したことが把握されれば、ステップＳ１０で更
新された当り用カウンタＲＧの値に応じて、普通図柄表
示部２３に当り図柄を表示するか否かを判定する。

【００４２】そして、この判定処理によって当選状態と
なると、普通図柄を変動表示させる時間や、その後の停
止図柄や、始動口１７の電動チューリップや開閉板の開
放時間などを決定して、変動表示時間や開放時間などに
対応する数値ＴＩＭＥ１をＲＡＭのワークエリアに記憶
させる。

【００４３】続いて、特別図柄に関する処理が実行され
る（Ｓ１４）。図１０（ｂ）に示すように、特別図柄処
理では、図柄始動口１７への入賞があったか否かがステ
ップＳ１１での入力結果に基づいて判定される（Ｓ３
０）。ここで、図柄始動口１７への入賞があった場合に
は、ＣＰＵは、ＣＴＣのチャンネル１のダウンカウンタ
６３_-1のカウント値ＤＣ１を入力する（Ｓ３１）。

【００４４】次に、ＣＰＵは、ステップＳＴ１１の処理
によって更新された大当り用カウンタＣＴのカウンタ値
と、ダウンカウンタ６３_-1のカウント値ＤＣ１とを加算
する（ＳＴ３２）。先に説明したように、ダウンカウン
タ６３_-1は、大当り用カウンタＣＴの更新処理とは無関
係に０〜７の数値範囲で循環動作しているので、加算結
果ＲＮＤ（＝ＣＴ＋ＤＣ１）は、０〜２９９＋７の範囲
内の何れかの値となる。

【００４５】そこで、加算結果ＲＮＤが大当り用カウン
トの数値範囲ＭＡＸを超えた場合には、ＲＮＤ←ＲＮＤ
−ＭＡＸの演算によって、加算結果ＲＮＤを大当り用カ
ウントの数値範囲内に収める（ＳＴ３４）。この処理に
よって、加算結果を抽選用乱数値ＲＮＤに使用した場合
に、乱数としての発生一様性が満たされると共に、発生
される乱数列の不規則性が達成される。

【００４６】そこで、次にこの抽選用乱数値ＲＮＤを大
当り当選値Ｈｉｔと比較して当否判定し、その結果に対
応した処理を行う（Ｓ３３）。例えば、大当り状態であ
れば、特別図柄の変動が停止した後、大入賞口１８の開
閉板をどれだけの時間開放させるかの時間データＴＩＭ
Ｅ２をワークエリアに書き込む。

【００４７】上記のような特別図柄処理（Ｓ１４）の
後、図柄制御基板４０、払出し制御基板４６、サウンド
制御基板４３、ランプ制御基板４２に出力するべき制御
コマンドがある場合には、その出力すべき制御コマンド
を送信先の制御基板に出力する出力処理が実行される
（Ｓ１５）。

【００４８】最後に、図柄始動口１７及び大入賞口１８
の開閉爪や開閉板を開閉駆動するソレノイドに駆動信号
を出力する駆動信号出力処理が実行されて（Ｓ１６）割
込み処理を終える。なお、駆動信号出力処理（Ｓ１６）
では、ステップＳ１３やＳ１４の処理で初期設定されス
テップＳ１２の処理で減算されたワークエリアの内容を
参照し、各ワークエリアの数値が特定値より小さくなる
とソレノイドをＯＮ駆動して始動口１７の開閉爪や大入
賞口１８の開閉板を開放させ、各ワークエリアの数値が
０に達するとソレノイドをＯＦＦ駆動して開閉爪や開閉
板を閉じるようにしている。なお、各ワークエリアの数
値は、ステップＳ１３やＳ１４においてタイマ初期値Ｔ
ＩＭＥ１，ＴＩＭＥ２が設定される以前は共に０であ
る。

【００４９】以上、第一実施例について説明したが、抽
選用乱数値ＲＮＤとしての発生する数値列の不規則性を
高めるには、図９に示すメイン処理において初期値変更
用カウンタＣＨＧを更新して（ＳＴ８）、大当り用カウ
ンタＣＴが数値範囲を一巡するごとに初期値を変更して
も良い。

【００５０】図１１（ｂ）は、この第二実施例の場合に
おける大当り用カウンタの更新処理を図示したものであ
る。先に図１１（ａ）に関して説明したステップＳＴ２
０〜２２の後、大当り用カウンタＣＴの値がＳＴＡＲＴ
番地の内容と同一か否か判定され（ＳＴ２３）、もし同
一なら、ダウンカウンタ６３_-1の値ＤＣ１が入力される
（ＳＴ２４）。

【００５１】次に、ステップＳＴ８の処理において更新
されているＣＨＧの値と、ダウンカウンタ６３_-1の値Ｄ
Ｃ１とを加算してＳＴＡＲＴ番地に格納すると共に（Ｓ
Ｔ２６）、同じ値を大当り用カウンタの新規な初期値と
する（ＳＴ２６）。この処理によって大当り用カウンタ
は、０〜ＭＡＸ−１までの数値範囲を一巡するごとにラ
ンダムに初期値が変更されることになり、乱数列として
より不規則なものとなる。

【００５２】以上、本発明の実施例を２つ説明したが、
具体例を例示したに過ぎず、特に本発明を限定するもの
ではない。例えば、実施例では、抽選用乱数値ＲＮＤの
発生不規則さを増すために、ワンチップマイコンに内蔵
されたＺ８０ＣＴＣのダウンカウンタを使用したが、そ
の他、専用のカウンタを設けても良い。

【００５３】また、Ｚ８０ＣＰＵのＲレジスタを用いた
のでも良い。Ｚ８０は、主レジスタ（Ａ，Ｆ，Ｂ，Ｃ，
Ｄ，Ｅ，Ｈ，Ｌ）、補助レジスタ（Ａ’，Ｆ’，Ｂ’，
Ｃ’，Ｄ’，Ｅ’，Ｈ’，Ｌ’）、専用レジスタ（Ｉ，
Ｒ，ＩＸ，ＩＹ，ＳＰ，ＰＣ）に分類されるレジスタを
有しており、Ｒレジスタが示すＤＲＡＭ番地のリフレッ
シュ動作を実行できるようになっている。このＲレジス
タは、７ビットレジスタであり、ＣＰＵへのリセット信
号で０となり、フェッチサイクルごとに１づつ増加する
ので、このＲレジスタをダウンカウンタの代わりに使用
しても、抽選用乱数値の不規則性を高めることができ
る。

【００５４】なお、上記の実施例では、大当り用カウン
タＣＴと他のカウンタ値ＤＣ１とを加算したが、減算処
理でも良いのは勿論である。この場合にはＲＮＤ←ＣＴ
−ＤＣ１の減算結果がマイナス値になる場合があるが、
ＲＮＤ＜０の場合にはＲＮＤ←ＲＮＤ＋ＭＡＸの補正演
算によって、所定の数値範囲内の値に補正する必要があ
る。なお、単に加減算に限定されるものではなく、大当
り用カウンタの値ＣＴを、他のカウンタ値ＤＣ１の分だ
け、右又は左方向にローテーション処理したのでも良
い。

【００５５】

【発明の効果】以上説明したように、本発明によれば、
大当り状態の発生タイミングを予測不能にした遊技機を
実現できる。

【図面の簡単な説明】

【図１】実施例に係るパチンコ機の斜視図である。

【図２】図１のパチンコ機の側面図である。

【図３】図１のパチンコ機の正面図である。

【図４】図１のパチンコ機の背面図である。

【図５】主制御基板の回路構成を示すブロック図であ
る。

【図６】実施例で用いるワンチップマイコンの回路ブロ
ック図である。

【図７】ワンチップマイコンの一部であるＺ８０ＣＴＣ
相当品の内部構成を図示したものである。

【図８】Ｚ８０ＣＴＣのチャンネル０，１，３の内部構
成を図示したものである。

【図９】主制御基板のメイン処理を示すフローチャート
である。

【図１０】主制御基板のタイマ割込み処理を示すフロー
チャートである。

【図１１】大当り用カウンタの更新処理を示すフローチ
ャートである。

【符号の説明】

２遊技機（パチンコ機）５０ａＣＰＵ（Ｚ８０ＣＰＵコア）５０ｅカウンタ（Ｚ８０ＣＴＣ）５０ｂＲＡＭ５０ｃＲＯＭ５０単一の電子素子（ワンチップマイコン）ＣＴ基本カウンタ（大当り用カウンタ）６３補助カウンタ（ダウンカウンタ）

Claims

【特許請求の範囲】

【請求項１】遊技動作を実現する制御プログラムを記
憶したプログラム記憶部と、前記制御プログラムに基づ
いて動作するＣＰＵとを有し、遊技に関連して遊技者に
有利な利益状態を発生させるか否か抽選する抽選機能を
具備する遊技制御手段を備えた遊技機において、前記ＣＰＵは、ＲＡＭ、ＲＯＭその他の回路素子と共に
単一の電子素子に内蔵されて構成され、前記ＣＰＵが前記遊技制御手段を実現するにあたって
は、所定数値範囲で所定周期毎に更新されている基本カ
ウンタの値と、前記単一の電子素子内に存在する補助カ
ウンタの値との演算結果に基づいて、前記抽選を行って
いることを特徴とする遊技機。
【請求項２】前記単一の電子素子には、プログラム可
能な複数個のカウンタ回路が内蔵され、このカウンタ回
路の一つが前記補助カウンタに割当てられている請求項
１に記載の遊技機。
【請求項３】前記複数個のカウンタ回路の何れかの動
作に基づいて、前記所定周期が決定されている請求項２
に記載の遊技機。
【請求項４】前記基本カウンタと前記補助カウンタと
の間の加算又は減算処理によって抽選用乱数値が生成さ
れ、この抽選用乱数値が所定の当選値と比較されて前記
抽選が行われている請求項１〜３の何れかに記載の遊技
機。
【請求項５】遊技動作に関連して遊技者が視認可能な
識別情報を変動表示すると共に、前記利益状態が選択さ
れた場合には、特定の停止表示態様で可変表示を終える
可変表示装置を備え、前記基本カウンタと前記補助カウンタの演算結果に基づ
いて前記可変表示装置の可変表示の表示態様を決定して
いる請求項１〜４の何れかに記載の遊技機。
【請求項６】遊技動作に関連して遊技者が視認可能な
識別情報を変動表示すると共に、前記利益状態が選択さ
れた場合には、特定の停止表示態様で可変表示を終える
可変表示装置を備え、基本カウンタと前記補助カウンタの演算結果に基づいて
前記可変表示装置の停止表示態様を決定している請求項
１〜５の何れかに記載の遊技機。
【請求項７】プログラム可能な複数個のカウンタ素子
は、全体としてＺ８０ＣＴＣ(Counter Timer Circuit)
に相当する回路構成を備えていることを特徴とする請求
項１〜６の何れかに記載の遊技機。
【請求項８】前記当選値として、予め定められた複数
個の整数値が用いられる請求項１〜７の何れかに記載の
遊技機。