JP2003087212A - Ｏｆｄｍ受信機の逆マッピング回路 - Google Patents

Abstract

(57)【要約】 【課題】 複雑なアルゴリズムで所定ビット列に復元す
ることから回路規模が大きくなる。 【解決手段】 Ｉ軸データをＩ軸ビット列に変換するＩ
軸ビット列変換手段１１Ａと、Ｉ軸ビット列の最上位ビ
ットをｂ０として出力する第１奇数ビット出力手段１２
Ａと、この反転ビットと、Ｉ軸ビット列の第２上位ビッ
トとの排他的論理和をｂ２として出力する第２奇数ビッ
ト出力手段１３Ａと、Ｑ軸データをＱ軸ビット列に変換
するＱ軸ビット列変換手段１１Ｂと、Ｑ軸ビット列の最
上位ビットをｂ１として出力する第１偶数ビット出力手
段１２Ｂと、この反転ビットと、Ｑ軸ビット列の第２上
位ビットとの排他的論理和をｂ３として出力する第２偶
数ビット出力手段１３Ｂと、奇数位ビット列（ｂ０、ｂ
２）と、偶数位ビット列（ｂ１、ｂ３）とを所定順序
（ｂ０、ｂ１、ｂ２、ｂ３）で順次並び替えることで、
４ビット列を生成する所定ビット列生成手段２０とを有
するようにした。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、例えばフーリエ変
換した直交周波数分割多重（以下、単にＯＦＤＭと称す
る）信号のＩ軸データ及びＱ軸データに逆マッピング処
理を施すことで、所定ビット列の復元データを生成する
ＯＦＤＭ受信機の逆マッピング回路に関する。

【０００２】

【従来の技術】図６は従来のＯＦＤＭ受信機内部の概略
構成を示すブロック図である。

【０００３】図６に示すＯＦＤＭ受信機１００は、アン
テナ１０１を通じて受信したＯＦＤＭ信号をチャネル選
択すると共に、このＯＦＤＭ信号を中間周波数（以下、
単にＩＦと称する）帯域に周波数変換する高周波部１０
２と、ＩＦ帯域に周波数変換されたＯＦＤＭ信号を互い
に直交する２つのキャリアを用いて時間軸上の複素シン
ボル信号に復調する直交復調回路１０３と、シンボルタ
イミングに基づいて、時間軸上の複素シンボル信号を周
波数軸上の複素シンボル信号にフーリエ変換するフーリ
エ変換回路１０４と、受信信号に含まれるパイロット信
号に基づいて周波数軸上の複素シンボル信号を補正する
ことで、互いに直交するＩ軸データ及びＱ軸データを得
る波形等化回路１０５と、これらＩ軸データ及びＱ軸デ
ータに逆マッピング処理を施すことで、所定ビット列の
復元データを得る逆マッピング回路１０６と、この復元
データをビタビ復号するビタビ復号回路１０７とを有し
ている。

【０００４】このようなＯＦＤＭ受信機１００において
は、そのＯＦＤＭ伝送方式として１６ＱＡＭ方式、６４
ＱＡＭ方式、２５６ＱＡＭやＱＰＳＫ方式等があげられ
る。

【０００５】図７は一般的な６４ＱＡＭ方式の位相図を
示す説明図であり、縦軸をＱ軸、横軸をＩ軸とし、これ
らＩ軸及びＱ軸の組み合わせで所定ビット列（６ビット
列）の復元データを得る。

【０００６】この復元データは、最上位ビットをｂ０、
第２上位ビットをｂ１とし、ｂ２、ｂ３、ｂ４、ｂ５の
順の６ビット列で、この６ビット列内の奇数位ビット
（最上位ビットｂ０、第３上位ビットｂ２、第５上位ビ
ットｂ４）と、この６ビット列内の偶数位ビット（第２
上位ビットｂ１、第４上位ビットｂ３、第６上位ビット
ｂ５）とで構成している。

【０００７】さらに、奇数位ビット列（ｂ０、ｂ２、ｂ
４）はＩ軸データから、偶数位ビット列（ｂ１、ｂ３、
ｂ５）はＱ軸データから得られものである。

【０００８】そこで、逆マッピング回路１０６では、Ｉ
軸データ及びＱ軸データを夫々独立に処理し、Ｉ軸デー
タから奇数位ビット列（ｂ０、ｂ２、ｂ４）を、Ｑ軸デ
ータから偶数位ビット列（ｂ１、ｂ３、ｂ４）を生成
し、これら奇数位ビット列及び偶数位ビット列を所定順
序（ｂ０、ｂ１、ｂ２、ｂ３、ｂ４、ｂ５）に順次並び
替えることで、６４ＱＡＭ方式の６ビット列の復元デー
タを得ることができる。

【０００９】では、この逆マッピング回路１０６でＩ軸
データ（Ｑ軸データ）から奇数位ビット列（偶数位ビッ
ト列）を得る逆マッピング処理のアルゴリズムについて
説明する。図８は従来の逆マッピング処理に関わるアル
ゴリズムを示すフローチャートである。

【００１０】逆マッピング回路１０６は、Ｉ軸データの
値ｘが０よりも小さいか否かを判定する（ステップＳ１
１）。Ｉ軸データの値ｘが０よりも小さいのであれば、
Ｉ軸データの値ｘが−４よりも小さいか否かを判定する
（ステップＳ１２）。

【００１１】Ｉ軸データの値ｘが−４よりも小さいので
あれば、Ｉ軸データの値ｘが−６よりも小さいか否かを
判定する（ステップＳ１３）。

【００１２】Ｉ軸データの値ｘが−６よりも小さいので
あれば、（ｂ０、ｂ２、ｂ４）＝（１００）を復元する
ことになる（ステップＳ１４）。

【００１３】また、ステップＳ１４にてＩ軸データの値
ｘが−６よりも小さいのでなければ、（ｂ０、ｂ２、ｂ
４）＝（１０１）を復元することになる（ステップＳ１
５）。

【００１４】ステップＳ１２にてＩ軸データの値ｘが−
４よりも小さいのでなければ、Ｉ軸データの値ｘが−２
よりも小さいか否かを判定する（ステップＳ１６）。

【００１５】Ｉ軸データの値ｘが−２よりも小さいので
あれば、（ｂ０、ｂ２、ｂ４）＝（１１１）を復元する
ことになる（ステップＳ１７）。

【００１６】また、ステップＳ１６にてＩ軸データの値
ｘが−２よりも小さいのでなければ、（ｂ０、ｂ２、ｂ
４）＝（１１０）を復元することになる（ステップＳ１
８）。

【００１７】また、ステップＳ１１にてＩ軸データの値
ｘが０よりも小さいのでなければ、Ｉ軸データの値ｘが
４よりも小さいか否かを判定する（ステップＳ１９）。

【００１８】Ｉ軸データの値ｘが４よりも小さいのあれ
ば、Ｉ軸データの値ｘが２よりも小さいか否かを判定す
る（ステップＳ２０）。Ｉ軸データの値ｘが２よりも小
さいのあれば、（ｂ０、ｂ２、ｂ４）＝（０１０）を復
元することになる（ステップＳ２１）。

【００１９】また、ステップＳ２０にてＩ軸データの値
ｘが２よりも小さいのでなければ、（ｂ０、ｂ２、ｂ
４）＝（０１１）を復元することになる（ステップＳ２
２）。

【００２０】また、ステップＳ１９にてＩ軸データの値
ｘが４よりも小さいのでなければ、Ｉ軸データの値ｘが
６よりも小さいか否かを判定する（ステップＳ２３）。

【００２１】Ｉ軸データの値ｘが６よりも小さいのであ
れば、（ｂ０、ｂ２、ｂ４）＝（００１）を復元するこ
とになる（ステップＳ２４）。

【００２２】また、Ｉ軸データの値ｘが６よりも小さい
のでなければ、（ｂ０、ｂ２、ｂ４）＝（０００）を復
元することになる（ステップＳ２５）。

【００２３】このようにＩ軸データの値ｘに基づいて、
奇数位ビット列（ｂ０、ｂ２、ｂ４）を復元することに
なる。尚、Ｑ軸データの値ｘについても、同様のアルゴ
リズムで偶数位ビット列（ｂ１、ｂ３、ｂ５）を復元す
ることになる。

【００２４】そして、逆マッピング回路１０６は、Ｉ軸
データから得られる奇数位ビット列（ｂ０、ｂ２、ｂ
４）及びＱ軸データから得られる偶数位ビット列（ｂ
１、ｂ３、ｂ５）を所定順序（ｂ０、ｂ１、ｂ２、ｂ
３、ｂ４、ｂ５）で順次並び替えることで、６４ＱＡＭ
方式の６ビット列の復元データを得ることができる。

【００２５】例えばＩ軸データの値ｘが７の場合、その
奇数位ビット列（ｂ０、ｂ２、ｂ４）は（０００）、Ｑ
軸データの値ｘが７の場合、その偶数位ビット列（ｂ
１、ｂ３、ｂ５）は（０００）となり、図７に示すよう
に（００００００）の復元データを得ることができ、ま
た、Ｉ軸データの値ｘが−５の場合、その奇数位ビット
列は（１０１）、Ｑ軸データの値ｘが１の場合、その偶
数位ビット列は（０１０）となり、図７に示すように
（１００１１０）の復元データを得ることができる。

【００２６】尚、図８は６４ＱＡＭ方式の逆マッピング
処理のアルゴリズムについて説明したが、１６ＱＡＭ方
式であっても同様の原理であり、判断分岐の数が１段少
なくなり、Ｉ軸データから奇数位ビット列（ｂ０、ｂ
２）、Ｑ軸データから偶数位ビット列（ｂ１、ｂ３）を
復元し、これら奇数位ビット列及び偶数位ビット列を所
定順序（ｂ０、ｂ１、ｂ２、ｂ３）で順次に並び替える
ことで、１６ＱＡＭ方式の４ビット列の復元データを得
ることができる。

【００２７】

【発明が解決しようとする課題】しかしながら、上記従
来のＯＦＤＭ受信機１００の逆マッピング回路１０６に
よれば、図６に示すようなアルゴリズムでＩ軸データか
ら奇数位ビット列及びＱ軸データから偶数位ビット列を
復元するようにしたが、これらアルゴリズムは判断分岐
数が多くなることから、その回路規模も大きくなる。

【００２８】本発明は上記点に鑑みてなされたものであ
り、その目的とするところは、その回路規模を簡素化し
たＯＦＤＭ受信機の逆マッピング回路を提供することに
ある。

【００２９】

【課題を解決するための手段】上記目的を達成するため
に本発明のＯＦＤＭ受信機の逆マッピング回路は、フー
リエ変換したＯＦＤＭ信号のＩ軸データから所定ビット
列内の奇数位ビットを生成すると共に、前記ＯＦＤＭ信
号のＱ軸データから前記所定ビット列内の偶数位ビット
を生成し、これら奇数位ビット及び偶数位ビットを所定
順序で順次並び替えることで、前記所定ビット列の復元
データを生成するＯＦＤＭ受信機の逆マッピング回路で
あって、前記Ｉ軸データをＩ軸ビット列に変換するＩ軸
ビット列変換手段と、前記Ｉ軸ビット列の最上位ビット
を最上位の奇数位ビットとして出力する第１奇数ビット
出力手段と、前記Ｉ軸ビット列の最上位ビットを反転
し、この反転ビットと、前記Ｉ軸ビット列の第２上位ビ
ットとの排他的論理和を第２位の奇数位ビットとして算
出出力する第２奇数ビット出力手段と、前記Ｑ軸データ
をＱ軸ビット列に変換するＱ軸ビット列変換手段と、前
記Ｑ軸ビット列の最上位ビットを最上位の偶数位ビット
として出力する第１偶数ビット出力手段と、前記Ｑ軸ビ
ット列の最上位ビットを反転し、この反転ビットと、前
記Ｑ軸ビット列の第２上位ビットとの排他的論理和を第
２位の偶数位ビットとして算出出力する第２偶数ビット
出力手段と、前記最上位の奇数位ビット及び前記第２位
の奇数位ビットと、前記最上位の偶数位ビット及び前記
第２位の偶数位ビットとを所定順序で順次並び替えるこ
とで、前記所定ビット列の復元データを生成する所定ビ
ット列生成手段とを有するようにした。

【００３０】従って、本発明のＯＦＤＭ受信機の逆マッ
ピング回路によれば、Ｉ軸データをＩ軸ビット列に変換
し、このＩ軸ビット列の最上位ビットを最上位の奇数位
ビットとして出力し、さらに、Ｉ軸ビット列の最上位ビ
ットを反転し、この反転ビットと、前記Ｉ軸ビット列の
第２上位ビットとの排他的論理和を第２位の奇数位ビッ
トとして算出出力すると共に、Ｑ軸データをＱ軸ビット
列に変換し、このＱ軸ビット列の最上位ビットを最上位
の偶数位ビットとして出力し、さらに前記Ｑ軸ビット列
の最上位ビットを反転し、この反転ビットと、前記Ｑ軸
ビット列の第２上位ビットとの排他的論理和を第２位の
偶数位ビットとして算出出力し、これら最上位の奇数位
ビット及び第２位の奇数位ビットと、最上位の偶数位ビ
ット及び第２位の偶数位ビットとを所定順序で順次並び
替えることで、前記所定ビット列の復元データを生成す
るようにしたので、複雑なアルゴリズムを要することな
く、簡単な論理回路で、例えば１６ＱＡＭ方式に適応し
た逆マッピング回路を構成することができる。

【００３１】本発明のＯＦＤＭ受信機の逆マッピング回
路は、前記Ｉ軸ビット列の最上位ビットを反転し、この
反転ビットと、前記第２奇数ビット出力手段の第２位の
奇数位ビットとの排他的論理和を奇数側出力ビットとし
て算出出力する奇数側演算手段と、前記Ｉ軸ビット列の
第３上位ビットと、前記奇数側演算手段の奇数側出力ビ
ットとの排他的論理和を、第３位の奇数位ビットとして
算出出力する第３奇数ビット出力手段と、前記Ｑ軸ビッ
ト列の最上位ビットを反転し、この反転ビットと、前記
第２偶数ビット出力手段の第２位の偶数位ビットとの排
他的論理和を偶数側出力ビットとして算出出力する偶数
側演算手段と、前記Ｑ軸ビット列の第３上位ビットと、
前記偶数側演算手段の偶数側出力ビットとの排他的論理
和を、第３位の偶数位ビットとして算出出力する第３偶
数ビット出力手段とを有し、前記所定ビット列生成手段
は、前記最上位の奇数位ビット、前記第２位の奇数位ビ
ット及び前記第３位の奇数位ビットと、前記最上位の偶
数位ビット、前記第２位の偶数位ビット及び前記第３位
の偶数位ビットとを所定順序で順次並び替えることで、
前記所定ビット列の復元データを生成するようにした。

【００３２】従って、本発明のＯＦＤＭ受信機の逆マッ
ピング回路によれば、Ｉ軸ビット列の最上位ビットを反
転し、この反転ビットと、前記第２奇数ビット出力手段
の第２位の奇数位ビットとの排他的論理和を奇数側出力
ビットとして算出出力し、この奇数側出力ビットと、Ｉ
軸ビット列の第３上位ビットとの排他的論理和を、第３
位の奇数位ビットとして算出出力すると共に、Ｑ軸ビッ
ト列の最上位ビットを反転し、この反転ビットと、前記
第２偶数ビット出力手段の第２位の偶数位ビットとの排
他的論理和を偶数側出力ビットとして算出出力し、この
偶数側出力ビットと、Ｑ軸ビット列の第３上位ビットと
の排他的論理和を、第３位の偶数位ビットとして算出出
力し、最上位の奇数位ビット、第２位の奇数位ビット及
び第３位の奇数位ビットと、最上位の偶数位ビット、第
２位の偶数位ビット及び第３位の偶数位ビットとを所定
順序で順次並び替えることで、前記所定ビット列の復元
データを生成するようにしたので、複雑なアルゴリズム
を要することなく、簡単な論理回路で、例えば６４ＱＡ
Ｍ方式に適応した逆マッピング回路を構成することがで
きる。

【００３３】

【発明の実施の形態】以下、図面に基づいて本発明の実
施の形態を示すＯＦＤＭ受信機の逆マッピング回路につ
いて説明する。尚、図６に示すＯＦＤＭ受信機１００と
同一の構成については同一符号を付すことで、その重複
する構成及び動作の説明については省略する。

【００３４】図６に示すＯＦＤＭ受信機１００と大きく
異なる本発明の特徴部分は、逆マッピング回路の内部構
成にある。 （実施の形態１）図１は第１の実施の形態を示すＯＦＤ
Ｍ受信機の逆マッピング回路内部の概略構成を示すブロ
ック図である。

【００３５】図１に示す逆マッピング回路１は、１６Ｑ
ＡＭ方式に対応し、波形等化回路１０５からのＩ軸デー
タから、４ビット列（ｂ０、ｂ１，ｂ２、ｂ３）内の奇
数位ビット列（ｂ０、ｂ２）を生成する奇数ビット列生
成回路１０Ａと、波形等化回路１０５からのＱ軸データ
から４ビット列内の偶数位ビット列（ｂ１、ｂ３）を生
成する偶数ビット列生成回路１０Ｂと、これら奇数位ビ
ット列及び偶数位ビット列の各ビットを所定順序（ｂ
０、ｂ１，ｂ２、ｂ３）で順次並び替えることで、４ビ
ット列の復元データを生成する所定ビット列生成手段２
０とを有している。

【００３６】奇数ビット列生成回路１０Ａは、波形等化
回路１０５からのＩ軸データをＩ軸ビット列に変換する
Ｉ軸ビット列変換手段１１Ａと、Ｉ軸ビット列の最上位
ビットを最上位の奇数位ビット（ｂ０）として出力する
第１奇数ビット出力手段１２Ａと、Ｉ軸ビット列の最上
位ビットを反転し、この反転ビットと、Ｉ軸ビット列の
第２上位ビットとの排他的論理和を第２位の奇数位ビッ
ト（ｂ２）として算出出力する第２奇数ビット出力手段
１３Ａとを有している。

【００３７】偶数ビット列生成回路１０Ｂは、波形等化
回路１０５からのＱ軸データをＱ軸ビット列に変換する
Ｑ軸ビット列変換手段１１Ｂと、Ｑ軸ビット列の最上位
ビットを最上位の偶数位ビット（ｂ１）として出力する
第１偶数ビット出力手段１２Ｂと、Ｑ軸ビット列の最上
位ビットを反転し、この反転ビットと、Ｑ軸ビット列の
第２上位ビットとの排他的論理和を第２位の偶数位ビッ
ト（ｂ３）として算出出力する第２偶数ビット出力手段
１３Ｂとを有している。

【００３８】尚、Ｉ軸ビット列変換手段１１Ａで変換さ
れるＩ軸ビット列は、例えば８ビット（Ｘ１，Ｘ２，Ｘ
３，Ｘ４，Ｘ５，Ｘ６，Ｘ７，Ｘ８）の符号付固定小数
点形式になっていると仮定し、さらに、負の数は２の補
数として表現されているものとする。例えばＩ軸データ
のデータ幅を８ビットとして、Ｘ８は最上位ビット（８
ビット目（符号ビット））、Ｘ７は第２上位ビット（７
ビット目）に対応する。また、Ｑ軸ビット列についても
同様のビット構成である。

【００３９】図２は奇数ビット列生成回路１０Ａの具体
的構成を示す論理回路構成図である。尚、偶数ビット列
生成回路１０Ｂにおいても同様の原理構成であることか
ら、その構成の説明については省略する。

【００４０】第２奇数ビット出力手段１３Ａは、Ｉ軸ビ
ット列の最上位ビットＸ８を反転するＮＯＴ回路３１
と、このＮＯＴ回路３１の出力ビットである反転ビット
と、Ｉ軸ビット列の第２上位ビットＸ７との排他的論理
和をとるｅｘ−ＯＲ回路３２とで構成している。

【００４１】次に第１の実施の形態を示すＯＦＤＭ受信
機の逆マッピング回路１の動作について説明する。図３
は一般的な１６ＱＡＭ方式の位相図を示す説明図であ
る。

【００４２】第１奇数ビット出力手段１２Ａは、図２に
示すようにＩ軸ビット列変換手段１１ＡからＩ軸ビット
列の最上位ビットＸ８を最上位の奇数位ビット（ｂ０）
として所定ビット列生成手段２０に出力する。

【００４３】さらに、第２奇数ビット出力手段１３Ａの
ＮＯＴ回路３１は、Ｉ軸ビット列の最上位ビットＸ８を
反転し、この反転ビットをｅｘ−ＯＲ回路３２に入力す
る。さらに、ｅｘ−ＯＲ回路３２は、Ｉ軸ビット列の第
２上位ビットＸ７を入力し、この第２上位ビットＸ７
と、ＮＯＴ回路３１の出力である反転ビットとの排他的
論理和を、第２位の奇数位ビット（ｂ２）として所定ビ
ット列生成手段２０に出力する。

【００４４】所定ビット列生成手段２０では、図３に示
すような奇数位ビット列（ｂ０、ｂ２）を得ることにな
る。

【００４５】同様に、第１偶数ビット出力手段１２Ｂ
は、Ｑ軸ビット列変換手段１１ＢからＱ軸ビット列の最
上位ビットＸ８を最上位の偶数位ビット（ｂ１）として
所定ビット列生成手段２０に出力する。

【００４６】さらに、第２偶数ビット出力手段１３Ｂの
ＮＯＴ回路３１は、Ｑ軸ビット列の最上位ビットＸ８を
反転し、この反転ビットをｅｘ−ＯＲ回路３２に入力す
る。さらに、ｅｘ−ＯＲ回路３２は、Ｑ軸ビット列の第
２上位ビットＸ７を入力し、この第２上位ビットＸ７
と、反転ビットとの排他的論理和を、第２位の奇数位ビ
ット（ｂ３）として所定ビット列生成手段２０に出力す
る。

【００４７】所定ビット列生成手段２０では、図３に示
すような偶数位ビット列（ｂ１、ｂ３）を得ることにな
る。

【００４８】そして、所定ビット列生成手段２０は、奇
数ビット列生成回路１０Ａで生成した奇数位ビット列
（ｂ０、ｂ２）及び、偶数ビット列生成回路１０Ｂで生
成した偶数位ビット列（ｂ１、ｂ３）を所定順序（ｂ
０、ｂ１、ｂ２、ｂ３）で順次並び替えることで、１６
ＱＡＭ方式の４ビット列の復元データを生成し、この復
元データをビタビ復号回路１０７に伝送することにな
る。

【００４９】このように第１の実施の形態によれば、Ｉ
軸データをＩ軸ビット列に変換し、このＩ軸ビット列の
最上位ビットＸ８を最上位の奇数位ビット（ｂ０）とし
て出力し、さらに、Ｉ軸ビット列の最上位ビットＸ８を
反転し、この反転ビットと、Ｉ軸ビット列の第２上位ビ
ットＸ７との排他的論理和を第２位の奇数位ビット（ｂ
２）として算出出力すると共に、Ｑ軸データをＱ軸ビッ
ト列に変換し、このＱ軸ビット列の最上位ビットＸ８を
最上位の偶数位ビットｂ１として出力し、さらにＱ軸ビ
ット列の最上位ビットＸ８を反転し、この反転ビット
と、Ｑ軸ビット列の第２上位ビットＸ７との排他的論理
和を第２位の偶数位ビット（ｂ３）として算出出力し、
これら奇数位ビット列（ｂ０、ｂ２）及び偶数位ビット
列（ｂ１、ｂ３）を所定順序（ｂ０、ｂ１、ｂ２、ｂ
３）で順次並び替えることで、１６ＱＡＭ方式の４ビッ
ト列（ｂ０、ｂ１、ｂ２、ｂ３）の復元データを生成す
るようにしたので、複雑なアルゴリズムを要することな
く、簡単な論理回路で、１６ＱＡＭ方式に適応した逆マ
ッピング回路１を構成することができる。 （実施の形態２）次に第２の実施の形態を示すＯＦＤＭ
受信機の逆マッピング回路について説明する。図４は第
２の実施の形態を示すＯＦＤＭ受信機の逆マッピング回
路内部の概略構成を示すブロック図である。尚、図１に
示す逆マッピング回路と同一の構成については同一符号
を付すことで、その重複する構成及び動作の説明につい
ては省略する。

【００５０】図４に示す逆マッピング回路１Ａは、６４
ＱＡＭ方式に対応しており、波形等化回路１０５からの
Ｉ軸データから、６ビット列（ｂ０、ｂ１、ｂ２、ｂ
３、ｂ４、ｂ５）内の奇数位ビット列（ｂ０、ｂ２、ｂ
４）を生成する奇数ビット列生成回路１０Ａと、波形等
化回路１０５からのＱ軸データから６ビット列内の偶数
位ビット列（ｂ１、ｂ３、ｂ５）を生成する偶数ビット
列生成回路１０Ｂと、これら奇数位ビット列及び偶数位
ビット列の各ビットを所定順序（ｂ０、ｂ１、ｂ２、ｂ
３、ｂ４、ｂ５）で順次並び替えることで、６４ＱＡＭ
方式の６ビット列の復元データを生成する所定ビット列
生成手段２０とを有している。尚、図１に示す逆マッピ
ング回路１と異なるところは、奇数ビット列生成回路１
０Ａ及び偶数ビット列生成回路１０Ｂの内部構成にあ
る。

【００５１】尚、Ｉ軸ビット列変換手段１１Ａで変換さ
れるＩ軸ビット列は、例えば８ビット（Ｘ１，Ｘ２，Ｘ
３，Ｘ４，Ｘ５，Ｘ６，Ｘ７，Ｘ８）の符号付固定小数
点形式になっていると仮定し、さらに、負の数は２の補
数として表現されているものとする。例えばＩ軸データ
のデータ幅を８ビットとして、−８〜＋８の数値を表現
できるようにした場合（（１０００００００）ｂ＝−
８、（０１１１１１１１）ｂ＝７．９３７５）、Ｘ８は
最上位ビット（８ビット目）、Ｘ７は第２上位ビット
（７ビット目）、Ｘ６は第３上位ビット（６ビット目）
に対応する。また、Ｑ軸ビット列についても同様のビッ
ト構成である。

【００５２】図４に示す奇数ビット列生成回路１０Ａ
は、Ｉ軸ビット列変換手段１１Ａ、第１奇数ビット出力
手段１２Ａ及び第２奇数ビット出力手段１３Ａに加え、
Ｉ軸ビット列の最上位ビットを反転し、この反転ビット
と、第２奇数ビット出力手段１３Ａの出力ビットとの排
他的論理和を奇数側出力ビットとして算出出力する奇数
側演算手段１４Ａと、Ｉ軸ビット列の第３上位ビット
と、奇数側演算手段１４Ａの奇数側出力ビットとの排他
的論理和を、第３位の奇数位ビット（ｂ４）として算出
出力する第３奇数ビット出力手段１５Ａとを有してい
る。

【００５３】偶数ビット列生成回路１０Ｂは、Ｑ軸ビッ
ト列変換手段１１Ｂ、第１偶数ビット出力手段１２Ｂ及
び第２偶数ビット出力手段１３Ｂに加え、Ｑ軸ビット列
の最上位ビットを反転し、この反転ビットと、第２偶数
ビット出力手段１３Ｂの出力ビットとの排他的論理和を
偶数側出力ビットとして算出出力する偶数側演算手段１
４Ｂと、Ｑ軸ビット列の第３上位ビットと、偶数側演算
手段１４Ｂの偶数側出力ビットとの排他的論理和を、第
３位の偶数位ビット（ｂ５）として算出出力する第３偶
数ビット出力手段１５Ｂとを有している。

【００５４】図５は第２の実施の形態に関わる奇数ビッ
ト列生成回路１０Ａの具体的構成を示す論理回路構成図
である。尚、偶数ビット列生成回路１０Ｂにおいても同
様の原理構成であることから、その構成の説明について
は省略する。

【００５５】第２奇数ビット出力手段１３Ａは、Ｉ軸ビ
ット列の最上位ビットＸ８を反転するＮＯＴ回路３１
と、このＮＯＴ回路３１の出力ビットである反転ビット
と、Ｉ軸ビット列の第２上位ビットＸ７との排他的論理
和をとる第１ｅｘ−ＯＲ回路３２とで構成している。

【００５６】奇数側演算手段１４Ａは、ＮＯＴ回路３１
の出力ビットである反転ビットと、第２奇数ビット出力
手段１３Ａからの出力ビットとの排他的論理和をとる第
２ｅｘ−ＯＲ回路３３で構成している。

【００５７】さらに第３奇数ビット出力手段１５Ａは、
Ｉ軸ビット列の第３上位ビットＸ６と、奇数側演算手段
１４Ａの出力ビットである奇数側出力ビットとの排他的
論理和をとる第３ｅｘ−ＯＲ回路３４で構成している。

【００５８】次に第２の実施の形態を示すＯＦＤＭ受信
機の逆マッピング回路１Ａの動作について説明する。

【００５９】第１奇数ビット出力手段１２Ａは、Ｉ軸ビ
ット列変換手段１１ＡからＩ軸ビット列の最上位ビット
Ｘ８を最上位の奇数位ビット（ｂ０）として所定ビット
列生成手段２０に出力する。

【００６０】さらに、第２奇数ビット出力手段１３Ａの
ＮＯＴ回路３１は、Ｉ軸ビット列の最上位ビットＸ８を
反転し、この反転ビットを第１ｅｘ−ＯＲ回路３２に入
力する。さらに、第１ｅｘ−ＯＲ回路３２は、Ｉ軸ビッ
ト列の第２上位ビットＸ７を入力し、この第２上位ビッ
トＸ７と、反転ビットとの排他的論理和を、第２位の奇
数位ビット（ｂ２）として所定ビット列生成手段２０に
出力する。

【００６１】奇数側演算手段１４Ａの第２ｅｘ−ＯＲ回
路３３は、ＮＯＴ回路３１の出力ビットである反転ビッ
トと、第２奇数ビット出力手段１３Ａの第１ｅｘ−ＯＲ
回路３２の出力ビットとの排他的論理和として奇数側出
力ビットを算出する。

【００６２】第３奇数ビット出力手段１５Ａの第３ｅｘ
−ＯＲ回路３４は、奇数側出力ビットと、Ｉ軸ビット列
の第３上位ビットＸ６との排他的論理和を、第３位の奇
数位ビット（ｂ４）として所定ビット列生成手段２０に
出力する。

【００６３】所定ビット列生成手段２０では、奇数位ビ
ット列（ｂ０、ｂ２、ｂ４）を得ることになる。

【００６４】同様に、第１偶数ビット出力手段１２Ｂ
は、Ｑ軸ビット列変換手段１１ＢからＱ軸ビット列の最
上位ビットＸ８を最上位の奇数位ビット（ｂ１）として
所定ビット列生成手段２０に出力する。

【００６５】さらに、第２偶数ビット出力手段１３Ｂの
ＮＯＴ回路３１は、Ｑ軸ビット列の最上位ビットＸ８を
反転し、この反転ビットを第１ｅｘ−ＯＲ回路３２に入
力する。さらに、第１ｅｘ−ＯＲ回路３２は、Ｑ軸ビッ
ト列の第２上位ビットＸ７を入力し、この第２上位ビッ
トＸ７と、反転ビットとの排他的論理和を、第２位の偶
数位ビット（ｂ３）として所定ビット列生成手段２０に
出力する。

【００６６】偶数側演算手段１４Ｂの第２ｅｘ−ＯＲ回
路３３は、ＮＯＴ回路３１の出力ビットである反転ビッ
トと、第２偶数ビット出力手段１３Ｂの第１ｅｘ−ＯＲ
回路３２の出力ビットとの排他的論理和として偶数側出
力ビットを算出する。

【００６７】第３偶数ビット出力手段１５Ｂの第３ｅｘ
−ＯＲ回路３４は、偶数側出力ビットと、Ｑ軸ビット列
の第３上位ビットＸ６との排他的論理和を、第３位の偶
数位ビット（ｂ５）として所定ビット列生成手段２０に
出力する。

【００６８】所定ビット列生成手段２０では、偶数位ビ
ット列（ｂ１、ｂ３、ｂ５）を得ることになる。

【００６９】そして、所定ビット列生成手段２０は、奇
数ビット列生成回路１０Ａで生成した奇数位ビット列
（ｂ０、ｂ２、ｂ４）及び、偶数ビット列生成回路１０
Ｂで生成した偶数位ビット列（ｂ１、ｂ３、ｂ５）を所
定順序（ｂ０、ｂ１、ｂ２、ｂ３、ｂ４、ｂ５）で順次
並び替えることで、６４ＱＡＭ方式の６ビット列の復元
データを生成し、この復元データをビタビ復号回路１０
７に伝送することになる。

【００７０】第２の実施の形態によれば、Ｉ軸データを
Ｉ軸ビット列に変換し、このＩ軸ビット列の最上位ビッ
トＸ８を最上位の奇数位ビット（ｂ０）として出力し、
さらに、Ｉ軸ビット列の最上位ビットＸ８を反転し、こ
の反転ビットと、Ｉ軸ビット列の第２上位ビットＸ７と
の排他的論理和を第２位の奇数位ビット（ｂ２）として
算出出力し、さらに、Ｉ軸ビット列の最上位ビットＸ８
を反転し、この反転ビットと、第２奇数ビット出力手段
１３Ａの出力ビットとの排他的論理和を奇数側出力ビッ
トとして算出出力し、この奇数側出力ビットと、Ｉ軸ビ
ット列の第３上位ビットＸ６との排他的論理和を、第３
位の奇数位ビット（ｂ４）として算出出力すると共に、
Ｑ軸データをＱ軸ビット列に変換し、このＱ軸ビット列
の最上位ビットＸ８を最上位の偶数位ビットｂ１として
出力し、さらにＱ軸ビット列の最上位ビットＸ８を反転
し、この反転ビットと、Ｑ軸ビット列の第２上位ビット
Ｘ７との排他的論理和を第２位の偶数位ビット（ｂ３）
として算出出力し、さらにＱ軸ビット列の最上位ビット
Ｘ８を反転し、この反転ビットと、第２偶数ビット出力
手段１３Ｂの出力ビットとの排他的論理和を偶数側出力
ビットとして算出出力し、この偶数側出力ビットと、Ｑ
軸ビット列の第３上位ビットＸ６との排他的論理和を、
第３位の偶数位ビット（ｂ５）として算出出力し、これ
ら奇数位ビット列（ｂ０、ｂ２、ｂ４）及び偶数位ビッ
ト列（ｂ１、ｂ３、ｂ５）を所定順序（ｂ０、ｂ１、ｂ
２、ｂ３、ｂ４、ｂ５）で順次並び替えることで、６４
ＱＡＭ方式の６ビット列の復元データを生成するように
したので、複雑なアルゴリズムを要することなく、簡単
な論理回路で、６４ＱＡＭ方式に適応した逆マッピング
回路１Ａを構成することができる。

【００７１】

【発明の効果】上記のように構成された本発明のＯＦＤ
Ｍ受信機の逆マッピング回路によれば、複雑なアルゴリ
ズムを要することなく、簡単な論理回路で、例えば１６
ＱＡＭや６４ＱＡＭ方式等に適応した逆マッピング回路
を構成することができる。

【図面の簡単な説明】

【図１】本発明における第１の実施の形態を示すＯＦＤ
Ｍ受信機の逆マッピング回路内部の概略構成を示すブロ
ック図である。

【図２】第１の実施の形態に関わる逆マッピング回路の
奇数ビット列生成回路（偶数ビット列生成回路）の具体
的構成を示す論理回路構成図である。

【図３】一般的な１６ＱＡＭ方式の位相図を示す説明図
である。

【図４】本発明における第２の実施の形態を示すＯＦＤ
Ｍ受信機の逆マッピング回路内部の概略構成を示すブロ
ック図である。

【図５】第２の実施の形態に関わる逆マッピング回路の
奇数ビット列生成回路（偶数ビット列生成回路）の具体
的構成を示す論理回路構成図である。

【図６】従来のＯＦＤＭ受信機内部の概略構成を示すブ
ロック図である。

【図７】一般的な６４ＱＡＭ方式の位相図を示す説明図
である。

【図８】従来の逆マッピング処理に関わるアルゴリズム
を示すフローチャートである。

【符号の説明】

１ 逆マッピング回路 １Ａ 逆マッピング回路 １１Ａ Ｉ軸ビット列変換手段 １１Ｂ Ｑ軸ビット列変換手段 １２Ａ 第１奇数ビット出力手段 １２Ｂ 第１偶数ビット出力手段 １３Ａ 第２奇数ビット出力手段 １３Ｂ 第２偶数ビット出力手段 １４Ａ 奇数側演算手段 １４Ｂ 偶数側演算手段 １５Ａ 第３奇数ビット出力手段 １５Ｂ 第３偶数ビット出力手段 ２０ 所定ビット列生成手段

Claims (2)

【特許請求の範囲】
1. 【請求項１】 フーリエ変換したＯＦＤＭ信号のＩ軸デ
   ータから所定ビット列内の奇数位ビットを生成すると共
   に、前記ＯＦＤＭ信号のＱ軸データから前記所定ビット
   列内の偶数位ビットを生成し、これら奇数位ビット及び
   偶数位ビットを所定順序で順次並び替えることで、前記
   所定ビット列の復元データを生成するＯＦＤＭ受信機の
   逆マッピング回路であって、 前記Ｉ軸データをＩ軸ビット列に変換するＩ軸ビット列
   変換手段と、 前記Ｉ軸ビット列の最上位ビットを最上位の奇数位ビッ
   トとして出力する第１奇数ビット出力手段と、 前記Ｉ軸ビット列の最上位ビットを反転し、この反転ビ
   ットと、前記Ｉ軸ビット列の第２上位ビットとの排他的
   論理和を第２位の奇数位ビットとして算出出力する第２
   奇数ビット出力手段と、 前記Ｑ軸データをＱ軸ビット列に変換するＱ軸ビット列
   変換手段と、 前記Ｑ軸ビット列の最上位ビットを最上位の偶数位ビッ
   トとして出力する第１偶数ビット出力手段と、 前記Ｑ軸ビット列の最上位ビットを反転し、この反転ビ
   ットと、前記Ｑ軸ビット列の第２上位ビットとの排他的
   論理和を第２位の偶数位ビットとして算出出力する第２
   偶数ビット出力手段と、 前記最上位の奇数位ビット及び前記第２位の奇数位ビッ
   トと、前記最上位の偶数位ビット及び前記第２位の偶数
   位ビットとを所定順序で順次並び替えることで、前記所
   定ビット列の復元データを生成する所定ビット列生成手
   段とを有することを特徴とするＯＦＤＭ受信機の逆マッ
   ピング回路。
2. 【請求項２】 前記Ｉ軸ビット列の最上位ビットを反転
   し、この反転ビットと、前記第２奇数ビット出力手段の
   第２位の奇数位ビットとの排他的論理和を奇数側出力ビ
   ットとして算出出力する奇数側演算手段と、 前記Ｉ軸ビット列の第３上位ビットと、前記奇数側演算
   手段の奇数側出力ビットとの排他的論理和を、第３位の
   奇数位ビットとして算出出力する第３奇数ビット出力手
   段と、 前記Ｑ軸ビット列の最上位ビットを反転し、この反転ビ
   ットと、前記第２偶数ビット出力手段の第２位の偶数位
   ビットとの排他的論理和を偶数側出力ビットとして算出
   出力する偶数側演算手段と、 前記Ｑ軸ビット列の第３上位ビットと、前記偶数側演算
   手段の偶数側出力ビットとの排他的論理和を、第３位の
   偶数位ビットとして算出出力する第３偶数ビット出力手
   段とを有し、 前記所定ビット列生成手段は、 前記最上位の奇数位ビット、前記第２位の奇数位ビット
   及び前記第３位の奇数位ビットと、前記最上位の偶数位
   ビット、前記第２位の偶数位ビット及び前記第３位の偶
   数位ビットとを所定順序で順次並び替えることで、前記
   所定ビット列の復元データを生成することを特徴とする
   請求項１記載のＯＦＤＭ受信機の逆マッピング回路。