JPH11136304A - 多値ｑａｍ受信部 - Google Patents

Abstract

(57)【要約】 【課題】 多値ＱＡＭ受信部を備えたディジタル復調器
において、ビット誤り率を向上させ、再生キャリアの収
束速度を向上する。 【解決手段】 復調されたシンボルデータに対してビタ
ビ・アルゴリズムによるビット誤り訂正回路２２を設け
てビット誤りを訂正し、ビット誤り訂正の頻度をキャリ
ア再生回路９に入力して再生キャリア１０の収束速度お
よび精度を向上させた。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、従来のディジタ
ル伝送技術、およびディジタル復調器を有するＴＶ，Ｖ
ＴＲ，ラジオ、および双方向ＴＶシステム等の受信シス
テムにおいて、直交振幅変調方式（Quadrature Amplitu
de Moduration（以下、「ＱＡＭ」という）、および差
動符号変換を扱うディジタル復調器の多値ＱＡＭ受信部
に関するものである。

【０００２】

【従来の技術】図１３は、従来の多値ＱＡＭを扱うディ
ジタル復調器の多値ＱＡＭ受信部を示すブロック図であ
り、１は同期検波回路、２ａ，２ｂはＡ／Ｄ変換器、３
ａ，３ｂはロールオフフィルタ、４，５はロールオフフ
ィルタ３ａ，３ｂの出力信号、６は差動符号変換回路、
７，８は差動符号変換回路６の出力信号、９はキャリア
再生回路、１０は再生されたキャリアである。なお、Ｑ
ＡＭは搬送波の振幅と位相とを変化させる変調方式であ
り、シンボル点を増やすことで多値ＱＡＭとなる。

【０００３】次に動作について説明する。受信された多
値ＱＡＭ信号が同期検波回路１に入力され、Ｉ軸信号と
Ｑ軸信号が検波されて復調され、それぞれＡ／Ｄ変換器
２ａ，２ｂによりディジタルデータに変換され、さらに
ロールオフフィルタ３ａ，３ｂにより符号間干渉がおこ
らないように帯域制限が行われた、ロールオフフィルタ
３ａの出力であるＩ受信データ４、およびロールオフフ
ィルタ３ｂの出力であるＱ受信データ５が差動符号変換
回路６に入力されて差動符号変換に対する復号が行わ
れ、Ｉデータ７とＱデータ８が出力される。このＩデー
タ７とＱデータ８はキャリア再生回路９に入力され、キ
ャリア誤差が検出されてキャリアが再生され、この再生
されたキャリア１０は同期検波回路１に入力されて検波
に使用される。

【０００４】図１４は差動符号変換回路６のブロック図
で、４，５はロールオフフィルタ３ａ，３ｂの出力信
号、７は差動変換されたＩデータ、８は差動変換された
Ｑデータ、１１は出力信号４，５をパスごとに振り分け
るパス振り分け回路、１２は第１パスデータ、１３は残
りの第２パス以降すべてのパスデータ、１４は４進差動
変換部、１５はグレイ配置の場合は２進差動変換を行
い、自然２進配置の場合は４進差動変換を行い、回転対
称配置の場合は何も処理せずスルーで出力する差動変換
部、１６は差動変換された第１パスデータ、１７は差動
変換された第２パス以降のすべてのパスデータ、１８は
パスデータ１６，１７よりビットを再合成し、Ｉデータ
７とＱデータ８を出力するビット合成回路である。

【０００５】周知の通り、差動符号変換とは、データそ
のものをマッピングして伝送するのではなく、データを
パスごとに分け、パスデータと１つ前に伝送されたデー
タとの和の値を伝送し、受信側で、受信されたパスデー
タとその１つ前に受信されたパスデータとの差を取るこ
とにより、元のデータを得る方式である。上記変調側で
行なう処理を和動変換、復調側で行なう処理を差動変換
という。またこれはマッピングする時の配置により、第
２パス以降の変換方法が異なる。また、パスデータとは
Ｉ，Ｑ軸それぞれの同じビット桁でのデータを組み合わ
せたもので、上位がＩ、下位がＱの２ビットデータであ
り、第１パスデータとは、Ｉ，Ｑそれぞれの最上位ビッ
トを組み合わせたデータである。

【０００６】

【発明が解決しようとする課題】従来の多値ＱＡＭ受信
部を有するディジタル復調器では、データフォーマット
に畳み込み符号が用いられていない伝送システムの場
合、畳み込み符号を用いたシステムと比べてＣ／Ｎによ
る誤り率が悪くなり、差動符号変換の演算によってビッ
ト誤りが伝播するという問題があった。

【０００７】また、従来の多値ＱＡＭ受信部を有するデ
ィジタル復調器では、受信環境および復調状態によって
はビット誤り率の高いデータを出力し、またＰＬＬで
は、ビット誤り率の高いデータのままキャリア再生をせ
ざるをえないという問題点があった。さらに、データフ
ォーマットに畳み込み符号が用いられていない伝送シス
テムのみを受信するディジタル復調器において、ビタビ
・アルゴリズムによるビット誤り訂正を行なうのは、回
路規模が増大するのでコストパフォーマンスが悪くな
り、有効な手段とされず例をみなかった。

【０００８】この発明は上記のような課題を解決するた
めになされたもので、第１の目的は、データフォーマッ
トに畳み込み符号が用いられていない伝送システム、例
えばＤＶＢ−Ｃ（Digital Video Broadcasting - Cabl
e）や日本での多値ＱＡＭを扱う伝送システム等の場合
において、ビット誤りを低減させ、ビット誤り訂正の施
されたデータが得られる多値ＱＡＭ受信部を得ることを
目的とする。また、第２の目的は、例えばＤＶＢ−Ｓ
（Digital Video Broadcasting - Satellite）と多値Ｑ
ＡＭ共に受信できる受信機において、多値ＱＡＭ受信時
に、ＤＶＢ−Ｓ受信部内のビタビ・アルゴリズム方式の
誤り訂正部を適用することで、回路規模を拡大すること
なく上記第１の目的の多値ＱＡＭ受信部を得ることであ
る。

【０００９】

【課題を解決するための手段】この発明に係るＱＡＭ受
信部は、多値直交振幅変調方式（多値ＱＡＭ）の差動符
号化されたディジタルデータの伝送系の復調器に設けら
れた多値ＱＡＭ受信部であって、グレイ配置にマッピン
グされている変調信号を同期検波する同期検波回路と、
この検波出力をディジタルデータに変換するＡ／Ｄ変換
器と、この出力データの帯域制限を行なうロールオフフ
ィルタと、このフィルタ出力の第１パスデータに対して
ビタビ・アルゴリズムによる最尤系列判定によりビット
誤りを訂正するビット誤り訂正回路とを備えたものであ
る。

【００１０】また、自然配置にマッピングされている変
調信号を同期検波する同期検波回路と、この検波出力を
ディジタルデータに変換するＡ／Ｄ変換器と、この出力
データの帯域制限を行なうロールオフフィルタと、この
フィルタ出力のすべてのパスデータに対してビタビ・ア
ルゴリズムによる最尤系列判定によりビット誤りを訂正
するビット誤り訂正回路とを備えたものである。

【００１１】また、回転対称配置および自然配置にマッ
ピングされている変調信号を同期検波する同期検波回路
と、この検波出力をディジタルデータに変換するＡ／Ｄ
変換器と、この出力データの帯域制限を行なうロールオ
フフィルタと、このフィルタ出力の第１パスデータに対
してビタビ・アルゴリズムによる最尤系列判定によりビ
ット誤りの訂正を行い、誤りの訂正があったときは残り
の下位ビットに反映して下位ビットを補正するビット誤
り訂正回路とを備えたものである。

【００１２】また、ビタビ・アルゴリズムの演算部に関
し、時系列演算を行なうビット誤り訂正回路を備えたも
のである。

【００１３】また、シンボルデータより重み付けをし、
そのデータを利用して軟判定のビタビ・アルゴリズムに
よる最尤系列判定を行ない、第１パスデータのビット誤
りを訂正するビット誤り訂正回路を備えたものである。

【００１４】また、ビット誤り訂正回路による誤り訂正
前と訂正後の結果と、誤り訂正が実行された頻度に基づ
いてキャリアを再生するキャリア再生回路を備えたもの
である。

【００１５】

【発明の実施の形態】以下、この発明をその実施の形態
を示す図面に基づいて具体的に説明する。 実施の形態１．図１はこの発明のＱＡＭ受信部を示すブ
ロック図である。図において、１は受信信号をＩ軸信号
とＱ軸信号で検波して復調する同期検波回路、２ａはＩ
受信信号をディジタルデータに変換するＡ／Ｄ変換器、
２ｂはＱ受信信号をディジタルデータに変換するＡ／Ｄ
変換器、３ａ，３ｂはＩ，Ｑ受信データをそれぞれ符号
間干渉がおこらないように帯域制限を行なうロールオフ
フィルタ、４は帯域制限されたＩ受信データ、５は帯域
制限されたＱ受信データ、１９はＩ受信データ４および
Ｑ受信データ５より第１パスデータのビット誤り訂正を
するビット誤り訂正回路、２０はビット誤り訂正が施さ
れたＩデータ、２１はビット誤り訂正が施されたＱデー
タ、９は誤りが訂正されたＩ，Ｑデータ２０，２１から
キャリアを再生するキャリア再生回路、１０は再生され
たキャリアである。

【００１６】次に、Ｎ² 値ＱＡＭ受信部におけるビット
誤り訂正回路１９の動作について説明する。図２はこの
発明で使用するビタビ・アルゴリズムによるビット誤り
訂正回路を示すブロック図で、１９はＩ受信データ４お
よびＱ受信データ５より第１パスのビット誤り訂正をす
るビット誤り訂正回路、２０，２１はビット誤り訂正が
施されたＩ，Ｑデータ、１１はパス振り分け回路、１２
は第１パスデータ、１３は第１パスデータ１２以外のパ
スデータ、１４は４進差動変換部、１５は第２パス以降
の差動変換部、１６は差動変換された第１パスデータ、
１７は差動変換された第２パス以降のパスデータ、２２
はビタビ・アルゴリズム系列推定器、２３は遅延調整回
路、２４は第１パス系列推定結果、２５は遅延調整結
果、１８はビット合成回路である。

【００１７】次に、動作を説明する。まず、ロールオフ
フィルタ３ａ，３ｂにより符号間干渉がおこらないよう
に帯域制限を行なわれたＩ，Ｑ受信データ４，５につい
て、パス振り分け回路１１により第１パスデータ１２と
それ以外のデータ１３に分け、第１パスデータ１２を４
進差動変換部１４に入力し、差動変換した第１パスデー
タ１６をビタビ・アルゴリズム系列推定器２２に入力し
て第１パスの系列推定を行なう。一方、第１パス以外の
パスデータ１３は差動変換部１５に入力し、２進差動変
換した出力１７を、遅延調整回路２３に入力し、ビタビ
・アルゴリズム系列推定器２２と等価な遅延を与える。

【００１８】データフォーマットに畳み込み符合が入っ
ていないシステムにおいても、差動符号変換を採用して
いる場合、変調側で和動変換され、復調側で差動変換さ
れることにより、送受信一体となって畳み込み符号の関
係にあると考えることができるので、その検波出力より
ビタビ・アルゴリズム（COM-１9,5,pp.75 １-772 ）方
式を適用した最尤系列判定を行なうことにより、誤り訂
正を行なうことができる。

【００１９】ビタビ・アルゴリズムによる系列推定を行
なうことによりビット誤り訂正の施された第１パス系列
推定結果２４と、ビタビ・アルゴリズムによる系列推定
器２２の出力するまでの遅延と、遅延調整回路２３の遅
延調整結果２５とをビット合成回路１８に入力し、パス
データをＩ，Ｑデータに再構築することにより、ビット
誤り訂正の施されたそれぞれＮビットのＩ，Ｑデータ２
０，２１を出力するとともに、これらのデータ２０，２
１をキャリア再生回路９に入力し、再生キャリア１０を
再生する。

【００２０】図３は、６４（つまりＮ＝８）値のＱＡＭ
のグレイ配置にマッピングされたコンスタレーションを
示す図で、Ａ点はＩデータ＝（１００），Ｑデータ＝
（１１０）のシンボルで、この場合第１パスは１１、第
２パスは０１、第３パスは００となる。同様にＢ点はＩ
データ＝（１００），Ｑデータ＝（０１０）のシンボル
で、第１パスは１０、第２パスは０１、第３パスは００
となる。変調側から伝送されたＡ点が、誤ってＢ点に復
調された場合、この実施の形態１のビット誤り訂正回路
１９によりＢ点の第１パスがＡ点のある象限を表わすパ
ス（１１）に訂正できる。このようにシンボルが象限を
超えて誤っている場合は、このビット誤り訂正回路１９
によって訂正することができる。つまり、ビット誤り率
の低減したＩ，Ｑデータを得ることができる。

【００２１】実施の形態２．上記実施の形態１では、グ
レイ配置にマッピングされた差動符号化変調信号の第１
パスデータに対してビット誤りを訂正するようにした
が、この実施の形態２は、自然２進配置にマッピングさ
れた差動符号化変調信号の復調出力のすべてのパスに対
してビット誤り訂正を行なう回路ビット誤り訂正回路を
備えたものである。

【００２２】図４は、この実施の形態２のビット誤り訂
正回路を示すブロック図で、Ｎ² 値ＱＡＭ受信部におけ
るビット誤り訂正回路１９を示しており、図２と同一符
号はそれぞれ同一部分または相当部分を示している。図
４において、１５ａ，１５ｂは差動変換部、２６ａは第
２パスのデータ、２６ｎは第Ｎパスのデータ、２８ａは
第２パスの差動変換されたパスデータ、２８ｎは第Ｎパ
スの差動変換されたパスデータ、２２，２２ａ，・・２
２ｎはビタビ・アルゴリズム系列推定器、３０ａは第２
パスに対する系列推定結果、３０ｎは第Ｎパスに対する
系列推定結果である。

【００２３】次に、動作を説明する。まず、帯域制限さ
れたＩ受信データ４およびＱ受信データ５は、パス振り
分け回路１１により第１パスデータ１２、第２パスデー
タ２６ａ、・・、第Ｎパスデータ２６ｎに分けられ、そ
れぞれ差動変換器１４，１５ａ，・・１５ｎで差動変換
された第１パスデータ１６、第２パスデータ２８ａ、・
・、第Ｎパスデータ２８ｎがそれぞれのビタビ・アルゴ
リズム系列推定器２２，２２ａ，・・２２ｎに入力され
て系列推定が行われ、それぞれの系列推定結果２４，３
０ａ，・・３０ｎがビット合成回路１８に入力され、ビ
ット誤り訂正の施されたそれぞれＮビットのＩ，Ｑデー
タ２０，２１が出力される。このＩ，Ｑデータ２０，２
１はキャリア再生回路９に入力され、キャリア１０が再
生される。

【００２４】以上のように、此の実施の形態２によれ
ば、すべてのパスデータに対して誤り訂正をするので、
すべてのビットに対して誤り訂正をすることができる。
つまり、ビット誤り率の低減したＩ，Ｑデータを得るこ
とができる。

【００２５】実施の形態３．この実施の形態３は、自然
２進配置および回転対称配置にマッピングされた差動符
号化変調信号の復調出力に対して第１パスに対するビッ
ト誤り訂正が実行された時に第１パス以降のデータを補
正するビット誤り訂正回路を備えたものである。

【００２６】図５は、この実施の形態３のビット誤り訂
正回路を示すブロック図で、Ｎ² 値ＱＡＭ受信部におけ
るビット誤り訂正回路１９を示しており、図２と同一符
号はそれぞれ同一部分または相当部分を示している。図
５において、２３ａ，２３ｂは遅延調整回路、３２は第
１パスの遅延結果、３３は比較器、３４は比較結果、３
５はビット補正回路である。

【００２７】次に、動作を説明する。まず、ロールオフ
フィルタ３ａ，３ｂにより符号間干渉がおこらないよう
に帯域制限をされたＩ，Ｑ受信データ４，５は、パス振
り分け回路１１により第１パスデータ１２とそれ以外の
パスデータ１３に分けられ、第１パスデータ１２は４進
差動変換部１４に入力され、差動変換された第１パスデ
ータ１６はビタビ・アルゴリズム系列推定器２２に入力
されて第１パスの系列推定が行なわれる。また、第１パ
スデータ１６は遅延調整回路２３ａに入力されて、ビタ
ビ・アルゴリズム系列推定器２２と等価な遅延が与えら
れる。他方、第１パス以外のパスデータ１３は差動変換
部１５ｂに入力され、自然２進配置の場合は４進差動変
換され、回転対称配置の場合はそのままスルーし、その
差動変換データ１７は遅延調整回路２３ｂに入力されて
ビタビ・アルゴリズム系列推定器２２と等価な遅延が与
えられる。

【００２８】次に、第１パスデータ１６に対するビタビ
・アルゴリズムによる系列推定結果２４と第１パスデー
タ１６に対する遅延調整結果３２は比較器３３に入力さ
れ、等価なら０，等価でない場合は１が出力される。こ
の比較結果３４が１の場合は、ビット補正回路３５によ
って第１パス以外のデータの遅延調整結果２５に対し、
誤り訂正された象限において、誤り訂正する前のシンボ
ルに一番近いシンボルのデータ値に値を変更し、その変
更されたデータと第１パス系列推定結果２４とがビット
合成回路１８に入力され、ビット誤り訂正の施されたそ
れぞれＮビットのＩ，Ｑデータ２１，２２が出力され
る。このＩ，Ｑデータ２１，２２はキャリア再生回路９
に入力され、再生キャリア１０が再生される。

【００２９】図６は、６４（つまりＮ＝８）値のＱＡＭ
の回転対称配置にマッピングされたコンスタレーション
を示す図で、変調側から伝送されたＡ点（１１０１０
０）が、復調側で誤ってＢ点（１０１０００）に復調さ
れている場合、実施の形態１のままでは第１パスのみが
誤り訂正されてＣ点（１１１０００）となり、所望のシ
ンボル点とは違う別のシンボルの位置に変化してしま
う。しかし、この実施の形態３では、Ｂ点の第２パス以
降のパスデータ１７のシンボル点が分かっているので、
ビット誤り訂正回路１９により正しい象限に変わった場
合、その象限でかつＢ点に一番近い点、つまりＡ点にな
るように第２パス以降のパスデータ１７を補正すること
で、第１パスデータ１６のビット誤り訂正を行なうこと
ができる。

【００３０】また、図７は、６４（つまりＮ＝８）値の
ＱＡＭで自然２進配置にマッピングされたコンスタレー
ションを示す図で、変調側から伝送されたＡ点（１１０
１００）が、復調側で誤ってＢ点（１０１１１１）に復
調されている場合、実施の形態１のままでは第１パスの
みが誤り訂正されるとＤ点（１１１１１１）となり、所
望のシンボル点とは違う別のシンボルの位置に変化して
しまう。しかし、この実施の形態３では、Ｂ点の第２パ
ス以降のパスデータ１７のシンボル点が分かっているの
で、ビット誤り誤り訂正回路１９により正しい象限に変
わった場合、その象限でかつＢ点に一番近い点、つまり
Ａ点になるように第２パス以降のパスデータ１７を補正
することで、第１パスデータ１６のビット誤り訂正を行
なうことができる。

【００３１】以上のように、この実施の形態３によれ
ば、自然２進配置、および回転対称配置の場合において
も第１パスデータの誤りを訂正し、それに伴って第２パ
ス以降のパスデータがビット誤り訂正回路によって誤る
ということを防止できるので、第１パスに対して誤り訂
正をすることができる。つまり、ビット誤り率の低減し
たＩ，Ｑデータを得ることができる。

【００３２】実施の形態４．図８は、この発明の実施の
形態４のビタビ・アルゴリズム系列推定器のブロック図
である。図において、１６は第１パスデータ、２２はビ
タビ・アルゴリズム系列推定器、２４は系列推定結果、
３６ａ，３６ｂはＤフリップフロップ、３７ａ，３７ｂ
は加算器、３８はメトリック計算部、３９はパスメモリ
部、４０は最尤判定部である。ただしこの場合の、拘束
長は３である。

【００３３】拘束長が３の場合は状態数が１６あるの
で、シンボルクロックサイクル毎に１６個のメトリック
計算、および最尤判定をしなくてはならない。そこで一
般的に、多値ＱＡＭはＱＰＳＫに比べてシンボルレート
が遅いことが考えられる。この実施の形態４のビタビ・
アルゴリズム系列推定器２２は、１つの演算回路を１シ
ンボルクロックサイクルで実行させるのではなく、時系
列にメトリック計算および最尤判定を行なうことによ
り、メトリック計算部３８および最尤判定部４０は回路
規模を縮小できる。

【００３４】実施の形態５．図９は、この発明の実施の
形態５のビット誤り訂正回路のブロック図で、図２と同
一符号はそれぞれ同一部分または相当部分を示してい
る。このビット誤り訂正回路１９は、第１パスデータか
ら系列を作る前に、第２パス以降のデータにより重み付
けを行い、それにより軟判定型のビタビ・アルゴリズム
による系列推定を行なう。図９において、１５は第２パ
ス以降のパスデータ１３の差動変換部である。

【００３５】図１０は、この実施の形態５のビタビ・ア
ルゴリズム系列推定器を示すブロック図で、図８と同一
符号はそれぞれ同一部分または相当部分を示しており、
４１は重み付け部である。ただしこの場合、拘束長は３
である。

【００３６】次に、動作を説明する。まず、ロールオフ
フィルタ３ａ，３ｂにより符号間干渉がおこらないよう
に帯域制限されたＩ，Ｑ受信データ４，５について、重
み付け部４１においてシンボルの位置に対して重み付け
をし、その出力に対し系列判定を行ない、最尤判定部４
０により第１パスデータ１６の誤りを訂正する。

【００３７】図１１は、重み付けの例として、６４値Ｑ
ＡＭにおけるコンスタレーションと重み付けの関係を示
す図である。図１１のように、第１パスによる象限を超
えて誤る可能性の一番低いシンボルの重み付けを０と
し、象限の境界に向かって重み付けを上げていく。ビッ
ト誤り訂正に入るシンボルデータ４および５より、シン
ボルの重み付けを判定し、その値からビタビ・アルゴリ
ズムにより最尤判定をし第１パスデータ１６の誤りを訂
正する。

【００３８】このように、重み付けされたデータを使用
することにより、軟判定のビタビ・アルゴリズム方式に
よる最尤判定でもビット誤り訂正が行なうことができ
る。

【００３９】実施の形態６．図１２は、この発明の実施
の形態６の多値ＱＡＭ受信部を示すブロック図で、図１
と同一符号はそれぞれ同一部分または相当部分を示して
いる。この実施の形態６は、第１パスのビット誤り訂正
前と後を比較し、また頻度をキャリア再生回路に伝える
ことにより、ビット誤りを訂正する頻度が減少するよう
なキャリアを再生するものである。

【００４０】図１２において、キャリア再生回路９に
は、Ｉデータ２０、Ｑデータ２１、図２に示したビタビ
・アルゴリズム系列推定器２２の第１パスデータ１６に
対する系列推定結果２４、および図５に示した遅延調整
回路２３ａの第１パスデータ１６の遅延調整結果３２が
入力され、これらに基づいてキャリア１０が再生され
る。

【００４１】一般的なキャリア再生は、受信されたシン
ボルデータとそのシンボルの正しいと思われるシンボル
点との位相誤差を測定し、その位相誤差よりキャリア再
生の変化量を決め、キャリア再生する。

【００４２】しかし、シンボルの誤り方に規則性がある
場合、例えば第１パスデータ１６に、００が０１に、０
１が１１に、１１が１０に、１０が００に誤っている場
合、コンスタレーションがまだ止まらずに回転してい
る、すなわち周波数誤差が存在していると推測され、ま
た誤り訂正の頻度が多ければ周波数誤差を０にするため
にキャリアフィードバックループのゲインを上げてやる
ことによりゲイン値を固定している場合よりも早く収束
方向にキャリア再生でき、また誤り訂正の頻度が減少し
てくれば、再生キャリアが変調側のキャリアとの収束に
近づいていることが分かるので、キャリアフィードバッ
クループのゲインをダウンさせることによりゲインが変
わらないものより精度の向上および収束時間の短縮をす
ることができる。

【００４３】さらに、誤りの頻度が多く、かつ規則性が
見つからない場合は、再生キャリアが変調側のキャリア
と大きく違って引き込み範囲を超えていることが考えら
れるので、キャリア再生を一旦リセットして初期のキャ
リアに戻し、キャリア再生の再施行をさせることができ
る。これらの方法により、再生キャリアの同期までの収
束速度および精度を向上することができる。

【００４４】

【発明の効果】この発明は、以上説明したように構成さ
れているので、以下に示すような効果を奏する。

【００４５】受信信号をＩ軸信号とＱ軸信号で検波し復
調する同期検波回路と、それぞれをディジタルデータに
変換するＡ／Ｄ変換器と、その出力に対して符号間干渉
がおこらないように帯域制限を行なうロールオフフィル
タと、そのそれぞれの出力よりパスごとに差動符号変換
した出力の第１パスのビット誤り訂正をするビット誤り
訂正回路と、その出力よりキャリア再生を行なうキャリ
ア再生回路を備えたので、ビタビ・アルゴリズムによる
ビット誤り訂正回路により、グレイ配置にマッピングさ
れた差動符号化変調信号に対し、第１パスのビット誤り
率の向上した復調データを出力することができる。

【００４６】また、自然２進配置にマッピングされた差
動符号化変調信号に対しても、すべてのパスのビット誤
り率の向上した復調データを出力することができる。

【００４７】また、回転対称配置および自然２進配置に
マッピングされた差動符号化変調信号に対しても、第１
パスのビット誤り率の向上した復調データを出力するこ
とができる。

【００４８】また、誤り訂正回路の演算部の回路を時系
列化することにより回路規模を抑えながらビット誤り訂
正を実現できる。

【００４９】また、シンボルの重み付けをすることによ
って、軟判定のビタビ・アルゴリズムによるビット誤り
訂正ができる。

【００５０】また、誤り訂正の頻度をキャリア再生に伝
えることによりキャリア同期の収束速度および精度を向
上させることができる

【図面の簡単な説明】

【図１】 この発明の実施の形態１の多値ＱＡＭ受信部
を示すブロック図である。

【図２】 実施の形態１のビット誤り訂正回路を示すブ
ロック図である。

【図３】 ６４値ＱＡＭにおけるグレイ配置のコンスタ
レーションを示す図である。

【図４】 この発明の実施の形態２のビット誤り訂正回
路を示すブロック図である。

【図５】 この発明の実施の形態３のビット誤り訂正回
路を示すブロック図である。

【図６】 ６４値ＱＡＭにおける回転対称配置のコンス
タレーションを示す図である。

【図７】 ６４値ＱＡＭにおける自然２進配置のコンス
タレーションを示す図である。

【図８】 この発明の実施の形態４のビタビ・アルゴリ
ズム系列推定器を示すブロック図である。

【図９】 この発明の実施の形態５のビット誤り訂正回
路を示すブロック図である。

【図１０】 実施の形態５のビタビ・アルゴリズム系列
推定器を示すブロック図である。

【図１１】 ６４値ＱＡＭにおけるコンスタレーション
と重み付けとの関係の一例を示す図である。

【図１２】 この発明の実施の形態６の多値ＱＡＭ受信
部を示すブロック図である。

【図１３】 従来の多値ＱＡＭ受信部を示すブロック図
である。

【図１４】 従来の差動符号変換回路を示すブロック図
である。

【符号の説明】

１ 同期検波回路、２ Ａ／Ｄ変換器、３ａ，３ｂ ロ
ールオフフィルタ、４ Ｉ受信データ、５ Ｑ受信デー
タ、９ キャリア再生回路、１０ 再生キャリア、１１
パス振り分け回路、１２ 第１パスデータ、１３ 残
りの第２パス以降すべてのパスデータ、１４ ４進差動
変換部、１５ 差動変換部、１６ 差動変換された第１
パスデータ、１７ 差動変換された第２パス以降のパス
データ、１８ ビット合成回路、１９ ビット誤り訂正
回路、２０ Ｉデータ、２１Ｑデータ、２２ ビタビ・
アルゴリズム系列推定器、２３ 遅延調整回路、２４第
１パス系列推定結果、２５ 遅延調整結果、２６ａ 第
２パスデータ、２６ｎ 第Ｎパスデータ、２８ａ 第２
パスの差動変換されたパスデータ、２８ｎ 第Ｎパスの
差動変換されたパスデータ、３０ａ 第２パス系列推定
結果、３０ｎ 第Ｎパス系列推定結果、３２ 第１パス
の遅延調整結果、３３ 比較器、３４ 比較結果、３５
ビット補正回路、３６ａ，３６ｂ Ｄフリップフロッ
プ、３７ａ，３７ｂ，３７ｃ 加算器、３８ メトリッ
ク計算部、３９ パスメモリ部、４０ 最尤判定部、４
１ 重み付け部。

Claims (6)

【特許請求の範囲】
1. 【請求項１】 多値直交振幅変調方式（多値ＱＡＭ）の
   差動符号化されたディジタルデータの伝送系の復調器に
   設けられた多値ＱＡＭ受信部であって、 グレイ配置にマッピングされている変調信号を同期検波
   する同期検波回路と、 この検波出力をディジタルデータに変換するＡ／Ｄ変換
   器と、 この出力データの帯域制限を行なうロールオフフィルタ
   と、 このフィルタ出力の第１パスデータに対してビタビ・ア
   ルゴリズムによる最尤系列判定によりビット誤りを訂正
   するビット誤り訂正回路とを備えたことを特徴とする多
   値ＱＡＭ受信部。
2. 【請求項２】 多値直交振幅変調方式（多値ＱＡＭ）の
   差動符号化されたディジタルデータの伝送系の復調器に
   設けられた多値ＱＡＭ受信部であって、 自然配置にマッピングされている変調信号を同期検波す
   る同期検波回路と、 この検波出力をディジタルデータに変換するＡ／Ｄ変換
   器と、 この出力データの帯域制限を行なうロールオフフィルタ
   と、 このフィルタ出力のすべてのパスデータに対してビタビ
   ・アルゴリズムによる最尤系列判定によりビット誤りを
   訂正するビット誤り訂正回路とを備えたことを特徴とす
   る多値ＱＡＭ受信部。
3. 【請求項３】 多値直交振幅変調方式（多値ＱＡＭ）の
   差動符号化されたディジタルデータの伝送系の復調器に
   設けられた多値ＱＡＭ受信部であって、 回転対称配置および自然配置にマッピングされている変
   調信号を同期検波する同期検波回路と、 この検波出力をディジタルデータに変換するＡ／Ｄ変換
   器と、 この出力データの帯域制限を行なうロールオフフィルタ
   と、 このフィルタ出力の第１パスデータに対してビタビ・ア
   ルゴリズムによる最尤系列判定によりビット誤りの訂正
   を行い、誤りの訂正があったときは残りの下位ビットに
   反映して下位ビットを補正するビット誤り訂正回路とを
   備えたことを特徴とする多値ＱＡＭ受信部。
4. 【請求項４】 ビタビ・アルゴリズムの演算部に関し、
   時系列演算を行なうビット誤り訂正回路を備えたことを
   特徴とする請求項１から請求項３のいずれか１項に記載
   の多値ＱＡＭ受信部。
5. 【請求項５】 シンボルデータより重み付けをし、その
   データを利用して軟判定のビタビ・アルゴリズムによる
   最尤系列判定を行ない、第１パスデータのビット誤りを
   訂正するビット誤り訂正回路を備えたことを特徴とする
   請求項１から請求項３のいずれか１項に記載の多値ＱＡ
   Ｍ受信部。
6. 【請求項６】 ビット誤り訂正回路による誤り訂正前と
   訂正後の結果と、誤り訂正が実行された頻度に基づいて
   キャリアを再生するキャリア再生回路を備えたことを特
   徴とする請求項１から請求項５のいずれか１項に記載の
   多値ＱＡＭ受信部。